[go: up one dir, main page]

JP2013137509A - 半導体装置 - Google Patents

半導体装置 Download PDF

Info

Publication number
JP2013137509A
JP2013137509A JP2012227571A JP2012227571A JP2013137509A JP 2013137509 A JP2013137509 A JP 2013137509A JP 2012227571 A JP2012227571 A JP 2012227571A JP 2012227571 A JP2012227571 A JP 2012227571A JP 2013137509 A JP2013137509 A JP 2013137509A
Authority
JP
Japan
Prior art keywords
circuit
wiring
transistor
switch
capacitor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2012227571A
Other languages
English (en)
Other versions
JP6058346B2 (ja
JP2013137509A5 (ja
Inventor
Hajime Kimura
肇 木村
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Energy Laboratory Co Ltd
Original Assignee
Semiconductor Energy Laboratory Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Energy Laboratory Co Ltd filed Critical Semiconductor Energy Laboratory Co Ltd
Priority to JP2012227571A priority Critical patent/JP6058346B2/ja
Publication of JP2013137509A publication Critical patent/JP2013137509A/ja
Publication of JP2013137509A5 publication Critical patent/JP2013137509A5/ja
Application granted granted Critical
Publication of JP6058346B2 publication Critical patent/JP6058346B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3225—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix
    • G09G3/3233—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix with pixel circuitry controlling the current through the light-emitting element
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/40—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs
    • H10D86/421—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs having a particular composition, shape or crystalline structure of the active layer
    • H10D86/423—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs having a particular composition, shape or crystalline structure of the active layer comprising semiconductor materials not belonging to the Group IV, e.g. InGaZnO
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/40—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs
    • H10D86/441—Interconnections, e.g. scanning lines
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/40—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs
    • H10D86/481—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs integrated with passive devices, e.g. auxiliary capacitors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/40—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs
    • H10D86/60—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs wherein the TFTs are in active matrices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/121—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements
    • H10K59/1213—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements the pixel elements being TFTs
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G09G2300/0819—Several active elements per pixel in active matrix panels used for counteracting undesired variations, e.g. feedback or autozeroing
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G09G2300/0842—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor
    • G09G2300/0852—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor being a dynamic memory with more than one capacitor
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G09G2300/0842—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor
    • G09G2300/0861—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor with additional control of the display period without amending the charge stored in a pixel memory, e.g. by means of additional select electrodes
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0262—The addressing of the pixel, in a display other than an active matrix LCD, involving the control of two or more scan electrodes or two or more data electrodes, e.g. pixel voltage dependent on signals of two data electrodes
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/02—Improving the quality of display appearance
    • G09G2320/0233—Improving the luminance or brightness uniformity across the screen
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/04—Maintaining the quality of display appearance
    • G09G2320/043—Preventing or counteracting the effects of ageing
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3275—Details of drivers for data electrodes
    • G09G3/3291—Details of drivers for data electrodes in which the data driver supplies a variable data voltage for setting the current through, or the voltage across, the light-emitting elements
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10F—INORGANIC SEMICONDUCTOR DEVICES SENSITIVE TO INFRARED RADIATION, LIGHT, ELECTROMAGNETIC RADIATION OF SHORTER WAVELENGTH OR CORPUSCULAR RADIATION
    • H10F39/00—Integrated devices, or assemblies of multiple devices, comprising at least one element covered by group H10F30/00, e.g. radiation detectors comprising photodiode arrays
    • H10F39/80—Constructional details of image sensors
    • H10F39/803—Pixels having integrated switching, control, storage or amplification elements
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/131—Interconnections, e.g. wiring lines or terminals

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Geometry (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Control Of El Displays (AREA)
  • Electroluminescent Light Sources (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Thin Film Transistor (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Led Devices (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Electronic Switches (AREA)
  • Amplifiers (AREA)
  • Logic Circuits (AREA)
  • Led Device Packages (AREA)
  • Surgical Instruments (AREA)

Abstract

【課題】トランジスタの特性のばらつきの影響が抑えられる半導体装置を提供する。
【解決手段】トランジスタと、第１の配線と、第２の配線と、第１のスイッチと、第２のスイッチと、第３のスイッチと、第１の容量素子と、第２の容量素子と、を有し、第１のスイッチは、第１の配線と第１の容量素子の第１電極との間の導通または非導通を選択し、第１の容量素子の第１電極は、第２の容量素子の第１電極と電気的に接続され、第１の容量素子の第２電極は、トランジスタのゲートと電気的に接続され、第２の容量素子の第２電極は、トランジスタのソース及びドレインの一方と接続され、第２のスイッチは、第２の配線と、トランジスタのゲートとの間の導通または非導通を選択し、第３のスイッチは、第１の容量素子の第１電極と、トランジスタのソース及びドレインの一方との間の導通または非導通を選択する半導体装置。
【選択図】図１

Description

本発明は半導体装置、発光装置、または、表示装置に関する。または、それらの駆動方法、または、それらの製造方法に関する。半導体装置としては、例えば、トランジスタなどの能動素子等を有する半導体装置が挙げられる。発光装置としては、例えば、エレクトロルミネッセンス素子（以下、ＥＬ素子という）等の発光素子を有する発光装置が挙げられる。表示装置としては、例えば、ＥＬ素子等の発光素子、または表示素子を有する表示装置が挙げられる。特に、本発明は、トランジスタの特性のばらつきの影響が低減された半導体装置、発光装置、表示装置、または、それらの駆動方法に関する。
発光素子を用いた表示装置は視認性が高く、薄型化に最適であると共に、視野角にも制限が無いため、ＣＲＴ（ｃａｔｈｏｄｅ ｒａｙ ｔｕｂｅ）や液晶表示装置に替わる表示装置として注目されている。発光素子を用いたアクティブマトリクス型の表示装置は、具体的に提案されている構成がメーカーによって異なるが、通常、少なくとも発光素子と、画素へのビデオ信号の入力を制御するトランジスタ（スイッチング用トランジスタ）と、該発光素子に供給する電流値を制御するトランジスタ（駆動用トランジスタ）とが、各画素に設けられている。
例えば、画素に設ける上記トランジスタをすべて同じ導電型とすることで、トランジスタの作製工程において、半導体膜に一導電性を付与する不純物元素の添加などの工程を、一部省略することができる。下記の特許文献１には、ｎチャネル型トランジスタのみで画素が構成される表示装置について記載されている。
特開２００３−１９５８１０号公報
ところで、発光装置や表示装置等の半導体装置では、トランジスタのドレイン電流が発光素子に供給されるため、画素間においてトランジスタの特性などにばらつきが生じると、発光素子等の表示素子の輝度にもそのばらつきが反映されてしまう。従って、例えば、閾値電圧のばらつきを見越してトランジスタのドレイン電流の電流値を補正することができる画素構成の提案は、半導体装置の質向上を図る上で、重要な課題である。
上述の問題に鑑み、本発明の一態様は、トランジスタの特性のばらつきの影響が抑えられる、半導体装置、発光装置、または、表示装置を提供することを課題の一つとする。または、本発明の一態様は、トランジスタの特性の劣化の影響が抑えられる、半導体装置、発光装置、または、表示装置を提供することを課題の一つとする。または、本発明の一態様は、トランジスタの閾値電圧のばらつきによる輝度のばらつきが抑えられる、半導体装置、発光装置、または、表示装置を提供することを課題の一つとする。または、本発明の一態様は、トランジスタの移動度のばらつきによる輝度のばらつきが抑えられる、半導体装置、発光装置、または、表示装置を提供することを課題の一つとする。または、本発明の一態様は、トランジスタがノーマリオフ型であっても正常に動作する、半導体装置、発光装置、または、表示装置を提供することを課題の一つとする。または、本発明の一態様は、トランジスタがノーマリオフ型であっても、トランジスタのしきい値電圧を取得できる、半導体装置、発光装置、または、表示装置を提供することを課題の一つとする。または、本発明の一態様は、質の良い表示を行う半導体装置、発光装置、または、表示装置を提供することを課題の一つとする。または、本発明の一態様は、ムラの少ない表示を行う半導体装置、発光装置、または、表示装置を提供することを課題の一つとする。または、本発明の一態様は、少ないトランジスタ数で、所望の回路を実現できるような、半導体装置、発光装置、または、表示装置を提供することを課題の一つとする。または、本発明の一態様は、少ない配線数で、所望の回路を実現できるような、半導体装置、発光装置、または、表示装置を提供することを課題の一つとする。または、本発明の一態様は、発光素子の劣化の影響が抑えられる半導体装置、発光装置、または、表示装置を提供することを課題の一つとする。または、本発明の一態様は、少ない工程数で製造される半導体装置、発光装置、または、表示装置を提供することを課題の一つとする。
なお、これらの課題の記載は、他の課題の存在を妨げるものではない。なお、本発明の一態様は、これらの課題の全てを解決する必要はないものとする。なお、これら以外の課題は、明細書、図面、請求項などの記載から、自ずと明らかとなるものであり、明細書、図面、特許請求の範囲などの記載から、これら以外の課題を抽出することが可能である。
本発明の半導体装置の一態様は、トランジスタと、第１の配線と、第２の配線と、第１のスイッチと、第２のスイッチと、第３のスイッチと、第１の容量素子と、第２の容量素子と、を少なくとも有する。第１のスイッチは、第１の配線と第１の容量素子の一対の電極のうちの一方との間の導通または非導通を選択する機能を有する。第１の容量素子の一対の電極のうちの一方は、第２の容量素子の一対の電極のうちの一方と電気的に接続される。第１の容量素子の一対の電極のうちの他方は、トランジスタのゲートと電気的に接続される。第２の容量素子の一対の電極のうちの他方は、トランジスタのソース及びドレインの一方と電気的に接続される。第２のスイッチは、第２の配線と、トランジスタのゲートとの間の導通または非導通を選択する機能を有する。第３のスイッチは、第１の容量素子の一対の電極のうちの一方と、トランジスタのソース及びドレインの一方との間の導通または非導通を選択する機能を有する。
上記構成の半導体装置では、閾値電圧のばらつきを見越してトランジスタ（以下、駆動用トランジスタという場合がある）のソースとゲート間に印加される電圧を補正することができる。こうして、トランジスタのドレイン電流を補正することができる。
本発明の半導体装置の一態様は、トランジスタと、負荷と、第１の配線と、第２の配線と、第１のスイッチと、第２のスイッチと、第３のスイッチと、第１の容量素子と、第２の容量素子と、を少なくとも有する。第１のスイッチは、第１の配線と第１の容量素子の一対の電極のうちの一方との間の導通または非導通を選択する機能を有する。第１の容量素子の一対の電極のうちの一方は、第２の容量素子の一対の電極のうちの一方と電気的に接続される。第１の容量素子の一対の電極のうちの他方は、トランジスタのゲートと電気的に接続される。第２の容量素子の一対の電極のうちの他方は、負荷と、トランジスタのソース及びドレインの一方とに、電気的に接続される。第２のスイッチは、第２の配線と、トランジスタのゲートとの間の導通または非導通を選択する機能を有する。第３のスイッチは、第１の容量素子の一対の電極のうちの一方と、トランジスタのソース及びドレインの一方との間の導通または非導通を選択する機能を有する。
上記構成の半導体装置では、閾値電圧のばらつきを見越してトランジスタ（以下、駆動用トランジスタという場合がある）のソースとゲート間に印加される電圧を補正することができる。こうして、トランジスタのドレイン電流を補正することができる。そして、当該ドレイン電流を負荷に供給することができる。
負荷は、任意の素子や回路を用いることができる。例えば、負荷は、ＥＬ素子等の発光素子とすることができる。ＥＬ素子等の発光素子は、発光素子のアノードとカソード間を流れる電流の電流値に比例した輝度で発光する。
負荷として発光素子を用いる場合、一例としては、以下の（タイプＡ）または（タイプＢ）の構成とすることができる。
（タイプＡ）
上記本発明の一態様に係る半導体装置では、トランジスタ（駆動用トランジスタ）のソース及びドレインの一方は、発光素子のアノードと電気的に接続された構成とすることができる。この場合、当該トランジスタはｎチャネル型トランジスタとする。そして、本発明の一態様に係る半導体装置は、第１の配線の電位を制御する機能を有する手段（例えば、駆動回路）を有し、当該手段（駆動回路）は、第１の配線の電位が発光素子のカソードの電位以下となるような期間を有するように、第１の配線の電位を制御する。
（タイプＢ）
上記本発明の一態様に係る半導体装置では、トランジスタ（駆動用トランジスタ）のソース及びドレインの一方は、発光素子のカソードと電気的に接続された構成とすることができる。この場合、当該トランジスタはｐチャネル型トランジスタとする。そして、本発明の一態様に係る半導体装置は、第１の配線の電位を制御する機能を有する手段（例えば、駆動回路）を有し、当該手段（駆動回路）は、第１の配線の電位が発光素子のアノードの電位以上となるような期間を有するように、第１の配線の電位を制御する。
第１のスイッチ乃至第３のスイッチそれぞれは、トランジスタを用いて構成することができる。当該トランジスタは、駆動用トランジスタと同じ導電型のトランジスタとすることができる。
上記本発明の一態様に係る半導体装置は、チャネル形成領域に酸化物半導体を含むトランジスタを用いて構成することができる。または、チャネル形成領域に単結晶シリコンを含むトランジスタを用いて構成することができる。または、チャネル形成領域に多結晶シリコンを含むトランジスタを用いて構成することができる。または、チャネル形成領域に非晶質シリコンを含むトランジスタを用いて構成することができる。
つまり、トランジスタとして、様々な構造のトランジスタを用いることが出来る。よって、用いるトランジスタの種類に限定はない。トランジスタの一例としては、単結晶シリコンを有するトランジスタ、または、非晶質シリコン、多結晶シリコン、微結晶（マイクロクリスタル、ナノクリスタル、セミアモルファスとも言う）シリコンなどに代表される非単結晶半導体膜を有する薄膜トランジスタ（ＴＦＴ）などを用いることが出来る。
なお、トランジスタの一例としては、化合物半導体（例えば、ＳｉＧｅ、ＧａＡｓなど）、又は酸化物半導体（例えば、ＺｎＯ、ＩｎＧａＺｎＯ、インジウム亜鉛酸化物、ＩＴＯ（インジウム錫酸化物）、ＳｎＯ、ＴｉＯ、ＡｌＺｎＳｎＯ（ＡＺＴＯ）、ＩｎＳｎＺｎＯなど）などを有するトランジスタ又は、これらの化合物半導体又は酸化物半導体を薄膜化した薄膜トランジスタなどを用いることが出来る。これらにより、製造温度を低くできるので、例えば、室温でトランジスタを製造することが可能となる。その結果、耐熱性の低い基板、例えばプラスチック基板又はフィルム基板などに直接トランジスタを形成することが出来る。なお、これらの化合物半導体又は酸化物半導体を、トランジスタのチャネル部分に用いるだけでなく、それ以外の用途で用いることも出来る。例えば、これらの化合物半導体又は酸化物半導体を配線、抵抗素子、画素電極、又は透光性を有する電極などとして用いることができる。それらをトランジスタと同時に成膜又は形成することが可能なため、コストを低減できる。
なお、トランジスタの一例としては、有機半導体やカーボンナノチューブを有するトランジスタ等を用いることができる。
なお、トランジスタの一例としては、ゲート電極が２個以上のマルチゲート構造のトランジスタを用いることができる。マルチゲート構造にすると、チャネル形成領域が直列に接続されるため、複数のトランジスタが直列に接続された構造となる。よって、マルチゲート構造により、オフ電流の低減、トランジスタの耐圧向上（信頼性の向上）を図ることができる。または、マルチゲート構造により、飽和領域で動作する時に、ドレインとソースとの間の電圧が変化しても、ドレインとソースとの間の電流があまり変化せず、傾きがフラットである電圧・電流特性を得ることができる。傾きがフラットである電圧・電流特性を利用すると、理想的な電流源回路、又は非常に高い抵抗値をもつ能動負荷を実現することが出来る。その結果、特性のよい差動回路又はカレントミラー回路などを実現することが出来る。
なお、トランジスタの一例としては、チャネルの上下にゲート電極が配置されている構造のトランジスタを適用することができる。チャネルの上下にゲート電極が配置される構造にすることにより、複数のトランジスタが並列に接続されたような回路構成となる。よって、チャネル領域が増えるため、電流値の増加を図ることができる。または、チャネルの上下にゲート電極が配置されている構造にすることにより、空乏層ができやすくなるため、Ｓ値の改善を図ることができる。
なお、トランジスタの一例としては、チャネル形成領域の上にゲート電極が配置されている構造、チャネル形成領域の下にゲート電極が配置されている構造、正スタガ構造、逆スタガ構造、チャネル形成領域を複数の領域に分けた構造、チャネル形成領域を並列に接続した構造、又はチャネル形成領域が直列に接続する構造などのトランジスタを用いることができる。
なお、トランジスタの一例としては、ＬＤＤ領域を設けた構造を適用できる。ＬＤＤ領域を設けることにより、オフ電流の低減、又はトランジスタの耐圧向上（信頼性の向上）を図ることができる。または、ＬＤＤ領域を設けることにより、飽和領域で動作する時に、ドレインとソースとの間の電圧が変化しても、ドレイン電流があまり変化せず、傾きがフラットな電圧・電流特性を得ることができる。
なお、明細書の中の図面や文章において規定されていない内容について、その内容を除くことを規定した発明を構成することが出来る。または、ある値について、上限値と下限値などで示される数値範囲が記載されている場合、その範囲を任意に狭めることで、または、その範囲の中の一点を除くことで、その範囲を一部除いて発明を規定することができる。これらにより、例えば、従来技術が本発明の技術的範囲内に入らないことを規定することができる。
具体例としては、ある回路において、第１乃至第５のトランジスタを用いている回路図が記載されているとする。その場合、その回路が、第６のトランジスタを有していないことを発明として規定することが可能である。または、その回路が、容量素子を有していないことを規定することが可能である。さらに、その回路が、ある特定の接続構造を有している第６のトランジスタを有していない、と規定して発明を構成することができる。または、その回路が、ある特定の接続構造を有している容量素子を有していない、と規定して発明を構成することができる。例えば、ゲートが第３のトランジスタのゲートと接続されている第６のトランジスタを有していない、と発明を規定することが可能である。または、例えば、第１の電極が第３のトランジスタのゲートと接続されている容量素子を有していない、と発明を規定することが可能である。
別の具体例としては、ある値について、例えば、「ある電圧が、３Ｖ以上１０Ｖ以下であることが好適である」と記載されているとする。その場合、例えば、ある電圧が、−２Ｖ以上１Ｖ以下である場合を除く、と発明を規定することが可能である。または、例えば、ある電圧が、１３Ｖ以上である場合を除く、と発明を規定することが可能である。なお、例えば、その電圧が、５Ｖ以上８Ｖ以下であると発明を規定することも可能である。なお、例えば、その電圧が、概略９Ｖであると発明を規定することも可能である。なお、例えば、その電圧が、３Ｖ以上１０Ｖ以下であるが、９Ｖである場合を除くと発明を規定することも可能である。
別の具体例としては、ある値について、例えば、「ある電圧が、１０Ｖであることが好適である」と記載されているとする。その場合、例えば、ある電圧が、−２Ｖ以上１Ｖ以下である場合を除く、と発明を規定することが可能である。または、例えば、ある電圧が、１３Ｖ以上である場合を除く、と発明を規定することが可能である。
別の具体例としては、ある物質の性質について、例えば、「ある膜は、絶縁膜である」と記載されているとする。その場合、例えば、その絶縁膜が、有機絶縁膜である場合を除く、と発明を規定することが可能である。または、例えば、その絶縁膜が、無機絶縁膜である場合を除く、と発明を規定することが可能である。
別の具体例としては、ある積層構造について、例えば、「ＡとＢとの間に、ある膜が設けられている」と記載されているとする。その場合、例えば、その膜が、４層以上の積層膜である場合を除く、と発明を規定することが可能である。または、例えば、Ａとその膜との間に、導電膜が設けられている場合を除く、と発明を規定することが可能である。
本発明の一態様では、駆動用トランジスタの閾値電圧に応じてソースとゲート間に印加される電圧を定めることができる。こうして、トランジスタの特性のばらつきの影響が抑えられる、半導体装置、発光装置、または、表示装置を提供することができる。または、トランジスタの特性の劣化の影響が抑えられる、半導体装置、発光装置、または、表示装置を提供することができる。または、トランジスタの閾値電圧のばらつきによる輝度のばらつきが抑えられる、半導体装置、発光装置、または、表示装置を提供することができる。または、トランジスタの移動度のばらつきによる輝度のばらつきが抑えられる、半導体装置、発光装置、または、表示装置を提供することができる。または、本発明の一態様は、トランジスタがノーマリオフ型であっても正常に動作する、半導体装置、発光装置、または、表示装置を提供することができる。または、本発明の一態様は、トランジスタがノーマリオフ型であっても、トランジスタのしきい値電圧を取得できる、半導体装置、発光装置、または、表示装置を提供することができる。または、質の良い表示を行う半導体装置、発光装置、または、表示装置を提供することができる。または、ムラの少ない表示を行う半導体装置、発光装置、または、表示装置を提供することができる。または、少ないトランジスタ数で、所望の回路を実現できるような、半導体装置、発光装置、または、表示装置を提供することができる。または、少ない配線数で、所望の回路を実現できるような、半導体装置、発光装置、または、表示装置を提供することができる。または、発光素子の劣化の影響が抑えられる半導体装置、発光装置、または、表示装置を提供することができる。または、少ない工程数で製造される半導体装置、発光装置、または、表示装置を提供することができる。
半導体装置の構成を示す図。 半導体装置の構成を示す図。 半導体装置の構成を示す図。 半導体装置の構成を示す図。 タイミングチャートと半導体装置の動作を示す図。 半導体装置の動作を示す図。 半導体装置の動作を示す図。 半導体装置の構成を示す図。 半導体装置の構成を示す図。 半導体装置の構成を示す図。 半導体装置の構成を示す図。 半導体装置の構成を示す図。 半導体装置の構成を示す図。 半導体装置の構成を示す図。 半導体装置の構成を示す図。 半導体装置の構成を示す図。 タイミングチャートと半導体装置の動作を示す図。 半導体装置の動作を示す図。 半導体装置の動作を示す図。 タイミングチャートと半導体装置の動作を示す図。 半導体装置の構成を示す図。 半導体装置の構成を示す図。 半導体装置の構成を示す図。 半導体装置の構成を示す図。 半導体装置の構成を示す図。 半導体装置の構成を示す図。 半導体装置の構成を示す図。 半導体装置の構成を示す図。 半導体装置の構成を示す図。 半導体装置の構成を示す図。 半導体装置の構成を示す図。 半導体装置の構成を示す図。 半導体装置の構成を示す図。 半導体装置の構成を示す図。 半導体装置の動作を示す図。 半導体装置の動作を示す図。 半導体装置の構成を示す図。 半導体装置の構成を示す図。 半導体装置の構成を示す図。 半導体装置の構成を示す図。 半導体装置の構成を示す図。 半導体装置の構成を示す図。 半導体装置の構成を示す図。 半導体装置の構成を示す図。 半導体装置の構成を示す図。 半導体装置の構成を示す図。 半導体装置の構成を示す図。 半導体装置の構成を示す図。 半導体装置の構成を示す図。 半導体装置の構成を示す図。 半導体装置の構成を示す図。 半導体装置の構成を示す図。 半導体装置の構成を示す図。 半導体装置の構成を示す図。 半導体装置の構成を示す図。 半導体装置の構成を示す図。 半導体装置の構成を示す図。 半導体装置の構成を示す図。 半導体装置の構成を示す図。 半導体装置の構成を示す図。 半導体装置の構成を示す図。 半導体装置の構成を示す図。 半導体装置の構成を示す図。 半導体装置の構成を示す図。 半導体装置の構成を示す図。 半導体装置の構成を示す図。 半導体装置の構成を示す図。 半導体装置の構成を示す図。 半導体装置の構成を示す図。 半導体装置の構成を示す図。 半導体装置の構成を示す図。 半導体装置の動作を示す図。 半導体装置の構成を示す図。 半導体装置の構成を示す図。 半導体装置の構成を示す図。 半導体装置の構成を示す図。 半導体装置の構成を示す図。 半導体装置の構成を示す図。 半導体装置の構成を示す図。 半導体装置の構成を示す図。 半導体装置の構成を示す図。 半導体装置の構成を示す図。 半導体装置の構成を示す図。 半導体装置の構成を示す図。 電子機器の図。 半導体装置の構成を示す図。 半導体装置の構成を示す図。 半導体装置の構成を示す図とタイミングチャート。 シミュレーションの結果を示す図。 シミュレーションの結果を示す図。 電子機器の図。
以下では、本発明の実施の形態について図面を用いて詳細に説明する。ただし、本発明は以下の説明に限定されず、本発明の趣旨及びその範囲から逸脱することなくその形態及び詳細を様々に変更し得ることは、当業者であれば容易に理解される。したがって、本発明は、以下に示す実施の形態の記載内容に限定して解釈されるものではない。なお、以下に説明する構成において、同一部分または同様な機能を有する部分については同一の符号を異なる図面間で共通して用い、その繰り返しの説明は省略する。
なお、ある一つの実施の形態の中で述べる内容（一部の内容でもよい）は、その実施の形態で述べる別の内容（一部の内容でもよい）、及び／または、一つ若しくは複数の別の実施の形態で述べる内容（一部の内容でもよい）に対して、適用、組み合わせ、または置き換えなどを行うことができる。
なお、ある一つの実施の形態において述べる図（一部でもよい）の構成は、その図の別の部分の構成、その実施の形態において述べる別の図（一部でもよい）の構成、及び／または、一つ若しくは複数の別の実施の形態において述べる図（一部でもよい）の構成と組み合わせることができる。
なお、図において、大きさ、厚さ、または領域は、明瞭化のために誇張されている場合がある。よって、本発明の実施形態の一態様は、必ずしもそのスケールに限定されない。または、図は、理想的な例を模式的に示したものである。よって、本発明の実施形態の一態様は、図に示す形状などに限定されない。例えば、製造技術による形状のばらつき、誤差による形状のばらつきなどを含むことが可能である。
なお、ＸとＹとが接続されている、と明示的に記載する場合は、ＸとＹとが電気的に接続されている場合と、ＸとＹとが機能的に接続されている場合と、ＸとＹとが直接接続されている場合とを含むものとする。ここで、Ｘ、Ｙは、対象物（例えば、装置、素子、回路、配線、電極、端子、導電膜、層、表示素子、発光素子、負荷など）であるとする。したがって、所定の接続関係、例えば、図または文章に示された接続関係に限定されず、図または文章に示された接続関係以外のものも含むものとする。
ＸとＹとが電気的に接続されている場合の一例としては、ＸとＹとの電気的な接続を可能とする素子（例えば、スイッチ、トランジスタ、容量素子、インダクタ、抵抗素子、ダイオード、表示素子、発光素子、負荷など）が、ＸとＹとの間に１個以上接続されることが可能である。なお、スイッチは、オンオフが制御される機能を有している。つまり、スイッチは、導通状態（オン状態）、または、非導通状態（オフ状態）になり、電流を流すか流さないかを制御する機能を有している。または、スイッチは、電流を流す経路を選択して切り替える機能を有している。
ＸとＹとが機能的に接続されている場合の一例としては、ＸとＹとの機能的な接続を可能とする回路（例えば、論理回路（インバータ、ＮＡＮＤ回路、ＮＯＲ回路など）、信号変換回路（ＤＡ変換回路、ＡＤ変換回路、ガンマ補正回路など）、電位レベル変換回路（電源回路（昇圧回路、降圧回路など）、信号の電位レベルを変えるレベルシフタ回路など）、電圧源、電流源、切り替え回路、増幅回路（信号振幅または電流量などを大きくできる回路、オペアンプ、差動増幅回路、ソースフォロワ回路、バッファ回路など）、信号生成回路、記憶回路、制御回路など）が、ＸとＹとの間に１個以上接続されることが可能である。なお、一例として、ＸとＹとの間に別の回路を挟んでいても、Ｘから出力された信号がＹへ伝達される場合は、ＸとＹとは機能的に接続されているものとする。
なお、ＸとＹとが接続されている、と明示的に記載する場合は、ＸとＹとが電気的に接続されている場合と、ＸとＹとが機能的に接続されている場合と、ＸとＹとが直接接続されている場合とを含むものとする。つまり、電気的に接続されている、と明示的に記載する場合は、単に、接続されている、とのみ明示的に記載されている場合と同じであるとする。
なお、回路図上は独立している構成要素同士が電気的に接続しているように図示されている場合であっても、１つの構成要素が、複数の構成要素の機能を併せ持っている場合もある。例えば配線の一部が電極としても機能する場合は、一の導電膜が、配線の機能、及び電極の機能の両方の機能を併せ持っている。したがって、本明細書における電気的に接続とは、このような、一の導電膜が、複数の構成要素の機能を併せ持っている場合も、その範疇に含める。
なお、能動素子（トランジスタ、ダイオードなど）、受動素子（容量素子、抵抗素子など）などが有するすべての端子について、その接続先を特定しなくても、当業者であれば、発明の一態様を構成することは可能な場合がある。つまり、接続先を特定しなくても、発明の一態様が明確であり、本明細書等に記載されていると判断することが可能な場合がある。特に、端子の接続先が複数のケース考えられる場合には、その端子の接続先を特定の箇所に限定する必要はない。したがって、能動素子（トランジスタ、ダイオードなど）、受動素子（容量素子、抵抗素子など）などが有する一部の端子についてのみ、その接続先を特定することによって、発明の一態様を構成することが可能な場合がある。
なお、ある回路について、少なくとも接続先を特定すれば、当業者であれば、発明を特定することが可能な場合がある。または、ある回路について、少なくとも機能を特定すれば、当業者であれば、発明を特定することが可能な場合がある。つまり、機能を特定すれば、発明の一態様が明確であり、本明細書等に記載されていると判断することが可能な場合がある。したがって、ある回路について、機能を特定しなくても、接続先を特定すれば、発明の一態様として開示されているものであり、発明の一態様を構成することが可能である。または、ある回路について、接続先を特定しなくても、機能を特定すれば、発明の一態様として開示されているものであり、発明の一態様を構成することが可能である。
なお、本発明の実施形態の一態様は、さまざまな人が実施することが出来る。しかしながら、その実施は、複数の人にまたがって実施される場合がある。例えば、送受信システムの場合において、Ａ社が送信機を製造および販売し、Ｂ社が受信機を製造および販売する場合がある。別の例としては、ＴＦＴおよび発光素子を有する発光装置の場合において、ＴＦＴが形成された半導体装置は、Ａ社が製造および販売する。そして、Ｂ社がその半導体装置を購入して、その半導体装置に発光素子を成膜して、発光装置として完成させる、という場合がある。
このような場合、Ａ社またはＢ社のいずれに対しても、特許侵害を主張できるような発明の一態様を、構成することが出来る。従って、Ａ社またはＢ社に対して、特許侵害を主張できるような発明の一態様は、明確であり、本明細書等に記載されていると判断する事が出来る。例えば、送受信システムの場合において、送信機のみで発明の一態様を構成することができ、受信機のみで発明の一態様を構成することができ、それらの発明の一態様は、明確であり、本明細書等に記載されていると判断することが出来る。別の例としては、ＴＦＴおよび発光素子を有する発光装置の場合において、ＴＦＴが形成された半導体装置のみで発明の一態様を構成することができ、ＴＦＴおよび発光素子を有する発光装置のみで発明の一態様を構成することができ、それらの発明の一態様は、明確であり、本明細書等に記載されていると判断することが出来る。
（実施の形態１）
本発明の一態様は、発光素子を有する画素だけでなく、様々な回路として用いることができる。例えば、アナログ回路として用いたり、電流源としての機能を有する回路として用いることが出来る。そこでまず、本実施の形態では、本発明で開示する回路の基本原理の一例について述べる。
本発明の一態様に係る半導体装置は、例えば、トランジスタと、当該トランジスタにおいて、ゲートの電位を固定した状態で、ゲートとソース間に保持されている電荷を放電する機能を有する構成とを、少なくとも有する。本発明の一態様に係る半導体装置は、上記構成により、トランジスタの閾値電圧や移動度などに起因するドレイン電流のばらつきを補正することができる。
図１（Ａ）に示す回路１００は、本発明の一態様に係る半導体装置である。回路１００は、スイッチ１１、スイッチ１２、スイッチ１３、トランジスタ１０１、容量素子１０２、容量素子１０３を有する。なお、図１（Ａ）では、トランジスタ１０１がｎチャネル型である場合を一例として示している。
具体的に、図１（Ａ）では、スイッチ１１は、配線２１と、容量素子１０２の一方の電極（端子）又は容量素子１０３の一方の電極（端子）との間の導通状態を制御する機能を有する。スイッチ１２は、配線２２と、容量素子１０２の他方の電極（端子）及びトランジスタ１０１のゲートとの間の導通状態を制御する機能を有する。スイッチ１３は、トランジスタ１０１のソースまたはドレインの一方、又は、容量素子１０３の他方の電極（端子）と、容量素子１０２の一方の電極、又は、容量素子１０３の一方の電極（端子）との間の導通状態を制御する機能を有する。トランジスタ１０１のソースまたはドレインの他方は、配線２３に接続されている。トランジスタ１０１のソースまたはドレインの一方、又は、容量素子１０３の他方の電極（端子）は、配線２４に接続されている。
なお、トランジスタが有するソース（ソース端子、ソース領域またはソース電極）とドレイン（ドレイン端子、ドレイン領域またはドレイン電極）は、トランジスタの極性及びソースとドレインに与えられる電位の高低によって、その呼び方が入れ替わる。一般的に、ｎチャネル型トランジスタでは、ソースとドレインのうち、低い電位が与えられる方がソースと呼ばれ、高い電位が与えられる方がドレインと呼ばれる。また、ｐチャネル型トランジスタでは、ソースとドレインのうち、低い電位が与えられる方がドレインと呼ばれ、高い電位が与えられる方がソースと呼ばれる。本明細書では、便宜上、ソースとドレインとが固定されているものと仮定して、トランジスタの接続関係を説明する場合があるが、実際には上記電位の関係に従ってソースとドレインの呼び方が入れ替わる。そこで、ソースとして機能する部分、及びドレインとして機能する部分を、ソース又はドレインと呼ばない場合がある。その場合、一例として、ソースとドレインとの一方を、第１端子、第１電極、又は第１領域と表記し、ソースとドレインとの他方を、第２端子、第２電極、又は第２領域と表記する場合がある。
なお、スイッチは、端子間の導通状態と非導通状態を切り替えて動作する機能を有しており、電流を流すか流さないかを制御する機能を有している素子である。または、スイッチは、電流を流す経路を選択して切り替える機能を有し、例えば、経路１に電流を流すことが出来るようにするか、経路２に電流を流すことができるようにするかを選択して切り替える機能を有している。例えば、電気的スイッチまたは機械的なスイッチなどを用いることができる。具体的には、トランジスタ、ダイオード、デジタルマイクロミラーデバイス（ＤＭＤ）のようにＭＥＭＳ（マイクロ・エレクトロ・メカニカル・システム）技術を用いたスイッチ、などで構成すればよい。また、スイッチはトランジスタを組み合わせた論理回路でもよい。スイッチとしてトランジスタを用いる場合、該トランジスタの極性は特に限定されない。ただし、オフ電流が小さいトランジスタを用いることが望ましく、入力電位に応じて、トランジスタの極性を使い分けることが望ましい。
なお、オフ電流が小さいトランジスタとしては、ＬＤＤ領域を有するトランジスタ、マルチゲート構造を有するトランジスタ、または酸化物半導体をチャネル形成領域に含むトランジスタ等がある。また、トランジスタを組み合わせてスイッチとして動作させる場合、ｎチャネル型とｐチャネル型の両方を用いた相補型のスイッチにしてもよい。相補型のスイッチにすることで、スイッチに入力する電位が、出力電位と比べて相対的に変化しても、適切に動作させることができる。
なお、スイッチとしてトランジスタを用いる場合、スイッチは、入力端子（ソースまたはドレインの一方）と、出力端子（ソースまたはドレインの他方）と、導通を制御する端子（ゲート）とを有している場合がある。一方、スイッチとしてダイオードを用いる場合、スイッチは、導通を制御する端子を有していない場合がある。したがって、トランジスタよりもダイオードをスイッチとして用いた方が、端子を制御するための配線を少なくすることができる。
なお、トランジスタの一例としては、チャネル形成領域の上下にゲートが配置されている構造のトランジスタを適用することができる。半導体膜の上下にゲートを配置することにより、複数のトランジスタが並列に接続されたような回路構成となる。よって、チャネル形成領域が増えるため、電流値の増加を図ることができる。または、チャネル形成領域の上下にゲートが配置されている構造にすることにより、空乏層ができやすくなるため、Ｓ値の改善を図ることができる。
なお、トランジスタの一例としては、チャネル形成領域（もしくはその一部）にソース電極やドレイン電極が重なっている構造のトランジスタを用いることができる。チャネル形成領域（もしくはその一部）にソース電極やドレイン電極が重なる構造にすることによって、チャネル形成領域の一部に電荷が溜まることにより動作が不安定になることを防ぐことができる。
なお、容量素子１０２または容量素子１０３は、例えば、配線、半導体膜、または電極等で絶縁膜または有機膜を挟んだ構成とすればよい。
なお、図１（Ａ）で示した回路１００は、図１（Ｂ）に示すように負荷１０４を有していても良い。図１（Ｂ）に示す回路１００では、負荷１０４が、トランジスタ１０１のソースまたはドレインの一方、または、容量素子１０３の他方の電極と、配線２４との間に接続されている。
なお、本明細書中において負荷とは、例えば、整流性を有するものや、容量性を有するものや、抵抗性を有するもの、スイッチを有する回路、画素回路、電流源回路などがある。例えば、整流性を有するものは、印加するバイアス方向により抵抗値が異なる電流電圧特性を有し、一方向のみにほとんど電流が流れる電気的特性を有するものであるとする。具体的に、負荷１０４として、表示素子（液晶素子、ＥＬ素子など）、発光素子（ＥＬ（エレクトロルミネッセンス）素子（有機物及び無機物を含むＥＬ素子、有機ＥＬ素子、無機ＥＬ素子）、ＬＥＤ（白色ＬＥＤ、赤色ＬＥＤ、緑色ＬＥＤ、青色ＬＥＤなど）、トランジスタ（電流に応じて発光するトランジスタ）、電子放出素子、または、表示素子や発光素子の一部（例えば、画素電極、アノード、カソード）などが挙げられる。
図１（Ｃ）に、負荷１０４として、発光素子１０４ａを用いた場合の、回路１００の構成を示す。図１（Ｃ）では、発光素子１０４ａのアノードが、トランジスタ１０１のソースまたはドレインの一方、または、容量素子１０３の他方の電極に接続されており、発光素子１０４ａのカソードが、配線２４に接続されている場合を一例として示している。
また、図１（Ｄ）に、負荷１０４として、発光素子１０４ｂを用いた場合の、回路１００の構成を示す。図１（Ｄ）では、発光素子１０４ｂのカソードが、トランジスタ１０１のソースまたはドレインの一方、または、容量素子１０３の他方の電極に接続されており、発光素子１０４ｂのアノードが、配線２４に接続されている場合を一例として示している。なお、図１（Ｄ）では、トランジスタ１０１がｐチャネル型である場合を一例として示している。
また、本発明の一態様に係る半導体装置は、例えば、図１（Ａ）乃至図１（Ｄ）に示した回路１００に加えて、回路１００に各種の一定電圧や信号を供給する機能を有する回路を、さらに有していても良い。
図２（Ａ）乃至図２（Ｄ）に示す半導体装置は、図１（Ａ）乃至図１（Ｄ）に示す回路１００に加えて、配線２１に一定電圧や信号を供給する機能を有する回路２０１と、配線２２に一定電圧や信号を供給する機能を有する回路２０２と、配線２３に一定電圧や信号を供給する機能を有する回路２０３と、配線２４に一定電圧や信号を供給する機能を有する回路２０４とを、それぞれ有する。
具体的に、回路２０１は、配線２１に、電位Ｖｉ１または電位Ｖｓｉｇを供給する機能を有する。回路２０１の例としては、ソースドライバ（信号線駆動回路）などがある。したがって、配線２１は、電位Ｖｉ１、及び／又は、電位Ｖｓｉｇを、伝えることが出来る機能、または、供給することが出来る機能を有している。または、配線２１は、映像信号線としての機能を有している。または、配線２１は、初期化用配線としての機能を有している。
電位Ｖｉ１は、回路１００内の各ノードの電位を初期化するための電位である。または、電位Ｖｉ１は、一例としては、容量素子１０２に電荷を供給するための電位である。または、電位Ｖｉ１は、一例としては、トランジスタ１０１をオン状態にするための電位である。なお、電位Ｖｉ１は、一定の電位であることが望ましいが、本発明の実施形態の一態様は、これに限定されず、パルス信号のように変動してもよい。
なお、一例としては、電位Ｖｓｉｇを回路１００に供給する前において、電位Ｖｉ１が回路１００に供給される。
電位Ｖｓｉｇは、トランジスタ１０１のドレイン電流の大きさを制御するための電位である。図２（Ｂ）に示した半導体装置の場合は、上記ドレイン電流が負荷１０４に供給される。図２（Ｃ）に示した半導体装置の場合は、上記ドレイン電流が発光素子１０４ａに供給される。図２（Ｄ）に示した半導体装置の場合は、上記ドレイン電流が発光素子１０４ｂに供給される。例えば、トランジスタ１０１のドレイン電流を一定値に保つ場合は、電位Ｖｓｉｇの高さを一定とする。また、例えば、トランジスタ１０１のドレイン電流を一定値としない場合は、電位Ｖｓｉｇの高さを、時間と共に変化させる。一例としては、電位Ｖｓｉｇは映像信号、及び／又は、アナログ信号である。ただし、本発明の実施形態の一態様は、これに限定されず、電位Ｖｓｉｇは、一定の電位でもよい。
また、回路２０２は、配線２２に、電位Ｖｉ２を供給する機能を有する。回路２０４の例としては、電源回路などがある。したがって、配線２２は、電位Ｖｉ２を、伝えることが出来る機能、または、供給することが出来る機能を有している。または、配線２２は、初期化用配線としての機能を有している。なお、配線２２の電位は、一定の電位であることが望ましいが、本発明の実施形態の一態様は、これに限定されず、パルス信号のように変動してもよい。
電位Ｖｉ２は、回路１００内の各ノード（特にトランジスタ１０１のゲート）の電位を初期化するための電位である。なお、図２（Ｃ）の場合、電位Ｖｉ２は、配線２４の電位と同じ、または、それよりも低いことが好適である。これにより、発光素子１０４ａに電流が流れることを低減することが出来る。図２（Ｄ）の場合、電位Ｖｉ２は、配線２４の電位と同じ、または、それよりも高いことが好適である。これにより、発光素子１０４ｂに電流が流れることを低減することが出来る。ただし、電位Ｖｉ２は、これらに限定されない。なお、電位Ｖｉ２は、一定の電位であることが望ましいが、本発明の実施形態の一態様は、これに限定されず、パルス信号のように変動してもよい。
なお、配線２２は、他の配線、または、別の回路１００が有する配線と接続させることが可能である。これにより、配線の数を減らすことが出来る。
また、回路２０３は、配線２３に、電源電位（高電源電位または低電源電位）、例えば、電位ＶＤＤ、または、電位ＶＳＳを供給する機能を有する。または、回路２０３は、配線２３に、信号を供給する機能を有する。回路２０３の例としては、電源回路、パルス出力回路、ゲートドライバ回路などがある。したがって、配線２３は、電源電位または信号を伝えることが出来る機能、または、供給することが出来る機能を有している。または、配線２３は、トランジスタ１０１に電流を供給することが出来る機能を有している。または、配線２３は、負荷１０４に電流を供給することが出来る機能を有している。または、配線２３は、電源線としての機能を有している。または、配線２３は、電流供給線としての機能を有している。なお、配線２３の電位は、一定の電位であることが望ましいが、本発明の実施形態の一態様は、これに限定されず、パルス信号のように変動してもよい。例えば、配線２３の電位は、負荷１０４に、順バイアス電圧だけでなく、逆バイアス電圧を加えるような電位であってもよい。
また、回路２０４は、配線２４に、電源電位（低電源電位または高電源電位）、例えば、電位Ｖｃａｔを供給する機能を有する。回路２０４の例としては、電源回路などがある。したがって、配線２４は、電源電位を伝えることが出来る機能、または、供給することが出来る機能を有している。または、配線２４は、負荷１０４に電流を供給することが出来る機能を有している。または、配線２４は、トランジスタ１０１に電流を供給することが出来る機能を有している。または、配線２４は、共通線としての機能を有している。または、配線２４は、陰極配線としての機能を有している。または、配線２４は、陽極配線としての機能を有している。なお、配線２４の電位は、一定の電位であることが望ましいが、本発明の実施形態の一態様は、これに限定されず、パルス信号のように変動してもよい。例えば、配線２４の電位は、負荷１０４に、順バイアス電圧だけでなく、逆バイアス電圧を加えるような電位であってもよい。
電位ＶＤＤと電位Ｖｃａｔの電位差により、トランジスタ１０１におけるドレイン電流の向きが決まる。例えば、電位ＶＤＤが電位Ｖｃａｔより高い場合、配線２３から配線２４へ電流が流れる。配線２３の電位が電位ＶＳＳの場合で、電位Ｖｃａｔより低い場合、配線２４から配線２３へ電流が流れる。
なお、図２（Ａ）乃至図２（Ｄ）では、半導体装置が、回路１００に加えて、回路２０１、回路２０２、回路２０３、及び回路２０４を有する場合を一例として示しているが、本発明の一態様に係る半導体装置は、必ずしも回路２０１、回路２０２、回路２０３、及び回路２０４を全て有する必要はなく、そのいずれか一つまたは複数だけを有していても良い。
なお、トランジスタ１０１は、一例としては、少なくとも電流源としての機能を有している。したがって、例えば、トランジスタ１０１は、トランジスタ１０１の両端（ソースとドレインの間）に加わる電圧の大きさが変化しても、概ね一定の電流を供給する機能を有している。または、例えば、トランジスタ１０１は、負荷１０４の電位が変化しても、負荷１０４に概ね一定の電流を供給する機能を有している。または、例えば、トランジスタ１０１は、配線２３の電位が変化しても、概ね一定の電流を供給する機能を有している。
ただし、本発明の実施形態の一態様は、これに限定されず、トランジスタ１０１は電流源としての機能を有さないことも可能である。例えば、トランジスタ１０１は、スイッチの機能を有することが可能である。
なお、電流源とは別の電源として、電圧源がある。電圧源は、それに接続された回路に流れる電流が変化しても、一定の電圧を供給する機能を有している。したがって、電圧源も電流源も、電圧と電流とを供給する機能を有しているが、何が変化しても、一定の何を供給する機能を有しているのか、という点で、異なった機能を有するものである。電流源は、両端の電圧が変化しても、一定の電流を供給する機能を有し、電圧源は、電流が変化しても、一定の電圧を供給する機能を有している。
なお、図１などは、回路構成の一例であるため、さらに、トランジスタを追加して設けることが可能である。逆に、図１などの各ノードにおいて、追加してトランジスタ、スイッチ、受動素子などを設けないようにすることも可能である。例えば、各スイッチの端子が接続されたノード、トランジスタの各端子が接続されたノード、または／および、負荷の各端子が接続されたノードにおいて、直接的に接続されたトランジスタを、これ以上は設けないようにすることが可能である。従って、例えば、負荷１０４とトランジスタ１０１と容量素子１０３とスイッチ１３とが接続されているノードにおいて、直接的に接続されているトランジスタはトランジスタ１０１のみであり、他のトランジスタはそのノードと直接的に接続されていない、というような構成にすることが可能である。
そのため、トランジスタを追加しない場合には、少ないトランジスタ数で回路を構成することが可能となる。
なお、図１及び図２に示した回路１００は、スイッチ１１、スイッチ１２、スイッチ１３にトランジスタを用いることができる。
図１（Ａ）乃至図１（Ｄ）に示した回路１００において、スイッチ１１としてトランジスタ１１ｔ、スイッチ１２としてトランジスタ１２ｔ、及びスイッチ１３としてトランジスタ１３ｔを用いた場合の回路１００の構成を、図３（Ａ）乃至図３（Ｄ）に示す。なお、図３（Ａ）乃至図３（Ｃ）では、トランジスタ１１ｔ、トランジスタ１２ｔ、及びトランジスタ１３ｔが全てｎチャネル型である場合を一例として示している。また、図３（Ｄ）では、トランジスタ１１ｔ、トランジスタ１２ｔ、及びトランジスタ１３ｔが全てｐチャネル型である場合を一例として示している。トランジスタ１１ｔ、トランジスタ１２ｔ、及びトランジスタ１３ｔを全て同じ極性のトランジスタとすることで、これらのトランジスタを少ない工程数で製造できる。ただし、本発明の実施形態の一態様は、これに限定されず、異なる極性のトランジスタを用いることも可能である。
なお、図３（Ａ）乃至図３（Ｄ）において、トランジスタ１１ｔは、ゲートが配線３１に接続されている。配線３１に供給される電位に従って、トランジスタ１１ｔは導通状態または非導通状態となる。トランジスタ１２ｔは、ゲートが配線３２に接続されている。配線３２に供給される電位に従って、トランジスタ１２ｔは導通状態または非導通状態となる。トランジスタ１３ｔは、ゲートが配線３３に接続されている。配線３３に供給される電位に従って、トランジスタ１３ｔは導通状態または非導通状態となる。したがって、配線３１乃至配線３３の電位は、パルス状であり、一定ではないことが望ましいが、本発明の実施形態の一態様は、これに限定されない。または、配線３１乃至配線３３は、ゲート信号線（ゲート線）、選択信号線、または、スキャン線（走査線）としての機能を有している。
なお、配線３１乃至配線３３において、その中の少なくとも２本の配線は、互いに接続させることが可能である。または、配線３１乃至配線３３の少なくとも１本は、別の回路１００の配線３１乃至配線３３の少なくとも１本と接続させることが可能である。
また、本発明の一態様に係る半導体装置は、図３（Ａ）乃至図３（Ｄ）に示した回路１００に加えて、回路１００に各種の一定電圧や信号を供給する機能を有する回路を、さらに有していても良い。
図４（Ａ）乃至図４（Ｄ）に示す半導体装置は、図３（Ａ）乃至図３（Ｄ）に示す回路１００に加えて、配線３１に一定電圧や信号を供給する機能を有する回路２０５と、配線３２に一定電圧や信号を供給する機能を有する回路２０６と、配線３３に一定電圧や信号を供給する機能を有する回路２０７とを、それぞれ有する。回路２０５、回路２０６、回路２０７の例としては、ゲートドライバ（走査線駆動回路）などがある。
なお、回路２０１、回路２０２、回路２０３、回路２０４、回路２０５、回路２０６、回路２０７は、一つの同じ回路であってもよいし、別々の回路であってもよい。
なお、図４（Ａ）乃至図４（Ｄ）では、半導体装置が、回路１００に加えて、回路２０５、回路２０６、及び回路２０７を有する場合を一例として示しているが、本発明の一態様に係る半導体装置は、必ずしも回路２０５、回路２０６、及び回路２０７を全て有する必要はなく、そのいずれか一つまたは複数だけを有していても良い。
また、図３（Ｃ）に示す回路１００において、トランジスタ１０１、トランジスタ１１ｔ、及びトランジスタ１３ｔがｎチャネル型、トランジスタ１２ｔがｐチャネル型である場合の回路１００の構成を図３７（Ａ）に示す。また、図３（Ｄ）に示す回路１００において、トランジスタ１０１、トランジスタ１１ｔ、及びトランジスタ１３ｔがｐチャネル型、トランジスタ１２ｔがｎチャネル型である場合の回路１００の構成を図３７（Ｂ）に示す。このように、様々な極性のトランジスタを用いることが出来る。
また、本発明の一態様に係る半導体装置は、図３７（Ａ）及び図３７（Ｂ）に示した回路１００に加えて、回路１００に各種の一定電圧や信号を供給する機能を有する回路を、さらに有していても良い。
図３７（Ｃ）及び図３７（Ｄ）に示す半導体装置は、図３７（Ａ）及び図３７（Ｂ）に示す回路１００に加えて、配線３１に一定電圧や信号を供給する機能を有する回路２０５と、配線３２に一定電圧や信号を供給する機能を有する回路２０６と、配線３３に一定電圧や信号を供給する機能を有する回路２０７とを、それぞれ有する。
なお、図３７（Ｃ）及び図３７（Ｄ）では、半導体装置が、回路１００に加えて、回路２０５、回路２０６、及び回路２０７を有する場合を一例として示しているが、本発明の一態様に係る半導体装置は、必ずしも回路２０５、回路２０６、及び回路２０７を全て有する必要はなく、そのいずれか一つまたは複数だけを有していても良い。
なお、トランジスタ１０１は、電流を流すときには、飽和領域で動作する場合が多い。よって、図３、図４、及び図３７において、トランジスタ１０１のチャネル長またはゲート長を、トランジスタ１１ｔ、トランジスタ１２ｔ、及び／または、トランジスタ１３ｔよりも長くすることが望ましい。チャネル長またはゲート長を長くすることにより、飽和領域での特性がフラットになり、キンク効果を低減することができる。好ましくは、５倍以上、より好ましくは１０倍以上であることが望ましい。一例としては、トランジスタ１０１のチャネル長またはゲート長は、１０μｍ以上、より好ましくは、２０μｍ以上である。或いは、トランジスタ１０１のチャネル幅またはゲート幅を、トランジスタ１１ｔ、トランジスタ１２ｔ、及び／または、トランジスタ１３ｔよりも長くすることにより、トランジスタ１０１は、飽和領域においても、多くの電流を流すことができる。好ましくは、５倍以上、より好ましくは１０倍以上であることが望ましい。トランジスタ１０１のチャネル幅またはゲート幅は、２０μｍ以上、より好ましくは、３０μｍ以上である。ただし、本発明の実施形態の一態様は、これらに限定されない。
次いで図１（Ｃ）に示す回路１００を例に挙げて、本発明の一態様の半導体装置の動作について説明する。
図１（Ｃ）に示す回路１００の動作は、主に第１の動作、第２の動作、第３の動作、第４の動作、第５の動作に分けることができる。ただし、これに限定されず、新たな動作の追加、或いは、一部の動作の削除も可能である。
図１（Ｃ）に示す回路１００における、スイッチ１１、スイッチ１２、及びスイッチ１３の動作と、配線２１の電位と、トランジスタ１０１のゲートソース間電圧（Ｖｇｓ１０１）とを示すタイミングチャートの一例を、図５（Ａ）に図示する。
まず、期間Ｔ１１において行われる第１の動作について説明する。期間Ｔ１１では、図５（Ａ）に示すように、スイッチ１１、スイッチ１２、及びスイッチ１３が導通状態である。また、配線２１には電位Ｖｉ１が供給される。よって、期間Ｔ１１では、図５（Ｂ）に示すように、容量素子１０２に電圧Ｖｉ２−Ｖｉ１が供給され、発光素子１０４ａのアノードは電位Ｖｉ１となり、トランジスタ１０１のゲートソース間電圧（Ｖｇｓ１０１）は、電圧Ｖｉ２−Ｖｉ１となる。つまり、トランジスタ１０１、及び、容量素子１０２を、初期化していることとなる。
なお、図１（Ｃ）に示す回路１００では、電位Ｖｉ２は、電位Ｖｉ１にトランジスタ１０１の閾値電圧Ｖｔｈを加算した電位よりも、高いことが望ましい。つまり、電位Ｖｉ２と電位Ｖｉ１は、トランジスタ１０１がオン状態となるような電位であることが望ましい。また、電位Ｖｉ１に発光素子１０４ａの閾値電圧Ｖｔｈｅ（発光素子１０４ａが発光しはじめる電圧）を加算した電位は、電位Ｖｃａｔより低いことが望ましい。例えば、電位Ｖｉ１は、電位Ｖｃａｔと同じ電位か、それよりも低い電位であることが望ましい。電位Ｖｉ１が、電位Ｖｃａｔよりも低い場合には、発光素子１０４ａが逆バイアス状態となるため、発光素子１０４ａの劣化を低減する、或いはショート箇所をリペアすることが可能である。また、電位Ｖｉ２から発光素子１０４ａの閾値電圧Ｖｔｈｅを差し引いた電位は、電位Ｖｃａｔより低いことが望ましい。なお、以下、一例として、閾値電圧Ｖｔｈｅが０であるものと仮定する。
期間Ｔ１２において行われる第２の動作について説明する。期間Ｔ１２では、図５（Ａ）に示すように、スイッチ１１が非導通状態、スイッチ１２及びスイッチ１３が導通状態である。スイッチ１１が非導通状態となることで、容量素子１０２に蓄積されている電荷がトランジスタ１０１を介して放出され、トランジスタ１０１のソースの電位が上昇する。そして、トランジスタ１０１がオフ状態となると、容量素子１０２からの電荷の放出が止まる。最終的には、トランジスタ１０１の閾値電圧Ｖｔｈが容量素子１０２に保持される。よって、期間Ｔ１２では、図５（Ｃ）に示すように、容量素子１０２に閾値電圧Ｖｔｈが保持され、発光素子１０４ａのアノードは電位Ｖｉ２−Ｖｔｈとなり、トランジスタ１０１のゲートソース間電圧（Ｖｇｓ１０１）は、閾値電圧Ｖｔｈとなる。つまり、トランジスタ１０１のしきい値電圧Ｖｔｈを取得することができる。
なお、Ｖｇｓ１０１が、トランジスタ１０１のしきい値電圧Ｖｔｈに等しくなるまでには、非常に長い時間が必要となる場合がある。したがって、Ｖｇｓ１０１は、しきい値電圧Ｖｔｈまで完全に低下させずに、動作させる場合も多い。つまり、Ｖｇｓ１０１は、しきい値電圧Ｖｔｈよりも、わずかに大きい値となった状態で、期間Ｔ１２が終了する場合も多い。つまり、期間Ｔ１２が終了した時点では、Ｖｇｓ１０１は、しきい値電圧に応じた大きさの電圧になっている、ということも出来る。
なお、第２の動作において、トランジスタ１０１のしきい値電圧Ｖｔｈが正か負かということに関係なく、動作させることができる。これは、トランジスタ１０１がオフ状態となるまで、トランジスタ１０１のソース電位が上昇できるからである。つまり、トランジスタ１０１のゲート電位よりも、トランジスタ１０１のソース電位の方が高くなった状態で、ようやくトランジスタ１０１がオフし、Ｖｇｓ１０１がＶｔｈとなる、ということが可能であるからである。したがって、トランジスタ１０１がエンハンスメント型（ノーマリオフ型）であっても、デプリーション型（ノーマリオン型）であっても、正常に動作させることができる。
なお、発光素子１０４ａのアノードの電位が高くなったときに、発光素子１０４ａに電流が流れないようにすることが望ましい。そのためには、発光素子１０４ａに電流が流れないように、電位Ｖｉ２を低い値とすることが好適である。ただし、発明の実施形態の一態様は、これに限定されない。なお、発光素子１０４ａと直列にスイッチを設けて、それをオフ状態にすることにより、発光素子１０４ａに電流が流れないようにすることが可能であれば、電位Ｖｉ２は、高い値でもよい。
期間Ｔ１３において行われる第３の動作について説明する。期間Ｔ１３では、図５（Ａ）に示すように、スイッチ１１及びスイッチ１３が導通状態、スイッチ１２が非導通状態である。また、配線２１には、一例として、電位Ｖｉ１が供給される。よって、期間Ｔ１３では、図６（Ａ）に示すように、容量素子１０２に閾値電圧Ｖｔｈ（またはＶｔｈに応じた大きさの電圧）が保持され、発光素子１０４ａのアノードは電位Ｖｉ１となり、トランジスタ１０１のゲートの電位は電位Ｖｉ１＋Ｖｔｈ（またはＶｔｈに応じた大きさの電圧）となり、トランジスタ１０１のゲートソース間電圧（Ｖｇｓ１０１）は、閾値電圧Ｖｔｈ（またはＶｔｈに応じた大きさの電圧）となる。これにより、発光素子１０４ａのアノードの電位、または、トランジスタ１０１のソースの電位を初期化することができる。
なお、上記第３の動作は必ずしも行う必要はなく、第２の動作の後に、以下に示す第４の動作を行うようにしても良い。
なお、期間Ｔ１３における配線２１の電位は、電位Ｖｉ１に限定されず、別の大きさの電位（例えば電位Ｖｉ３）とすることも可能である。ただし、期間Ｔ１３における配線２１の電位を電位Ｖｉ１とすることにより、回路２０１の構成をシンプルにすることができる。または、配線２１に、複数の回路１００が接続されている場合において、配線２１の電位を電位Ｖｉ１とすることにより、ある回路１００では、期間Ｔ１１として動作させ、別の回路１００では、期間Ｔ１３として動作させることが出来るため、動作期間を効率的に使用することが出来る。
期間Ｔ１４において行われる第４の動作について説明する。期間Ｔ１４では、図５（Ａ）に示すように、スイッチ１１が導通状態、スイッチ１２及びスイッチ１３が非導通状態である。また、配線２１には電位Ｖｓｉｇが供給される。よって、期間Ｔ１４では、図６（Ｂ）に示すように、容量素子１０２に閾値電圧Ｖｔｈ（またはＶｔｈに応じた大きさの電圧である）が保持され、容量素子１０３に電圧Ｖｓｉｇ−Ｖｉ１−Ｖαが保持され、発光素子１０４ａのアノードは電位Ｖｉ１＋Ｖαとなり、トランジスタ１０１のゲートの電位は電位Ｖｓｉｇ＋Ｖｔｈとなり、トランジスタ１０１のゲートソース間電圧（Ｖｇｓ１０１）は電圧Ｖｓｉｇ＋Ｖｔｈ−Ｖｉ１−Ｖαとなる。したがって、電位Ｖｓｉｇを容量素子１０３に入力することが出来る。または、容量素子１０２の電圧と容量素子１０３の電圧との和が、トランジスタ１０１のゲートソース間電圧となるようにすることが出来る。
なお、第４の動作で、電位Ｖαは、発光素子１０４ａのアノードが電気的に浮遊状態（フローティング状態）となることで変動する電位である。電位Ｖαは、トランジスタ１０１がオフであるならば、発光素子１０４ａの静電容量と、容量素子１０２及び容量素子１０３の静電容量の比に応じて、その値が定まる。しかし、電位Ｖｓｉｇの高さによっては、トランジスタ１０１がオンするので、トランジスタ１０１を介して発光素子１０４ａのアノードに電荷が流入してしまう。よって、電位Ｖαは、上記静電容量の比によってのみ決まらず、発光素子１０４ａのアノードに流入する電荷によっても、その値が変化する。
ここで、ゲートソース間電圧Ｖｇｓを理想的な値、すなわち電圧Ｖｓｉｇ＋Ｖｔｈ−Ｖｉ１に近づけるには、電位Ｖαが小さくなるように設計することが好ましい。具体的には、発光素子１０４ａの静電容量が、容量素子１０２及び容量素子１０３の静電容量よりも十分に大きければ、ゲートソース間電圧Ｖｇｓを理想的な値に近づけることができる。
したがって、容量素子１０３の容量値は、負荷１０４（発光素子１０４ａ）の寄生容量の容量値よりも、小さいことが望ましく、望ましくは１／２倍以下、より望ましくは１／５倍以下が好適である。または、容量素子１０３の電極の面積は、負荷１０４（発光素子１０４ａ）の電極の面積よりも小さいことが望ましく、望ましくは１／２倍以下、より望ましくは１／５倍以下が好適である。ただし、本発明の実施形態の一態様は、これらに限定されない。
また、ゲートソース間電圧（Ｖｇｓ１０１）を理想的な値に近づけるには、発光素子１０４ａのアノードに流入する電荷量Ｑを小さくすることが、望ましい。よって、上記電荷量Ｑを小さくするために期間Ｔ１４はなるべく短い方が良い。なお、上述したように、予め期間Ｔ１３において配線２１に電位Ｖｓｉｇを供給しておくと、期間Ｔ１４においてスイッチ１１を導通状態にしたときに、トランジスタ１０１のゲートの電位を、電位Ｖｓｉｇ＋Ｖｔｈに素早く近づけることができる。よって、期間Ｔ１４を短くできるので、電荷量Ｑを小さくする上で望ましい。
したがって、期間Ｔ１４の長さは、期間Ｔ１１、期間Ｔ１２、及び／又は、期間Ｔ１３の長さよりも、小さいことが望ましく、望ましくは２／３倍以下、より望ましくは１／２倍以下が好適である。ただし、本発明の実施形態の一態様は、これらに限定されない。
なお、電荷量Ｑは、上述したように小さい方が望ましいが、トランジスタ１０１の移動度のばらつきが大きい場合は、電荷量Ｑによって移動度のばらつきを抑える効果が期待できる。以下、この理由について説明する。
電荷量Ｑは、期間Ｔ１４において、トランジスタ１０１のドレインからソースに流れ込む電荷量に相当する。よって、電荷量Ｑは、トランジスタ１０１の移動度が大きいほど、大きくなる。そして、電荷量Ｑが大きくなると、発光素子１０４ａの発光時における、トランジスタ１０１のゲートソース間電圧（Ｖｇｓ１０１）が、小さくなる。すなわち、電荷量Ｑにより、トランジスタ１０１の移動度が大きいほど、発光素子１０４ａに供給される電流値が小さくなるように補正がかかり、また、トランジスタ１０１の移動度が小さいほど、発光素子１０４ａに供給される電流値があまり小さくならないように補正がかかる。したがって、電荷量Ｑにより、移動度のばらつきを抑えることができる。
なお、容量素子１０２の容量値は、トランジスタ１０１のゲートの寄生容量の容量値よりも、大きいことが望ましく、望ましくは２倍以上、より望ましくは５倍以上が好適である。または、容量素子１０２の電極の面積は、トランジスタ１０１のチャネルの面積よりも大きいことが望ましく、望ましくは２倍以上、より望ましくは５倍以上が好適である。または、容量素子１０２の電極の面積は、トランジスタ１０１のゲート電極の面積よりも大きいことが望ましく、望ましくは２倍以上、より望ましくは５倍以上が好適である。それらにより、電位Ｖｓｉｇが入力されて、容量素子１０２とトランジスタのゲート容量とで、電圧が容量分割されたときに、容量素子１０２の電圧の減少を低減することが出来る。ただし、本発明の実施形態の一態様は、これに限定されない。
なお、容量素子１０２の容量値は、容量素子１０３の容量値と、同じ程度の大きさであるか、それよりも、大きいことが望ましい。容量素子１０２の容量値は、容量素子１０３の容量値と、±２０％以下の違い、より好ましくは±１０％以下の違いであることが好適である。または、容量素子１０２の電極の面積は、容量素子１０３の電極の面積と、同じ程度の大きさであるか、それよりも、大きいことが望ましい。これらにより、同じレイアウト面積のなかで、最適な動作を行うことが出来る。ただし、本発明の実施形態の一態様は、これに限定されない。
期間Ｔ１５において行われる第５の動作について説明する。期間Ｔ１５では、図５（Ａ）に示すように、スイッチ１１、スイッチ１２及びスイッチ１３が非導通状態である。よって、期間Ｔ１５では、図６（Ｃ）に示すように、容量素子１０２に閾値電圧Ｖｔｈが保持され、容量素子１０３に電圧Ｖｓｉｇ−Ｖｉ１−Ｖαが保持され、発光素子１０４ａのアノードは電位Ｖｅｌとなり、トランジスタ１０１のゲートの電位は電位Ｖｓｉｇ＋Ｖｔｈ−Ｖｉ１−Ｖα＋Ｖｅｌとなり、トランジスタ１０１のゲートソース間電圧（Ｖｇｓ１０１）は電圧Ｖｓｉｇ＋Ｖｔｈ−Ｖｉ１−Ｖαとなる。したがって、電位Ｖｓｉｇに応じた大きさの電流を発光素子１０４ａに流すことができ、電位Ｖｓｉｇに応じた輝度で発光素子１０４ａを発光させることができる。
なお、電位Ｖｅｌは、トランジスタ１０１を介して、発光素子１０４ａに電流を流す際に生じる電位である。具体的には、電位ＶＤＤと電位Ｖｃａｔの間の電位になる。
上記第５の動作では、トランジスタ１０１のゲートソース間電圧（Ｖｇｓ１０１）を、電圧Ｖｓｉｇ＋Ｖｔｈ−Ｖｉ１−Ｖαとし、トランジスタ１０１の閾値電圧Ｖｔｈを加味した値に設定することができる。従って、上記構成により、トランジスタ１０１の閾値電圧Ｖｔｈのばらつきが、発光素子１０４ａに供給する電流値に影響を及ぼすのを防ぐことができる。または、トランジスタ１０１が劣化して、閾値電圧Ｖｔｈが変化しても、上記変化が発光素子１０４ａに供給する電流値に影響を及ぼすのを防ぐことができる。よって、表示ムラを低減でき、質の良い表示を行うことができる。
同様に、トランジスタ１０１のゲートソース間電圧（Ｖｇｓ１０１）を、電圧Ｖｓｉｇ＋Ｖｔｈ−Ｖｉ１−Ｖαとし、Ｖｅｌとは無関係な値に設定することができる。上記構成により、発光素子１０４ａの電圧電流特性のばらつきが、発光素子１０４ａに供給する電流値に影響を及ぼすのを防ぐことができる。または、発光素子１０４ａが劣化して、発光素子１０４ａの電圧電流特性が変化して、Ｖｅｌが変化しても、上記変化が発光素子１０４ａに供給する電流値に影響を及ぼすのを防ぐことができる。よって、表示ムラを低減でき、質の良い表示を行うことができる。
なお、第５の動作の一部の期間において、強制的にトランジスタ１０１がオフ状態になるようにして、発光素子１０４ａが発光しないような状況にすることも可能である。つまり、非発光期間を設けることも可能である。例えば、スイッチ１２をオンにすることにより、トランジスタ１０１をオフ状態にすることが可能である。
なお、本発明の一態様に係る半導体装置では、第２の動作において、トランジスタ１０１のゲートを電位Ｖｉ２に保つ。上記動作により、トランジスタ１０１がノーマリオンであっても、すなわち閾値電圧Ｖｔｈがマイナスの値を有していても、トランジスタ１０１において、ソースの電位がゲートの電位Ｖｉ２よりも高くなるまで容量素子１０２に蓄積されている電荷を放出することができる。よって、本発明の一態様に係る半導体装置では、トランジスタ１０１がノーマリオンであっても、上記第５の動作において、トランジスタ１０１の閾値電圧Ｖｔｈを加味した値になるよう、トランジスタ１０１のゲートソース間電圧（Ｖｇｓ１０１）を設定することができる。
なお、期間Ｔ１１乃至期間Ｔ１５における、回路１００の概略図を、図７（Ａ）乃至図７（Ｅ）に、それぞれ示す。本発明の一態様に係る半導体装置は、回路１００が、上記各期間において図７（Ａ）乃至図７（Ｅ）に示す構造を取ることができれば良い。よって、本発明の一態様に係る半導体装置は、図１乃至図４に示した構成を有する回路１００に限定されるものではない。本発明の一態様に係る半導体装置は、回路１００において、図７（Ａ）乃至図７（Ｅ）に示す構造を取りうるように、スイッチの配置や数、各種電位の供給を行う配線の数などを、適宜変更することが可能である。
また、本発明の一態様に係る半導体装置は、図１（Ｂ）に示した回路１００において、負荷１０４と接続された容量素子１０５を、さらに有していても良い。同様に、本発明の一態様に係る半導体装置は、図１（Ｃ）に示した回路１００において、発光素子１０４ａと接続された容量素子１０５を、さらに有していても良い。同様に、本発明の一態様に係る半導体装置は、図１（Ｄ）に示した回路１００において、発光素子１０４ｂと接続された容量素子１０５を、さらに有していても良い。
図８（Ａ）に示す半導体装置は、図１（Ｂ）に示した回路１００において、負荷１０４と接続された容量素子１０５を、さらに有している。具体的には、容量素子１０５の一方の電極が、容量素子１０３の他方の電極、及びトランジスタ１０１のソースまたはドレインの一方に、接続されている。容量素子１０５の他方の電極は、配線２６に接続されている。なお、図８（Ａ）では、回路１００が負荷１０４を有する場合を一例として示しているが、図８（Ａ）において、負荷１０４の代わりに発光素子１０４ａまたは発光素子１０４ｂが用いられていても良い。
なお、配線２６は、様々な配線と接続させることが可能である。例えば、配線２２、配線２３、配線２４、または、別の回路１００の配線、走査線、ゲート線、トランジスタのゲートと接続された配線などに接続させることが出来る。これにより、配線の数を減らすことが出来る。
図８（Ｂ）に示す半導体装置は、図８（Ａ）に示した回路１００において、配線２６を配線２４に接続させた場合の例を示す。なお、図８（Ｂ）では、回路１００が負荷１０４を有する場合を一例として示しているが、図８（Ｂ）において、負荷１０４の代わりに発光素子１０４ａまたは発光素子１０４ｂが用いられていても良い。このように接続することにより、配線２６を減らすことが出来る。
図８（Ｃ）に示す半導体装置は、図８（Ａ）に示した回路１００において、配線２６を配線２３に接続させた場合の例を示す。なお、図８（Ｃ）では、回路１００が負荷１０４を有する場合を一例として示しているが、図８（Ｃ）において、負荷１０４の代わりに発光素子１０４ａまたは発光素子１０４ｂが用いられていても良い。このように接続することにより、配線２６を減らすことが出来る。
図８（Ｄ）に示す半導体装置は、図８（Ａ）に示した回路１００において、配線２６を配線２２に接続させた場合の例を示す。なお、図８（Ｄ）では、回路１００が負荷１０４を有する場合を一例として示しているが、図８（Ｄ）において、負荷１０４の代わりに発光素子１０４ａまたは発光素子１０４ｂが用いられていても良い。このように接続することにより、配線２６を減らすことが出来る。
負荷１０４、発光素子１０４ａまたは発光素子１０４ｂに、接続された容量素子１０５を、回路１００に追加することで、本実施の形態で説明した第３の動作及び第４の動作において、トランジスタ１０１のソースまたはドレインの一方における電荷の変動を抑えることができるため、電圧Ｖαを小さくすることができる。よって、ゲートソース間電圧Ｖｇｓを理想的な値、すなわち電圧Ｖｓｉｇ＋Ｖｔｈ−Ｖｉ１に近づけることができ、負荷１０４、発光素子１０４ａまたは発光素子１０４ｂに供給する電流を、電圧Ｖｓｉｇを正確に反映した値により近づけることができる。
または、容量素子１０５の容量値を適宜調整することにより、期間Ｔ１４における電荷量Ｑによる電位の変化量を調整することができる。これにより、移動度のばらつきの低減を、より適切に行うことが出来る。
なお、容量素子１０５の電極の面積は、負荷１０４（発光素子１０４ａ）の電極の面積よりも小さいことが望ましく、望ましくは１／２倍以下、より望ましくは１／３倍以下が好適である。または、容量素子１０５の容量値は、負荷１０４（発光素子１０４ａ）の容量値よりも小さいことが望ましく、望ましくは１／２倍以下、より望ましくは１／３倍以下が好適である。それらにより、同じレイアウト面積のなかで、最適な動作を行うことが出来る。ただし、本発明の実施形態の一態様は、これに限定されない。
なお、容量素子１０５の電極の面積と、負荷１０４（発光素子１０４ａ）の電極の面積の合計は、容量素子１０３の電極の面積よりも大きいことが望ましく、望ましくは２倍以上、より望ましくは５倍以上が好適である。または、容量素子１０５の容量値と、負荷１０４（発光素子１０４ａ）の容量値の合計は、容量素子１０３の容量値よりも大きいことが望ましく、望ましくは２倍以上、より望ましくは５倍以上が好適である。それらにより、容量素子１０３と、容量素子１０５及び負荷１０４（発光素子１０４ａ）とで、電圧が容量分割されたときに、容量素子１０３により多くの電圧が加わるようにすることが出来る。ただし、本発明の実施形態の一態様は、これに限定されない。
なお、容量素子１０５の電極の面積は、容量素子１０２または容量素子１０３の電極の面積よりも小さいことが望ましく、望ましくは１／２倍以下、より望ましくは１／３倍以下が好適である。または、容量素子１０５の容量値は、容量素子１０２または容量素子１０３の容量値よりも小さいことが望ましく、望ましくは１／２倍以下、より望ましくは１／３倍以下が好適である。それらにより、同じレイアウト面積のなかで、最適な動作を行うことが出来る。ただし、本発明の実施形態の一態様は、これに限定されない。
また、本発明の一態様に係る半導体装置は、図８（Ａ）乃至図８（Ｄ）に示した回路１００に加えて、回路１００に各種の一定電圧や信号を供給する機能を有する回路を、さらに有していても良い。
図９（Ａ）乃至図９（Ｄ）に示す半導体装置は、図８（Ａ）乃至図８（Ｄ）に示す回路１００に加えて、配線２１に一定電圧や信号を供給する機能を有する回路２０１と、配線２２に一定電圧や信号を供給する機能を有する回路２０２と、配線２３に一定電圧や信号を供給する機能を有する回路２０３と、配線２４に一定電圧や信号を供給する機能を有する回路２０４とを、それぞれ有する。さらに、図９（Ａ）に示す回路１００は、配線２６に一定電圧や信号を供給する機能を有する回路２０８を有する。回路２０８の例としては、電源回路などがある。したがって、配線２６は、所定の電位を、伝えることが出来る機能、または、供給することが出来る機能を有している。または、配線２６は、容量用配線としての機能を有している。なお、配線２６の電位は、一定の電位であることが望ましいが、本発明の実施形態の一態様は、これに限定されず、パルス信号のように変動してもよい。
また、図１（Ｂ）乃至図１（Ｄ）、図８（Ｂ）乃至図８（Ｄ）のいずれかの回路１００を、表示装置の画素として用いても良い。そして、複数の色相にそれぞれ対応した画素が表示装置に設けられている場合、対応する色相によって、画素が有するトランジスタ１０１の、チャネル幅とチャネル長の比が、異なっていても良い。同様に、画素が有する容量素子１０５の容量値も、対応する色相によって、異なっていても良い。
図１０（Ａ）に、図１（Ｂ）に示した回路１００を、表示装置の画素として用いた場合を一例として示している。図１０（Ａ）では、回路１００（Ｒ）が赤（Ｒ）に対応した画素に相当し、回路１００（Ｇ）が緑（Ｇ）に対応した画素に相当し、回路１００（Ｂ）が青（Ｂ）に対応した画素に相当する。本発明の一態様では、回路１００（Ｒ）が有するトランジスタ１０１（Ｒ）と、回路１００（Ｇ）が有するトランジスタ１０１（Ｇ）と、回路１００（Ｂ）が有するトランジスタ１０１（Ｂ）との少なくとも一つにおいて、そのチャネル幅とチャネル長の比が他と異なっていても良い。上記構成により、回路１００（Ｒ）が有する負荷１０４（Ｒ）、回路１００（Ｇ）が有する負荷１０４（Ｇ）、回路１００（Ｂ）が有する負荷１０４（Ｂ）のそれぞれに供給される電流を異なる値に設定することができる。一例としては、第２の色に対応するトランジスタ１０１のチャネル幅とチャネル長の比は、第１の色に対応するトランジスタ１０１よりも、好ましくは１．２倍以上、より好ましくは、１．５倍以上であることが好適である。そして、第３の色に対応するトランジスタ１０１のチャネル幅とチャネル長の比は、第１の色に対応するトランジスタ１０１よりも、好ましくは１．５倍以上、より好ましくは、２倍以上であることが好適である。ただし、本発明の実施形態の一態様は、これに限定されない。
また、図１０（Ｂ）に、図８（Ａ）に示した回路１００を、表示装置の画素として用いた場合を一例として示している。図１０（Ｂ）の場合も図１０（Ａ）と同様に、回路１００（Ｒ）が有するトランジスタ１０１（Ｒ）と、回路１００（Ｇ）が有するトランジスタ１０１（Ｇ）と、回路１００（Ｂ）が有するトランジスタ１０１（Ｂ）との少なくとも一つが、そのチャネル幅とチャネル長の比が他と異なっていても良い。上記構成により、回路１００（Ｒ）が有する負荷１０４（Ｒ）、回路１００（Ｇ）が有する負荷１０４（Ｇ）、回路１００（Ｂ）が有する負荷１０４（Ｂ）のそれぞれに供給される電流を異なる値に設定することができる。
また、図１０（Ｂ）の場合、回路１００（Ｒ）が有する容量素子１０５（Ｒ）と、回路１００（Ｇ）が有する容量素子１０５（Ｇ）と、回路１００（Ｂ）が有する容量素子１０５（Ｂ）との少なくとも一つにおいて、その容量値が他と異なっていても良い。一例としては、第２の色に対応する容量素子１０５の容量値は、第１の色に対応する容量素子１０５よりも、好ましくは１．２倍以上、より好ましくは、１．５倍以上であることが好適である。そして、第３の色に対応する容量素子１０５の容量値は、第１の色に対応する容量素子１０５よりも、好ましくは１．５倍以上、より好ましくは、２倍以上であることが好適である。ただし、本発明の実施形態の一態様は、これに限定されない。
なお、図１０（Ａ）及び図１０（Ｂ）では、回路１００（Ｒ）が負荷１０４（Ｒ）を有し、回路１００（Ｇ）が負荷１０４（Ｇ）を有し、回路１００（Ｂ）が負荷１０４（Ｂ）を有する場合を一例として示しているが、図１０（Ａ）または図１０（Ｂ）において、負荷１０４（Ｒ）、負荷１０４（Ｇ）、または負荷１０４（Ｂ）の代わりに、各色相に対応した発光素子１０４ａまたは発光素子１０４ｂが用いられていても良い。
また、図１０（Ｂ）では、図８（Ａ）に示した回路１００を、表示装置の画素として用いた場合を一例として示しているが、図８（Ｂ）乃至図８（Ｄ）に示した回路１００を、表示装置の画素として用いても良い。
次いで、図１１（Ａ）に示す回路１００は、本発明の一態様に係る半導体装置である。回路１００は、スイッチ１１、スイッチ１２、スイッチ１３、スイッチ１４、トランジスタ１０１、容量素子１０２、容量素子１０３を有する。なお、図１１（Ａ）では、トランジスタ１０１がｎチャネル型である場合を一例として示している。図１１（Ａ）は、図１（Ａ）にスイッチ１４を追加した構成に相当する。したがって、図１（Ａ）などで述べた内容は、図１１（Ａ）などにも適用することが可能である。
具体的に、図１１（Ａ）では、スイッチ１１は、配線２１と、容量素子１０２の一方の電極または容量素子１０３の一方の電極との間の導通状態を制御する機能を有する。スイッチ１２は、配線２２と、容量素子１０２の他方の電極、又は、トランジスタ１０１のゲートとの間の導通状態を制御する機能を有する。スイッチ１３が、トランジスタ１０１のソースまたはドレインの一方、又は、容量素子１０３の他方の電極と、容量素子１０２の一方の電極、又は、容量素子１０３の一方の電極との間の導通状態を制御する機能を有する。スイッチ１４が、トランジスタ１０１のソースまたはドレインの一方、又は、容量素子１０３の他方の電極と、配線２５との間の導通状態を制御する機能を有する。トランジスタ１０１のソースまたはドレインの他方は、配線２３に接続されている。トランジスタ１０１のソースまたはドレインの一方及び容量素子１０３の他方の電極は、配線２４に接続されている。
なお、図１１（Ａ）で示した回路１００は、図１１（Ｂ）に示すように負荷１０４を有していても良い。図１１（Ｂ）に示す回路１００では、負荷１０４が、トランジスタ１０１のソースまたはドレインの一方、又は、容量素子１０３の他方の電極と、配線２４との間に接続されている。
図１１（Ｃ）に、負荷１０４として、発光素子１０４ａを用いた場合の、回路１００の構成を示す。図１１（Ｃ）では、発光素子１０４ａのアノードが、トランジスタ１０１のソースまたはドレインの一方及び容量素子１０３の他方の電極に接続されており、発光素子１０４ａのカソードが、配線２４に接続されている場合を一例として示している。
また、図１１（Ｄ）に、負荷１０４として、発光素子１０４ｂを用いた場合の、回路１００の構成を示す。図１１（Ｄ）では、発光素子１０４ｂのカソードが、トランジスタ１０１のソースまたはドレインの一方、又は、容量素子１０３の他方の電極に接続されており、発光素子１０４ｂのアノードが、配線２４に接続されている場合を一例として示している。なお、図１１（Ｄ）では、トランジスタ１０１がｐチャネル型である場合を一例として示している。
また、本発明の一態様に係る半導体装置は、図１１（Ａ）乃至図１１（Ｄ）に示した回路１００に加えて、回路１００に各種の一定電圧や信号を供給する機能を有する回路を、さらに有していても良い。
図１２（Ａ）乃至図１２（Ｄ）に示す半導体装置は、図１１（Ａ）乃至図１１（Ｄ）に示す回路１００に加えて、配線２１に一定電圧や信号を供給する機能を有する回路２２０と、配線２２に一定電圧や信号を供給する機能を有する回路２２１と、配線２３に一定電圧や信号を供給する機能を有する回路２２２と、配線２４に一定電圧や信号を供給する機能を有する回路２２３と、配線２５に一定電圧や信号を供給する機能を有する回路２２４とを、それぞれ有する。
具体的に、回路２２０は、配線２１に、電位Ｖｓｉｇを供給する機能を有する。回路２２０の例としては、ソースドライバ（信号線駆動回路）などがある。したがって、配線２１は、電位Ｖｓｉｇを、伝えることが出来る機能、または、供給することが出来る機能を有している。または、配線２１は、映像信号線としての機能を有している。
また、回路２２１は、配線２２に、電位Ｖｉ２を供給する機能を有する。回路２２１の例としては、電源回路などがある。したがって、配線２２は、電位Ｖｉ２を、伝えることが出来る機能、または、供給することが出来る機能を有している。または、配線２２は、初期化用配線としての機能を有している。なお、配線２２の電位は、一定の電位であることが望ましいが、本発明の実施形態の一態様は、これに限定されず、パルス信号のように変動してもよい。
また、回路２２２は、配線２３に、電源電位（高電源電位または低電源電位）、例えば、電位ＶＤＤ、または、電位ＶＳＳを供給する機能を有する。回路２２２の例としては、電源回路などがある。したがって、配線２３は、電源電位を伝えることが出来る機能、または、供給することが出来る機能を有している。または、配線２３は、トランジスタ１０１に電流を供給することが出来る機能を有している。または、配線２３は、負荷１０４に電流を供給することが出来る機能を有している。または、配線２３は、電源線としての機能を有している。または、配線２３は、電流供給線としての機能を有している。なお、配線２３の電位は、一定の電位であることが望ましいが、本発明の実施形態の一態様は、これに限定されず、パルス信号のように変動してもよい。例えば、配線２３の電位は、負荷１０４に、順バイアス電圧だけでなく、逆バイアス電圧を加えるような電位であってもよい。
また、回路２２３は、配線２４に、電源電位（低電源電位または高電源電位）、例えば、電位Ｖｃａｔを供給する機能を有する。回路２２３の例としては、電源回路などがある。したがって、配線２４は、電源電位を伝えることが出来る機能、または、供給することが出来る機能を有している。または、配線２４は、負荷１０４に電流を供給することが出来る機能を有している。または、配線２４は、トランジスタ１０１に電流を供給することが出来る機能を有している。または、配線２４は、共通線としての機能を有している。または、配線２４は、陰極配線としての機能を有している。または、配線２４は、陽極配線としての機能を有している。なお、配線２４の電位は、一定の電位であることが望ましいが、本発明の実施形態の一態様は、これに限定されず、パルス信号のように変動してもよい。例えば、配線２４の電位は、負荷１０４に、順バイアス電圧だけでなく、逆バイアス電圧を加えるような電位であってもよい。
また、回路２２４は、配線２５に、電位Ｖｉ１を供給する機能を有する。回路２２４の例としては、電源回路などがある。したがって、配線２５は、電位Ｖｉ１を、伝えることが出来る機能、または、供給することが出来る機能を有している。または、配線２５は、初期化用配線としての機能を有している。なお、配線２５の電位は、一定の電位であることが望ましいが、本発明の実施形態の一態様は、これに限定されず、パルス信号のように変動してもよい。
なお、図１２（Ａ）乃至図１２（Ｄ）では、半導体装置が、回路１００に加えて、回路２２０、回路２２１、回路２２２、回路２２３、及び回路２２４を有する場合を一例として示しているが、本発明の一態様に係る半導体装置は、必ずしも回路２２０、回路２２１、回路２２２、回路２２３、及び回路２２４を全て有する必要はなく、そのいずれか一つまたは複数だけを有していても良い。
なお、図１１及び図１２に示した回路１００は、一例として、スイッチ１１、スイッチ１２、スイッチ１３、スイッチ１４にトランジスタを用いることができる。
図１１（Ａ）乃至図１１（Ｄ）に示した回路１００において、スイッチ１１としてトランジスタ１１ｔ、スイッチ１２としてトランジスタ１２ｔ、スイッチ１３としてトランジスタ１３ｔ、及びスイッチ１４としてトランジスタ１４ｔを用いた場合の回路１００の構成を、図１３（Ａ）乃至図１３（Ｄ）に示す。なお、図１３（Ａ）乃至図１３（Ｄ）では、トランジスタ１１ｔ、トランジスタ１２ｔ、トランジスタ１３ｔ、及びトランジスタ１４ｔが全てｎチャネル型である場合を一例として示している。トランジスタ１１ｔ、トランジスタ１２ｔ、トランジスタ１３ｔ、及びトランジスタ１４ｔを全て同じ極性のトランジスタとすることで、これらのトランジスタを少ない工程数で製造できる。ただし、本発明の実施形態の一態様は、これに限定されず、異なる極性のトランジスタを用いることも可能である。
なお、図１３（Ａ）乃至図１３（Ｄ）において、トランジスタ１１ｔは、ゲートが配線３１に接続されている。配線３１に供給される電位に従って、トランジスタ１１ｔは導通状態または非導通状態となる。トランジスタ１２ｔは、ゲートが配線３２に接続されている。配線３２に供給される電位に従って、トランジスタ１２ｔは導通状態または非導通状態となる。トランジスタ１３ｔは、ゲートが配線３３に接続されている。配線３３に供給される電位に従って、トランジスタ１３ｔは導通状態または非導通状態となる。トランジスタ１４ｔは、ゲートが配線３４に接続されている。配線３４に供給される電位に従って、トランジスタ１４ｔは導通状態または非導通状態となる。したがって、配線３１乃至配線３４の電位は、パルス状であり、一定ではないことが望ましいが、本発明の実施形態の一態様は、これに限定されない。または、配線３１乃至配線３４は、ゲート信号線、選択信号線、または、スキャン線としての機能を有している。
なお、配線３１乃至配線３４において、その中の少なくとも２本の配線は、互いに接続させることが可能である。または、配線３１乃至配線３４の少なくとも１本は、別の回路１００の配線３１乃至配線３４の少なくとも１本と接続させることが可能である。
また、本発明の一態様に係る半導体装置は、図１３（Ａ）乃至図１３（Ｄ）に示した回路１００に加えて、回路１００に各種の一定電圧や信号を供給する機能を有する回路を、さらに有していても良い。
図１４（Ａ）乃至図１４（Ｄ）に示す半導体装置は、図１３（Ａ）乃至図１３（Ｄ）に示す回路１００に加えて、配線３１に一定電圧や信号を供給する機能を有する回路２３０と、配線３２に一定電圧や信号を供給する機能を有する回路２３１と、配線３３に一定電圧や信号を供給する機能を有する回路２３２と、配線３４に一定電圧や信号を供給する機能を有する回路２３３とを、それぞれ有する。回路２３０、回路２３１、回路２３２、回路２３３の例としては、ゲートドライバ（走査線駆動回路）などがある。
なお、図１４（Ａ）乃至図１４（Ｄ）では、半導体装置が、回路１００に加えて、回路２３０、回路２３１、回路２３２、及び回路２３３を有する場合を一例として示しているが、本発明の一態様に係る半導体装置は、必ずしも回路２３０、回路２３１、回路２３２、及び回路２３３を全て有する必要はなく、そのいずれか一つまたは複数だけを有していても良い。
なお、回路２２０、回路２２１、回路２２２、回路２２３、回路２２４、回路２３０、回路２３１、回路２３２、回路２３３は、一つの同じ回路であってもよいし、別々の回路であってもよい。
また、図１３（Ｃ）に示す回路１００において、トランジスタ１０１、及びトランジスタ１４ｔがｎチャネル型、トランジスタ１１ｔ、トランジスタ１２ｔ、及びトランジスタ１３ｔがｐチャネル型である場合の回路１００の構成を図３８（Ａ）に示す。また、図１３（Ｄ）に示す回路１００において、トランジスタ１０１、及びトランジスタ１４ｔがｐチャネル型、トランジスタ１１ｔ、トランジスタ１２ｔ、及びトランジスタ１３ｔがｎチャネル型である場合の回路１００の構成を図３８（Ｂ）に示す。
また、本発明の一態様に係る半導体装置は、図３８（Ａ）及び図３８（Ｂ）に示した回路１００に加えて、回路１００に各種の一定電圧や信号を供給する機能を有する回路を、さらに有していても良い。
図３８（Ｃ）及び図３８（Ｄ）に示す半導体装置は、図３８（Ａ）及び図３８（Ｂ）に示す回路１００に加えて、配線３１に一定電圧や信号を供給する機能を有する回路２３０と、配線３２に一定電圧や信号を供給する機能を有する回路２３１と、配線３３に一定電圧や信号を供給する機能を有する回路２３２と、配線３４に一定電圧や信号を供給する機能を有する回路２３３とを、それぞれ有する。
なお、図３８（Ｃ）及び図３８（Ｄ）では、半導体装置が、回路１００に加えて、回路２３０、回路２３１、回路２３２、及び回路２３３を有する場合を一例として示しているが、本発明の一態様に係る半導体装置は、必ずしも回路２３０、回路２３１、回路２３２、及び回路２３３を全て有する必要はなく、そのいずれか一つまたは複数だけを有していても良い。
なお、トランジスタ１０１は、電流を流すときには、飽和領域で動作する場合が多い。よって、図１３、図１４、及び図３８において、トランジスタ１０１のチャネル長またはゲート長を、トランジスタ１１ｔ、トランジスタ１２ｔ、トランジスタ１３ｔ、及び／または、トランジスタ１４ｔよりも長くすることが望ましい。好ましくは、５倍以上、より好ましくは１０倍以上であることが望ましい。一例としては、トランジスタ１０１のチャネル長またはゲート長は、１０μｍ以上、より好ましくは、２０μｍ以上である。チャネル長またはゲート長を長くすることにより、飽和領域での特性がフラットになり、キンク効果を低減することができる。或いは、トランジスタ１０１のチャネル幅またはゲート幅を、トランジスタ１１ｔ、トランジスタ１２ｔ、トランジスタ１３ｔ、及び／または、トランジスタ１４ｔよりも長くすることにより、トランジスタ１０１は、飽和領域においても、多くの電流を流すことができる。好ましくは、５倍以上、より好ましくは１０倍以上であることが望ましい。トランジスタ１０１のチャネル幅またはゲート幅は、２０μｍ以上、より好ましくは、３０μｍ以上である。ただし、本発明の実施形態の一態様は、これに限定されない。
なお、図１３（Ａ）乃至図１３（Ｄ）と、図３８（Ａ）及び図３８（Ｂ）に示す半導体装置において、トランジスタ１２ｔ及びトランジスタ１３ｔは、共にそのゲートが一の配線に接続されていても良い。図１５（Ａ）乃至図１５（Ｄ）に、図１３（Ａ）乃至図１３（Ｄ）に示す半導体装置において、トランジスタ１２ｔ及びトランジスタ１３ｔのゲートが、配線３２に接続されている場合を一例として示する。配線３２に供給される電位に従って、トランジスタ１２ｔ及びトランジスタ１３ｔは導通状態または非導通状態となる。
また、本発明の一態様に係る半導体装置は、図１５（Ａ）乃至図１５（Ｄ）に示した回路１００に加えて、回路１００に各種の一定電圧や信号を供給する機能を有する回路を、さらに有していても良い。
図１６（Ａ）乃至図１６（Ｄ）に示す半導体装置は、図１５（Ａ）乃至図１５（Ｄ）に示す回路１００に加えて、配線３１に一定電圧や信号を供給する機能を有する回路２３０と、配線３２に一定電圧や信号を供給する機能を有する回路２３１と、配線３４に一定電圧や信号を供給する機能を有する回路２３３とを、それぞれ有する。
なお、図１６（Ａ）乃至図１６（Ｄ）では、半導体装置が、回路１００に加えて、回路２３０、回路２３１、及び回路２３３を有する場合を一例として示しているが、本発明の一態様に係る半導体装置は、必ずしも回路２３０、回路２３１、及び回路２３３を全て有する必要はなく、そのいずれか一つまたは複数だけを有していても良い。
また、図１６（Ｃ）に示す回路１００において、トランジスタ１０１、トランジスタ１１ｔ、及びトランジスタ１４ｔがｎチャネル型、トランジスタ１２ｔ、及びトランジスタ１３ｔがｐチャネル型である場合の回路１００の構成を図４２（Ａ）に示す。また、図１６（Ｄ）に示す回路１００において、トランジスタ１０１、トランジスタ１１ｔ、及びトランジスタ１４ｔがｐチャネル型、トランジスタ１２ｔ、及びトランジスタ１３ｔがｎチャネル型である場合の回路１００の構成を図４２（Ｂ）に示す。
また、本発明の一態様に係る半導体装置は、図４２（Ａ）及び図４２（Ｂ）に示した回路１００に加えて、回路１００に各種の一定電圧や信号を供給する機能を有する回路を、さらに有していても良い。
図４２（Ｃ）及び図４２（Ｄ）に示す半導体装置は、図４２（Ａ）及び図４２（Ｂ）に示す回路１００に加えて、配線３１に一定電圧や信号を供給する機能を有する回路２３０と、配線３２に一定電圧や信号を供給する機能を有する回路２３１と、配線３４に一定電圧や信号を供給する機能を有する回路２３３とを、それぞれ有する。回路２３０、回路２３１、回路２３３の例としては、ゲートドライバ（走査線駆動回路）などがある。
なお、図４２（Ｃ）及び図４２（Ｄ）では、半導体装置が、回路１００に加えて、回路２３０、回路２３１、及び回路２３３を有する場合を一例として示しているが、本発明の一態様に係る半導体装置は、必ずしも回路２３０、回路２３１、及び回路２３３を全て有する必要はなく、そのいずれか一つまたは複数だけを有していても良い。
また、図１３（Ａ）乃至図１３（Ｄ）に示す半導体装置において、隣接する回路１００間で、あるトランジスタのゲートと別のトランジスタのゲートが接続されていてもよい。例えば、トランジスタ１１ｔとトランジスタ１４ｔのゲートが接続されていても良い。図３９に、ｉ列ｊ行目の回路１００（ｉ、ｊ）が有するトランジスタ１１ｔのゲートと、ｉ列ｊ＋１行目の回路１００（ｉ、ｊ＋１）が有するトランジスタ１４ｔのゲートとが、ｊ行目の配線３１（ｊ）に接続されている場合を一例として示している。
また、図１５（Ａ）乃至図１５（Ｄ）に示す半導体装置において、隣接する回路１００間で、あるトランジスタのゲートと別のトランジスタのゲートが接続されていてもよい。例えば、トランジスタ１１ｔとトランジスタ１４ｔのゲートが接続されていても良い。図４０に、ｉ列ｊ行目の回路１００（ｉ、ｊ）が有するトランジスタ１１ｔのゲートと、ｉ列ｊ＋１行目の回路１００（ｉ、ｊ＋１）が有するトランジスタ１４ｔのゲートとが、ｊ行目の配線３１（ｊ）に接続されている場合を一例として示している。
なお、図３９及び図４０では、ｊ行目の回路１００が有するトランジスタ１１ｔのゲートと、ｊ＋１行目の回路１００が有するトランジスタ１４ｔのゲートとが、ｊ行目の配線３１（ｊ）に接続されている場合を一例として示している。しかし、本発明の一態様はこの構成に限定されず、例えば、図１４（Ａ）乃至図１４（Ｄ）、図３８（Ｃ）及び図３８（Ｄ）に示す半導体装置において、回路２３０が、ｊ行目の配線３１（ｊ）と、ｊ＋１行目の配線３４（ｊ＋１）とに、電位の供給を行うようにしても良い。
図４１に、回路２３０から、配線３１及び配線３４に電位の供給を行っている様子を示す。具体的に、図４１では、回路２３０が有するｊ番目の出力端子ｏｕｔ（ｊ）から出力される電位が、ｊ行目の配線３１（ｊ）と、ｊ＋１行目の配線３４（ｊ＋１）とに与えられる。つまり、これは、例えば、走査線駆動回路と、画素領域との間で、異なる行の配線を接続させることに相当する。
次いで図１１（Ｃ）に示す回路１００を例に挙げて、本発明の半導体装置の一態様の動作について説明する。
図１１（Ｃ）に示す回路１００の動作は、主に第１の動作、第２の動作、第３の動作、第４の動作に分けることができる。ただし、本発明の実施形態の一態様は、これに限定されず、新たな動作の追加、或いは、一部の動作の削除も可能である。
なお、図１１（Ｃ）では、図１（Ｃ）の回路に対して、スイッチ１４が追加されているため、図６（Ａ）に示す第３の動作（期間Ｔ１３）を削除することが可能である。
図１１（Ｃ）に示す回路１００における、スイッチ１１、スイッチ１２、スイッチ１３、及びスイッチ１４の動作と、配線２１の電位と、トランジスタ１０１のゲートソース間電圧（Ｖｇｓ１０１）とを示すタイミングチャートの一例を、図１７（Ａ）に図示する。
まず、期間Ｔ１１において行われる第１の動作について説明する。期間Ｔ１１では、図１７（Ａ）に示すように、スイッチ１１が非導通状態、スイッチ１２、スイッチ１３、及びスイッチ１４が導通状態である。よって、期間Ｔ１１では、図１７（Ｂ）に示すように、容量素子１０２に電圧Ｖｉ２−Ｖｉ１が供給され、発光素子１０４ａのアノードは電位Ｖｉ１となり、トランジスタ１０１のゲートソース間電圧（Ｖｇｓ１０１）は、電圧Ｖｉ２−Ｖｉ１となる。つまり、トランジスタ１０１、及び、容量素子１０２を、初期化していることとなる。
なお、スイッチ１１は、配線２１の電位が悪影響を及ぼさない場合には、導通状態であってもよい。その場合、スイッチ１４は、非導通状態でもよい。
なお、スイッチ１３は、非導通状態であってもよい。
期間Ｔ１２において行われる第２の動作について説明する。期間Ｔ１２では、図１７（Ａ）に示すように、スイッチ１１及びスイッチ１４が非導通状態、スイッチ１２及びスイッチ１３が導通状態である。スイッチ１１及びスイッチ１４が非導通状態となることで、容量素子１０２に蓄積されている電荷がトランジスタ１０１を介して放出され、トランジスタ１０１のソースの電位が上昇する。そして、トランジスタ１０１がオフ状態となると、容量素子１０２からの電荷の放出が止まる。最終的には、トランジスタ１０１の閾値電圧Ｖｔｈが容量素子１０２に保持される。よって、期間Ｔ１２では、図１７（Ｃ）に示すように、容量素子１０２に閾値電圧Ｖｔｈが保持され、発光素子１０４ａのアノードは電位Ｖｉ２−Ｖｔｈとなり、トランジスタ１０１のゲートソース間電圧（Ｖｇｓ１０１）は、閾値電圧Ｖｔｈとなる。つまり、トランジスタ１０１のしきい値電圧Ｖｔｈを取得することができる。
なお、Ｖｇｓ１０１が、トランジスタ１０１のしきい値電圧Ｖｔｈに等しくなるまでには、非常に長い時間が必要となる場合がある。したがって、Ｖｇｓ１０１は、しきい値電圧Ｖｔｈまで完全に低下させずに、動作させる場合も多い。つまり、Ｖｇｓ１０１は、しきい値電圧Ｖｔｈよりも、わずかに大きい値となった状態で、期間Ｔ１２が終了する場合も多い。つまり、期間Ｔ１２が終了した時点では、Ｖｇｓ１０１は、しきい値電圧に応じた大きさの電圧になっている、ということも出来る。
なお、第２の動作において、トランジスタ１０１のしきい値電圧Ｖｔｈが正か負かということに関係なく、動作させることができる。これは、トランジスタ１０１がオフ状態となるまで、トランジスタ１０１のソース電位が上昇できるからである。つまり、トランジスタ１０１のゲート電位よりも、トランジスタ１０１のソース電位の方が高くなった状態で、ようやくトランジスタ１０１がオフし、Ｖｇｓ１０１がＶｔｈとなる、ということが可能であるからである。したがって、トランジスタ１０１がエンハンスメント型（ノーマリオフ型）であっても、デプリーション型（ノーマリオン型）であっても、正常に動作させることができる。
なお、発光素子１０４ａのアノードの電位が高くなったときに、発光素子１０４ａに電流が流れないようにすることが望ましい。そのためには、発光素子１０４ａに電流が流れないように、電位Ｖｉ２を低い値とすることが好適である。ただし、本発明の実施形態の一態様は、これに限定されない。なお、発光素子１０４ａと直列にスイッチを設けて、それをオフ状態にすることにより、発光素子１０４ａに電流が流れないようにすることが可能であれば、電位Ｖｉ２は、高い値でもよい。
期間Ｔ１３において行われる第３の動作について説明する。期間Ｔ１３では、図１７（Ａ）に示すように、スイッチ１１及びスイッチ１４が導通状態、スイッチ１２及びスイッチ１３が非導通状態である。また、配線２１には電位Ｖｓｉｇが供給される。よって、期間Ｔ１３では、図１８（Ａ）に示すように、容量素子１０２に閾値電圧Ｖｔｈ（またはＶｔｈに応じた大きさの電圧である）が保持され、容量素子１０３に電圧Ｖｓｉｇ−Ｖｉ１が保持され、発光素子１０４ａのアノードは電位Ｖｉ１となり、トランジスタ１０１のゲートの電位は電位Ｖｓｉｇ＋Ｖｔｈとなり、トランジスタ１０１のゲートソース間電圧（Ｖｇｓ１０１）は電圧Ｖｓｉｇ＋Ｖｔｈ−Ｖｉ１となる。したがって、電位Ｖｓｉｇを容量素子１０３に入力することが出来る。または、容量素子１０２の電圧と容量素子１０３の電圧との和が、トランジスタ１０１のゲートソース間電圧となるようにすることが出来る。
なお、このとき、スイッチ１４を非導通状態とすることも可能である。
期間Ｔ１４において行われる第４の動作について説明する。期間Ｔ１４では、図１７（Ａ）に示すように、スイッチ１１、スイッチ１２、スイッチ１３、及びスイッチ１４が非導通状態である。よって、期間Ｔ１４では、図１８（Ｂ）に示すように、容量素子１０２に閾値電圧Ｖｔｈが保持され、容量素子１０３に電圧Ｖｓｉｇ−Ｖｉ１が保持され、発光素子１０４ａのアノードは電位Ｖｅｌとなり、トランジスタ１０１のゲートの電位は電位Ｖｓｉｇ＋Ｖｔｈ＋Ｖｅｌとなり、トランジスタ１０１のゲートソース間電圧（Ｖｇｓ１０１）は電圧Ｖｓｉｇ＋Ｖｔｈ−Ｖｉ１となる。したがって、電位Ｖｓｉｇに応じた大きさの電流を発光素子１０４ａに流すことができ、電位Ｖｓｉｇに応じた輝度で発光素子１０４ａを発光させることができる。
上記第４の動作では、トランジスタ１０１のゲートソース間電圧（Ｖｇｓ１０１）を、Ｖｓｉｇ＋Ｖｔｈ−Ｖｉ１とし、トランジスタ１０１の閾値電圧Ｖｔｈを加味した値に設定することができる。従って、上記構成により、トランジスタ１０１の閾値電圧Ｖｔｈのばらつきが、発光素子１０４ａに供給する電流値に影響を及ぼすのを防ぐことができる。または、トランジスタ１０１が劣化して、閾値電圧Ｖｔｈが変化しても、上記変化が発光素子１０４ａに供給する電流値に影響を及ぼすのを防ぐことができる。よって、表示ムラを低減でき、質の良い表示を行うことができる。
同様に、トランジスタ１０１のゲートソース間電圧（Ｖｇｓ１０１）を、電圧Ｖｓｉｇ＋Ｖｔｈ−Ｖｉ１とし、Ｖｅｌとは無関係な値に設定することができる。上記構成により、発光素子１０４ａの電圧電流特性のばらつきが、発光素子１０４ａに供給する電流値に影響を及ぼすのを防ぐことができる。または、発光素子１０４ａが劣化して、発光素子１０４ａの電圧電流特性が変化して、Ｖｅｌが変化しても、上記変化が発光素子１０４ａに供給する電流値に影響を及ぼすのを防ぐことができる。よって、表示ムラを低減でき、質の良い表示を行うことができる。
なお、第４の動作の一部の期間において、強制的にトランジスタ１０１がオフ状態になることや、発光素子１０４ａに電流が流れないようにして、発光素子１０４ａが発光しないような状況にすることも可能である。つまり、非発光期間を設けることも可能である。例えば、スイッチ１２をオンにすることにより、トランジスタ１０１をオフ状態にすることが可能である。または、スイッチ１４をオンにすることにより、発光素子１０４ａに電流が流れないようにすることが可能である。
なお、本発明の一態様に係る半導体装置では、第２の動作において、トランジスタ１０１のゲートを電位Ｖｉ２に保つ。上記動作により、トランジスタ１０１がノーマリオンであっても、すなわち閾値電圧Ｖｔｈがマイナスの値を有していても、トランジスタ１０１において、ソースの電位がゲートの電位Ｖｉ２よりも高くなるまで容量素子１０２に蓄積されている電荷を放出することができる。よって、本発明の一態様に係る半導体装置では、トランジスタ１０１がノーマリオンであっても、上記第４の動作において、トランジスタ１０１の閾値電圧Ｖｔｈを加味した値になるよう、トランジスタ１０１のゲートソース間電圧（Ｖｇｓ１０１）を設定することができる。
なお、容量素子１０３の容量値は、負荷１０４（発光素子１０４ａ）の寄生容量の容量値よりも、小さいことが望ましく、望ましくは１／２倍以下、より望ましくは１／５倍以下が好適である。または、容量素子１０３の電極の面積は、負荷１０４（発光素子１０４ａ）の電極の面積よりも小さいことが望ましく、望ましくは１／２倍以下、より望ましくは１／５倍以下が好適である。ただし、本発明の実施形態の一態様は、これらに限定されない。
なお、容量素子１０２の容量値は、トランジスタ１０１のゲートの寄生容量の容量値よりも、大きいことが望ましく、望ましくは２倍以上、より望ましくは５倍以上が好適である。または、容量素子１０２の電極の面積は、トランジスタ１０１のチャネルの面積よりも大きいことが望ましく、望ましくは２倍以上、より望ましくは５倍以上が好適である。または、容量素子１０２の電極の面積は、トランジスタ１０１のゲート電極の面積よりも大きいことが望ましく、望ましくは２倍以上、より望ましくは５倍以上が好適である。それらにより、電位Ｖｓｉｇが入力されて、容量素子１０２とトランジスタのゲート容量とで、電圧が容量分割されたときに、容量素子１０２の電圧の減少を低減することが出来る。ただし、本発明の実施形態の一態様は、これに限定されない。
なお、容量素子１０２の容量値は、容量素子１０３の容量値と、同じ程度の大きさであるか、それよりも、大きいことが望ましい。容量素子１０２の容量値は、容量素子１０３の容量値と、±２０％以下の違い、より好ましくは±１０％以下の違いであることが好適である。または、容量素子１０２の電極の面積は、容量素子１０３の電極の面積と、同じ程度の大きさであるか、それよりも、大きいことが望ましい。これらにより、同じレイアウト面積のなかで、最適な動作を行うことが出来る。ただし、本発明の実施形態の一態様は、これに限定されない。
なお、期間Ｔ１１乃至期間Ｔ１４における、回路１００の概略図を、図１９（Ａ）乃至図１９（Ｄ）に、それぞれ示す。本発明の一態様に係る半導体装置は、回路１００が、上記各期間において図１９（Ａ）乃至図１９（Ｄ）に示す構造を取ることができれば良い。よって、本発明の一態様に係る半導体装置は、図１１乃至図１６に示した構成を有する回路１００に限定されるものではない。本発明の一態様に係る半導体装置は、回路１００において、図１９（Ａ）乃至図１９（Ｄ）に示す構造を取りうるように、スイッチの配置や数、各種電位の供給を行う配線の数などを、適宜変更することが可能である。
なお、上記第３の動作が行われる期間Ｔ１３の後、上記第４の動作が行われる期間Ｔ１４の前に、第６の動作が行われる期間Ｔ１６を設けても良い。
図１１（Ｃ）に示す回路１００において、期間Ｔ１６を設けた場合の、スイッチ１１、スイッチ１２、スイッチ１３、及びスイッチ１４の動作と、配線２１の電位と、トランジスタ１０１のゲートソース間電圧（Ｖｇｓ１０１）とを示すタイミングチャートの一例を、図２０（Ａ）に図示する。
図２０（Ａ）に示すタイミングチャートは、期間Ｔ１３と期間Ｔ１４の間に、期間Ｔ１６が設けられている点において、図１７（Ａ）に示したタイミングチャートと異なる。
期間Ｔ１６において行われる第６の動作について説明する。期間Ｔ１６では、図２０（Ａ）に示すように、スイッチ１２が導通状態、スイッチ１１、スイッチ１３、及びスイッチ１４が非導通状態である。よって、期間Ｔ１６では、図２０（Ｂ）に示すように、トランジスタ１０１のゲートソース間電圧（Ｖｇｓ１０１）は、電圧Ｖｓｉｇ＋Ｖｔｈ−Ｖｉ１−Ｖαとなる。
第６の動作で、電位Ｖαは、発光素子１０４ａのアノードが電気的に浮遊状態（フローティング状態）となることで変動する電位である。電位Ｖαは、トランジスタ１０１がオフであるならば、発光素子１０４ａの容量値と、容量素子１０２及び容量素子１０３の容量値の比に応じて、その値が定まる。しかし、電位Ｖｓｉｇの高さによっては、トランジスタ１０１がオンするので、トランジスタ１０１を介して発光素子１０４ａのアノードに電荷が流入してしまう。よって、電位Ｖαは、上記静電容量の比によってのみ決まらず、発光素子１０４ａのアノードに流入する電荷によっても、その値が変化する。
上記電荷量Ｑによって移動度のばらつきを抑える効果が期待できる。以下、この理由について説明する。
電荷量Ｑは、期間Ｔ１６において、トランジスタ１０１のドレインからソースに流れ込む電荷量に相当する。よって、電荷量Ｑは、トランジスタ１０１の移動度が大きいほど、大きくなる。そして、電荷量Ｑが大きくなると、発光素子１０４ａの発光時における、トランジスタ１０１のゲートソース間電圧（Ｖｇｓ１０１）が、小さくなる。すなわち、電荷量Ｑにより、トランジスタ１０１の移動度が大きいほど、発光素子１０４ａに供給される電流値が小さくなるように補正がかかり、また、トランジスタ１０１の移動度が小さいほど、発光素子１０４ａに供給される電流値があまり小さくならないように補正がかかる。したがって、電荷量Ｑにより、移動度のばらつきを抑えることができる。
期間Ｔ１６の後、期間Ｔ１４では、トランジスタ１０１のゲートソース間電圧（Ｖｇｓ１０１）は電圧Ｖｓｉｇ＋Ｖｔｈ−Ｖｉ１−Ｖαとなる。よって、トランジスタ１０１の閾値電圧Ｖｔｈと移動度を加味した値に、ゲートソース間電圧を設定することができる。
また、本発明の一態様に係る半導体装置は、図８と同様に、図１１（Ｂ）に示した回路１００において、負荷１０４と接続された容量素子１０５を、さらに有していても良い。同様に、本発明の一態様に係る半導体装置は、図１１（Ｃ）に示した回路１００において、発光素子１０４ａと接続された容量素子１０５を、さらに有していても良い。同様に、本発明の一態様に係る半導体装置は、図１１（Ｄ）に示した回路１００において、発光素子１０４ｂと接続された容量素子１０５を、さらに有していても良い。
図２１（Ａ）に示す半導体装置は、図１１（Ｂ）に示した回路１００において、負荷１０４と接続された容量素子１０５を、さらに有している。具体的には、容量素子１０５の一方の電極が、容量素子１０３の他方の電極、及びトランジスタ１０１のソースまたはドレインの一方に、接続されている。容量素子１０５の他方の電極は、配線２６に接続されている。なお、図２１（Ａ）では、回路１００が負荷１０４を有する場合を一例として示しているが、図２１（Ａ）において、負荷１０４の代わりに発光素子１０４ａまたは発光素子１０４ｂが用いられていても良い。
なお、配線２６は、様々な配線と接続させることが可能である。例えば、配線２２、配線２３、配線２４、配線２５、または、別の回路１００の配線、走査線、ゲート線、トランジスタのゲートと接続された配線などに接続させることが出来る。これにより、配線の数を減らすことが出来る。
図２１（Ｂ）に示す半導体装置は、図２１（Ａ）に示した回路１００において、配線２６を配線２４に接続させた場合の例を示す。なお、図２１（Ｂ）では、回路１００が負荷１０４を有する場合を一例として示しているが、図２１（Ｂ）において、負荷１０４の代わりに発光素子１０４ａまたは発光素子１０４ｂが用いられていても良い。このように接続することにより、配線２６を減らすことが出来る。
図２１（Ｃ）に示す半導体装置は、図２１（Ａ）に示した回路１００において、配線２６を配線２３に接続させた場合の例を示す。なお、図２１（Ｃ）では、回路１００が負荷１０４を有する場合を一例として示しているが、図２１（Ｃ）において、負荷１０４の代わりに発光素子１０４ａまたは発光素子１０４ｂが用いられていても良い。このように接続することにより、配線２６を減らすことが出来る。
図２１（Ｄ）に示す半導体装置は、図２１（Ａ）に示した回路１００において、配線２６を配線２２に接続させた場合の例を示す。なお、図２１（Ｄ）では、回路１００が負荷１０４を有する場合を一例として示しているが、図２１（Ｄ）において、負荷１０４の代わりに発光素子１０４ａまたは発光素子１０４ｂが用いられていても良い。このように接続することにより、配線２６を減らすことが出来る。
図２１（Ｅ）に示す半導体装置は、図２１（Ａ）に示した回路１００において、配線２６を配線２５に接続させた場合の例を示す。なお、図２１（Ｅ）では、回路１００が負荷１０４を有する場合を一例として示しているが、図２１（Ｅ）において、負荷１０４の代わりに発光素子１０４ａまたは発光素子１０４ｂが用いられていても良い。このように接続することにより、配線２６を減らすことが出来る。
負荷１０４、発光素子１０４ａまたは発光素子１０４ｂに、並列に接続された容量素子１０５を、回路１００に追加することで、上記実施の形態で説明した第６の動作及び第４の動作において、トランジスタ１０１のソースまたはドレインの一方における電荷の変動を抑えることができるため、電圧Ｖαを小さくすることができる。よって、ゲートソース間電圧Ｖｇｓを理想的な値、すなわち電圧Ｖｓｉｇ＋Ｖｔｈ−Ｖｉ１に近づけることができ、負荷１０４、発光素子１０４ａまたは発光素子１０４ｂに供給する電流を、電圧Ｖｓｉｇを正確に反映した値により近づけることができる。
または、容量素子１０５の容量値を適宜調整することにより、期間Ｔ１６における電荷量Ｑによる電位の変化量を調整することができる。これにより、移動度のばらつきの低減を、より適切に行うことが出来る。
なお、容量素子１０５の電極の面積は、負荷１０４（発光素子１０４ａ）の電極の面積よりも小さいことが望ましく、望ましくは１／２倍以下、より望ましくは１／３倍以下が好適である。または、容量素子１０５の容量値は、負荷１０４（発光素子１０４ａ）の容量値よりも小さいことが望ましく、望ましくは１／２倍以下、より望ましくは１／３倍以下が好適である。それらにより、同じレイアウト面積のなかで、最適な動作を行うことが出来る。ただし、本発明の実施形態の一態様は、これに限定されない。
なお、容量素子１０５の電極の面積と、負荷１０４（発光素子１０４ａ）の電極の面積の合計は、容量素子１０３の電極の面積よりも大きいことが望ましく、望ましくは２倍以上、より望ましくは５倍以上が好適である。または、容量素子１０５の容量値と、負荷１０４（発光素子１０４ａ）の容量値の合計は、容量素子１０３の容量値よりも大きいことが望ましく、望ましくは２倍以上、より望ましくは５倍以上が好適である。それらにより、容量素子１０３と、容量素子１０５及び負荷１０４（発光素子１０４ａ）とで、電圧が容量分割されたときに、容量素子１０３により多くの電圧が加わるようにすることが出来る。ただし、本発明の実施形態の一態様は、これに限定されない。
なお、容量素子１０５の電極の面積は、容量素子１０２または容量素子１０３の電極の面積よりも小さいことが望ましく、望ましくは１／２倍以下、より望ましくは１／３倍以下が好適である。または、容量素子１０５の容量値は、容量素子１０２または容量素子１０３の容量値よりも小さいことが望ましく、望ましくは１／２倍以下、より望ましくは１／３倍以下が好適である。それらにより、同じレイアウト面積のなかで、最適な動作を行うことが出来る。ただし、本発明の実施形態の一態様は、これに限定されない。
なお、配線２５は、様々な配線と接続させることが可能である。例えば、配線２２、配線２４、配線２６、または、別の回路１００の配線、走査線、ゲート線、トランジスタのゲートと接続された配線などに接続させることが出来る。これにより、配線の数を減らすことが出来る。
また、本発明の一態様に係る半導体装置は、図２１（Ａ）乃至図２１（Ｄ）に示した回路１００に加えて、回路１００に各種の一定電圧や信号を供給する機能を有する回路を、さらに有していても良い。
図２２（Ａ）乃至図２２（Ｄ）に示す半導体装置は、図２１（Ａ）乃至図２１（Ｄ）に示す回路１００に加えて、配線２１に一定電圧や信号を供給する機能を有する回路２２０と、配線２２に一定電圧や信号を供給する機能を有する回路２２１と、配線２３に一定電圧や信号を供給する機能を有する回路２２２と、配線２４に一定電圧や信号を供給する機能を有する回路２２３と、配線２５に一定電圧や信号を供給する機能を有する回路２２４とを、それぞれ有する。さらに、図２２（Ａ）に示す回路１００は、配線２６に一定電圧や信号を供給する機能を有する回路２２５を有する。
また、図１１（Ｂ）乃至図１１（Ｄ）、図２１（Ｂ）乃至図２１（Ｄ）のいずれかの回路１００を、表示装置の画素として用いても良い。そして、複数の色相にそれぞれ対応した画素が表示装置に設けられている場合、対応する色相によって、画素が有するトランジスタ１０１の、チャネル幅とチャネル長の比が、異なっていても良い。同様に、画素が有する容量素子１０５の容量値も、対応する色相によって、異なっていても良い。
図２３（Ａ）に、図１１（Ｂ）に示した回路１００を、表示装置の画素として用いた場合を一例として示している。図２３（Ａ）では、回路１００（Ｒ）が赤（Ｒ）に対応した画素に相当し、回路１００（Ｇ）が緑（Ｇ）に対応した画素に相当し、回路１００（Ｂ）が青（Ｂ）に対応した画素に相当する。本発明の一態様では、回路１００（Ｒ）が有するトランジスタ１０１（Ｒ）と、回路１００（Ｇ）が有するトランジスタ１０１（Ｇ）と、回路１００（Ｂ）が有するトランジスタ１０１（Ｂ）との少なくとも一つにおいて、そのチャネル幅とチャネル長の比が他と異なっていても良い。上記構成により、回路１００（Ｒ）が有する負荷１０４（Ｒ）、回路１００（Ｇ）が有する負荷１０４（Ｇ）、回路１００（Ｂ）が有する負荷１０４（Ｂ）のそれぞれに供給される電流を異なる値に設定することができる。
また、図２３（Ｂ）に、図２１（Ａ）に示した回路１００を、表示装置の画素として用いた場合を一例として示している。図２３（Ｂ）の場合も図２３（Ａ）と同様に、回路１００（Ｒ）が有するトランジスタ１０１（Ｒ）と、回路１００（Ｇ）が有するトランジスタ１０１（Ｇ）と、回路１００（Ｂ）が有するトランジスタ１０１（Ｂ）との少なくとも一つが、そのチャネル幅とチャネル長の比が他と異なっていても良い。上記構成により、回路１００（Ｒ）が有する負荷１０４（Ｒ）、回路１００（Ｇ）が有する負荷１０４（Ｇ）、回路１００（Ｂ）が有する負荷１０４（Ｂ）のそれぞれに供給される電流を異なる値に設定することができる。
また、図２３（Ｂ）の場合、回路１００（Ｒ）が有する容量素子１０５（Ｒ）と、回路１００（Ｇ）が有する容量素子１０５（Ｇ）と、回路１００（Ｂ）が有する容量素子１０５（Ｂ）との少なくとも一つにおいて、その容量値が他と異なっていても良い。
なお、図２３（Ａ）及び図２３（Ｂ）では、回路１００（Ｒ）が負荷１０４（Ｒ）を有し、回路１００（Ｇ）が負荷１０４（Ｇ）を有し、回路１００（Ｂ）が負荷１０４（Ｂ）を有する場合を一例として示しているが、図２３（Ａ）または図２３（Ｂ）において、負荷１０４（Ｒ）、負荷１０４（Ｇ）、または負荷１０４（Ｂ）の代わりに、各色相に対応した発光素子１０４ａまたは発光素子１０４ｂが用いられていても良い。
また、図２３（Ｂ）では、図２１（Ａ）に示した回路１００を、表示装置の画素として用いた場合を一例として示しているが、図２１（Ｂ）乃至図２１（Ｅ）に示した回路１００を、表示装置の画素として用いても良い。
なお、本実施の形態において、トランジスタ１０１のしきい値電圧などのばらつきを補正するような動作を行ったが、本発明の実施形態の一態様は、これに限定されない。例えば、しきい値電圧のばらつきを補正するような動作を行わずに、負荷１０４に電流を供給させて動作させることも可能である。
本実施の形態は、基本原理の一例について述べたものである。したがって、本実施の形態の一部または全部について、他の実施の形態の一部また全部と、自由に組み合わせたり、適用することや、置き換えて実施することができる。
（実施の形態２）
本実施の形態では、本発明の一態様に係る半導体装置である、回路１００の構成例について説明する。本実施の形態では、実施の形態１で示した回路に対して、スイッチを追加した構成や、駆動方法の一部を変更した場合などについて述べる。したがって、実施の形態１で述べた内容は、本実施の形態にも適用することが可能である。
図２４（Ａ）乃至図２４（Ｄ）に、回路１００の構成例をそれぞれ示す。図２４（Ａ）乃至図２４（Ｄ）に示す回路１００は、図１（Ａ）乃至図１（Ｄ）に示した回路１００にスイッチ９１４を追加した構成に、それぞれ相当する。そして、上記スイッチ９１４は、トランジスタ１０１のソースまたはドレインの他方と、配線２３との間の導通状態を制御する機能を有する。または、配線２３から配線２４までの間の導通状態を制御する機能を有する。または、スイッチ９１４は、容量素子１０３に電流が流れることを防ぐ機能を有する。または、スイッチ９１４は、容量素子１０２に電流が流れることを防ぐ機能を有する。または、スイッチ９１４は、負荷１０４に電流が流れることを防ぐ機能を有する。
また、本発明の一態様に係る半導体装置は、図２４（Ａ）乃至図２４（Ｄ）に示した回路１００に加えて、回路１００に各種の一定電圧や信号を供給する機能を有する回路を、さらに有していても良い。
図２５（Ａ）乃至図２５（Ｄ）に示す半導体装置は、図２４（Ａ）乃至図２４（Ｄ）に示す回路１００に加えて、配線２１に一定電圧や信号を供給する機能を有する回路２０１と、配線２２に一定電圧や信号を供給する機能を有する回路２０２と、配線２３に一定電圧や信号を供給する機能を有する回路２０３と、配線２４に一定電圧や信号を供給する機能を有する回路２０４とを、それぞれ有する。
なお、図２４及び図２５に示す回路１００は、スイッチ１１、スイッチ１２、スイッチ１３、スイッチ９１４に、トランジスタを用いることができる。
なお、一例として図８６に示すように、スイッチ９１４がトランジスタ９１４ｔである場合、そのトランジスタ９１４ｔのゲートは、配線９３２と接続されており、その配線９３２は、一定電圧や信号を供給する機能を有する回路９２０６と接続されていることが可能である。その回路９２０６の例としては、ゲートドライバ（走査線駆動回路）などがある。
なお、配線３１乃至配線３３、配線９３２において、その中の少なくとも２本の配線は、互いに接続させることが可能である。または、配線３１乃至配線３３、配線９３２の少なくとも１本は、別の回路１００の配線３１乃至配線３３、配線９３２の少なくとも１本と接続させることが可能である。
図２４及び図２５に示す回路１００は、図１及び図２に示す回路１００と同様の動作を行うことができる。ただし、一例としては、図２４及び図２５に示す回路１００では、図５、図６に示す期間Ｔ１１乃至期間Ｔ１３、及び期間Ｔ１５において、スイッチ９１４は導通状態であり、期間Ｔ１４においてスイッチ９１４は非導通状態であることが好適である。これらにより、期間Ｔ１４において、トランジスタ１０１を介して、発光素子１０４ａなどに、電荷が漏れることを防ぐことが出来る。ただし、本発明の実施形態の一態様は、これに限定されない。
または、期間Ｔ１３において、スイッチ９１４を非導通状態とすることも可能である。これにより、トランジスタ１０１に電流が流れないので、トランジスタ１０１のゲートやソースなどの、回路１００内の各ノードにおける電位の制御がしやすくなる。
または、期間Ｔ１１において、スイッチ９１４を非導通状態とすることも可能である。これにより、トランジスタ１０１に電流が流れないので、トランジスタ１０１のゲートやソースなどの、回路１００内の各ノードにおける電位の制御がしやすくなる。
または、期間Ｔ１５の一部の期間においても、スイッチ９１４を非導通状態とする。これにより、発光素子１０４ａなどに電流が流れないようにして、非発光期間を設けることが出来る。
なお、図２４（Ｂ）及び図２５（Ｂ）に示す回路１００は、図８、図９、図１０（Ｂ）と同様に、負荷１０４と接続された容量素子１０５を、さらに有していても良い。同様に、図２４（Ｃ）及び図２５（Ｃ）に示す回路１００は、発光素子１０４ａと接続された容量素子１０５を、さらに有していても良い。同様に、図２４（Ｄ）及び図２５（Ｄ）に示す回路１００は、発光素子１０４ｂと接続された容量素子１０５を、さらに有していても良い。具体的に、容量素子１０５の一方の電極は、容量素子１０３の他方の電極、及びトランジスタ１０１のソースまたはドレインの一方に、接続される。容量素子１０５の他方の電極は、別途設けられた配線２６、配線２４、配線２３、或いは配線２２に接続される。
また、図２４（Ｂ）乃至図２４（Ｄ）に示す回路１００、及び、図２５（Ｂ）乃至図２５（Ｄ）に示す回路１００に上記容量素子１０５を追加した回路の、いずれかを、表示装置の画素として用いても良い。そして、複数の色相にそれぞれ対応した画素が表示装置に設けられている場合、対応する色相によって、画素が有するトランジスタ１０１の、チャネル幅とチャネル長の比が、異なっていても良い。
なお、図２４及び図２５とは別の場所に、スイッチ９１４を設けることも可能である。具体的には、一例としては、配線２３から配線２４までの間の導通状態を制御することが可能である場所に設けることが出来る。例えば、図２６（Ａ）乃至図２６（Ｄ）に、回路１００の構成例をそれぞれ示す。図２６（Ａ）乃至図２６（Ｄ）に示す回路１００は、図１（Ａ）乃至図１（Ｄ）に示した回路１００にスイッチ９１４を追加した構成に、それぞれ相当する。そして、上記スイッチ９１４は、トランジスタ１０１のソースまたはドレインの一方と、容量素子１０３の他方の電極との間の導通状態を制御する機能を有する。さらに、スイッチ１３が導通状態であるならば、上記スイッチ９１４は、トランジスタ１０１のソースまたはドレインの一方と、容量素子１０２の一方の電極及び容量素子１０３の一方の電極との間の導通状態を制御する機能を有する。
また、本発明の一態様に係る半導体装置は、図２６（Ａ）乃至図２６（Ｄ）に示した回路１００に加えて、回路１００に各種一定電圧や信号を供給する機能を有する回路を、さらに有していても良い。
図２７（Ａ）乃至図２７（Ｄ）に示す半導体装置は、図２６（Ａ）乃至図２６（Ｄ）に示す回路１００に加えて、配線２１に一定電圧や信号を供給する機能を有する回路２０１と、配線２２に一定電圧や信号を供給する機能を有する回路２０２と、配線２３に一定電圧や信号を供給する機能を有する回路２０３と、配線２４に一定電圧や信号を供給する機能を有する回路２０４とを、それぞれ有する。
なお、図２６及び図２７に示す回路１００は、スイッチ１１、スイッチ１２、スイッチ１３、スイッチ９１４に、トランジスタを用いることができる。
図２６及び図２７に示す回路１００は、図１、図２、図２４、または、図２５に示す回路１００と同様の動作を行うことができる。
なお、図２６（Ｂ）及び図２７（Ｂ）に示す回路１００は、図８、図９、図１０（Ｂ）と同様に、負荷１０４と接続された容量素子１０５を、さらに有していても良い。同様に、図２６（Ｃ）及び図２７（Ｃ）に示す回路１００は、発光素子１０４ａと接続された容量素子１０５を、さらに有していても良い。同様に、図２６（Ｄ）及び図２７（Ｄ）に示す回路１００は、発光素子１０４ｂと接続された容量素子１０５を、さらに有していても良い。具体的に、容量素子１０５の一方の電極は、容量素子１０３の他方の電極に接続される。なおかつ、スイッチ９１４は、容量素子１０５の一方の電極と、トランジスタ１０１のソースまたはドレインの一方との間の導通状態を制御する。容量素子１０５の他方の電極は、別途設けられた配線２６、配線２４、配線２３、或いは配線２２に接続される。
また、図２６（Ｂ）乃至図２６（Ｄ）に示す回路１００、及び、図２７（Ｂ）乃至図２７（Ｄ）に示す回路１００に上記容量素子１０５を追加した回路の、いずれかを、表示装置の画素として用いても良い。そして、複数の色相にそれぞれ対応した画素が表示装置に設けられている場合、対応する色相によって、画素が有するトランジスタ１０１の、チャネル幅とチャネル長の比が、異なっていても良い。
なお、図２４、図２５、図２６、図２７とは別の場所に、スイッチ９１４を設けることも可能である。例えば、図２８（Ａ）乃至図２８（Ｄ）に、回路１００の構成例をそれぞれ示す。図２８（Ａ）乃至図２８（Ｄ）に示す回路１００は、図１（Ａ）乃至図１（Ｄ）に示した回路１００にスイッチ９１４を追加した構成に、それぞれ相当する。そして、上記スイッチ９１４は、トランジスタ１０１のソースまたはドレインの一方と、容量素子１０３の他方の電極との間の導通状態を制御する機能を有する。さらに、スイッチ１３が導通状態であるならば、上記スイッチ９１４は、容量素子１０２の一方の電極及び容量素子１０３の一方の電極と、容量素子１０３の他方の電極との間の導通状態を制御する機能を有する。
また、本発明の一態様に係る半導体装置は、図２８（Ａ）乃至図２８（Ｄ）に示した回路１００に加えて、回路１００に各種の一定電圧や信号を供給する機能を有する回路を、さらに有していても良い。
図２９（Ａ）乃至図２９（Ｄ）に示す半導体装置は、図２８（Ａ）乃至図２８（Ｄ）に示す回路１００に加えて、配線２１に一定電圧や信号を供給する機能を有する回路２０１と、配線２２に一定電圧や信号を供給する機能を有する回路２０２と、配線２３に一定電圧や信号を供給する機能を有する回路２０３と、配線２４に一定電圧や信号を供給する機能を有する回路２０４とを、それぞれ有する。
なお、図２８及び図２９に示す回路１００は、スイッチ１１、スイッチ１２、スイッチ１３、スイッチ９１４に、トランジスタを用いることができる。
図２８及び図２９に示す回路１００は、図１、図２、図２４、図２５、図２６、図２７に示す回路１００と同様の動作を行うことができる。ただし、一例としては、図２８及び図２９に示す回路１００では、図５、図６に示す期間Ｔ１１乃至期間Ｔ１３、及び期間Ｔ１５において、スイッチ９１４は導通状態であり、期間Ｔ１４においてスイッチ９１４は非導通状態であることが好適である。これらにより、期間Ｔ１４において、トランジスタ１０１を介して、発光素子１０４ａなどに、電荷が漏れることを防ぐことが出来る。ただし、本発明の実施形態の一態様は、これに限定されない。
または、期間Ｔ１１において、スイッチ９１４を非導通状態とすることも可能である。これにより、トランジスタ１０１に電流が流れないので、電位の制御がしやすくなる。
または、期間Ｔ１５の一部の期間においても、スイッチ９１４を非導通状態とする。これにより、発光素子１０４ａなどに電流が流れないようにして、非発光期間を設けることが出来る。
なお、期間Ｔ１２において、スイッチ９１４を非導通状態とすることも可能である。期間Ｔ１２において、スイッチ９１４を非導通状態とすることで、期間Ｔ１２において発光素子１０４ａのアノードを電位Ｖｉ１に保つことができる。よって、期間Ｔ１３を設けずに、すなわち第３の動作を行わずに、期間Ｔ１２における第２の動作が終了した後、期間Ｔ１４における第４の動作を行うことができる。
なお、図２８（Ｂ）及び図２９（Ｂ）に示す回路１００は、図８、図９、図１０（Ｂ）などと同様に、負荷１０４と接続された容量素子１０５を、さらに有していても良い。同様に、図２８（Ｃ）及び図２９（Ｃ）に示す回路１００は、発光素子１０４ａと接続された容量素子１０５を、さらに有していても良い。同様に、図２８（Ｄ）及び図２９（Ｄ）に示す回路１００は、発光素子１０４ｂと接続された容量素子１０５を、さらに有していても良い。具体的に、容量素子１０５の一方の電極は、容量素子１０３の他方の電極に接続される。なおかつ、スイッチ９１４は、容量素子１０５の一方の電極と、トランジスタ１０１のソースまたはドレインの一方との間の導通状態を制御する。容量素子１０５の他方の電極は、別途設けられた配線２６、配線２４、配線２３、或いは配線２２に接続される。
また、図２８（Ｂ）乃至図２８（Ｄ）に示す回路１００、及び、図２９（Ｂ）乃至図２９（Ｄ）に示す回路１００に上記容量素子１０５を追加した回路の、いずれかを、表示装置の画素として用いても良い。そして、複数の色相にそれぞれ対応した画素が表示装置に設けられている場合、対応する色相によって、画素が有するトランジスタ１０１の、チャネル幅とチャネル長の比が、異なっていても良い。
なお、図２４乃至図２９とは別の場所に、スイッチ９１４を設けることも可能である。例えば、図３０（Ａ）乃至図３０（Ｄ）に、回路１００の構成例をそれぞれ示す。図３０（Ａ）乃至図３０（Ｄ）に示す回路１００は、図１（Ａ）乃至図１（Ｄ）に示した回路１００にスイッチ９１４を追加した構成に、それぞれ相当する。そして、図３０（Ａ）において上記スイッチ９１４は、トランジスタ１０１のソースまたはドレインの一方及び容量素子１０３の他方の電極と、配線２４との間の導通状態を制御する機能を有する。図３０（Ｂ）において上記スイッチ９１４は、トランジスタ１０１のソースまたはドレインの一方及び容量素子１０３の他方の電極と、負荷１０４との間の導通状態を制御する機能を有する。図３０（Ｃ）において上記スイッチ９１４は、トランジスタ１０１のソースまたはドレインの一方及び容量素子１０３の他方の電極と、発光素子１０４ａのアノードとの間の導通状態を制御する機能を有する。図３０（Ｄ）において上記スイッチ９１４は、トランジスタ１０１のソースまたはドレインの一方及び容量素子１０３の他方の電極と、発光素子１０４ｂのカソードとの間の導通状態を制御する機能を有する。
また、本発明の一態様に係る半導体装置は、図３０（Ａ）乃至図３０（Ｄ）に示した回路１００に加えて、回路１００に各種の一定電圧や信号を供給する機能を有する回路を、さらに有していても良い。
図３１（Ａ）乃至図３１（Ｄ）に示す半導体装置は、図３０（Ａ）乃至図３０（Ｄ）に示す回路１００に加えて、配線２１に一定電圧や信号を供給する機能を有する回路２０１と、配線２２に一定電圧や信号を供給する機能を有する回路２０２と、配線２３に一定電圧や信号を供給する機能を有する回路２０３と、配線２４に一定電圧や信号を供給する機能を有する回路２０４とを、それぞれ有する。
なお、図３０及び図３１に示す回路１００は、スイッチ１１、スイッチ１２、スイッチ１３、スイッチ９１４に、トランジスタを用いることができる。
図３０及び図３１に示す回路１００は、図１、図２、図２４、図２５、図２６、図２７、図２８、図２９に示す回路１００と同様の動作を行うことができる。ただし、一例としては、図３０及び図３１に示す回路１００では、図５、図６に示す期間Ｔ１１、及び期間Ｔ１３乃至期間Ｔ１５において、スイッチ９１４は導通状態であり、期間Ｔ１２においてスイッチ９１４は非導通状態であることが好適である。ただし、本発明の実施形態の一態様は、これに限定されない。これにより、期間Ｔ１２において、スイッチ９１４を非導通状態とすることで、期間Ｔ１２において発光素子１０４ａのアノードを電位Ｖｉ１に保つことができる。よって、期間Ｔ１３を設けずに、すなわち第３の動作を行わずに、期間Ｔ１２における第２の動作が終了した後、期間Ｔ１４における第４の動作を行うことができる。ただし、本発明の実施形態の一態様は、これに限定されない。
または、期間Ｔ１１において、スイッチ９１４を非導通状態とすることも可能である。これにより、発光素子１０４ａなどに電流が流れないため、配線２２の電位Ｖｉ２は、高い値でもよい。
または、期間Ｔ１２において、スイッチ９１４を非導通状態とすることも可能である。これにより、発光素子１０４ａなどに電流が流れないため、配線２２の電位Ｖｉ２は、高い値でもよい。
または、期間Ｔ１５の一部の期間においても、スイッチ９１４を非導通状態とする。これにより、発光素子１０４ａなどに電流が流れないようにして、非発光期間を設けることが出来る。
なお、図３０（Ｂ）及び図３１（Ｂ）に示す回路１００は、図８、図９、図１０（Ｂ）、図２１、図２２などと同様に、負荷１０４と接続された容量素子１０５を、さらに有していても良い。同様に、図３０（Ｃ）及び図３１（Ｃ）に示す回路１００は、発光素子１０４ａと接続された容量素子１０５を、さらに有していても良い。同様に、図３０（Ｄ）及び図３１（Ｄ）に示す回路１００は、発光素子１０４ｂと接続された容量素子１０５を、さらに有していても良い。具体的に、容量素子１０５の一方の電極は、容量素子１０３の他方の電極、及びトランジスタ１０１のソースまたはドレインの一方に、接続される。容量素子１０５の他方の電極は、別途設けられた配線２６、配線２４、配線２３、或いは配線２２に接続される。
また、図３０（Ｂ）乃至図３０（Ｄ）に示す回路１００、及び、図３１（Ｂ）乃至図３１（Ｄ）に示す回路１００に上記容量素子１０５を追加した回路の、いずれかを、表示装置の画素として用いても良い。そして、複数の色相にそれぞれ対応した画素が表示装置に設けられている場合、対応する色相によって、画素が有するトランジスタ１０１の、チャネル幅とチャネル長の比が、異なっていても良い。
なお、図２４乃至図３１において、図１などに示す回路において、スイッチ９１４を追加した構成について述べたが、スイッチ９１４を追加するような回路は、図１などに限定されない。図１以外の他の図面に示す回路においても、図２４乃至図３１と同様に、スイッチ９１４を追加する構成を用いることが出来る。例えば、図１１の回路のように、スイッチ１４が追加された構成において、図２４乃至図３１と同様に、スイッチ９１４を追加する回路を構成することが出来る。その場合の一例を、図８７に示す。
次に、図１および図１１などの回路において、図５および図１７などに示す駆動方法とは異なる駆動方法を用いる場合の一例を示す。なお、このような駆動方法を用いる場合には、配線２３を列方向の画素間で接続するよりも、行方向の画素間で接続することが望ましいため、図３４（Ａ）乃至図３４（Ｄ）に、図１（Ａ）乃至図１（Ｄ）に示した回路１００の配置例をそれぞれ示す。図３４（Ａ）乃至図３４（Ｄ）では、互いに異なる配線２１に接続された複数の回路１００が、共通の配線２３に接続されている場合を一例として示している。つまり、配線２３は、配線２１と交差して設けられている。
図３４（Ｃ）に示す回路１００を例に挙げて、本発明の半導体装置の一態様の動作の一例について説明する。この動作では、図５（Ｂ）や図１７（Ｂ）における第１の動作において、容量素子１０２に電圧Ｖｉ２−Ｖｉ１が供給され、トランジスタ１０１のゲートソース間電圧（Ｖｇｓ１０１）が電圧Ｖｉ２−Ｖｉ１になるときに、配線２１やスイッチ１４を介して電位Ｖｉ１が供給されるのではなく、配線２３を介して供給される。したがって、図５や図１７などで述べた内容を、本発明の半導体装置の一態様に適用することが可能である。
図３４（Ｃ）に示す回路１００の動作は、主に第１の動作、第２の動作、第３の動作、第４の動作、第５の動作に分けることができる。ただし、これに限定されず、新たな動作の追加、或いは、一部の動作の削除も可能である。
まず、期間Ｔ１１において行われる第１の動作について説明する。期間Ｔ１１では、図３５（Ａ）に示すように、スイッチ１１が非導通状態、スイッチ１２及びスイッチ１３が導通状態である。また、配線２３には電位Ｖｉ１が供給される。よって、期間Ｔ１１では、発光素子１０４ａのアノードは電位Ｖｉ１となり、トランジスタ１０１のゲートソース間電圧（Ｖｇｓ１０１）は、電圧Ｖｉ２−Ｖｉ１となる。つまり、トランジスタ１０１、及び、容量素子１０２を、初期化していることとなる。
期間Ｔ１２において行われる第２の動作について説明する。期間Ｔ１２では、図３５（Ｂ）に示すように、スイッチ１１が非導通状態、スイッチ１２及びスイッチ１３が導通状態である。また、配線２３には電位ＶＤＤが供給される。配線２３に電位ＶＤＤが供給されることで、容量素子１０２に蓄積されている電荷がトランジスタ１０１を介して放出され、トランジスタ１０１のソースの電位が上昇する。そして、トランジスタ１０１がオフ状態となると、容量素子１０２からの電荷の放出が止まる。最終的には、トランジスタ１０１の閾値電圧Ｖｔｈが容量素子１０２に保持される。よって、期間Ｔ１２では、容量素子１０２に閾値電圧Ｖｔｈが保持され、発光素子１０４ａのアノードは電位Ｖｉ２−Ｖｔｈとなり、トランジスタ１０１のゲートソース間電圧（Ｖｇｓ１０１）は、閾値電圧Ｖｔｈとなる。つまり、トランジスタ１０１のしきい値電圧Ｖｔｈを取得することができる。
このように、配線２１を用いずに、第１および第２の動作を行うことが出来るため、第１および第２の動作の期間を長く確保することが出来る。したがって、より正確に、トランジスタ１０１のしきい値電圧を取得することができるため、表示ムラの少ない、綺麗な表示を行うことが出来る。
期間Ｔ１３において行われる第３の動作について説明する。期間Ｔ１３では、図３５（Ｃ）に示すように、スイッチ１１及びスイッチ１３が導通状態、スイッチ１２が非導通状態である。配線２３には、任意の電位が供給されていればよく、例えば、電位ＶＤＤまたは電位Ｖｉ１が供給される。また、配線２１には電位Ｖｉ３が供給される。電位Ｖｉ３は、電位Ｖｃａｔと同じ高さでも良いし、電位Ｖｉ２と同じ高さでも良いし、電位Ｖｉ１と同じ高さでも良い。よって、期間Ｔ１３では、容量素子１０２に閾値電圧Ｖｔｈが保持され、発光素子１０４ａのアノードは電位Ｖｉ３となり、トランジスタ１０１のゲートの電位は電位Ｖｉ３＋Ｖｔｈとなり、トランジスタ１０１のゲートソース間電圧（Ｖｇｓ１０１）は、閾値電圧Ｖｔｈとなる。
期間Ｔ１４において行われる第４の動作について説明する。期間Ｔ１４では、図３５（Ｄ）に示すように、スイッチ１１が導通状態、スイッチ１２及びスイッチ１３が非導通状態となる。また、配線２１には電位Ｖｓｉｇが供給される。よって、期間Ｔ１４では、容量素子１０２に閾値電圧Ｖｔｈが保持され、容量素子１０３に電圧Ｖｓｉｇ−Ｖｉ３−Ｖαが保持され、発光素子１０４ａのアノードは電位Ｖｉ３＋Ｖαとなり、トランジスタ１０１のゲートの電位は電位Ｖｓｉｇ＋Ｖｔｈとなり、トランジスタ１０１のゲートソース間電圧（Ｖｇｓ１０１）は電圧Ｖｓｉｇ＋Ｖｔｈ−Ｖｉ３−Ｖαとなる。
期間Ｔ１５において行われる第５の動作について説明する。期間Ｔ１５では、図３６に示すように、スイッチ１１、スイッチ１２及びスイッチ１３が非導通状態である。よって、期間Ｔ１５では、容量素子１０２に閾値電圧Ｖｔｈが保持され、容量素子１０３に電圧Ｖｓｉｇ−Ｖｉ３−Ｖαが保持され、発光素子１０４ａのアノードは電位Ｖｅｌとなり、トランジスタ１０１のゲートの電位は電位Ｖｓｉｇ＋Ｖｔｈ−Ｖｉ３−Ｖα＋Ｖｅｌとなり、トランジスタ１０１のゲートソース間電圧（Ｖｇｓ１０１）は電圧Ｖｓｉｇ＋Ｖｔｈ−Ｖｉ３−Ｖαとなる。したがって、電位Ｖｓｉｇに応じた大きさの電流を発光素子１０４ａに流すことができ、電位Ｖｓｉｇに応じた輝度で発光素子１０４ａを発光させることができる。
なお、電位Ｖｅｌは、トランジスタ１０１を介して、発光素子１０４ａに電流を流す際に生じる電位である。具体的には、電位ＶＤＤと電位Ｖｃａｔの間の電位になる。
上記第５の動作では、トランジスタ１０１のゲートソース間電圧（Ｖｇｓ１０１）を、電圧Ｖｓｉｇ＋Ｖｔｈ−Ｖｉ３−Ｖαとし、トランジスタ１０１の閾値電圧Ｖｔｈを加味した値に設定することができる。従って、上記構成により、トランジスタ１０１の閾値電圧Ｖｔｈのばらつきが、発光素子１０４ａに供給する電流値に影響を及ぼすのを防ぐことができる。または、トランジスタ１０１が劣化して、閾値電圧Ｖｔｈが変化しても、上記変化が発光素子１０４ａに供給する電流値に影響を及ぼすのを防ぐことができる。よって、表示ムラを低減でき、質の良い表示を行うことができる。
なお、期間Ｔ１５の一部の期間においても、配線２３の電位を制御することにより、発光素子１０４ａなどに電流が流れないようにして、非発光期間を設けることが出来る。例えば、配線２３の電位が配線２４の電位と等しい場合には、電流が流れないようにすることが出来る。
なお、図３４、図３５には、スイッチ１４が設けられていないが、これに限定されず、図１１乃至図２３と同様に、スイッチ１４を設けることが可能である。
なお、図３４、図３５には、スイッチ９１４が設けられていないが、これに限定されず、図２４乃至図８７と同様に、スイッチ９１４を設けることが可能である。
なお、図３４、図３５では、配線２３の電位を変化させて動作したが、複数の配線を用いて、電位を制御することも可能である。その場合の一例を示す。したがって、図３４、図３５、図５、図１７などで述べた内容を、本発明の半導体装置の一態様に適用することが可能である。図３２（Ａ）乃至図３２（Ｄ）に、回路１００の構成例をそれぞれ示す。図３２（Ａ）乃至図３２（Ｄ）に示す回路１００は、図１（Ａ）乃至図１（Ｄ）、または、図３４乃至図３６に示した回路１００にスイッチ８１４及びスイッチ１５を追加し、配線２３の代わりに配線２３ａ及び配線２３ｂを設けた構成に、それぞれ相当する。そして、図３２（Ａ）乃至図３２（Ｄ）において上記スイッチ８１４は、トランジスタ１０１のソースまたはドレインの他方と、配線２３ａとの間の導通状態を制御する機能を有する。また、上記スイッチ１５は、トランジスタ１０１のソースまたはドレインの他方と、配線２３ｂとの間の導通状態を制御する機能を有する。
なお、配線２３ａ、及び／または、配線２３ｂは、配線２１と交差して設けることが可能であるが、配線２１と交差せずに、平行に設けることも可能である。
また、本発明の一態様に係る半導体装置は、図３２（Ａ）乃至図３２（Ｄ）に示した回路１００に加えて、回路１００に各種の一定電圧や信号を供給する機能を有する回路を、さらに有していても良い。
図３３（Ａ）乃至図３３（Ｄ）に示す半導体装置は、図３２（Ａ）乃至図３２（Ｄ）に示す回路１００に加えて、配線２１に一定電圧や信号を供給する機能を有する回路２０１と、配線２２に一定電圧や信号を供給する機能を有する回路２０２と、配線２３ａに一定電圧や信号を供給する機能を有する回路２０３ａと、配線２３ｂに一定電圧や信号を供給する機能を有する回路２０３ｂと、配線２４に一定電圧や信号を供給する機能を有する回路２０４とを、それぞれ有する。具体的に、回路２０３ａは、配線２３ａに電位Ｖｉ１を供給する機能を有する。また、回路２０３ｂは、配線２３ｂに電源電位（高電源電位または低電源電位）、例えば、電位ＶＤＤ、または、電位ＶＳＳを供給する機能を有する。回路２０３ａおよび回路２０３ｂの例としては、電源回路などがある。
したがって、配線２３ａは、電位Ｖｉ１を、伝えることが出来る機能、または、供給することが出来る機能を有している。または、配線２３ａは、初期化用配線としての機能を有している。なお、配線２３ａの電位は、一定の電位であることが望ましいが、本発明の実施形態の一態様は、これに限定されず、パルス信号のように変動してもよい。
したがって、配線２３ｂは、電源電位を伝えることが出来る機能、または、供給することが出来る機能を有している。または、配線２３ｂは、トランジスタ１０１に電流を供給することが出来る機能を有している。または、配線２３ｂは、負荷１０４に電流を供給することが出来る機能を有している。または、配線２３ｂは、電源線としての機能を有している。または、配線２３ｂは、電流供給線としての機能を有している。なお、配線２３ｂの電位は、一定の電位であることが望ましいが、本発明の実施形態の一態様は、これに限定されず、パルス信号のように変動してもよい。例えば、配線２３ｂの電位は、負荷１０４に、順バイアス電圧だけでなく、逆バイアス電圧を加えるような電位であってもよい。
なお、図３３（Ａ）乃至図３３（Ｄ）では、半導体装置が、回路１００に加えて、回路２０１、回路２０２、回路２０３ａ、回路２０３ｂ、及び回路２０４を有する場合を一例として示しているが、本発明の一態様に係る半導体装置は、必ずしも回路２０１、回路２０２、回路２０３ａ、回路２０３ｂ、及び回路２０４を全て有する必要はなく、そのいずれか一つまたは複数だけを有していても良い。
なお、図３２及び図３３に示す回路１００は、スイッチ１１、スイッチ１２、スイッチ１３、スイッチ８１４、スイッチ１５に、トランジスタを用いることができる。
図３２及び図３３に示す回路１００は、図３４乃至図３６に示す回路１００と同様の動作を行うことができる。ただし、図３２及び図３３に示す回路１００では、期間Ｔ１１においてスイッチ８１４を導通状態、スイッチ１５を非導通状態とする。また、期間Ｔ１２乃至期間Ｔ１５においてスイッチ８１４を非導通状態、スイッチ１５を導通状態とする。
なお、図３２（Ｂ）及び図３３（Ｂ）に示す回路１００は、図８、図９、図２１、図２２などと同様、負荷１０４と接続された容量素子１０５を、さらに有していても良い。同様に、図３２（Ｃ）及び図３３（Ｃ）に示す回路１００は、発光素子１０４ａと接続された容量素子１０５を、さらに有していても良い。同様に、図３２（Ｄ）及び図３３（Ｄ）に示す回路１００は、発光素子１０４ｂと接続された容量素子１０５を、さらに有していても良い。具体的に、容量素子１０５の一方の電極は、容量素子１０３の他方の電極、及びトランジスタ１０１のソースまたはドレインの一方に、接続される。容量素子１０５の他方の電極は、別途設けられた配線２６、配線２４、配線２３、或いは配線２２に接続される。
また、図３２（Ｂ）乃至図３２（Ｄ）に示す回路１００、及び、図３３（Ｂ）乃至図３３（Ｄ）に示す回路１００に上記容量素子１０５を追加した回路の、いずれかを、表示装置の画素として用いても良い。そして、複数の色相にそれぞれ対応した画素が表示装置に設けられている場合、対応する色相によって、画素が有するトランジスタ１０１の、チャネル幅とチャネル長の比が、異なっていても良い。
なお、図３２、図３３には、スイッチ１４が設けられていないが、これに限定されず、図１１乃至図２３と同様に、スイッチ１４を設けることが可能である。
なお、図３２、図３３には、スイッチ９１４が設けられていないが、これに限定されず、図２４乃至図８７と同様に、スイッチ９１４を設けることが可能である。
本実施の形態は、他の実施の形態の一部または全部について、変更、追加、修正、削除、応用、上位概念化、又は、下位概念化したものに相当する。したがって、本実施の形態の一部または全部について、他の実施の形態の一部または全部と自由に組み合わせる、適用する、或いは置き換えて実施することができる。
（実施の形態３）
本実施の形態では、本発明の一態様に係る半導体装置である、回路１００の構成例について説明する。本実施の形態では、実施の形態１及び２で示した回路に対して、スイッチや配線などを追加する、接続の一部を変更する、ある配線を別の配線に接続して、配線をまとめる構成などや、駆動方法の一部を変更した場合などについて述べる。したがって、実施の形態１及び２で述べた内容は、本実施の形態にも適用することが可能である。
図４３（Ａ）に示す回路１００は、図１１（Ｃ）に示した回路１００と、スイッチ１４の位置が異なる構成、または、図１（Ｃ）に示した回路１００にスイッチ１４を追加した構成に相当する。図４３（Ａ）に示す回路１００では、スイッチ１４が、容量素子１０２の一方の電極、または、容量素子１０３の一方の電極と、配線２５との間の導通状態を制御する機能を有する。
なお、動作は、図１７乃至図２０と同様である。ただし、図１８（Ａ）では、第４の動作において、スイッチ１４が導通状態であったが、図４３（Ａ）の場合には、第４の動作において、スイッチ１４は非導通状態であることが好適である。ただし、本発明の実施形態の一態様は、これに限定されない。
なお、図４３（Ａ）において、図２４乃至図３１などのように、スイッチ９１４を設けることも可能である。なお、図４３（Ａ）において、図３２、図３３などのように、スイッチ８１４、スイッチ１５を設けることも可能である。なお、図４３（Ａ）において、図３４などのように、配線２３の電位を制御することも可能である。一例として、図４３（Ａ）において、図３０のようにスイッチ９１４を設けた場合を、図４３（Ｆ）に示す。
また、図８、図９、図２１、図２２などと同様に、図４３（Ａ）に示した回路１００に、容量素子１０５を追加することが可能である。一例として、図４３（Ｂ）に示す回路１００は、図４３（Ａ）に示した回路１００に、容量素子１０５を追加した構成に相当する。そして、上記容量素子１０５の一方の電極は、容量素子１０３の他方の電極に接続され、上記容量素子１０５の他方の電極は、配線２６に接続されている。
なお、配線２６は、図８、図２１などと同様、さまざまな配線と接続されることが可能である。例えば、図４３（Ｃ）に示す回路１００は、図４３（Ｂ）に示した回路１００において、配線２６が配線２５に接続されている例を一例として示している。配線２６は、配線２５の他にも、配線２４、配線２２、配線２３、ゲート信号線、他の回路１００の配線など、さまざまな配線と接続させることが可能である。
なお、配線２５は、さまざまな配線と接続されることが可能である。例えば、図４３（Ｄ）に示す回路１００は、図４３（Ａ）に示した回路１００において、配線２５が配線２４に接続されている例を示す。
また、図４３（Ｅ）に示す回路１００は、図４３（Ｄ）に示した回路１００に、容量素子１０５を追加した構成に相当する。そして、上記容量素子１０５の一方の電極は、容量素子１０３の他方の電極に接続され、上記容量素子１０５の他方の電極は、配線２６に接続されている。
また、図４４に示す半導体装置は、図４３に示す回路１００に加えて、配線２１に一定電圧や信号を供給する機能を有する回路２２０、配線２２に一定電圧や信号を供給する機能を有する回路２２１、配線２３に一定電圧や信号を供給する機能を有する回路２２２、配線２４に一定電圧や信号を供給する機能を有する回路２２３、配線２５に一定電圧や信号を供給する機能を有する回路２２４、配線２６に一定電圧や信号を供給する機能を有する回路２２５のうち複数の回路を、それぞれ有する。
なお、図４３及び図４４では、発光素子１０４ａを用いた場合の回路１００の構成を示しているが、本発明の一態様に係る半導体装置は、図４３及び図４４に示した回路１００において、発光素子１０４ａがない構成、或いは、発光素子１０４ａの代わりに負荷１０４または発光素子１０４ｂを有する構成を有していても良い。
なお、図４３（Ｄ）と同様、図１１などにおいても、配線２５は、さまざまな配線と接続されることが可能である。例えば、図４５（Ａ）に示す回路１００は、図１１（Ｃ）に示した回路１００において、配線２５が配線２４に接続されている。
また、図４５（Ａ）に示した回路１００に対しても、図８、図９、図２１、図２２などと同様に、容量素子１０５を追加する、或いは配線を接続することが可能である。例えば、図４５（Ｂ）に示す回路１００は、図４５（Ａ）に示した回路１００に、容量素子１０５を追加した構成に相当する。そして、上記容量素子１０５の一方の電極は、容量素子１０３の他方の電極に接続され、上記容量素子１０５の他方の電極は、配線２６に接続されている。なお、配線２５は、配線２４ではなく、配線２６と接続させることも可能である。なお、配線２６も配線２５も、配線２４と接続させることも可能である。
また、図４５（Ｃ）及び図４５（Ｄ）に示す半導体装置は、図４５（Ａ）及び図４５（Ｂ）に示す回路１００に加えて、配線２１に一定電圧や信号を供給する機能を有する回路２２０、配線２２に一定電圧や信号を供給する機能を有する回路２２１、配線２３に一定電圧や信号を供給する機能を有する回路２２２、配線２４に一定電圧や信号を供給する機能を有する回路２２３、配線２６に一定電圧や信号を供給する機能を有する回路２２５のうち複数の回路を、それぞれ有する。
なお、図４５では、発光素子１０４ａを用いた場合の回路１００の構成を示しているが、本発明の一態様に係る半導体装置は、図４５に示した回路１００において、発光素子１０４ａがない構成、或いは、発光素子１０４ａの代わりに負荷１０４または発光素子１０４ｂを有する構成を有していても良い。
なお、図１などに示す回路において、スイッチ１４とスイッチ９１４の一方または両方を追加して、スイッチ１４とスイッチ９１４の両方のスイッチを設けることが可能である。つまり、図１１、図３２、図３４、図４３、図４５などにスイッチ９１４を追加する、或いは、図２４、図２６、図２８、図３０、図３２、図３４などにスイッチ１４を追加することが可能である。例えば、図４６（Ａ）に示す回路１００は、図１１（Ｃ）に示した回路１００に、スイッチ９１４を追加した構成、または、図２８（Ｃ）に示した回路１００にスイッチ１４を追加した構成に相当する。図４６（Ａ）に示す回路１００では、スイッチ９１４が、トランジスタ１０１のソースまたはドレインの一方と、容量素子１０３の他方の電極または発光素子１０４ａの陽極との間の導通状態を制御する機能を有する。
なお、図４６（Ａ）において、図４４（Ｄ）、図４５などと同様に、配線２５を他の配線に接続することが可能である。例えば、図４６（Ａ）に示した回路１００において、配線２５を配線２４に接続させた場合の例を、図４６（Ｂ）に示す。
また、スイッチ１４を設ける場所は、図４６（Ａ）に限定されず、図４３と同様、他の場所に設けることも可能である。図４６（Ｃ）に示す回路１００は、図４６（Ａ）に対して、図４３（Ａ）と同様にスイッチ１４を設けた場合の例であり、スイッチ１４が、容量素子１０２の一方の電極及び容量素子１０３の一方の電極と、配線２５との間の導通状態を制御する機能を有している。
また、スイッチ１４に相当するスイッチは、１つだけでなく、複数設けることも可能である。例えば、図４６（Ｄ）に示す回路１００は、スイッチ１４の代わりに、容量素子１０３の他方の電極及び発光素子１０４ａの陽極と、配線２４との間の導通状態を制御する機能を有するスイッチ１４ａと、容量素子１０２の一方の電極及び容量素子１０３の一方の電極と、配線２５との間の導通状態を制御する機能を有するスイッチ１４ｂとを有する点において、図４６（Ａ）に示した回路１００と構成が異なる。つまり、図４６（Ｄ）は、スイッチ１４が２カ所に追加されたものであると言える。
また、図４７に示す半導体装置は、図４６に示す回路１００に加えて、配線２１に一定電圧や信号を供給する機能を有する回路２２０、配線２２に一定電圧や信号を供給する機能を有する回路２２１、配線２３に一定電圧や信号を供給する機能を有する回路２２２、配線２４に一定電圧や信号を供給する機能を有する回路２２３、配線２５に一定電圧や信号を供給する機能を有する回路２２４のうち複数の回路を、それぞれ有する。
なお、図４６及び図４７では、発光素子１０４ａを用いた場合の回路１００の構成を示しているが、本発明の一態様に係る半導体装置は、図４６及び図４７に示した回路１００において、発光素子１０４ａがない構成、或いは、発光素子１０４ａの代わりに負荷１０４または発光素子１０４ｂを有する構成を有していても良い。
なお、スイッチ１４およびスイッチ９１４を設ける構成は、図４６、図８７だけでなく、様々な構成を取ることが出来る。この場合の駆動方法は、図５、図６、図１７、図１８、図２０、図３５、図３６と同様に行うことが出来る。図４８（Ａ）に示す回路１００は、図４６（Ａ）に示した回路１００と、スイッチ１４の位置が異なる構成に相当する。図４８（Ａ）に示す回路１００では、スイッチ１４が、トランジスタ１０１のソースまたはドレインの一方と、配線２５との間の導通状態を制御する機能を有する。
また、図４８（Ａ）でも、図４４（Ｄ）や図４５と同様、配線２５を別の配線と接続することが可能であり、例えば、図４８（Ｂ）に示す回路１００は、図４６（Ａ）に示した回路１００において、配線２５を配線２４に接続させた場合の例を示す。
また、図４８（Ｃ）及び図４８（Ｄ）に示す半導体装置は、図４８（Ａ）及び図４８（Ｂ）に示す回路１００に加えて、配線２１に一定電圧や信号を供給する機能を有する回路２２０、配線２２に一定電圧や信号を供給する機能を有する回路２２１、配線２３に一定電圧や信号を供給する機能を有する回路２２２、配線２４に一定電圧や信号を供給する機能を有する回路２２３、配線２５に一定電圧や信号を供給する機能を有する回路２２４のうち複数の回路を、それぞれ有する。
なお、図４８では、発光素子１０４ａを用いた場合の回路１００の構成を示しているが、本発明の一態様に係る半導体装置は、図４８に示した回路１００において、発光素子１０４ａがない構成、或いは、発光素子１０４ａの代わりに負荷１０４または発光素子１０４ｂを有する構成を有していても良い。
図４９（Ａ）に示す回路１００は、スイッチ１４およびスイッチ９１４を設ける場合の別の例であり、図１１（Ｃ）に示した回路１００に、スイッチ９１４を追加した構成、または、図３０（Ｃ）に示した回路１００にスイッチ１４を追加した構成に相当する。図４９（Ａ）に示す回路１００では、スイッチ９１４が、トランジスタ１０１のソースまたはドレインの一方及び容量素子１０３の他方の電極と、発光素子１０４ａの陽極との間の導通状態を制御する機能を有する。
この場合の駆動方法は、図５、図６、図１７、図１８、図２０、図３５、図３６と同様に行うことが出来る。駆動方法の一例を、以下に示す。
まず、期間Ｔ１１において行われる第１の動作について説明する。期間Ｔ１１では、スイッチ１１、スイッチ９１４が非導通状態、スイッチ１２、スイッチ１３、及びスイッチ１４が導通状態である。よって、期間Ｔ１１では、容量素子１０２に電圧Ｖｉ２−Ｖｉ１が供給され、発光素子１０４ａのアノードは電位Ｖｉ１となり、トランジスタ１０１のゲートソース間電圧（Ｖｇｓ１０１）は、電圧Ｖｉ２−Ｖｉ１となる。つまり、トランジスタ１０１、及び、容量素子１０２を、初期化していることとなる。
なお、スイッチ１１は、配線２１の電位がトランジスタ１０１、及び、容量素子１０２の初期化に悪影響を及ぼさない場合には、導通状態であってもよい。その場合、スイッチ１４は、非導通状態でもよい。
なお、スイッチ１３は、非導通状態であってもよい。
なお、スイッチ９１４は、導通状態であってもよい。
期間Ｔ１２において行われる第２の動作について説明する。期間Ｔ１２では、スイッチ１１、スイッチ１４、スイッチ９１４が非導通状態、スイッチ１２及びスイッチ１３が導通状態である。スイッチ１１、スイッチ９１４、スイッチ１４が非導通状態となることで、容量素子１０２に蓄積されている電荷がトランジスタ１０１を介して放出され、トランジスタ１０１のソースの電位が上昇する。そして、トランジスタ１０１がオフ状態となると、容量素子１０２からの電荷の放出が止まる。最終的には、トランジスタ１０１の閾値電圧Ｖｔｈが容量素子１０２に保持される。よって、期間Ｔ１２では、容量素子１０２に閾値電圧Ｖｔｈが保持され、発光素子１０４ａのアノードは電位Ｖｉ２−Ｖｔｈとなり、トランジスタ１０１のゲートソース間電圧（Ｖｇｓ１０１）は、閾値電圧Ｖｔｈ（またはＶｔｈに応じた大きさの電圧）となる。つまり、トランジスタ１０１のしきい値電圧Ｖｔｈ（またはＶｔｈに応じた大きさの電圧）を取得することができる。
なお、第２の動作において、トランジスタ１０１のしきい値電圧Ｖｔｈが正か負かということに関係なく、動作させることができる。これは、トランジスタ１０１がオフ状態となるまで、トランジスタ１０１のソース電位が上昇できるからである。つまり、トランジスタ１０１のゲート電位よりも、トランジスタ１０１のソース電位の方が高くなった状態で、ようやくトランジスタ１０１がオフし、Ｖｇｓ１０１がＶｔｈとなる、ということが可能であるからである。したがって、トランジスタ１０１がエンハンスメント型（ノーマリオフ型）であっても、デプリーション型（ノーマリオン型）であっても、正常に動作させることができる。
なお、発光素子１０４ａのアノードの電位が高くなったときに、発光素子１０４ａに電流が流れないようにすることが望ましい。発光素子１０４ａに電流が流れないようにするためには、電位Ｖｉ２を低い値とすることが好適である。ただし、スイッチ９１４を非導通状態にすることにより、発光素子１０４ａに電流が流れないようにすることが可能であるため、電位Ｖｉ２は、高い値でもよい。
なお、スイッチ９１４は、導通状態であってもよい。
期間Ｔ１３において行われる第３の動作について説明する。期間Ｔ１３では、スイッチ１１及びスイッチ１４が導通状態、スイッチ１２、スイッチ１３、スイッチ９１４が非導通状態である。また、配線２１には電位Ｖｓｉｇが供給される。よって、期間Ｔ１３では、容量素子１０２に閾値電圧Ｖｔｈ（またはＶｔｈに応じた大きさの電圧）が保持され、容量素子１０３に電圧Ｖｓｉｇ−Ｖｉ１が保持され、発光素子１０４ａのアノードは電位Ｖｉ１となり、トランジスタ１０１のゲートの電位は電位Ｖｓｉｇ＋Ｖｔｈとなり、トランジスタ１０１のゲートソース間電圧（Ｖｇｓ１０１）は電圧Ｖｓｉｇ＋Ｖｔｈ−Ｖｉ１となる。したがって、電位Ｖｓｉｇを容量素子１０３に入力することが出来る。または、容量素子１０２の電圧と容量素子１０３の電圧との和が、トランジスタ１０１のゲートソース間電圧となるようにすることが出来る。
なお、このとき、スイッチ１４を、非導通状態とすることも可能である。
なお、スイッチ９１４は、導通状態であってもよい。
期間Ｔ１４において行われる第４の動作について説明する。期間Ｔ１４では、スイッチ１１、スイッチ１２、スイッチ１３、及びスイッチ１４が非導通状態であり、スイッチ９１４は導通状態である。よって、期間Ｔ１４では、容量素子１０２に閾値電圧Ｖｔｈが保持され、容量素子１０３に電圧Ｖｓｉｇ−Ｖｉ１が保持され、発光素子１０４ａのアノードは電位Ｖｅｌとなり、トランジスタ１０１のゲートの電位は電位Ｖｓｉｇ＋Ｖｔｈ＋Ｖｅｌとなり、トランジスタ１０１のゲートソース間電圧（Ｖｇｓ１０１）は電圧Ｖｓｉｇ＋Ｖｔｈ−Ｖｉ１となる。したがって、電位Ｖｓｉｇに応じた大きさの電流を発光素子１０４ａに流すことができ、電位Ｖｓｉｇに応じた輝度で発光素子１０４ａを発光させることができる。
なお、第４の動作の一部の期間において、強制的にトランジスタ１０１がオフ状態になることや、発光素子１０４ａに電流が流れないようにして、発光素子１０４ａが発光しないような状況にすることも可能である。つまり、非発光期間を設けることも可能である。例えば、スイッチ１２をオンにすることにより、トランジスタ１０１をオフ状態にすることが可能である。または、スイッチ１４をオンにすることにより、発光素子１０４ａに電流が流れないようにすることが可能である。または、スイッチ９１４をオフにすることにより、発光素子１０４ａに電流が流れないようにすることが可能である。
なお、上記第３の動作が行われる期間Ｔ１３の後、上記第４の動作が行われる期間Ｔ１４の前に、第６の動作が行われる期間Ｔ１６を設けても良い。
期間Ｔ１６において行われる第６の動作について説明する。期間Ｔ１６では、スイッチ１２が導通状態、スイッチ１１、スイッチ１３、スイッチ９１４及びスイッチ１４が非導通状態である。よって、期間Ｔ１６では、トランジスタ１０１のゲートソース間電圧（Ｖｇｓ１０１）は、電圧Ｖｓｉｇ＋Ｖｔｈ−Ｖｉ１−Ｖαとなる。
第６の動作で、電位Ｖαは、発光素子１０４ａのアノードが電気的に浮遊状態（フローティング状態）となることで変動する電位である。電位Ｖαは、トランジスタ１０１がオフであるならば、発光素子１０４ａの容量値と、容量素子１０２及び容量素子１０３の容量値の比に応じて、その値が定まる。しかし、電位Ｖｓｉｇの高さによっては、トランジスタ１０１がオンするので、トランジスタ１０１を介して発光素子１０４ａのアノードに電荷が流入してしまう。よって、電位Ｖαは、上記静電容量の比によってのみ決まらず、発光素子１０４ａのアノードに流入する電荷によっても、その値が変化する。
なお、スイッチ１２とスイッチ１３とは、同じタイミングで、オンオフを制御されることが可能である。よって、スイッチ１２とスイッチ１３とを同じ極性のトランジスタを用いて構成した場合、図１５と同様に、トランジスタのゲートを互いに接続させることが可能である。
また、配線２２や配線２５は、他の様々な配線と接続させることが可能である。例えば、図４９（Ｂ）に示す回路１００は、図４９（Ａ）に示した回路１００において、配線２５が配線２４に接続されている場合を示す。
また、図８、図９、図２１、図２２などと同様に、容量素子１０５を追加して設けることも可能であり、例えば、図４９（Ｃ）に示す回路１００は、図４９（Ａ）に示した回路１００に、容量素子１０５を追加した構成に相当する。そして、上記容量素子１０５の一方の電極は、容量素子１０３の他方の電極に接続され、上記容量素子１０５の他方の電極は、配線２６に接続されている。
また、図４９（Ｃ）とは異なる配置で容量素子１０５を設けた場合の例として、図４９（Ｄ）に示す回路１００は、図４９（Ａ）に示した回路１００に、容量素子１０５を追加した構成に相当する。そして、上記容量素子１０５の一方の電極は、発光素子１０４ａの陽極に接続され、上記容量素子１０５の他方の電極は、配線２６に接続されている。
また、図５０に示す半導体装置は、図４９に示す回路１００に加えて、配線２１に一定電圧や信号を供給する機能を有する回路２２０、配線２２に一定電圧や信号を供給する機能を有する回路２２１、配線２３に一定電圧や信号を供給する機能を有する回路２２２、配線２４に一定電圧や信号を供給する機能を有する回路２２３、配線２５に一定電圧や信号を供給する機能を有する回路２２４、配線２６に一定電圧や信号を供給する機能を有する回路２２５のうち複数の回路を、それぞれ有する。
なお、図４９及び図５０では、発光素子１０４ａを用いた場合の回路１００の構成を示しているが、本発明の一態様に係る半導体装置は、図４９及び図５０に示した回路１００において、発光素子１０４ａがない構成、或いは、発光素子１０４ａの代わりに負荷１０４または発光素子１０４ｂを有する構成を有していても良い。
なお、図４９（Ｃ）及び図４９（Ｄ）においても、図８、図２１、図４３、図４５、図４６などと同様に、配線２２、配線２３、配線２４、配線２５、配線２６などは、互いに接続することが可能である。
なお、図４９では、容量素子１０５を１つ追加した場合を示したが、本発明の実施形態の一態様は、これに限定されない。容量素子１０５を追加した回路１００において、さらに多くの容量素子を追加することが可能である。例えば、図５１（Ａ）に示す回路１００は、図４９（Ａ）に示した回路１００に、容量素子１０５ａ及び容量素子１０５ｂを追加した構成に相当する。そして、上記容量素子１０５ａの一方の電極は、容量素子１０３の他方の電極に接続され、上記容量素子１０５ａの他方の電極は、配線２６に接続されている。上記容量素子１０５ｂの一方の電極は、発光素子１０４ａの陽極に接続され、上記容量素子１０５ｂの他方の電極は、配線２７に接続されている。
また、配線２５は、他の配線と接続させることが可能であり、例えば、図５１（Ｂ）に示す回路１００は、図５０（Ｃ）に示した回路１００において、配線２５を配線２４に接続した構成に相当する。
また、図５１（Ｃ）に示す回路１００は、図５０（Ｄ）に示した回路１００において、配線２５を配線２４に接続した構成に相当する。
また、図５１（Ｄ）に示す回路１００は、図５１（Ａ）に示した回路１００において、配線２５を配線２４に接続した構成に相当する。
また、図５２に示す半導体装置は、図５１に示す回路１００に加えて、配線２１に一定電圧や信号を供給する機能を有する回路２２０、配線２２に一定電圧や信号を供給する機能を有する回路２２１、配線２３に一定電圧や信号を供給する機能を有する回路２２２、配線２４に一定電圧や信号を供給する機能を有する回路２２３、配線２５に一定電圧や信号を供給する機能を有する回路２２４、配線２６に一定電圧や信号を供給する機能を有する回路２２５、配線２７に一定電圧や信号を供給する機能を有する回路２２６のうち複数の回路を、それぞれ有する。
回路２２６の例としては、電源回路などがある。したがって、配線２７は、所定の電位を、伝えることが出来る機能、または、供給することが出来る機能を有している。または、配線２７は、容量用配線としての機能を有している。なお、配線２７の電位は、一定の電位であることが望ましいが、本発明の実施形態の一態様は、これに限定されず、パルス信号のように変動してもよい。なお、配線２７は、他の配線と接続させることが可能である。例えば、配線２５、配線２４、配線２２、配線２６、配線２３、ゲート信号線、他の回路１００の配線など、さまざまな配線と接続させることが可能である。
なお、図５１及び図５２では、発光素子１０４ａを用いた場合の回路１００の構成を示しているが、本発明の一態様に係る半導体装置は、図５１及び図５２に示した回路１００において、発光素子１０４ａがない構成、或いは、発光素子１０４ａの代わりに負荷１０４または発光素子１０４ｂを有する構成を有していても良い。
なお、これまでに述べた様々な回路において、配線２２は、他の配線と接続させることが可能である。その結果、配線の数を低減することが可能となる。例えば、配線２２を、配線２１、配線２３、配線２３ａ、配線２３ｂ、配線２４、配線２５、配線２６、配線２７などと接続させることが可能である。または、配線２２を、走査線、ゲート線、トランジスタのゲートと接続された配線などと接続させることが可能である。一例としては、図５３（Ａ）に示す回路１００は、図１１（Ｃ）に示した回路１００において、配線２２を配線２１に接続した構成を示す。
同様に、図５３（Ｂ）に示す回路１００は、図１（Ｃ）に示した回路１００において、配線２２を配線２１に接続した構成を示す。
また、図８、図９、図２１、図２２などと同様に、容量素子１０５を追加することも可能である。例えば、図５３（Ｃ）に示す回路１００は、図５３（Ａ）に示した回路１００に、容量素子１０５を追加した構成、または、図２１（Ａ）に示した回路１００において配線２２を配線２１に接続した構成に相当する。
また、図４３などにおいても同様に、配線２２を配線２１と接続させることが可能である。例えば、図５３（Ｄ）に示す回路１００は、図４３（Ｂ）に示した回路１００において、での配線２２を配線２１と接続した構成となっている。
また、図５４に示す半導体装置は、図５３に示す回路１００に加えて、配線２１に一定電圧や信号を供給する機能を有する回路２２０、配線２３に一定電圧や信号を供給する機能を有する回路２２２、配線２４に一定電圧や信号を供給する機能を有する回路２２３、配線２５に一定電圧や信号を供給する機能を有する回路２２４、配線２６に一定電圧や信号を供給する機能を有する回路２２５のうち複数の回路を、それぞれ有する。
なお、図５３及び図５４では、発光素子１０４ａを用いた場合の回路１００の構成を示しているが、本発明の一態様に係る半導体装置は、図５３及び図５４に示した回路１００において、発光素子１０４ａがない構成、或いは、発光素子１０４ａの代わりに負荷１０４または発光素子１０４ｂを有する構成を有していても良い。
なお、ある配線が第１の配線と接続されている場合、第２の配線も第１の配線と接続されたり、第３の配線と接続されることが可能である。例えば、配線２２が、ある一つの配線と接続されている場合、配線２５も他の一つの配線と接続されることが可能である。例えば、図５５（Ａ）に示す回路１００は、図１１（Ｃ）に示した回路１００において、配線２２が配線２１に接続され、配線２５が配線２４に接続されている構成、図５４（Ａ）に示した回路１００において、配線２５が配線２４に接続されている構成、または、図４５（Ａ）に示した回路１００において、配線２２が配線２１に接続されている構成を示す。
また、図８、図９、図２１、図２２などと同様に、容量素子１０５を追加することも可能である。例えば、図５５（Ｂ）に示す回路１００は、図５５（Ａ）に示した回路１００に、容量素子１０５を追加した構成、または、図４５（Ｂ）に示した回路１００において配線２２が配線２１に接続された構成に相当する。
また、スイッチ１４の位置を変更した場合にも適用することが可能であり、図５５（Ｃ）に示す回路１００は、図４３（Ｅ）に示した回路１００において、配線２２が配線２１に接続された構成を示す。
また、図５６に示す半導体装置は、図５５に示す回路１００に加えて、配線２１に一定電圧や信号を供給する機能を有する回路２２０、配線２３に一定電圧や信号を供給する機能を有する回路２２２、配線２４に一定電圧や信号を供給する機能を有する回路２２３、配線２６に一定電圧や信号を供給する機能を有する回路２２５のうち複数の回路を、それぞれ有する。
なお、図５５及び図５６では、発光素子１０４ａを用いた場合の回路１００の構成を示しているが、本発明の一態様に係る半導体装置は、図５５及び図５６に示した回路１００において、発光素子１０４ａがない構成、或いは、発光素子１０４ａの代わりに負荷１０４または発光素子１０４ｂを有する構成を有していても良い。
また、図５７（Ａ）に示す回路１００は、図４６（Ａ）に示した回路１００において、配線２２が配線２１に接続された例を示す。
また、図５７（Ｂ）に示す回路１００は、図２８（Ｃ）に示した回路１００において、配線２２が配線２１に接続された例を示す。
また、図８、図９、図２１、図２２などと同様に、スイッチ９１４を追加することも可能である。例えば、図５７（Ｃ）に示す回路１００は、図５３（Ｃ）に示した回路１００に、スイッチ９１４を追加した構成に相当する。
また、図５７（Ｄ）に示す回路１００は、図５３（Ｄ）に示した回路１００に、スイッチ９１４を追加した構成、または、図５７（Ｃ）におけるスイッチ１４の配置を変更した構成に相当する。
また、図５８に示す半導体装置は、図５７に示す回路１００に加えて、配線２１に一定電圧や信号を供給する機能を有する回路２２０、配線２３に一定電圧や信号を供給する機能を有する回路２２２、配線２４に一定電圧や信号を供給する機能を有する回路２２３、配線２５に一定電圧や信号を供給する機能を有する回路２２４、配線２６に一定電圧や信号を供給する機能を有する回路２２５のうち複数の回路を、それぞれ有する。
なお、図５７及び図５８では、発光素子１０４ａを用いた場合の回路１００の構成を示しているが、本発明の一態様に係る半導体装置は、図５７及び図５８に示した回路１００において、発光素子１０４ａがない構成、或いは、発光素子１０４ａの代わりに負荷１０４または発光素子１０４ｂを有する構成を有していても良い。
また、図５９（Ａ）に示す回路１００は、図５７（Ａ）に示した回路１００において、配線２５を配線２４に接続した場合の構成を示す。
また、図５９（Ｂ）に示す回路１００は、図５７（Ｃ）に示した回路１００において、配線２５を配線２４に接続した場合の構成を示す。
また、図５９（Ｃ）に示す回路１００は、図５７（Ｄ）に示した回路１００において、配線２５を配線２４に接続した場合の構成を示す。
また、図６０に示す半導体装置は、図５９に示す回路１００に加えて、配線２１に一定電圧や信号を供給する機能を有する回路２２０、配線２３に一定電圧や信号を供給する機能を有する回路２２２、配線２４に一定電圧や信号を供給する機能を有する回路２２３、配線２６に一定電圧や信号を供給する機能を有する回路２２５のうち複数の回路を、それぞれ有する。
なお、図５９及び図６０では、発光素子１０４ａを用いた場合の回路１００の構成を示しているが、本発明の一態様に係る半導体装置は、図５９及び図６０に示した回路１００において、発光素子１０４ａがない構成、或いは、発光素子１０４ａの代わりに負荷１０４または発光素子１０４ｂを有する構成を有していても良い。
なお、配線２２は、配線２１以外の配線と接続することが可能である。例えば、配線２２は、配線２４と接続することも可能である。例えば、図６１（Ａ）に示す回路１００は、図１１（Ｃ）に示した回路１００において、配線２２が配線２４と接続された構成を示す。
また、図６１（Ｂ）に示す回路１００は、図１（Ｃ）に示した回路１００において、配線２２が配線２４と接続された構成を示す。
また、図６１（Ｃ）に示す回路１００は、図２１（Ａ）に示した回路１００において、配線２２が配線２４と接続された構成を示す。
また、図６１（Ｄ）に示す回路１００は、図４３（Ａ）に示した回路１００において、配線２２が配線２４と接続された構成を示す。
また、図６２に示す半導体装置は、図６１に示す回路１００に加えて、配線２１に一定電圧や信号を供給する機能を有する回路２２０、配線２３に一定電圧や信号を供給する機能を有する回路２２２、配線２４に一定電圧や信号を供給する機能を有する回路２２３、配線２５に一定電圧や信号を供給する機能を有する回路２２４、配線２６に一定電圧や信号を供給する機能を有する回路２２５のうち複数の回路を、それぞれ有する。
なお、図６１及び図６２では、発光素子１０４ａを用いた場合の回路１００の構成を示しているが、本発明の一態様に係る半導体装置は、図６１及び図６２に示した回路１００において、発光素子１０４ａがない構成、或いは、発光素子１０４ａの代わりに負荷１０４または発光素子１０４ｂを有する構成を有していても良い。
また、図８、図９、図２１、図２２などと同様に、容量素子１０５を追加することも可能である。例えば、図６３（Ａ）に示す回路１００は、図６１（Ｂ）に示した回路１００に、容量素子１０５を追加した構成、または、図８（Ａ）に示した回路１００において、配線２２を配線２４に接続した構成に相当する。
また、図６３（Ｂ）に示す回路１００は、図４６（Ａ）に示した回路１００において、配線２２を配線２４に接続した構成に相当する。
また、図６３（Ｃ）に示す回路１００は、図２８（Ｃ）に示した回路１００において、配線２２を配線２４に接続した構成に相当する。
また、図６３（Ｄ）に示す回路１００は、図６３（Ｃ）に示した回路１００に示した回路１００に、図８、図９、図２１、図２２などと同様に、容量素子１０５を追加した構成に相当する。
また、図６４に示す半導体装置は、図６３に示す回路１００に加えて、配線２１に一定電圧や信号を供給する機能を有する回路２２０、配線２３に一定電圧や信号を供給する機能を有する回路２２２、配線２４に一定電圧や信号を供給する機能を有する回路２２３、配線２５に一定電圧や信号を供給する機能を有する回路２２４、配線２６に一定電圧や信号を供給する機能を有する回路２２５のうち複数の回路を、それぞれ有する。
なお、図６３及び図６４では、発光素子１０４ａを用いた場合の回路１００の構成を示しているが、本発明の一態様に係る半導体装置は、図６３及び図６４に示した回路１００において、発光素子１０４ａがない構成、或いは、発光素子１０４ａの代わりに負荷１０４または発光素子１０４ｂを有する構成を有していても良い。
また、図６５（Ａ）に示す回路１００は、図６１（Ｄ）に示した回路１００に、スイッチ９１４を追加した構成に相当する。図６５（Ａ）に示す回路１００では、スイッチ９１４が、トランジスタ１０１のソースまたはドレインの一方と、容量素子１０３の他方の電極及び発光素子１０４ａの陽極との間の導通状態を制御する機能を有する。
また、図６５（Ｂ）に示す回路１００は、図６１（Ａ）に示した回路１００において、配線２５が配線２４に接続された例を示す。
また、図６５（Ｃ）に示す回路１００は、図６１（Ｃ）に示した回路１００において、配線２５が配線２４に接続された例を示す。
また、図６５（Ｄ）に示す回路１００は、図６１（Ｄ）に示した回路１００において、配線２５が配線２４に接続された例を示す。
また、図６６に示す半導体装置は、図６５に示す回路１００に加えて、配線２１に一定電圧や信号を供給する機能を有する回路２２０、配線２３に一定電圧や信号を供給する機能を有する回路２２２、配線２４に一定電圧や信号を供給する機能を有する回路２２３、配線２５に一定電圧や信号を供給する機能を有する回路２２４、配線２６に一定電圧や信号を供給する機能を有する回路２２５のうち複数の回路を、それぞれ有する。
なお、図６５及び図６６では、発光素子１０４ａを用いた場合の回路１００の構成を示しているが、本発明の一態様に係る半導体装置は、図６５及び図６６に示した回路１００において、発光素子１０４ａがない構成、或いは、発光素子１０４ａの代わりに負荷１０４または発光素子１０４ｂを有する構成を有していても良い。
また、図６７（Ａ）に示す回路１００は、図６５（Ａ）に示した回路１００において、図８、図９、図２１、図２２などと同様に、容量素子１０５を追加した構成に相当する。
また、図６７（Ｂ）に示す回路１００は、図６５（Ｄ）に示した回路１００において、図８、図９、図２１、図２２などと同様に、容量素子１０５を追加した構成に相当する。
また、図６７（Ｃ）に示す回路１００は、図６３（Ｃ）に示した回路１００において、図８、図９、図２１、図２２などと同様に、容量素子１０５を追加した構成に相当する。
また、図６８に示す半導体装置は、図６７に示す回路１００に加えて、配線２１に一定電圧や信号を供給する機能を有する回路２２０、配線２３に一定電圧や信号を供給する機能を有する回路２２２、配線２４に一定電圧や信号を供給する機能を有する回路２２３、配線２５に一定電圧や信号を供給する機能を有する回路２２４、配線２６に一定電圧や信号を供給する機能を有する回路２２５のうち複数の回路を、それぞれ有する。
なお、図６７及び図６８では、発光素子１０４ａを用いた場合の回路１００の構成を示しているが、本発明の一態様に係る半導体装置は、図６７及び図６８に示した回路１００において、発光素子１０４ａがない構成、或いは、発光素子１０４ａの代わりに負荷１０４または発光素子１０４ｂを有する構成を有していても良い。
なお、図３２で示す回路１００においても、これまでに述べた図と同様に、スイッチ１４、スイッチ９１４、容量素子１０５などを追加する事が可能である。または、図３２で示す回路１００においても、様々な配線を、別の様々な配線に接続させて、配線の数を減らすことが可能である。例えば、図６９（Ａ）乃至図６９（Ｄ）に示す回路１００は、図１１と同様に、図３２（Ａ）乃至図３２（Ｄ）に示した回路１００に、スイッチ１４を追加した構成に、それぞれ相当する。
また、本発明の一態様に係る半導体装置は、図６９（Ａ）乃至図６９（Ｄ）に示した回路１００に加えて、回路１００に各種の一定電圧や信号を供給する機能を有する回路を、さらに有していても良い。
図７０（Ａ）乃至図７０（Ｄ）に示す半導体装置は、図６９（Ａ）乃至図６９（Ｄ）に示す回路１００に加えて、配線２１に一定電圧や信号を供給する機能を有する回路２２０と、配線２２に一定電圧や信号を供給する機能を有する回路２２１と、配線２３ａに一定電圧や信号を供給する機能を有する回路２２２ａと、配線２３ｂに一定電圧や信号を供給する機能を有する回路２２２ｂと、配線２４に一定電圧や信号を供給する機能を有する回路２２３と、配線２５に一定電圧や信号を供給する機能を有する回路２２４とを、それぞれ有する。
なお、図７０（Ａ）乃至図７０（Ｄ）では、半導体装置が、回路１００に加えて、回路２２０、回路２２１、回路２２２ａ、回路２２２ｂ、回路２２３、及び回路２２４を有する場合を一例として示しているが、本発明の一態様に係る半導体装置は、必ずしも回路１００に加えて、回路２２０、回路２２１、回路２２２ａ、回路２２２ｂ、回路２２３、及び回路２２４を全て有する必要はなく、そのいずれか一つまたは複数だけを有していても良い。
また、図７３（Ａ）に示す回路１００は、図３２（Ｃ）に示す回路１００に、スイッチ９１４を追加した構成に相当する。そして、スイッチ９１４は、トランジスタ１０１のソースまたはドレインの一方と、容量素子１０３の他方の電極及び発光素子１０４ａの陽極との間の導通状態を制御する機能を有する。
また、図７３（Ｂ）に示す回路１００は、図６９（Ｃ）に示した回路１００に、スイッチ９１４を追加した構成に相当する。そして、スイッチ９１４は、トランジスタ１０１のソースまたはドレインの一方と、容量素子１０３の他方の電極及び発光素子１０４ａの陽極との間の導通状態を制御する機能を有する。
また、本発明の一態様に係る半導体装置は、図７３（Ａ）及び図７３（Ｂ）に示した回路１００に加えて、回路１００に各種一定電圧や信号を供給する機能を有する回路を、さらに有していても良い。
図７３（Ｃ）及び図７３（Ｄ）に示す半導体装置は、図７３（Ａ）及び図７３（Ｂ）に示す回路１００に加えて、配線２１に一定電圧や信号を供給する機能を有する回路２２０と、配線２２に一定電圧や信号を供給する機能を有する回路２２１と、配線２３ａに一定電圧や信号を供給する機能を有する回路２２２ａと、配線２３ｂに一定電圧や信号を供給する機能を有する回路２２２ｂと、配線２４に一定電圧や信号を供給する機能を有する回路２２３と、配線２５に一定電圧や信号を供給する機能を有する回路２２４とを、それぞれ有する。
なお、図７３（Ｃ）及び図７３（Ｄ）では、半導体装置が、回路１００に加えて、回路２２０、回路２２１、回路２２２ａ、回路２２２ｂ、回路２２３、及び回路２２４を有する場合を一例として示しているが、本発明の一態様に係る半導体装置は、必ずしも回路１００に加えて、回路２２０、回路２２１、回路２２２ａ、回路２２２ｂ、回路２２３、及び回路２２４を全て有する必要はなく、そのいずれか一つまたは複数だけを有していても良い。
なお、図３４で示す回路１００においても、これまでに述べた図と同様に、スイッチ１４、スイッチ９１４、容量素子１０５などを追加する事が可能である。または、図３４で示す回路１００においても、様々な配線を、別の様々な配線に接続させて、配線の数を減らすことが可能である。例えば、図７１（Ａ）乃至図７１（Ｄ）に、図３４（Ａ）乃至図３４（Ｄ）に示した回路１００の配置例をそれぞれ示す。
図７１（Ｃ）に示す回路１００を例に挙げて、本発明の一態様に係る半導体装置の動作の一例について説明する。
図７１（Ｃ）に示す回路１００の動作は、主に第１の動作、第２の動作、第３の動作、第４の動作に分けることができる。ただし、これに限定されず、新たな動作の追加、或いは、一部の動作の削除も可能である。
まず、期間Ｔ１１において行われる第１の動作について説明する。期間Ｔ１１では、図７２（Ａ）に示すように、スイッチ１１、スイッチ１３、及びスイッチ１４が非導通状態、スイッチ１２が導通状態である。また、配線２３には電位Ｖｉ１が供給される。よって、期間Ｔ１１では、発光素子１０４ａのアノードは電位Ｖｉ１となり、トランジスタ１０１のゲートソース間電圧（Ｖｇｓ１０１）は、電圧Ｖｉ２−Ｖｉ１となる。
なお、図７２（Ａ）では、スイッチ１１が非導通状態の場合を一例として示しているが、スイッチ１１は導通状態であっても良い。また、図７２（Ａ）では、スイッチ１４が非導通状態の場合を一例として示しているが、スイッチ１４は導通状態であっても良い。この場合、配線２５には電位Ｖｉ３が供給されるものとする。そして、発光素子１０４ａのアノードは電位Ｖｉ３となり、トランジスタ１０１のゲートソース間電圧（Ｖｇｓ１０１）は、電圧Ｖｉ２−Ｖｉ３となる。また、スイッチ１３が導通状態であってもよい。
期間Ｔ１２において行われる第２の動作について説明する。期間Ｔ１２では、図７２（Ｂ）に示すように、スイッチ１１及びスイッチ１４が非導通状態、スイッチ１２及びスイッチ１３が導通状態となる。また、配線２３には電位ＶＤＤ、または、電位Ｖｉ１よりは高い電位が供給される。配線２３に電位ＶＤＤが供給されることで、容量素子１０２に蓄積されている電荷が放出され、最終的には、トランジスタ１０１の閾値電圧Ｖｔｈが容量素子１０２に保持される。よって、期間Ｔ１２では、容量素子１０２に閾値電圧Ｖｔｈが保持され、発光素子１０４ａのアノードは電位Ｖｉ２−Ｖｔｈとなり、トランジスタ１０１のゲートソース間電圧（Ｖｇｓ１０１）は、閾値電圧Ｖｔｈとなる。
期間Ｔ１３において行われる第３の動作について説明する。期間Ｔ１３では、図７２（Ｃ）に示すように、スイッチ１１及びスイッチ１４が導通状態、スイッチ１２及びスイッチ１３が非導通状態となる。また、配線２１には電位Ｖｓｉｇが供給され、配線２３には電位ＶＤＤが供給され、配線２５には電位Ｖｉ３が供給される。よって、期間Ｔ１３では、容量素子１０２に閾値電圧Ｖｔｈが保持され、容量素子１０３に電圧Ｖｓｉｇ−Ｖｉ３が保持され、発光素子１０４ａのアノードは電位Ｖｉ３となり、トランジスタ１０１のゲートの電位は電位Ｖｓｉｇ＋Ｖｔｈとなり、トランジスタ１０１のゲートソース間電圧（Ｖｇｓ１０１）は電圧Ｖｓｉｇ＋Ｖｔｈ−Ｖｉ３となる。また、スイッチ１４が非導通状態であってもよい。
期間Ｔ１４において行われる第４の動作について説明する。期間Ｔ１４では、図７２（Ｄ）に示すように、スイッチ１１、スイッチ１２、スイッチ１３、及びスイッチ１４が非導通状態となる。また、配線２３には電位ＶＤＤが供給される。よって、期間Ｔ１４では、容量素子１０２に閾値電圧Ｖｔｈが保持され、容量素子１０３に電圧Ｖｓｉｇ−Ｖｉ３が保持され、発光素子１０４ａのアノードは電位Ｖｅｌとなり、トランジスタ１０１のゲートの電位は電位Ｖｓｉｇ＋Ｖｔｈ−Ｖｉ３＋Ｖｅｌとなり、トランジスタ１０１のゲートソース間電圧（Ｖｇｓ１０１）は電圧Ｖｓｉｇ＋Ｖｔｈ−Ｖｉ３となる。
なお、電位Ｖｅｌは、トランジスタ１０１を介して、発光素子１０４ａに電流を流す際に設定される電位である。具体的には、電位ＶＤＤと電位Ｖｃａｔの間の電位に設定されることとなる。
上記第４の動作では、トランジスタ１０１のゲートソース間電圧（Ｖｇｓ１０１）を、電圧Ｖｓｉｇ＋Ｖｔｈ−Ｖｉ３とし、トランジスタ１０１の閾値電圧Ｖｔｈを加味した値に設定することができる。従って、上記構成により、トランジスタ１０１の閾値電圧Ｖｔｈのばらつきが、発光素子１０４ａに供給する電流値に影響を及ぼすのを防ぐことができる。または、トランジスタ１０１が劣化して、閾値電圧Ｖｔｈが変化しても、上記変化が発光素子１０４ａに供給する電流値に影響を及ぼすのを防ぐことができる。よって、表示ムラを低減でき、質の良い表示を行うことができる。
なお、本発明の一態様に係る半導体装置では、第２の動作において、トランジスタ１０１のゲートを電位Ｖｉ２に保つ。上記動作により、トランジスタ１０１がノーマリオンであっても、すなわち閾値電圧Ｖｔｈがマイナスの値を有していても、トランジスタ１０１において、ソースの電位がゲートの電位Ｖｉ２よりも高くなるまで容量素子１０２に蓄積されている電荷を放出することができる。よって、本発明の一態様に係る半導体装置では、トランジスタ１０１がノーマリオンであっても、上記第４の動作において、トランジスタ１０１の閾値電圧Ｖｔｈを加味した値になるよう、トランジスタ１０１のゲートソース間電圧（Ｖｇｓ１０１）を設定することができる。
本実施の形態は、ある配線を、他の様々な配線、例えば、配線２１、配線２２、配線２３、配線２４、配線２５、配線２６、配線２７、または、別の回路１００の配線、走査線、ゲート線、トランジスタのゲートと接続された配線などに接続させた場合について示した。これにより、配線の数を減らすことが出来る。または、ある回路１００に、別のスイッチや別の素子、例えば、スイッチ９１４、スイッチ８１４、スイッチ１４、容量素子１０５などを追加した構成について示した。つまり、本実施の形態は、他の実施の形態の一部または全部について、変更、追加、修正、削除、応用、上位概念化、又は、下位概念化したものに相当する。したがって、本実施の形態の一部または全部について、他の実施の形態の一部または全部と自由に組み合わせる、適用する、或いは置き換えて実施することができる。
（実施の形態４）
図７４乃至図７６に、本発明の一態様に係る半導体装置における、各種配線の配置例を示す。
図７４（Ａ）では、ｉ列ｊ行目の回路１００（ｉ、ｊ）及びｉ列ｊ＋１行目の回路１００（ｉ、ｊ＋１）が、一の配線２１及び一の配線２３を共有している。また、ｉ＋１列ｊ行目の回路１００（ｉ＋１、ｊ）及びｉ＋１列ｊ＋１行目の回路１００（ｉ＋１、ｊ＋１）が、一の配線２１及び一の配線２３を共有している。
図７４（Ｂ）では、ｉ列ｊ行目の回路１００（ｉ、ｊ）及びｉ列ｊ＋１行目の回路１００（ｉ、ｊ＋１）が、一の配線２１を共有している。また、ｉ＋１列ｊ行目の回路１００（ｉ＋１、ｊ）及びｉ＋１列ｊ＋１行目の回路１００（ｉ＋１、ｊ＋１）が、一の配線２１を共有している。また、ｉ列ｊ行目の回路１００（ｉ、ｊ）及びｉ＋１列ｊ行目の回路１００（ｉ＋１、ｊ）が、一の配線２３を共有している。また、ｉ列ｊ＋１行目の回路１００（ｉ、ｊ＋１）及びｉ＋１列ｊ＋１行目の回路１００（ｉ＋１、ｊ＋１）が、一の配線２３を共有している。
図７４（Ｃ）では、ｉ列ｊ行目の回路１００（ｉ、ｊ）及びｉ列ｊ＋１行目の回路１００（ｉ、ｊ＋１）が、一の配線２１を共有している。また、ｉ＋１列ｊ行目の回路１００（ｉ＋１、ｊ）及びｉ＋１列ｊ＋１行目の回路１００（ｉ＋１、ｊ＋１）が、一の配線２１を共有している。また、ｉ列ｊ行目の回路１００（ｉ、ｊ）及びｉ＋１列ｊ行目の回路１００（ｉ＋１、ｊ）が、一の配線２３を共有している。また、ｉ列ｊ＋１行目の回路１００（ｉ、ｊ＋１）及びｉ＋１列ｊ＋１行目の回路１００（ｉ＋１、ｊ＋１）が、一の配線２３を共有している。また、ｉ列ｊ行目の回路１００（ｉ、ｊ）及びｉ列ｊ＋１行目の回路１００（ｉ、ｊ＋１）が、一の配線２３を共有している。また、ｉ＋１列ｊ行目の回路１００（ｉ＋１、ｊ）及びｉ＋１列ｊ＋１行目の回路１００（ｉ＋１、ｊ＋１）が、一の配線２３を共有している。そして、これらの配線２３は、互いに接続されている。
図７４（Ｄ）では、ｉ列ｊ行目の回路１００（ｉ、ｊ）及びｉ列ｊ＋１行目の回路１００（ｉ、ｊ＋１）が、一の配線２１を共有している。また、ｉ＋１列ｊ行目の回路１００（ｉ＋１、ｊ）及びｉ＋１列ｊ＋１行目の回路１００（ｉ＋１、ｊ＋１）が、一の配線２１を共有している。また、ｉ列ｊ行目の回路１００（ｉ、ｊ）、ｉ列ｊ＋１行目の回路１００（ｉ、ｊ＋１）、ｉ＋１列ｊ行目の回路１００（ｉ＋１、ｊ）、及びｉ＋１列ｊ＋１行目の回路１００（ｉ＋１、ｊ＋１）が、一の配線２３を共有している。そして、配線２３は、配線２１と並んで配置されている。
図７４（Ｅ）では、ｉ列ｊ行目の回路１００（ｉ、ｊ）及びｉ列ｊ＋１行目の回路１００（ｉ、ｊ＋１）が、一の配線２１を共有している。また、ｉ＋１列ｊ行目の回路１００（ｉ＋１、ｊ）及びｉ＋１列ｊ＋１行目の回路１００（ｉ＋１、ｊ＋１）が、一の配線２１を共有している。また、ｉ列ｊ行目の回路１００（ｉ、ｊ）、ｉ列ｊ＋１行目の回路１００（ｉ、ｊ＋１）、ｉ＋１列ｊ行目の回路１００（ｉ＋１、ｊ）、及びｉ＋１列ｊ＋１行目の回路１００（ｉ＋１、ｊ＋１）が、一の配線２３を共有している。そして、配線２３は、配線２１と交差するように配置されている。
図７４（Ｆ）では、ｉ列ｊ行目の回路１００（ｉ、ｊ）及びｉ列ｊ＋１行目の回路１００（ｉ、ｊ＋１）が、一の配線２１を共有している。また、ｉ＋１列ｊ行目の回路１００（ｉ＋１、ｊ）及びｉ＋１列ｊ＋１行目の回路１００（ｉ＋１、ｊ＋１）が、一の配線２１を共有している。また、ｉ列ｊ行目の回路１００（ｉ、ｊ）、ｉ列ｊ＋１行目の回路１００（ｉ、ｊ＋１）、ｉ＋１列ｊ行目の回路１００（ｉ＋１、ｊ）、及びｉ＋１列ｊ＋１行目の回路１００（ｉ＋１、ｊ＋１）が、２つの配線２３を共有している。そして、上記２つの配線２３は、交差するように配置されており、互いに接続されている。
図７５（Ａ）では、ｉ列ｊ行目の回路１００（ｉ、ｊ）及びｉ列ｊ＋１行目の回路１００（ｉ、ｊ＋１）が、一の配線２１、一の配線２２、及び一の配線２３を共有している。また、ｉ＋１列ｊ行目の回路１００（ｉ＋１、ｊ）及びｉ＋１列ｊ＋１行目の回路１００（ｉ＋１、ｊ＋１）が、一の配線２１、一の配線２２、及び一の配線２３を共有している。
図７５（Ｂ）では、ｉ列ｊ行目の回路１００（ｉ、ｊ）及びｉ列ｊ＋１行目の回路１００（ｉ、ｊ＋１）が、一の配線２１及び一の配線２２を共有している。また、ｉ＋１列ｊ行目の回路１００（ｉ＋１、ｊ）及びｉ＋１列ｊ＋１行目の回路１００（ｉ＋１、ｊ＋１）が、一の配線２１及び一の配線２２を共有している。また、ｉ列ｊ行目の回路１００（ｉ、ｊ）及びｉ＋１列ｊ行目の回路１００（ｉ＋１、ｊ）が、一の配線２３を共有している。また、ｉ列ｊ＋１行目の回路１００（ｉ、ｊ＋１）及びｉ＋１列ｊ＋１行目の回路１００（ｉ＋１、ｊ＋１）が、一の配線２３を共有している。
図７５（Ｃ）では、ｉ列ｊ行目の回路１００（ｉ、ｊ）及びｉ列ｊ＋１行目の回路１００（ｉ、ｊ＋１）が、一の配線２１及び一の配線２３を共有している。また、ｉ＋１列ｊ行目の回路１００（ｉ＋１、ｊ）及びｉ＋１列ｊ＋１行目の回路１００（ｉ＋１、ｊ＋１）が、一の配線２１及び一の配線２３を共有している。また、ｉ列ｊ行目の回路１００（ｉ、ｊ）及びｉ＋１列ｊ行目の回路１００（ｉ＋１、ｊ）が、一の配線２２を共有している。また、ｉ列ｊ＋１行目の回路１００（ｉ、ｊ＋１）及びｉ＋１列ｊ＋１行目の回路１００（ｉ＋１、ｊ＋１）が、一の配線２２を共有している。
図７５（Ｄ）では、ｉ列ｊ行目の回路１００（ｉ、ｊ）及びｉ列ｊ＋１行目の回路１００（ｉ、ｊ＋１）が、一の配線２１を共有している。また、ｉ＋１列ｊ行目の回路１００（ｉ＋１、ｊ）及びｉ＋１列ｊ＋１行目の回路１００（ｉ＋１、ｊ＋１）が、一の配線２１を共有している。また、ｉ列ｊ行目の回路１００（ｉ、ｊ）及びｉ＋１列ｊ行目の回路１００（ｉ＋１、ｊ）が、一の配線２２及び一の配線２３を共有している。また、ｉ列ｊ＋１行目の回路１００（ｉ、ｊ＋１）及びｉ＋１列ｊ＋１行目の回路１００（ｉ＋１、ｊ＋１）が、一の配線２２及び一の配線２３を共有している。
図７５（Ｅ）では、ｉ列ｊ行目の回路１００（ｉ、ｊ）及びｉ列ｊ＋１行目の回路１００（ｉ、ｊ＋１）が、一の配線２１及び一の配線２３を共有している。また、ｉ＋１列ｊ行目の回路１００（ｉ＋１、ｊ）及びｉ＋１列ｊ＋１行目の回路１００（ｉ＋１、ｊ＋１）が、一の配線２１及び一の配線２３を共有している。また、ｉ列ｊ行目の回路１００（ｉ、ｊ）及びｉ＋１列ｊ行目の回路１００（ｉ＋１、ｊ）が、一の配線２２及び一の配線２３を共有している。また、ｉ列ｊ＋１行目の回路１００（ｉ、ｊ＋１）及びｉ＋１列ｊ＋１行目の回路１００（ｉ＋１、ｊ＋１）が、一の配線２２及び一の配線２３を共有している。そして、これらの配線２３は、互いに接続されている。
図７６（Ａ）では、ｉ列ｊ行目の回路１００（ｉ、ｊ）及びｉ列ｊ＋１行目の回路１００（ｉ、ｊ＋１）が、一の配線２１及び一の配線２２を共有している。また、ｉ＋１列ｊ行目の回路１００（ｉ＋１、ｊ）及びｉ＋１列ｊ＋１行目の回路１００（ｉ＋１、ｊ＋１）が、一の配線２１及び一の配線２２を共有している。また、ｉ列ｊ行目の回路１００（ｉ、ｊ）、ｉ列ｊ＋１行目の回路１００（ｉ、ｊ＋１）、ｉ＋１列ｊ行目の回路１００（ｉ＋１、ｊ）、及びｉ＋１列ｊ＋１行目の回路１００（ｉ＋１、ｊ＋１）が、一の配線２３を共有している。そして、配線２３は、配線２１及び配線２２と並んで配置されている。
図７６（Ｂ）では、ｉ列ｊ行目の回路１００（ｉ、ｊ）及びｉ列ｊ＋１行目の回路１００（ｉ、ｊ＋１）が、一の配線２１及び一の配線２３を共有している。また、ｉ＋１列ｊ行目の回路１００（ｉ＋１、ｊ）及びｉ＋１列ｊ＋１行目の回路１００（ｉ＋１、ｊ＋１）が、一の配線２１及び一の配線２３を共有している。また、ｉ列ｊ行目の回路１００（ｉ、ｊ）、ｉ列ｊ＋１行目の回路１００（ｉ、ｊ＋１）、ｉ＋１列ｊ行目の回路１００（ｉ＋１、ｊ）、及びｉ＋１列ｊ＋１行目の回路１００（ｉ＋１、ｊ＋１）が、一の配線２２を共有している。そして、配線２２は、配線２１及び配線２３と並んで配置されている。
図７６（Ｃ）では、ｉ列ｊ行目の回路１００（ｉ、ｊ）及びｉ列ｊ＋１行目の回路１００（ｉ、ｊ＋１）が、一の配線２１を共有している。また、ｉ＋１列ｊ行目の回路１００（ｉ＋１、ｊ）及びｉ＋１列ｊ＋１行目の回路１００（ｉ＋１、ｊ＋１）が、一の配線２１を共有している。また、ｉ列ｊ行目の回路１００（ｉ、ｊ）、ｉ列ｊ＋１行目の回路１００（ｉ、ｊ＋１）、ｉ＋１列ｊ行目の回路１００（ｉ＋１、ｊ）、及びｉ＋１列ｊ＋１行目の回路１００（ｉ＋１、ｊ＋１）が、一の配線２２及び一の配線２３を共有している。そして、配線２２及び配線２３は、配線２１と並んで配置されている。
図７６（Ｄ）では、ｉ列ｊ行目の回路１００（ｉ、ｊ）及びｉ列ｊ＋１行目の回路１００（ｉ、ｊ＋１）が、一の配線２１を共有している。また、ｉ＋１列ｊ行目の回路１００（ｉ＋１、ｊ）及びｉ＋１列ｊ＋１行目の回路１００（ｉ＋１、ｊ＋１）が、一の配線２１を共有している。また、ｉ列ｊ行目の回路１００（ｉ、ｊ）、ｉ列ｊ＋１行目の回路１００（ｉ、ｊ＋１）、ｉ＋１列ｊ行目の回路１００（ｉ＋１、ｊ）、及びｉ＋１列ｊ＋１行目の回路１００（ｉ＋１、ｊ＋１）が、一の配線２２及び一の配線２３を共有している。そして、配線２２及び配線２３は、配線２１と交差するように配置されている。
図７６（Ｅ）では、ｉ列ｊ行目の回路１００（ｉ、ｊ）及びｉ列ｊ＋１行目の回路１００（ｉ、ｊ＋１）が、一の配線２１を共有している。また、ｉ＋１列ｊ行目の回路１００（ｉ＋１、ｊ）及びｉ＋１列ｊ＋１行目の回路１００（ｉ＋１、ｊ＋１）が、一の配線２１を共有している。また、ｉ列ｊ行目の回路１００（ｉ、ｊ）、ｉ列ｊ＋１行目の回路１００（ｉ、ｊ＋１）、ｉ＋１列ｊ行目の回路１００（ｉ＋１、ｊ）、及びｉ＋１列ｊ＋１行目の回路１００（ｉ＋１、ｊ＋１）が、一の配線２２及び一の配線２３を共有している。そして、配線２２は、配線２１と交差するように配置されている。また、配線２３は、配線２１と並んで配置されている。
図７６（Ｆ） では、ｉ列ｊ行目の回路１００（ｉ、ｊ）及びｉ列ｊ＋１行目の回路１００（ｉ、ｊ＋１）が、一の配線２１を共有している。また、ｉ＋１列ｊ行目の回路１００（ｉ＋１、ｊ）及びｉ＋１列ｊ＋１行目の回路１００（ｉ＋１、ｊ＋１）が、一の配線２１を共有している。また、ｉ列ｊ行目の回路１００（ｉ、ｊ）、ｉ列ｊ＋１行目の回路１００（ｉ、ｊ＋１）、ｉ＋１列ｊ行目の回路１００（ｉ＋１、ｊ）、及びｉ＋１列ｊ＋１行目の回路１００（ｉ＋１、ｊ＋１）が、一の配線２２及び一の配線２３を共有している。そして、配線２３は、配線２１と交差するように配置されている。また、配線２２は、配線２１と並んで配置されている。
図７６（Ｇ）では、ｉ列ｊ行目の回路１００（ｉ、ｊ）及びｉ列ｊ＋１行目の回路１００（ｉ、ｊ＋１）が、一の配線２１及び一の配線２２を共有している。また、ｉ＋１列ｊ行目の回路１００（ｉ＋１、ｊ）及びｉ＋１列ｊ＋１行目の回路１００（ｉ＋１、ｊ＋１）が、一の配線２１及び一の配線２２を共有している。また、ｉ列ｊ行目の回路１００（ｉ、ｊ）、ｉ列ｊ＋１行目の回路１００（ｉ、ｊ＋１）、ｉ＋１列ｊ行目の回路１００（ｉ＋１、ｊ）、及びｉ＋１列ｊ＋１行目の回路１００（ｉ＋１、ｊ＋１）が、２つの配線２３を共有している。そして、上記２つの配線２３は、交差するように配置されており、互いに接続されている。
本実施の形態は、他の実施の形態の一部または全部について、変更、追加、修正、削除、応用、上位概念化、又は、下位概念化したものに相当する。したがって、本実施の形態の一部または全部について、他の実施の形態の一部または全部と自由に組み合わせる、適用する、或いは置き換えて実施することができる。
（実施の形態５）
図１３（Ａ）に示した回路１００の上面図を、一例として図７７に示す。
図７７において、半導体膜３００は、トランジスタ１１ｔの活性層、容量素子１０２の一方の電極、容量素子１０３の一方の電極、トランジスタ１３ｔの活性層、トランジスタ１４ｔの活性層、トランジスタ１０１の活性層として、機能する。半導体膜３０１は、トランジスタ１２ｔの活性層として機能する。導電膜３０２は、容量素子１０２の他方の電極として機能する。導電膜３０３は、容量素子１０３の他方の電極として機能する。導電膜３０４は、トランジスタ１３ｔのゲートとして機能する。
導電膜３０５は、配線２２と、トランジスタ１２ｔのソースまたはドレインの一方とに接続されている。導電膜３０６は、トランジスタ１２ｔのソースまたはドレインの他方と、導電膜３０２とに接続されている。導電膜３０７は、導電膜３０４と、配線３３とに接続されている。導電膜３０８は、導電膜３０３と、トランジスタ１０１のソースまたはドレインの一方と、トランジスタ１３ｔのソースまたはドレインの一方と、トランジスタ１４ｔのソースまたはドレインの一方とに接続されている。導電膜３０９は、トランジスタ１４ｔのソースまたはドレインの他方と、配線２５とに接続されている。
なお、図１３（Ｂ）の場合は、導電膜３０８に接続されるように負荷１０４を設ければよい。また、図１３（Ｃ）の場合は、導電膜３０８に接続されるように発光素子１０４ａの陽極を設ければよい。また、図１３（Ｄ）の場合は、導電膜３０８に接続されるように発光素子１０４ｂの陰極を設ければよい。
次いで、図１３（Ａ）に示した回路１００の上面図を、一例として図７８に示す。
図７８において、半導体膜３２０は、トランジスタ１１ｔの活性層として機能する。半導体膜３２１は、トランジスタ１２ｔの活性層として機能する。半導体膜３２２は、トランジスタ１３ｔの活性層として機能する。半導体膜３２３は、トランジスタ１４ｔの活性層として機能する。半導体膜３３３は、トランジスタ１０１の活性層として機能する。
導電膜３２４は、容量素子１０２の他方の電極、及びトランジスタ１０１のゲートとして機能する。導電膜３２５は、容量素子１０３の他方の電極として機能する。導電膜３２６は、トランジスタ１３ｔのゲートとして機能する。
導電膜３２７は、容量素子１０２の一方の電極、及び容量素子１０３の一方の電極として機能し、トランジスタ１１ｔのソースまたはドレインの一方に接続されている。導電膜３２８は、配線２２と、トランジスタ１２ｔのソースまたはドレインの一方とに接続されている。導電膜３２９は、トランジスタ１２ｔのソースまたはドレインの他方と、導電膜３２４とに接続されている。導電膜３３０は、導電膜３２６と、配線３３とに接続されている。導電膜３３１は、導電膜３２５と、トランジスタ１０１のソースまたはドレインの一方と、トランジスタ１３ｔのソースまたはドレインの一方と、トランジスタ１４ｔのソースまたはドレインの一方とに接続されている。導電膜３３２は、トランジスタ１４ｔのソースまたはドレインの他方と、配線２５とに接続されている。
なお、図１３（Ｂ）の場合は、導電膜３３１に接続されるように負荷１０４を設ければよい。また、図１３（Ｃ）の場合は、導電膜３３１に接続されるように発光素子１０４ａの陽極を設ければよい。また、図１３（Ｄ）の場合は、導電膜３３１に接続されるように発光素子１０４ｂの陰極を設ければよい。
また、図７８の破線Ａ１−Ａ２における断面図の一例を、図８０（Ａ）に示す。図７８の破線Ｂ１−Ｂ２における断面図の一例を、図８０（Ｂ）に示す。図８０では、基板８００上に絶縁膜８０１が形成されており、絶縁膜８０１上に配線３１、導電膜３２４、及び導電膜３２５が形成されている。また、配線３１、導電膜３２４、及び導電膜３２５上には絶縁膜８０２が形成されている。
絶縁膜８０２上において導電膜３２５と重なる位置に、導電膜３２７が形成されている。導電膜３２５と、絶縁膜８０２と、導電膜３２７とが重なる部分が、容量素子１０３として機能する。絶縁膜８０２上において導電膜３２４と重なる位置に、導電膜３２７が形成されている。導電膜３２４と、絶縁膜８０２と、導電膜３２７とが重なる部分が、容量素子１０２として機能する。絶縁膜８０２上において導電膜３２４と重なる位置に、半導体膜３３３が形成されている。半導体膜３３３上には配線２３及び導電膜３３１が形成されている。
そして、絶縁膜８０２と、その上に位置する導電膜３２７、半導体膜３３３、配線２３、及び導電膜３３１を覆うように、絶縁膜８０３が形成されている。
次いで、図１３（Ａ）に示した回路１００の上面図を、一例として図７９に示す。図７９は、配線２３のうち、半導体膜３３３と重なる部分の形状と、導電膜３３１のうち、半導体膜３３３と重なる部分の形状とが、図７８に示した上面図と異なる。具体的には、図７８では、配線２３のうち半導体膜３３３と重なる部分が、Ｕ字形状を有している。そして、導電膜３３１のうち半導体膜３３３と重なる部分が、配線２３によって部分的に囲われるように、配線２３のＵ字形状の曲部内側に位置する。図７９では、導電膜３３１のうち半導体膜３３３と重なる部分が、Ｕ字形状を有している。そして、配線２３のうち半導体膜３３３と重なる部分が、導電膜３３１によって部分的に囲われるように、導電膜３３１のＵ字形状の曲部内側に位置する。
トランジスタ１０１のソースまたはドレインに接する導電膜や配線がＵ字形状を有している場合、半導体膜３３３の面積が小さくても、大きなチャネル幅を確保することができる。よって、半導体膜３３３の面積を小さく抑えつつも、オン電流を高めることができる。
なお、様々な基板を用いて、トランジスタを形成することが出来る。基板の種類は、特定のものに限定されることはない。その基板の一例としては、半導体基板（例えば単結晶基板又はシリコン基板）、ＳＯＩ基板、ガラス基板、石英基板、プラスチック基板、金属基板、ステンレス・スチル基板、ステンレス・スチル・ホイルを有する基板、タングステン基板、タングステン・ホイルを有する基板、可撓性基板、貼り合わせフィルム、繊維状の材料を含む紙、又は基材フィルムなどがある。ガラス基板の一例としては、バリウムホウケイ酸ガラス、アルミノホウケイ酸ガラス、又はソーダライムガラスなどがある。可撓性基板の一例としては、ポリエチレンテレフタレート（ＰＥＴ）、ポリエチレンナフタレート（ＰＥＮ）、ポリエーテルサルフォン（ＰＥＳ）に代表されるプラスチック、又はアクリル等の可撓性を有する合成樹脂などがある。貼り合わせフィルムの一例としては、ポリプロピレン、ポリエステル、ビニル、ポリフッ化ビニル、又は塩化ビニルなどがある。基材フィルムの一例としては、ポリエステル、ポリアミド、ポリイミド、無機蒸着フィルム、又は紙類などがある。特に、半導体基板、単結晶基板、又はＳＯＩ基板などを用いてトランジスタを製造することによって、特性、サイズ、又は形状などのばらつきが少なく、電流能力が高く、サイズの小さいトランジスタを製造することができる。このようなトランジスタによって回路を構成すると、回路の低消費電力化、又は回路の高集積化を図ることができる。
なお、ある基板を用いてトランジスタを形成し、その後、別の基板にトランジスタを転置し、別の基板上にトランジスタを配置してもよい。トランジスタが転置される基板の一例としては、上述したトランジスタを形成することが可能な基板に加え、紙基板、セロファン基板、石材基板、木材基板、布基板（天然繊維（絹、綿、麻）、合成繊維（ナイロン、ポリウレタン、ポリエステル）若しくは再生繊維（アセテート、キュプラ、レーヨン、再生ポリエステル）などを含む）、皮革基板、又はゴム基板などがある。これらの基板を用いることにより、特性のよいトランジスタの形成、消費電力の小さいトランジスタの形成、壊れにくい装置の製造、耐熱性の付与、軽量化、又は薄型化を図ることができる。
本実施の形態は、他の実施の形態の一部または全部について、変更、追加、修正、削除、応用、上位概念化、又は、下位概念化したものに相当する。したがって、本実施の形態の一部または全部について、他の実施の形態の一部または全部と自由に組み合わせる、適用する、或いは置き換えて実施することができる。
（実施の形態６）
本実施の形態では、本発明の一態様に係る半導体装置において用いられる、トランジスタの具体的な構成の一例について説明する。
図８１（Ａ）に示すトランジスタは、半導体膜５０１と、半導体膜５０１上の絶縁膜５０２と、絶縁膜５０２を間に挟んで半導体膜５０１と重なる位置に設けられた、ゲートとして機能する電極５０３と、半導体膜５０１に接する導電膜５０４及び導電膜５０５とを有する。そして、半導体膜５０１は、チャネル形成領域として機能する第１の領域５０６と、ソースまたはドレインとして機能する第２の領域５０７及び第２の領域５０８とを有する。第２の領域５０７及び第２の領域５０８は、第１の領域５０６を間に挟んでいる。なお、図８１（Ａ）では、半導体膜５０１が、第１の領域５０６と第２の領域５０７及び第２の領域５０８との間に、ＬＤＤ領域として機能する第３の領域５０９及び第３の領域５１０を有している場合を一例として示している。
なお、図８１（Ａ）では、薄膜の半導体膜５０１を有するトランジスタを一例として示しているが、本発明の一態様では、バルクの半導体基板にチャネル形成領域を有したトランジスタを用いていても良い。薄膜の半導体膜としては、例えば、非晶質半導体、多結晶半導体、単結晶半導体などを用いることができる。また、半導体膜５０１は、シリコン、ゲルマニウム、シリコンゲルマニウム、酸化物半導体など、各種の半導体を用いることができる。
図８１（Ｂ）に示すトランジスタは、第１の酸化絶縁膜５２０ａ、第２の酸化絶縁膜５２０ｂ、及び第３の酸化絶縁膜５２０ｃを有する絶縁膜５２０上に設けられている。
第１の酸化絶縁膜５２０ａ及び第３の酸化絶縁膜５２０ｃは、加熱により一部の酸素が脱離する酸化絶縁膜を用いて形成する。加熱により一部の酸素が脱離する酸化絶縁膜としては、化学量論的組成を満たす酸素よりも多くの酸素を含む絶縁膜を用いることが好ましい。第１の酸化絶縁膜５２０ａ及び第３の酸化絶縁膜５２０ｃとして、酸化シリコン、酸化窒化シリコン、窒化酸化シリコン、酸化ガリウム、酸化ハフニウム、酸化イットリウム等を用いることができる。
第２の酸化絶縁膜５２０ｂは、酸素の拡散を防ぐ酸化絶縁膜で形成する。第２の酸化絶縁膜５２０ｂの一例としては、酸化アルミニウム、酸化窒化アルミニウム等がある。なお、酸化アルミニウムは、化学量論的組成を満たす酸素を含む酸化アルミニウム、または化学量論的組成を満たす酸素よりも多くの酸素を含む酸化アルミニウム（ＡｌＯｘ、ｘは３／２以上）とすることが好ましい。また、酸化窒化アルミニウムは、化学量論的組成を満たす酸素を含む酸化アルミニウムの一部の酸素が窒素で置換されている。
そして、トランジスタは、半導体膜５２１と、半導体膜５２１上の絶縁膜５２２と、絶縁膜５２２を間に挟んで半導体膜５２１と重なる位置に設けられた、ゲートとして機能する電極５２３と、半導体膜５２１に接する導電膜５２４及び導電膜５２５とを有する。半導体膜５２１は、電極５２３と重なり、少なくとも一部がチャネル形成領域として機能する第１の領域５２６と、ソースまたはドレインとして機能し、第１の領域５２６を挟む第２の領域５５０及び第２の領域５５１とを有している。
半導体膜５２１には、例えば、非晶質半導体、多結晶半導体、単結晶半導体などを用いることができる。また、半導体膜５２１には、シリコン、ゲルマニウム、シリコンゲルマニウム、酸化物半導体など、各種の半導体を用いることができる。
トランジスタは、電極５２３の側部に、絶縁膜を有するサイドウォール５２７が設けられており、電極５２３の上部に、絶縁膜５２８が設けられている。そして、導電膜５２４及び導電膜５２５は、その一部がサイドウォール５２７に接している。導電膜５２４及び導電膜５２５は必ずしもサイドウォール５２７に接している必要は無いが、サイドウォール５２７に接するように導電膜５２４及び導電膜５２５を形成することで、導電膜５２４及び導電膜５２５の位置が多少ずれて形成されたとしても、導電膜５２４及び導電膜５２５と半導体膜５２１との接する面積が、変動するのを防ぐことができる。よって、導電膜５２４及び導電膜５２５の位置がずれることによる、トランジスタのオン電流の変動を防ぐことができる。
なお、電極５２３の上部に位置する絶縁膜５２８は必ずしも設ける必要は無いが、絶縁膜５２８を設けることで、導電膜５２４及び導電膜５２５の位置がずれて形成され、電極５２３の上部にかかっても、導電膜５２４及び導電膜５２５と電極５２３が導通するのを防ぐことができる。
絶縁膜５２０では、下層に位置する第３の酸化絶縁膜５２０ｃ上に、第１の酸化絶縁膜５２０ａと、第２の酸化絶縁膜５２０ｂとが順に積層するように設けられている。そして、第１の酸化絶縁膜５２０ａ及び第２の酸化絶縁膜５２０ｂには開口部５２９が設けられており、上記開口部５２９には、トランジスタが有する半導体膜５２１が設けられている。そして、第１の酸化絶縁膜５２０ａは、半導体膜５２１の端部に接するように、半導体膜５２１の周囲に設けられている。また、第２の酸化絶縁膜５２０ｂは、第１の酸化絶縁膜５２０ａを間に挟んで半導体膜５２１の周囲に設けられている。第３の酸化絶縁膜５２０ｃは、半導体膜５２１の下部に設けられている。
なお、半導体膜５２１が酸化物半導体である場合、上記構成の絶縁膜５２０を用いることにより、加熱により第１の酸化絶縁膜５２０ａから放出された酸素が、第２の酸化絶縁膜５２０ｂを通過するのを抑制することができるので、上記酸素が第１の領域５２６における半導体膜５２１の端部に効率よく供給される。また、第３の酸化絶縁膜５２０ｃから放出された酸素は、半導体膜５２１の下部に供給される。なお、酸化物半導体をチャネル形成領域に有するトランジスタは、半導体膜５２１を所望の形状にエッチングするためのエッチング処理、半導体膜５２１の端部の減圧雰囲気における暴露等により、半導体膜５２１の端部において酸素の脱離による酸素欠損が形成されやすい。そして、酸素欠損はキャリアの移動経路となるため、半導体膜５２１の端部に酸素欠損が形成されると、寄生チャネルが生じ、それによりトランジスタのオフ電流が高まる。しかし、上記構成により、第１の領域５２６における半導体膜５２１の端部に酸素欠損が形成されるのを防ぎ、オフ電流を低減させることができる。
なお、「加熱により一部の酸素が脱離する」とは、ＴＤＳ（Ｔｈｅｒｍａｌ Ｄｅｓｏｒｐｔｉｏｎ Ｓｐｅｃｔｒｏｓｃｏｐｙ：昇温脱離ガス分光法）分析にて、酸素原子に換算しての酸素の放出量が１．０×１０１８ａｔｏｍｓ／ｃｍ３以上、好ましくは３．０×１０２０ａｔｏｍｓ／ｃｍ３以上であることをいう。
以下、ＴＤＳ分析にて、酸素原子に換算しての酸素の脱離量の測定方法について説明する。
ＴＤＳ分析したときの気体の脱離量は、スペクトルの積分値に比例する。このため、絶縁膜のスペクトルの積分値と、標準試料の基準値に対する比とにより、気体の放出量を計算することができる。標準試料の基準値とは、所定の原子を含む試料の、スペクトルの積分値に対する原子の密度の割合である。
例えば、標準試料である所定の密度の水素を含むシリコンウェハのＴＤＳ分析結果、及び絶縁膜のＴＤＳ分析結果から、絶縁膜の酸素分子の脱離量（ＮＯ２）は、下記の式１で求めることができる。質量数３２のものとしてＣＨ３ＯＨがあるが、絶縁膜中に存在する可能性は低い。よって、ＴＤＳ分析で得られる質量数３２で検出されるスペクトルの全ては、酸素分子由来であると仮定する。また、酸素原子の同位体である質量数１７の酸素原子及び質量数１８の酸素原子を含む酸素分子についても、自然界における存在比率が極微量であるため、存在しないものと仮定する。
ＮＯ２＝ＮＨ２／ＳＨ２×ＳＯ２×α （式１）
ＮＨ２は、標準試料から脱離した水素分子を密度で換算した値である。ＳＨ２は、標準試料をＴＤＳ分析したときのスペクトルの積分値である。標準試料の基準値は、ＮＨ２／ＳＨ２とする。ＳＯ２は、絶縁膜をＴＤＳ分析したときのスペクトルの積分値である。αは、ＴＤＳ分析におけるスペクトル強度に影響する係数である。式１の詳細に関しては、特開平６−２７５６９７公報を参照する。なお、上記絶縁膜の酸素の脱離量は、電子科学株式会社製の昇温脱離分析装置ＥＭＤ−ＷＡ１０００Ｓ／Ｗを用い、標準試料として１×１０１６ａｔｏｍｓ／ｃｍ２の水素原子を含むシリコンウェハを用いて測定する。
また、ＴＤＳ分析において、一部の酸素は酸素原子として検出される。酸素分子と酸素原子の比率は、酸素分子のイオン化率から算出することができる。なお、上述のαは酸素分子のイオン化率を含むため、酸素分子の放出量を評価することで、酸素原子の脱離量についても見積もることができる。
なお、ＮＯ２は酸素分子の脱離量である。絶縁膜においては、酸素原子に換算したときの酸素の放出量は、酸素分子の脱離量の２倍となる。
上記構成において、加熱により酸素放出される絶縁膜は、酸素が過剰な酸化シリコン（ＳｉＯＸ（Ｘ＞２））であってもよい。酸素が過剰な酸化シリコン（ＳｉＯＸ（Ｘ＞２））とは、シリコン原子数の２倍より多い酸素原子を単位体積当たりに含むものである。単位体積当たりのシリコン原子数及び酸素原子数は、ラザフォード後方散乱法により測定した値である。
図８１（Ｃ）に示すトランジスタは、第１の酸化絶縁膜５３０ａ及び第２の酸化絶縁膜５３０ｂを有する絶縁膜５３０上に設けられている。
第１の酸化絶縁膜５３０ａは、加熱により一部の酸素が脱離する酸化絶縁膜を用いて形成する。加熱により一部の酸素が脱離する酸化絶縁膜としては、化学量論的組成を満たす酸素よりも多くの酸素を含む絶縁膜を用いることが好ましい。第１の酸化絶縁膜５３０ａとして、酸化シリコン、酸化窒化シリコン、窒化酸化シリコン、酸化ガリウム、酸化ハフニウム、酸化イットリウム等を用いることができる。
第２の酸化絶縁膜５３０ｂは、酸素の拡散を防ぐ酸化絶縁膜で形成する。第２の酸化絶縁膜５３０ｂの一例としては、酸化アルミニウム、酸化窒化アルミニウム等がある。なお、酸化アルミニウムは、化学量論的組成を満たす酸素を含む酸化アルミニウム、または化学量論的組成を満たす酸素よりも多くの酸素を含む酸化アルミニウム（ＡｌＯｘ、ｘは３／２以上）とすることが好ましい。また、酸化窒化アルミニウムは、化学量論的組成を満たす酸素を含む酸化アルミニウムの一部の酸素が窒素で置換されている。
トランジスタは、絶縁膜５３０上に位置する半導体膜５３１と、半導体膜５３１上の絶縁膜５３２と、絶縁膜５３２を間に挟んで半導体膜５３１と重なる位置に設けられた、ゲートとして機能する電極５３３と、半導体膜５３１に接続された導電膜５３４及び導電膜５３５とを有する。半導体膜５３１は、電極５３３と重なり、少なくとも一部がチャネル形成領域として機能する第１の領域５３６と、ソースまたはドレインとして機能し、第１の領域５３６を挟む第２の領域５３７及び第２の領域５３８とを有している。
半導体膜５３１には、例えば、非晶質半導体、多結晶半導体、単結晶半導体などを用いることができる。また、半導体膜５３１には、シリコン、ゲルマニウム、シリコンゲルマニウム、酸化物半導体など、各種の半導体を用いることができる。
そして、トランジスタは、電極５３３の側部に、絶縁膜を有するサイドウォール５３９が設けられており、電極５３３の上部に、絶縁膜５４０が設けられている。そして、導電膜５３４及び導電膜５３５は、その一部がサイドウォール５３９に接している。導電膜５３４及び導電膜５３５は必ずしもサイドウォール５３９に接している必要は無いが、サイドウォール５３９に接するように導電膜５３４及び導電膜５３５を形成することで、導電膜５３４及び導電膜５３５の位置が多少ずれて形成されたとしても、導電膜５３４及び導電膜５３５と半導体膜５３１との接する面積が、変動するのを防ぐことができる。よって、導電膜５３４及び導電膜５３５の位置がずれることによる、トランジスタのオン電流の変動を防ぐことができる。
なお、電極５３３の上部に位置する絶縁膜５４０は必ずしも設ける必要は無いが、絶縁膜５４０を設けることで、導電膜５３４及び導電膜５３５の位置がずれて形成され、電極５３３の上部にかかっても、導電膜５３４及び導電膜５３５と電極５３３が導通するのを防ぐことができる。
そして、絶縁膜５３０は、第１の酸化絶縁膜５３０ａの周囲に第２の酸化絶縁膜５３０ｂが設けられている。そして、半導体膜５３１は、第１の領域５３６において上記第１の酸化絶縁膜５３０ａに接し、第２の領域５３７及び第２の領域５３８において第１の酸化絶縁膜５３０ａ及び第２の酸化絶縁膜５３０ｂに接する。
なお、半導体膜５３１が酸化物半導体である場合、上記構成により、加熱により第１の酸化絶縁膜５３０ａから放出された酸素が、第２の酸化絶縁膜５３０ｂを通過するのを抑制することができるので、上記酸素が第１の領域５３６における半導体膜５３１の端部に効率よく供給される。なお、酸化物半導体をチャネル形成領域に有するトランジスタは、半導体膜５３１を所望の形状にエッチングするためのエッチング処理、半導体膜５３１の端部の減圧雰囲気における暴露等により、半導体膜５３１の端部において酸素の脱離による酸素欠損が形成されやすい。そして、酸素欠損はキャリアの移動経路となるため、半導体膜５３１の端部に酸素欠損が形成されると、寄生チャネルが生じ、それによりトランジスタのオフ電流が高まる。しかし、本発明の一態様では、上記構成により、第１の領域５３６における半導体膜５３１の端部に酸素欠損が形成されるのを防ぎ、オフ電流を低減させることができる。
なお、電子供与体（ドナー）となる水分または水素などの不純物が低減され、なおかつ酸素欠損が低減されることにより高純度化された酸化物半導体（ｐｕｒｉｆｉｅｄ Ｏｘｉｄｅ Ｓｅｍｉｃｏｎｄｕｃｔｏｒ）は、ｉ型（真性半導体）又はｉ型に限りなく近い。そのため、上記酸化物半導体を用いたトランジスタは、オフ電流が著しく低いという特性を有する。また、酸化物半導体のバンドギャップは、２ｅＶ以上、好ましくは２．５ｅＶ以上、より好ましくは３ｅＶ以上である。水分または水素などの不純物濃度が十分に低減され、なおかつ酸素欠損が低減されることにより高純度化された酸化物半導体膜を用いることにより、トランジスタのオフ電流を下げることができる。
具体的に、高純度化された酸化物半導体膜をチャネル形成領域に用いたトランジスタのオフ電流が低いことは、いろいろな実験により証明できる。例えば、チャネル幅が１×１０６μｍでチャネル長が１０μｍの素子であっても、ソース電極とドレイン電極間の電圧（ドレイン電圧）が１Ｖから１０Ｖの範囲において、オフ電流が、半導体パラメータアナライザの測定限界以下、すなわち１×１０−１３Ａ以下という特性を得ることができる。この場合、トランジスタのチャネル幅で規格化したオフ電流は、１００ｚＡ／μｍ以下であることが分かる。また、容量素子とトランジスタとを接続して、容量素子に流入または容量素子から流出する電荷を当該トランジスタで制御する回路を用いて、オフ電流の測定を行った。当該測定では、高純度化された酸化物半導体膜を上記トランジスタのチャネル形成領域に用い、容量素子の単位時間あたりの電荷量の推移から当該トランジスタのオフ電流を測定した。その結果、トランジスタのソース電極とドレイン電極間の電圧が３Ｖの場合に、数十ｙＡ／μｍという、さらに低いオフ電流が得られることが分かった。従って、高純度化された酸化物半導体膜をチャネル形成領域に用いたトランジスタは、オフ電流が、結晶性を有するシリコンを用いたトランジスタに比べて著しく低い。
なお、酸化物半導体としては、好ましくはＩｎまたはＺｎを含有する酸化物を用いるとよく、さらに好ましくは、Ｉｎ及びＧａを含有する酸化物、またはＩｎ及びＺｎを含有する酸化物を用いるとよい。酸化物半導体膜をｉ型（真性）とするため、後に説明する脱水化または脱水素化は有効である。また、酸化物半導体を用いたトランジスタの電気特性のばらつきを低減するためのスタビライザーとして、それらに加えてガリウム（Ｇａ）を含むことが好ましい。また、スタビライザーとしてスズ（Ｓｎ）を含むことが好ましい。また、スタビライザーとしてハフニウム（Ｈｆ）を含むことが好ましい。また、スタビライザーとしてアルミニウム（Ａｌ）を含むことが好ましい。また、スタビライザーとしてジルコニウム（Ｚｒ）を含むことが好ましい。
また、他のスタビライザーとして、ランタノイドである、ランタン（Ｌａ）、セリウム（Ｃｅ）、プラセオジム（Ｐｒ）、ネオジム（Ｎｄ）、サマリウム（Ｓｍ）、ユウロピウム（Ｅｕ）、ガドリニウム（Ｇｄ）、テルビウム（Ｔｂ）、ジスプロシウム（Ｄｙ）、ホルミウム（Ｈｏ）、エルビウム（Ｅｒ）、ツリウム（Ｔｍ）、イッテルビウム（Ｙｂ）、ルテチウム（Ｌｕ）のいずれか一種または複数種を含んでいてもよい。
例えば、酸化物半導体として、酸化インジウム、酸化スズ、酸化亜鉛、二元系金属の酸化物であるＩｎ−Ｚｎ系酸化物、Ｓｎ−Ｚｎ系酸化物、Ａｌ−Ｚｎ系酸化物、Ｚｎ−Ｍｇ系酸化物、Ｓｎ−Ｍｇ系酸化物、Ｉｎ−Ｍｇ系酸化物、Ｉｎ−Ｇａ系酸化物、三元系金属の酸化物であるＩｎ−Ｇａ−Ｚｎ系酸化物（ＩＧＺＯとも表記する）、Ｉｎ−Ａｌ−Ｚｎ系酸化物、Ｉｎ−Ｓｎ−Ｚｎ系酸化物、Ｓｎ−Ｇａ−Ｚｎ系酸化物、Ａｌ−Ｇａ−Ｚｎ系酸化物、Ｓｎ−Ａｌ−Ｚｎ系酸化物、Ｉｎ−Ｈｆ−Ｚｎ系酸化物、Ｉｎ−Ｌａ−Ｚｎ系酸化物、Ｉｎ−Ｃｅ−Ｚｎ系酸化物、Ｉｎ−Ｐｒ−Ｚｎ系酸化物、Ｉｎ−Ｎｄ−Ｚｎ系酸化物、Ｉｎ−Ｓｍ−Ｚｎ系酸化物、Ｉｎ−Ｅｕ−Ｚｎ系酸化物、Ｉｎ−Ｇｄ−Ｚｎ系酸化物、Ｉｎ−Ｔｂ−Ｚｎ系酸化物、Ｉｎ−Ｄｙ−Ｚｎ系酸化物、Ｉｎ−Ｈｏ−Ｚｎ系酸化物、Ｉｎ−Ｅｒ−Ｚｎ系酸化物、Ｉｎ−Ｔｍ−Ｚｎ系酸化物、Ｉｎ−Ｙｂ−Ｚｎ系酸化物、Ｉｎ−Ｌｕ−Ｚｎ系酸化物、四元系金属の酸化物であるＩｎ−Ｓｎ−Ｇａ−Ｚｎ系酸化物、Ｉｎ−Ｈｆ−Ｇａ−Ｚｎ系酸化物、Ｉｎ−Ａｌ−Ｇａ−Ｚｎ系酸化物、Ｉｎ−Ｓｎ−Ａｌ−Ｚｎ系酸化物、Ｉｎ−Ｓｎ−Ｈｆ−Ｚｎ系酸化物、Ｉｎ−Ｈｆ−Ａｌ−Ｚｎ系酸化物を用いることができる。また、上記酸化物半導体は、珪素を含んでいてもよい。
なお、例えば、Ｉｎ−Ｇａ−Ｚｎ系酸化物とは、ＩｎとＧａとＺｎを含む酸化物という意味であり、ＩｎとＧａとＺｎの比率は問わない。また、ＩｎとＧａとＺｎ以外の金属元素を含んでいてもよい。Ｉｎ−Ｇａ−Ｚｎ系酸化物は、無電界時の抵抗が十分に高くオフ電流を十分に小さくすることが可能であり、また、移動度も高い。
酸化物半導体膜は、単結晶、多結晶（ポリクリスタルともいう）または非晶質などの状態を採る。酸化物半導体膜は、ＣＡＡＣ−ＯＳ（Ｃ Ａｘｉｓ Ａｌｉｇｎｅｄ Ｃｒｙｓｔａｌｌｉｎｅ Ｏｘｉｄｅ Ｓｅｍｉｃｏｎｄｕｃｔｏｒ）膜であることが好ましい。
ＣＡＡＣ−ＯＳ膜は、完全な単結晶ではなく、完全な非晶質でもない。ＣＡＡＣ−ＯＳ膜は、非晶質相に数ｎｍから数十ｎｍの結晶部を有する結晶−非晶質混相構造の酸化物半導体膜である。なお、透過型電子顕微鏡（ＴＥＭ：Ｔｒａｎｓｍｉｓｓｉｏｎ Ｅｌｅｃｔｒｏｎ Ｍｉｃｒｏｓｃｏｐｅ）によるＣＡＡＣ−ＯＳ膜に含まれる非晶質部と結晶部との境界は明確ではない。また、ＣＡＡＣ−ＯＳ膜には粒界（グレインバウンダリーともいう。）は確認できない。ＣＡＡＣ−ＯＳ膜が粒界を有さないため、粒界に起因する電子移動度の低下が起こりにくい。
ＣＡＡＣ−ＯＳ膜に含まれる結晶部は、ｃ軸がＣＡＡＣ−ＯＳ膜の被形成面の法線ベクトルまたは表面の法線ベクトルに平行な方向に揃い、かつａｂ面に垂直な方向から見て三角形状または六角形状の原子配列を有し、ｃ軸に垂直な方向から見て金属原子が層状または金属原子と酸素原子とが層状に配列している。なお、結晶部どうしは、それぞれａ軸およびｂ軸の向きが異なっていてもよい。本明細書において、単に垂直と記載する場合、８５°以上９５°以下の範囲も含まれることとする。また、単に平行と記載する場合、−５°以上５°以下の範囲も含まれることとする。
なお、ＣＡＡＣ−ＯＳ膜中の、非晶質部および結晶部の占める割合が均一でなくてもよい。例えば、ＣＡＡＣ−ＯＳ膜の表面側から結晶成長させる場合、ＣＡＡＣ−ＯＳ膜の表面の近傍は結晶部の占める割合が高くなり、被形成面の近傍は非晶質部の占める割合が高くなることがある。また、ＣＡＡＣ−ＯＳ膜へ不純物を添加することにより、当該不純物添加領域において結晶部が非晶質化することもある。
ＣＡＡＣ−ＯＳ膜に含まれる結晶部のｃ軸は、ＣＡＡＣ−ＯＳ膜の被形成面の法線ベクトルまたは表面の法線ベクトルに平行な方向に揃うため、ＣＡＡＣ−ＯＳ膜の形状（被形成面の断面形状または表面の断面形状）によって、結晶部どうしのｃ軸の方向が異なることがある。なお、結晶部のｃ軸の方向は、ＣＡＡＣ−ＯＳ膜が形成されたときの被形成面の法線ベクトルまたは表面の法線ベクトルに平行な方向となる。結晶部は、成膜時または成膜後に加熱処理などの結晶化処理を行うことで形成される。
ＣＡＡＣ−ＯＳ膜を用いることで、可視光や紫外光の照射によるトランジスタの電気的特性の変動が低減されるため、信頼性の高いトランジスタを得ることができる。
ＣＡＡＣ−ＯＳ膜は、例えば、多結晶である酸化物半導体スパッタリング用ターゲットを用い、スパッタリング法によって成膜する。当該スパッタリング用ターゲットにイオンが衝突すると、スパッタリング用ターゲットに含まれる結晶領域がａ−ｂ面から劈開し、ａ−ｂ面に平行な面を有する平板状またはペレット状のスパッタリング粒子として剥離することがある。この場合、当該平板状のスパッタリング粒子が、結晶状態を維持したまま基板に到達することで、ＣＡＡＣ−ＯＳ膜を成膜することができる。
また、ＣＡＡＣ−ＯＳ膜を成膜するために、以下の条件を適用することが好ましい。
成膜時の不純物混入を低減することで、不純物によって結晶状態が崩れることを抑制できる。例えば、処理室内に存在する不純物濃度（水素、水、二酸化炭素および窒素など）を低減すればよい。また、成膜ガス中の不純物濃度を低減すればよい。具体的には、露点が−８０℃以下、好ましくは−１００℃以下である成膜ガスを用いる。
また、成膜時の基板加熱温度を高めることで、基板到達後にスパッタリング粒子のマイグレーションが起こる。具体的には、基板加熱温度を１００℃以上７４０℃以下、好ましくは２００℃以上５００℃以下として成膜する。成膜時の基板加熱温度を高めることで、平板状のスパッタリング粒子が基板に到達した場合、基板上でマイグレーションが起こり、スパッタリング粒子の平らな面が基板に付着する。
また、成膜ガス中の酸素割合を高め、電力を最適化することで成膜時のプラズマダメージを軽減すると好ましい。成膜ガス中の酸素割合は、３０体積％以上、好ましくは１００体積％とする。
スパッタリング用ターゲットの一例として、Ｉｎ−Ｇａ−Ｚｎ−Ｏ化合物ターゲットについて以下に示す。
ＩｎＯＸ粉末、ＧａＯＹ粉末およびＺｎＯＺ粉末を所定のｍｏｌ数で混合し、加圧処理後、１０００℃以上１５００℃以下の温度で加熱処理をすることで多結晶であるＩｎ−Ｇａ−Ｚｎ−Ｏ化合物ターゲットとする。なお、Ｘ、ＹおよびＺは任意の正数である。ここで、所定のｍｏｌ数比は、例えば、ＩｎＯＸ粉末、ＧａＯＹ粉末およびＺｎＯＺ粉末が、２：２：１、８：４：３、３：１：１、１：１：１、４：２：３または３：１：２である。なお、粉末の種類、およびその混合するｍｏｌ数比は、作製するスパッタリング用ターゲットによって適宜変更すればよい。
なお、例えば、酸化物半導体膜は、Ｉｎ（インジウム）、Ｇａ（ガリウム）、及びＺｎ（亜鉛）を含むターゲットを用いたスパッタ法により形成することができる。Ｉｎ−Ｇａ−Ｚｎ系酸化物半導体膜をスパッタリング法で成膜する場合、好ましくは、原子数比がＩｎ：Ｇａ：Ｚｎ＝１：１：１、４：２：３、３：１：２、１：１：２、２：１：３、または３：１：４で示されるＩｎ−Ｇａ−Ｚｎ系酸化物のターゲットを用いる。前述の原子数比を有するＩｎ−Ｇａ−Ｚｎ系酸化物のターゲットを用いて酸化物半導体膜を成膜することで、多結晶またはＣＡＡＣ−ＯＳが形成されやすくなる。また、Ｉｎ、Ｇａ、及びＺｎを含むターゲットの相対密度は９０％以上１００％以下、好ましくは９５％以上１００％未満である。相対密度の高いターゲットを用いることにより、成膜した酸化物半導体膜は緻密な膜となる。
なお、酸化物半導体としてＩｎ−Ｚｎ系酸化物の材料を用いる場合、用いるターゲット中の金属元素の原子数比は、Ｉｎ：Ｚｎ＝５０：１〜１：２（モル数比に換算するとＩｎ２Ｏ３：ＺｎＯ＝２５：１〜１：４）、好ましくはＩｎ：Ｚｎ＝２０：１〜１：１（モル数比に換算するとＩｎ２Ｏ３：ＺｎＯ＝１０：１〜１：２）、さらに好ましくはＩｎ：Ｚｎ＝１５：１〜１．５：１（モル数比に換算するとＩｎ２Ｏ３：ＺｎＯ＝１５：２〜３：４）とする。例えば、Ｉｎ−Ｚｎ系酸化物である酸化物半導体膜の形成に用いるターゲットは、原子数比がＩｎ：Ｚｎ：Ｏ＝Ｘ：Ｙ：Ｚのとき、Ｚ＞１．５Ｘ＋Ｙとする。Ｚｎの比率を上記範囲に収めることで、移動度の向上を実現することができる。
そして、具体的に酸化物半導体膜は、減圧状態に保持された処理室内に基板を保持し、処理室内の残留水分を除去しつつ水素及び水分が除去されたスパッタガスを導入し、上記ターゲットを用いて形成すればよい。成膜時に、基板温度を１００℃以上６００℃以下、好ましくは２００℃以上４００℃以下としても良い。基板を加熱しながら成膜することにより、成膜した酸化物半導体膜に含まれる不純物濃度を低減することができる。また、スパッタリングによる損傷が軽減される。処理室内の残留水分を除去するためには、吸着型の真空ポンプを用いることが好ましい。例えば、クライオポンプ、イオンポンプ、チタンサブリメーションポンプを用いることが好ましい。また、排気手段としては、ターボポンプにコールドトラップを加えたものであってもよい。クライオポンプを用いて処理室を排気すると、例えば、水素原子、水（Ｈ２Ｏ）など水素原子を含む化合物（より好ましくは炭素原子を含む化合物も）等が排気されるため、当該処理室で成膜した酸化物半導体膜に含まれる不純物の濃度を低減できる。
なお、スパッタ等で成膜された酸化物半導体膜中には、不純物としての水分または水素（水酸基を含む）が多量に含まれていることがある。水分または水素はドナー準位を形成しやすいため、酸化物半導体にとっては不純物である。そこで、本発明の一態様では、酸化物半導体膜中の水分または水素などの不純物を低減（脱水化または脱水素化）するために、酸化物半導体膜に対して、減圧雰囲気下、窒素や希ガスなどの不活性ガス雰囲気下、酸素ガス雰囲気下、または超乾燥エア（ＣＲＤＳ（キャビティリングダウンレーザー分光法）方式の露点計を用いて測定した場合の水分量が２０ｐｐｍ（露点換算で−５５℃）以下、好ましくは１ｐｐｍ以下、好ましくは１０ｐｐｂ以下の空気）雰囲気下で、加熱処理を施す。
酸化物半導体膜に加熱処理を施すことで、酸化物半導体膜中の水分または水素を脱離させることができる。具体的には、２５０℃以上７５０℃以下、好ましくは４００℃以上基板の歪み点未満の温度で加熱処理を行えば良い。例えば、５００℃、３分間以上６分間以下程度で行えばよい。加熱処理にＲＴＡ法を用いれば、短時間に脱水化または脱水素化が行えるため、ガラス基板の歪点を超える温度でも処理することができる。
なお、上記加熱処理により、酸化物半導体膜から酸素が脱離し、酸化物半導体膜内に酸素欠損が形成される場合がある。よって、本発明の一態様では、酸化物半導体膜と接するゲート絶縁膜などの絶縁膜として、酸素を含む絶縁膜を用いる。そして、酸素を含む絶縁膜を形成した後、加熱処理を施すことで、上記絶縁膜から酸化物半導体膜に酸素が供与されるようにする。上記構成により、ドナーとなる酸素欠損を低減し、酸化物半導体膜に含まれる酸化物半導体の、化学量論的組成を満たすことができる。半導体膜には化学量論的組成を超える量の酸素が含まれていることが好ましい。その結果、酸化物半導体膜をｉ型に近づけることができ、酸素欠損によるトランジスタの電気特性のばらつきを軽減し、電気特性の向上を実現することができる。
なお、酸素を酸化物半導体膜に供与するための加熱処理は、窒素、超乾燥空気、または希ガス（アルゴン、ヘリウムなど）の雰囲気下において、好ましくは２００℃以上４００℃以下、例えば２５０℃以上３５０℃以下）で行う。上記ガスは、水の含有量が２０ｐｐｍ以下、好ましくは１ｐｐｍ以下、より好ましくは１０ｐｐｂ以下であることが望ましい。
図８２（Ａ）に示すトランジスタは、チャネルエッチ構造の、ボトムゲート型である。
そして、図８２（Ａ）に示すトランジスタは、絶縁表面上に形成されたゲート電極６０２と、ゲート電極６０２上のゲート絶縁膜６０３と、ゲート絶縁膜６０３上においてゲート電極６０２と重なっている半導体膜６０４と、半導体膜６０４上に形成された導電膜６０５、導電膜６０６とを有する。さらに、トランジスタは、半導体膜６０４、導電膜６０５及び導電膜６０６上に形成された絶縁膜６０７を、その構成要素に含めても良い。
なお、図８２（Ａ）に示したトランジスタは、半導体膜６０４と重なる位置において絶縁膜６０７上に形成されたバックゲート電極を、更に有していても良い。
図８２（Ｂ）に示すトランジスタは、チャネル保護構造の、ボトムゲート型である。
そして、図８２（Ｂ）に示すトランジスタは、絶縁表面上に形成されたゲート電極６１２と、ゲート電極６１２上のゲート絶縁膜６１３と、ゲート絶縁膜６１３上においてゲート電極６１２と重なっている半導体膜６１４と、半導体膜６１４上に形成されたチャネル保護膜６１８と、半導体膜６１４上に形成された導電膜６１５、導電膜６１６とを有する。さらに、トランジスタは、チャネル保護膜６１８、導電膜６１５及び導電膜６１６上に形成された絶縁膜６１７を、その構成要素に含めても良い。
なお、図８２（Ｂ）に示したトランジスタは、半導体膜６１４と重なる位置において絶縁膜６１７上に形成されたバックゲート電極を、更に有していても良い。
チャネル保護膜６１８を設けることによって、半導体膜６１４のチャネル形成領域となる部分に対する、後の工程における、エッチング時のプラズマやエッチング剤による膜減りなどのダメージを防ぐことができる。従ってトランジスタの信頼性を向上させることができる。
図８２（Ｃ）に示すトランジスタは、ボトムコンタクト構造の、ボトムゲート型である。
そして、図８２（Ｃ）に示すトランジスタは、絶縁表面上に形成されたゲート電極６２２と、ゲート電極６２２上のゲート絶縁膜６２３と、ゲート絶縁膜６２３上の導電膜６２５、導電膜６２６と、ゲート絶縁膜６２３上においてゲート電極６２２と重なっており、なおかつ導電膜６２５、導電膜６２６上に形成された半導体膜６２４とを有する。さらに、トランジスタは、導電膜６２５、導電膜６２６、及び半導体膜６２４上に形成された絶縁膜６２７を、その構成要素に含めても良い。
なお、図８２（Ｃ）に示したトランジスタは、半導体膜６２４と重なる位置において絶縁膜６２７上に形成されたバックゲート電極を、更に有していても良い。
図８２（Ｄ）に示すトランジスタは、ボトムコンタクト構造の、トップゲート型である。
そして、図８２（Ｄ）に示すトランジスタは、絶縁表面上に形成された導電膜６４５、導電膜６４６と、導電膜６４５、導電膜６４６上に形成された半導体膜６４４と、半導体膜６４４、導電膜６４５及び導電膜６４６上に形成されたゲート絶縁膜６４３と、ゲート絶縁膜６４３上において半導体膜６４４と重なっているゲート電極６４２とを有する。さらに、トランジスタは、ゲート電極６４２上に形成された絶縁膜６４７を、その構成要素に含めても良い。
本実施の形態は、他の実施の形態の一部または全部について、変更、追加、修正、削除、応用、上位概念化、又は、下位概念化したものに相当する。したがって、本実施の形態の一部または全部について、他の実施の形態の一部または全部と自由に組み合わせる、適用する、或いは置き換えて実施することができる。
（実施の形態７）
本実施の形態では、本発明の半導体装置の一態様の一つである発光装置を例に挙げ、その外観について図８３を用いて説明する。図８３（Ａ）は、第１の基板上に形成されたトランジスタ及び発光素子を、第１の基板と第２の基板の間にシール材で封止したパネルの上面図であり、図８３（Ｂ）は、図８３（Ａ）のＡ−Ａ’における断面図に相当する。
第１の基板４００１上に設けられた画素部４００２と、回路４００３と、回路４００４とを囲むように、シール材４０２０が設けられている。また画素部４００２、回路４００３及び回路４００４の上に、第２の基板４００６が設けられている。よって画素部４００２、回路４００３及び回路４００４は、第１の基板４００１と第２の基板４００６の間において、シール材４０２０により、充填材４００７と共に密封されている。
また第１の基板４００１上に設けられた画素部４００２、画素部４００２への信号の供給を行う回路４００３及び回路４００４は、それぞれトランジスタを複数有している。図８３（Ｂ）では、回路４００３に含まれるトランジスタ４００８と、画素部４００２に含まれるトランジスタ４００９及びトランジスタ４０１０とを一例として示している。
また発光素子４０１１は、トランジスタ４００９のソースまたはドレインと接続されている配線４０１７の一部を、その画素電極として用いている。また発光素子４０１１は、画素電極の他に対向電極４０１２と発光層４０１３を有している。なお発光素子４０１１の構成は、本実施の形態に示した構成に限定されない。発光素子４０１１から取り出す光の方向や、トランジスタ４００９の極性などに合わせて、発光素子４０１１の構成は適宜変えることができる。
また回路４００３、回路４００４または画素部４００２に与えられる各種信号及び電圧は、図８３（Ｂ）に示す断面図では図示されていないが、引き出し配線４０１４及び４０１５を介して、接続端子４０１６から供給されている。
本実施の形態では、接続端子４０１６が、発光素子４０１１が有する対向電極４０１２と同じ導電膜から形成されている。また、引き出し配線４０１４は、配線４０１７と同じ導電膜から形成されている。また引き出し配線４０１５は、トランジスタ４００９、トランジスタ４０１０、トランジスタ４００８がそれぞれ有するゲート電極と、同じ導電膜から形成されている。
接続端子４０１６は、ＦＰＣ４０１８が有する端子と、異方性導電膜４０１９を介して電気的に接続されている。
なお、第１の基板４００１、第２の基板４００６として、ガラス、金属（代表的にはステンレス）、セラミックス、プラスチックを用いることができる。但し、発光素子４０１１からの光の取り出し方向に位置する第２の基板４００６は、透光性を有していなければならない。よって第２の基板４００６は、ガラス板、プラスチック板、ポリエステルフィルムまたはアクリルフィルムのような透光性を有する材料を用いることが望ましい。
また、充填材４００７としては窒素やアルゴンなどの不活性な気体の他に、紫外線硬化樹脂または熱硬化樹脂を用いることができる。本実施の形態では充填材４００７として窒素を用いる例を示している。
本実施の形態は、他の実施の形態の一部または全部について、変更、追加、修正、削除、応用、上位概念化、又は、下位概念化したものに相当する。したがって、本実施の形態の一部または全部について、他の実施の形態の一部または全部と自由に組み合わせる、適用する、或いは置き換えて実施することができる。
（実施の形態８）
本発明の一態様に係る回路１００は、表示装置の画素部に用いることができる。或いは、本発明の一態様に係る回路１００は、表示装置の駆動回路に用いることができる。
図８４（Ａ）は、本発明の一態様に係る半導体装置の一つに相当する、表示装置のブロック図である。図８４（Ａ）に示す表示装置は、画素部７００と、駆動回路７０１と、駆動回路７０２とを有する。画素部７００には、画素として機能する回路１００が複数設けられている。駆動回路７０１及び駆動回路７０２は、各回路１００に、各種の一定電圧や信号を供給する機能を有する。
図８４（Ｂ）は、本発明の一態様に係る半導体装置の一つに相当する、表示装置のブロック図である。図８４（Ｂ）に示す表示装置は、画素部７１１と、駆動回路７１０とを有する。駆動回路７１０には、電流源として機能する回路１００が複数設けられている。回路１００から出力された電流は、画素部７１１が有する画素（ｐｉｘｅｌ）に供給される。
本実施の形態は、他の実施の形態の一部または全部について、変更、追加、修正、削除、応用、上位概念化、又は、下位概念化したものに相当する。したがって、本実施の形態の一部または全部について、他の実施の形態の一部または全部と自由に組み合わせる、適用する、或いは置き換えて実施することができる。
（実施の形態９）
本発明の一態様に係る半導体装置は、表示機器、パーソナルコンピュータ、記録媒体を備えた画像再生装置（代表的にはＤＶＤ：Ｄｉｇｉｔａｌ Ｖｅｒｓａｔｉｌｅ Ｄｉｓｃ等の記録媒体を再生し、その画像を表示しうるディスプレイを有する装置）に用いることができる。その他に、本発明の一態様に係る半導体装置を用いることができる電子機器として、携帯電話、携帯型を含むゲーム機、携帯情報端末、電子書籍、ビデオカメラ、デジタルスチルカメラなどのカメラ、ゴーグル型ディスプレイ（ヘッドマウントディスプレイ）、ナビゲーションシステム、音響再生装置（カーオーディオ、デジタルオーディオプレイヤー等）、複写機、ファクシミリ、プリンター、プリンター複合機、現金自動預け入れ払い機（ＡＴＭ）、自動販売機などが挙げられる。これら電子機器の具体例を図８５、図９１に示す。
図８５（Ａ）は携帯型ゲーム機であり、筐体５００１、筐体５００２、表示部５００３、表示部５００４、マイクロフォン５００５、スピーカー５００６、操作キー５００７、スタイラス５００８等を有する。本発明の一態様に係る半導体装置は、携帯型ゲーム機の駆動を制御するための集積回路、または表示部５００３、表示部５００４に用いることができる。なお、図８５（Ａ）に示した携帯型ゲーム機は、２つの表示部５００３と表示部５００４とを有しているが、携帯型ゲーム機が有する表示部の数は、これに限定されない。
図８５（Ｂ）は表示機器であり、筐体５２０１、表示部５２０２、支持台５２０３等を有する。本発明の一態様に係る半導体装置は、表示機器の駆動を制御するための集積回路、または表示部５２０２に用いることができる。なお、表示機器には、パーソナルコンピュータ用、ＴＶ放送受信用、広告表示用などの全ての情報表示用表示機器が含まれる。
図８５（Ｃ）はノート型パーソナルコンピュータであり、筐体５４０１、表示部５４０２、キーボード５４０３、ポインティングデバイス５４０４等を有する。本発明の一態様に係る半導体装置は、ノート型パーソナルコンピュータの駆動を制御するための集積回路、または表示部５４０２に用いることができる。
図８５（Ｄ）は携帯情報端末であり、筐体５６０１、表示部５６０２、操作キー５６０３等を有する。図８５（Ｄ）に示す携帯情報端末は、モデムが筐体５６０１に内蔵されていても良い。本発明の一態様に係る半導体装置は、携帯情報端末の駆動を制御するための集積回路、または表示部５６０２に用いることができる。
図８５（Ｅ）は携帯電話であり、筐体５８０１、表示部５８０２、音声入力部５８０３、音声出力部５８０４、操作キー５８０５、受光部５８０６等を有する。受光部５８０６において受信した光を電気信号に変換することで、外部の画像を取り込むことができる。本発明の一態様に係る半導体装置は、携帯電話の駆動を制御するための集積回路、または表示部５８０２に用いることができる。
図８５（Ｆ）は携帯情報端末であり、第１筐体５９０１、第２筐体５９０２、第１表示部５９０３、第２表示部５９０４、接続部５９０５、操作キー５９０６等を有する。第１表示部５９０３は第１筐体５９０１に設けられており、第２表示部５９０４は第２筐体５９０２に設けられている。そして、第１筐体５９０１と第２筐体５９０２とは、接続部５９０５により接続されており、第１筐体５９０１と第２筐体５９０２の間の角度は、接続部５９０５により変更できる。第１表示部５９０３における映像を、接続部５９０５における第１筐体５９０１と第２筐体５９０２との間の角度に従って、切り替える構成としても良い。本発明の一態様に係る半導体装置は、携帯情報端末の駆動を制御するための集積回路、または第１表示部５９０３、第２表示部５９０４に用いることができる。また、第１表示部５９０３及び第２表示部５９０４の少なくとも一方に、位置入力装置としての機能が付加された表示装置を用いるようにしても良い。なお、位置入力装置としての機能は、表示装置にタッチパネルを設けることで付加することができる。或いは、位置入力装置としての機能は、フォトセンサとも呼ばれる光電変換素子を表示装置の画素部に設けることでも、付加することができる。
次に、図９１を参照して、本発明に係る携帯電話の構成例について説明する。
表示パネル９００５０１はハウジング９００５３０に脱着自在に組み込まれる。ハウジング９００５３０は表示パネル９００５０１のサイズに合わせて、形状や寸法を適宜変更することができる。表示パネル９００５０１を固定したハウジング９００５３０はプリント基板９００５３１に嵌入されモジュールとして組み立てられる。
また、表示パネル９００５０１、タッチパネル、ＦＰＣ、プリント基板、フレーム、放熱板、光学フィルム、偏光板、位相差板、プリズムシート、拡散板、バックライト、導光板、ＬＥＤ、ＣＦＬ、フロントライト、コントローラ、ドライバ回路、または、信号処理回路、などを設けて、表示モジュールとすることができる。また、表示パネル９００５０１の対向基板（封止基板）に、タッチパネル機能を持たせるようにすることも可能である。
表示パネル９００５０１はＦＰＣ９００５１３を介してプリント基板９００５３１に接続される。プリント基板９００５３１には、スピーカー９００５３２、マイクロフォン９００５３３、送受信回路９００５３４、ＣＰＵ及びコントローラなどを含む信号処理回路９００５３５が形成されている。このようなモジュールと、入力手段９００５３６、バッテリー９００５３７を組み合わせ、筐体９００５３９に収納する。表示パネル９００５０１の画素部は筐体９００５３９に形成された開口窓から視認できように配置する。
表示パネル９００５０１は、画素部と一部の周辺駆動回路（複数の駆動回路のうち動作周波数の低い駆動回路）を基板上にＴＦＴを用いて一体形成し、一部の周辺駆動回路（複数の駆動回路のうち動作周波数の高い駆動回路）をＩＣチップ上に形成し、そのＩＣチップをＣＯＧ（Ｃｈｉｐ Ｏｎ Ｇｌａｓｓ）で表示パネル９００５０１に実装しても良い。あるいは、そのＩＣチップをＴＡＢ（Ｔａｐｅ Ａｕｔｏｍａｔｅｄ Ｂｏｎｄｉｎｇ）やプリント基板を用いてガラス基板と接続してもよい。このような構成とすることで、表示装置の低消費電力化を図り、携帯電話機の一回の充電による使用時間を長くすることができる。また、携帯電話機の低コスト化を図ることができる。
本実施の形態は、他の実施の形態の一部または全部について、変更、追加、修正、削除、応用、上位概念化、又は、下位概念化したものに相当する。したがって、本実施の形態の一部または全部について、他の実施の形態の一部または全部と自由に組み合わせる、適用する、或いは置き換えて実施することができる。
なお、ある一つの実施の形態において述べる図または文章において、その一部分を取り出して、発明の一態様を構成することは可能である。したがって、ある部分を述べる図または文章が記載されている場合、その一部分の図または文章を取り出した内容も、発明の一態様として開示されているものであり、発明の一態様を構成することが可能であるものとする。そのため、例えば、能動素子（トランジスタ、ダイオードなど）、配線、受動素子（容量素子、抵抗素子など）、導電層、絶縁層、半導体層、有機材料、無機材料、部品、装置、動作方法、製造方法などが単数又は複数記載された図面または文章において、その一部分を取り出して、発明の一態様を構成することが可能であるものとする。例えば、Ｎ個（Ｎは整数）の回路素子（トランジスタ、容量素子等）を有して構成される回路図から、Ｍ個（Ｍは整数で、Ｍ＜Ｎ）の回路素子（トランジスタ、容量素子等）を抜き出して、発明の一態様を構成することは可能である。別の例としては、Ｎ個（Ｎは整数）の層を有して構成される断面図から、Ｍ個（Ｍは整数で、Ｍ＜Ｎ）の層を抜き出して、発明の一態様を構成することは可能である。さらに別の例としては、Ｎ個（Ｎは整数）の要素を有して構成されるフローチャートから、Ｍ個（Ｍは整数で、Ｍ＜Ｎ）の要素を抜き出して、発明の一態様を構成することは可能である。
なお、ある一つの実施の形態において述べる図または文章において、少なくとも一つの具体例が記載される場合、その具体例の上位概念を導き出すことは、当業者であれば容易に理解される。したがって、ある一つの実施の形態において述べる図または文章において、少なくとも一つの具体例が記載される場合、その具体例の上位概念も、発明の一態様として開示されているものであり、発明の一態様を構成することが可能である。
なお、少なくとも図に記載した内容（図の中の一部でもよい）は、発明の一態様として開示されているものであり、発明の一態様を構成することが可能である。したがって、ある内容について、図に記載されていれば、文章を用いて述べていなくても、その内容は、発明の一態様として開示されているものであり、発明の一態様を構成することが可能である。同様に、図の一部を取り出した図についても、発明の一態様として開示されているものであり、発明の一態様を構成することが可能である。
（実施の形態１０）
図４９（Ａ）において、一例として、スイッチ１１、スイッチ１２、スイッチ１３、スイッチ１４、スイッチ９１４に、トランジスタを用いた場合の、回路１００の構成を、図８８（Ａ）に示す。
図８８（Ａ）に示す回路１００では、スイッチ１１としてトランジスタ１１ｔを用い、スイッチ１２としてトランジスタ１２ｔを用い、スイッチ１３としてトランジスタ１３ｔを用い、スイッチ１４としてトランジスタ１４ｔを用い、スイッチ９１４としてトランジスタ９１４ｔを用いている。
なお、図８８（Ａ）では、トランジスタ１１ｔ、トランジスタ１２ｔ、トランジスタ１３ｔ、トランジスタ１４ｔ、及びトランジスタ９１４ｔが全てｎチャネル型である場合を一例として示している。トランジスタ１１ｔ、トランジスタ１２ｔ、トランジスタ１３ｔ、トランジスタ１４ｔ、及びトランジスタ９１４ｔを全て同じ極性のトランジスタとすることで、これらのトランジスタを少ない工程数で製造できる。ただし、本発明の実施形態の一態様は、これに限定されず、異なる極性のトランジスタを用いることも可能である。
また、図８８（Ａ）では、トランジスタ１１ｔは、ゲートが配線３１に接続されている。配線３１に供給される電位に従って、トランジスタ１１ｔは導通状態または非導通状態となる。トランジスタ１２ｔは、ゲートが配線３２に接続されている。配線３２に供給される電位に従って、トランジスタ１２ｔは導通状態または非導通状態となる。トランジスタ１３ｔは、ゲートが配線３２に接続されている。配線３２に供給される電位に従って、トランジスタ１３ｔは導通状態または非導通状態となる。トランジスタ１４ｔは、ゲートが配線３４に接続されている。配線３４に供給される電位に従って、トランジスタ１４ｔは導通状態または非導通状態となる。したがって、配線３１、配線３２、及び配線３４の電位は、パルス状であり、一定ではないことが望ましいが、本発明の実施形態の一態様は、これに限定されない。または、配線３１、配線３２、及び配線３４は、ゲート信号線、選択信号線、または、スキャン線としての機能を有している。
なお、図８８（Ａ）では、トランジスタ１２ｔのゲートと、トランジスタ１３ｔのゲートとが、共に配線３２に接続されている場合を例示している。本発明の一態様では、トランジスタ１２ｔのゲートが配線３２に接続され、トランジスタ１３ｔのゲートが、配線３３に接続されていても良い。
また、配線３１、配線３２、及び配線３４において、その中の少なくとも２本の配線は、互いに接続させることが可能である。または、配線３１、配線３２、及び配線３４の少なくとも１本は、別の回路１００の配線３１、配線３２、及び配線３４の少なくとも１本と接続させることが可能である。
また、本発明の一態様に係る半導体装置は、図８８（Ａ）に示した回路１００に加えて、回路１００に各種の一定電圧や信号を供給する機能を有する回路を、さらに有していても良い。
次いで、電位Ｖｓｉｇに応じた輝度で発光素子１０４ａを発光させる期間Ｔ１４における、トランジスタ１０１のゲートソース間電圧（Ｖｇｓ１０１）の値を、シミュレーションにより求めた。シミュレーションでは、図８８（Ａ）に示した回路１００を用いた。
図８８（Ｂ）は、シミュレーションにおける、図８８（Ａ）に示した回路１００が有する各配線の電位のタイミングチャートである。具体的に、図８８（Ｂ）では、配線２１の電位と、配線３４の電位と、配線３２の電位と、配線３１の電位と、配線９３２の電位の時間変化を示す。なお、図８８（Ｂ）では、配線３４、配線３２、配線３１、配線９３２には、ハイレベルの電位ＧＶＤＤまたはローレベルの電位ＧＶＳＳが与えられる。
なお、シミュレーションは、配線２２における電位Ｖｉ２の値が互いに異なる、条件Ａまたは条件Ｂを用いて行った。具体的に、条件Ａと条件Ｂにおける各配線の電位の値を下記の表１に示す。なお、表１では、配線２４の電位Ｖｃａｔを０Ｖとし、電位Ｖｓｉｇ、電位Ｖｉ１、電位ＶＤＤ、電位Ｖｉ２、電位ＧＶＤＤ、電位ＧＶＳＳの値を、電位Ｖｃａｔとの電位差で示している。
また、シミュレーションにおける各トランジスタのチャネル長Ｌとチャネル幅Ｗの比は、トランジスタ１０１ではＬ／Ｗ＝１０μｍ／１０μｍ、トランジスタ１２ｔ及びトランジスタ１３ｔではＬ／Ｗ＝６μｍ／５μｍ、トランジスタ１１ｔ、トランジスタ１４ｔ、及びトランジスタ９１４ｔではＬ／Ｗ＝６μｍ／９μｍとした。そして、図８８（Ａ）に示した回路１００が有する全てのトランジスタにおいて、半導体膜とソース電極またはドレイン電極とが接している領域を領域Ａとすると、領域Ａとゲート電極とが重なる領域における、チャネル長方向の長さ（Ｌｏｖ）を、２．０μｍとした。
図８８（Ｂ）に示した期間Ｔ１４では、トランジスタ１０１のゲートソース間電圧（Ｖｇｓ１０１）は、電圧Ｖｓｉｇ＋Ｖｔｈ−Ｖｉ１となる。よって、図８８（Ａ）に示した回路１００において、Ｖｇｓ１０１−Ｖｔｈ＝Ｖｓｉｇ−Ｖｉ１となるため、Ｖｇｓ１０１−Ｖｔｈは、理想的には、閾値電圧Ｖｔｈの値に関わらず一定の値を有する。
図８９に、条件Ａを用いた場合における、シミュレーションにより得られたＶｇｓ１０１−Ｖｔｈの値を示す。図８９では、横軸が閾値電圧Ｖｔｈ（Ｖ）、縦軸がＶｇｓ１０１−Ｖｔｈ（Ｖ）の値を示す。図８９では、閾値電圧Ｖｔｈの値を変化させても、Ｖｇｓ１０１−Ｖｔｈの値がほぼ均一であり、そのばらつきは１０％〜１５％程度に抑えられていることが分かる。
図９０に、条件Ｂを用いた場合における、シミュレーションにより得られたＶｇｓ１０１−Ｖｔｈの値を示す。図９０では、横軸が閾値電圧Ｖｔｈ（Ｖ）、縦軸がＶｇｓ１０１−Ｖｔｈ（Ｖ）の値を示す。図９０では、閾値電圧Ｖｔｈの値が正の値を有する場合だと、Ｖｇｓ１０１−Ｖｔｈの値はほぼ均一である。しかし、閾値電圧Ｖｔｈの値が負の値を有する場合、閾値電圧Ｖｔｈが負の方向に大きくなるほど、Ｖｇｓ１０１−Ｖｔｈの値が大きくなっており、Ｖｇｓ１０１−Ｖｔｈの値が閾値電圧Ｖｔｈの値に依存していることが分かる。
上記シミュレーションの結果から、本発明の一態様に係る半導体装置では、トランジスタ１０１がノーマリオンであっても、すなわち閾値電圧Ｖｔｈがマイナスの値を有していても、トランジスタ１０１の閾値電圧Ｖｔｈを加味した値になるよう、トランジスタ１０１のゲートソース間電圧（Ｖｇｓ１０１）を設定することができることが証明された。
本実施の形態は、他の実施の形態の一部または全部について、変更、追加、修正、削除、応用、上位概念化、又は、下位概念化したものに相当する。したがって、本実施の形態の一部または全部について、他の実施の形態の一部または全部と自由に組み合わせる、適用する、或いは置き換えて実施することができる。
１１ スイッチ
１１ｔ トランジスタ
１２ スイッチ
１２ｔ トランジスタ
１３ スイッチ
１３ｔ トランジスタ
１４ スイッチ
１４ａ スイッチ
１４ｂ スイッチ
１４ｔ トランジスタ
１５ スイッチ
２１ 配線
２２ 配線
２３ 配線
２３ａ 配線
２３ｂ 配線
２４ 配線
２５ 配線
２６ 配線
２７ 配線
３１ 配線
３２ 配線
３３ 配線
３４ 配線
１００ 回路
１０１ トランジスタ
１０２ 容量素子
１０３ 容量素子
１０４ 負荷
１０４ａ 発光素子
１０４ｂ 発光素子
１０５ 容量素子
１０５ａ 容量素子
１０５ｂ 容量素子
２０１ 回路
２０２ 回路
２０３ 回路
２０３ａ 回路
２０３ｂ 回路
２０４ 回路
２０５ 回路
２０６ 回路
２０７ 回路
２０８ 回路
２２０ 回路
２２１ 回路
２２２ 回路
２２２ａ 回路
２２２ｂ 回路
２２３ 回路
２２４ 回路
２２５ 回路
２２６ 回路
２３０ 回路
２３１ 回路
２３２ 回路
２３３ 回路
３００ 半導体膜
３０１ 半導体膜
３０２ 導電膜
３０３ 導電膜
３０４ 導電膜
３０５ 導電膜
３０６ 導電膜
３０７ 導電膜
３０８ 導電膜
３０９ 導電膜
３２０ 半導体膜
３２１ 半導体膜
３２２ 半導体膜
３２３ 半導体膜
３２４ 導電膜
３２５ 導電膜
３２６ 導電膜
３２７ 導電膜
３２８ 導電膜
３２９ 導電膜
３３０ 導電膜
３３１ 導電膜
３３２ 導電膜
３３３ 半導体膜
５０１ 半導体膜
５０２ 絶縁膜
５０３ 電極
５０４ 導電膜
５０５ 導電膜
５０６ 第１の領域
５０７ 第２の領域
５０８ 第２の領域
５０９ 第３の領域
５１０ 第３の領域
５２０ 絶縁膜
５２０ａ 第１の酸化絶縁膜
５２０ｂ 第２の酸化絶縁膜
５２０ｃ 第３の酸化絶縁膜
５２１ 半導体膜
５２２ 絶縁膜
５２３ 電極
５２４ 導電膜
５２５ 導電膜
５２６ 第１の領域
５２７ サイドウォール
５２８ 絶縁膜
５２９ 開口部
５３０ 絶縁膜
５３０ａ 第１の酸化絶縁膜
５３０ｂ 第２の酸化絶縁膜
５３１ 半導体膜
５３２ 絶縁膜
５３３ 電極
５３４ 導電膜
５３５ 導電膜
５３６ 第１の領域
５３７ 第２の領域
５３８ 第２の領域
５３９ サイドウォール
５４０ 絶縁膜
５５０ 第２の領域
５５１ 第２の領域
６０２ ゲート電極
６０３ ゲート絶縁膜
６０４ 半導体膜
６０５ 導電膜
６０６ 導電膜
６０７ 絶縁膜
６１２ ゲート電極
６１３ ゲート絶縁膜
６１４ 半導体膜
６１５ 導電膜
６１６ 導電膜
６１７ 絶縁膜
６１８ チャネル保護膜
６２２ ゲート電極
６２３ ゲート絶縁膜
６２４ 半導体膜
６２５ 導電膜
６２６ 導電膜
６２７ 絶縁膜
６４２ ゲート電極
６４３ ゲート絶縁膜
６４４ 半導体膜
６４５ 導電膜
６４６ 導電膜
６４７ 絶縁膜
７００ 画素部
７０１ 駆動回路
７０２ 駆動回路
７１０ 駆動回路
７１１ 画素部
８００ 基板
８０１ 絶縁膜
８０２ 絶縁膜
８０３ 絶縁膜
８１４ スイッチ
９１４ スイッチ
９１４ｔ トランジスタ
９３２ 配線
４００１ 基板
４００２ 画素部
４００３ 回路
４００４ 回路
４００６ 基板
４００７ 充填材
４００８ トランジスタ
４００９ トランジスタ
４０１０ トランジスタ
４０１１ 発光素子
４０１２ 対向電極
４０１３ 発光層
４０１４ 配線
４０１５ 配線
４０１６ 接続端子
４０１７ 配線
４０１８ ＦＰＣ
４０１９ 異方性導電膜
４０２０ シール材
５００１ 筐体
５００２ 筐体
５００３ 表示部
５００４ 表示部
５００５ マイクロフォン
５００６ スピーカー
５００７ 操作キー
５００８ スタイラス
５２０１ 筐体
５２０２ 表示部
５２０３ 支持台
５４０１ 筐体
５４０２ 表示部
５４０３ キーボード
５４０４ ポインティングデバイス
５６０１ 筐体
５６０２ 表示部
５６０３ 操作キー
５８０１ 筐体
５８０２ 表示部
５８０３ 音声入力部
５８０４ 音声出力部
５８０５ 操作キー
５８０６ 受光部
５９０１ 筐体
５９０２ 筐体
５９０３ 表示部
５９０４ 表示部
５９０５ 接続部
５９０６ 操作キー
９２０６ 回路
９００５０１ 表示パネル
９００５１３ ＦＰＣ
９００５３０ ハウジング
９００５３１ プリント基板
９００５３２ スピーカー
９００５３３ マイクロフォン
９００５３４ 送受信回路
９００５３５ 信号処理回路
９００５３６ 入力手段
９００５３７ バッテリー
９００５３９ 筐体

Claims (6)

  1. トランジスタと、第１の配線と、第２の配線と、第１のスイッチと、第２のスイッチと、第３のスイッチと、第１の容量素子と、第２の容量素子と、を有し、
    前記第１のスイッチは、前記第１の配線と前記第１の容量素子の第１電極との間の導通または非導通を選択する機能を有し、
    前記第１の容量素子の前記第１電極は、前記第２の容量素子の第１電極と電気的に接続され、
    前記第１の容量素子の第２電極は、前記トランジスタのゲートと電気的に接続され、
    前記第２の容量素子の第２電極は、前記トランジスタのソース及びドレインの一方と電気的に接続され、
    前記第２のスイッチは、前記第２の配線と、前記トランジスタの前記ゲートとの間の導通または非導通を選択する機能を有し、
    前記第３のスイッチは、前記第１の容量素子の前記第１電極と、前記トランジスタのソース及びドレインの一方との間の導通または非導通を選択する機能を有する半導体装置。
  2. トランジスタと、第１の配線と、第２の配線と、第１のスイッチと、第２のスイッチと、第３のスイッチと、第１の容量素子と、第２の容量素子と、負荷と、を有し、
    前記第１のスイッチは、前記第１の配線と前記第１の容量素子の第１電極との間の導通または非導通を選択する機能を有し、
    前記第１の容量素子の前記第１電極は、前記第２の容量素子の第１電極と電気的に接続され、
    前記第１の容量素子の第２電極は、前記トランジスタのゲートと電気的に接続され、
    前記第２の容量素子の第２電極は、前記負荷と、前記トランジスタのソース及びドレインの一方とに電気的に接続され、
    前記第２のスイッチは、前記第２の配線と、前記トランジスタの前記ゲートとの間の導通または非導通を選択する機能を有し、
    前記第３のスイッチは、前記第１の容量素子の前記第１電極と、前記トランジスタのソース及びドレインの一方との間の導通または非導通を選択する機能を有する半導体装置。
  3. 請求項１または請求項２において、前記トランジスタはｎチャネル型である半導体装置。
  4. 請求項１乃至請求項３のいずれか１項において、前記トランジスタが有する半導体膜は、酸化物半導体を含む半導体装置。
  5. 請求項１乃至請求項３のいずれか１項において、前記第１のスイッチ乃至前記第３のスイッチは、トランジスタで構成されている半導体装置。
  6. 請求項５において、前記第１のスイッチ乃至前記第３のスイッチを構成する前記トランジスタは、ｎチャネル型である半導体装置。
JP2012227571A 2011-10-18 2012-10-15 半導体装置及び表示装置 Expired - Fee Related JP6058346B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2012227571A JP6058346B2 (ja) 2011-10-18 2012-10-15 半導体装置及び表示装置

Applications Claiming Priority (5)

Application Number Priority Date Filing Date Title
JP2011228418 2011-10-18
JP2011228418 2011-10-18
JP2011261317 2011-11-30
JP2011261317 2011-11-30
JP2012227571A JP6058346B2 (ja) 2011-10-18 2012-10-15 半導体装置及び表示装置

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP2016237516A Division JP6329618B2 (ja) 2011-10-18 2016-12-07 発光装置

Publications (3)

Publication Number Publication Date
JP2013137509A true JP2013137509A (ja) 2013-07-11
JP2013137509A5 JP2013137509A5 (ja) 2015-11-12
JP6058346B2 JP6058346B2 (ja) 2017-01-11

Family

ID=48085389

Family Applications (10)

Application Number Title Priority Date Filing Date
JP2012227571A Expired - Fee Related JP6058346B2 (ja) 2011-10-18 2012-10-15 半導体装置及び表示装置
JP2016237516A Active JP6329618B2 (ja) 2011-10-18 2016-12-07 発光装置
JP2018081232A Expired - Fee Related JP6532982B2 (ja) 2011-10-18 2018-04-20 発光装置
JP2019095856A Expired - Fee Related JP6854846B2 (ja) 2011-10-18 2019-05-22 発光装置
JP2020115463A Withdrawn JP2020187361A (ja) 2011-10-18 2020-07-03 発光装置
JP2020212468A Withdrawn JP2021073482A (ja) 2011-10-18 2020-12-22 発光装置
JP2022014878A Active JP7153151B2 (ja) 2011-10-18 2022-02-02 発光装置
JP2022132295A Withdrawn JP2022180361A (ja) 2011-10-18 2022-08-23 発光装置
JP2023066914A Withdrawn JP2023106373A (ja) 2011-10-18 2023-04-17 発光装置
JP2025011652A Pending JP2025066813A (ja) 2011-10-18 2025-01-27 トランジスタ

Family Applications After (9)

Application Number Title Priority Date Filing Date
JP2016237516A Active JP6329618B2 (ja) 2011-10-18 2016-12-07 発光装置
JP2018081232A Expired - Fee Related JP6532982B2 (ja) 2011-10-18 2018-04-20 発光装置
JP2019095856A Expired - Fee Related JP6854846B2 (ja) 2011-10-18 2019-05-22 発光装置
JP2020115463A Withdrawn JP2020187361A (ja) 2011-10-18 2020-07-03 発光装置
JP2020212468A Withdrawn JP2021073482A (ja) 2011-10-18 2020-12-22 発光装置
JP2022014878A Active JP7153151B2 (ja) 2011-10-18 2022-02-02 発光装置
JP2022132295A Withdrawn JP2022180361A (ja) 2011-10-18 2022-08-23 発光装置
JP2023066914A Withdrawn JP2023106373A (ja) 2011-10-18 2023-04-17 発光装置
JP2025011652A Pending JP2025066813A (ja) 2011-10-18 2025-01-27 トランジスタ

Country Status (6)

Country Link
US (5) US9280931B2 (ja)
JP (10) JP6058346B2 (ja)
KR (6) KR101962097B1 (ja)
DE (1) DE112012004350T5 (ja)
TW (6) TWI596588B (ja)
WO (1) WO2013058199A1 (ja)

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2020049392A1 (ja) * 2018-09-05 2020-03-12 株式会社半導体エネルギー研究所 表示装置、表示モジュール、電子機器、及び表示装置の作製方法
WO2020229911A1 (ja) * 2019-05-10 2020-11-19 株式会社半導体エネルギー研究所 表示装置および電子機器
JP2021002034A (ja) * 2019-06-21 2021-01-07 株式会社半導体エネルギー研究所 表示装置、表示モジュール、電子機器、及び表示装置の作製方法
KR20210043604A (ko) * 2018-09-07 2021-04-21 가부시키가이샤 한도오따이 에네루기 켄큐쇼 표시 장치, 표시 모듈, 및 전자 기기
KR20210123418A (ko) * 2013-12-27 2021-10-13 가부시키가이샤 한도오따이 에네루기 켄큐쇼 발광 장치
JP2023051763A (ja) * 2021-09-30 2023-04-11 エルジー ディスプレイ カンパニー リミテッド ピクセル回路および表示装置

Families Citing this family (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10043794B2 (en) 2012-03-22 2018-08-07 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and electronic device
JP6031883B2 (ja) * 2012-08-08 2016-11-24 富士通株式会社 半導体集積回路及び電源回路
TW201426709A (zh) 2012-12-26 2014-07-01 Sony Corp 顯示裝置、顯示裝置之驅動方法及電子機器
CN105210463A (zh) * 2013-03-26 2015-12-30 首要金属科技奥地利有限责任公司 用于容纳电子器件的电子器件保护壳体
JP6426402B2 (ja) * 2013-08-30 2018-11-21 株式会社半導体エネルギー研究所 表示装置
US9552767B2 (en) 2013-08-30 2017-01-24 Semiconductor Energy Laboratory Co., Ltd. Light-emitting device
JP6495602B2 (ja) 2013-09-13 2019-04-03 株式会社半導体エネルギー研究所 発光装置
US9806098B2 (en) * 2013-12-10 2017-10-31 Semiconductor Energy Laboratory Co., Ltd. Light-emitting device
US9704893B2 (en) 2015-08-07 2017-07-11 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and electronic device
WO2019123163A1 (ja) * 2017-12-21 2019-06-27 株式会社半導体エネルギー研究所 表示装置および電子機器
US11264512B2 (en) * 2018-06-29 2022-03-01 Intel Corporation Thin film transistors having U-shaped features
CN112997235B (zh) 2018-12-06 2023-09-05 株式会社半导体能源研究所 显示装置及显示装置的制造方法
CN110223639B (zh) * 2019-06-17 2021-01-29 京东方科技集团股份有限公司 像素电路、像素驱动方法、显示基板和显示装置
US12200995B2 (en) * 2019-10-11 2025-01-14 Semiconductor Energy Laboratory Co., Ltd. Display device and electronic device
KR20220104165A (ko) 2019-11-21 2022-07-26 가부시키가이샤 한도오따이 에네루기 켄큐쇼 표시 장치, 표시 모듈, 전자 기기, 및 표시 장치의 제작 방법
US11636809B2 (en) 2019-11-29 2023-04-25 Chengdu Boe Optoelectronics Technology Co., Ltd. Display substrate and display device
EP4067987A4 (en) 2019-11-29 2022-11-30 BOE Technology Group Co., Ltd. NETWORK SUBSTRATE, METHOD FOR MAKING IT, DISPLAY APPARATUS AND DISPLAY SUBSTRATE
CN113906831B (zh) * 2020-03-27 2025-03-28 京东方科技集团股份有限公司 显示模组及显示装置
JP7642621B2 (ja) 2020-05-01 2025-03-10 株式会社半導体エネルギー研究所 表示装置、表示モジュール、及び電子機器
TW202211195A (zh) 2020-08-12 2022-03-16 日商半導體能源研究所股份有限公司 顯示裝置、其工作方法以及電子裝置
KR20220160415A (ko) 2021-05-27 2022-12-06 주식회사 엘지에너지솔루션 파우치 주름을 개선한 파우치 성형 장치

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004246204A (ja) * 2003-02-14 2004-09-02 Sony Corp 画素回路、表示装置、および画素回路の駆動方法
JP2005164891A (ja) * 2003-12-02 2005-06-23 Sony Corp 画素回路及びその駆動方法とアクティブマトリクス装置並びに表示装置
JP2009134110A (ja) * 2007-11-30 2009-06-18 Kyocera Corp 画像表示装置

Family Cites Families (73)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3298974B2 (ja) 1993-03-23 2002-07-08 電子科学株式会社 昇温脱離ガス分析装置
JP2002351401A (ja) * 2001-03-21 2002-12-06 Mitsubishi Electric Corp 自発光型表示装置
CN101257743B (zh) 2001-08-29 2011-05-25 株式会社半导体能源研究所 发光器件及这种发光器件的驱动方法
SG120075A1 (en) 2001-09-21 2006-03-28 Semiconductor Energy Lab Semiconductor device
US7456810B2 (en) 2001-10-26 2008-11-25 Semiconductor Energy Laboratory Co., Ltd. Light-emitting device and driving method thereof
JP4498669B2 (ja) 2001-10-30 2010-07-07 株式会社半導体エネルギー研究所 半導体装置、表示装置、及びそれらを具備する電子機器
KR100940342B1 (ko) 2001-11-13 2010-02-04 가부시키가이샤 한도오따이 에네루기 켄큐쇼 표시장치 및 그 구동방법
JP2003195810A (ja) 2001-12-28 2003-07-09 Casio Comput Co Ltd 駆動回路、駆動装置及び光学要素の駆動方法
EP1331627B1 (en) 2002-01-24 2012-04-18 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method of driving the semiconductor device
EP1577870B1 (en) 2002-12-27 2010-09-29 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and display device using the same
GB0301623D0 (en) 2003-01-24 2003-02-26 Koninkl Philips Electronics Nv Electroluminescent display devices
WO2004066249A1 (en) 2003-01-24 2004-08-05 Koninklijke Philips Electronics N.V. Active matrix display devices
GB0301659D0 (en) * 2003-01-24 2003-02-26 Koninkl Philips Electronics Nv Electroluminescent display devices
WO2004077671A1 (ja) 2003-02-28 2004-09-10 Semiconductor Energy Laboratory Co., Ltd. 半導体装置およびその駆動方法
KR100497247B1 (ko) * 2003-04-01 2005-06-23 삼성에스디아이 주식회사 발광 표시 장치 및 그 표시 패널과 구동 방법
JP4558509B2 (ja) 2003-04-25 2010-10-06 株式会社半導体エネルギー研究所 半導体装置、表示装置、及び電子機器
US20070151144A1 (en) 2003-05-06 2007-07-05 Samsung Electronics Co., Ltd. Detergent comprising the reaction product an amino alcohol, a high molecular weight hydroxy aromatic compound, and an aldehydye
KR100913303B1 (ko) 2003-05-06 2009-08-26 삼성전자주식회사 액정표시장치
JP4884671B2 (ja) 2003-05-14 2012-02-29 株式会社半導体エネルギー研究所 半導体装置
JP4484451B2 (ja) * 2003-05-16 2010-06-16 奇美電子股▲ふん▼有限公司 画像表示装置
JP3772889B2 (ja) 2003-05-19 2006-05-10 セイコーエプソン株式会社 電気光学装置およびその駆動装置
JP4488709B2 (ja) * 2003-09-29 2010-06-23 三洋電機株式会社 有機ｅｌパネル
JP4632655B2 (ja) * 2003-11-07 2011-02-16 日本電気株式会社 発光表示装置
JP4588312B2 (ja) * 2003-12-02 2010-12-01 株式会社半導体エネルギー研究所 発光装置の作製方法
US7446742B2 (en) * 2004-01-30 2008-11-04 Semiconductor Energy Laboratory Co., Ltd. Light emitting device
KR100560479B1 (ko) * 2004-03-10 2006-03-13 삼성에스디아이 주식회사 발광 표시 장치 및 그 표시 패널과 구동 방법
EP1610292B1 (en) 2004-06-25 2016-06-15 Semiconductor Energy Laboratory Co., Ltd. Display device, driving method thereof and electronic device
JP4645881B2 (ja) 2004-07-08 2011-03-09 ソニー株式会社 画素回路及、アクティブマトリクス装置及び表示装置
JP4160032B2 (ja) * 2004-09-01 2008-10-01 シャープ株式会社 表示装置およびその駆動方法
KR100673760B1 (ko) * 2004-09-08 2007-01-24 삼성에스디아이 주식회사 발광 표시장치
JP5017773B2 (ja) * 2004-09-17 2012-09-05 ソニー株式会社 画素回路及び表示装置とこれらの駆動方法
KR100699999B1 (ko) 2004-10-18 2007-03-26 삼성에스디아이 주식회사 유기 전계 발광 표시장치
KR100601375B1 (ko) 2004-10-19 2006-07-13 삼성에스디아이 주식회사 유기 전계 발광 표시장치
KR20060054603A (ko) * 2004-11-15 2006-05-23 삼성전자주식회사 표시 장치 및 그 구동 방법
US8426866B2 (en) * 2004-11-30 2013-04-23 Semiconductor Energy Laboratory Co., Ltd. Display device and driving method thereof, semiconductor device, and electronic apparatus
KR101152120B1 (ko) 2005-03-16 2012-06-15 삼성전자주식회사 표시 장치 및 그 구동 방법
US8681077B2 (en) 2005-03-18 2014-03-25 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, and display device, driving method and electronic apparatus thereof
JP4752315B2 (ja) 2005-04-19 2011-08-17 セイコーエプソン株式会社 電子回路、その駆動方法、電気光学装置および電子機器
JP2006317696A (ja) * 2005-05-12 2006-11-24 Sony Corp 画素回路および表示装置、並びに画素回路の制御方法
TWI429327B (zh) 2005-06-30 2014-03-01 Semiconductor Energy Lab 半導體裝置、顯示裝置、及電子設備
TWI485681B (zh) 2005-08-12 2015-05-21 Semiconductor Energy Lab 顯示裝置
KR100635509B1 (ko) 2005-08-16 2006-10-17 삼성에스디아이 주식회사 유기 전계발광 표시장치
JP4753373B2 (ja) 2005-09-16 2011-08-24 株式会社半導体エネルギー研究所 表示装置及び表示装置の駆動方法
JP5376296B2 (ja) 2005-10-12 2013-12-25 コーニンクレッカ フィリップス エヌ ヴェ トランジスタ制御回路及び制御方法並びにこれを用いたアクティブマトリックス表示装置
JP5656321B2 (ja) 2005-10-18 2015-01-21 株式会社半導体エネルギー研究所 半導体装置、表示装置、表示モジュール及び電子機器
KR101324756B1 (ko) 2005-10-18 2013-11-05 가부시키가이샤 한도오따이 에네루기 켄큐쇼 표시장치 및 그의 구동방법
US7692610B2 (en) 2005-11-30 2010-04-06 Semiconductor Energy Laboratory Co., Ltd. Display device
JP5478000B2 (ja) 2005-11-30 2014-04-23 株式会社半導体エネルギー研究所 表示装置、表示モジュール、及び電子機器
EP1793367A3 (en) 2005-12-02 2009-08-26 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
KR101433680B1 (ko) 2005-12-02 2014-08-25 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치, 디스플레이 장치, 및 전자 장치
EP1793366A3 (en) 2005-12-02 2009-11-04 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, display device, and electronic device
TWI272570B (en) * 2005-12-08 2007-02-01 Chi Mei El Corp Organic light emitting display and pixel with voltage compensation technique thereof
JP2007233270A (ja) 2006-03-03 2007-09-13 Sanyo Electric Co Ltd 有機ｅｌ表示パネル
TWI338874B (en) * 2006-03-10 2011-03-11 Au Optronics Corp Light emitting diode display and driving pixel method thereof
TWI570691B (zh) 2006-04-05 2017-02-11 半導體能源研究所股份有限公司 半導體裝置，顯示裝置，和電子裝置
TWI321773B (en) * 2006-04-21 2010-03-11 Au Optronics Corp A circuit and method for driving an organic electro-luminescent diode
JP4882536B2 (ja) * 2006-06-19 2012-02-22 セイコーエプソン株式会社 電子回路及び電子機器
JP2008107785A (ja) 2006-09-29 2008-05-08 Seiko Epson Corp 電気光学装置および電子機器
JP2008134625A (ja) 2006-10-26 2008-06-12 Semiconductor Energy Lab Co Ltd 半導体装置、表示装置及び電子機器
TWI442368B (zh) 2006-10-26 2014-06-21 Semiconductor Energy Lab 電子裝置，顯示裝置，和半導體裝置，以及其驅動方法
JP5261956B2 (ja) * 2007-03-29 2013-08-14 富士電機株式会社 双方向シフトレジスタ
JP2008286905A (ja) 2007-05-16 2008-11-27 Sony Corp 表示装置、表示装置の駆動方法および電子機器
CN101911166B (zh) 2008-01-15 2013-08-21 株式会社半导体能源研究所 发光器件
JP5736114B2 (ja) * 2009-02-27 2015-06-17 株式会社半導体エネルギー研究所 半導体装置の駆動方法、電子機器の駆動方法
US9047815B2 (en) 2009-02-27 2015-06-02 Semiconductor Energy Laboratory Co., Ltd. Method for driving semiconductor device
TWI410928B (zh) * 2009-09-18 2013-10-01 Univ Nat Taiwan Science Tech 畫素結構、顯示面板及其驅動方法
JP5508301B2 (ja) 2011-01-18 2014-05-28 パナソニック株式会社 発光表示装置
JP5982147B2 (ja) 2011-04-01 2016-08-31 株式会社半導体エネルギー研究所 発光装置
US8922464B2 (en) 2011-05-11 2014-12-30 Semiconductor Energy Laboratory Co., Ltd. Active matrix display device and driving method thereof
US8878589B2 (en) 2011-06-30 2014-11-04 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and driving method thereof
KR20140051268A (ko) 2011-07-22 2014-04-30 가부시키가이샤 한도오따이 에네루기 켄큐쇼 발광 장치
US8710505B2 (en) 2011-08-05 2014-04-29 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
JP6050054B2 (ja) * 2011-09-09 2016-12-21 株式会社半導体エネルギー研究所 半導体装置

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004246204A (ja) * 2003-02-14 2004-09-02 Sony Corp 画素回路、表示装置、および画素回路の駆動方法
JP2005164891A (ja) * 2003-12-02 2005-06-23 Sony Corp 画素回路及びその駆動方法とアクティブマトリクス装置並びに表示装置
JP2009134110A (ja) * 2007-11-30 2009-06-18 Kyocera Corp 画像表示装置

Cited By (22)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20210123418A (ko) * 2013-12-27 2021-10-13 가부시키가이샤 한도오따이 에네루기 켄큐쇼 발광 장치
KR102381859B1 (ko) 2013-12-27 2022-04-04 가부시키가이샤 한도오따이 에네루기 켄큐쇼 발광 장치
JP7517989B2 (ja) 2018-09-05 2024-07-17 株式会社半導体エネルギー研究所 表示装置、表示モジュール、及び電子機器
JP7679531B2 (ja) 2018-09-05 2025-05-19 株式会社半導体エネルギー研究所 表示装置
JPWO2020049392A1 (ja) * 2018-09-05 2021-09-24 株式会社半導体エネルギー研究所 表示装置、表示モジュール、電子機器、及び表示装置の作製方法
JP2024127980A (ja) * 2018-09-05 2024-09-20 株式会社半導体エネルギー研究所 表示装置
US11908850B2 (en) 2018-09-05 2024-02-20 Semiconductor Energy Laboratory Co., Ltd. Display device, display module, electronic device, and method for manufacturing display device
WO2020049392A1 (ja) * 2018-09-05 2020-03-12 株式会社半導体エネルギー研究所 表示装置、表示モジュール、電子機器、及び表示装置の作製方法
US12334480B2 (en) 2018-09-07 2025-06-17 Semiconductor Energy Laboratory Co., Ltd. Display device, display module, and electronic device
KR102768423B1 (ko) 2018-09-07 2025-02-13 가부시키가이샤 한도오따이 에네루기 켄큐쇼 표시 장치, 표시 모듈, 및 전자 기기
KR20210043604A (ko) * 2018-09-07 2021-04-21 가부시키가이샤 한도오따이 에네루기 켄큐쇼 표시 장치, 표시 모듈, 및 전자 기기
JP7443354B2 (ja) 2019-05-10 2024-03-05 株式会社半導体エネルギー研究所 表示装置および電子機器
JP2024045682A (ja) * 2019-05-10 2024-04-02 株式会社半導体エネルギー研究所 表示装置および電子機器
US12089459B2 (en) 2019-05-10 2024-09-10 Semiconductor Energy Laboratory Co., Ltd. Display apparatus and electronic device
JP7562894B2 (ja) 2019-05-10 2024-10-07 株式会社半導体エネルギー研究所 表示装置および電子機器
JPWO2020229911A1 (ja) * 2019-05-10 2020-11-19
WO2020229911A1 (ja) * 2019-05-10 2020-11-19 株式会社半導体エネルギー研究所 表示装置および電子機器
JP2021002034A (ja) * 2019-06-21 2021-01-07 株式会社半導体エネルギー研究所 表示装置、表示モジュール、電子機器、及び表示装置の作製方法
US12288799B2 (en) 2019-06-21 2025-04-29 Semiconductor Energy Laboratory Co., Ltd. Display device, display module, electronic device, and manufacturing method of display device
JP7499299B2 (ja) 2021-09-30 2024-06-13 エルジー ディスプレイ カンパニー リミテッド ピクセル回路および表示装置
US11935482B2 (en) 2021-09-30 2024-03-19 Lg Display Co., Ltd. Pixel circuit and display device including the same
JP2023051763A (ja) * 2021-09-30 2023-04-11 エルジー ディスプレイ カンパニー リミテッド ピクセル回路および表示装置

Also Published As

Publication number Publication date
KR20220019071A (ko) 2022-02-15
JP2018151642A (ja) 2018-09-27
KR20200008049A (ko) 2020-01-22
JP7153151B2 (ja) 2022-10-13
WO2013058199A1 (en) 2013-04-25
TW202410009A (zh) 2024-03-01
TW201842485A (zh) 2018-12-01
KR20210068631A (ko) 2021-06-09
JP2021073482A (ja) 2021-05-13
US20180337200A1 (en) 2018-11-22
KR102549647B1 (ko) 2023-07-03
KR101962097B1 (ko) 2019-03-27
TW202042203A (zh) 2020-11-16
JP6329618B2 (ja) 2018-05-23
US20160190183A1 (en) 2016-06-30
JP2019194698A (ja) 2019-11-07
US10056413B2 (en) 2018-08-21
US20250120180A1 (en) 2025-04-10
US9280931B2 (en) 2016-03-08
KR20140092345A (ko) 2014-07-23
TWI803072B (zh) 2023-05-21
US20130092930A1 (en) 2013-04-18
TWI748545B (zh) 2021-12-01
DE112012004350T5 (de) 2014-07-17
JP2022180361A (ja) 2022-12-06
TWI661413B (zh) 2019-06-01
TWI596588B (zh) 2017-08-21
TW201324486A (zh) 2013-06-16
JP2025066813A (ja) 2025-04-23
JP6532982B2 (ja) 2019-06-19
JP6058346B2 (ja) 2017-01-11
KR20190033094A (ko) 2019-03-28
TW201941179A (zh) 2019-10-16
US10615189B2 (en) 2020-04-07
KR102263816B1 (ko) 2021-06-14
TW201804451A (zh) 2018-02-01
JP2022081475A (ja) 2022-05-31
JP2023106373A (ja) 2023-08-01
JP2017116927A (ja) 2017-06-29
JP2020187361A (ja) 2020-11-19
TW202228114A (zh) 2022-07-16
TWI699745B (zh) 2020-07-21
US20200185429A1 (en) 2020-06-11
TWI633530B (zh) 2018-08-21
KR20230098374A (ko) 2023-07-03
KR102358737B1 (ko) 2022-02-08
JP6854846B2 (ja) 2021-04-07
US11587957B2 (en) 2023-02-21

Similar Documents

Publication Publication Date Title
JP7153151B2 (ja) 発光装置
US12176356B2 (en) Semiconductor device including transistor and light-emitting element
TWI885363B (zh) 發光裝置

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20150918

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20150918

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20160630

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20160712

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20160822

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20160920

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20161018

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20161122

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20161207

R150 Certificate of patent or registration of utility model

Ref document number: 6058346

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees