JP2009134110A - 画像表示装置 - Google Patents

Abstract

【課題】画素回路の大型化や電力の利用効率の低下を極力招かず、画像におけるムラの発生を抑制可能な画像表示装置を提供する。
【解決手段】発光素子と、第１、２電極間の電流を第３電極の電位で調整し、第４、５電極間の電流を第６電極の電位で調整し、第７、８電極間の電流を第９電極の電位で調整する第１〜第３トランジスタと、第１０、１１電極間で電気容量を得るコンデンサと、発光時に発光素子の一方電極に第１電位を付与する第１付与部と、発光時に発光素子の他方電極に第１電位より低い第２電位を付与する第２付与部とを備え、第１電極が第１付与部と第７電極に接続され、第２電極が一方電極に接続され、第１、２電極間の電流の調整で発光素子の電流量が制御され、第３電極が第８、１０電極に接続され、第４電極が第１１電極に接続され、第５電極が第２電極と一方電極に接続され、第７電極が第１付与部に接続され、第８電極が第１０電極に接続される。
【選択図】図３

Description

本発明は、画像表示装置に関する。

従来より、電界発光を利用した有機ＥＬ(Electroluminescence)素子を備える画像表示装置が知られている。この画像表示装置では、有機ＥＬ素子を備えた画素を構成する回路（画素回路）が多数配置されている。

この画素回路については、有機ＥＬ素子のカソード電極が、トランジスタ等の電子回路を介さず、電源に対して電気的に接続されたものが提案されている（例えば、特許文献１、２）。この特許文献１、２で提案された画素回路では、有機ＥＬ素子において流れる電流を調整する駆動用のトランジスタ（駆動トランジスタ）のゲート電極とソース電極とがコンデンサを介して電気的に接続されている。

但し、駆動トランジスタについては、ドレイン電極とソース電極との間で電流が流れ始めるゲート電圧（ゲート電極とソース電極との間の電位差）Ｖｇｓが、複数の画素間で変動する傾向にあり、画像表示装置で表示される画像にムラが生じてしまう。このため、全画素回路について、画像信号に応じた電位Ｖｄをゲート電極に付与する前に、ゲート電圧Ｖｇｓを、駆動トランジスタのドレイン電極とソース電極との間で電流が流れ始める電圧（閾値電圧）Ｖｔｈに調整することが望ましい。つまり、有機ＥＬ素子を発光させる際には、Ｖｇｓ＝Ｖｔｈ＋Ｖｄとなることが望ましい。

米国特許第７０７１９３２号明細書 特開２００４−２９５１３１号公報

しかしながら、上記特許文献１で提案された画素回路では、仮に、画像信号に応じた電位を付与する前に、ゲート電圧Ｖｇｓ＝Ｖｔｈに調整されても、ゲート電極に画像信号に応じた電位が付与された瞬間に、駆動トランジスタのドレイン電極とソース電極との間で電流が流れ得る状態となり、ゲート電極とソース電極との間に設けられたコンデンサから電荷が失われてしまう。つまり、Ｖｇｓ＝Ｖｔｈに調整した効果が失われるため、有機ＥＬ素子を発光させる際に、Ｖｇｓ＝Ｖｔｈ＋Ｖｄとはならない。

そこで、有機ＥＬ素子及び駆動トランジスタに対して直列に接続され、有機ＥＬ素子及び駆動トランジスタに対する電源電圧の印加を制御するためにスイッチング用のトランジスタを設けることが考えられる。しかし、有機ＥＬ素子に対して発光のための大きな電源電圧を印加する配線上に、２つのトランジスタを直列に設けると、画素回路の大型化、及び２つのトランジスタによる電気抵抗等に起因した電力の利用効率の低下を招いてしまう。

また、上記特許文献２で提案された画素回路では、駆動トランジスタのゲート電極に対して、直接的にスイッチング用のトランジスタが接続されているため、駆動トランジスタのゲート電極に付与される電位が流動的になってしまう虞がある。つまり、有機ＥＬ素子を発光させる際に、Ｖｇｓ＝Ｖｔｈ＋Ｖｄの関係からずれ易い。

本発明は、上記課題に鑑みてなされたものであり、画素回路の大型化や電力の利用効率の低下を極力招かず、画像におけるムラの発生を抑制可能な画像表示装置を提供することを目的とする。

上記の課題を解決するために、請求項１の発明は、発光素子と、第１、第２、第３電極を有し、前記第１電極と前記第２電極との間における電流量を、前記第３電極に付与される電位によって調整する第１トランジスタと、第４、第５、第６電極を有し、前記第４電極と前記第５電極との間における電流量を、前記第６電極に付与される電位によって調整する第２トランジスタと、第７、第８、第９電極を有し、前記第７電極と前記第８電極との間における電流量を、前記第９電極に付与される電位によって調整する第３トランジスタと、第１０、第１１電極を有し、前記第１０電極と前記第１１電極との間で電気容量を得るように構成された第１コンデンサと、前記発光素子を発光させる際に、前記発光素子の一方電極に対して第１電位を付与する第１付与部と、前記発光素子を発光させる際に、前記発光素子の前記一方電極とは異なる他方電極に対して前記第１電位よりも相対的に低い第２電位を付与する第２付与部とを備え、前記第１電極が、前記第１付与部、及び前記第７電極に対して電気的に接続され、前記第２電極が、前記一方電極に対して電気的に接続されており、前記第１電極と前記第２電極との間における電流量が調整されることで、前記発光素子における電流量が制御され、前記第３電極が、前記第８、第１０電極に対して電気的に接続され、前記第４電極が、前記第１１電極に対して電気的に接続され、前記第５電極が、前記第２電極及び前記一方電極に対して電気的に接続され、前記第７電極が、前記第１付与部に対して電気的に接続され、前記第８電極が、前記第１０電極に対して電気的に接続されることを特徴とする。

また、請求項２の発明は、請求項１に記載の画像表示装置であって、第１２、第１３、第１４電極を有し、前記第１２電極と前記第１３電極との間における電流量を、前記第１４電極に付与される電位によって調整する第４トランジスタと、第１５、第１６電極を有し、前記第１５電極と前記第１６電極との間で電気容量を得るように構成された第２コンデンサと、画素データ信号に応じた電位が供給される画像信号線とを更に備え、前記第１２電極が、前記画像信号線に対して電気的に接続され、前記第１３電極が、前記第４、第１１、第１５電極に対して電気的に接続され、前記第１５電極が、前記第４、第１１電極に対して電気的に接続され、前記第１６電極が、前記一方電極、前記第２、第５電極に対して電気的に接続されることを特徴とする。

また、請求項３の発明は、請求項１に記載の画像表示装置であって、第１２、第１３、第１４電極を有し、前記第１２電極と前記第１３電極との間における電流量を、前記第１４電極に付与される電位によって調整する第４トランジスタと、第１５、第１６電極を有し、前記第１５電極と前記第１６電極との間で電気容量を得るように構成された第２コンデンサと、画素データ信号に応じた電位が供給される画像信号線とを更に備え、前記第１２電極が、前記画像信号線に対して電気的に接続され、前記第１３電極が、前記第１５電極に対して電気的に接続され、前記第１６電極が、前記第４、第１１電極に対して電気的に接続されることを特徴とする。

＜用語に関する記載＞
本明細書において、「電気的に接続される」という文言は、一方の部材と他方の部材とが配線などを介して常に導電可能に接続されている態様、及び一方の部材と他方の部材とが、導電性を有する配線等だけでなく、その他の部材によって間接的に接続されている態様の双方を含む意味で用いられる。つまり、「電気的に接続される」という文言は、その他の部材の状態（例えば、トランジスタのソースとドレインとの間で電流が流れ得る導電状態）に応じて、一方の部材と他方の部材とが配線及びその他の部材によって導電可能に接続される態様をも含む意味で用いられる。

また、本明細書における「ゲート電圧」とは、トランジスタに関し、ソースの電位を基準としたソースとゲートとの電位差のことを言う。

また、本明細書における「トランジスタの閾値電圧」とは、トランジスタがオフ状態（いわゆるドレイン電流が流れない状態）からオン状態（ドレイン電流が流れる状態）に移り変わるときの、境界となるゲート電圧のことを言う。

請求項１に記載の発明によれば、発光素子を発光させるための電圧を発光素子に印加する配線上に２つのトランジスタを配置することなく、第１トランジスタのゲート電圧を所望の電圧に設定することができる。したがって、画素回路の大型化や電力の利用効率の低下を極力招かず、画像におけるムラの発生を抑制することができる。

また、請求項２に記載の発明によれば、第１トランジスタのゲート電圧の設定において、画像信号の電位を有効利用することができる。

また、請求項３に記載の発明によれば、発光素子の発光のための第１トランジスタのゲート電圧の設定に要する時間を短縮することができる。

以下、本発明の実施形態を図面に基づいて説明する。

＜第１実施形態＞
＜画像表示装置の概略構成＞
図１は、本発明の実施形態に係る画像表示装置１００の概略構成を例示する図である。

画像表示装置１００は、本体部１１０と表示部１２０とを備えた携帯電話機などの携帯可能な電子機器であり、動画や静止画等の各種画像を表示部１２０で表示する。

本体部１１０は、通信機能、バッテリー等の給電機能、及び操作部等を備えている。

表示部１２０は、例えば、略長方形の輪郭を有する有機ＥＬディスプレイ（organic electroluminescence display）、及び本体部１１０より供給される各種信号が入力されるドライバ手段を備えている。なお、有機ＥＬディスプレイは、有機材料に電流を流すことで材料自らが発光する自発光型の発光素子を有する自発光型画像表示装置である。

また、有機ＥＬディスプレイは、画像信号線と、走査信号線とを備えている。画像信号線は、発光輝度に対応する画像信号（例えば、画素毎では、画素データ信号）に応じた電位を各画素に供給する。また、走査信号線は、画像信号線に対して略直交するように設けられ、各画素に走査信号を供給する。なお、走査信号は、画像信号線を介して画素データ信号に応じた電荷を各画素に蓄積させるタイミングを制御する信号である。

そして、ドライバ手段は、Ｘドライバ（画像信号線駆動回路）と、専用ドライバとを備えている。Ｘドライバは、画像信号線に対して電気的に接続され、画素データ信号に応じた電位を画像信号線に供給するタイミングを制御する。また、専用ドライバは、走査信号線に対して電気的に接続され、走査信号を走査信号線に供給するタイミングを制御する。例えば、画像表示装置１００では、Ｘドライバは有機ＥＬディスプレイの短辺に沿って配置され、専用ドライバは有機ＥＬディスプレイの長辺に沿って配置されている。

＜画像表示装置の機能構成＞
図２は、画像表示装置１００の機能構成を例示するブロック図である。

画像表示装置１００は、制御部１１１、操作部１１２、ＸドライバＸｄ、専用ドライバＳｄ、及び表示パネル１２１を備える。

制御部１１１は、画像表示装置１００の動作を統括制御する。この制御部１１１は、ＣＰＵ、ＲＡＭ、及びＲＯＭ等を備えて構成され、例えば、ＲＯＭ等に格納されたプログラムをＣＰＵが読み込んで実行することで、各種動作や制御を実現する。なお、制御部１１１は、ＸドライバＸｄ、及び専用ドライバＳｄからの信号の送出を制御する機能も有している。

操作部１１２は、いわゆるテンキー等の各種ボタンを備え、該各種ボタンが押下されることで、制御部１１１に対して各種信号を送出する。

表示パネル１２１は、多数の画素回路１Ａが格子状に配列されて構成されている。ここで、画素回路１Ａの回路構成について説明する。

図３は、画素回路１Ａの回路構成を例示する図である。

画素回路１Ａは、有機ＥＬ素子ＯＬＥＤ、第１〜第４トランジスタＱ１〜Ｑ４、及び第１，２コンデンサＣ１，Ｃ２を備えている。

有機ＥＬ素子ＯＬＥＤは、有機物等で構成された発光層を有し、該発光層を流れる電流の量（電流量）によって発光輝度が変化する発光素子である。この有機ＥＬ素子ＯＬＥＤは、アノード電極（本発明の「一方電極」に相当する）Ｅａとカソード電極（本発明の「他方電極」に相当する）Ｅｃとを有している。そして、アノード電極Ｅａは、有機ＥＬ素子ＯＬＥＤの発光時に相対的に高い第１電位を付与する第１電源線（本発明の「第１付与部」に相当する）Ｌｖｄに対して電気的に接続される。一方、カソード電極Ｅｃは、有機ＥＬ素子ＯＬＥＤの発光時に第１電位より相対的に低い第２電位を付与する第２電源線（本発明の「第２付与部」に相当する）Ｌｖｓに対して電気的に接続される。

第１〜４トランジスタＱ１〜Ｑ４は、キャリアが電子であるタイプ（ｎ型）のＭＩＳ(Metal Insulator Semiconductor）構造を採用した電界効果トランジスタ（FET:Field Effect Transistor）の一種である薄膜トランジスタ（TFT：Thin Film Transistor）、すなわちｎ−ＭＩＳＦＥＴＴＦＴによって構成されている。

第１トランジスタ（適宜「駆動トランジスタ」と称する）Ｑ１は、第１〜３電極Ｅ１〜Ｅ３を有している。詳細には、第１電極Ｅ１は、第１電源線Ｌｖｄ、及び第３トランジスタの第７電極Ｅ７に対して電気的に接続される。この第１電極Ｅ１は、有機ＥＬ素子ＯＬＥＤが発光する際、すなわち有機ＥＬ素子ＯＬＥＤに対して順方向の電流が流れる際にドレイン電極（以下「ドレイン」と略称する）として機能する。また、第２電極Ｅ２は、有機ＥＬ素子ＯＬＥＤのアノード電極Ｅａに対して電気的に接続され、有機ＥＬ素子ＯＬＥＤに対して順方向の電流が流れる際にソース電極（以下「ソース」と略称する）として機能する。また、第３電極Ｅ３は、いわゆるゲート電極（以下「ゲート」と略称する）として機能し、第３トランジスタＱ３の第８電極Ｅ８と第１コンデンサＣ１の第１０電極Ｅ１０とを電気的に接続する配線に対して導電可能に接続される。つまり、第３電極Ｅ３は、第８電極Ｅ８、及び第１０電極Ｅ１０に対して電気的に接続される。

また、第１トランジスタＱ１では、第３電極Ｅ３に付与される電位、より詳細には第２電極Ｅ２と第３電極Ｅ３との間（すなわちソースとゲートとの間）に印加される電圧値が調整されることで、第１電極Ｅ１と第２電極Ｅ２との間（以下「第１−２電極間」とも称する）において流れる電流の量が調整される。そして、第１−２電極間における電流量の調整に伴い、有機ＥＬ素子ＯＬＥＤにおける電流量が制御される。また、第３電極（ゲート）Ｅ３に付与される電位により、第１トランジスタＱ１は、第１−２電極間（すなわちドレインとソースとの間）において電流が流れ得る状態（導通状態）と、電流が流れ得ない状態（非導通状態）とに選択的に設定される。

また、第１トランジスタＱ１には、導通状態となる場合のゲート電圧（具体的には、第２電極Ｅ２の電位を基準とした第２電極Ｅ２と第３電極Ｅ３との間の電位差）の下限値（トランジスタＱ１の閾値電圧）Ｖｔｈが存在する。

第２トランジスタ（適宜「Ｖｔｈ補償用トランジスタ」と称する）Ｑ２は、第４〜６電極Ｅ４〜Ｅ６を有している。詳細には、第４電極Ｅ４は、第１コンデンサＣ１の第１１電極Ｅ１１と第４トランジスタの第１３電極Ｅ１３及び第２コンデンサＣ２の第１５電極とを電気的に接続する配線に対して導電可能に接続される。つまり、第４電極Ｅ４は、第１１電極Ｅ１１、第１３電極Ｅ１３、及び第１５電極Ｅ１５に対して電気的に接続される。また、第５電極Ｅ５は、第２電極Ｅ２と有機ＥＬ素子ＯＬＥＤのアノード電極Ｅａとを電気的に接続する配線に対して導電可能に接続される。つまり、第５電極Ｅ５は、第２電極Ｅ２、及びアノード電極Ｅａに対して電気的に接続される。また、第６電極Ｅ６は、センス線Ｌｓｎに対して電気的に接続され、いわゆるゲート電極として機能する。なお、センス線Ｌｓｎは、後述するＶｔｈ補償処理等を行うタイミングを制御する電位を第６電極Ｅ６に対して付与する。

また、第２トランジスタＱ２では、第６電極Ｅ６に付与される電位、より詳細には第５電極Ｅ５と第６電極Ｅ６との間（すなわちソースとゲートとの間）に印加される電圧値が調整されることで、第４電極Ｅ４と第５電極Ｅ５との間（以下「第４−５電極間」とも称する）において流れる電流の量が調整される。また、第６電極（ゲート）Ｅ６に付与される電位により、第２トランジスタＱ２は、第４−５電極間（すなわちドレインとソースとの間）において電流が流れ得る状態（導通状態）と、電流が流れ得ない状態（非導通状態）とに選択的に設定される。

ここで、有機ＥＬ素子ＯＬＥＤは、電流値によって発光輝度が制御されるため、発光時における第１トランジスタＱ１のゲート電圧Ｖｇｓのゆらぎに対して、発光輝度が敏感に変動する。特に、第１トランジスタＱ１がアモルファスシリコンを用いて構成されている場合には、第１トランジスタＱ１毎に閾値電圧Ｖｔｈが異なる傾向にある。よって、画素毎に異なる閾値電圧Ｖｔｈを補償する機能（Ｖｔｈ補償機能）を持たせないと、所望の発光輝度と実際の発光輝度との間に若干の乖離が生じ、結果として画素間で発光輝度のムラが生じてしまう。

そこで、画像表示装置１００では、発光前に各画素において第１トランジスタＱ１のゲート電圧Ｖｇｓを閾値電圧Ｖｔｈに応じた値とすることで、第１トランジスタＱ１における閾値電圧Ｖｔｈのばらつきを補償する処理（Ｖｔｈ補償処理）を実現するために第２トランジスタＱ２が設けられている。より具体的には、第２トランジスタＱ２は、第１トランジスタＱ１のゲート電圧Ｖｇｓを、第１トランジスタＱ１の閾値電圧Ｖｔｈに応じた分だけシフトさせることで、第１トランジスタＱ１の閾値電圧Ｖｔｈを補償する。

第３トランジスタ（適宜「リセット用トランジスタ」と称する）Ｑ３は、第７〜９電極Ｅ７〜Ｅ９を有している。詳細には、第７電極Ｅ７は、第１電極Ｅ１と第１電源線Ｌｖｄとを導電可能に接続する配線に対して電気的に接続される。つまり、第７電極Ｅ７は、第１電源線Ｌｖｄ、及び第１トランジスタの第１電極Ｅ１に対して電気的に接続される。また、第８電極Ｅ８は、第３電極Ｅ３と第１コンデンサＣ１の第１０電極Ｅ１０とを電気的に接続する配線に対して電気的に接続される。つまり、第８電極Ｅ８は、第３電極Ｅ３、及び第１０電極Ｅ１０に対して電気的に接続される。また、第９電極Ｅ９は、リセット線Ｌｒｓに対して電気的に接続され、いわゆるゲート電極として機能する。なお、リセット線Ｌｒｓは、後述するリセット処理、及びＶｔｈ補償処理を行うタイミングを制御する電位を第９電極Ｅ９に対して付与する。

また、第３トランジスタＱ３では、第９電極Ｅ９に付与される電位、より詳細には第７電極Ｅ７又は第８電極Ｅ８と第９電極Ｅ９との間（すなわちソースとゲートとの間）に印加される電圧値が調整されることで、第７電極Ｅ７と第８電極Ｅ８との間（以下「第７−８電極間」とも称する）において流れる電流の量が調整される。また、第９電極（ゲート）Ｅ９に付与される電位により、第３トランジスタＱ３は、第７−８電極間（すなわちドレインとソースとの間）において電流が流れ得る状態（導通状態）と、電流が流れ得ない状態（非導通状態）とに選択的に設定される。

第１コンデンサＣ１は、第１０，１１電極Ｅ１０，Ｅ１１を有し、第１０電極Ｅ１０と第１１電極Ｅ１１との間で電気容量を得るように構成されている。詳細には、第１０電極Ｅ１０は、第３電極Ｅ３と第８電極Ｅ８とを導電可能に接続する配線に対して接続される。つまり、第１０電極Ｅ１０は、第３電極Ｅ３と第８電極Ｅ８とに対して電気的に接続される。また、第１１電極Ｅ１１は、第４電極Ｅ４と第１３電極Ｅ１３と第１５電極Ｅ１５とを相互に導電可能に接続する配線に対して接続される。つまり、第１１電極Ｅ１１は、第４電極Ｅ４と第１３電極Ｅ１３と第１５電極Ｅ１５とに対して電気的に接続される。なお、第１コンデンサＣ１の保持容量は所定値（例えば、１ｐＦ）に設定されている。

第４トランジスタ（適宜「走査用トランジスタ」と称する）Ｑ４は、第１２〜１４電極Ｅ１２〜Ｅ１４を有している。詳細には、第１２電極Ｅ１２は、画像信号線Ｌdataに対して電気的に接続される。また、第１３電極Ｅ１３は、第４電極Ｅ４と第１１電極Ｅ１１と第１５電極Ｅ１５とを導電可能に接続する配線に対して電気的に接続される。つまり、第１３電極Ｅ１３は、第４電極Ｅ４と第１１電極Ｅ１１と第１５電極Ｅ１５とに対して電気的に接続される。また、第１４電極Ｅ１４は、走査信号線Ｌｓｌに対して電気的に接続され、いわゆるゲート電極として機能する。

また、第４トランジスタＱ４では、第１４電極Ｅ１４に付与される電位、より詳細には第１２電極Ｅ１２又は第１３電極Ｅ１３と第１４電極Ｅ１４との間（すなわちソースとゲートとの間）に印加される電圧値が調整されることで、第１２電極Ｅ１２と第１３電極Ｅ１３との間（以下「第１２−１３電極間」とも称する）において流れる電流の量が調整される。また、第１４電極（ゲート）Ｅ１４に付与される電位により、第４トランジスタＱ４は、第１２−１３電極間（すなわちドレインとソースとの間）において電流が流れ得る状態（導通状態）と、電流が流れ得ない状態（非導通状態）とに選択的に設定される。

第２コンデンサＣ２は、第１５，１６電極Ｅ１５，Ｅ１６を有し、第１５電極Ｅ１５と第１６電極Ｅ１６との間で電気容量を得るように構成されている。詳細には、第１５電極Ｅ１５は、第４電極Ｅ４と第１１電極Ｅ１１と第１３電極Ｅ１３とを導電可能に接続する配線に対して接続される。つまり、第１５電極Ｅ１５は、第４電極Ｅ４と第１１電極Ｅ１１と第１３電極Ｅ１３とに対して電気的に接続される。また、第１６電極Ｅ１６は、アノード電極Ｅａと第２電極Ｅ２と第５電極Ｅ５とを相互に導電可能に接続する配線に対して接続される。つまり、第１６電極Ｅ１６は、アノード電極Ｅａと第２電極Ｅ２と第５電極Ｅ５とに対して電気的に接続される。なお、第２コンデンサＣ２の保持容量は所定値（例えば、１ｐＦ）に設定されている。

このような画素回路を有する表示パネル１２１では、図２で示すように、列方向（図２中の上下方向）に沿って並ぶ複数の画素回路１Ａに対して共通の画像信号線Ｌdataが電気的に接続され、行方向（図２中の左右方向）に沿って並ぶ複数の画素回路１Ａに対して共通の走査信号線Ｌｓｌが電気的に接続される。

ＸドライバＸｄは、制御部１１１からの信号に応答して、画像信号線Ｌdataに対して画素データ信号に応じた電位（以下「画像信号線電位」とも称する）Ｖｄｔを供給する。なお、制御部１１１は、例えば、外部から送信されてくる画像データに同期させて、ＸドライバＸｄから各画像信号線Ｌdataに対する画素データ信号に応じた電位の供給タイミングを制御する信号をＸドライバＸｄに対して送出する。また、有機ＥＬ素子ＯＬＥＤを発光させるための電位の調整段階では、ＸドライバＸｄは、制御部１１１からの信号に応答して、画像信号線Ｌdataに対して所定の基準電位ＧＮＤと所定の高電位Ｖｖｈとを選択的に付与する。

専用ドライバＳｄは、制御部１１１からの制御信号に応じた波形で、走査信号線Ｌｓｌ、第１電源線Ｌｖｄ、第２電源線Ｌｖｓ、センス線Ｌｓｎ、及びリセット線Ｌｒｓに対して電位を付与する。

この専用ドライバＳｄは、第１〜５シフトレジスタを備えて構成され、具体的には、第１〜５シフトレジスタに格納されたデータに基づいて走査信号線Ｌｓｌ、第１電源線Ｌｖｄ、第２電源線Ｌｖｓ、センス線Ｌｓｎ、及びリセット線Ｌｒｓに対して電位を付与する機能を有する。

例えば、第１シフトレジスタは、走査信号線Ｌｓｌに付与すべき電位（以下「走査線電位」とも称する）Ｖｓｌのデータを保持する。ここでは、走査線電位Ｖｓｌとして、電位Ｖｈ，Ｖｌの２値が適宜採用される。また、第２シフトレジスタは、第１電源線Ｌｖｄに付与すべき電位（以下「第１電源線電位」とも称する）Ｖｄｄのデータを保持する。ここでは、第１電源線電位Ｖｄｄとして、所定の高電位の値Ｖｐ（例えば、１０Ｖ）と所定の基準電位ＧＮＤ（すなわち０Ｖ）の２値が適宜採用される。また、第３シフトレジスタは、第２電源線Ｌｖｓに付与すべき電位（以下「第２電源線電位」とも称する）Ｖｓｓのデータを保持する。ここでは、第２電源線電位Ｖｓｓとして、所定の高電位の値Ｖｐ（例えば、１０Ｖ）と所定の基準電位ＧＮＤ（すなわち０Ｖ）の２値が適宜採用される。また、第４シフトレジスタは、センス線Ｌｓｎに付与すべき電位（以下「センス線電位」とも称する）Ｖｓｎのデータを保持する。ここでは、センス線電位Ｖｓｎとして、電位Ｖｈ，Ｖｌの２値が適宜採用される。第５シフトレジスタは、リセット線Ｌｒｓに付与すべき電位（以下「リセット線電位」とも称する）Ｖｒｓのデータを保持する。ここでは、リセット線電位Ｖｒｓとして、電位Ｖｈ，Ｖｌの２値が適宜採用される。

そして、第１〜５シフトレジスタで制御される走査線電位Ｖｓｌ、第１及び第２電源線電位Ｖｄｄ，Ｖｓｓ、センス線電位Ｖｓｎ、及びリセット線電位Ｖｒｓは、制御部１１１からの制御信号に応じた波形をそれぞれ示す。

＜画像表示装置の駆動＞
図４は、有機ＥＬ素子ＯＬＥＤを発光させる際の信号波形（駆動波形）を示すタイミングチャートであり、図５〜図７は、画素回路１Ａの動作フローを示すフローチャートである。図４〜図７は、表示パネル１２１に含まれる１つの画素回路１Ａを１回発光させる駆動に着目したものであり、画像表示装置１００で動画等を構成する複数フレームを時間的に連続して表示する場合には、図４で示す駆動波形、及び図５〜図７で示す動作フローがフレーム数に応じた回数分、時間順次に繰り返される。なお、図４で示す駆動波形、及び図５〜図７で示す動作フローは、制御部１１１の制御下で実現される。

図４では、横軸が時刻を示し、上から順に、(ａ)第１電源線Ｌｖｄに付与される第１電源線電位（以下、単に「電位」と称する）Ｖｄｄ、(ｂ)第２電源線Ｌｖｓに付与される第２電源線電位（以下、単に「電位」と称する）Ｖｓｓ、(ｃ)リセット線Ｌｒｓに付与されるリセット線電位（以下、単に「電位」と称する）Ｖｒｓ、（ｄ）センス線Ｌｓｎに付与されるセンス線電位（以下、単に「電位」と称する）Ｖｓｎ、（ｅ）画像信号線Ｌdataに付与される画像信号線電位（以下、単に「電位」と称する）Ｖｄｔ、（ｆ）走査信号線Ｌｓｌに付与される走査信号線電位（以下、単に「電位」と称する）Ｖｓｌの波形が示されている。

なお、１回の発光に係る期間は、発光輝度を調整するための準備期間Ｐｐ（時刻ｔ１〜ｔ２２）と、有機ＥＬ素子ＯＬＥＤが実際に発光する発光期間Ｐｅ（〜時刻ｔ１，時刻ｔ２２〜）とを備えて構成される。

以下、図４を参照しつつ、図５〜図７で示す画素回路１Ａの動作フローについて説明する。

まず、ステップＳ１では、第１電源線Ｌｖｄに付与される電位Ｖｄｄが、所定の高電位Ｖｐから所定の基準電位ＧＮＤに設定される（時刻ｔ１）。このとき、第２電源線Ｌｖｓに付与される電位Ｖｓｓが、所定の基準電位ＧＮＤに設定されている。このため、有機ＥＬ素子ＯＬＥＤの両電極Ｅａ，Ｅｃ間には、大きな電位差が生じず、両電極Ｅａ，Ｅｃ間に電流が流れない状態となり、前回の発光が終了される。なお、発光が１回目の場合には、単に準備期間Ｐｐが開始される。

ステップＳ２では、第２電源線Ｌｖｓに付与される電位Ｖｓｓが、所定の基準電位ＧＮＤから所定の高電位Ｖｐに設定される（時刻ｔ２）。

ステップＳ３では、リセット線Ｌｒｓに付与される電位Ｖｒｓが、所定の低電位Ｖｌから所定の高電位Ｖｈに設定される（時刻ｔ３）。このとき、第３トランジスタＱ３が導通状態となり、第１コンデンサＣ１の第１０電極Ｅ１０に付与される電位が所定の基準電位ＧＮＤとなる。

ステップＳ４では、走査信号線Ｌｓｌに付与される電位Ｖｓｌが、所定の低電位Ｖｌから所定の高電位Ｖｈに設定される（時刻ｔ４）。このとき、第４トランジスタＱ４が導通状態となり、画像信号線Ｌdataに付与される電位Ｖｄｔが所定の基準電位ＧＮＤが設定されている。このため、第１コンデンサＣ１の第１１電極Ｅ１１に付与される電位が所定の基準電位ＧＮＤとなる。したがって、第１コンデンサＣ１の両電極Ｅ１０，Ｅ１１にそれぞれ所定の基準電位ＧＮＤが付与された状態となり、第１コンデンサＣ１の両電極Ｅ１０，Ｅ１１に蓄積される電荷をリセットする処理（以下「リセット処理」とも称する）が開始される。

ステップＳ５では、リセット線Ｌｒｓに付与される電位Ｖｒｓが、所定の高電位Ｖｈから所定の低電位Ｖｌに設定される（時刻ｔ５）。このとき、第３トランジスタＱ３が非導通状態となり、リセット処理が終了される。

ステップＳ６では、画像信号線Ｌdataに付与される電位Ｖｄｔが、所定の基準電位ＧＮＤから所定の高電位Ｖｖｈに設定される（時刻ｔ６）。このとき、第４トランジスタＱ４が導通状態にあるため、電位Ｖｄｔの所定の高電位Ｖｖｈが、第１コンデンサＣ１の第１１電極Ｅ１１に付与される。このため、第１コンデンサＣ１を介して、第１トランジスタＱ１のゲートである第３電極Ｅ３に対して高電位Ｖｖｈが作用し、第１トランジスタＱ１が導通状態となる。したがって、有機ＥＬ素子ＯＬＥＤのアノード電極Ｅａに対して、所定の基準電位ＧＮＤが付与され、有機ＥＬ素子ＯＬＥＤのカソード電極Ｅｃに対して、所定の高電位Ｖｐが付与される。つまり、有機ＥＬ素子ＯＬＥＤの両電極Ｅａ，Ｅｃの間に、所定の高電位Ｖｐに対応する電荷が蓄積される処理（以下「チャージ処理」とも称する）が開始される。

ステップＳ７では、画像信号線Ｌdataに付与される電位Ｖｄｔが、所定の高電位Ｖｖｈから所定の基準電位ＧＮＤに設定される（時刻ｔ７）。このとき、第１トランジスタＱ１が非導通状態となり、チャージ処理が終了され、有機ＥＬ素子ＯＬＥＤの両電極Ｅａ，Ｅｃの間に所定の高電位Ｖｐに対応する電荷が蓄積された状態となる。

ステップＳ８では、走査信号線Ｌｓｌに付与される電位Ｖｓｌが、所定の高電位Ｖｈから所定の低電位Ｖｌに設定される（時刻ｔ８）。このとき、第４トランジスタＱ４が非導通状態となる。

ステップＳ９では、リセット線Ｌｒｓに付与される電位Ｖｒｓが、所定の低電位Ｖｌから所定の高電位Ｖｈに設定される（時刻ｔ９）。このとき、第３トランジスタＱ３が導通状態となり、第３電極Ｅ３に、第１電源線Ｌｖｄの所定の基準電位ＧＮＤが付与される。

ステップＳ１０では、センス線Ｌｓｎに付与される電位Ｖｓｎが、所定の低電位Ｖｌから所定の高電位Ｖｈに設定される（時刻ｔ１０）。このとき、第２トランジスタＱ２が導通状態となる。

図６のステップＳ１１では、第２電源線Ｌｖｓに付与される電位Ｖｓｓが、所定の高電位Ｖｐから所定の基準電位ＧＮＤに設定される（時刻ｔ１１）。このとき、有機ＥＬ素子ＯＬＥＤの両極Ｅａ，Ｅｃ間に蓄積された電荷が、第２及び第１１電極Ｅ２，Ｅ１１に作用し、第１トランジスタＱ１のゲート電圧Ｖｇｓが、有機ＥＬ素子ＯＬＥＤの両電極Ｅａ，Ｅｃの間に蓄積された所定の高電位Ｖｐに対応する電荷に応じた電圧となる。よって、第１トランジスタＱ１が導通状態となり、第３トランジスタＱ３も導通状態にある。このため、時刻ｔ１１〜ｔ１２では、第１，２，７，８電極Ｅ１，Ｅ２，Ｅ７，Ｅ８を介した電荷の移動により、第１トランジスタＱ１のゲート電圧ＶｇｓがＶｔｈに到達すると、第１トランジスタＱ１が自動的に非導通状態に至る処理（以下「Ｖｔｈ補償処理」とも称する）が行われる。

ステップＳ１２では、リセット線Ｌｒｓに付与される電位Ｖｒｓが、所定の高電位Ｖｈから所定の低電位Ｖｌに設定される（時刻ｔ１２）。このとき、第３トランジスタＱ３が非導通状態となる。

ステップＳ１３では、センス線Ｌｓｎに付与される電位Ｖｓｎが、所定の高電位Ｖｈから所定の低電位Ｖｌに設定される（時刻ｔ１３）。このとき、第２トランジスタＱ２が非導通状態となり、第１コンデンサＣ１では、第１１電極Ｅ１１の電位に対して第１０電極Ｅ１０の電位の方が閾値電圧Ｖｔｈ分だけ高い状態に保持される。

ステップＳ１４では、走査信号線Ｌｓｌに付与される電位Ｖｓｌが、所定の低電位Ｖｌから所定の高電位Ｖｈに設定される（時刻ｔ１４）。このとき、第４トランジスタＱ４が導通状態となり、第１コンデンサＣ１の第１１電極Ｅ１１に対して、画像信号線Ｌdataの所定の基準電位ＧＮＤが付与され、第１トランジスタＱ１の第３電極Ｅ３に付与された電位がＶｔｈとなる。

ステップＳ１５では、画像信号線Ｌdataに付与される電位Ｖｄｔが、所定の基準電位ＧＮＤから所定の高電位Ｖｖｈに設定される（時刻ｔ１５）。このとき、第１コンデンサＣ１を介して、第１トランジスタＱ１の第３電極Ｅ３に付与される電位がＶｔｈよりも高くなり、第１トランジスタＱ１が導通状態となる。また、第１及び第２電源線Ｌｖｄ，Ｌｖｓの電位Ｖｄｄ，Ｖｓｓがそれぞれ所定の基準電位ＧＮＤに設定されているため、有機ＥＬ素子ＯＬＥＤの両電極Ｅａ，Ｅｃの間に残留する電荷がリセットされる処理（以下「素子初期化処理」とも称する）が開始される。

ステップＳ１６では、画像信号線Ｌdataに付与される電位Ｖｄｔが、所定の高電位Ｖｖｈから所定の基準電位ＧＮＤに設定される（時刻ｔ１６）。このとき、第１コンデンサＣ１を介して、第１トランジスタＱ１の第３電極Ｅ３に付与された電位がＶｔｈに戻り、第１トランジスタＱ１が非導通状態となる。このため、素子初期化処理が終了される。なお、このとき、第１トランジスタＱ１のゲート電圧ＶｇｓがＶｔｈとなっている。

ステップＳ１７では、走査信号線Ｌｓｌに付与される電位Ｖｓｌが、所定の高電位Ｖｈから所定の低電位Ｖｌに設定される（時刻ｔ１７）。このとき、第４トランジスタＱ４が非導通状態となる。

図７のステップＳ１８では、画像信号線Ｌdataに付与される電位Ｖｄｔが、画素データ信号に応じた電位Ｖdataに設定される（時刻ｔ１８）。なお、図４では、電位Ｖdataが任意の値であるため、電位Ｖdataが取り得る範囲が斜線のハッチングで示されている。

ステップＳ１９では、走査信号線Ｌｓｌに付与される電位Ｖｓｌが、所定の低電位Ｖｌから所定の高電位Ｖｈに設定される（時刻ｔ１９）。このとき、第４トランジスタＱ４が導通状態となり、電位Ｖdataが、第１コンデンサＣ１の第１１電極Ｅ１１に作用して、第１トランジスタＱ１のゲート電圧Ｖｇｓが、Ｖｔｈ＋Ｖdataに設定される処理（以下「電位設定処理」とも称する）が行われる。

ステップＳ２０では、走査信号線Ｌｓｌに付与される電位Ｖｓｌが、所定の高電位Ｖｈから所定の低電位Ｖｌに設定される（時刻ｔ２０）。このとき、第２〜４トランジスタＱ２〜Ｑ４が何れも非導通状態となり、第１トランジスタＱ１のゲート電圧Ｖｇｓが、Ｖｔｈ＋Ｖdataの状態で保持されることになる。

ステップＳ２１では、画像信号線Ｌdataに付与される電位Ｖｄｔが、所定の基準電位ＧＮＤに設定される（時刻ｔ２１）。

ステップＳ２２では、第１電源線Ｌｖｄに付与される電位Ｖｄｄが、所定の高電位Ｖｐに設定される（時刻ｔ２２）。このとき、第１トランジスタＱ１のゲート電圧ＶｇｓがＶｔｈ＋Ｖdataに設定されている。このため、第１トランジスタＱ１の第１−２電極間で、画素データ信号に応じた電流が流れる。従って、画素データ信号に応じた電流が有機ＥＬ素子ＯＬＥＤに流れ、有機ＥＬ素子ＯＬＥＤが、画素データ信号に応じた輝度で発光する。なお、この発光時には、多大な電流の流れにより、第２電極Ｅ２の電位が上昇することがあるが、第１，２コンデンサＣ１，Ｃ２を介して、第２電極Ｅ２の電位の上昇分がそのまま第３電極Ｅ３の電位を上昇させる。つまり、有機ＥＬ素子の発光時では、第１トランジスタＱ１のゲート電圧ＶｇｓがＶｔｈ＋Ｖdataのまま保持される。

このようなステップＳ１〜Ｓ２２の処理により、有機ＥＬ素子ＯＬＥＤにおける１フレーム分の発光が実現され、ステップＳ１〜Ｓ２２の処理が順次繰り返されることで、複数フレーム分の発光が行われる。

なお、上記では、表示パネル１２１に含まれる１つの画素回路１Ａの駆動に着目して説明したが、表示パネル１２１に含まれる複数の画素回路１Ａについても同様な駆動が行われる。そして、例えば、全画素回路１Ａにおいて、準備期間ＰｐのうちのＶｔｈ補償処理までが同時に行われた後に、電位設定処理が順次に行われた時点で、第１電源線Ｌｖｄに付与される電位Ｖｄｄが、所定の高電位Ｖｐに設定されることにより、全画素回路１Ａにおいて同時に有機ＥＬ素子ＯＬＥＤの発光が行われる。

以上のように、第１実施形態に係る画像表示装置１００では、有機ＥＬ素子ＯＬＥＤを発光させるための電圧を有機ＥＬ素子ＯＬＥＤに印加する配線上に、２つのトランジスタを配置することなく、第１トランジスタＱ１のゲート電圧Ｖｇｓを所望の電圧（例えば、Ｖｔｈ＋Ｖdata）に設定することができる。したがって、画素回路の大型化や電力の利用効率の低下を招くことなく、画像におけるムラの発生を抑制することができる。

また、有機ＥＬ素子ＯＬＥＤのカソード電極Ｅｃが第２電源線Ｌｖｓに対して直接的に導電可能に接続されている。そして、全て（又は複数）の画素回路１Ａについて準備期間ＰｐのうちのＶｔｈ補償処理までを同時に行うことも可能であるため、表示パネル１２１に配列される全て（又は複数）の画素回路１Ａに係る第２電源線Ｌｖｓを共通化することができる。したがって、表示パネル１２１に配列される全て（又は複数）の画素回路１Ａのカソード電極Ｅｃを共通のものとすることができる。その結果、表示パネル１２１におけるカソード電極の構造を簡略化することが可能となり、製造工程の簡略化による歩留まりの向上、生産効率の向上、製造設備の簡略化、及びコスト低減等といった種々のメリットが得られる。

＜第２実施形態＞
上記第１実施形態に係る画像表示装置１００では、画素回路１Ａが、画素データ信号に応じた電位Ｖdataを第１トランジスタＱ１に付与する回路構成として、第２コンデンサＣ２、及び第４トランジスタＱ４を備えていた。これに対して、第２実施形態に係る画像表示装置１００Ａでは、画素データ信号に応じた電位を第１トランジスタＱ１に付与する回路構成が異なる画素回路１Ｂを含む表示パネル１２１Ａが採用されている。

第２実施形態に係る画像表示装置１００Ａは、第１実施形態に係る画像表示装置１００と比較して、画素回路の構成、及び画素回路の駆動が異なっている以外は、同様な構成を有している。また、画素回路の構成についても、第１及び第２電源線Ｌｖｄ，Ｌｖｓ、第１〜３トランジスタＱ１〜Ｑ３、及び第１コンデンサＣ１の電気的な接続関係については同様なものとなっている。但し、画素回路の駆動が異なっているため、第２実施形態に係る画像表示装置１００Ａでは、第１実施形態に係る画像表示装置１００に含まれる制御部１１１が、構成は同様であるが、異なる制御を可能とする制御部１１１Ａに置換されている。

以下、第２実施形態に係る画像表示装置１００Ａのうち、第１実施形態に係る画像表示装置１００と異なる画素回路１Ｂの構成ならびに駆動について主に説明する。

図８は、第２実施形態に係る画素回路１Ｂの回路構成を例示する図である。ここでは、第１実施形態に係る画像表示装置１００と同様な構成については、同じ符号を付して説明を省略する。

画素回路１Ｂでは、第１実施形態に係る画素回路１Ａの第４トランジスタＱ４、及び第２コンデンサＣ２が、第４ＡトランジスタＱ４Ａ、及び第２ＡコンデンサＣ２Ａに置換されている。なお、第４ＡトランジスタＱ４Ａは、第１〜３トランジスタＱ３と同様に、ｎ−ＭＩＳＦＥＴＴＦＴによって構成されている。

第４Ａトランジスタ（適宜「走査用トランジスタ」と称する）Ｑ４Ａは、第１２Ａ〜１４Ａ電極Ｅ１２Ａ〜Ｅ１４Ａを有している。詳細には、第１２Ａ電極Ｅ１２Ａは、画像信号線Ｌdataに対して電気的に接続される。また、第１３Ａ電極Ｅ１３Ａは、第２ＡコンデンサＣ２Ａの第１５Ａ電極Ｅ１５Ａに対して電気的に接続される。また第１４Ａ電極Ｅ１４Ａは、走査信号線Ｌｓｌに対して電気的に接続され、いわゆるゲート電極として機能する。

また、第４ＡトランジスタＱ４Ａでは、第１実施形態に係る第４トランジスタＱ４と同様に、第１４Ａ電極Ｅ１４Ａに付与される電位、より詳細には第１２Ａ電極Ｅ１２Ａ又は第１３Ａ電極Ｅ１３Ａと第１４Ａ電極Ｅ１４Ａとの間（すなわちソースとゲートとの間）に印加される電圧値が調整されることで、第１２Ａ電極Ｅ１２Ａと第１３Ａ電極Ｅ１３Ａとの間（以下「第１２Ａ−１３Ａ電極間」とも称する）において流れる電流の量が調整される。また、第１４Ａ電極（ゲート）Ｅ１４Ａに付与される電位により、第４ＡトランジスタＱ４Ａは、第１２Ａ−１３Ａ電極間（すなわちドレインとソースとの間）において電流が流れ得る状態（導通状態）と、電流が流れ得ない状態（非導通状態）とに選択的に設定される。

第２ＡコンデンサＣ２Ａは、第１５Ａ，１６Ａ電極Ｅ１５Ａ，Ｅ１６Ａを有し、第１５Ａ電極Ｅ１５Ａと第１６Ａ電極Ｅ１６Ａとの間で電気容量を得るように構成されている。詳細には、第１５Ａ電極Ｅ１５Ａは、第１３Ａ電極Ｅ１３Ａに対して電気的に接続される。また、第１６Ａ電極Ｅ１６Ａは、第４電極Ｅ４と第１１電極Ｅ１１とを導電可能に接続する配線に対して接続される。つまり、第１６Ａ電極Ｅ１６Ａは、第４電極Ｅ４と第１１電極Ｅ１１とに対して電気的に接続される。なお、第２ＡコンデンサＣ２Ａの保持容量は所定値（例えば、１ｐＦ）に設定されている。

図９は、有機ＥＬ素子ＯＬＥＤを発光させる際の信号波形（駆動波形）を示すタイミングチャートであり、図１０及び図１１は、画素回路１Ｂの動作フローを示すフローチャートである。図９〜図１１は、表示パネル１２１に含まれる１つの画素回路１Ｂを１回発光させる駆動に着目したものであり、画像表示装置１００Ａで動画等を構成する複数フレームを時間的に連続して表示する場合には、図９で示す駆動波形と、図１０及び図１１で示す動作フローとがフレーム数に応じた回数分、時間順次に繰り返される。なお、図９で示す駆動波形と、図１０及び図１１で示す動作フローとは、制御部１１１Ａの制御下で実現される。

図９では、図４と同様に、横軸が時刻を示し、上から順に、(ａ)第１電源線Ｌｖｄに付与される電位Ｖｄｄ、(ｂ)第２電源線Ｌｖｓに付与される電位Ｖｓｓ、(ｃ)リセット線Ｌｒｓに付与される電位Ｖｒｓ、（ｄ）センス線Ｌｓｎに付与される電位Ｖｓｎ、（ｅ）画像信号線Ｌdataに付与される電位Ｖｄｔ、（ｆ）走査信号線Ｌｓｌに付与される電位Ｖｓｌの波形が示されている。

なお、１回の発光に係る期間は、発光輝度を調整するための準備期間ＰｐＡ（時刻Ｔ１〜Ｔ１４）と、有機ＥＬ素子ＯＬＥＤが実際に発光する発光期間ＰｅＡ（〜時刻Ｔ１，時刻Ｔ１４〜）とを備えて構成される。

以下、図９を参照しつつ、図１０及び図１１で示す画素回路１Ｂの動作フローについて説明する。

まず、ステップＳＴ１では、第１電源線Ｌｖｄに付与される電位Ｖｄｄが、所定の高電位Ｖｐから所定の基準電位ＧＮＤに設定される（時刻Ｔ１）。このとき、第２電源線Ｌｖｓに付与される電位Ｖｓｓが、所定の基準電位ＧＮＤに設定されている。このため、有機ＥＬ素子ＯＬＥＤの両電極Ｅａ，Ｅｃ間には、大きな電位差が生じず、両電極Ｅａ，Ｅｃ間に電流が流れない状態となり、前回の発光が終了される。なお、発光が１回目の場合には、単に準備期間ＰｐＡが開始される。また、このとき、第１トランジスタＱ１のゲート電圧Ｖｇｓが、前回の発光等のために、閾値電圧Ｖｔｈよりも大きな値に設定されており、第１トランジスタＱ１は導通状態にある。更に、センス線Ｌｓｎに付与される電位Ｖｓｎが、所定の高電位Ｖｈに設定されており、第２トランジスタＱ２が導通状態にある。このため、第１１電極Ｅ１１の電位が所定の基準電位ＧＮＤとなる。

ステップＳＴ２では、第２電源線Ｌｖｓに付与される電位Ｖｓｓが、所定の基準電位ＧＮＤから所定の高電位Ｖｐに設定される（時刻Ｔ２）。このとき、第１トランジスタＱ１のゲート電圧Ｖｇｓが、前回の発光等のために、閾値電圧Ｖｔｈよりも大きな値に設定されており、第１トランジスタＱ１は導通状態にある。このため、有機ＥＬ素子ＯＬＥＤのアノード電極Ｅａに対して、所定の基準電位ＧＮＤが付与され、有機ＥＬ素子ＯＬＥＤのカソード電極Ｅｃに対して、所定の高電位Ｖｐが付与される。つまり、有機ＥＬ素子ＯＬＥＤの両電極Ｅａ，Ｅｃの間に、所定の高電位Ｖｐに対応する電荷が蓄積されるチャージ処理が開始される。

ステップＳＴ３では、走査信号線Ｌｓｌに付与される電位Ｖｓｌが、所定の低電位Ｖｌから所定の高電位Ｖｈに設定される（時刻Ｔ３）。このとき、第４ＡトランジスタＱ４Ａが導通状態となり、画像信号線Ｌdataに所定の基準電位ＧＮＤが付与されているため、第２ＡコンデンサＣ２Ａの第１５Ａ電極Ｅ１５Ａに付与される電位が所定の基準電位ＧＮＤとなる。

ステップＳＴ４では、リセット線Ｌｒｓに付与される電位Ｖｒｓが、所定の低電位Ｖｌから所定の高電位Ｖｈに設定される（時刻Ｔ４）。このとき、第３トランジスタＱ３が導通状態となる。そして、第１電源線Ｌｖｄに所定の基準電位ＧＮＤが付与されている。このため、第１コンデンサＣ１の第１０電極Ｅ１０に付与される電位が所定の基準電位ＧＮＤとなる。また、第１１電極Ｅ１１に付与される電位も所定の基準電位ＧＮＤであるため、第１コンデンサＣ１の両電極Ｅ１０，Ｅ１１間に蓄積される電荷がリセットされるリセット処理が開始される。

ステップＳＴ５では、第２電源線Ｌｖｓに付与される電位Ｖｓｓが、所定の基準電位ＧＮＤに設定される（時刻Ｔ５）。このとき、チャージ処理が終了される。また、このとき、第２，３トランジスタＱ２，Ｑ３がそれぞれ導通状態であるため、リセット処理が終了されるとともに、Ｖｔｈ補償処理が開始される。

具体的には、有機ＥＬ素子ＯＬＥＤの両極Ｅａ，Ｅｃ間に蓄積された電荷が、第２及び第１１電極Ｅ２，Ｅ１１に作用し、第１トランジスタＱ１のゲート電圧Ｖｇｓが、有機ＥＬ素子ＯＬＥＤの両電極Ｅａ，Ｅｃの間に蓄積された所定の高電位Ｖｐに対応する電荷に応じた電圧となる。よって、第１トランジスタＱ１は導通状態にある。このため、時刻Ｔ５〜Ｔ７では、第１，２，７，８電極Ｅ１，Ｅ２，Ｅ７，Ｅ８を介した電荷の移動により、第１トランジスタＱ１のゲート電圧ＶｇｓがＶｔｈに到達すると、第１トランジスタＱ１が自動的に非導通状態に至るＶｔｈ補償処理が行われる。

ステップＳＴ６では、走査信号線Ｌｓｌに付与される電位Ｖｓｌが、所定の高電位Ｖｈから所定の低電位Ｖｌに設定される（時刻Ｔ６）。このとき、第４ＡトランジスタＱ４Ａが非導通状態となる。

ステップＳＴ７では、センス線Ｌｓｎに付与される電位Ｖｓｎが、所定の高電位Ｖｈから所定の低電位Ｖｌに設定される（時刻Ｔ７）。このとき、第２トランジスタＱ２が非導通状態となり、Ｖｔｈ補償処理が終了され、第１１電極Ｅ１１の電位に対して第１０電極Ｅ１０の電位の方が閾値電圧Ｖｔｈ分だけ高い状態に保持される。

ステップＳＴ８では、画像信号線Ｌdataに付与される電位Ｖｄｔが、画素データ信号に応じた電位−Ｖdataに設定される（時刻Ｔ８）。なお、図９では、電位−Ｖdataが任意の値であるため、電位−Ｖdataが取り得る範囲が斜線のハッチングで示されている。

ステップＳＴ９では、走査信号線Ｌｓｌに付与される電位Ｖｓｌが、所定の低電位Ｖｌから所定の高電位Ｖｈに設定される（時刻Ｔ９）。このとき、第４ＡトランジスタＱ４Ａが導通状態となり、更に、第３トランジスタＱ３が導通状態であり、且つ第１電源線Ｌｖｓに付与される電位Ｖｄｄが所定の基準電位ＧＮＤに設定されている。このため、電位−Ｖdataが、第２ＡコンデンサＣ２Ａを介して、第１コンデンサＣ１の第１１電極Ｅ１１に作用する一方で、第１コンデンサＣ１の第１０電極Ｅ１０が所定の基準電位ＧＮＤに設定される。つまり、第１０電極Ｅ１０と第１１電極Ｅ１１との間には、電位−Ｖdataに応じた電荷が蓄積される。但し、この蓄積される電荷の量は、電位−Ｖdataに対して第１コンデンサＣ１の容量（例えば、１ｐｆ）と第２ＡコンデンサＣ２Ａの容量（例えば、１ｐｆ）とによって求まる比率α（例えば、１／（１＋１）＝１／２）を乗じた電位−Ｖdata×α（例えば、−Ｖdata／２）に応じたものとなる。つまり、第１０電極Ｅ１０の電位が、第１１電極Ｅ１１の電位よりもＶdata×αだけ高くなる。

ステップＳＴ１０では、走査信号線Ｌｓｌに付与される電位Ｖｓｌが、所定の高電位Ｖｈから所定の低電位Ｖｌに設定される（時刻Ｔ１０）。このとき、第４ＡトランジスタＱ４Ａが非導通状態となり、第１０電極Ｅ１０の電位が、第１１電極Ｅ１１の電位よりもＶdata×αだけ高い状態で保持されることになる。すなわち、時刻Ｔ９〜Ｔ１０では、第１トランジスタＱ１のゲート電圧Ｖｇｓが、Ｖｔｈ＋Ｖdata×αとなる電位設定処理が行われる。

図１１のステップＳＴ１１では、画像信号線Ｌdataに付与される電位Ｖｄｔが、所定の基準電位ＧＮＤに設定される（時刻Ｔ１１）。

ステップＳＴ１２では、リセット線Ｌｒｓに付与される電位Ｖｒｓが、所定の高電位Ｖｈから所定の低電位Ｖｌに設定される（時刻Ｔ１２）。このとき、第３トランジスタＱ３が非導通状態となる。

ステップＳＴ１３では、センス線Ｌｓｎに付与される電位Ｖｓｎが、所定の低電位Ｖｌから所定の高電位Ｖｈに設定される（時刻Ｔ１３）。このとき、第２トランジスタＱ２が導通状態となり、第２電極Ｅ２の電位と、第１１電極Ｅ１１との電位とが等価に保持されることになる。このため、第１トランジスタＱ１のゲート電圧Ｖｇｓが、Ｖｔｈ＋Ｖdata×αに保持されることになる。

ステップＳＴ１４では、第１電源線Ｌｖｄに付与される電位Ｖｄｄが、所定の高電位Ｖｐに設定される（時刻Ｔ１４）。このとき、第１トランジスタＱ１のゲート電圧ＶｇｓがＶｔｈ＋Ｖdata×αに設定されている。このため、トランジスタＱ１の第１−２電極間で、画素データ信号に応じた電流が流れる。つまり、画素データ信号に応じた電流が有機ＥＬ素子ＯＬＥＤに流れ、有機ＥＬ素子ＯＬＥＤが、画素データ信号に応じた輝度で発光する。なお、この発光時には、多大な電流の流れにより、第２電極Ｅ２の電位が上昇することがあるが、第２電極Ｅ２と第１１電極とが短絡しているため、第２電極Ｅ２の電位の上昇分がそのまま第３電極Ｅ３の電位を上昇させる。つまり、有機ＥＬ素子の発光時では、第１トランジスタＱ１のゲート電圧ＶｇｓがＶｔｈ＋Ｖdata×αのまま保持される。

このようなステップＳＴ１〜ＳＴ１４の処理により、有機ＥＬ素子ＯＬＥＤにおける１フレーム分の発光が実現され、ステップＳＴ１〜ＳＴ１４の処理が順次繰り返されることで、複数フレーム分の発光が行われる。

なお、上記では、表示パネル１２１に含まれる１つの画素回路１Ｂの駆動に着目して説明したが、表示パネル１２１に含まれる複数の画素回路１Ｂについても同様な駆動が行われる。そして、例えば、全画素回路１Ｂにおいて、準備期間ＰｐＡのうちのＶｔｈ補償処理までが同時に行われた後に、電位設定処理が順次に行われた時点で、第１電源線Ｌｖｄに付与される電位Ｖｄｄが、所定の高電位Ｖｐに設定されることにより、全画素回路１Ｂにおいて同時に有機ＥＬ素子ＯＬＥＤの発光が行われる。

以上のように、第２実施形態に係る画像表示装置１００Ａでは、上記第１実施形態に係る画像表示装置１００と同様に電気的に接続された、第１及び第２電源線Ｌｖｄ，Ｌｖｓ、第１〜３トランジスタＱ１〜Ｑ３、及び第１コンデンサＣ１を備えた構成が採用されている。このため、有機ＥＬ素子ＯＬＥＤを発光させるための電圧を有機ＥＬ素子ＯＬＥＤに印加する配線上に、２つのトランジスタを配置することなく、第１トランジスタＱ１のゲート電圧Ｖｇｓを、閾値電圧Ｖｔｈを考慮した所望の電圧に設定することができる。したがって、上記第１実施形態と同様に、画素回路の大型化や電力の利用効率の低下を招くことなく、画像におけるムラの発生を抑制することができる。

また、上記第１実施形態と同様に、有機ＥＬ素子ＯＬＥＤのカソード電極Ｅｃが第２電源線Ｌｖｓに対して直接的に導電可能に接続されている。このため、表示パネル１２１Ａに配列される全て（又は複数）の画素回路１Ｂに係る第２電源線Ｌｖｓを共通化することができる。したがって、表示パネル１２１Ａに配列される全て（又は複数）の画素回路１Ｂのカソード電極Ｅｃを共通のものとすることができる。その結果、表示パネル１２１Ａにおけるカソード電極の構造を簡略化することが可能となり、製造工程の簡略化による歩留まりの向上、生産効率の向上、製造設備の簡略化、及びコスト低減等といった種々のメリットが得られる。

更に、第２実施形態に係る画像表示装置１００Ａでは、第１実施形態に係る画像表示装置１００と比較して、Ｖｔｈ補償処理が終了した後に、有機ＥＬ素子ＯＬＥＤに蓄積した電荷をリセットする素子初期化処理が不要となる。このため、有機ＥＬ素子ＯＬＥＤを発光させるために第１トランジスタＱ１のゲート電圧Ｖｇｓを設定する処理に要する時間の短縮化を図ることができる。その結果、準備期間ＰｐＡの短縮化が可能となり、いわゆるデューティの向上等を図ることが可能となる。

但し、第２実施形態に係る画素回路１Ｂでは、画像信号線Ｌdataと第１トランジスタＱ１の第３電極Ｅ３とを電気的に接続する配線上に、第１及び第２ＡコンデンサＣ１，Ｃ２Ａが直列して設けられている。このため、電位設定処理において、画像信号線Ｌdataに付与される電位−Ｖdataに対して、第１コンデンサＣ１の容量と第２ＡコンデンサＣ２Ａの容量とによって求まる比率αを乗じた電位が、閾値電圧Ｖｔｈに作用することで、ゲート電圧Ｖｇｓが設定される。

一方、第１実施形態に係る画素回路１Ａでは、第２実施形態に係る画素回路１Ｂと比較して、画像信号線Ｌdataと第１トランジスタＱ１の第３電極Ｅ３とを電気的に接続する配線上に設けられているコンデンサの数が少ない。このため、電位設定処理において、画像信号線Ｌdataに付与される電位Ｖdataが、閾値電圧Ｖｔｈに加算されることで、ゲート電圧Ｖｇｓが設定される。したがって、第１トランジスタＱ１のゲート電圧Ｖｇｓを設定する際において、画素データ信号の電位Ｖdataを有効利用することができる観点から言えば、第１実施形態に係る画素回路１Ａの方が好ましい。

以上、この発明の実施形態について説明したが、この発明は上記説明した内容のものに限定されるものではない。

＜変形例＞
◎例えば、上記実施形態では、画像表示装置の一例として、携帯電話機を例示して説明したが、これに限られない。例えば、ノート型パソコンや家庭用の薄型テレビ装置等といったその他の画像表示装置を含む画像表示装置一般に本発明を適用しても、上記実施形態と同様な効果を得ることができる。

◎また、上記実施形態では、有機ＥＬディスプレイを用いた画像表示装置を挙げて説明したが、本発明の適用対象はこれに限られない。例えば、無機材料によって構成されたＥＬ素子など、電流量によって発光輝度が調整されるタイプ（電流制御型）の発光素子が配列された画像表示装置一般に本発明を適用することができる。

第１実施形態に係る画像表示装置の概略構成を例示する図である。 第１実施形態に係る画像表示装置の機能構成を例示するブロック図である。 第１実施形態に係る画素回路の回路構成を例示する図である。 第１実施形態に係る信号波形を示すタイミングチャートである。 第１実施形態に係る画素回路の動作フローを示すフローチャートである。 第１実施形態に係る画素回路の動作フローを示すフローチャートである。 第１実施形態に係る画素回路の動作フローを示すフローチャートである。 第２実施形態に係る画素回路の回路構成を例示する図である。 第２実施形態に係る信号波形を示すタイミングチャートである。 第２実施形態に係る画素回路の動作フローを示すフローチャートである。 第２実施形態に係る画素回路の動作フローを示すフローチャートである。

符号の説明

１Ａ，１Ｂ 画素回路
１００，１００Ａ 画像表示装置
１１０ 本体部
１１１，１１１Ａ 制御部
１２０ 表示部
１２１，１２１Ａ 表示パネル
Ｃ１ 第１コンデンサ
Ｃ２ 第２コンデンサ
Ｃ２Ａ 第２Ａコンデンサ
Ｌdata 画像信号線
Ｌｒｓ リセット線
Ｌｓｌ 走査信号線
Ｌｓｎ センス線
Ｌｖｄ 第１電源線
Ｌｖｓ 第２電源線
Ｑ１ 第１トランジスタ
Ｑ２ 第２トランジスタ
Ｑ３ 第３トランジスタ
Ｑ４ 第４トランジスタ
Ｑ４Ａ 第４Ａトランジスタ

Claims (3)

1. 発光素子と、
   第１、第２、第３電極を有し、前記第１電極と前記第２電極との間における電流量を、前記第３電極に付与される電位によって調整する第１トランジスタと、
   第４、第５、第６電極を有し、前記第４電極と前記第５電極との間における電流量を、前記第６電極に付与される電位によって調整する第２トランジスタと、
   第７、第８、第９電極を有し、前記第７電極と前記第８電極との間における電流量を、前記第９電極に付与される電位によって調整する第３トランジスタと、
   第１０、第１１電極を有し、前記第１０電極と前記第１１電極との間で電気容量を得るように構成された第１コンデンサと、
   前記発光素子を発光させる際に、前記発光素子の一方電極に対して第１電位を付与する第１付与部と、
   前記発光素子を発光させる際に、前記発光素子の前記一方電極とは異なる他方電極に対して前記第１電位よりも相対的に低い第２電位を付与する第２付与部と、
   を備え、
   前記第１電極が、前記第１付与部、及び前記第７電極に対して電気的に接続され、
   前記第２電極が、前記一方電極に対して電気的に接続されており、前記第１電極と前記第２電極との間における電流量が調整されることで、前記発光素子における電流量が制御され、
   前記第３電極が、前記第８、第１０電極に対して電気的に接続され、
   前記第４電極が、前記第１１電極に対して電気的に接続され、
   前記第５電極が、前記第２電極及び前記一方電極に対して電気的に接続され、
   前記第７電極が、前記第１付与部に対して電気的に接続され、
   前記第８電極が、前記第１０電極に対して電気的に接続されることを特徴とする画像表示装置。
2. 請求項１に記載の画像表示装置であって、
   第１２、第１３、第１４電極を有し、前記第１２電極と前記第１３電極との間における電流量を、前記第１４電極に付与される電位によって調整する第４トランジスタと、
   第１５、第１６電極を有し、前記第１５電極と前記第１６電極との間で電気容量を得るように構成された第２コンデンサと、
   画素データ信号に応じた電位が供給される画像信号線と、
   を更に備え、
   前記第１２電極が、前記画像信号線に対して電気的に接続され、
   前記第１３電極が、前記第４、第１１、第１５電極に対して電気的に接続され、
   前記第１５電極が、前記第４、第１１電極に対して電気的に接続され、
   前記第１６電極が、前記一方電極、前記第２、第５電極に対して電気的に接続されることを特徴とする画像表示装置。
3. 請求項１に記載の画像表示装置であって、
   第１２、第１３、第１４電極を有し、前記第１２電極と前記第１３電極との間における電流量を、前記第１４電極に付与される電位によって調整する第４トランジスタと、
   第１５、第１６電極を有し、前記第１５電極と前記第１６電極との間で電気容量を得るように構成された第２コンデンサと、
   画素データ信号に応じた電位が供給される画像信号線と、
   を更に備え、
   前記第１２電極が、前記画像信号線に対して電気的に接続され、
   前記第１３電極が、前記第１５電極に対して電気的に接続され、
   前記第１６電極が、前記第４、第１１電極に対して電気的に接続されることを特徴とする画像表示装置。

Images