JP2013115166A - 半導体装置 - Google Patents
半導体装置 Download PDFInfo
- Publication number
- JP2013115166A JP2013115166A JP2011258570A JP2011258570A JP2013115166A JP 2013115166 A JP2013115166 A JP 2013115166A JP 2011258570 A JP2011258570 A JP 2011258570A JP 2011258570 A JP2011258570 A JP 2011258570A JP 2013115166 A JP2013115166 A JP 2013115166A
- Authority
- JP
- Japan
- Prior art keywords
- region
- type
- buried
- main surface
- epitaxial
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D30/00—Field-effect transistors [FET]
- H10D30/60—Insulated-gate field-effect transistors [IGFET]
- H10D30/64—Double-diffused metal-oxide semiconductor [DMOS] FETs
- H10D30/65—Lateral DMOS [LDMOS] FETs
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/76—Making of isolation regions between components
- H01L21/761—PN junctions
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D30/00—Field-effect transistors [FET]
- H10D30/01—Manufacture or treatment
- H10D30/021—Manufacture or treatment of FETs having insulated gates [IGFET]
- H10D30/0221—Manufacture or treatment of FETs having insulated gates [IGFET] having asymmetry in the channel direction, e.g. lateral high-voltage MISFETs having drain offset region or extended-drain MOSFETs [EDMOS]
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D30/00—Field-effect transistors [FET]
- H10D30/60—Insulated-gate field-effect transistors [IGFET]
- H10D30/601—Insulated-gate field-effect transistors [IGFET] having lightly-doped drain or source extensions, e.g. LDD IGFETs or DDD IGFETs
- H10D30/603—Insulated-gate field-effect transistors [IGFET] having lightly-doped drain or source extensions, e.g. LDD IGFETs or DDD IGFETs having asymmetry in the channel direction, e.g. lateral high-voltage MISFETs having drain offset region or extended drain IGFETs [EDMOS]
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
- H10D62/10—Shapes, relative sizes or dispositions of the regions of the semiconductor bodies; Shapes of the semiconductor bodies
- H10D62/113—Isolations within a component, i.e. internal isolations
- H10D62/115—Dielectric isolations, e.g. air gaps
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
- H10D62/10—Shapes, relative sizes or dispositions of the regions of the semiconductor bodies; Shapes of the semiconductor bodies
- H10D62/17—Semiconductor regions connected to electrodes not carrying current to be rectified, amplified or switched, e.g. channel regions
- H10D62/351—Substrate regions of field-effect devices
- H10D62/357—Substrate regions of field-effect devices of FETs
- H10D62/364—Substrate regions of field-effect devices of FETs of IGFETs
- H10D62/371—Inactive supplementary semiconductor regions, e.g. for preventing punch-through, improving capacity effect or leakage current
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
- H10D62/10—Shapes, relative sizes or dispositions of the regions of the semiconductor bodies; Shapes of the semiconductor bodies
- H10D62/17—Semiconductor regions connected to electrodes not carrying current to be rectified, amplified or switched, e.g. channel regions
- H10D62/393—Body regions of DMOS transistors or IGBTs
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
- H10D84/01—Manufacture or treatment
- H10D84/0123—Integrating together multiple components covered by H10D12/00 or H10D30/00, e.g. integrating multiple IGBTs
- H10D84/0126—Integrating together multiple components covered by H10D12/00 or H10D30/00, e.g. integrating multiple IGBTs the components including insulated gates, e.g. IGFETs
- H10D84/013—Manufacturing their source or drain regions, e.g. silicided source or drain regions
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
- H10D84/01—Manufacture or treatment
- H10D84/02—Manufacture or treatment characterised by using material-based technologies
- H10D84/03—Manufacture or treatment characterised by using material-based technologies using Group IV technology, e.g. silicon technology or silicon-carbide [SiC] technology
- H10D84/038—Manufacture or treatment characterised by using material-based technologies using Group IV technology, e.g. silicon technology or silicon-carbide [SiC] technology using silicon technology, e.g. SiGe
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
- H10D62/10—Shapes, relative sizes or dispositions of the regions of the semiconductor bodies; Shapes of the semiconductor bodies
- H10D62/113—Isolations within a component, i.e. internal isolations
- H10D62/115—Dielectric isolations, e.g. air gaps
- H10D62/116—Dielectric isolations, e.g. air gaps adjoining the input or output regions of field-effect devices, e.g. adjoining source or drain regions
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
- H10D62/10—Shapes, relative sizes or dispositions of the regions of the semiconductor bodies; Shapes of the semiconductor bodies
- H10D62/124—Shapes, relative sizes or dispositions of the regions of semiconductor bodies or of junctions between the regions
- H10D62/126—Top-view geometrical layouts of the regions or the junctions
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
- H10D62/10—Shapes, relative sizes or dispositions of the regions of the semiconductor bodies; Shapes of the semiconductor bodies
- H10D62/13—Semiconductor regions connected to electrodes carrying current to be rectified, amplified or switched, e.g. source or drain regions
- H10D62/149—Source or drain regions of field-effect devices
- H10D62/151—Source or drain regions of field-effect devices of IGFETs
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
- H10D62/10—Shapes, relative sizes or dispositions of the regions of the semiconductor bodies; Shapes of the semiconductor bodies
- H10D62/17—Semiconductor regions connected to electrodes not carrying current to be rectified, amplified or switched, e.g. channel regions
- H10D62/351—Substrate regions of field-effect devices
- H10D62/357—Substrate regions of field-effect devices of FETs
- H10D62/364—Substrate regions of field-effect devices of FETs of IGFETs
- H10D62/378—Contact regions to the substrate regions
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D64/00—Electrodes of devices having potential barriers
- H10D64/20—Electrodes characterised by their shapes, relative sizes or dispositions
- H10D64/27—Electrodes not carrying the current to be rectified, amplified, oscillated or switched, e.g. gates
- H10D64/311—Gate electrodes for field-effect devices
- H10D64/411—Gate electrodes for field-effect devices for FETs
- H10D64/511—Gate electrodes for field-effect devices for FETs for IGFETs
- H10D64/517—Gate electrodes for field-effect devices for FETs for IGFETs characterised by the conducting layers
- H10D64/519—Gate electrodes for field-effect devices for FETs for IGFETs characterised by the conducting layers characterised by their top-view geometrical layouts
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
- H10D84/80—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers characterised by the integration of at least one component covered by groups H10D12/00 or H10D30/00, e.g. integration of IGFETs
- H10D84/82—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers characterised by the integration of at least one component covered by groups H10D12/00 or H10D30/00, e.g. integration of IGFETs of only field-effect components
- H10D84/83—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers characterised by the integration of at least one component covered by groups H10D12/00 or H10D30/00, e.g. integration of IGFETs of only field-effect components of only insulated-gate FETs [IGFET]
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
Abstract
【解決手段】主表面を有する半導体基板SUBの内部には、p-エピタキシャル領域EP1が、その主表面側にはp-エピタキシャル領域EP2が、その主表面側にはn型ドリフト領域DRIとp型ボディ領域BOとが形成されている。p-エピタキシャル領域EP1とp-エピタキシャル領域EP2との間には、これらの領域を電気的に分離するためにn+埋め込み領域NBが形成されている。n+埋め込み領域NBとp-エピタキシャル領域EP2との間には、p-エピタキシャル領域EP2よりも高いp型不純物濃度を有するp+埋め込み領域PBが形成されている。p+埋め込み領域PBは、n型ドリフト領域DRIとp型ボディ領域BOとの接合部の少なくとも直下に位置し、かつn型ドリフト領域DRIと接するドレイン領域DRAの直下を避けて配置されている。
【選択図】図1
Description
本発明は、上記の課題に鑑みてなされたものであり、その目的は、ハイサイド素子として用いても誤動作が少なく、かつオン耐圧およびオフ耐圧の双方を高く維持することのできる半導体装置を提供することである。
(実施の形態1)
まず図1を用いて本実施の形態の半導体装置の構成について説明する。
図5を参照して、まずエピタキシャル成長により、半導体基板SUBにp-エピタキシャル領域EP1が形成される。
まず図30(A)、(B)を用いて本実施の形態の半導体装置の構成について説明する。
アナログ・デジタル混載技術においては、実施の形態1のようなLDMOSトランジスタが、CMOS(Complementary MOS)、バイポーラトランジスタ、ダイオード、メモリー素子などと同一プロセスで1チップ上に形成される場合がある。そのようなチップ上で実施の形態1のトランジスタをレイアウトする場合、そのトランジスタを他の素子と電気的に分離する必要がある。本実施の形態においては、その電気的分離のための構造について図34および図35を用いて説明する。
図36および図37を参照して、本実施の形態においては、LDMOSトランジスタのアレー配置領域ARAを他の素子と電気的に分離するためのトレンチ分離が形成されている。このトレンチ分離は、分離用溝TRSと、充填絶縁層BISとを有している。
本実施の形態では、アレー配置領域ARAを他の素子から電気的に分離するためにトレンチ分離が用いられているため、実施の形態3のn型拡散領域DNWを設けた場合のようなn型不純物の拡散によるトランジスタへの影響を考慮する必要がない。たとえば、n型拡散領域DNWがトレンチ分離の外側へ向かおうと主表面に沿う方向に広がっても、その拡散がトレンチ分離によって抑えられることにより、図36に示すようにトレンチ分離の外側にはn型拡散領域DNWが配置されない態様となる。
図38および図39を参照して、本実施の形態においては、実施の形態4のn型拡散領域DNWが、平面視における領域ARAの周囲のうち一方向(図の右側)のみに形成されており、他の点については実施の形態4と同様の構成である。
図40を参照して、上記実施の形態2〜5においてアレー配置領域ARAと電気的に分離する他の素子として、たとえば図40の左側に示すLDMOSトランジスタが考えられる。図40の左側に示すLDMOSトランジスタは図18の第3の比較例の構造を有しているが、たとえば図12の第1の比較例、図15の第2の比較例の構造であってもよい。さらに図40の左側に示すLDMOSトランジスタは一例であり、他にもダイオード、IGBT(Insulated Gate Bipolar Transistor)などが形成されてもよい。図40の右側には図3の本発明の実施の形態1の第2例の構造が示されるが、他の実施の形態の任意の構造が用いられてもよい。図40の左側に示すLDMOSトランジスタは、図40の右側に示す図3の構造のLDMOSトランジスタと同一の層として形成されている。
Claims (5)
- 主表面を有する半導体基板と、
前記半導体基板内に形成された第1導電型の第1領域と、
前記半導体基板内であって前記第1領域の前記主表面側に形成された第1導電型の第2領域と、
前記半導体基板内であって前記第2領域の前記主表面側に形成され、かつ前記第2領域との間でpn接合を構成する第2導電型の第3領域と、
前記第2領域の前記主表面側において前記第2領域と接するとともに前記第3領域と隣り合うように前記半導体基板内に形成され、かつ前記第2領域よりも高い第1導電型の不純物濃度を有する第1導電型の第4領域と、
前記第1領域と前記第2領域とを電気的に分離するように前記第1領域と前記第2領域との間の前記半導体基板内に形成された第2導電型の第5領域と、
前記第5領域と前記第2領域との間の前記半導体基板内に形成され、かつ前記第2領域よりも高い第1導電型の不純物濃度を有する第1導電型の第6領域と、
前記第3領域と接するように前記主表面に形成され、かつ前記第3領域よりも高い第2導電型の不純物濃度を有するドレイン領域とを備え、
前記第6領域は、前記第3領域と前記第4領域との接合部の少なくとも直下に位置し、かつ前記ドレイン領域の直下を避けて配置されている、半導体装置。 - 前記主表面から前記第5領域に達するように前記半導体基板内に形成された第2導電型の第7領域をさらに備え、
前記ドレイン領域に印加される電位と同じ電位が前記第5および第7領域に印加されるように構成されており、
前記第6領域と前記第7領域との間に前記第2領域が挟まれており、前記第6領域は前記第7領域と直接接していない、請求項1に記載の半導体装置。 - 前記第2、第3および第4領域を含む横型素子が構成され、
前記第7領域は、前記横型素子の周囲を前記主表面において取り囲むように形成される、請求項2に記載の半導体装置。 - 前記半導体基板は前記主表面に分離用溝を有し、
前記分離用溝は、前記横型素子の形成領域の周囲を、前記第7領域の外側において前記第7領域と接するように前記主表面において取り囲むとともに、前記主表面から前記第5領域を少なくとも貫通するように形成されている、請求項3に記載の半導体装置。 - 前記横型素子は横型の絶縁ゲート型電界効果トランジスタである、請求項3または4に記載の半導体装置。
Priority Applications (5)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2011258570A JP5898473B2 (ja) | 2011-11-28 | 2011-11-28 | 半導体装置 |
EP12193092.9A EP2597680A3 (en) | 2011-11-28 | 2012-11-16 | Semiconductor device |
US13/686,900 US8890243B2 (en) | 2011-11-28 | 2012-11-27 | Semiconductor device |
CN201210495284.7A CN103137703B (zh) | 2011-11-28 | 2012-11-28 | 半导体器件 |
US14/524,863 US20150145035A1 (en) | 2011-11-28 | 2014-10-27 | Semiconductor device |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2011258570A JP5898473B2 (ja) | 2011-11-28 | 2011-11-28 | 半導体装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2013115166A true JP2013115166A (ja) | 2013-06-10 |
JP5898473B2 JP5898473B2 (ja) | 2016-04-06 |
Family
ID=47594287
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2011258570A Expired - Fee Related JP5898473B2 (ja) | 2011-11-28 | 2011-11-28 | 半導体装置 |
Country Status (4)
Country | Link |
---|---|
US (2) | US8890243B2 (ja) |
EP (1) | EP2597680A3 (ja) |
JP (1) | JP5898473B2 (ja) |
CN (1) | CN103137703B (ja) |
Cited By (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2016528730A (ja) * | 2013-07-17 | 2016-09-15 | 日本テキサス・インスツルメンツ株式会社 | 深いトレンチ隔離構造を備えた半導体構造の方法及び半導体構造 |
JP2017028116A (ja) * | 2015-07-23 | 2017-02-02 | ルネサスエレクトロニクス株式会社 | 半導体装置およびその製造方法 |
JP2017152559A (ja) * | 2016-02-25 | 2017-08-31 | ルネサスエレクトロニクス株式会社 | 半導体装置および半導体装置の製造方法 |
JP2017527110A (ja) * | 2014-08-07 | 2017-09-14 | 日本テキサス・インスツルメンツ株式会社 | カスケードされたリサーフ注入及び二重バッファを備えるldmosデバイスのための方法及び装置 |
US10199452B2 (en) | 2017-03-24 | 2019-02-05 | Kabushiki Kaisha Toshiba | Semiconductor device |
CN111554744A (zh) * | 2019-02-08 | 2020-08-18 | 瑞萨电子株式会社 | 半导体器件和制造半导体器件的方法 |
JP2023069425A (ja) * | 2021-11-05 | 2023-05-18 | ルネサスエレクトロニクス株式会社 | 半導体装置の製造方法 |
Families Citing this family (10)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP5898473B2 (ja) * | 2011-11-28 | 2016-04-06 | ルネサスエレクトロニクス株式会社 | 半導体装置 |
CN104347420B (zh) * | 2013-08-07 | 2018-06-01 | 中芯国际集成电路制造(北京)有限公司 | Ldmos器件及其形成方法 |
CN104600111A (zh) * | 2013-10-31 | 2015-05-06 | 上海华虹宏力半导体制造有限公司 | Ldmos器件 |
CN104766885B (zh) * | 2014-01-08 | 2018-04-13 | 无锡华润上华科技有限公司 | 一种对称隔离ldmos器件及其制造方法 |
US9911845B2 (en) * | 2015-12-10 | 2018-03-06 | Taiwan Semiconductor Manufacturing Company, Ltd. | High voltage LDMOS transistor and methods for manufacturing the same |
CN107146814B (zh) * | 2016-03-01 | 2020-09-11 | 世界先进积体电路股份有限公司 | 高压半导体装置及其制造方法 |
CN107437563B (zh) | 2016-05-27 | 2020-03-10 | 中芯国际集成电路制造(上海)有限公司 | Ldmos晶体管及其形成方法、以及esd器件及其形成方法 |
WO2018074228A1 (ja) * | 2016-10-18 | 2018-04-26 | 株式会社デンソー | 半導体装置およびその製造方法 |
CN109216453B (zh) * | 2017-07-04 | 2022-02-15 | 世界先进积体电路股份有限公司 | 高压半导体装置及其制造方法 |
US10128331B1 (en) * | 2017-08-01 | 2018-11-13 | Vanguard International Semiconductor Corporation | High-voltage semiconductor device and method for manufacturing the same |
Citations (12)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE10234677A1 (de) * | 2002-07-30 | 2004-02-12 | Infineon Technologies Ag | Feldeffekttransistor, Verfahren zum Herstellen eines Feldeffekttransistors und Verfahren zum Betreiben eines Feldeffekttransistors |
US20040201061A1 (en) * | 2003-04-09 | 2004-10-14 | Chang-Ki Jeon | Lateral double-diffused MOS transistor having multiple current paths for high breakdown voltage and low on-resistance |
US20060124999A1 (en) * | 2004-12-15 | 2006-06-15 | Texas Instruments Incorporated | Drain extended PMOS transistors and methods for making the same |
JP2006237223A (ja) * | 2005-02-24 | 2006-09-07 | Sanyo Electric Co Ltd | 半導体装置 |
JP2007535812A (ja) * | 2004-04-30 | 2007-12-06 | フリースケール セミコンダクター インコーポレイテッド | 半導体デバイスおよびその製造方法 |
JP2007318158A (ja) * | 1991-05-06 | 2007-12-06 | Siliconix Inc | 低濃度にドープされたドレインを有するラテラルmos電界効果トランジスタ及びその製造方法 |
US20080173948A1 (en) * | 2007-01-19 | 2008-07-24 | Episil Technologies Inc. | Semiconductor device and complementary metal-oxide-semiconductor field effect transistor |
JP2009506535A (ja) * | 2005-08-25 | 2009-02-12 | フリースケール セミコンダクター インコーポレイテッド | ポリ充填トレンチを用いる半導体装置 |
JP2010245369A (ja) * | 2009-04-08 | 2010-10-28 | Toyota Motor Corp | Ldmosトランジスタ及びその製造方法 |
JP2011003608A (ja) * | 2009-06-16 | 2011-01-06 | Renesas Electronics Corp | 半導体装置 |
JP2011066067A (ja) * | 2009-09-15 | 2011-03-31 | Renesas Electronics Corp | 半導体装置およびその製造方法 |
US20110215402A1 (en) * | 2010-03-03 | 2011-09-08 | Mueng-Ryul Lee | Semiconductor device |
Family Cites Families (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US8253197B2 (en) * | 2004-01-29 | 2012-08-28 | Enpirion, Inc. | Integrated circuit with a laterally diffused metal oxide semiconductor device and method of forming the same |
US20080237702A1 (en) * | 2007-03-26 | 2008-10-02 | Chih-Hua Lee | Ldmos transistor and method of making the same |
JP4595002B2 (ja) * | 2008-07-09 | 2010-12-08 | 株式会社東芝 | 半導体装置 |
JP2011100847A (ja) * | 2009-11-05 | 2011-05-19 | Sharp Corp | 半導体装置及びその製造方法 |
JP5898473B2 (ja) * | 2011-11-28 | 2016-04-06 | ルネサスエレクトロニクス株式会社 | 半導体装置 |
-
2011
- 2011-11-28 JP JP2011258570A patent/JP5898473B2/ja not_active Expired - Fee Related
-
2012
- 2012-11-16 EP EP12193092.9A patent/EP2597680A3/en not_active Withdrawn
- 2012-11-27 US US13/686,900 patent/US8890243B2/en active Active
- 2012-11-28 CN CN201210495284.7A patent/CN103137703B/zh active Active
-
2014
- 2014-10-27 US US14/524,863 patent/US20150145035A1/en not_active Abandoned
Patent Citations (12)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2007318158A (ja) * | 1991-05-06 | 2007-12-06 | Siliconix Inc | 低濃度にドープされたドレインを有するラテラルmos電界効果トランジスタ及びその製造方法 |
DE10234677A1 (de) * | 2002-07-30 | 2004-02-12 | Infineon Technologies Ag | Feldeffekttransistor, Verfahren zum Herstellen eines Feldeffekttransistors und Verfahren zum Betreiben eines Feldeffekttransistors |
US20040201061A1 (en) * | 2003-04-09 | 2004-10-14 | Chang-Ki Jeon | Lateral double-diffused MOS transistor having multiple current paths for high breakdown voltage and low on-resistance |
JP2007535812A (ja) * | 2004-04-30 | 2007-12-06 | フリースケール セミコンダクター インコーポレイテッド | 半導体デバイスおよびその製造方法 |
US20060124999A1 (en) * | 2004-12-15 | 2006-06-15 | Texas Instruments Incorporated | Drain extended PMOS transistors and methods for making the same |
JP2006237223A (ja) * | 2005-02-24 | 2006-09-07 | Sanyo Electric Co Ltd | 半導体装置 |
JP2009506535A (ja) * | 2005-08-25 | 2009-02-12 | フリースケール セミコンダクター インコーポレイテッド | ポリ充填トレンチを用いる半導体装置 |
US20080173948A1 (en) * | 2007-01-19 | 2008-07-24 | Episil Technologies Inc. | Semiconductor device and complementary metal-oxide-semiconductor field effect transistor |
JP2010245369A (ja) * | 2009-04-08 | 2010-10-28 | Toyota Motor Corp | Ldmosトランジスタ及びその製造方法 |
JP2011003608A (ja) * | 2009-06-16 | 2011-01-06 | Renesas Electronics Corp | 半導体装置 |
JP2011066067A (ja) * | 2009-09-15 | 2011-03-31 | Renesas Electronics Corp | 半導体装置およびその製造方法 |
US20110215402A1 (en) * | 2010-03-03 | 2011-09-08 | Mueng-Ryul Lee | Semiconductor device |
Cited By (13)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2016528730A (ja) * | 2013-07-17 | 2016-09-15 | 日本テキサス・インスツルメンツ株式会社 | 深いトレンチ隔離構造を備えた半導体構造の方法及び半導体構造 |
JP2017527110A (ja) * | 2014-08-07 | 2017-09-14 | 日本テキサス・インスツルメンツ株式会社 | カスケードされたリサーフ注入及び二重バッファを備えるldmosデバイスのための方法及び装置 |
US10217862B2 (en) | 2015-07-23 | 2019-02-26 | Renesas Electronics Corporation | Semiconductor device and manufacturing method thereof |
JP2017028116A (ja) * | 2015-07-23 | 2017-02-02 | ルネサスエレクトロニクス株式会社 | 半導体装置およびその製造方法 |
US10388741B2 (en) | 2016-02-25 | 2019-08-20 | Renesas Electronics Corporation | Semiconductor device with arrangement of semiconductor regions for improving breakdown voltages |
JP2017152559A (ja) * | 2016-02-25 | 2017-08-31 | ルネサスエレクトロニクス株式会社 | 半導体装置および半導体装置の製造方法 |
US10199452B2 (en) | 2017-03-24 | 2019-02-05 | Kabushiki Kaisha Toshiba | Semiconductor device |
CN111554744A (zh) * | 2019-02-08 | 2020-08-18 | 瑞萨电子株式会社 | 半导体器件和制造半导体器件的方法 |
JP2020129597A (ja) * | 2019-02-08 | 2020-08-27 | ルネサスエレクトロニクス株式会社 | 半導体装置及び半導体装置の製造方法 |
US11038051B2 (en) | 2019-02-08 | 2021-06-15 | Renesas Electronics Corporation | Semiconductor device and method of manufacturing the same |
JP7195167B2 (ja) | 2019-02-08 | 2022-12-23 | ルネサスエレクトロニクス株式会社 | 半導体装置及び半導体装置の製造方法 |
JP2023069425A (ja) * | 2021-11-05 | 2023-05-18 | ルネサスエレクトロニクス株式会社 | 半導体装置の製造方法 |
JP7623267B2 (ja) | 2021-11-05 | 2025-01-28 | ルネサスエレクトロニクス株式会社 | 半導体装置の製造方法 |
Also Published As
Publication number | Publication date |
---|---|
CN103137703A (zh) | 2013-06-05 |
JP5898473B2 (ja) | 2016-04-06 |
US20130134510A1 (en) | 2013-05-30 |
US20150145035A1 (en) | 2015-05-28 |
EP2597680A3 (en) | 2013-12-18 |
US8890243B2 (en) | 2014-11-18 |
EP2597680A2 (en) | 2013-05-29 |
CN103137703B (zh) | 2017-06-09 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5898473B2 (ja) | 半導体装置 | |
JP5534298B2 (ja) | 半導体装置 | |
JP4772843B2 (ja) | 半導体装置及びその製造方法 | |
CN104685614B (zh) | 场效应晶体管以及半导体装置 | |
JP2504862B2 (ja) | 半導体装置及びその製造方法 | |
JP6591312B2 (ja) | 半導体装置 | |
JP5662108B2 (ja) | 半導体装置 | |
US20130134511A1 (en) | Semiconductor Device with Self-Biased Isolation | |
US9130006B2 (en) | Semiconductor device with buried conduction path | |
JP5480084B2 (ja) | 半導体装置 | |
KR20120081830A (ko) | 반도체 장치 및 그 제조 방법 | |
CN104465769A (zh) | 半导体装置 | |
KR20160029602A (ko) | 전력 반도체 장치 | |
JP5432750B2 (ja) | 半導体装置及び半導体装置の製造方法 | |
JP2009059949A (ja) | 半導体装置、および、半導体装置の製造方法 | |
JP5432751B2 (ja) | 半導体装置及び半導体装置の製造方法 | |
CN102254947A (zh) | 半导体装置及其制造方法 | |
US9054149B2 (en) | Semiconductor device with diagonal conduction path | |
KR20110078621A (ko) | 반도체 소자 및 그 제조 방법 | |
JP2012099626A (ja) | 半導体装置 | |
JP2008153620A (ja) | 半導体装置 | |
JP2008060152A (ja) | 半導体装置及びその製造方法 | |
JP5068057B2 (ja) | 半導体装置 | |
CN104115275B (zh) | 半导体装置 | |
JP3644438B2 (ja) | 半導体装置及びその製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20140806 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20150416 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20150507 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20150702 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20160216 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20160304 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 5898473 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
LAPS | Cancellation because of no payment of annual fees |