JP2013090432A - フォワード形直流−直流変換装置 - Google Patents

Abstract

【課題】フォワード形直流−直流変換器の同期整流回路の制御には、種々の方式があるが、一次回路の信号を受け取ることなく、簡単な制御で損失を低減することは難しかった。
【解決手段】変圧器の一次側回路からの信号を受け取ることなく、変圧器の二次巻線電圧、直流出力電圧、及び直前のオン時間幅又はオフ時間幅を組合せて把握することにより、同期整流用ＭＯＳＦＥＴのオン時間幅及びオフ時間幅を演算で求め、同期整流時にダイオードに電流が流れる時間を最少時間に抑制する。
【選択図】図１

Description

本発明は、直流電源電圧から絶縁変換された別の直流電圧を作り出す直流−直流変換装置に関し、特に変圧器二次巻線の電圧を整流する同期整流回路の制御に関する。

図６に、従来の技術を用いた同期整流回路を用いたフォワード形直流−直流変換回路の従来例を示す。図６（ａ）は、変圧器Ｔｒの一次回路側に主（以下一次と称する）巻線ｎ１と磁気リセット（以下三次と称する）巻線ｎ３を、二次巻線ｎ２側に同期整流回路を備えた一石式の直流−直流変換回路で、特許文献１に記載された回路である。

変圧器Ｔｒの一次巻線ｎ１とダイオードＤ１を逆並列接続した半導体スイッチ（ここではＭＯＳＦＥＴ）Ｑ１との直列回路が直流電源ＤＰと並列に接続され、一次巻線ｎ１と直列接続された三次巻線ｎ３の他端と直流電源ＤＰの負極との間にダイオードＤ２が接続される。変圧器Ｔｒの二次巻線ｎ２はダイオードＤ３を逆並列接続した同期整流用ＭＯＳＦＥＴＱ２とダイオードＤ４を逆並列接続した還流用ＭＯＳＦＥＴＱ３との逆直列回路と並列接続される。また、ＭＯＳＦＥＴＱ３の両端にはリアクトルＬとコンデンサＣとの直列回路からなる平滑フィルタが、コンデンサＣの両端には直流負荷ＬＤが、各々並列接続される。同期整流用のＭＯＳＦＥＴＱ２のゲート端子は二次巻線の一端に、還流用ＭＯＳＦＥＴのゲート端子は二次巻線の他端に、各々接続される。

このような構成において、ＭＯＳＦＥＴＱ１をオンすると変圧器の二次巻線ｎ２に電圧が誘起され、リアクトルＬ→コンデンサＣと負荷ＬＤとの並列回路→ダイオードＤ３の経路で電流が流れ、負荷LDに直流電力が供給される。このモードでＭＯＳＦＥＴＱ２にオン信号を与えることにより、ダイオードＤ３の電流はＭＯＳＦＥＴＱ２に転流する。

次に、ＭＯＳＦＥＴＱ１をオフさせると、変圧器Ｔｒの励磁エネルギーはダイオードＤ２とリセット巻線ｎ３を介して、直流電源ＤＰに吸収される。また、二次巻線ｎ２側回路では、整流用ＭＯＳＦＥＴＱ２をオフさせ、同時に還流用ＭＯＳＦＥＴをオンさせることにより、リアクトルＬの電流はコンデンサＣと負荷ＬＤとの並列回路→ダイオードＤ４とＭＯＳＦＥＴＱ３の並列回路→リアクトルＬの経路で還流し、減少する。ＭＯＳＦＥＴＱ２とＱ３を用いない場合に比べて、順方向降下電圧が減少するため、通流損失を低減できる。

この駆動方式では、ＭＯＳＦＥＴＱ２とＱ３のゲート駆動信号の立上りは整流用ダイオードＤ３や還流用ダイオードＤ４の電流の立上りに比べて遅くなるため、ダイオードを流れる時間が長くなり、損失低減の効果が小さい。これを解決するため、特許文献１ではＰＬＬ（フェーズロックループ）回路を用いて、変圧器の二次巻線ｎ２の電圧の位相より進んだ信号を発生させ、これをＭＯＳＦＥＴの駆動信号としている。

図６（ｂ）は、特許文献２に記載された従来技術の例である。一次側ＭＯＳＦＥＴＱ１用のゲート駆動信号から信号絶縁用変圧器Ｔｒｘを介して変圧器Ｔｒの二次巻線側に信号を伝送し、ゲート駆動回路ＧＤ１を介して還流用ダイオードＤ４と逆並列接続されたＭＯＳＦＥＴＱ３のゲートに駆動信号を印加する構成である。変圧器Ｔｒの二次巻線ｎ２の電圧立上りに比べて、進んだ位相の信号であるため、図６（ａ）に記載の従来例に比べて、電流がダイオードＤ４に流れる時間を減らすことができ、導通損失が低減する。

図６（ｃ）は、特許文献３に記載された従来技術の例である。変圧器Ｔｒの二次巻線ｎ２側のＭＯＳＦＥＴＱ２と並列に電流方向を検出してＭＯＳＦＥＴを駆動するゲート駆動回路３が、ＭＯＳＦＥＴＱ３と並列にゲート駆動回路３と同様のゲート駆動回路２が、各々接続される。ゲート駆動回路２と３の回路構成は同じで、ダイオードＤ３又はＤ４の順方向に電流が流れ始めた時に、カソード電位がアノード電位に比べて低下することを検出し、即座にＭＯＳＦＥＴのゲートに駆動信号を印加するようにしたものである。図６（ｂ）に比べて、絶縁変圧器が不要で、回路構成が簡単になる利点がある。

特許第４０９４７２７号公報 特開平１１−２０６１１８号公報 特許第３９９１７８５号公報

上述のように、同期整流回路の駆動方式には種々の構成がある。同期整流回路の変換効率を向上させるためには、電流がダイオードの順方向に流れる時間を極力少なくし、またダイオードのスイッチング時の逆電流とＭＯＳＦＥＴの貫通電流を阻止することが重要であり、同期整流回路のＭＯＳＦＥＴをオンオフするタイミングを最適化することが必要である。

図６（ａ）の従来例で変圧器の巻線電圧の位相を進めるＰＬＬ回路を用いると変換効率の高い同期整流が可能であるが、ＰＬＬ回路の応答は１周期以上の遅れとなることから、入力電圧や負荷の急激な変動に対しては応答できず損失が増大する。
図６（ｂ）の従来例では、一次回路の信号を絶縁するための変圧器が必要で、部品点数や実装面積が増加する。図６（ｃ）の従来例では、電流のｄｉ／ｄｔが大きい場合、検出遅れが生じ、逆電流や貫通電流が流れ、変換効率が低下する。

従って、本願発明の課題は、一次側回路からの信号を受け取ることなく、二次側同期整流回路の損失を低減できる駆動回路を適用したフォワード形直流−直流変換装置を提供することである。

上述の課題を解決するために、第1の発明においては、直流入力電源と直列に接続される一次側半導体スイッチと変圧器一次巻線との直列回路と、前記変圧器の二次巻線電圧を整流する整流ダイオードと、前記整流ダイオードの出力電圧を平滑する直流リアクトルと平滑コンデンサとから成る平滑フィルタと、前記直流リアクトルの電流を還流させる還流ダイオードと、前記整流ダイオードと逆並列に接続される第1のＭＯＳＦＥＴと、前記還流ダイオードと逆並列に接続される第２のＭＯＳＦＥＴと、を備え、前記平滑コンデンサの両端電圧を直流出力とするフォワード形直流−直流変換装置に関する。前記直流出力の電圧は、前記一次側半導体スイッチのオンオフにより制御され、前記第１のＭＯＳＦＥＴのオン時間幅は、前の周期の前記一次側半導体スイッチのオフ時間幅内の二次側直流リアクトルに電流が流れる時間幅と、前記直流出力の電圧と、前記変圧器二次巻線の電圧とにより演算し、前記第２のＭＯＳＦＥＴのオン時間幅は、前記一次側半導体スイッチの直前のオン時間幅と、前記直流出力の電圧と、前記変圧器二次巻線の電圧とにより演算する演算回路を備える。

第２の発明においては、第１の発明における前記一次側半導体スイッチのオン又はオフの時間幅は、前記変圧器の二次巻線電圧がゼロクロスするタイミングの検出により得る。
第３の発明では、第１又は第２の発明において、前記変圧器の二次巻線電圧の極性の判定結果と、前記第１又は第２のＭＯＳＦＥＴの両端電圧が零近傍であるか否かの判定結果とに基づいて、前記第１又は第２のＭＯＳＦＥＴのオンタイミングを決定する。

第４の発明においては、第１〜第３の発明における、前記変圧器の二次巻線電圧は、第１のＭＯＳＦＥＴの両端電圧と第２のＭＯＳＦＥＴの両端電圧との差分にて求める。
第５の発明では、第１〜第４の発明において、前記一次側半導体スイッチのオフ時間幅内に、前記第１及び第２のＭＯＳＦＥＴの両端電圧を検出し、前記両端電圧が零近傍の電圧を越えている場合に、前記直流リアクトルの電流が断続している不連続モードであると判定する。

本発明では、変圧器の一次側回路からの信号を受け取ることなく、変圧器の二次巻線電圧、直流出力電圧、及び直前のオン時間幅又はオフ時間幅を組合せて把握することにより、同期整流用ＭＯＳＦＥＴのオン時間幅及びオフ時間幅を演算している。

この結果、最適な駆動が可能となり、変換効率の高いフォワード形直流−直流変換装置を提供することが可能となる。

本発明の第１の実施例を示す回路図である。 図１の原理を説明するための動作波形図である。 本発明の原理を実現するための制御チャート図である。 図３に基づいた電流連続時の動作波形図である。 図３に基づいた電流不連続時の動作波形図である。 従来例を示す回路図である。

本発明の要点は、変圧器を用いた絶縁型のフォワード形直流−直流変換回路の二次側同期整流回路において、整流用ダイオードと逆並列接続された第１のＭＯＳＦＥＴのオン時間幅は、前の周期の一次側半導体スイッチのオフ時間幅内の二次側直流リアクトルに電流が流れる時間幅と、直流出力の電圧と、変圧器二次巻線の電圧とにより演算し、還流用ダイオードと逆並列接続された第２のＭＯＳＦＥＴのオン時間幅は、一次側半導体スイッチの直前のオン時間幅と、直流出力の電圧と、変圧器二次巻線の電圧とにより演算する演算回路を備える点である。

図１に、本発明の第1の実施例を示す。本発明を適用したフォワード形直流−直流変換装置の主回路と制御回路の構成を示す。主回路構成は従来技術と同様であるので制御回路について説明する。変圧器Ｔｒの二次巻線ｎ２の電圧をＶｎ２、整流用ＭＯＳＦＥＴＱ２の両端電圧をＶＤ３、還流用ＭＯＳＦＥＴＱ３の両端電圧をＶＤ４、直流出力電圧をＶｏ、及びリアクトルＬの両端電圧をＶＬとする。制御回路ＣＮＴは直流出力電圧検出器Ｇ１、ＭＯＳＦＥＴ３の両端電圧検出器Ｇ２、ＭＯＳＦＥＴ２の両端電圧検出器Ｇ３、演算部ＣＡＬＣ、タイミング検出用の高周波発振器ＯＳＣ、制御回路電源ＰＳ、ＭＯＳＦＥＴＱ２の駆動回路ＤＲ１、ＭＯＳＦＥＴＱ３の駆動回路ＤＲ２から構成される。ここで、制御回路電源ＰＳの入力は外部電源又は直流出力電圧の正極Ｐｏに接続する。

このような構成において、ＭＯＳＦＥＴＱ２、Ｑ３のゲート駆動信号の時間幅を算出する原理を説明する。
変圧器Ｔｒの二次巻線ｎ２の電圧をＶｎ２、リアクトルＬの電圧をＶＬとすると、下記の関係式となる。

Ｖｎ２＝ＶＤ４−ＶＤ３
ＶＬ＝Ｖｏ−ＶＤ４
また、一次側のＭＯＳＦＥＴＱ１のオン時間幅をｔｏｎ、この時のリアクトルの電流変化幅をΔＩＬ１、ＭＯＳＦＥＴＱ１のオフ時間幅ｔｏｆｆにおけるリアクトル電流ＩＬの導通時間幅をｔｏｆｆ’、この時のリアクトルの電流変化幅をΔＩＬ２、リアクトルＬのインダクタンスをＬａとすると、図２に示すようになる。

ＭＯＳＦＥＴＱ１がオンの時
ΔＩＬ１＝ｔｏｎ×ＶＬ／Ｌａ＝ｔｏｎ×（Ｖｎ２−Ｖｏ）／Ｌａ
ＭＯＳＦＥＴＱ１オフ時
ΔＩＬ２＝ｔｏｆｆ’×Ｖｏ／Ｌａ
定常状態においては、ΔＩＬ１＝ΔＩＬ２であるので、ｎ番目のスイッチング周期におけるオン時間幅ｔｏｎ（ｎ）は
ｔｏｎ（ｎ）＝ｔｏｆｆ’（ｎ−１）×Ｖｏ／（Ｖｎ２−Ｖｏ） ・・・式（１）
となる。

同様にして、ｎ番目のスイッチング周期におけるＩＬの導通時間幅ｔｏｆｆ’（ｎ）は
ｔｏｆｆ’（ｎ）＝ｔｏｎ（ｎ）×（Ｖｎ２−Ｖｏ）／Ｖｏ ・・・式（２）
となる。
ただし、リアクトルＬの電流ＩＬが１周期を通して連続である時
ｔｏｆｆ’（ｎ）＝ｔｏｆｆ（ｎ） ・・・式（３）
リアクトルの電流ＩＬが不連続である時には
ｔｏｆｆ’（ｎ）＜ｔｏｆｆ（ｎ） ・・・式（４）
となる。

上述のように、スイッチング周期ｎのオン時間幅ｔｏｎ（ｎ）は、式（１）からわかるように、直前の周期のＭＯＳＦＥＴＱ１のオフ時間幅内におけるリアクトル電流ＩＬの導通時間幅ｔｏｆｆ’（ｎ−１）から求められる。
同様に、スイッチング周期ｎのリアクトル電流ＩＬの導通時間幅ｔｏｆｆ’（ｎ）は、式（２）からわかるように、その周期のオン時間幅ｔｏｎ（ｎ）から求められることがわかる。

これらを実現するための実施例の制御チャート図を図３に、その動作波形図を図４と図５に示す。ここで、図４はリアクトルの電流が連続時の動作波形図で、図５は不連続時の動作波形図である。

図３において、ステップＡで各種変数を設定し、ステップＢ，Ｃで整流動作に入ったかを判断する。整流動作に入った場合、ステップＤでＭＯＳＦＥＴＱ２をオンさせ、ステップＥで直流出力電圧Ｖｏと変圧器二次巻線電圧Ｖｎ２を求め、ステップＦで式（１）に基づいてオン時間幅ｔｏｎを求める。
ステップＧでは、求めたオン時間幅ｔｏｎに達したらＭＯＳＦＥＴＱ２をオフさせ、還流用ＭＯＳＦＥＴＤ３をオンさせる。ステップＨ，Ｉで還流モードになったかを判断し、還流モードになったら、ステップＪでＭＯＳＦＥＴＱ３をオンさせ、ステップＫで直流出力電圧Ｖｏと変圧器二次巻線電圧Ｖｎ２を求め、ステップＬで式（２）に基づいてオフ時間幅を求める。ステップＭでは、オフ時間幅内での電流が連続であるか不連続であるかを判定し、連続の場合は求めたオフ時間幅後に、不連続の場合は電流が断続したその時点でＭＯＳＦＥＴＱ３を、各々オフし、次の整流動作に移行する。

図４は１周期内の電流が連続の時の動作波形で、図５は還流モード内で電流が断続する場合の動作波形である。いずれの場合も変圧器Ｔｒの二次巻線電圧Ｖｎ２の変化でゼロクロスのタイミングを検出し、一次側ＭＯＳＦＥＴＱ１のオンオフを検知する。また、変圧器の二次巻線電圧Ｖｎ２の極性の判定結果と、第１又は第２のＭＯＳＦＥＴの両端電圧ＶＤ３又はＶＤ４が零近傍であるか否かの判定結果とに基づいて、ＭＯＳＦＥＴＱ２又はＱ３のオンタイミングを決定する。電流が断続する（不連続モード）と、両方のＭＯＳＦＥＴがオフ状態で、ＭＯＳＦＥＴＱ２の電圧ＶＤ３とＱ３の電圧ＶＤ４の両方が負になるので、この条件からＭＯＳＦＥＴＱ３の信号をオフにする。ここで、電圧検出の閾値は任意の幅を持っていても良い。また、制御遅れやＭＯＳＦＥＴのスイッチング時間を加味して、予め推定されたオフ時間よりも早くオフさせるデッドタイムを設けても良い。
上記の動作を繰り返すことにより、同期整流回路の二つのＭＯＳＦＥＴＱ２、Ｑ３を最適に駆動することが可能となり、電流がダイオードを流れる時間幅が減少し、損失が低減される。

尚、ＭＯＳＦＥＴと逆並列にダイオードを接続した回路例を示したが、ダイオードはＭＯＳＦＥＴの寄生ダイオードでも同様である。また、一次側のスイッチング回路はリセット巻線なしの構成でも同様に実現できる。

本発明は、変圧器一次巻線側の信号を用いることなく、二次側の電圧のみを検出することにより、二次側同期整流用ＭＯＳＦＥＴを最適駆動することが可能であり、スイッチング電源制御用ＩＣなどへの適用が可能である。

ＤＰ・・・直流電源 Ｔｒ、Ｔｒｘ・・・絶縁変圧器
Ｑ１〜Ｑ３・・・ＭＯＳＦＥＴ Ｄ１〜Ｄ４・・・ダイオード
Ｌ・・・リアクトル Ｃ・・・コンデンサ ＬＤ・・・負荷
ＧＤ１〜ＧＤ３・・・ゲート駆動回路 ＣＮＴ・・・同期整流制御回路
Ｇ１〜Ｇ３・・・電圧検出器 ＰＳ・・・電源 ＣＡＬＣ・・・演算部
ＤＲ１、ＤＲ２・・・駆動回路 ＯＳＣ・・・発振器

Claims (5)

1. 直流入力電源の電圧を絶縁された所定の直流出力電圧に変換する直流−直流変換装置であって、
   前記直流入力電源と直列に接続される一次側半導体スイッチと変圧器一次巻線との直列回路と、前記変圧器の二次巻線電圧を整流する整流ダイオードと、前記整流ダイオードの出力電圧を平滑する直流リアクトルと平滑コンデンサとから成る平滑フィルタと、前記直流リアクトルの電流を還流させる還流ダイオードと、前記整流ダイオードと逆並列に接続される第1のＭＯＳＦＥＴと、前記還流ダイオードと逆並列に接続される第２のＭＯＳＦＥＴと、を備え、前記平滑コンデンサの両端電圧を直流出力とするフォワード形直流−直流変換装置において、
   前記直流出力の電圧は、前記一次側半導体スイッチのオンオフにより制御され、前記第１のＭＯＳＦＥＴのオン時間幅は、前の周期の前記一次側半導体スイッチのオフ時間幅内の二次側直流リアクトルに電流が流れる時間幅と、前記直流出力の電圧と、前記変圧器二次巻線の電圧とにより演算し、前記第２のＭＯＳＦＥＴのオン時間幅は、前記一次側半導体スイッチの直前のオン時間幅と、前記直流出力の電圧と、前記変圧器二次巻線の電圧とにより演算する演算回路を備えることを特徴とするフォワード形直流−直流変換装置。
2. 前記一次側半導体スイッチのオン又はオフの時間幅は、前記変圧器の二次巻線電圧がゼロクロスするタイミングの検出により得ることを特徴とする請求項１に記載のフォワード形直流−直流変換装置。
3. 前記変圧器の二次巻線電圧の極性の判定結果と、前記第１又は第２のＭＯＳＦＥＴの両端電圧が零近傍であるか否かの判定結果とに基づいて、前記第１又は第２のＭＯＳＦＥＴのオンのタイミングを決定することを特徴とする請求項１又は２に記載のフォワード形直流−直流変換装置。
4. 前記変圧器の二次巻線電圧は、第１のＭＯＳＦＥＴの両端電圧と第２のＭＯＳＦＥＴの両端電圧との差分にて求めることを特徴とする請求項１〜３の何れか１項に記載のフォワード形直流−直流変換装置。
5. 前記一次側半導体スイッチのオフ時間幅内に、前記第１及び第２のＭＯＳＦＥＴの両端電圧を検出し、前記両端電圧が零近傍の電圧を越えている場合に、前記直流リアクトルの電流が断続している不連続モードであると判定することを特徴とする請求項１〜４の何れか１項に記載のフォワード形直流−直流変換装置。