JP2013003024A - リペア装置およびリペア方法、デバイスの製造方法 - Google Patents

Abstract

【課題】電気的バイアス処理を多数個一括処理を行って、より効率よく不良デバイスを正常な絶縁状態に回復させる。
【解決手段】デバイス６のリーク欠陥部分に対して電気的ストレスを供給してリーク欠陥部分の絶縁状態を正常化するリペア装置１において、電気的ストレス源とする高電圧電源２と、高電圧電源２により充電される複数のコンデンサ７からの各電荷ストレスを複数のデバイス６にそれぞれ一括して同時に印加する電圧印加手段を有している。
【選択図】図１

Description

本発明は、例えばＬＳＩ素子や、ＬＥＤ素子およびレーザ素子などの発光素子などの検査および処理対象のデバイスに対して検査するＥＳＤ耐性試験の結果や通常動作試験の結果、不良デバイスを正常な絶縁状態に回復させるリペア装置およびリペア方法、このリペア装置を用いたデバイスの製造方法に関する。

従来、ＬＳＩ素子では入力回路側に保護ダイオードが接続されており、保護ダイオードのＥＳＤ耐性が検査される。ＬＥＤ素子およびレーザ素子などの発光素子では、発光素子自体がダイオード構造を持っている。このダイオード構造はｐ型拡散層とｎ型拡散層のｐｎ接合で構成されるので、ｐ型拡散層とｎ型拡散層のできばえに応じてＥＳＤ耐性が異なることから、全数、ＥＳＤ耐性を検査する必要がある。

従来のＥＳＤ印加に必要な基本的なＥＳＤ回路は、高電圧電源とＥＳＤ規格（ＨＢＭ（ヒューマンボディモデル）・ＭＭ（マシンモデル）など）に沿った高圧コンデンサ、印加抵抗および水銀を用いた高耐圧リレーで構成されている。

ＥＳＤ回路の印加出力部分は、デバイスの端子に対して接続するためのコンタクトプローブを基板に固定搭載したプローブカードや、このコンタクトプローブをアームに固定したマニピュレータなどを用いて検査対象のデバイスに通電するようになっている。

検査対象のデバイスへの供給電圧の大きさは、通常動作試験では動作電圧の例えば３Ｖや５Ｖ程度であるが、信頼性検査で代表的なＥＳＤ試験（静電放電信頼性試験）では、およそ１〜１０ＫＶレベルの高電圧を対象としている。ＥＳＤ試験は、人体や機械からの静電気がＬＳＩチップなどの検査対象のデバイスに流れた場合の耐久性について試験するものである。

一方、不良デバイスを正常な絶縁状態に回復させるリペア技術において、対象デバイスとして、例えばＴＦＴ、有機ＥＬ、ＬＳＩ、ＬＥＤ素子およびレーザ素子などがあり、大型デバイスとしては太陽電池などが該当する。リペア技術としては、例えば冗長素子・回路を用いる手法（複雑なデバイスに多い）、電気的バイアス印加手法、欠陥箇所の特定が必要であるがレーザリペア手法およびプロセス工程手法などがある。

不良デバイスを正常な絶縁状態に回復させるリペア技術、例えば電気的バイアス印加手法について説明する。ゲート酸化膜の絶縁状態について説明すると、ゲート酸化膜に酸化膜ピンホールがあって、ゲート酸化膜の上部電極と下部シリコン基板とが酸化膜ピンホールを通してショートしている状態で、故意に電流を流してショート部分の細い上部電極材料（ポリシリコンやメタルなど）を焼き切ってしまって、そのショート部分をオープン状態（正常な絶縁状態）にすることにより、このゲート酸化膜を正常な絶縁状態に回復させる。

このように、ゲート酸化膜のピンホールのショート部分を焼き切って正常な絶縁状態に回復させる電気的バイアス印加手法の一例が特許文献１に開示されている。

図２２は、特許文献１に開示されている従来の光電変換素子の逆バイアス処理装置の概略図である。図２３は、図２２の直列接続された光電変換素子の等価回路である。

図２２および図２３において、従来の光電変換素子の逆バイアス処理装置１００は、電位付与手段１０１から出力された３つの異なった電位を同時に光電変換素子１０２の裏面電極１０３に付与して、故意に電流を流す。電位付与手段１０１は、３つの異なった電位を同時に出力する出力端子１０４を有する電源１０５と、それぞれの出力端子１０４を、直列接続された光電変換素子１０２の裏面電極１０３に接続する導電性部材１０６とを備えている。この導電性部材１０６は電極接続部１０６ａおよび配線部１０６ｂから構成されている。

出力端子１０４のそれぞれからは、異なった電位が出力されていればよく、例えば、出力端子１０４ａに＋３Ｖ、出力端子１０４ｂに０Ｖ、出力端子１０４ｃに−３Ｖの電位を出力する。

この装置により、２つの光電変換素子１０２に同時に逆バイアス電圧３Ｖを印加でき、２つの光電変換素子１０２を同時に逆バイアス処理して、不良デバイスに対して故意に欠陥部分に電流を流すことができる。

逆バイアス電圧を例えば３Ｖとしたが、これに限らず、光電変換素子１０２のＰＮ接合が破壊され短絡状態となることを防止するため、光電変換素子１０２の耐電圧以下の電圧であればよい。光電変換素子１０２の耐電圧は、半導体層の膜厚または層数などの構造により異なるが、一般的には数Ｖから２０Ｖ程度である。

上記構成により、逆バイアス処理装置１００を用いた逆バイアス処理方法において、裏面電極１０３ａ、１０３ｂ、１０３ｃそれぞれに電極接続部１０６ａ１、１０６ａ２、１０６ａ３を接触させ、出力端子１０４ａに＋３Ｖ、出力端子１０４ｂに０Ｖ、出力端子１０４ｃに−３Ｖの電位を出力すると、裏面電極１０３ａに＋３Ｖ、裏面電極１０３ｂに０Ｖ、裏面電極１０３ｃに−３Ｖの電位が付与される。

光電変換素子１０３ａおよび光電変換素子１０３ｂに３Ｖの逆バイアス電圧が同時に印加され、これらの光電変換素子を同時に逆バイアス処理して、不良デバイスに対して故意に欠陥部分に電流を流して正常な絶縁状態に回復させることができる。

特開２００８−９１６７４号公報

特許文献１に開示されている電気的バイアス処理を行う上記従来の逆バイアス処理装置では、１デバイスに対して１電源の１対１の関係で構成されている。電源容量を抑えるとサイズ的に小さくなるだけではなく低コストであるというメリットがある。したがって、電源容量をできるだけ抑えた場合には、デバイスへの電流供給に、より十分な電流容量を確保することは困難である。まして、１ウエハ当たりのデバイス数は例えば１０万個にも及ぶことから、この電気的バイアス処理を、２個程度毎ではなくそれ以上の個数、例えば数十個や数百個など多数個一括処理を行う場合には、電気的バイアス処理を多数個一括処理する多数の電源が必要である。このように、あまりに多数の電源を搭載することは、容積的（サイズ的）に困難である。

これに対して、電気的バイアス処理を多数個一括処理する多数個のデバイスに対して並列的に電源を接続する場合も考えられるが、一括処理するデバイス個数が２個程度ではなく１０個前後、さらには数十個や数百個など多い場合には、多数個のデバイスに対して同一のストレス（電圧）条件で、しかも、電源から同時に十分な電流容量を確保することができない。デバイスが単一であっても、電源容量をできるだけ抑えた場合には、デバイスへの電流供給に、より十分な電流容量を確保することは困難である。

本発明は、上記従来の問題を解決するもので、電源容量に依存せず、より十分な電流容量を確保して、より効率よく不良デバイスを正常な絶縁状態に回復させることができるリペア装置およびリペア方法、このリペア装置を用いたデバイスの製造方法を提供することを目的とする。

本発明のリペア装置は、デバイスのリーク欠陥部分に対して電気的ストレスを供給して該リーク欠陥部分の絶縁状態を正常化するリペア装置において、電気的ストレス源とする電圧源と、該電圧源により充電される一または複数の電圧容量手段からの一または複数の電荷ストレスを一または複数のデバイスに印加する電圧印加手段とを有するものであり、そのことにより上記目的が達成される。

また、好ましくは、本発明のリペア装置における電圧印加手段は、前記電圧源により充電される複数の電圧容量手段からの各電荷ストレスを複数のデバイスにそれぞれ一括して同時に印加する。

さらに、好ましくは、本発明のリペア装置における電圧印加手段は、所定電圧を一括印加処理すべきデバイス個数分の同一回路構成を有する。

さらに、好ましくは、本発明のリペア装置における電圧印加手段は、前記電圧源からの所定の電圧を蓄積する一の電圧容量手段と、該電圧容量手段からの所定の電圧を抵抗を通して出力する一の電圧出力部と、該一の電圧容量手段を該電圧源側に接続するかまたは該電圧出力部側に接続するように切り替える切替手段とを有する。

さらに、好ましくは、本発明のリペア装置における電圧印加手段は、前記電圧源からの所定の電圧を蓄積する前記複数の電圧容量手段と、該複数の電圧容量手段からの各所定の電圧を各抵抗をそれぞれ通して出力する複数の電圧出力部と、該複数の電圧容量手段をそれぞれ、該電圧源側にそれぞれ接続するかまたは該電圧出力部側にそれぞれ接続するように切り替える複数の切替手段とを有する。

さらに、好ましくは、本発明のリペア装置における同一回路構成は、前記電圧容量手段から前記切替手段さらに前記抵抗を通して前記電圧出力部に至る回路を独立に前記一括印加処理すべきデバイス個数分有している。

さらに、好ましくは、本発明のリペア装置における同一回路構成を一または複数搭載する基板を複数有する。

さらに、好ましくは、本発明のリペア装置における電圧源は、一括印加処理すべきデバイス個数分の前記複数の電圧容量手段の容量に応じた充電処理能力がある１個の電圧源とする。

さらに、好ましくは、本発明のリペア装置における電荷ストレスの電圧値は、前記デバイスの電圧・電流特性が非線形特性の場合、絶対値としてブレイクダウン電圧を超えない値でかつ該ブレイクダウン電圧の９割以上の電圧値に設定されている。

さらに、好ましくは、本発明のリペア装置における電圧源は、その出力電圧が可変自在に構成されており、静電破壊耐圧試験に対応する電圧レベルを出力可能とする。

さらに、好ましくは、本発明のリペア装置における複数の電圧容量手段は、静電破壊耐圧試験に対応する容量値を有する。

さらに、好ましくは、本発明のリペア装置における電圧出力部の抵抗は、静電破壊耐圧試験に対応する抵抗値を有する。

さらに、好ましくは、本発明のリペア装置における電圧容量手段の充放電処理は、自動搬送処理装置を用いてリペア処理を行う場合、前記デバイスに対する、該自動搬送処理装置によるコンタクト移動期間に該電圧容量手段が充電され、該デバイスに対する、該自動搬送処理装置によるコンタクト後に該電圧容量手段から放電されるシーケンス処理を有している。

さらに、好ましくは、本発明のリペア装置における電圧源からの電流ストレスを前記一または複数のデバイスに供給する電流供給手段を更に有する。

さらに、好ましくは、本発明のリペア装置における電荷ストレスおよび前記電流ストレスの２種類の電気的ストレスを選択動作するタイミングコントローラを有する。

さらに、好ましくは、本発明のリペア装置において、前記電圧印加手段および前記電流供給手段のうちの少なくとも該電圧印加手段のリペア処理後に、前記電圧源から電流を該電流供給手段により一または複数のデバイスに供給した状態で、該一または複数のデバイス中のデバイスが前記リーク欠陥デバイスであるかどうかを自動判定する判定手段が設けられている。

さらに、好ましくは、本発明のリペア装置における判定手段は、電圧レベル検知判定と電流レベル検知判定のうちの少なくともいずれかを行う。

さらに、好ましくは、本発明のリペア装置における判定手段と、前記電圧印加手段および前記電流供給手段のうちの少なくとも該電圧印加手段が同一基板上に設置されている。

さらに、好ましくは、本発明のリペア装置における判定手段は、リペア処理後の一または複数のデバイスに対する電圧レベル検知判定と電流レベル検知判定のうちの少なくともいずれかの判定結果をタイミングコントローラに出力する。

さらに、好ましくは、本発明のリペア装置における判定手段は、リペア処理後の一または複数のデバイスに対する電圧レベル検知判定と電流レベル検知判定のうちの少なくともいずれかの判定結果を複数値のレベルに分割した判定信号としてタイミングコントローラに出力する。

さらに、好ましくは、本発明のリペア装置におけるタイミングコントローラは、前記複数の電圧容量手段の容量値および、該複数の電圧容量手段からの各所定の電圧を各抵抗をそれぞれ通して出力する複数の電圧出力部の該各抵抗の抵抗値を、前記判定手段の判定結果に応じて可変設定する可変設定制御手段を有する。

さらに、好ましくは、本発明のリペア装置におけるタイミングコントローラからの制御信号に基づいて可変設定手段を制御して、予め搭載されている容量群および抵抗群から選択して所定の容量値および所定の抵抗値に設定する。

さらに、好ましくは、本発明のリペア装置におけるタイミングコントローラは、前記判定手段の判定結果の良不良または不良の程度を基にリペア処理フローを決定する。

さらに、好ましくは、本発明のリペア装置におけるタイミングコントローラは、一または複数回のリペア処理フローを設定する。

本発明の半導体装置の製造方法は、本発明の上記リペア装置を用いて、前記デバイスのリーク欠陥部分に対して電気的ストレスを供給して該リーク欠陥部分の絶縁状態を正常化するものであり、そのことにより上記目的が達成される。

本発明のリペア方法は、デバイスのリーク欠陥部分に対して電気的ストレスを供給して該リーク欠陥部分の絶縁状態を正常化するリペア方法において、電圧印加手段が、電圧源により充電される電圧容量手段からの電荷ストレスを該デバイスに印加する電圧印加工程を有するものであり、そのことにより上記目的が達成される。

また、好ましくは、本発明のリペア方法における電圧印加工程は、前記電圧印加手段が、電圧源により充電される複数の電圧容量手段からの各電荷ストレスを複数のデバイスにそれぞれ一括して同時に印加する電圧印加工程を有する。

さらに、好ましくは、本発明のリペア方法において、電流供給手段が、前記電圧源からの電流ストレスを一または複数のデバイスに供給する電流供給工程を更に有する。

さらに、好ましくは、本発明のリペア方法において、前記電圧印加工程および前記電流供給工程のうちの少なくとも前記電圧印加工程のリペア処理後に、該電圧源から電流を該電流供給手段によりリペア対象の一または複数のデバイスに供給した状態で、判定手段が、該リペア対象の一または複数のデバイス中のデバイスが該リーク欠陥デバイスであるかどうかを判定する判定工程を有する。

上記構成により、以下、本発明の作用を説明する。

本発明においては、電気的ストレス源とする電圧源と、電圧源により充電される一または複数の電圧容量手段からの一または複数の電荷ストレスを一または複数のデバイスに印加する電圧印加手段とを有している。

また、電圧印加手段は、電圧源により充電される複数の電圧容量手段からの各電荷ストレスを複数のデバイスにそれぞれ一括して同時に印加する。

これによって、電圧源により充電される一または複数の電圧容量手段からの一または複数の電荷ストレスを一または複数のデバイスに印加するので、電源容量に依存せず、より十分な電流容量を確保して、より効率よく不良デバイスを正常な絶縁状態に回復させることが可能となる。

電圧印加手段が、電圧源により充電される複数の電圧容量手段からの各電荷ストレスを複数のデバイスにそれぞれ一括して同時に印加するので、電気的バイアス処理を多数個一括で行うことが可能となって、より効率よく不良デバイスを正常な絶縁状態に回復させることが可能となる。

以上により、本発明によれば、電圧源により充電される一または複数の電圧容量手段からの一または複数の電荷ストレスを一または複数のデバイスに印加するため、電源容量に依存せず、より十分な電流容量を確保することができて、より効率よく不良デバイスを正常な絶縁状態に回復させることができる。

また、電圧印加手段が、電圧源により充電される複数の電圧容量手段からの各電荷ストレスを複数のデバイスにそれぞれ一括して同時に印加するため、電気的バイアス処理を多数個一括で同時に行うことができて、より効率よく不良デバイスを正常な絶縁状態に回復させることができる。

本発明の実施形態１におけるリペア装置の単位構成例を模式的に示す回路ブロック図である。 図１のリペア装置の具体的構成例を示す回路図である。 ダイオードの電圧電流特性を示す図である。 図１のリペア装置の動作を示すフローチャートである。 （ａ）および（ｂ）は、リペア処理のＣＲストレス（ＣＲ電圧印加）の電圧印加波形およびその電流印加波形を示す図であり、（ｃ）および（ｄ）は、リペア処理の定電流ストレス（定電流供給）の電圧印加波形およびその電流印加波形を示す図である。 図１のリペア装置の別の単位構成例を模式的に示す回路ブロック図である。 図６のリペア装置の具体的構成例を示す回路図である。 図７のリペア装置の動作を示すフローチャートである。 図７のリペア装置におけるデバイスの各端子へのコンタクト状態の拡大イメージを模式的に示す斜視図である。 図７のリペア装置におけるＥＳＤ試験・所定電圧および定電流供給処理時の構成イメージ例を模式的に示す斜視図である。 図６のリペア装置における複数の電圧印加および電流印加器の設置イメージ例を別のリペア装置として模式的に示す平面図である。 （ａ）は、図６のリペア装置１Ａにおける複数の電圧印加および電流印加器の別の設置イメージ例を更に別のリペア装置として模式的に示す平面図であり、（ｂ）は、（ａ）の電圧印加および電流印加器とプローブカードおよびプローバの縦断面図である。 （ａ）は、図１２（ａ）の電圧印加および電流印加器を模式的に示す斜視図であり、（ｂ）は、ＥＳＤ試験で用いるＥＳＤ印加電圧波形を示す図である。 図６のリペア装置の単位構成に判定回路の電圧レベル検知例を加えた場合を模式的に示す回路図である。 図６のリペア装置の単位構成に別の判定回路の電流レベル検知例を加えた場合を模式的に示す回路図である。 図６のリペア装置の単位構成に更に別の判定回路の電圧レベル検知と電流レベル検知の両方の事例を加えた場合を模式的に示す回路図である。 図６のリペア装置の判定結果が２値の判定信号である場合の判定手段の回路図である。 図１４〜図１６のタイミングコントローラのいずれかから出力される制御信号に基づいてセレクタ回路を制御して容量および抵抗値を可変する場合を説明するための要部回路ブロック図である。 図１６のリペア装置の動作を示すフローチャートである。 図１６のリペア装置の動作を説明するための図である。 パーソナルコンピュータＰＣを主体にしたウエハマップとプロービング管理を示すブロック図である。 特許文献１に開示されている従来の光電変換素子の逆バイアス処理装置の概略図である。 図２２の直列接続された光電変換素子の等価回路である。

以下に、本発明のリペア装置およびリペア方法、このリペア装置を用いたデバイスの製造方法の実施形態１について図面を参照しながら詳細に説明する。なお、各図における構成部材のそれぞれの厚みや長さなどは図面作成上の観点から、図示する構成に限定されるものではない。

（実施形態１）
図１は、本発明の実施形態１におけるリペア装置の単位構成例を模式的に示す回路ブロック図である。なお、このリペア装置は単位構成例であって破線で囲った部分は、単一の場合を含み、複数、特に、３個以上または１０個前後の個数から数百個、さらにはそれ以上存在するものとする。

図１において、本実施形態１のリペア装置１は、出力電圧が可変自在な高電圧電源２の一方端子が高耐圧リレー３，４を通して印加抵抗５の一方端に接続されている。この印加抵抗５の他方端は検査および処理対象のデバイス６の一方端子に接続されている。この検査および処理対象のデバイス６の他方端子は、高電圧電源２の他方端子に接続されている。これらの高耐圧リレー３，４の接続点８は、高圧コンデンサ７を通して、検査および処理対象のデバイス６の他方端子と高電圧電源２の他方端子との接続点９に接続されており、この接続点９は接地されている。また、これらの高耐圧リレー３，４のオン／オフを制御するタイミングコントローラ１０が設けられている。これらの高耐圧リレー３，４を駆動するための電源は別途必要である。

このリペア装置１は、一または複数のデバイス６のリーク欠陥部分への電気的ストレス源とする電圧源としての高電圧電源２と、高電圧電源２からの所定の電圧を蓄積する一または複数の電圧容量手段としての一または複数の高圧コンデンサ７と、一または複数の高圧コンデンサ７からの各所定の電圧を各印加抵抗５を通して出力する一または複数の電圧出力部と、一または複数の高圧コンデンサ７を高電圧電源２側に接続するかまたは電圧出力部側に接続するように切り替える切替手段としての高耐圧リレー３，４とを有している。これらの一または複数の高圧コンデンサ７と、一または複数の印加抵抗５と、一または複数の電圧出力部と、高耐圧リレー３，４とからリペア処理用の電圧印加手段が構成されている。

図２は、図１のリペア装置１の具体的構成例を示す回路図である。

図２において、本実施形態１のリペア装置１は、所定の電圧を可変自在に出力可能とする高電圧電源２と、高電圧電源２からの所定の電圧を順次、複数の検査および処理対象のデバイス６に対して一括して同時に供給する電圧印加手段としての電圧印加回路２０とを有し、複数の検査および処理対象のデバイス６に対して電圧印加リペア処理を行う。

この電圧印加回路２０は、高電圧電源２からの所定の高電圧を蓄積する高電圧容量手段としての複数の高圧コンデンサ７と、複数の高圧コンデンサ７からの各所定の高電圧を印加抵抗５をそれぞれ通して出力する複数の高電圧出力部と、この高電圧電源２からの所定の電圧を高圧コンデンサ７側に接続するかまたは高圧コンデンサ７からの所定の電圧を高電圧出力部側に接続するように切り替える複数の切替手段としての高耐圧リレー１１（上記高耐圧リレー３，４と同等）とを有し、同一回路構成として、高圧コンデンサ７から高耐圧リレー１１さらに印加抵抗５を通して高電圧出力部に至る回路を独立に、一括印加処理すべき複数の検査および処理対象デバイス６の個数分だけ並列に有している。

高電圧電源２の一方端子が、図１の高耐圧リレー３，４に代えて、多接点（ここでは８接点）の高耐圧リレー１１の各接点をそれぞれ介して複数（ここでは８個）の高圧コンデンサ７の各一方電極に接続され、複数（ここでは８個）の高圧コンデンサ７の各他方電極は、高電圧電源２の他方端子にそれぞれ接続されると共に接地されている。複数（ここでは８個）の高圧コンデンサ７の各一方電極は、多接点（ここでは８接点）の高耐圧リレー１１の各接点からそれぞれ、各印加抵抗５をそれぞれ通して高電圧出力部から検査および処理対象の各デバイス６の一方端子にそれぞれ接続されている。各デバイス６の他方端子はそれぞれ、ＧＮＤ電圧出力部から高電圧電源２の他方端子にそれぞれ接続されると共に接地されている。ここでは図示していないが、多接点（ここでは８接点）の高耐圧リレー１１の同時接続切替を所定タイミングで制御するタイミングコントローラ１０が設けられている。この多接点（ここでは８接点）の高耐圧リレー１１を駆動するための電源は、別途必要である。

高電圧電源２は、一括処理するべき高圧コンデンサ７の個数の容量分に応じて適切な充電処理能力があるものを選定して共用とする。この場合、高電圧電源２から多数の高圧コンデンサ７に充電した後に、多数の高圧コンデンサ７から放電して多数のデバイス６に所定電圧および電流を供給するので、多数のデバイス６に対する必要電流容量は、高電圧電源２の電流容量には直接依存しない。

高電圧電源２の出力電圧は、可変自在に構成されており、信頼性検査で代表的なＥＳＤ試験（静電放電信頼性試験）では、およそ１〜１０ＫＶレベルの高電圧を対象としている。ＥＳＤ試験は、人体や機械からの静電気がＬＳＩチップなどの検査対象のデバイス６に流れた場合の耐久性について試験するものである。

また、高電圧電源２の他に別の専用電源を用いてもよいが、ここでは１台の高電圧電源２が可変自在に構成されており、高電圧電源２をデバイス６の通常動作試験に用いる場合には、動作電圧の例えば３Ｖや５Ｖ程度に出力電圧を可変して用いる。

さらに、電圧印加のリペア処理を行う場合には、高電圧電源２の他に別の専用電源を用いてもよいが、ここでは１台の高電圧電源２が可変自在に構成されている。例えばＬＳＩ素子の保護ダイオードや、ＬＥＤ素子およびレーザ素子などの発光素子のダイオード構造に支障を来たさないように、図３のダイオードの電圧電流特性（非線形特性）に示すように、絶縁膜のピンホール（上部導電材がピンホール内に入り込む）などのリーク欠陥箇所にのみストレス電流を通電するため、ダイオードのＰＮ接合面の閾値電圧に対して電流が貫通しない耐電圧範囲、ダイオードのブレイクダウン電圧Ａ以下の電圧Ｂ（ブレイクダウン電圧Ａに至らない電圧）であって、ブレイクダウン電圧Ａにより近い電圧Ｂ、通常は、ブレイクダウン電圧Ａの１割ほど高い電圧（ブレイクダウン電圧Ａの絶対値の９割以上の電圧）を設定する。ダイオードや光電変換素子（ＬＥＤやレーザ）の耐電圧は、絶縁膜の膜厚や半導体層の膜厚または層数などの構造により異なるが、高電圧電源２の出力電圧において、一般的には、数十Ｖから２００Ｖ程度の電圧範囲内に設定する。なお、図３のＣはダイオードのオン電圧値である。この高電圧電源２の出力電圧の設定は、ブレイクダウン電圧Ａを測定し、ブレイクダウン電圧Ａから電圧値を戻して電流が流れない電圧値に設定すれば、電圧印加のリペア処理における印加電圧値がより正確に設定できる。また、図３の破線で示すＤは不良ダイオードの電圧電流特性である。

高耐圧リレー１１は、設置に方向性がある水銀リレーが用いられており、ここでは８接点のものでもよいが、４接点のものが２個でもよいし、２接点のものが４個でもよい。８接点の高耐圧リレー１１に代えて１接点の高耐圧リレー３、４がそれぞれ８個設けられていてもよい。高耐圧リレー１１は、高圧コンデンサ７に対して、タイミングコントローラ１０により各８接点が同時に、高圧コンデンサ７側を中心として高電圧電源２側とデバイス６側との間で切り替わる。８個の高圧コンデンサ７から８個のデバイス６への高電圧の独立の一括印加に対して高耐圧リレー１１への制御信号は、単一同時制御とする。高耐圧リレー１１は複数個積み重ねて配置すると、コイル磁界によって動作する部品であるため、誤動作を起こす可能性があるので好ましくない。

高圧コンデンサ７は、ここでは８個用いられ、試験電圧などに適した耐性を有するものを選定し、容量の選定においては、ＥＳＤ試験の規格に合致するように、試験モデル毎に定められたものを選定する。例えば、ＨＢＭ（ヒューマンボディモデル）規格であれば１００ｐＦ、ＭＭ（マシンモデル）規格であれば２００ｐＦである。

印加抵抗５は、ここでは８個用いられ、ＥＳＤ試験の例えばＨＢＭ規格であれば１．５ＫΩを用い、ＥＳＤ試験のＭＭ規格であれば０ＫΩ（抵抗なし）とする。これらの高圧コンデンサ７と印加抵抗５は、一括処理するべきデバイス６の個数分を電気的に独立にした状態で搭載する。

デバイス６は、例えばＬＳＩチップの保護ダイオード素子や、ＬＥＤ素子およびレーザ素子などの発光素子などである。

上記構成により、ＥＳＤ試験後に不良となったデバイス６に対して図１のリペア装置１を用いてリペア処理を行う場合について説明する。

図４は、図１のリペア装置１の動作を示すフローチャートである。

図４に示すように、まず、ステップＳ１のＥＳＤ試験を行う。

ステップＳ１のＥＳＤ試験は、まず、タイミングコントローラ１０により高電圧電源２の出力電圧をＥＳＤ試験用の高電圧に設定すると共に、高耐圧リレー１１の８個の接点が高電圧電源２側にオンして高電圧電源２から８つに分岐して電流が各高圧コンデンサ７に流れ込んで高電圧電源２のＥＳＤ試験用の高電圧に均等に蓄積される。このとき、高耐圧リレー１１のデバイス６側の８個の接点はタイミングコントローラ１０によってオフ状態とされている。

次に、タイミングコントローラ１０により高耐圧リレー１１の高電圧電源２側の８個の接点がオフした後に、高耐圧リレー１１のデバイス６側の８個の接点がオンするように制御が為される。これによって、各高圧コンデンサ７に蓄積されたＥＳＤ試験用の高電圧が、高耐圧リレー１１の８個の接点から各印加抵抗５をそれぞれ通して検査対象の各デバイス６の一方端子にそれぞれ印加される。この場合、各高圧コンデンサ７と検査対象の各デバイス６とは１対１に対応しており、明確でかつ正確なＥＳＤ試験が大幅に効率よく行われる。

このように、これらの高耐圧リレー１１の８個の接点をタイミングコントローラ１０により高電圧電源２側から検査対象の各デバイス６側に切替えて、８個の高圧コンデンサ７を充電または放電をして、検査対象の各デバイス６にそれぞれ、８個の高圧コンデンサ７から所定の明確でかつ正確なＥＳＤ試験用の高電圧をそれぞれ各電圧出力部から印加する。高耐圧リレー１１の８個の接点の切替動作は、タイミングコントローラ１０により規定のタイミングで同時に行われる。ＥＳＤ試験では、数種類の印加モデルと、それぞれに規格が定められており、検査対象の各デバイス６に印加されるＥＳＤ電流波形（またはＥＳＤ電圧波形）によって適合が判断される。

ＥＳＤ試験は、高電圧電源２から高耐圧リレー１１の８個の接点を介して、高圧コンデンサ７と印加抵抗５の直列回路が８個並列に接続されたＥＳＤ印加回路（電圧印加回路２０）、さらに、ソケットの他、アームに複数のプローブ（接触部材）を固定したマニピュレータ、複数のプローブ（接触部材）が固定されたプローブカードなどの接触手段としての接触治具を介して検査対象の各デバイス６に高電圧がそれぞれ印加される。検査対象の各デバイス６に対して高電圧などの電圧の供給源側端子（１本）とＧＮＤ側端子（１本）を検査対象のデバイス６の各端子にそれぞれ接触させて高電圧などの電圧を８個同時に印加する。

続いて、ステップＳ２のＥＳＤ試験判定を行う。

所定のＥＳＤ試験判定の結果、問題がない場合は試験を終了する。また、ＥＳＤ試験判定の結果、不良デバイスであって問題がある場合は、ステップＳ３のリペア処理を行って不良デバイスを救済処理する。

ステップＳ３のリペア処理は、まず、タイミングコントローラ１０により高電圧電源２の出力電圧をリペア処理用の電圧に設定すると共に、高耐圧リレー１１の８個の接点が高電圧電源２側にオンして高電圧電源２から８つに分岐して電流が各高圧コンデンサ７に流れ込んで高電圧電源２のリペア処理用の電圧に均等に蓄積される。このとき、高耐圧リレー１１のデバイス６側の８個の接点はタイミングコントローラ１０によってオフ状態とされている。

次に、タイミングコントローラ１０により高耐圧リレー１１の高電圧電源２側の８個の接点がオフした後に、高耐圧リレー１１のデバイス６側の８個の接点がオンするように制御が為される。これによって、各高圧コンデンサ７に蓄積されたリペア処理用の電圧が、高耐圧リレー１１の８個の接点から各印加抵抗５をそれぞれ通してリペア処理対象の各デバイス６の一方端子にそれぞれ印加される。この場合、各高圧コンデンサ７とリペア処理対象の各デバイス６とは１対１に対応しており、明確でかつ正確なリペア処理が大幅に効率よく行われる。

このように、これらの高耐圧リレー１１の８個の接点をタイミングコントローラ１０により高電圧電源２側からリペア処理対象の各デバイス６側に切替えて、８個の高圧コンデンサ７を充電または放電をして、リペア処理対象の各デバイス６にそれぞれ、８個の高圧コンデンサ７から所定の明確でかつ正確なリペア処理用の電圧をそれぞれ各高電圧出力部から印加する。高耐圧リレー１１の８個の接点の切替動作は、タイミングコントローラ１０により規定のタイミングで同時に行われる。

その後、ステップＳ４のリペア処理判定を行う。

所定のリペア処理判定の結果、問題がない場合は試験を終了する。また、リペア処理判定の結果、まだ不良デバイスであって問題がある場合は、次のステップＳ５で規定回数が終わったかどうかを判定し、規定回数が終わった場合にはリペア処理を終了する。ステップＳ５で規定回数が終わっていない場合には、規定回数に達するまで、ステップＳ２のＥＳＤ試験判定処理に移行し、リペア処理およびその判定処理を行う。規定回数のリペア処理を行い、その判定結果が不良デバイスであって問題がある場合は、不良デバイスと判定して処理を終了する。

これまでは、リペア処理としてデバイス６に対して瞬時にＣＲ電圧印加について説明したが、このＣＲ電圧印加に加えて、デバイス６に一定期間に定電流供給を行うことにより、２種類の電気的ストレス印加を用いてデバイス６の電流リーク部を絶縁状態に回復させる場合について説明する。デバイス６の電流リーク部としては、例えば絶縁膜のピンホール部分に上部導電材が入り込んでリークする場合の他、ダストによるリーク欠陥部や、絶縁膜の膜厚差や段差部上の絶縁膜で切れたりひびが入ったりすることに起因するリーク欠陥部なども含まれる。

図５（ａ）および図５（ｂ）は、リペア処理のＣＲストレス（ＣＲ電圧印加）の電圧印加波形およびその電流印加波形を示す図であり、図５（ｃ）および図５（ｄ）は、リペア処理の定電流ストレス（定電流供給）の電圧印加波形およびその電流印加波形を示す図である。

図５（ａ）に示すリペア処理におけるＣＲストレスの電圧印加波形と、図５（ｃ）に示すリペア処理における定電流ストレスの電圧印加波形とを比べると、電圧レベルは高電圧電源２の出力電圧であって同等であるが、電圧印加時間オーダがμｓｅｃオーダとｍｓｅｃ〜ｓｅｃオーダで全く異なる。図５（ａ）に示す電圧印加波形はμｓｅｃオーダで瞬時であるのに対して、図５（ｃ）に示す電圧印加波形はｍｓｅｃ〜ｓｅｃオーダで一定期間である。また、図５（ｂ）に示すリペア処理におけるＣＲストレスの電流印加波形と、図５（ｄ）に示すリペア処理における定電流ストレスの電流印加波形とを比べると、電流レベルは高圧コンデンサ７から多くの電流容量が流れ始めるので、図５（ｄ）よりも図５（ｂ）の波形の方が瞬間的に大きい電流が流れてインパクトがあるが、電流印加時間はμｓｅｃとｍｓｅｃ〜ｓｅｃオーダで図５（ｄ）よりも図５（ｂ）の波形の方が少なくとも３桁時間が短い。

要するに、インパクトのあるＣＲストレス（ＣＲ電圧印加）の電圧印加波形をデバイス６のリーク部に供給して焼き切り、一瞬の電圧印加では回復しなかったリーク欠陥部が残ったデバイス６に対して、総量的にエネルギー大きい一定期間の定電流供給を行って、残ったリーク部を焼き切ることにより、より確実に絶縁状態に回復させる。このようにして、２種類のストレス印加を用いてデバイス６の電流リーク部をより確実に絶縁状態に回復させる。

図６は、図１のリペア装置１の別の単位構成例を模式的に示す回路ブロック図である。なお、このリペア装置は単位構成例であって破線で囲った部分は、単一の場合を含み、複数、特に、３個以上または、１０個前後の個数から数百個、さらにはそれ以上存在するものとする。図１の構成部材と同様の作用効果を奏する部材には同一の部材番号を付してその説明を省略する。

図６において、本実施形態１のリペア装置１Ａは、上記リペア装置１の構成に加えて、 高電圧電源２の一方端子は定電流供給用の高耐圧リレー１２の一方端子に接続され、高耐圧リレー１２の他方端子は電流制限用の抵抗１３を介しての印加抵抗５とデバイス６の接続点１４に接続されている。これらの高耐圧リレー３，４および１２のオン／オフを制御するタイミングコントローラ１０Ａが設けられている。これらの高耐圧リレー３，４および１２を駆動するための電源は別途必要である。

図７は、図６のリペア装置１Ａの具体的構成例を示す回路図である。なお、図２の構成部材と同様の作用効果を奏する部材には同一の部材番号を付してその説明を省略する。

図７において、本実施形態１のリペア装置１Ａは、所定の電圧を可変自在に出力する高電圧電源２と、高電圧電源２からの所定の電圧および電流を順次、複数の検査および処理対象のデバイス６に対して一括して同時に供給する電圧印加手段および電流供給手段としての電圧印加および電流供給回路２０Ａとを有し、複数の検査および処理対象のデバイス６に対して電圧印加および電流供給の２種類のストレス印加を行うリペア処理を行う。

この電圧印加および電流供給回路２０Ａは、高電圧電源２からの所定の電圧を蓄積する電圧容量手段としての複数の高圧コンデンサ７と、複数の高圧コンデンサ７からの各所定の電圧を印加抵抗５をそれぞれ通して出力する複数の電圧出力部と、この高電圧電源２からの所定の電圧を高圧コンデンサ７側に接続するかまたは高圧コンデンサ７からの所定の高電圧を電圧出力部側に接続するように切り替える複数の切替手段としての高耐圧リレー１１（上記高耐圧リレー３，４と同等）と、高電圧電源２を定電流源として定電流ストレスを検査および処理対象の各デバイス６に対してそれぞれ、抵抗１３を介して定電流源による電流ストレスを供給可能とする定電流供給用の高耐圧リレー１２とを有し、同一回路構成として、高圧コンデンサ７から高耐圧リレー１１さらに印加抵抗５を通して電圧出力部に至る回路を独立に、一括印加処理すべき複数の検査および処理対象デバイス６の個数分だけ並列に有している。これらの複数の高圧コンデンサ７と、高耐圧リレー１１と、複数の印加抵抗５と、複数の電圧出力部とから電圧印加手段が構成されている。また、高電圧電源２と、高耐圧リレー１２と、抵抗１３とから電流供給手段が構成されている。

上記構成により、ＥＳＤ試験後に不良となったデバイス６に対して図７のリペア装置１Ａを用いて２種類のストレス印加によるリペア処理を行う場合について説明する。

図８は、図７のリペア装置１Ａの動作を示すフローチャートである。なお、図８のフローチャートは、図４のフローチャートのステップＳ４とステップＳ５間に、定電流ストレス印加処理およびその判定処理のステップＳ６、Ｓ７を加入したものである。

図８に示すように、まず、ステップＳ１でＥＳＤ試験を行い、続いて、ステップＳ２でＥＳＤ試験判定を行い、さらに、ＥＳＤ試験判定の結果が不良デバイスの場合に、ステップＳ３の所定電圧印加によるリペア処理を行って不良デバイスを救済する。このとき、高耐圧リレー１２はタイミングコントローラ１０Ａによりオフ状態とされている。

その後、ステップＳ４のリペア処理判定を行う。所定のリペア処理判定の結果、問題がない場合は試験を終了する。また、リペア処理判定の結果、まだ不良デバイスであって問題がある場合は、ステップＳ６の定電流印加によるリペア処理を行って不良デバイスを救済する。

定電流印加によるリペア処理は、タイミングコントローラ１０Ａにより高耐圧リレー１１を充電側に動作させた後に、定電流供給用の高耐圧リレー１２をオンするように制御が為される。これによって、電流源による定電流ストレスが、高電圧電源２から高耐圧リレー１２さらに抵抗１３を通して処理対象のデバイス６の一方端子に通電される。

このように、これらの充電および放電用の高耐圧リレー１１および定電流供給用の高耐圧リレー１２をタイミングコントローラ１０Ａによりオン／オフ切替をして、高圧コンデンサ７を充電または放電して所定電圧を印加すると共に、その後に定電流ストレスを処理対象のデバイス６に供給することができる。高耐圧リレー１１および１２の切替動作は、タイミングコントローラ１０Ａにより規定のタイミングで行われる。定電流ストレスは、高耐圧リレー１２による規定時間の間、処理対象のデバイス６に対して定電流源による通電ストレスが実施される。

要するに、高電圧電源２から電圧印加および電流供給回路２０Ａ、さらにソケット・アームなどの接触治具を介して処理対象のデバイス６に所定電圧および定電流が順次供給される。処理対象のデバイス６に対して所定電圧および定電流の供給源側端子（１本）とＧＮＤ側端子（１本）を処理対象のデバイス６の各端子に接触させて所定電圧および定電流を供給する。この場合、処理対象のデバイス６は単体で所定電圧印加および定電流印加処理が行われる。

定電流印加処理後、ステップＳ７のリペア処理判定を行う。所定のリペア処理判定の結果、問題がない場合は試験を終了する。また、リペア処理判定の結果、まだ不良デバイスであって問題がある場合は、次のステップＳ５で規定回数が終わったかどうかを判定し、規定回数が終わった場合にはリペア処理を終了する。ステップＳ５で規定回数が終わっていない場合には、規定回数に達するまで、ステップＳ２のＥＳＤ試験判定処理に移行し、それ以降のリペア処理およびその判定処理を順次行う。規定回数の各リペア処理を順次行い、その判定結果が不良デバイスであって問題がある場合であっても、不良デバイスと判定して処理を終了する。

なお、不良デバイスのリーク欠陥部に対して、所定電圧印加によるリペア処理と定電流印加によるリペア処理の両方を同時により強いストレス印加を行って、リーク欠陥部を焼き切って通常絶縁状態に回復させることもできるし、さらに規定回数を増やすようにしてもよい。

図９は、図７のリペア装置１Ａにおけるデバイス６の各端子へのコンタクト状態の拡大イメージを模式的に示す斜視図である。図１０は、図７のリペア装置１ＡにおけるＥＳＤ試験・所定電圧および定電流供給処理時の構成イメージ例を模式的に示す斜視図である。

図９および図１０において、図７のリペア装置１Ａにおいて、１台の高電圧電源２、８接点の高耐圧リレー１１、８個の高圧コンデンサ７、８個の印加抵抗５、定電流供給用の１個の高耐圧リレー１２、１個の抵抗１３および、その他の付加回路を搭載したＥＳＤ・所定電圧および定電流供給基板を安全のために筐体内に収容し、高電圧電源２から定電流供給用の１個の高耐圧リレー１２と１個の抵抗１３の１回路分が共通で、各高圧コンデンサ７から高耐圧リレー１１の接点を通して印加抵抗５に至る直列回路の８回路分の配線出力部２１ａを有する８ｃｈ分の電圧印加および電流供給回路２０Ａを収容した回路箱２１（ＥＳＤ・所定電圧および定電流供給基板箱）と、回路箱２１の配線出力部２１ａからの各配線２２が上面に設けられたコネクタ２３を介して下面側のプローブ２４ａ，２４ｂの８セットにそれぞれ接続され、各デバイス６の２端子６ａ，６ｂに１対１に対応するようにプローブ２４ａ，２４ｂの８セットが下面から突出してそれぞれ設けられたプローブカード２５とを備え、ウエハステージ１５上の半導体ウエハ１６にマトリクス状に多数設けられた検査および処理対象の８個の各デバイス６の各端子６ａ，６ｂと、各高圧コンデンサ７にそれぞれ接続可能とされるかまたは、高電圧電源２に接続可能とされたプローブ２４ａ，２４ｂの８セットとが、１対１に対応するように配置されている。

回路箱２１の配線出力部２１ａからプローブカード２５までの配線長が変わることによって、ＥＳＤ印加電圧波形や、所定電圧印加波形および定電流供給波形が変化する。したがって、高圧コンデンサ７からデバイス６の各端子６ａ，６ｂまでの配線長や、高電圧電源２から高耐圧リレー１２を介してデバイス６の各端子６ａ，６ｂまでの電流経路の配線長を全て同一配線長にしてデバイス６の各端子６ａ，６ｂに印加するＥＳＤ電圧波形および所定電圧印加波形、定電流供給波形を同一波形にする。ＥＳＤを含む所定電圧および定電流供給基板は、部品交換用にソケット部を有していてもよい。

図１１は、図６のリペア装置１Ａにおける複数の電圧印加および電流印加器の設置イメージ例をリペア装置１Ｂとして模式的に示す平面図である。

図１１に示すように、リペア装置１Ｂは、複数の電圧印加および電流印加器としての複数の電圧印加および電流印加基板２６が中央円形部２７を空けてその周囲に立てられて放射状に配置され、複数の電圧印加および電流印加基板２６における複数の同一回路構成の各出力端子がそれぞれ中央円形部２７側に向けて設けられている。複数の同一回路構成の各出力端子から複数の高電圧出力部のそれぞれを、中央円形部２７の下方側に設けられた複数の検査および処理対象のデバイス６の各端子に対して電気的に接続可能に構成している。複数の同一回路構成の各出力端子から電圧出力部のそれぞれを通した複数の検査および処理対象のデバイス６までの、一括印加処理すべきデバイス個数分の独立した配線を含む距離は全て同一距離として、高電圧電源２からの同一の電圧および電流波形が複数の検査および処理対象のデバイス６の各端子にそれぞれ同時に明確かつ確実に印加されるように構成することができる。

このリペア装置１Ｂは、ＥＳＤ試験装置をも兼ねているが、電圧印加および電流供給回路２０Ａにおける高耐圧リレー１２および抵抗１３の電流供給回路の他、複数接点の高耐圧リレー１１、複数の高圧コンデンサ７および複数の印加抵抗５が搭載された複数の電圧印加回路を有する電圧印加および電流印加基板２６が、中央円形部２７を除いたドーナツ状で複数放射状（中央円形部２７の中心に対して放射状）に配置されている。高耐圧リレー１１，１２の厚みは４０００Ｖ耐圧用で１５ｍｍ、８０００Ｖ耐圧用で３０ｍｍである。この厚みによって何枚分の電圧印加および電流印加基板２６が配置できるかが決まる。高耐圧リレー１１，１２の厚みが４０００Ｖ耐圧用の１５ｍｍで中央円形部２７の内周直径が４０ｃｍの場合、６４枚の電圧印加および電流印加基板２６が配置できる。

また、高耐圧リレー１１，１２の厚みによって電圧印加および電流印加基板２６の厚みが決まるため、高耐圧リレー１１，１２の厚みの薄いものを用いるのがよい。例えば１枚の電圧印加および電流印加基板２６が４ｃｈの場合で、例えば８個の１接点の高耐圧リレーを搭載する場合に、高耐圧リレーの厚みが４０００Ｖ耐圧用で１３．５ｍｍでは８３枚の電圧印加および電流印加基板２６が放射状に搭載できて全部で３３２ｃｈ分（デバイス６が３３２個同時にＥＳＤ試験およびリペア処理ができる）の能力がある。この場合の電圧印加および電流印加基板２６の外周直径は約５０ｃｍ程度である。

複数の電圧印加および電流印加基板２６の内周側から配線２２が引き出されてプローブカード２５のコネクタ２３に接続され、プローブカード２５の下面に設けられたプローブ２４ａ，２４ｂの複数セットを、ウエハステージ１５上に吸着された半導体ウエハ１６上にマトリクス状に多数設けられた検査および処理対象の各デバイス６の端子６ａ，６ｂと、１対１に対応するように接続してＥＳＤ試験およびリペア処理が行われる。プローブ２４ａ，２４ｂとデバイス６の端子６ａ，６ｂとの位置関係は、自動搬送装置のプローバによりウエハステージ１５側を正確に移動させつつ画像認識により正確に位置決めすることができる。ここでは、４００μｍ×２００μｍのサイズの半導体チップ（デバイス６）を６４個づつ１列でＥＳＤ試験およびリペア処理を行ってこれを繰り返し、ウエハのチップ全部（例えば１０万個）を順次自動的に行うことができる。隣の列にプローブ２４ａ，２４ｂを立てるのが困難なことから、２列以上でＥＳＤ試験およびリペア処理を行うよりも、１列で行うのが接触ミスが起こり難くてよい。

複数の電圧印加および電流印加基板２６から各デバイス６までの配線長は図１３（ｂ）のＥＳＤ印加電圧波形の規格保持として２０ｃｍ以下が望ましい。各複数の電圧印加および電流印加基板２６から８個のデバイス６の各端子までの配線長を全て同一配線長にしてデバイス６の各端子に印加する図１３（ｂ）のＥＳＤ電圧波形の他、電圧印加波形および電流印加波形をも同一にしている。これによって、ＥＳＤ試験およびリペア処理が均一になる。

図１２（ａ）は、図６のリペア装置１Ａにおける複数の電圧印加および電流印加器の別の設置イメージ例をリペア装置１Ｃとして模式的に示す平面図であり、図１２（ｂ）は、図１２（ａ）の電圧印加および電流印加器とプローブカードおよびプローバの縦断面図である。図１３（ａ）は、図１２（ａ）の電圧印加および電流印加器を模式的に示す斜視図であり、図１３（ｂ）は、ＥＳＤ試験で用いるＥＳＤ印加電圧波形を示す図である。

図１２（ａ）、図１２（ｂ）および図１３（ａ）において、リペア装置１Ｃは、複数の筐体である複数の回路箱２１が中央円形部２８を空けてその周囲に放射状に配置されている。複数の回路箱２１内に収容された複数の電圧印加および電流印加基板２６の複数の同一回路構成における各出力端子がそれぞれ中央円形部２８側に向けて設けられている。複数の同一回路構成の各出力端子から複数の電圧出力部のそれぞれを、中央円形部２８の下方側に設けられた複数の検査および処理対象のデバイス６の各端子６ａ，６ｂに対して電気的に接続可能に構成されている。複数の同一回路構成の各出力端子から各電圧出力部のそれぞれを通して複数の検査および処理対象のデバイス６までの、一括印加処理すべきデバイス個数分の独立した配線２２を含む距離は全て同一距離として、高電圧電源２からの同一のＥＳＤ印加電圧波形および、所定電圧波形、定電流波形のいずれかが複数の検査および処理対象のデバイス６にそれぞれ同時に印加されるように構成されている。なお、電圧出力部としては、同一回路構成の出力端子であってもよいし、その出力端子から配線２２を介してプローブカード２５のプローブ２４ａ，２４ｂまでを含めてもよい。

リペア装置１Ｃとして、１台の高電圧電源２、高耐圧リレー１２および抵抗１３、８接点の高耐圧リレー１１、８個の高圧コンデンサ７、および８個の印加抵抗５、その他の付加回路を搭載した複数の電圧印加および電流印加基板２６を筐体内に収容し、高圧コンデンサ７から高耐圧リレー１１の接点を通して印加抵抗５に至る直列回路の８回路分と、高電圧電源２から高耐圧リレー１２および抵抗１３の配線の配線出力部２１ａを有する８ｃｈ分と１ｃｈ分の回路箱２１が８個放射状に配設けられている。８個の回路箱２１の内周側から配線２２が引き出されてプローブカード２５のコネクタ２３に接続され、プローブカード２５の下面に設けられたプローブ２４ａ，２４ｂの８セットを、自動搬送装置のプローバを構成するウエハステージ１５上の半導体ウエハ１６にマトリクス状に多数設けられた多数のデバイス６のうち、検査および処理対象の８個の各デバイス６の各端子６ａ，６ｂと、１対１に対応するように接続してＥＳＤ試験およびリペア処理を行い、これを繰り返すようになっている。

この８ｃｈ分と１ｃｈ分の回路箱２１の配線出力部２１ａから各デバイス６までの配線長は図１３（ｂ）のＥＳＤ印加電圧波形の規格保持として２０ｃｍ以下が望ましい。各回路箱２１の各配線出力部２１ａから８個の各デバイス６の各端子までの配線長を全て同一配線長にして各デバイス６の各端子に印加する図１３（ｂ）のＥＳＤ電圧波形および、シペア処理のストレス波形を同一にしている。これによって、ＥＳＤ試験およびその後のリペア処理が均一になる。

ここまでは、電圧と電流の電気的バイヤス印加による２種類のストレス（所定電圧印加と定電流供給）をリーク欠陥の各デバイス６に供給する場合について説明したが、これに加えて、リーク欠陥の有無として良品と不良品を識別し、不良品のリーク欠陥状態に応じてストレス条件を自動的に変化させる判定駆動構成について、以下に、図面を参照しながら詳細に説明する。

図１４は、図６のリペア装置の単位構成に判定回路の電圧レベル検知例を加えた場合を模式的に示す回路図である。なお、図１４では、図６のリペア装置の構成部材と同様の作用効果を奏する部材には同一の部材番号を付して説明する。

図１４において、リペア装置１Ｄは、高電圧電源２の一方端子が高耐圧リレー３，４を通して印加抵抗５の一方端に接続されている。この印加抵抗５の他方端は検査および処理対象のデバイス６の一方端子に接続されている。デバイス６の他方端子は、高電圧電源２の他方端子に接続されている。これらの高耐圧リレー３，４の接続点８は、高圧コンデンサ７を通して、デバイス６の他方端子と高電圧電源２の他方端子との接続点９に接続されており、この接続点９は接地されている。

また、高電圧電源２の一方端子は高耐圧リレー１２の一方端子に接続され、高耐圧リレー１２の他方端子は電流制限用の抵抗１３を介して、印加抵抗５とデバイス６の接続点１４に接続されている。これらの高耐圧リレー３，４および１２のオン／オフを制御するタイミングコントローラ１０Ｄが設けられている。なお、これらの高耐圧リレー３，４および１２を駆動するための電源は別途必要である。

さらに、検査および処理対象のデバイス６の両端がオペアンプ３１の各入力端子にそれぞれ接続されており、判定時は、タイミングコントローラ１０Ｄにより高耐圧リレー１２をオン状態にしてデバイス６に電流を流す。この状態で、オペアンプ３１（増幅率は１でもよい）によるデバイス６の両端間電圧の差動増幅結果により、リーク欠陥の有無として良品と不良品の識別が為される。オペアンプ３１の出力端は、帰還抵抗３２が設けられていると共に、その帰還抵抗３２が接続される−方入力端子は接地抵抗３３を介して接地されている。また、オペアンプ３１の出力端は、比較器３４，３６の各一方入力端にそれぞれ接続されている。比較器３４の他方入力端には、基準値Ａの電圧出力部３５の出力端が接続されている。また、比較器３６の他方入力端には、基準値Ａよりも小さい基準値Ｂの電圧出力部３７の出力端が接続されている。これらの比較器３４，３６の各出力端はタイミングコントローラ１０Ｄに接続されている。

オペアンプ３１からの出力電圧値Ｘが基準値Ｂ以上基準値Ａ以下のときにのみリーク欠陥がない良品デバイスとする。オペアンプ３１からの出力電圧値Ｘが基準値Ｂよりも小さいかまたは基準値Ａよりも大きいときに、リーク欠陥がある不良品デバイスとする。基準値Ｂを小さく設定して出力電圧値Ｘが０Ｖの場合に、接触不良と判定して、プローブによるデバイス６の各端子への接触を再度行うようにしてもよい。

これらのオペアンプ３１、帰還抵抗３２、接地抵抗３３、比較器３４，３６、基準値Ａの電圧出力部３５および基準値Ｂの電圧出力部３７により判定手段が構成され、この判定手段は、リーク欠陥のデバイス６であるかどうかを判定する。このように、判定手段は、リペア対象デバイス６の電圧レベル検知結果を３値のレベルに分割した判定信号をタイミングコントローラ１０Ｄに出力している。

図１５は、図６のリペア装置の単位構成に別の判定回路の電流レベル検知例を加えた場合を模式的に示す回路図である。なお、図１５では、図１４のリペア装置の構成部材と同様の作用効果を奏する部材には同一の部材番号を付して説明する。

図１５に示すように、リペア装置１Ｅにおいて、電流制限用の抵抗１３の両端がオペアンプ３１の各入力端子にそれぞれ接続されており、判定時は、タイミングコントローラ１０Ｅにより高耐圧リレー１２をオン状態にして抵抗１３を通してデバイス６に電流を流す。この状態で、オペアンプ３１による抵抗１３の両端電圧の差動増幅結果により、リーク欠陥の有無として良品と不良品の識別が為される。オペアンプ３１の出力端は、帰還抵抗３２が設けられていると共に、その帰還抵抗３２が接続される−方入力端子は接地抵抗３３を介して接地されている。また、オペアンプ３１の出力端は、比較器３４，３６の各一方入力端にそれぞれ接続されている。比較器３４の他方入力端には、基準値Ａの電圧出力部３５の出力端が接続されている。また、比較器３６の他方入力端には、基準値Ａよりも小さい基準値Ｂの電圧出力部３７の出力端が接続されている。これらの比較器３４，３６の各出力端はタイミングコントローラ１０Ｅに接続されている。

電流制限用の抵抗１３を流れる電流値を電圧値に変換しており、オペアンプ３１からの出力電圧値Ｘが基準値Ｂ以上基準値Ａ以下のときのみリーク欠陥がない良品デバイスとする。オペアンプ３１からの出力電圧値Ｘが基準値Ｂよりも小さいかまたは基準値Ａよりも大きいときに、リーク欠陥がある不良品デバイスとする。基準値Ｂを小さく設定して出力電圧値Ｘが０Ｖの場合に、接触不良と判定して、プローブによるデバイス６の各端子への接触を再度行うようにしてもよい。

これらのオペアンプ３１、帰還抵抗３２、接地抵抗３３、比較器３４，３６、基準値Ａの電圧出力部３５および基準値Ｂの電圧出力部３７により判定手段が構成され、判定手段は、リーク欠陥のデバイス６であるかどうかを判定する。このように、判定手段は、リペア対象デバイス６の電流レベル検知結果を３値のレベルに分割した判定信号をタイミングコントローラ１０Ｅに出力する。

図１６は、図６のリペア装置の単位構成に更に別の判定回路の電圧レベル検知と電流レベル検知の両方の事例を加えた場合を模式的に示す回路図である。なお、図１６では、図１４のリペア装置の構成部材と同様の作用効果を奏する部材には同一の部材番号を付して説明する。

図１６に示すように、リペア装置１Ｆにおいて、検査および処理対象のデバイス６の両端および、電流制限用の抵抗１３の両端がそれぞれ、オペアンプ３１の各入力端子にそれぞれ接続されており、判定時は、タイミングコントローラ１０Ｆにより高耐圧リレー１２をオン状態にして抵抗１３を通してデバイス６に電流を流す。この状態で、二つのオペアンプ３１の差動増幅結果により、リーク欠陥の有無として良品と不良品の識別が為される。二つのオペアンプ３１の出力端はそれぞれ、帰還抵抗３２が設けられていると共に、その帰還抵抗３２が接続される−方入力端子は接地抵抗３３を介して接地されている。また、二つのオペアンプ３１の出力端はそれぞれ、比較器３４，３６の各一方入力端にそれぞれ接続されている。比較器３４の他方入力端には、基準値Ａの電圧出力部３５の出力端が接続されている。また、比較器３６の他方入力端には、基準値Ａよりも小さい基準値Ｂの電圧出力部３７の出力端が接続されている。これらの比較器３４，３６の各出力端は２系統でタイミングコントローラ１０Ｆにそれぞれ接続されている。

これらのオペアンプ３１、帰還抵抗３２、接地抵抗３３、比較器３４，３６、基準値Ａの電圧出力部３５および基準値Ｂの電圧出力部３７により、電圧レベル検知と電流レベル検知の２系統の判定手段がそれぞれ構成されており、二つの判定手段はそれぞれ、リーク欠陥のデバイス６であるかどうかをそれぞれより正確に判定することができる。このように、判定手段は、リペア対象デバイス６の電圧レベル検知結果と電流レベル検知結果の両方を各３値のレベルに分割した各判定信号をタイミングコントローラ１０Ｆに出力する。

また、良または不良の２値のレベルに分割した判定信号をタイミングコントローラ１０Ｄ、１０Ｅまたは１０Ｆに出力する場合は、図１７に示すように、オペアンプ３１、帰還抵抗３２、接地抵抗３３、比較器３４および基準値Ａの電圧出力部３５により、電圧レベル検知と電流レベル検知の少なくともいずれかの判定手段が構成され、この判定手段は、リーク欠陥のデバイス６であるかどうかを判定することができる。このように、この判定手段は、リペア対象デバイス６の電圧レベル検知結果と電流レベル検知結果の少なくともいずれかを２値のレベルに分割した判定信号をタイミングコントローラ１０Ｄ、１０Ｅまたは１０Ｆに出力する。

タイミングコントローラ１０Ｄ、１０Ｅまたは１０Ｆは、電荷ストレス（電圧ストレス）および電流ストレスの２種類のストレス印加を選択することができる。

判定手段は、リペア対象の電圧レベル検知と電流レベル検知のうちの少なくともいずれかを行い、その良否判定やその詳細判定の結果を２値または３値などの複数値のレベルに分割した判定信号をタイミングコントローラ１０Ｄ、１０Ｅまたは１０Ｆに出力する。このタイミングコントローラ１０Ｄ、１０Ｅまたは１０Ｆ内では、判定手段による判定結果の良不良または不良の程度を基に処理するフローが決定される。判定結果が良の場合はリペア処理を終了し、判定結果が不良の場合は、その不良の程度に応じてリペア処理を行う。例えば不良の程度がもう少しで良であれば、ストレスを小さくしてリペア処理を行う。例えば不良の程度が大きいのであれば、ストレスを大にしてリペア処理を行う。また、このタイミングコントローラ１０Ｄ、１０Ｅまたは１０Ｆ内では、判定手段による判定結果の良不良または不良の程度を基にリペア処理フローの回数が設定される。リペア処理フローの回数（ループ回数）は、最低回数、例えば１０回を予め設定しておく。１回目の判定データをタイミングコントローラ１０Ｄ、１０Ｅまたは１０Ｆ内の記憶部に記憶しておき、その判定データと、最低リペア処理回数の処理後の判定データとを比較して、全く回復していない場合はリペア処理を終了し、回復の兆しがあると判定した場合は、最低リペア処理回数から、比較結果に応じた所定リペア処理回数だけ増加させてリペア処理を行う。このとき、ストレス条件も同時に、比較結果に応じたストレス条件（ストレスの大小）に設定する。ストレスの大小は、コンデンサ数またはコンデンサ容量を増やすほどストレスが大きくなり、出力抵抗５の抵抗値を増やすほどストレスが小さくなる。

判定手段の判定結果に応じて、タイミングコントローラ１０Ｄ、１０Ｅまたは１０Ｆにより可変設定手段としての選択手段が、コンデンサ７の容量および出力抵抗５の抵抗値を可変設定することができる。即ち、図１８に示すように、タイミングコントローラ１０Ｄ、１０Ｅまたは１０Ｆから出力される制御信号に基づいて、選択手段としてのセレクタ回路３８，３９を制御して、予め搭載されている容量手段群７Ａおよび抵抗群５Ａから容量手段の数および抵抗の数を選択して、コンデンサ容量および出力抵抗５の抵抗値を可変設定することができる。

図１９は、図１６のリペア装置１Ｆの動作を示すフローチャートである。図２０は、図１６のリペア装置１Ｆの動作を説明するための図である。

図１９に示すように、ステップＳ１１でデバイス６の通常動作試験を行う。高電圧電源２の出力電圧値を、動作電圧の例えば３Ｖや５Ｖに可変して行う。

即ち、図２０に示すように、タイミングコントローラ１０Ｆにより充電用の高耐圧リレー３がオンして高電圧電源２からの電流が高圧コンデンサ７に蓄積される。このとき、放電用の高耐圧リレー４はタイミングコントローラ１０Ｆによりオフ状態とされている。

続いて、タイミングコントローラ１０Ｆにより充電用の高耐圧リレー３がオフした後に、放電用の高耐圧リレー４をオンするように制御が為される。これによって、高圧コンデンサ７に蓄積された所定電圧が、高耐圧リレー４から印加抵抗５を通して検査対象のデバイス６の一方端子に印加される。このとき、高耐圧リレー１２はタイミングコントローラ１０Ｆによりオフ状態とされている。

次に、ステップＳ１２のＥＳＤ試験を行う。

タイミングコントローラ１０Ｆにより高電圧電源２の出力電圧をＥＳＤ試験用の高電圧に設定すると共に、高耐圧リレー３の接点をオンして高電圧電源２からの電流が各高圧コンデンサ７に流れ込んで高電圧電源２のＥＳＤ試験用の高電圧に均等に蓄積される。このとき、高耐圧リレー４はタイミングコントローラ１０Ｆによってオフ状態とされている。

続いて、タイミングコントローラ１０Ｆにより高耐圧リレー３がオフした後に、高耐圧リレー４の接点がオンするように制御が為される。これによって、各高圧コンデンサ７に蓄積されたＥＳＤ試験用の高電圧が、高耐圧リレー４から各印加抵抗５をそれぞれ通して検査対象の各デバイス６の一方端子にそれぞれ印加される。この場合、各高圧コンデンサ７と検査対象の各デバイス６とは１対１に対応しており、明確でかつ正確なＥＳＤ試験が大幅に効率よく行われる。

その後、ステップＳ１３のＥＳＤ試験判定を行う。

所定のＥＳＤ試験判定の結果が、問題がない場合は試験を終了する。また、ＥＳＤ試験判定の結果が、不良デバイスであって問題がある場合は、次のステップＳ１４のリペア処理を行って不良デバイスを救済処理する。

ステップＳ１４の電圧印加によるリペア処理を行う。

この電圧印加によるリペア処理は、タイミングコントローラ１０Ｆにより高電圧電源２の出力電圧をリペア処理用の電圧に設定すると共に、高耐圧リレー３をオンして高電圧電源２からの電流が各高圧コンデンサ７に流れ込んで高電圧電源２のリペア処理用の電圧に均等に蓄積される。このとき、高耐圧リレー４の接点はタイミングコントローラ１０Ｆによってオフ状態とされている。

続いて、タイミングコントローラ１０Ｆにより高耐圧リレー３がオフした後に、高耐圧リレー４がオンするように制御が為される。これによって、各高圧コンデンサ７に蓄積されたリペア処理用の電圧が、高耐圧リレー４から各印加抵抗５をそれぞれ通してリペア処理対象の各デバイス６の一方端子にそれぞれ印加される。この場合、各高圧コンデンサ７とリペア処理対象の各デバイス６とは１対１に対応しており、明確でかつ正確なリペア処理が大幅に効率よく行われる。

このように、これらの高耐圧リレー３，４をタイミングコントローラ１０Ｆにより高電圧電源２側からリペア処理対象の各デバイス６側に切替えて、８個の高圧コンデンサ７を充電または放電させて、リペア処理対象の各デバイス６にそれぞれ、８個の高圧コンデンサ７から所定の明確でかつ正確なリペア処理用の電圧をそれぞれ各電圧出力部から印加させる。高耐圧リレー３，４の切替動作は、タイミングコントローラ１０Ｆにより規定のタイミングで行われる。

その後、ステップＳ１５のリペア処理判定を行う。

このとき、高耐圧リレー１２をオンして処理対象のデバイス６に所定電流を供給した状態で、オペアンプ３１が処理対象のデバイス６の両端電位差および抵抗１３の電流値に対応した電圧値を検出する。オペアンプ３１からの検出信号Ｘは、比較器３４に入力されて基準値Ａと比較されると共に、比較器３６に入力されて基準値Ｂと比較される。この検出信号Ｘは、検出信号Ｘ＞Ａ、Ａ≧検出信号Ｘ≧Ｂ、またはＢ＞検出信号Ｘの３値に分かれる。分かれた３値がタイミングコントローラ１０Ｆに入力される。タイミングコントローラ１０Ｆは、Ａ≧検出信号Ｘ≧Ｂの場合に処理対象のデバイス６が良品であると判定し、検出信号Ｘ＞ＡおよびＢ＞検出信号Ｘの場合に、処理対象のデバイス６が不良品であると判定する。

処理対象のデバイス６が良品の場合（Ｐａｓｓ）は処理を終了し、処理対象のデバイス６が不良品の場合（Ｆａｉｌ）は、次のステップＳ１６で定電流供給による別のリペア処理を行う。

ステップＳ１６の定電流供給によるリペア処理は、タイミングコントローラ１０Ｆにより高耐圧リレー３、４をオフさせた後に、定電流供給用の高耐圧リレー１２をオンするように制御が為される。これによって、電流源による定電流ストレスが、高電圧電源２から高耐圧リレー１２さらに抵抗１３を通して処理対象のデバイス６の一方端子に通電処理される。

このように、これらの充電および放電用の高耐圧リレー３，４および定電流供給用の高耐圧リレー１２をタイミングコントローラ１０Ｆによりオン／オフ切替をして、ステップＳ１４で高圧コンデンサ７を充電または放電して所定電圧を印加すると共に、その後のステップＳ１６で定電流ストレスを処理対象のデバイス６に供給することができる。高耐圧リレー３，４および１２の切替動作は、タイミングコントローラ１０Ｆにより規定のタイミングで行われる。定電流ストレスは、高耐圧リレー１２による規定時間の間、処理対象のデバイス６に対して定電流源による定電流ストレス供給が実施される。

要するに、高電圧電源２から電圧印加および電流供給回路２０Ａ、さらにソケット・アームなどの接触治具を介して処理対象のデバイス６に所定電圧および定電流が順次供給される。処理対象のデバイス６に対して所定電圧および定電流の供給源側端子（１本）とＧＮＤ側端子（１本）を処理対象のデバイス６の各端子に接触させて所定電圧および定電流を供給する。この場合、処理対象のデバイス６毎に所定電圧印加および定電流印加処理が順次行われる。

この定電流供給処理後、ステップＳ１７のリペア処理判定を行う。

このとき、高耐圧リレー１２をオンして処理対象のデバイス６に所定電流を供給した状態で、オペアンプ３１が処理対象のデバイス６の両端電位差および抵抗１３の電流値に対応した電圧値を検出する。オペアンプ３１からの検出信号Ｘは、比較器３４に入力されて基準値Ａと比較されると共に、比較器３６に入力されて基準値Ｂと比較される。この検出信号Ｘは、検出信号Ｘ＞Ａ、Ａ≧検出信号Ｘ≧Ｂ、またはＢ＞検出信号Ｘの３値に分かれる。分かれた３値がタイミングコントローラ１０Ｆに入力される。タイミングコントローラ１０Ｆは、Ａ≧検出信号Ｘ≧Ｂの場合に処理対象のデバイス６が良品であると判定し、検出信号Ｘ＞ＡおよびＢ＞検出信号Ｘの場合に、処理対象のデバイス６が不良品であると判定する。

所定のリペア処理判定の結果、処理対象のデバイス６が良品であって問題がない場合は処理を終了する。また、リペア処理判定の結果、まだ不良デバイスであって問題がある場合は、次のステップＳ１８で規定回数が終わったかどうかを判定し、規定回数が終わった場合にはリペア処理を終了する。ステップＳ１８で規定回数が終わっていない場合には、規定回数に達するまで、ステップＳ１３のＥＳＤ試験判定処理に移行し、それ以降のリペア処理およびその判定処理を順次行う。規定回数の各リペア処理を順次行い、その判定結果が不良デバイスであって問題がある場合であっても、不良デバイスと判定して処理を終了する。

なお、不良デバイスのリーク欠陥部に対して、強いストレス条件に変更してもよいし、所定電圧印加によるリペア処理と定電流印加によるリペア処理の両方を同時により強いストレス印加を行って、リーク欠陥部を焼き切って通常絶縁状態に回復させることもできるし、さらに規定回数を増やすようにしてリーク欠陥部を焼き切って通常絶縁状態に回復させることもできる。

図２１は、パーソナルコンピュータＰＣを主体にしたウエハマップとプロービング管理を示すブロック図である。

図２１において、本実施形態１のリペア装置１、１Ａ、１Ｂ、１Ｃ、１Ｄ、１Ｅまたは１Ｆは、プロービング管理を行うパーソナルコンピュータＰＣと、１台の高電圧電源２と、パーソナルコンピュータＰＣからの指示を受けて駆動するタイミングコントローラ１０、１０Ａ、１０Ｂ、１０Ｃ、１０Ｄ、１０Ｅまたは１０Ｆと、高電圧電源２から定電流供給用の１個の高耐圧リレー１２と１個の抵抗１３の１回路分が共通で、タイミングコントローラ１０、１０Ａ、１０Ｂ、１０Ｃ、１０Ｄ、１０Ｅまたは１０Ｆにより、高耐圧リレー１１の８接点（または高耐圧リレー３をオン）を同時に高電圧電源２側に切り換えて８個の高圧コンデンサ７に高電圧電源２からの所定電圧を蓄積し、その後、所定のタイミングで高耐圧リレー１１の８接点（または高耐圧リレー４をオン）を同時に８個の各印加抵抗５側に切り替える８つの並列回路で構成され、高電圧電源２からの所定の電圧および定電流を順次、複数の検査およびリペア処理対象のデバイス６に対して一括して同時に供給する電圧印加回路２０または電圧印加および定電流供給回路２０Ａ（ＥＳＤ回路を含む）と、電圧印加回路２０または電圧印加および定電流供給回路２０Ａからの印加電圧や定電流を、ウエハステージ１５上の半導体ウエハ１６を移動させた後に上昇させて、８個のデバイス６の各端子６ａ，６ｂにプローブカード２５のプローブ２４ａ，２４ｂの８セットをそれぞれ接触させてそのプローブ２４ａ，２４ｂの８セットによりその各端子６ａ，６ｂに印加または供給するためのプローバ２９とを有している。半導体ウエハ１６の１０万個もの多数のチップを順次ＥＳＤ試験、所定電圧印加のリペア処理および定電流供給のリペア処理をする場合、プローバ２９などの自動搬送装置を用いて連続的にプロービングを行う。

プロービング管理は、パーソナルコンピュータＰＣを主体にして、半導体ウエハ１６上のウエハマップ、即ち半導体ウエハ１６上にマトリクス状に配置された多数（例えば１０万個）の半導体チップ（デバイス）の位置を示すアドレスに対して、どのアドレス範囲の半導体チップ（デバイス）をＥＳＤ試験、所定電圧印加のリペア処理および定電流供給のリペア処理をし、どのアドレスの半導体チップ（デバイス）がＥＳＤ耐圧不良なのかを記憶部に記憶することができる。ＥＳＤ耐圧不良は、半導体チップ（デバイス）のダイオード構造の逆方向電圧によるリーク電流（リーク欠陥）が所定値を上回った場合にこれを測定器によって測定して不良デバイスと認定し、その半導体チップ（デバイス）のアドレスをパーソナルコンピュータＰＣに記憶する。

タイミングコントローラ１０、１０Ａ、１０Ｂ、１０Ｃ、１０Ｄ、１０Ｅまたは１０Ｆは、高耐圧リレー１１，１２の動作制御（時間とタイミング）だけではなく、印加すべき電圧および電流レベルの設定や印加回数、印加する極性条件をプログラム等で予め設定したシーケンシャルに従って動作する。

以上により、本実施形態１によれば、デバイス６のリーク欠陥部分に対して電気的ストレスを供給してリーク欠陥部分の絶縁状態を正常化するリペア装置１、１Ａ、１Ｂ、１Ｃ、１Ｄ、１Ｅまたは１Ｆにおいて、電気的ストレス源とする高電圧電源２と、高電圧電源２により充電される複数のコンデンサ７からの各電荷ストレスを複数のデバイス６にそれぞれ一括して同時に印加する電圧印加手段と、高電圧電源２からの電流ストレスを複数のデバイス６に供給する電流供給手段とのうちの少なくとも電圧印加手段を有している。

これによって、電圧源としての高電圧電源２により充電される一または複数の電圧容量手段としての高圧コンデンサ７からの一または複数の電荷ストレスを一または複数のデバイス６に印加するため、高電圧電源２の電源容量が小さくても一または複数の高圧コンデンサに一旦蓄えることにより電源容量には依存せず、より十分な電流容量を確保することができて、より効率よく不良デバイスを正常な絶縁状態に回復させることができる。

また、量産時に、検査およびリペア処理対象の複数個のデバイス６に対して一括して、規格に適合したＥＳＤ印加電圧波形によるＥＳＤ後に、均一な所定電圧波形や定電流波形で明確かつ正確に電圧印加のリペア処理および定電流供給のリペア処理を行うことにより、電気的バイアス処理を多数個一括で行って、より効率よく不良デバイスを正常な絶縁状態に回復させることができる。

さらに、電圧印加手段および電流供給手段のうちの少なくとも電圧印加手段に対して、デバイス６がリーク欠陥デバイスであるかどうかを自動判定する判定手段を設けたため、電気的バイアス処理を多数個一括で行った後の良不良判定処理をより効率よく自動的に行うことができる。

なお、上記実施形態１では、特に詳細には説明しなかったが、本発明のリペア方法は、デバイス６のリーク欠陥部分に対して電気的ストレスを供給してそのリーク欠陥部分の絶縁状態を正常化するリペア方法において、電圧印加手段が、電圧源としての高電圧電源２により充電される複数のコンデンサ容量からの各電荷ストレスを複数のデバイスにそれぞれ一括して同時に印加する電圧印加工程と、電流供給手段が、高電圧電源２からの電流ストレスを複数のデバイス６に供給する電流供給工程とのうちの少なくとも電圧印加工程を有している。さらに、本発明のリペア方法は、これらの電圧印加工程と電流供給工程とのうちの少なくとも電圧印加工程に対して、判定手段が、デバイス６がリーク欠陥デバイスであるかどうかを判定する判定工程を更に有している。

デバイスの製造方法は、上記リペア装置１、、１Ａ、１Ｂ、１Ｃ、１Ｄ、１Ｅまたは１Ｆを用いて、デバイス６のリーク欠陥部分に対して電気的ストレスを供給してそのリーク欠陥部分の絶縁状態を正常化することにより、デバイスを製造方法で製造して不良となった不良デバイスをも回復させてデバイスを製造するものである。

なお、上記実施形態１では、例えばＬＳＩ素子の保護用ダイオードや、ＬＥＤ素子およびレーザ素子などの発光素子などの対象デバイス６に対して、デバイス６のリーク欠陥部分として、例えば絶縁膜のピンホール部分に上部導電材が入り込んでリークする場合の他、ダストによるリーク欠陥部や、絶縁膜の膜厚差や段差部上の絶縁膜で切れたりひびが入ったりすることに起因するリーク欠陥部について説明し、このリーク欠陥部に電気的ストレスを加えて絶縁的に正常化させるリペア処理について説明したが、これに限らず、ＬＳＩ素子などの配線部においてリーク欠陥部が存在する場合に、配線間に電圧および電流を供給してリーク部分を焼き切る場合にも、本発明のリペア装置１、１Ａ〜１Ｆのいずれかを用いることができる。

以上のように、本発明の好ましい実施形態１を用いて本発明を例示してきたが、本発明は、この実施形態１に限定して解釈されるべきものではない。本発明は、特許請求の範囲によってのみその範囲が解釈されるべきであることが理解される。当業者は、本発明の具体的な好ましい実施形態１の記載から、本発明の記載および技術常識に基づいて等価な範囲を実施することができることが理解される。本明細書において引用した特許、特許出願および文献は、その内容自体が具体的に本明細書に記載されているのと同様にその内容が本明細書に対する参考として援用されるべきであることが理解される。

本発明は、例えばＬＳＩ素子や、ＬＥＤ素子およびレーザ素子などの発光素子などの検査対象デバイスに対して検査するＥＳＤ耐性試験の結果や通常動作試験の結果、不良デバイスを正常な絶縁状態に回復させるリペア装置および、このリペア装置を用いた半導体装置の製造方法の分野において、電圧源により充電される一または複数の電圧容量手段からの一または複数の電荷ストレスを一または複数のデバイスに印加するため、電源容量に依存せず、より十分な電流容量を確保することができて、より効率よく不良デバイスを正常な絶縁状態に回復させることができる。また、電圧印加手段が、電圧源により充電される複数の電圧容量手段からの各電荷ストレスを複数のデバイスにそれぞれ一括して同時に印加するため、電気的バイアス処理を多数個一括で同時に行うことができて、より効率よく不良デバイスを正常な絶縁状態に回復させることができる。

１、１Ａ〜１Ｆ リペア装置
２ 高電圧電源
３，４ 高耐圧リレー
５ 印加抵抗
５Ａ 抵抗群
６ デバイス
６ａ、６ｂ デバイスの端子
７ 高圧コンデンサ
７Ａ 容量手段群
８ 高耐圧リレー３，４の接続点
９ デバイス６の他方端子と高電圧電源２の他方端子との接続点
１０、１０Ａ〜１０Ｆ タイミングコントローラ
１１ 高耐圧リレー
１２ 高耐圧リレー
１３ 電流制限用の抵抗
１４ 印加抵抗５とデバイス６の接続点
２０ 電圧印加回路
２０Ａ 電圧印加および電流供給回路
２１ 回路箱（ＥＳＤを含む所定電圧および定電流供給基板箱）
２２ 配線
２３ コネクタ
２４ａ、２４ｂ プローブ
２５ プローブカード
２６ 電圧印加および電流印加基板
２７、２８ 中央円形部
２９ プローバ
３１ オペアンプ
３２ 帰還抵抗
３３ 接地抵抗
３４、３６ 比較器
３５ 基準値Ａの電圧出力部
３７ 基準値Ｂの電圧出力部
３８，３９ セレクタ回路

Claims (29)

1. デバイスのリーク欠陥部分に対して電気的ストレスを供給して該リーク欠陥部分の絶縁状態を正常化するリペア装置において、
   電気的ストレス源とする電圧源と、該電圧源により充電される一または複数の電圧容量手段からの一または複数の電荷ストレスを一または複数のデバイスに印加する電圧印加手段とを有するリペア装置。
2. 請求項１に記載のリペア装置において、
   前記電圧印加手段は、前記電圧源により充電される複数の電圧容量手段からの各電荷ストレスを複数のデバイスにそれぞれ一括して同時に印加するリペア装置。
3. 請求項２に記載のリペア装置において、
   前記電圧印加手段は、所定電圧を一括印加処理すべきデバイス個数分の同一回路構成を有するリペア装置。
4. 請求項１に記載のリペア装置において、
   前記電圧印加手段は、
   前記電圧源からの所定の電圧を蓄積する一の電圧容量手段と、該一の電圧容量手段からの所定の電圧を抵抗を通して出力する一の電圧出力部と、該一の電圧容量手段を該電圧源側に接続するかまたは該電圧出力部側に接続するように切り替える切替手段とを有するリペア装置。
5. 請求項２または３に記載のリペア装置において、
   前記電圧印加手段は、
   前記電圧源からの所定の電圧を蓄積する前記複数の電圧容量手段と、該複数の電圧容量手段からの各所定の電圧を各抵抗をそれぞれ通して出力する複数の電圧出力部と、該複数の電圧容量手段をそれぞれ、該電圧源側にそれぞれ接続するかまたは該電圧出力部側にそれぞれ接続するように切り替える複数の切替手段とを有するリペア装置。
6. 請求項５に記載のリペア装置において、
   前記同一回路構成は、前記電圧容量手段から前記切替手段さらに前記抵抗を通して前記電圧出力部に至る回路を独立に前記一括印加処理すべきデバイス個数分有しているリペア装置。
7. 請求項６に記載のリペア装置において、
   前記同一回路構成を一または複数搭載する基板を複数有するリペア装置。
8. 請求項２に記載のリペア装置において、
   前記電圧源は、一括印加処理すべきデバイス個数分の前記複数の電圧容量手段の容量に応じた充電処理能力がある１個の電圧源とするリペア装置。
9. 請求項１に記載のリペア装置において、
   前記電荷ストレスの電圧値は、前記デバイスの電圧・電流特性が非線形特性の場合、絶対値としてブレイクダウン電圧を超えない値でかつ該ブレイクダウン電圧の９割以上の電圧値に設定されているリペア装置。
10. 請求項１に記載のリペア装置において、
    前記電圧源は、その出力電圧が可変自在に構成されており、静電破壊耐圧試験に対応する電圧レベルを出力可能とするリペア装置。
11. 請求項１、２、４および５のいずれかに記載のリペア装置において、
    前記複数の電圧容量手段は、静電破壊耐圧試験に対応する容量値を有するリペア装置。
12. 請求項４または５に記載のリペア装置において、
    前記電圧出力部の抵抗は、静電破壊耐圧試験に対応する抵抗値を有するリペア装置。
13. 請求項１、２、４および５のいずれかに記載のリペア装置において、
    前記電圧容量手段の充放電処理は、自動搬送処理装置を用いてリペア処理を行う場合、前記デバイスに対する、該自動搬送処理装置によるコンタクト移動期間に該電圧容量手段が充電され、該デバイスに対する、該自動搬送処理装置によるコンタクト後に該電圧容量手段から放電されるシーケンス処理を有しているリペア装置。
14. 請求項１または２に記載のリペア装置において、
    前記電圧源からの電流ストレスを一または複数のデバイスに供給する電流供給手段を更に有するリペア装置。
15. 請求項１４に記載のリペア装置において、
    前記電荷ストレスおよび前記電流ストレスの２種類の電気的ストレスを選択動作するタイミングコントローラを有するリペア装置。
16. 請求項１４に記載のリペア装置において、
    前記電圧印加手段および前記電流供給手段のうちの少なくとも該電圧印加手段によるリペア処理後に、前記電圧源から電流を該電流供給手段により一または複数のデバイスに供給した状態で、該一または複数のデバイス中のデバイスが前記リーク欠陥デバイスであるかどうかを自動判定する判定手段が設けられているリペア装置。
17. 請求項１６に記載のリペア装置において、
    前記判定手段は、電圧レベル検知判定と電流レベル検知判定のうちの少なくともいずれかを行うリペア装置。
18. 請求項１６に記載のリペア装置において、
    前記判定手段と、前記電圧印加手段および前記電流供給手段のうちの少なくとも該電圧印加手段が同一基板上に設置されているリペア装置。
19. 請求項１６に記載のリペア装置において、
    前記判定手段は、リペア処理後の一または複数のデバイスに対する電圧レベル検知判定と電流レベル検知判定のうちの少なくともいずれかの判定結果をタイミングコントローラに出力するリペア装置。
20. 請求項１６に記載のリペア装置において、
    前記判定手段は、リペア処理後の一または複数のデバイスに対する電圧レベル検知判定と電流レベル検知判定のうちの少なくともいずれかの判定結果を複数値のレベルに分割した判定信号としてタイミングコントローラに出力するリペア装置。
21. 請求項１９または２０に記載のリペア装置において、
    前記タイミングコントローラは、前記一または複数の電圧容量手段の容量値および、該一または複数の電圧容量手段からの所定の電圧を抵抗を通して出力する一または複数の電圧出力部の該抵抗の抵抗値を、前記判定手段の判定結果に応じて可変設定する可変設定制御手段を有するリペア装置。
22. 請求項２１に記載のリペア装置において、
    前記タイミングコントローラからの制御信号に基づいて可変設定手段を制御して、予め搭載されている容量群および抵抗群から選択して所定の容量値および所定の抵抗値に設定するリペア装置。
23. 請求項１９または２０に記載のリペア装置において、
    前記タイミングコントローラは、前記判定手段の判定結果の良不良または不良の程度を基にリペア処理フローを決定するリペア装置。
24. 請求項１９または２０に記載のリペア装置において、
    前記タイミングコントローラは、一または複数回のリペア処理フローを設定するリペア装置。
25. 請求項１〜２４のいずれかのリペア装置を用いて、前記デバイスのリーク欠陥部分に対して電気的ストレスを供給して該リーク欠陥部分の絶縁状態を正常化するデバイスの製造方法。
26. デバイスのリーク欠陥部分に対して電気的ストレスを供給して該リーク欠陥部分の絶縁状態を正常化するリペア方法において、
    電圧印加手段が、電圧源により充電される電圧容量手段からの電荷ストレスを該デバイスに印加する電圧印加工程を有するリペア方法。
27. 前記電圧印加工程は、前記電圧印加手段が、電圧源により充電される複数の電圧容量手段からの各電荷ストレスを複数のデバイスにそれぞれ一括して同時に印加する電圧印加工程を有するリペア方法。
28. 請求項２６または２７に記載のリペア方法において、
    電流供給手段が、前記電圧源からの電流ストレスを一または複数のデバイスに供給する電流供給工程を更に有するリペア方法。
29. 請求項２８に記載のリペア方法において、
    前記電圧印加工程および前記電流供給工程のうちの少なくとも該電圧印加工程のリペア処理後に、該電圧源から電流を前記電流供給手段によりリペア対象の一または複数のデバイスに供給した状態で、判定手段が、該リペア対象の一または複数のデバイス中のデバイスが該リーク欠陥デバイスであるかどうかを判定する判定工程を有するリペア方法。