JP2012227825A - Load drive device - Google Patents
Load drive device Download PDFInfo
- Publication number
- JP2012227825A JP2012227825A JP2011095232A JP2011095232A JP2012227825A JP 2012227825 A JP2012227825 A JP 2012227825A JP 2011095232 A JP2011095232 A JP 2011095232A JP 2011095232 A JP2011095232 A JP 2011095232A JP 2012227825 A JP2012227825 A JP 2012227825A
- Authority
- JP
- Japan
- Prior art keywords
- constant current
- circuit
- switching element
- turned
- drive circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000012544 monitoring process Methods 0.000 claims description 31
- 230000003111 delayed effect Effects 0.000 claims description 8
- 230000007423 decrease Effects 0.000 claims description 2
- 230000001934 delay Effects 0.000 abstract description 4
- 230000005540 biological transmission Effects 0.000 abstract 1
- 238000010586 diagram Methods 0.000 description 21
- 230000004043 responsiveness Effects 0.000 description 16
- 238000002347 injection Methods 0.000 description 14
- 239000007924 injection Substances 0.000 description 14
- 239000003990 capacitor Substances 0.000 description 5
- 238000009499 grossing Methods 0.000 description 5
- 230000004044 response Effects 0.000 description 5
- 230000015556 catabolic process Effects 0.000 description 4
- 239000004065 semiconductor Substances 0.000 description 4
- 239000000284 extract Substances 0.000 description 3
- 230000020169 heat generation Effects 0.000 description 3
- 238000012986 modification Methods 0.000 description 3
- 230000004048 modification Effects 0.000 description 3
- 230000004913 activation Effects 0.000 description 2
- 238000013459 approach Methods 0.000 description 2
- 230000003247 decreasing effect Effects 0.000 description 2
- 238000013461 design Methods 0.000 description 2
- 238000001514 detection method Methods 0.000 description 2
- 238000000605 extraction Methods 0.000 description 2
- 230000009471 action Effects 0.000 description 1
- 230000008859 change Effects 0.000 description 1
- 238000006243 chemical reaction Methods 0.000 description 1
- 230000008094 contradictory effect Effects 0.000 description 1
- 230000006378 damage Effects 0.000 description 1
- 230000017525 heat dissipation Effects 0.000 description 1
- 238000012423 maintenance Methods 0.000 description 1
- 238000000034 method Methods 0.000 description 1
- 230000000630 rising effect Effects 0.000 description 1
- 239000000243 solution Substances 0.000 description 1
- 239000002699 waste material Substances 0.000 description 1
Images
Landscapes
- Electronic Switches (AREA)
Abstract
Description
本発明は、スイッチング素子をオンオフ制御することにより負荷への電源供給のオンオフを行う負荷駆動装置に関するものである。 The present invention relates to a load driving device that performs on / off of power supply to a load by controlling on / off of a switching element.
従来、定電流駆動方式によってIGBTなどのスイッチング素子の駆動を行う回路構成として、例えば、特許文献1、2に示されるものがある。
Conventionally, as a circuit configuration for driving a switching element such as an IGBT by a constant current driving method, for example, there are those shown in
特許文献1に示される定電流駆動方式の回路では、IGBTをオンさせるオン側回路とオフさせるオフ側回路が備えられ、それぞれ、定電流形成用の抵抗とMOSFETとを直列接続した構成とされている。IGBTをオンさせる際にはオン側回路のMOSFETをオン、オフ側回路のMOSFETをオフにしてIGBTのゲートに定電流を供給し、IGBTをオフさせる際にはオン側回路のMOSFETをオフ、オフ側回路のMOSFETをオンにしてIGBTのゲートから電荷を引き抜く。各MOSFETのオンオフは、オペアンプの出力によって行われており、オペアンプの出力が過電流検出回路部での過電流検出結果に応じて調整されることで、IGBTが過電流によって破壊されることが防止できるようになっている。
The constant current drive circuit disclosed in
また、特許文献2に示される定電流駆動方式の回路では、PNPトランジスタを用いてIGBTをオンさせるオン側定電流回路を構成していると共に、NPNトランジスタを用いてIGBTをオフさせるオフ側定電流回路を構成している。また、オフ側定電流回路では、駆動高速化のために、NPNトランジスタをダーリントン接続する構成も提案されている。
Further, in the constant current drive circuit disclosed in
特許文献1に示される定電流駆動方式の回路では、IGBTのゲートに供給される電流をフィードバックしているため定電流の精度を確保することができ、またオン側回路とオフ側回路をMOSFETにて構成しているためバイポーラトランジスタと比べて高速化が期待できる。しかしながら、特許文献1には、高速駆動を実現するための構成やその課題および解決方法については何も考慮されていない。
In the constant current drive circuit disclosed in
特許文献2に示される定電流駆動方式の回路では、バイポーラトランジスタによってオン側定電流回路とオフ側定電流回路を構成しているため、応答速度が遅く、高速化が期待できない。
In the constant current driving circuit disclosed in
このため、本発明者らは、高速化を期待できる定電流駆動方式の回路構成を有する負荷駆動装置について鋭意検討を行った。例えば、高速化を期待できる定電流駆動方式の回路として、図15に示す回路構成が考えられる。 For this reason, the present inventors have intensively studied a load driving device having a constant current driving circuit configuration that can be expected to increase the speed. For example, a circuit configuration shown in FIG. 15 is conceivable as a constant current drive type circuit that can be expected to increase in speed.
この回路には、図示しない負荷に接続されてゲートJ1aへ電流供給に基づいてオンオフ駆動されるスイッチング素子J1と、電源J2からの電源供給に基づいてスイッチング素子J1をオンさせるオン側回路J3と、オフ時にスイッチング素子J1のゲートに蓄積された電荷の引抜きを行うオフ側回路J4が備えられている。オン側回路J3は、電源J2からの電源供給に基づいて作動する定電流駆動回路J3aが備えられ、定電流駆動回路J3aが図示しないマイコンなどからの定電流駆動回路制御信号に基づいて駆動されると、スイッチング素子J1のゲートJ1aに定電流を供給することで、スイッチング素子J1をオンさせる。オフ側回路J4は、例えばMOSFETによって構成されており、オフ回路制御信号に基づいてオンオフが制御され、オフ側回路J4がオンされるとスイッチング素子J1のゲートJ1aに蓄積されていた電荷が基準点2側に引抜かれることでスイッチング素子J1がオフされる。 The circuit includes a switching element J1 connected to a load (not shown) and driven to turn on and off based on current supply to the gate J1a, an on-side circuit J3 that turns on the switching element J1 based on power supply from the power source J2, and There is provided an off-side circuit J4 that extracts the charge accumulated in the gate of the switching element J1 when the switch is off. The on-side circuit J3 includes a constant current drive circuit J3a that operates based on power supply from the power supply J2, and the constant current drive circuit J3a is driven based on a constant current drive circuit control signal from a microcomputer (not shown). Then, the switching element J1 is turned on by supplying a constant current to the gate J1a of the switching element J1. The off-side circuit J4 is configured by, for example, a MOSFET, and on / off is controlled based on the off-circuit control signal. When the off-side circuit J4 is turned on, the charge accumulated in the gate J1a of the switching element J1 is a reference point. The switching element J1 is turned off by being pulled out to the second side.
さらに、この回路には、スイッチング素子J1が誤ってオンされてしまう誤オンを防止するオフ保持デバイスJ5が備えられている。オフ保持デバイスJ5は、電源J2側からスイッチング素子J1のゲートJ1aにノイズが印加されたときにスイッチング素子J1が誤オンすることを防止すべく、スイッチング素子J1のゲートJ1aと所定電位とされる基準点1とを接続するMOSFETなどによって構成される。このオフ保持デバイスJ5は、オフ許可信号によって制御され、定電流駆動回路制御信号がオン側回路J3をオフからオンに切り替える際に、前以てオフ許可信号が禁止状態から許可状態に切り替わることでオフ保持を解除する。すなわち、定電流駆動回路制御信号が禁止状態のときにはオフ保持デバイスJ5によるスイッチング素子J1のオフ保持が為されることでスイッチング素子J1が駆動禁止とされ、定電流駆動回路制御信号が許可状態のときにはオフ保持デバイスJ5によるスイッチング素子J1のオフ保持が解除され、スイッチング素子J1の駆動が許可される。これにより、オフ保持デバイスJ5によるオフ保持中にはゲートJ1aにノイズが印加されてもスイッチング素子J1がオンしないようにでき、オフ保持が解除されるとオン側回路J3の駆動に基づいてスイッチング素子J1をオンすることが可能となる。
Further, this circuit includes an off-holding device J5 that prevents erroneous turn-on in which the switching element J1 is erroneously turned on. The off-holding device J5 is a reference that has a predetermined potential with the gate J1a of the switching element J1 in order to prevent the switching element J1 from being erroneously turned on when noise is applied to the gate J1a of the switching element J1 from the power supply J2 side. It is comprised by MOSFET etc. which connect the
しかしながら、上記のような構成の回路では、定電流駆動回路J3aの出力電流が狙い値で安定化するまでに時間が掛かる。このため、スイッチング素子J1のゲート電圧が閾値電圧Vthを超えてスイッチング素子J1がオンしても一定電流で駆動できず、ゲート電圧傾きバラツキが大きくなり、スイッチング素子J1のスイッチング損失・電圧サージ・ピーク電流のバラツキが大きくなるという問題が発生する。この問題について、図16に、図15に示した回路構成の作動を示したタイミングチャートを参照して説明する。 However, in the circuit configured as described above, it takes time until the output current of the constant current drive circuit J3a is stabilized at the target value. For this reason, even if the gate voltage of the switching element J1 exceeds the threshold voltage Vth and the switching element J1 is turned on, the switching element J1 cannot be driven with a constant current, and the gate voltage inclination variation increases, and the switching loss, voltage surge, peak of the switching element J1 There arises a problem that current variation becomes large. This problem will be described with reference to a timing chart showing the operation of the circuit configuration shown in FIG. 15 in FIG.
この図に示されるように、スイッチング素子J1をオンする前には、定電流駆動回路制御信号がオフ(ローレベル)とされ、オンする際に定電流駆動回路制御信号がオン(ハイレベル)に切り替えられる。また、オフ回路制御信号については、スイッチング素子J1をオンする前にはオン(ハイレベル)とされ、スイッチング素子J1をオンする少し前にオフ(ローレベル)に切り替えられる。オフ許可信号については、オフ回路制御信号と信号レベルが逆転した信号とされ、スイッチング素子J1をオンする前には禁止状態(ローレベル)、スイッチング素子J1をオンする少し前に許可状態(ハイレベル)に切り替えられる。 As shown in this figure, before the switching element J1 is turned on, the constant current drive circuit control signal is turned off (low level), and when turned on, the constant current drive circuit control signal is turned on (high level). Can be switched. The off-circuit control signal is turned on (high level) before the switching element J1 is turned on, and is turned off (low level) slightly before the switching element J1 is turned on. The off permission signal is a signal whose signal level is reversed with respect to the off circuit control signal, and is in a prohibited state (low level) before turning on the switching element J1, and in a permitted state (high level) slightly before turning on the switching element J1. ).
スイッチング素子J1がオンに切り替えられると、定電流駆動回路J3aの出力電流波形は図示のように変化し、定電流は狙い値まで所定の傾きで増加していく。このときの傾きは、定電流駆動回路J3aの製品間バラツキなど素子の応答性や、定電流をフィードバック制御によって発生させる場合のフィードバックの応答性やフィードバック制御回路を構成する素子の応答性などによってばらつく。このため、定電流駆動回路J3aの出力電流は傾きが大きくて狙い値に至った後、狙い値をオーバーシュートしてから狙い値に落ち着く場合や、傾きが小さくてスイッチング素子J1の起動が遅くなる場合など、バラツキが生じる。このため、スイッチング素子J1のゲート注入電流についても定電流駆動回路J3aの出力電流と同様に傾きにバラツキが生じ、スイッチング素子J1のゲート電圧がミラー電圧に達するまでの時間が早くなったり遅くなったりする。 When the switching element J1 is switched on, the output current waveform of the constant current drive circuit J3a changes as shown in the figure, and the constant current increases to a target value with a predetermined slope. The inclination at this time varies depending on the responsiveness of the element such as the product-to-product variation of the constant current driving circuit J3a, the responsiveness of the feedback when the constant current is generated by feedback control, the responsiveness of the elements constituting the feedback control circuit, and the like. . For this reason, the output current of the constant current drive circuit J3a has a large slope and reaches a target value, and then overshoots the target value and then settles to the target value, or the slope is small and the activation of the switching element J1 is delayed. Variations occur in some cases. For this reason, the gate injection current of the switching element J1 also varies in inclination like the output current of the constant current drive circuit J3a, and the time until the gate voltage of the switching element J1 reaches the mirror voltage is increased or decreased. To do.
ゲート電圧の傾きは、スイッチング損失や電圧サージおよびピーク電流を決めるものである。スイッチング損失は、ゲート電圧の傾きが急峻であるほど小さくなるが、電圧サージおよびピーク電流が大きくなる背反の関係にある。損失が大きいと高放熱構造をとる必要があり、コストアップとなる。また、電圧サージやピーク電流が大きいと、スイッチング素子の耐圧や許容電流を超えないように耐量の高い素子を採用する必要があり、コストアップとなる。スイッチング素子駆動回路としては、スイッチング損失と電圧サージ・ピーク電流の関係が成立する条件で最もコストを抑えられるよう設計する必要がある。一般的に、回路の応答性は、温度特性や製品間でのバラツキが大きく、上記回路構成ではゲート電圧の傾きバラツキが大きくなってしまうため、十分にマージンを見てスイッチング素子J1を設計する必要があることから、ゲート電圧の傾きのバラツキが小さくすることが重要である。 The slope of the gate voltage determines the switching loss, voltage surge and peak current. The switching loss becomes smaller as the slope of the gate voltage becomes steeper, but has a contradictory relationship in which the voltage surge and the peak current become larger. If the loss is large, it is necessary to adopt a high heat dissipation structure, which increases the cost. In addition, if the voltage surge or the peak current is large, it is necessary to employ a high-resistance element so as not to exceed the breakdown voltage or allowable current of the switching element, resulting in an increase in cost. The switching element drive circuit needs to be designed so that the cost can be suppressed most under the condition that the relationship between the switching loss and the voltage surge / peak current is established. Generally, the circuit responsiveness has large variations in temperature characteristics and between products, and in the above circuit configuration, the gate voltage gradient varies greatly. Therefore, it is necessary to design the switching element J1 with a sufficient margin. Therefore, it is important to reduce the variation in the slope of the gate voltage.
本発明は上記点に鑑みて、よりゲート電圧の傾きのバラツキを小さくすることで、スイッチング損失や電圧サージおよびピーク電流のバラツキを小さくできる負荷駆動装置を提供することを目的とする。 The present invention has been made in view of the above points, and an object of the present invention is to provide a load driving device that can reduce variations in the slope of the gate voltage, thereby reducing variations in switching loss, voltage surge, and peak current.
上記目的を達成するため、請求項1に記載の発明では、スイッチング素子(1)をオンするときには、定電流駆動回路制御信号がオフからオンに切り替わることを示すことで定電流駆動回路(30)で定電流を生成し、オン側回路(3)をオンさせると共に、オフ回路制御信号がオフを示すことでオフ側回路(4)をオフさせてスイッチング素子(1)のゲート(1a)への電流供給を行い、スイッチング素子(1)をオフするときには、定電流駆動回路制御信号がオンからオフに切り替わることを示すことで定電流駆動回路(30)での定電流の生成を止め、オン側回路(3)をオフさせると共に、オフ回路制御信号がオフからオンに切り替わることを示すことでオフ側回路(4)をオンさせてスイッチング素子(1)のゲート(1a)からの電荷の引抜きを行う負荷駆動装置であって、スイッチング素子(1)をオンするときに、オフ許可信号がオフの禁止から許可に切り替わることがオフ保持デバイス(5)に伝えられることを遅延させる第1制御遅延演算回路(6)を有し、該第1制御遅延演算回路(6)は、定電流駆動回路制御信号がオフからオンに切り替わるときから所定の遅延時間経過すると、オフ許可信号がオフの禁止から許可に切り替わることをオフ保持デバイス(5)に伝えることを特徴としている。 In order to achieve the above object, according to the first aspect of the invention, when the switching element (1) is turned on, the constant current drive circuit (30) is indicated by indicating that the constant current drive circuit control signal is switched from OFF to ON. A constant current is generated in order to turn on the on-side circuit (3), and the off-circuit control signal indicates that the off-side circuit (4) is turned off, and the switching element (1) is turned to the gate (1a). When the current is supplied and the switching element (1) is turned off, the constant current drive circuit control signal is switched from on to off to stop the generation of the constant current in the constant current drive circuit (30). The circuit (3) is turned off and the off circuit (4) is turned on by indicating that the off circuit control signal is switched from off to on, so that the gate (1a) of the switching element (1) is turned on. In the load driving device that extracts the electric charge of the device, when the switching element (1) is turned on, the fact that the off permission signal is switched from the prohibition of the off to the permission is delayed from being transmitted to the off holding device (5). The first control delay calculation circuit (6) includes a first control delay calculation circuit (6). When the predetermined delay time has elapsed since the constant current drive circuit control signal was switched from OFF to ON, the first control delay calculation circuit (6) It is characterized by notifying the off-holding device (5) of switching from prohibition of off to permission.
このように、オフ保持デバイス(5)に対してオフ許可信号が禁止状態から許可状態に切り替わったことが伝わることを第1制御遅延演算回路(6)によって遅延時間だけ遅らせるようにしている。このため、遅延時間経過後に、既に定電流の狙い値まで達して安定した値になっている定電流駆動回路(30)の出力電流をスイッチング素子(1)のゲート(1a)に供給されるようにできる。したがって、ゲート電圧の傾きのバラツキを小さくすることができ、スイッチング損失や電圧サージおよびピーク電流のバラツキを小さくすることが可能となる。 In this way, the first control delay calculation circuit (6) delays the fact that the off permission signal is switched from the prohibited state to the permitted state to the off hold device (5) by the delay time. Therefore, after the delay time has elapsed, the output current of the constant current drive circuit (30) that has already reached the target value of the constant current and has become a stable value is supplied to the gate (1a) of the switching element (1). Can be. Therefore, variation in the slope of the gate voltage can be reduced, and variation in switching loss, voltage surge, and peak current can be reduced.
請求項2に記載の発明では、オフ保持デバイス(5)は、スイッチング素子(1)のゲート(1a)と所定電位とされる基準点との間のオンオフを制御するMOSFET(50)であることを特徴としている。
In the invention according to
ゲート注入電流の立ち上がりは、オフ保持デバイス(5)の単体の応答速度のみによって決まる。このため、オフ保持デバイス(5)を高速動作が可能なMOSFET(50)によって構成することで、非常に高速なものにできる。したがって、ゲート電圧の傾きのバラツキを小さくする事ができ、スイッチング損失や電圧サージおよびピーク電流のバラツキを小さくすることが可能となる。 The rise of the gate injection current is determined only by the single response speed of the off-holding device (5). For this reason, it is possible to make the off-holding device (5) very fast by configuring it with the MOSFET (50) capable of high speed operation. Therefore, the variation in the slope of the gate voltage can be reduced, and the variation in switching loss, voltage surge and peak current can be reduced.
請求項3に記載の発明では、定電流駆動回路(30)の温度を監視すると共に該定電流駆動回路(30)の温度に対応する出力を発生させる駆動回路温度監視部(7)を有し、第1制御遅延演算回路(6)は、駆動回路温度監視部(7)の出力に基づいて、定電流駆動回路(30)の温度が高くなるほど遅延時間を長く設定することを特徴としている。 According to a third aspect of the present invention, there is provided a drive circuit temperature monitoring section (7) for monitoring the temperature of the constant current drive circuit (30) and generating an output corresponding to the temperature of the constant current drive circuit (30). The first control delay calculation circuit (6) is characterized in that the delay time is set longer as the temperature of the constant current drive circuit (30) becomes higher, based on the output of the drive circuit temperature monitoring unit (7).
このような構成によれば、遅延時間を定電流駆動回路(30)の温度に応じた最適な長さに設定でき、遅延時間が不必要に長くされる場合と比較し、オフ保持デバイス(5)を通じて流される捨て電流を低減することが可能となり、定電流駆動回路(30)の損失および消費電流を低減することが可能となる。 According to such a configuration, the delay time can be set to an optimum length according to the temperature of the constant current drive circuit (30), and compared with the case where the delay time is unnecessarily increased, the off-holding device (5 ) Can be reduced, and the loss and current consumption of the constant current drive circuit (30) can be reduced.
請求項4に記載の発明では、スイッチング素子(1)の温度を監視すると共に該スイッチング素子(1)の温度に対応する出力を発生させるスイッチング素子温度監視部(8)を有し、第1制御遅延演算回路(6)は、スイッチング素子温度監視部(8)の出力に基づいて、スイッチング素子(1)の温度が低くなるほど遅延時間を短時間に設定することを特徴としている。
The invention according to
このような構成によれば、スイッチング素子(1)のゲート注入電流を高温時には早く立ち上げ、低温時には緩やかに立ち上げるようにできる。このため、スイッチング素子(1)のゲート電圧の傾きについても、高温時には急峻になり、低温時には緩やかになる。このように、スイッチング素子(1)が低温になるほどゲート電圧の傾きが緩やかになるように調整することで、サージ破壊の耐量を向上させることが可能となる。 According to such a configuration, the gate injection current of the switching element (1) can be quickly raised at a high temperature and gradually raised at a low temperature. For this reason, the slope of the gate voltage of the switching element (1) also becomes steep at high temperatures and gentle at low temperatures. Thus, by adjusting the slope of the gate voltage to be gentler as the switching element (1) becomes lower in temperature, it is possible to improve the surge breakdown tolerance.
請求項5に記載の発明では、オン側回路(3)は、定電流駆動回路(30)と基準抵抗(31)とを有し、定電流駆動回路(30)は、電源(2)とスイッチング素子(1)のゲート(1a)との間において基準抵抗(31)と直列接続され、電源(2)とゲート(1a)との間のオンオフを制御するMOSFET(30a)と、参照電圧(Vref)を発生させる参照電圧回路(30b)と、基準抵抗(31)とMOSFET(30a)との間の電位が参照電圧(Vref)に近けるように出力を発生させるオペアンプ(30c)と、を有して構成され、定電流として基準抵抗(31)の抵抗値と参照電圧(Vref)とによって決まる電流を流すように構成されていることを特徴としている。
In the invention according to
このような構成では、定電流駆動回路制御信号としてスイッチング素子(1)をオンさせることを示す信号が入力されると、オペアンプ(30c)が駆動されてMOSFET(30a)にゲート電圧が印加され、スイッチング素子(1)のゲート(1a)に定電流が注入される。このときの定電流は、基準抵抗(31)とMOSFET(30a)との間の電位が基準電圧(Vref)に近づくようにオペアンプ(30c)の出力が調整されることにより、一定電流となるようにフィードバック制御することができる。 In such a configuration, when a signal indicating that the switching element (1) is turned on is input as a constant current drive circuit control signal, the operational amplifier (30c) is driven and a gate voltage is applied to the MOSFET (30a), A constant current is injected into the gate (1a) of the switching element (1). The constant current at this time is made constant by adjusting the output of the operational amplifier (30c) so that the potential between the reference resistor (31) and the MOSFET (30a) approaches the reference voltage (Vref). Can be feedback controlled.
請求項6に記載の発明では、基準抵抗(31)とMOSFET(30a)との間の電位に基づいて定電流を監視すると共に定電流に対応する出力を発生させる定電流監視部(9)を有し、第1制御遅延演算回路(6)は、定電流監視部(9)の出力に基づいて、定電流が所定の狙い値に至ったときを遅延時間終了のタイミングとすることを特徴としている。 According to the sixth aspect of the present invention, the constant current monitoring unit (9) for monitoring the constant current based on the potential between the reference resistor (31) and the MOSFET (30a) and generating an output corresponding to the constant current is provided. The first control delay calculating circuit (6) is characterized in that, based on the output of the constant current monitoring unit (9), the time when the constant current reaches a predetermined target value is set as the timing of the end of the delay time. Yes.
このようにすれば、定電流が狙い値まで達しているにも拘らず、定電流がオフ保持デバイス(5)を通じて捨て電流とされることを防止することができ、捨て電流を削減することができる。 In this way, it is possible to prevent the constant current from being abandoned through the off-holding device (5) even though the constant current has reached the target value, and to reduce the waste current. it can.
請求項7に記載の発明では、スイッチング素子(1)をオフするときに、定電流駆動回路制御信号がオンからオフに切り替わることをオン側回路(3)における定電流駆動回路(30)に伝えられることを遅延させる第2制御遅延演算回路(10)を有し、該第2制御遅延演算回路(10)は、オフ回路制御信号がオフからオンに切り替わるときから所定の遅延時間経過すると、定電流駆動回路制御信号がオンからオフに切り替わることをオン側回路(3)における定電流駆動回路(30)に伝えることを特徴としている。 In the seventh aspect of the invention, when the switching element (1) is turned off, the constant current drive circuit control signal in the on-side circuit (3) is notified to the constant current drive circuit control signal that is switched from on to off. A second control delay calculation circuit (10) for delaying the delay time, and the second control delay calculation circuit (10) is fixed when a predetermined delay time elapses from when the off-circuit control signal is switched from off to on. It is characterized in that the constant current drive circuit (30) in the on-side circuit (3) is notified that the current drive circuit control signal is switched from on to off.
このように、電荷の引抜き時にも、第2制御遅延演算回路(10)により、オフ回路制御信号がオフからオンに切り替わってから遅延時間経過するまでは、定電流駆動回路制御信号がオンからオフに切り替わったことをオン側回路(3)に伝えないようにしている。そして、遅延時間経過後にそれをオン側回路(3)に伝えるようにしている。これにより、オフ側定電流駆動回路(43)が狙い値まで安定した状態でゲートを駆動するため、ゲート電圧の立ち下がり傾きのバラツキを小さくできることから、スイッチング損失や電圧サージおよび電流サージのバラツキ低減を図ることが可能となる。 As described above, even when the charge is extracted, the constant current drive circuit control signal is switched from ON to OFF until the delay time elapses after the OFF circuit control signal is switched from OFF to ON by the second control delay calculation circuit (10). The on-side circuit (3) is not notified of the fact that the switch has been made. Then, after the delay time has passed, it is transmitted to the on-side circuit (3). As a result, the gate is driven in a state where the off-side constant current drive circuit (43) is stable up to the target value, so that the variation in the falling slope of the gate voltage can be reduced, so that the variation in switching loss, voltage surge and current surge can be reduced. Can be achieved.
なお、上記各手段の括弧内の符号は、後述する実施形態に記載の具体的手段との対応関係を示すものである。 In addition, the code | symbol in the bracket | parenthesis of each said means shows the correspondence with the specific means as described in embodiment mentioned later.
以下、本発明の実施形態について図に基づいて説明する。なお、以下の各実施形態相互において、互いに同一もしくは均等である部分には、図中、同一符号を付してある。 Hereinafter, embodiments of the present invention will be described with reference to the drawings. In the following embodiments, the same or equivalent parts are denoted by the same reference numerals in the drawings.
(第1実施形態)
本発明の第1実施形態について説明する。図1は、本実施形態にかかる負荷駆動装置の回路構成を示した回路ブロック図である。また、図2は、図1に示す負荷駆動装置に備えられる各部の詳細構成を示した回路図である。以下、これらの図を参照して、本実施形態にかかる負荷駆動装置について説明する。
(First embodiment)
A first embodiment of the present invention will be described. FIG. 1 is a circuit block diagram showing a circuit configuration of the load driving device according to the present embodiment. FIG. 2 is a circuit diagram showing a detailed configuration of each unit provided in the load driving device shown in FIG. Hereinafter, the load driving device according to the present embodiment will be described with reference to these drawings.
図1に示すように、本実施形態の負荷駆動装置では、スイッチング素子1のゲート1aへの注入電流を制御することにより、スイッチング素子1をオンオフ制御し、負荷への電力供給を制御している。図2に示すように、スイッチング素子1としては、IGBT1bを用いており、IGBT1bのゲート1aへの注入電流を制御することにより、IGBT1bをオンオフ制御し、負荷への電力供給を制御している。例えば、IGBT1bは、図示しない電力変換装置において、電池への充電を制御するために用いられる。電力変換装置は、例えば、電源に対して平滑用コンデンサが接続されている共に平滑用コンデンサに対して並列的にダイオードおよび電池を有する直列回路が接続された構成とされる。そして、IGBT1bのコレクタが平滑用コンデンサとダイオードのアノードとの間に接続され、IGBT1bがオフされている間は、平滑用コンデンサにて一定の充電電圧に保ちながら電池への充電を行い、IGBT1bをオフすると、平滑用コンデンサに蓄積された電荷を引き抜くことで電池への充電を停止させる。このような電力変換装置における負荷となる電池への充電制御のスイッチング素子等として、本実施形態のIGBT1bを用いることができる。
As shown in FIG. 1, in the load driving device of the present embodiment, the switching
なお、ここでは電力変換装置における電池への充電制御のスイッチング素子としてIGBT1bを適用する場合について説明したが、勿論、負荷への接続ラインのオンオフ制御を行う他の形態に適用されても良い。また、ここではIGBT1bのコレクタが電源側に接続され、エミッタが基準点1としてGNDに接続される形態を例に挙げているが、エミッタが基準点1として所定の電位とされる部位に接続されても良い。すなわち、IGBT1bのコレクタ側もしくはエミッタ側のいずれかに負荷が接続されるが、負荷がコレクタ側とエミッタ側のいずれに接続されるかで基準点1の電位が変化する。例えば、IGBT1bを複数個備えることでインバータを構成すれば、三相モータなどが負荷となり、三相それぞれの上アームもしくは下アームとして図1に示す負荷駆動装置を適用することができる。図1に示す負荷駆動装置が上アームとして適用されるものであれば、IGBT1bのコレクタが電源に接続され、エミッタが三相モータに接続される。また、図1に示す負荷駆動装置が下アームとして適用されるものであれば、IGBT1bのコレクタが三相モータに接続され、エミッタがGNDに接続される。このため、エミッタの接続先に応じて基準点1の電位が変化することになる。
In addition, although the case where IGBT1b was applied as a switching element of the charge control to the battery in a power converter device was demonstrated here, of course, you may apply to the other form which performs on-off control of the connection line to load. In this example, the collector of the
図1に示すように、負荷駆動装置には、電源2からの電源供給に基づいてスイッチング素子1をオンさせるオン側回路3と、オフ時にスイッチング素子1のゲート1aに蓄積された電荷の引抜きを行うオフ側回路4が備えられている。
As shown in FIG. 1, the load driving device includes an on-
オン側回路3は、電源2からの電源供給に基づいて作動する定電流駆動回路30が備えられ、定電流駆動回路30が図示しないマイコンなどからの定電流駆動回路制御信号に基づいて駆動されると、スイッチング素子1のゲート1aに定電流を供給することで、スイッチング素子1をオンさせる。オフ側回路4は、オフ回路制御信号に基づいてオンオフが制御され、オフ側回路4がオンされるとスイッチング素子1のゲート1aに蓄積されていた電荷が基準点2側に引抜かれることでスイッチング素子1がオフされる。
The on-
図2に示すように、オン側回路3は、定電流駆動回路30に加えて基準抵抗31を備えた構成とされている。図2中において、定電流駆動回路30を破線で囲んであるが、定電流駆動回路30を構成する各素子を1チップ化した構造によって定電流駆動回路30を構成していることを表している。
As shown in FIG. 2, the on-
定電流駆動回路30は、MOSFET30a、フィードバック基準(参照電圧回路)30bおよびオペアンプ30cによって構成されている。MOSFET30aは、定電流駆動回路30の出力素子を構成するものであり、PchMOSFETで構成され、オペアンプ30cの出力に基づいてオンオフ制御される。フィードバック基準30bは、基準抵抗31とMOSFET30aとの間の電位との比較対象となる基準電圧Vrefを生成する。オペアンプ30cは、図示しないマイコンなどから入力される定電流駆動回路制御信号に基づいて駆動され、定電流駆動回路制御信号としてIGBT1bをオンさせることを示す信号が入力されると、MOSFET30aにゲート電圧を印加することでIGBT1bのゲート1aに定電流が注入されるようにする。
The constant
基準抵抗31は、ゲート抵抗を構成すると共にIGBT1のゲート1aに供給される定電流の電流値を決めるためのものである。すなわち、IGBT1bのゲート1aに注入される定電流Igは、Vrefを基準抵抗31の抵抗値Rsによって割った値となることから、基準抵抗31の抵抗値Rsに基づいて定電流の電流値が決まる。
The
このような構成では、定電流駆動回路制御信号としてIGBT1bをオンさせることを示す信号が入力されると、オペアンプ30cが駆動されてMOSFET30aにゲート電圧が印加され、IGBT1bのゲート1aに定電流が注入される。このときの定電流は、基準抵抗31とMOSFET30aとの間の電位が基準電圧Vrefに近づくようにオペアンプ30cの出力が調整されることにより、一定電流となるようにフィードバック制御される。
In such a configuration, when a signal indicating turning on the
また、オフ側回路4は、ゲート抵抗41とMOSFET42とを有した構成とされている。MOSFET42としては、NchMOSFETが用いられている。このオフ側回路4は、オフ回路制御信号に基づいてオンオフ制御される。具体的には、MOSFET42のゲートにオフ回路制御信号が入力され、オフ回路制御信号がオン(ハイレベル)になるとMOSFET42がオンしてIGBT1bのゲート1aに蓄積されていた電荷の引抜きを行い、オフ回路制御信号がオフ(ローレベル)になるとIGBT1bのゲート1aと所定電圧とされる基準点1との間をオフする。
Further, the off-
また、負荷駆動装置には、IGBT1bが誤ってオンされてしまう誤オンを防止するオフ保持デバイス5が備えられている。オフ保持デバイス5は、電源2側からIGBT1bのゲート1aにノイズが印加されたときにIGBT1bが誤オンすることを防止すべく、IGBT1bのゲート1aと所定電位とされる基準点1とを接続するスイッチによって構成される。このスイッチは、オフ許可信号に基づいてオンオフ制御される。
In addition, the load driving device is provided with an off-holding
例えば、図2に示されるように、オフ保持デバイス5はMOSFET50によって構成される。本実施形態の場合、MOSFET50をNchMOSFETにて構成している。MOSFET50は、オフ許可信号がIGBT1bがオンすることを禁止する禁止状態(ハイレベル)になるとオンしてIGBT1bのゲート1aと基準点1とを接続し、許可する許可状態(ローレベル)になるとオフされてIGBT1bのゲート1aへの電流供給が行えるようにする。
For example, as shown in FIG. 2, the off-holding
さらに、本実施形態の負荷駆動装置には、制御遅延演算回路6が備えられている。制御遅延演算回路6は、オフ保持デバイス5によるオフ許可を行う際の遅延時間を設定する。具体的には、制御遅延演算回路6は、図示しないマイコンから出力されるオフ許可信号が禁止状態から許可状態(オンからオフ)に切り替わってIGBT1bのゲート1aへの電流供給を許可することが示されても、それがオフ保持デバイス5に所定の遅延時間入力されないようにする。そして、所定の遅延時間が経過すると、制御遅延演算回路6からオフ許可信号が禁止状態から許可状態に切り替わったことをオフ保持デバイス5に伝え、オフ保持デバイス5をオフすることでIGBT1bのゲート1aと基準点1とをオフし、IGBT1bのゲート1aへの電流供給が行えるようにする。
Further, the load driving device of this embodiment is provided with a control
制御遅延演算回路6で設定される遅延時間は、オン側回路3に備えられる定電流駆動回路30が駆動開始されてから出力電流が定電流の狙い値に達するまでに掛かる時間より長い時間に設定される。定電流駆動回路30の駆動開始については、定電流駆動回路制御信号を入力することで検出できるようにしてあり、定電流駆動回路制御信号がオフからオンに切り替わったタイミングを定電流駆動回路30の駆動開始タイミングとして検出している。遅延時間の長さについては定電流駆動回路30の製品間バラツキなど素子の応答性や、定電流のフィードバック制御の応答性やフィードバック制御回路を構成するオペアンプ30cの応答性などによってばらつくため、これらの最大バラツキを考慮して、定電流が狙い値までに掛かる最も長い時間に設定されると好ましい。
The delay time set by the control
以上のような回路構成により、本実施形態にかかる負荷駆動装置が構成されている。図3は、本実施形態にかかる負荷駆動装置の作動を示したタイミングチャートである。 The load driving device according to the present embodiment is configured by the circuit configuration as described above. FIG. 3 is a timing chart showing the operation of the load driving device according to the present embodiment.
この図に示されるように、スイッチング素子1をオンする前には、定電流駆動回路制御信号がオフ(ローレベル)とされ、オンする際に定電流駆動回路制御信号がオン(ハイレベル)に切り替えられる。また、オフ回路制御信号については、スイッチング素子1をオンする前にはオン(ハイレベル)とされ、スイッチング素子1をオンする少し前にオフ(ローレベル)に切り替えられる。オフ許可信号については、オフ回路制御信号と信号レベルが逆転した信号とされ、スイッチング素子1をオンする前には禁止状態(ローレベル)、スイッチング素子1をオンする少し前に許可状態(ハイレベル)に切り替えられる。さらに、制御遅延演算回路6では、オフ許可信号が保持されており、定電流駆動回路制御信号がオフからオンに切り替わったことを検出すると、遅延時間経過後にオフ許可信号が禁止状態から許可状態に切り替わったことをオフ保持デバイス5に伝える。
As shown in this figure, before the
スイッチング素子1がオンに切り替えられると、定電流駆動回路30の出力電流波形は図示のように変化し、定電流は狙い値まで所定の傾きで増加していく。このときの傾きは、定電流駆動回路30の製品間バラツキなど素子の応答性や、定電流をフィードバック制御によって発生させる場合のフィードバックの応答性やフィードバック制御回路を構成する素子の応答性などによってばらつく。このため、定電流駆動回路30の出力電流は傾きが大きくて狙い値に至った後、狙い値をオーバーシュートしてから狙い値に落ち着く場合や、傾きが小さくてスイッチング素子1の起動が遅くなる場合など、バラツキが生じる。このため、この電流がそのままスイッチング素子1のゲート注入電流として用いられると、定電流駆動回路30の出力電流と同様に傾きにバラツキが生じ、スイッチング素子1のゲート電圧がミラー電圧に達するまでの時間が早くなったり遅くなったりすることになる。
When the switching
しかしながら、本実施形態の場合、制御遅延演算回路6により、マイコンなどから入力されるオフ許可信号が禁止状態から許可状態に切り替わったことがオフ保持デバイス5に伝わることを遅延時間だけ遅らせ、遅延時間中はオフ保持デバイス5をオンさせるようにしている。このため、遅延時間中には、オフ保持デバイス5に定電流駆動回路30の出力電流を引き込み、スイッチング素子1のゲート1aに電流供給が行われないようにすることができる。
However, in the case of the present embodiment, the control
そして、遅延時間経過後には、定電流駆動回路30の出力電流が定電流の狙い値まで達して安定した値になっており、オフ保持デバイス5がオフされたと同時に、狙い値の定電流がスイッチング素子1のゲート1aに供給されるようにできる。このときのゲート注入電流の立ち上がり傾きは、オフ保持デバイス5の単体の応答速度のみによって決まり、オフ保持デバイス5を高速動作が可能なMOSFET50によって構成していることから、非常に高速なものにできる。したがって、ゲート電圧の傾きのバラツキが小さくなり、スイッチング損失や電圧サージおよびピーク電流のバラツキを小さくすることが可能となる。
After the delay time elapses, the output current of the constant
以上説明したように、本実施形態の負荷駆動装置では、オフ保持デバイス5に対してオフ許可信号が禁止状態から許可状態に切り替わったことが伝わることを制御遅延演算回路6によって遅延時間だけ遅らせるようにしている。このため、遅延時間経過後に、既に定電流の狙い値まで達して安定した値になっている定電流駆動回路30の出力電流をスイッチング素子1のゲート1aに供給されるようにできる。したがって、ゲート電圧の傾きのバラツキを小さくする事ができ、スイッチング損失や電圧サージおよびピーク電流のバラツキを小さくすることが可能となる。
As described above, in the load driving device of the present embodiment, the control
(第1実施形態の変形例)
上記第1実施形態では、図2中において破線で示したように、定電流駆動回路30を構成する各素子、すなわちMOSFET30aと参照電圧回路30bおよびオペアンプ30cをすべて1チップ化した構成とした。しかしながら、出力素子となるMOSFET30aについては電流が流れることによる発熱が大きくなることが懸念される。すなわち、定電流駆動回路30とオフ保持デバイス5が両方ともオン状態となる期間中には、MOSFET30aに定電流×電源電圧の損失分の電力が発生することになる。このため、定電流駆動回路30とオフ保持デバイス5が両方ともオン状態となる期間長およびスイッチング周波数によっては、定電流駆動回路30を半導体装置で構成した場合における半導体装置の許容損失を超えてしまう可能性がある。
(Modification of the first embodiment)
In the first embodiment, as shown by broken lines in FIG. 2, each element constituting the constant
したがって、定電流駆動回路30を半導体装置で構成する場合には、図4に示したように、参照電圧回路30bやオペアンプ30cとは別構成とし、外付けのディスクリート部品とすれば、発熱対策を行うことができる。これにより、発熱に伴う素子破壊などを抑制することが可能となる。
Therefore, when the constant
(第2実施形態)
本発明の第2実施形態について説明する。本実施形態は、第1実施形態に対して定電流駆動回路30の温度情報を考慮した制御が行われるようにしたものであり、その他に関しては第1実施形態と同様であるため、第1実施形態と異なる部分についてのみ説明する。
(Second Embodiment)
A second embodiment of the present invention will be described. In the present embodiment, control in consideration of temperature information of the constant
図5は、本実施形態にかかる負荷駆動装置の回路構成を示した回路ブロック図である。また、図6は、図5に示す負荷駆動装置に備えられる定電流駆動回路30の構成例を示した回路図である。
FIG. 5 is a circuit block diagram showing a circuit configuration of the load driving device according to the present embodiment. FIG. 6 is a circuit diagram showing a configuration example of the constant
図5に示すように、本実施形態では、制御遅延演算回路6に駆動回路温度監視部7からの温度情報が伝えられるようにし、制御遅延演算回路6で温度情報に対応する遅延時間を設定するようにしている。例えば、図6に示すように定電流駆動回路30を構成するチップに温度センサ30dを備え、この温度センサ30dの出力が駆動回路温度監視部7に入力されるようにし、駆動回路温度監視部7から定電流駆動回路30の温度に対応する出力を発生させることで、制御遅延演算回路6で定電流駆動回路30の温度に対応する遅延時間を演算している。温度センサ30dとしては、例えば複数のダイオードを直列接続したときの順方向電圧Vfの温度特性を用いることができ、複数のダイオードの両端電圧の変化をセンサ出力とすることで定電流駆動回路30の温度に対応する出力を発生させることができる。そして、オフ保持デバイス5に対してオフ許可信号が禁止状態から許可状態に切り替わったことを伝える際に、定電流駆動回路30の温度を加味して設定された遅延時間だけ遅らせるようにしている。
As shown in FIG. 5, in this embodiment, temperature information from the drive circuit
一般的に、半導体装置は高温で応答が遅く、低温で応答が速いという傾向がある。図7は、定電流駆動回路30が温度変化した場合の出力電流波形やオフ保持デバイス5に流れる電流およびスイッチング素子1のゲート注入電流の変化を示している。この図に示されるように、定電流駆動回路30の出力電流波形は定電流駆動回路30の温度によって変化しており、定電流駆動回路30が通常温度(例えば27℃程度)のときと比較して低温であれば増加勾配が大きくなり狙い値に早く至り、高温であれば増加勾配が小さくなり狙い値に至るのが遅くなる。これに対応して、オフ保持デバイス5に流れる電流も変化することになる。したがって、図中に示したように、定電流駆動回路30の温度に応じて遅延時間を変化させ、温度が高くなるほど遅延時間が長くなるように設定する。
In general, semiconductor devices tend to have a slow response at high temperatures and a fast response at low temperatures. FIG. 7 shows changes in the output current waveform, the current flowing through the off-holding
このようにすれば、遅延時間を定電流駆動回路30の温度に応じた最適な長さに設定でき、遅延時間が不必要に長くされる場合と比較し、オフ保持デバイス5を通じて流される捨て電流を低減することが可能となり、定電流駆動回路30の損失および消費電流を低減することが可能となる。
In this way, the delay time can be set to an optimum length according to the temperature of the constant
(第3実施形態)
本発明の第3実施形態について説明する。本実施形態は、第1実施形態に対してスイッチング素子1の温度情報を考慮した制御が行われるようにしたものであり、その他に関しては第1実施形態と同様であるため、第1実施形態と異なる部分についてのみ説明する。
(Third embodiment)
A third embodiment of the present invention will be described. In the present embodiment, control is performed in consideration of the temperature information of the
図8は、本実施形態にかかる負荷駆動装置の回路構成を示した回路ブロック図である。また、図9は、図8に示す負荷駆動装置に備えられるスイッチング素子1の構成例を示した回路図である。
FIG. 8 is a circuit block diagram showing a circuit configuration of the load driving device according to the present embodiment. FIG. 9 is a circuit diagram showing a configuration example of the
図8に示すように、本実施形態では、制御遅延演算回路6にスイッチング素子温度監視部8からの温度情報が伝えられるようにし、制御遅延演算回路6で温度情報に対応する遅延時間を設定するようにしている。例えば、図9に示すようにスイッチング素子1を構成するチップに温度センサ1cを備え、この温度センサ1cの出力がスイッチング素子温度監視部8に入力されるようにし、スイッチング素子温度監視部8からスイッチング素子1の温度に対応する出力を発生させることで、制御遅延演算回路6でスイッチング素子1の温度に対応する遅延時間を演算している。温度センサ1cとしては、例えば複数のダイオードを直列接続したときの順方向電圧Vfの温度特性を用いることができ、複数のダイオードの両端電圧の変化をセンサ出力とすることでスイッチング素子1の温度に対応する出力を発生させることができる。そして、オフ保持デバイス5に対してオフ許可信号が禁止状態から許可状態に切り替わったことを伝える際に、スイッチング素子1の温度を加味して設定された遅延時間だけ遅らせるようにしている。
As shown in FIG. 8, in this embodiment, temperature information from the switching element
一般的に、IGBT1b等のスイッチング素子1では、低温ほどサージが大きく発生する傾向があり、サージ破壊に対して十分マージンを持った設計を行う必要がある。図10は、スイッチング素子1が温度変化した場合の出力電流波形、オフ保持デバイス5に流れる電流、スイッチング素子1のゲート注入電流およびスイッチング素子1のゲート電圧の変化を示している。この図に示されるように、高温では制御遅延演算回路6が設定する遅延時間を定電流駆動回路30の出力電流が狙い値に達する時間よりも遅くに設定するが、低温なるほど遅延時間を短時間にし、定電流駆動回路30の出力電流が狙い値に達していなくてもオフ保持デバイス5をオフにする。図10の例では、低温時には殆ど遅延時間を設けていない状態としており、オフ保持デバイス5には電流が流れないようにしてある。
Generally, in the
このようにすれば、図10に示されるようにスイッチング素子1のゲート注入電流を高温時には早く立ち上げ、低温時には緩やかに立ち上げるようにできる。このため、スイッチング素子1のゲート電圧の立ち上がりについても、高温時には急峻になり、低温時には緩やかになる。このように、スイッチング素子1が低温になるほどゲート電圧の傾きが緩やかになるように調整することで、サージ破壊の耐量を向上させることが可能となる。この場合、ゲート電圧の立ち上りが遅くなることでスイッチング損失が悪化する傾向になるが、スイッチング素子1の温度が低温なので、問題にはならない。
In this way, as shown in FIG. 10, the gate injection current of the
なお、定電流駆動回路30の出力電流が狙い値からオーバーシュートするような特性の回路の場合には、遅延時間を短くすると、逆に、スイッチング素子1のゲート電圧の傾きが速くなることもあり得る。このため、回路の特性に応じて、遅延時間を設定するのが好ましい。
Note that in the case of a circuit having a characteristic in which the output current of the constant
(第4実施形態)
本発明の第4実施形態について説明する。本実施形態は、第1実施形態に対して定電流情報をフィードバックするようにしたものであり、その他に関しては第1実施形態と同様であるため、第1実施形態と異なる部分についてのみ説明する。
(Fourth embodiment)
A fourth embodiment of the present invention will be described. In this embodiment, constant current information is fed back with respect to the first embodiment. The other aspects are the same as those in the first embodiment, and therefore only the parts different from the first embodiment will be described.
図11は、本実施形態にかかる負荷駆動装置の回路構成を示した図である。この図に示すように、本実施形態では、定電流駆動回路30におけるMOSFET30aと基準抵抗31との間の電位、つまり定電流駆動回路30が生成する定電流の電流値に対応する値を定電流監視部9に伝えるようにし、制御遅延演算回路6で定電流情報に対応する遅延時間を設定するようにしている。そして、オフ保持デバイス5に対してオフ許可信号が禁止状態から許可状態に切り替わったことを伝える際に、定電流の大きさを加味して設定された遅延時間だけ遅らせるようにしている。
FIG. 11 is a diagram illustrating a circuit configuration of the load driving device according to the present embodiment. As shown in this figure, in this embodiment, the potential between the
定電流が狙い値まで達していれば、より早くオフ保持デバイス5をオフさせることで、定電流駆動回路30から供給される定電流がオフ保持デバイス5を通じて基準点1に流されないようにできる。このため、定電流駆動回路30で生成される定電流をフィードバックして定電流監視部9にて監視し、定電流が狙い値になったタイミングを遅延時間終了のタイミングとする。このようにすれば、定電流が狙い値まで達しているにも拘らず、定電流がオフ保持デバイス5を通じて基準点1に流されて捨て電流とされることを防止することができ、捨て電流を削減することができる。
If the constant current has reached the target value, the constant current supplied from the constant
なお、この場合にも、定電流駆動回路30の出力電流が狙い値からオーバーシュートするような特性の回路の場合には、遅延時間を短くすると、逆に、スイッチング素子1のゲート電圧の傾きが速くなることもあり得る。このため、回路の特性に応じて、遅延時間を設定するのが好ましい。
In this case as well, in the case of a circuit with characteristics such that the output current of the constant
(第5実施形態)
本発明の第5実施形態について説明する。本実施形態は、第1実施形態に対してスイッチング素子1をオフする際にも同様の構成を備えるようにしたものであり、その他に関しては第1実施形態と同様であるため、第1実施形態と異なる部分についてのみ説明する。
(Fifth embodiment)
A fifth embodiment of the present invention will be described. In the present embodiment, the same configuration is provided when the switching
図12は、本実施形態にかかる負荷駆動装置の回路構成を示した回路ブロック図である。 FIG. 12 is a circuit block diagram illustrating a circuit configuration of the load driving device according to the present embodiment.
図12に示すように、本実施形態では、オフ側回路4を定電流駆動回路43によって構成し、オフ回路制御信号がオフ側回路4をオンしてスイッチング素子1をオフすることを指示する信号になったときに、定電流駆動回路43にてスイッチング素子1のゲートから定電流で電荷の引き抜きを行う。この電荷の引抜き時にも、定電流にバラツキが生じる。この定電流のバラツキにより、スイッチング素子1をオンする際と同様、スイッチング損失や電圧サージなどの問題が発生するため、よりゲート電圧の立ち下がり傾きのバラツキを小さくして、スイッチング損失や電圧サージなどバラツキの低減を図ることが好ましい。
As shown in FIG. 12, in the present embodiment, the off-
このため、本実施形態では、図12に示すように、オン側回路3をオンからオフに切り替えるタイミングを遅延させるべく、オン側の制御遅延演算回路10を備えるようにしている。制御遅延演算回路10は、オン側回路3をオフする際の遅延時間を設定する。具体的には、制御遅延演算回路10は、図示しないマイコンから出力される定電流駆動回路制御信号がオンからオフに切り替わってオン側回路3からスイッチング素子1のゲート1aへの電流供給をオフすることが示されても、それがオン側回路3に所定の遅延時間入力されないようにし、遅延時間中にも定電流が流されるようにする。そして、所定の遅延時間が経過すると、制御遅延演算回路10から定電流駆動回路制御信号がオンからオフに切り替わったことをオン側回路3に伝え、オン側回路3をオフすることで定電流の供給を停止する。
For this reason, in this embodiment, as shown in FIG. 12, an on-side control delay
制御遅延演算回路10で設定される遅延時間は、オフ側回路4を駆動開始(オン)してからオフ側回路4の定電流が安定するまでに掛かる時間より長い時間に設定される。オフ側回路4の駆動開始については、オフ回路制御信号を入力することで検出できるようにしてあり、オフ回路制御信号がオフからオンに切り替わったタイミングをオフ側回路4の駆動開始タイミングとして検出している。遅延時間の長さについてはオフ側回路4に備えられる定電流駆動回路43の製品間バラツキなど素子の応答性や、定電流のフィードバック制御の応答性やフィードバック制御回路を構成する素子の応答性などによってばらつくため、これらの最大バラツキを考慮して、オフ側回路4の定電流が安定するまでに掛かる最も長い時間に設定されると好ましい。
The delay time set by the control
以上のような回路構成により、本実施形態にかかる負荷駆動装置が構成されている。図13は、本実施形態にかかる負荷駆動装置の作動を示したタイミングチャートである。 The load driving device according to the present embodiment is configured by the circuit configuration as described above. FIG. 13 is a timing chart showing the operation of the load driving device according to the present embodiment.
この図に示されるように、スイッチング素子1をオンからオフに切り替える際には、定電流駆動回路制御信号がオン(ハイレベル)からオフ(ローレベル)に切り替えられる。また、これに対応して、オフ回路制御信号については、定電流駆動回路制御信号と信号レベルが逆転した信号とされ、オフ(ハイレベル)から(ローレベル)に切り替えられる。さらに、制御遅延演算回路10では、定電流駆動回路制御信号が保持されており、定電流駆動回路制御信号がオンからオフに切り替わっても、オフ回路制御信号がオフからオンに切り替わってから遅延時間経過するまでは定電流駆動回路制御信号がオンからオフに切り替わったことをオン側回路3に伝えず、遅延時間経過後にそれをオン側回路3に伝える。
As shown in this figure, when switching the
オフ側回路4をオンすると、オフ側回路4における定電流駆動回路43の出力電流波形は図示のように変化し、定電流は狙い値まで所定の傾きで減少していく。このときの傾きは、定電流駆動回路43の製品間バラツキなど素子の応答性や、定電流をフィードバック制御によって発生させる場合のフィードバックの応答性やフィードバック制御回路を構成する素子の応答性などによってばらつく。このため、定電流駆動回路43の出力電流は傾きが大きくて狙い値に至った後、狙い値をオーバーシュートしてから狙い値に落ち着く場合や、傾きが小さくてスイッチング素子1のオフが遅くなる場合など、バラツキが生じる。このため、スイッチング素子1のゲート1aからの電荷の引抜きについても、定電流駆動回路43の出力電流と同様に傾きにバラツキが生じ、スイッチング素子1のゲート電圧がミラー電圧に達するまでの時間が早くなったり遅くなったりすることになる。
When the off-
しかしながら、本実施形態の場合、上記したように、制御遅延演算回路10により、オフ回路制御信号がオフからオンに切り替わってから遅延時間経過するまでは、定電流駆動回路制御信号がオンからオフに切り替わったことをオン側回路3に伝えず、遅延時間経過後にそれをオン側回路3に伝えるようにしている。このため、遅延時間中には、オフ側回路4がオンしてもオン側回路3もオンしてゲート注入電流を発生させることになるため、スイッチング素子1のゲート1aから電荷が引抜かれようとしても、それが補われてゲート1aには電荷が蓄えられたままとなる。
However, in the present embodiment, as described above, the constant current drive circuit control signal is switched from on to off until the delay time elapses after the off-circuit control signal is switched from off to on by the control delay
そして、遅延時間経過後には、オフ側回路4の定電流駆動回路43の出力電流が定電流の狙い値まで達して安定した値になっており、オン側回路3がオフされたと同時に、狙い値の定電流に基づいてスイッチング素子1のゲート1aから電荷の引抜きを行うことができる。このとき、オフ側回路4の定電流は既に狙い値に達した状態になっているため、ゲート電圧の立ち下がり傾きのバラツキを小さくする事ができる。これにより、スイッチング損失や電圧サージなどのバラツキの低減を図ることが可能となる。
After the delay time elapses, the output current of the constant
以上説明したように、本実施形態では、オフ側回路4を定電流駆動回路43によって構成し、電荷の引抜き時にも、制御遅延演算回路10により、オフ回路制御信号がオフからオンに切り替わってから遅延時間経過するまでは、定電流駆動回路制御信号がオンからオフに切り替わったことをオン側回路3に伝えないようにしている。そして、遅延時間経過後にそれをオン側回路3に伝えるようにしている。これにより、オフ側定電流駆動回路43が狙い値まで安定した状態でゲートを駆動するため、ゲート電圧の立ち下がり傾きのバラツキを小さくする事ができることから、スイッチング損失や電圧サージなどのバラツキの低減を図ることが可能となる。
As described above, in the present embodiment, the off-
なお、本実施形態のように、オフ側回路4をオンしてゲート1aからの電荷の引き抜きを行う際に、オン側回路3の定電流によってその分を補う場合、オン側回路3の定電流Igonとオフ側回路4の定電流IgoffがIgon>Igoffとなる必要がある。この関係を満たせば、スイッチング素子1のゲート電圧が低下しないようにできる。
Note that, when the off-
(他の実施形態)
上記第1実施形態の変形例として、MOSFET30aを外付けのディスクリート部品で構成する場合について説明したが、第2〜第5実施形態についても、MOSFET30aを外付けのディスクリート部品とすることで発熱対策を行うことができる。
(Other embodiments)
As a modification of the first embodiment, the case where the
また、上記第5実施形態では、第1実施形態に対してスイッチング素子1をオフする際のゲート電圧の立ち下がり早くできる構成を備えるようにしたものについて説明したが、第2〜第4実施形態についても同様の構成を適用することができる。
Moreover, although the said 5th Embodiment demonstrated what provided the structure which can make the fall of the gate voltage at the time of turning off the
また、上記各実施形態相互間において、適宜組み合わせを行うことができる。すなわち、第2実施形態で説明した駆動回路温度監視部7を備える構成と、第3実施形態で説明したスイッチング素子温度監視部8を備える構成を組み合わせても良い。また、第2実施形態や第3実施形態の構成もしくはこれらを組み合わせた構成に対して、第4実施形態で説明した定電流監視部9を備えた構成に組み合わせることも可能である。勿論、これら各実施形態相互間を組み合わせた構成について、第5実施形態で説明したスイッチング素子1をオフする際のゲート電圧の立ち下がり早くできる構成を備えるようにしても良い。
Moreover, it can combine suitably between said each embodiment. That is, you may combine the structure provided with the drive circuit
さらに、上記各実施形態では、オン側の定電流駆動回路30の回路構成として、MOSFET30a、参照電圧回路30bおよびオペアンプ30cを備えた構成を例に挙げて説明したが、この他の回路構成によって定電流駆動回路30を構成しても良い。
Furthermore, in each of the above-described embodiments, the circuit configuration of the on-side constant
図14は、オン側回路3を構成する定電流駆動回路30の他の回路構成例を示した図である。この図に示されるように、電源2と基準点2との間に分圧抵抗30e、30fとスイッチ30gとを直列接続すると共に、電源2とスイッチング素子1のゲート1aとの間に基準抵抗31とPNPトランジスタ30hを接続し、PNPトランジスタ30hのベースが分圧抵抗30e、30fの間に接続されるようにする。このような構成では、定電流駆動回路制御信号に基づいてスイッチ30gがオンオフ制御され、スイッチ30gがオンされると、分圧抵抗30e、30fで分圧された電位に基づいてPNPトランジスタ30hが作動して定電流を生成する。これにより、スイッチング素子1のゲート1aに定電流によるゲート注入電流を供給することができる。このような構成によって定電流駆動回路30を構成得ることもできる。
FIG. 14 is a diagram showing another circuit configuration example of the constant
1 スイッチング素子
1a ゲート
1b IGBT
1c 温度センサ
2 電源
3 オン側回路
4 オフ側回路
5 オフ保持デバイス
6 制御遅延演算回路
7 駆動回路温度監視部
8 スイッチング素子温度監視部
9 定電流監視部
10 制御遅延演算回路
30 定電流駆動回路
30a MOSFET
30b フィードバック基準
30c オペアンプ
30d 温度センサ
31 基準抵抗
43 定電流駆動回路
50 MOSFET
1 switching
DESCRIPTION OF SYMBOLS 1c
Claims (7)
定電流駆動回路制御信号に基づいてオンオフされ、前記定電流駆動回路制御信号に基づいて定電流を生成する定電流駆動回路(30)を有し、該定電流駆動回路(30)で生成される定電流を前記スイッチング素子(1)のゲート(1a)に供給することで前記スイッチング素子(1)をオンさせるオン側回路(3)と、
オフ回路制御信号に基づいてオンオフされ、前記定電流駆動回路(30)による定電流の供給に基づいて前記スイッチング素子(1)のゲート(1a)に蓄積された電荷を引抜くことで前記スイッチング素子(1)をオフさせるオフ側回路(4)と、
オフ許可信号がオフを許可することを示しているとオフされると共にオフを禁止することを示しているとオンされ、前記オン側回路(3)がオンされても、前記オフ許可信号がオフを禁止することを示しているとオンされることで、前記スイッチング素子(1)のオフを保持するオフ保持デバイス(5)と、を有し、
前記スイッチング素子(1)をオンするときには、前記定電流駆動回路制御信号がオフからオンに切り替わることを示すことで前記定電流駆動回路(30)で定電流を生成し、前記オン側回路(3)をオンさせると共に、前記オフ回路制御信号がオフを示すことで前記オフ側回路(4)をオフさせて前記スイッチング素子(1)のゲート(1a)への電流供給を行い、
前記スイッチング素子(1)をオフするときには、前記定電流駆動回路制御信号がオンからオフに切り替わることを示すことで前記定電流駆動回路(30)での定電流の生成を止め、前記オン側回路(3)をオフさせると共に、前記オフ回路制御信号がオフからオンに切り替わることを示すことで前記オフ側回路(4)をオンさせて前記スイッチング素子(1)のゲート(1a)からの電荷の引抜きを行う負荷駆動装置であって、
前記スイッチング素子(1)をオンするときに、前記オフ許可信号がオフの禁止から許可に切り替わることが前記オフ保持デバイス(5)に伝えられることを遅延させる第1制御遅延演算回路(6)を有し、該第1制御遅延演算回路(6)は、前記定電流駆動回路制御信号がオフからオンに切り替わるときから所定の遅延時間経過すると、前記オフ許可信号がオフの禁止から許可に切り替わることを前記オフ保持デバイス(5)に伝えることを特徴とする負荷駆動装置。 A switching element (1) for performing on / off control of a connection line connected to a load based on current supply to the gate (1a);
A constant current driving circuit (30) that is turned on / off based on a constant current driving circuit control signal and generates a constant current based on the constant current driving circuit control signal is generated by the constant current driving circuit (30). An on-side circuit (3) for turning on the switching element (1) by supplying a constant current to the gate (1a) of the switching element (1);
The switching element is turned on / off based on an off-circuit control signal, and the charge accumulated in the gate (1a) of the switching element (1) is extracted based on the supply of a constant current by the constant current drive circuit (30). An off-side circuit (4) for turning off (1);
It is turned off when the off permission signal indicates that it is permitted to be turned off and turned off when it is indicated that the off is prohibited, and even if the on-side circuit (3) is turned on, the off permission signal is turned off. An off-holding device (5) that holds off the switching element (1) by being turned on when indicating that the
When the switching element (1) is turned on, the constant current drive circuit (30) generates a constant current by indicating that the constant current drive circuit control signal is switched from OFF to ON, and the ON side circuit (3 ) And turning off the off-side circuit (4) when the off-circuit control signal indicates off, and supplying current to the gate (1a) of the switching element (1),
When turning off the switching element (1), the constant current driving circuit control signal is switched from on to off to stop the generation of constant current in the constant current driving circuit (30), and the on-side circuit (3) is turned off, and the off-side circuit (4) is turned on by indicating that the off-circuit control signal is switched from off to on, and the charge from the gate (1a) of the switching element (1) is turned on. A load driving device for performing drawing,
A first control delay calculation circuit (6) for delaying the fact that when the switching element (1) is turned on, the fact that the off permission signal is switched from prohibition of off to permission is transmitted to the off holding device (5); And the first control delay calculation circuit (6) switches the off permission signal from prohibition of off to permission when a predetermined delay time elapses from when the constant current drive circuit control signal switches from off to on. Is transmitted to the off-holding device (5).
前記第1制御遅延演算回路(6)は、前記駆動回路温度監視部(7)の出力に基づいて、前記定電流駆動回路(30)の温度が高くなるほど前記遅延時間を長く設定することを特徴とする請求項1または2に記載の負荷駆動装置。 A drive circuit temperature monitoring unit (7) for monitoring the temperature of the constant current drive circuit (30) and generating an output corresponding to the temperature of the constant current drive circuit (30);
The first control delay calculation circuit (6) sets the delay time longer as the temperature of the constant current drive circuit (30) becomes higher, based on the output of the drive circuit temperature monitoring unit (7). The load driving device according to claim 1 or 2.
前記第1制御遅延演算回路(6)は、前記スイッチング素子温度監視部(8)の出力に基づいて、前記スイッチング素子(1)の温度が低くなるほど前記遅延時間を短時間に設定することを特徴とする請求項1ないし3のいずれか1つに記載の負荷駆動装置。 A switching element temperature monitoring unit (8) for monitoring the temperature of the switching element (1) and generating an output corresponding to the temperature of the switching element (1);
The first control delay calculation circuit (6) sets the delay time to a shorter time as the temperature of the switching element (1) decreases based on the output of the switching element temperature monitoring unit (8). The load driving device according to any one of claims 1 to 3.
前記定電流駆動回路(30)は、前記電源(2)と前記スイッチング素子(1)のゲート(1a)との間において前記基準抵抗(31)と直列接続され、前記電源(2)と前記ゲート(1a)との間のオンオフを制御するMOSFET(30a)と、参照電圧(Vref)を発生させる参照電圧回路(30b)と、前記基準抵抗(31)と前記MOSFET(30a)との間の電位が前記参照電圧(Vref)に近けるように出力を発生させるオペアンプ(30c)と、を有して構成され、前記定電流として前記基準抵抗(31)の抵抗値と前記参照電圧(Vref)とによって決まる電流を流すように構成されていることを特徴とする請求項1ないし4のいずれか1つに記載の負荷駆動装置。 The on-side circuit (3) includes the constant current drive circuit (30) and a reference resistor (31),
The constant current driving circuit (30) is connected in series with the reference resistor (31) between the power source (2) and the gate (1a) of the switching element (1), and the power source (2) and the gate MOSFET (30a) for controlling on / off with respect to (1a), reference voltage circuit (30b) for generating a reference voltage (Vref), potential between the reference resistor (31) and the MOSFET (30a) An operational amplifier (30c) that generates an output so as to be close to the reference voltage (Vref), and the resistance value of the reference resistor (31) and the reference voltage (Vref) as the constant current 5. The load driving device according to claim 1, wherein the load driving device is configured to flow a current determined by
前記第1制御遅延演算回路(6)は、前記定電流監視部(9)の出力に基づいて、前記定電流が所定の狙い値に至ったときを前記遅延時間終了のタイミングとすることを特徴とする請求項5に記載の負荷駆動装置。 A constant current monitoring unit (9) for monitoring the constant current based on a potential between the reference resistor (31) and the MOSFET (30a) and generating an output corresponding to the constant current;
The first control delay calculation circuit (6) sets the timing of the end of the delay time when the constant current reaches a predetermined target value based on the output of the constant current monitoring unit (9). The load driving device according to claim 5.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2011095232A JP5569460B2 (en) | 2011-04-21 | 2011-04-21 | Load drive device |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2011095232A JP5569460B2 (en) | 2011-04-21 | 2011-04-21 | Load drive device |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2012227825A true JP2012227825A (en) | 2012-11-15 |
JP5569460B2 JP5569460B2 (en) | 2014-08-13 |
Family
ID=47277512
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2011095232A Expired - Fee Related JP5569460B2 (en) | 2011-04-21 | 2011-04-21 | Load drive device |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP5569460B2 (en) |
Cited By (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US20160191047A1 (en) * | 2014-12-26 | 2016-06-30 | Fuji Electric Co., Ltd. | Semiconductor device and control method thereof |
WO2016181597A1 (en) * | 2015-05-13 | 2016-11-17 | パナソニックIpマネジメント株式会社 | Driving circuit, switching control circuit, and switching device |
US9660636B2 (en) | 2014-03-27 | 2017-05-23 | Denso Corporation | Drive device |
US9722594B2 (en) | 2014-03-27 | 2017-08-01 | Denso Corporation | Drive device |
WO2019142730A1 (en) * | 2018-01-18 | 2019-07-25 | 株式会社デンソー | Driving circuit for driving switches to be driven |
JP2020113825A (en) * | 2019-01-08 | 2020-07-27 | トヨタ自動車株式会社 | Control arrangement of switching element |
Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2000059189A (en) * | 1998-08-05 | 2000-02-25 | Toshiba Corp | Gate circuit |
JP2007228447A (en) * | 2006-02-27 | 2007-09-06 | Hitachi Ltd | Gate drive circuit for switching element |
WO2009044602A1 (en) * | 2007-10-02 | 2009-04-09 | Mitsubishi Electric Corporation | Gate driving circuit |
-
2011
- 2011-04-21 JP JP2011095232A patent/JP5569460B2/en not_active Expired - Fee Related
Patent Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2000059189A (en) * | 1998-08-05 | 2000-02-25 | Toshiba Corp | Gate circuit |
JP2007228447A (en) * | 2006-02-27 | 2007-09-06 | Hitachi Ltd | Gate drive circuit for switching element |
WO2009044602A1 (en) * | 2007-10-02 | 2009-04-09 | Mitsubishi Electric Corporation | Gate driving circuit |
Cited By (13)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US9660636B2 (en) | 2014-03-27 | 2017-05-23 | Denso Corporation | Drive device |
US9722594B2 (en) | 2014-03-27 | 2017-08-01 | Denso Corporation | Drive device |
US10110207B2 (en) * | 2014-12-26 | 2018-10-23 | Fuji Electric Co., Ltd. | Semiconductor device and control method thereof |
JP2016127306A (en) * | 2014-12-26 | 2016-07-11 | 富士電機株式会社 | Semiconductor device and control method therefor |
US20160191047A1 (en) * | 2014-12-26 | 2016-06-30 | Fuji Electric Co., Ltd. | Semiconductor device and control method thereof |
WO2016181597A1 (en) * | 2015-05-13 | 2016-11-17 | パナソニックIpマネジメント株式会社 | Driving circuit, switching control circuit, and switching device |
JPWO2016181597A1 (en) * | 2015-05-13 | 2018-03-01 | パナソニックIpマネジメント株式会社 | Driving circuit, switching control circuit, and switching device |
US10848145B2 (en) | 2015-05-13 | 2020-11-24 | Panasonic Semiconductor Solutions Co., Ltd. | Driver circuit, switching control circuit, and switching device |
WO2019142730A1 (en) * | 2018-01-18 | 2019-07-25 | 株式会社デンソー | Driving circuit for driving switches to be driven |
JP2019125981A (en) * | 2018-01-18 | 2019-07-25 | 株式会社デンソー | Drive circuit for drive target switch |
US11277125B2 (en) | 2018-01-18 | 2022-03-15 | Denso Corporation | Drive circuit for driven switches |
JP2020113825A (en) * | 2019-01-08 | 2020-07-27 | トヨタ自動車株式会社 | Control arrangement of switching element |
JP7302172B2 (en) | 2019-01-08 | 2023-07-04 | 株式会社デンソー | Control device for switching elements |
Also Published As
Publication number | Publication date |
---|---|
JP5569460B2 (en) | 2014-08-13 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5569460B2 (en) | Load drive device | |
JP6170119B2 (en) | System and method for driving a power switch | |
JP4942861B1 (en) | Gate drive circuit | |
US9257830B2 (en) | Semiconductor device | |
CN108809059B (en) | Driving device for semiconductor element | |
JP2017152923A (en) | Load drive device | |
JP5767734B2 (en) | Power semiconductor device | |
JP5541219B2 (en) | Semiconductor switching element driving device | |
JP4437685B2 (en) | Gate drive circuit in power converter | |
JP4735429B2 (en) | Load drive device | |
JP4853100B2 (en) | Insulated gate semiconductor device driving apparatus and method thereof | |
JP6596948B2 (en) | Semiconductor device | |
JP6725328B2 (en) | Gate drive circuit | |
JP2021514570A (en) | Overheat protection circuit | |
JP6122542B1 (en) | Active clamp circuit | |
JP5252055B2 (en) | Load drive device | |
US20160344217A1 (en) | Discharge device | |
JP6033737B2 (en) | Inverter control device | |
JP5585514B2 (en) | Load drive device | |
JP2014216703A (en) | Load drive circuit | |
KR100807541B1 (en) | Gate driving circuit of power semiconductor switch | |
US10756721B2 (en) | Short circuit protection for a gate driver using pulsed operation | |
JP2016213659A (en) | Semiconductor switch circuit | |
JP5313796B2 (en) | Power semiconductor drive circuit and drive method | |
JP2019002360A (en) | Semiconductor device |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20130802 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20140220 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20140225 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20140424 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20140527 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20140609 |
|
R151 | Written notification of patent or utility model registration |
Ref document number: 5569460 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R151 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
LAPS | Cancellation because of no payment of annual fees |