[go: up one dir, main page]

JP2012178377A - METHOD FOR MANUFACTURING GaN-BASED SEMICONDUCTOR SUBSTRATE - Google Patents

METHOD FOR MANUFACTURING GaN-BASED SEMICONDUCTOR SUBSTRATE Download PDF

Info

Publication number
JP2012178377A
JP2012178377A JP2011039162A JP2011039162A JP2012178377A JP 2012178377 A JP2012178377 A JP 2012178377A JP 2011039162 A JP2011039162 A JP 2011039162A JP 2011039162 A JP2011039162 A JP 2011039162A JP 2012178377 A JP2012178377 A JP 2012178377A
Authority
JP
Japan
Prior art keywords
gan
based semiconductor
semiconductor substrate
etching
cve
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP2011039162A
Other languages
Japanese (ja)
Inventor
Taku Yoshida
拓 吉田
操 ▲高▼草木
Misao Takakusaki
Mitsuru Mikami
充 三上
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
JX Nippon Mining and Metals Corp
Original Assignee
JX Nippon Mining and Metals Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by JX Nippon Mining and Metals Corp filed Critical JX Nippon Mining and Metals Corp
Priority to JP2011039162A priority Critical patent/JP2012178377A/en
Publication of JP2012178377A publication Critical patent/JP2012178377A/en
Withdrawn legal-status Critical Current

Links

Images

Landscapes

  • Drying Of Semiconductors (AREA)
  • Mechanical Treatment Of Semiconductor (AREA)

Abstract

【課題】表面加工処理の所要時間を大幅に短縮化して生産性を向上できるGaN系半導体基板の製造方法を提供する。
【解決手段】GaN系半導体基板の表面加工処理において、GaN系半導体基板の表面に対して機械的研磨を行い(研削工程、ラッピング工程)、その後、GaN系半導体基板表面に対して化学的気相エッチングを行う(CVE工程)。
ラッピング工程後にGaN系半導体基板表面に残存する加工変質層が、CVE工程により効率的に除去されるので、GaN系半導体基板の表面加工処理の所要時間を大幅に短縮化できる。
【選択図】図1
A method of manufacturing a GaN-based semiconductor substrate capable of significantly reducing the time required for surface processing and improving productivity.
In surface processing of a GaN-based semiconductor substrate, the surface of the GaN-based semiconductor substrate is mechanically polished (grinding process, lapping process), and then a chemical vapor phase is applied to the surface of the GaN-based semiconductor substrate. Etching is performed (CVE process).
Since the work-affected layer remaining on the surface of the GaN-based semiconductor substrate after the lapping process is efficiently removed by the CVE process, the time required for the surface processing of the GaN-based semiconductor substrate can be greatly shortened.
[Selection] Figure 1

Description

本発明は、GaN系半導体基板の製造方法に関し、特にGaN系半導体基板の表面加工技術に関する。   The present invention relates to a method for manufacturing a GaN-based semiconductor substrate, and particularly to a surface processing technique for a GaN-based semiconductor substrate.

従来、基板上にGaN等の窒化物系化合物半導体(以下、GaN系半導体)をエピタキシャル成長させてなる半導体デバイス(例えば、電子デバイスや光デバイス)が知られている。この半導体デバイスには、例えば、擬似的な格子定数がGaN系半導体に近いNdGaO3基板(以下、NGO基板)上に、ハイドライド気相成長法(HVPE:Hydride Vapor Phase Epitaxy)によりGaN厚膜を成長させて作製されたGaN自立基板(GaNのみで構成された基板、以下、GaN基板)用いられる。 Conventionally, a semiconductor device (for example, an electronic device or an optical device) obtained by epitaxially growing a nitride compound semiconductor such as GaN (hereinafter referred to as a GaN-based semiconductor) on a substrate is known. In this semiconductor device, for example, a GaN thick film is grown by hydride vapor phase epitaxy (HVPE) on an NdGaO 3 substrate (hereinafter, NGO substrate) whose pseudo lattice constant is close to that of a GaN-based semiconductor. A GaN free-standing substrate (a substrate made of only GaN, hereinafter referred to as a GaN substrate) is used.

一般に、HVPE法により得られたGaN基板には、図2に示す表面加工処理が施される。すなわち、GaN基板は、機械的研磨工程(研削工程(ステップS21)、ラッピング工程(ステップS22))、化学機械研磨(CMP:Chemical Mechanical Polishing)工程(ステップS23)を経て、半導体デバイスの作製に供される。   In general, the GaN substrate obtained by the HVPE method is subjected to the surface processing shown in FIG. That is, the GaN substrate is subjected to a mechanical polishing process (a grinding process (step S21), a lapping process (step S22)), and a chemical mechanical polishing (CMP) process (step S23) to be used for manufacturing a semiconductor device. Is done.

ここで、ステップS21の研削工程では、砥石を用いた機械的研磨(粗研磨)によりGaN基板の寸法(例えば基板厚さ)が所定範囲となるように制御される。このとき、GaN基板には機械的エネルギーが加わるため、基板表層近傍には加工変質層と呼ばれる結晶格子歪みが生じる。
ステップS22のラッピング工程では、段階的に細粒径の砥粒を用いた機械的研磨(中間研磨)により、GaN基板の表面粗さが良化される。ラッピング工程では、研削工程で生じた加工変質層が除去される一方で、GaN基板には機械的エネルギーが加わるため新たに加工変質層が形成されることとなる。つまり、ラッピング工程後にもダメージの小さい加工変質層が残存する。
ステップS23のCMP工程では、極細砥粒を用いた化学機械的研磨(仕上研磨)により、ラッピング工程後に残存する加工変質層が除去されるとともに、GaN基板の表面粗さがさらに良化される。CMP工程では、極細砥粒の化学的作用により機械的研磨効果が増大されるので、加工変質層はほとんど形成されない。
Here, in the grinding process of step S21, the dimension (for example, substrate thickness) of the GaN substrate is controlled to be within a predetermined range by mechanical polishing (rough polishing) using a grindstone. At this time, since mechanical energy is applied to the GaN substrate, crystal lattice distortion called a work-affected layer occurs near the surface of the substrate.
In the lapping process of step S22, the surface roughness of the GaN substrate is improved by mechanical polishing (intermediate polishing) using finely-grained abrasive grains in stages. In the lapping process, the work-affected layer generated in the grinding process is removed, while mechanical energy is applied to the GaN substrate, so that a new work-affected layer is formed. That is, a work-affected layer with small damage remains even after the lapping process.
In the CMP process of step S23, the work-affected layer remaining after the lapping process is removed by chemical mechanical polishing (finish polishing) using ultrafine abrasive grains, and the surface roughness of the GaN substrate is further improved. In the CMP process, the mechanical polishing effect is increased by the chemical action of the ultrafine abrasive grains, so that the work-affected layer is hardly formed.

ところで、GaN系半導体基板の表面加工処理に関する技術としては、例えば特許文献1〜5がある。特許文献1、2には、CMP工程に代えて、又はCMP工程に加えてドライエッチング工程を行うことが開示されている。また、特許文献3には、ラッピング工程とCMP工程の間にドライエッチング工程を行うことが開示されている。また、特許文献4、5には、CMP工程の後に、ドライエッチング工程を行うことが開示されている。
ここで、ドライエッチングの種類には、GaN基板を反応ガス中に曝す方法(気相エッチング)とプラズマによりガスをイオン化してエッチングする方法(反応性イオンエッチング)などがある。特許文献6、7には、GaN系半導体材料の気相エッチングに、水素又はハロゲンからなる反応性ガス(例えば塩素ガス、塩化水素ガス)を適用できることが開示されている。
By the way, as a technique regarding the surface processing of the GaN-based semiconductor substrate, for example, there are Patent Documents 1 to 5. Patent Documents 1 and 2 disclose that a dry etching process is performed instead of or in addition to the CMP process. Patent Document 3 discloses that a dry etching process is performed between the lapping process and the CMP process. Patent Documents 4 and 5 disclose performing a dry etching process after the CMP process.
Here, the types of dry etching include a method in which a GaN substrate is exposed to a reactive gas (vapor phase etching) and a method in which gas is ionized and etched by plasma (reactive ion etching). Patent Documents 6 and 7 disclose that a reactive gas (for example, chlorine gas or hydrogen chloride gas) made of hydrogen or halogen can be applied to vapor phase etching of a GaN-based semiconductor material.

国際公開第WO2008/047627号International Publication No. WO2008 / 047627 国際公報第WO2009/107567号International Publication No. WO2009 / 107567 特許第3252702号公報Japanese Patent No. 3252702 特開2008−181953号公報JP 2008-181953 A 国際公開第WO2005/041283号International Publication No. WO2005 / 041283 特表2003−504835号公報Japanese translation of PCT publication No. 2003-504835 特表2004−538652号公報Special table 2004-538652 gazette

しかしながら、GaNは化学的に非常に不安定であるため、CMP工程での化学的作用による加工変質層の除去効果が非常に小さくなる。すなわち、図2に示す従来の表面加工処理では、CMP工程(ステップS23)での研磨速度が遅いため、加工変質層を完全に除去するためには長時間を要することとなり、生産性が低下してしまう。
また、特許文献1〜7に記載の技術は、GaN系半導体基板の表面加工処理に要する時間を短縮化するという目的で気相エッチング工程を導入しているわけではなく、開示されている気相エッチングの条件も表面加工処理時間短縮化の目的に沿ったものであるとはいえない。
However, since GaN is chemically very unstable, the effect of removing the work-affected layer due to the chemical action in the CMP process becomes very small. That is, in the conventional surface processing shown in FIG. 2, since the polishing rate in the CMP step (step S23) is slow, it takes a long time to completely remove the work-affected layer, resulting in a decrease in productivity. End up.
In addition, the techniques described in Patent Documents 1 to 7 do not introduce a vapor phase etching process for the purpose of shortening the time required for the surface processing of the GaN-based semiconductor substrate, but disclose the vapor phase disclosed therein. The etching conditions are not in line with the purpose of shortening the surface processing time.

本発明は、上記課題を解決するためになされたもので、表面加工処理の所要時間を大幅に短縮化して生産性を向上できるGaN系半導体基板の製造方法を提供することを目的とする。   The present invention has been made to solve the above-described problems, and an object of the present invention is to provide a method for manufacturing a GaN-based semiconductor substrate that can significantly reduce the time required for surface processing and improve productivity.

請求項1に記載の発明は、GaN系半導体基板の表面に対して機械的研磨を行う第1工程と、
前記第1工程後に、前記GaN系半導体基板表面に対して化学的気相エッチングを行う第2工程と、を備えることを特徴とするGaN系半導体基板の製造方法である。
The invention according to claim 1 is a first step of performing mechanical polishing on the surface of the GaN-based semiconductor substrate;
And a second step of performing chemical vapor etching on the surface of the GaN-based semiconductor substrate after the first step.

請求項2に記載の発明は、請求項1に記載のGaN系半導体基板の製造方法において、前記第2工程の後に、前記GaN系半導体基板表面に対して化学機械的研磨を行う第3工程を備えることを特徴とする。   According to a second aspect of the present invention, in the method for manufacturing a GaN-based semiconductor substrate according to the first aspect, a third step of performing chemical mechanical polishing on the surface of the GaN-based semiconductor substrate after the second step is performed. It is characterized by providing.

請求項3に記載の発明は、請求項1又は2に記載のGaN系半導体基板の製造方法において、前記第2工程は、ハロゲン、水素、又はこれらの化合物を1つ以上含有するエッチングガスによって行われることを特徴とする。   According to a third aspect of the present invention, in the method for manufacturing a GaN-based semiconductor substrate according to the first or second aspect, the second step is performed with an etching gas containing one or more of halogen, hydrogen, or a compound thereof. It is characterized by being.

請求項4に記載の発明は、請求項1から3の何れか一項に記載のGaN系半導体基板の製造方法において、前記第2工程でのエッチング量が0.1〜20μmであることを特徴とする。   Invention of Claim 4 is a manufacturing method of the GaN-type semiconductor substrate as described in any one of Claim 1 to 3, The etching amount in the said 2nd process is 0.1-20 micrometers. And

請求項5に記載の発明は、請求項1から4の何れか一項に記載のGaN系半導体基板の製造方法において、前記第2工程でのエッチング温度が500〜1000℃であることを特徴とする。   Invention of Claim 5 is a manufacturing method of the GaN-type semiconductor substrate as described in any one of Claim 1 to 4, The etching temperature in the said 2nd process is 500-1000 degreeC, It is characterized by the above-mentioned. To do.

請求項6に記載の発明は、請求項1から5の何れか一項に記載のGaN系半導体基板の製造方法において、前記第2工程でのエッチング時間が1〜600分であることを特徴とする。   The invention according to claim 6 is the method for producing a GaN-based semiconductor substrate according to any one of claims 1 to 5, wherein the etching time in the second step is 1 to 600 minutes. To do.

本発明によれば、機械的研磨工程後に残存する加工変質層を化学的気相エッチング(CVE:Chemical Vapor Etching)工程により効率的に除去することができるので、GaN系半導体基板の表面加工処理の所要時間が大幅に短縮化される。したがって、GaN系半導体基板の生産性が格段に向上する。   According to the present invention, the work-affected layer remaining after the mechanical polishing process can be efficiently removed by a chemical vapor etching (CVE) process, so that the surface processing of the GaN-based semiconductor substrate can be performed. The required time is greatly shortened. Accordingly, the productivity of the GaN-based semiconductor substrate is significantly improved.

実施形態に係る表面加工処理を示す図である。It is a figure which shows the surface processing process which concerns on embodiment. 従来の表面加工処理の一例を示す図である。It is a figure which shows an example of the conventional surface processing. エッチング量と表面粗さの劣化量との関係を示す図である。It is a figure which shows the relationship between the etching amount and the deterioration amount of surface roughness. エッチング温度とエッチング速度との関係を示す図である。It is a figure which shows the relationship between etching temperature and an etching rate. CVE装置の概略図を示す図である。It is a figure which shows the schematic of a CVE apparatus.

以下、本発明の実施の形態を図面に基づいて詳細に説明する。本実施形態では、GaN系半導体基板の一例として、NGO基板上に、HVPE法によりGaN厚膜を成長させて得られたGaN基板の表面加工処理について説明する。   Hereinafter, embodiments of the present invention will be described in detail with reference to the drawings. In the present embodiment, as an example of a GaN-based semiconductor substrate, surface processing of a GaN substrate obtained by growing a GaN thick film on an NGO substrate by HVPE will be described.

図1は、本実施形態に係る表面加工処理を示す図である。
図1に示すように、まず、研削工程(ステップS11)において、GaN基板の表裏面に対して、砥石を用いた機械的研磨(粗研磨)を行う。この研削工程では、GaN基板の寸法(例えばGaN基板の厚さ)が所定範囲となるように制御される。このとき、GaN基板には機械的エネルギーが加わるため、基板表層近傍には加工変質層が厚く形成される。
FIG. 1 is a diagram showing surface processing according to the present embodiment.
As shown in FIG. 1, first, in the grinding step (step S11), mechanical polishing (rough polishing) using a grindstone is performed on the front and back surfaces of the GaN substrate. In this grinding process, the dimensions of the GaN substrate (for example, the thickness of the GaN substrate) are controlled to be within a predetermined range. At this time, since mechanical energy is applied to the GaN substrate, a work-affected layer is formed thick in the vicinity of the substrate surface layer.

次に、研削工程後のラッピング工程(ステップS12)において、GaN基板表面に対して、研削工程で用いた砥石よりも粒径の細かい細砥粒を用いた機械的研磨(中間研磨)を行う。このラッピング工程では、段階的に細粒径の砥粒を用いた機械的研磨により、GaN基板の表面粗さが良化される。ラッピング工程では、研削工程で生じた加工変質層が除去される一方で、GaN基板には機械的エネルギーが加わるため新たに加工変質層が形成されることとなる。   Next, in the lapping process (step S12) after the grinding process, mechanical polishing (intermediate polishing) is performed on the GaN substrate surface using fine abrasive grains having a particle diameter smaller than that of the grindstone used in the grinding process. In this lapping process, the surface roughness of the GaN substrate is improved by mechanical polishing using fine grains of abrasive grains in stages. In the lapping process, the work-affected layer generated in the grinding process is removed, while mechanical energy is applied to the GaN substrate, so that a new work-affected layer is formed.

次に、機械的研磨工程後のCVE工程(ステップS13)では、GaN基板表面に対して化学的気相エッチングを行う。このCVE工程により、ラッピング工程後に残存している加工変質層を効率的に除去することができる。従来はラッピング工程後に残存している加工変質層をCMP工程により除去していたため長時間を要していたが、CVE工程では短時間で同等の加工変質層を完全に除去することができる。   Next, in the CVE process (step S13) after the mechanical polishing process, chemical vapor etching is performed on the surface of the GaN substrate. By this CVE process, the work-affected layer remaining after the lapping process can be efficiently removed. Conventionally, since the work-affected layer remaining after the lapping process is removed by the CMP process, a long time is required. However, the equivalent work-affected layer can be completely removed in a short time in the CVE process.

ここで、化学的気相エッチングとは、ハロゲン、水素、又はこれらの化合物からなる反応性エッチングガス(例えば、塩素ガス、塩化水素ガス)により、GaN基板表面を化学的にエッチングする手法である。CVE工程は、反応管内にGaN基板を配置した状態で、エッチングガスを導入可能な構成を有する装置(例えばHVPE装置)を用いて行うことができる。   Here, the chemical vapor etching is a method of chemically etching the GaN substrate surface with a reactive etching gas (for example, chlorine gas, hydrogen chloride gas) made of halogen, hydrogen, or a compound thereof. The CVE process can be performed using an apparatus (for example, an HVPE apparatus) having a configuration capable of introducing an etching gas in a state where a GaN substrate is disposed in the reaction tube.

図3に、CVE工程によるエッチング量とGaN基板の表面粗さの劣化量との関係を示す。ここで、GaN基板の表面粗さの劣化量とは、
(CVE後の表面粗さ)−(CVE前の表面粗さ)
の意味である。図3より、CVE工程におけるエッチング量が20μm超であると、GaN基板の表面粗さの劣化量が140nm以上となり、大きく劣化するため、CMP工程で表面粗さを良化するのに長時間を要してしまうことが分かる。一方、CVE工程におけるエッチング量が0.1μm未満であると、ラッピング工程後に残存している加工変質層が除去出来ていない場所がしばしば部分的に発生するため、CMP工程でこれらを予防的に念入りに除去せざるを得なくなり、結果的にCMP工程の所要時間が著しく長くなる。したがって、CVE工程におけるエッチング量は、0.1〜20μmであることが望ましい。
また、表面荒れを抑制する目的でCVEでのエッチングガスに加えGaのハロゲン化ガスを微量添加しても良い。
なお、CMP工程の所要時間を短くするためには、CVE工程後の表面粗さが100nm以下となっていることが望ましい。
FIG. 3 shows the relationship between the etching amount by the CVE process and the deterioration amount of the surface roughness of the GaN substrate. Here, the deterioration amount of the surface roughness of the GaN substrate is
(Surface roughness after CVE)-(Surface roughness before CVE)
Is the meaning. As shown in FIG. 3, when the etching amount in the CVE process exceeds 20 μm, the deterioration amount of the surface roughness of the GaN substrate becomes 140 nm or more and greatly deteriorates. Therefore, it takes a long time to improve the surface roughness in the CMP process. You can see that it is necessary. On the other hand, if the etching amount in the CVE process is less than 0.1 μm, there are often places where the work-affected layer remaining after the lapping process cannot be removed. As a result, the time required for the CMP process is significantly increased. Therefore, the etching amount in the CVE process is desirably 0.1 to 20 μm.
Further, in order to suppress the surface roughness, a small amount of Ga halide gas may be added in addition to the etching gas in CVE.
In order to shorten the time required for the CMP process, the surface roughness after the CVE process is desirably 100 nm or less.

図4に、上記CVE工程におけるエッチング温度とエッチング速度との関係を示す。図4より、CVE工程におけるエッチング温度が500℃未満であると、エッチング速度が著しく遅くなるため、CVE工程の所要時間が長くなる。一方、エッチング温度が1000℃超であると、エッチング速度が400μm/hを超えてしまい著しく速くなるため、CVE工程でのエッチング量を適正に制御することが困難となることが分かる。したがって、CVE工程におけるエッチング温度は、500〜1000℃であることが望ましい。   FIG. 4 shows the relationship between the etching temperature and the etching rate in the CVE process. As shown in FIG. 4, when the etching temperature in the CVE process is less than 500 ° C., the etching rate is remarkably slow, so that the time required for the CVE process becomes long. On the other hand, when the etching temperature is higher than 1000 ° C., the etching rate exceeds 400 μm / h, and the etching rate is remarkably increased, so that it is difficult to properly control the etching amount in the CVE process. Therefore, the etching temperature in the CVE process is desirably 500 to 1000 ° C.

また、CVE工程におけるエッチング時間が1分未満だと、エッチングによる効果が現れず、後工程の加工時間を短縮することができないので、全体の加工時間は却って長くなってしまう。一方、エッチング時間が600分を超える場合、熱変質層が形成される恐れがある。GaN基板は窒素の解離圧が極めて高いので、0.1MPa,500℃程度の雰囲気においても、600分を超えるような長時間で暴露された場合、表層に窒素の解離蒸発が生じ、GaN基板表面には熱変質層と呼ばれる欠陥が形成されることがある。そして、熱変質層が形成されると、基板表面における表面粗さが増大し、後工程のCMP時間が増加してしまい、処理に要する時間を短縮化するという目的に沿わないだけでなく、ストイキオメトリーのアンバランスにより、GaN基板を用いて作製する電子デバイスの性能を悪化させる原因となる。したがって、CVE工程において、生産性が損なわれない範囲でエッチング量を適正に制御するためには、CVE工程におけるエッチング時間は1〜600分であることが望ましい。   On the other hand, if the etching time in the CVE process is less than 1 minute, the effect of etching does not appear and the processing time in the subsequent process cannot be shortened, so that the entire processing time becomes longer. On the other hand, when the etching time exceeds 600 minutes, a thermally deteriorated layer may be formed. Since the dissociation pressure of nitrogen is extremely high in the GaN substrate, the dissociative evaporation of nitrogen occurs on the surface layer when exposed for a long time exceeding 600 minutes even in an atmosphere of about 0.1 MPa and 500 ° C., and the surface of the GaN substrate In some cases, a defect called a heat-affected layer is formed. When the heat-affected layer is formed, the surface roughness on the substrate surface increases, and the CMP time in the subsequent process increases, which not only does not meet the purpose of shortening the time required for processing, Due to the imbalance of the equimetry, the performance of the electronic device manufactured using the GaN substrate is deteriorated. Therefore, in the CVE process, it is desirable that the etching time in the CVE process is 1 to 600 minutes in order to appropriately control the etching amount within a range where productivity is not impaired.

次に、CVE工程後のCMP工程(ステップS14)において、GaN基板表面に対して、ラッピング工程(ステップS12)で用いた砥粒よりも粒径の細かい極細砥粒を用いた化学機械的研磨(仕上研磨)を行う。このCMP工程では、極細砥粒の化学的作用により機械的研磨効果が増大されるので、加工変質層が形成されることなく、表面粗さがさらに良化される。また、CVE工程において加工変質層はほとんど除去されるので、CMP工程は所望の表面粗さとなる程度に行われればよい。したがって、CMP工程の所要時間は従来と比較して大幅に短縮化される。   Next, in the CMP process (step S14) after the CVE process, chemical mechanical polishing using ultrafine abrasive grains having a finer grain size than the abrasive grains used in the lapping process (step S12) is performed on the surface of the GaN substrate (step S12). Finish polishing). In this CMP step, the mechanical polishing effect is increased by the chemical action of the ultrafine abrasive grains, so that the surface roughness is further improved without forming a work-affected layer. In addition, since the work-affected layer is almost removed in the CVE process, the CMP process may be performed to a desired surface roughness. Therefore, the time required for the CMP process is significantly shortened compared to the conventional method.

このように、実施形態では、GaN基板の表面に対して機械的研磨(ステップS11の研削工程及びステップS12のラッピング工程)を行い、その後にGaN基板に対して化学的気相エッチング(CVE工程)を行う。
この方法によれば、ラッピング工程後に残存する加工変質層を、CVE工程により効率的に除去することができるので、GaN基板の表面加工処理に要する時間が大幅に短縮化される。したがって、GaN基板の生産性が格段に向上する。
Thus, in the embodiment, mechanical polishing (the grinding process in step S11 and the lapping process in step S12) is performed on the surface of the GaN substrate, and then chemical vapor etching (CVE process) is performed on the GaN substrate. I do.
According to this method, since the work-affected layer remaining after the lapping process can be efficiently removed by the CVE process, the time required for the surface processing of the GaN substrate is greatly shortened. Therefore, the productivity of the GaN substrate is significantly improved.

また、実施形態では、CVE工程後にCMP工程を行うので、GaN基板の表面粗さをさらに良化することができる。仮に、CVE工程後にGaN基板の表面状態が悪化していても、CMP工程を行うことで所望の表面状態が実現される。   In the embodiment, since the CMP process is performed after the CVE process, the surface roughness of the GaN substrate can be further improved. Even if the surface state of the GaN substrate deteriorates after the CVE step, the desired surface state is realized by performing the CMP step.

[実施例1]
実施例1では、HVPE法によりNGO基板上にGaN厚膜を成長させ、NGO基板を除去して得られたGaN基板を用いて、表面加工処理を行った。
[Example 1]
In Example 1, a GaN thick film was grown on the NGO substrate by the HVPE method, and surface processing was performed using the GaN substrate obtained by removing the NGO substrate.

まず、平面研削にてGaN基板の表裏面を研削し、基板厚さを約500μmとした(研削工程)。
次に、研削工程で用いた砥石よりも粒径の細かい細砥粒を用いて2段階のラッピングを行った(第1ラッピング工程、第2ラッピング工程)。第1ラッピング工程及び第2ラッピング工程についての詳細は以下の通りである。
First, the front and back surfaces of the GaN substrate were ground by surface grinding so that the substrate thickness was about 500 μm (grinding process).
Next, two-stage lapping was performed using fine abrasive grains having a particle diameter smaller than that of the grindstone used in the grinding process (first lapping process and second lapping process). Details of the first lapping process and the second lapping process are as follows.

(第1ラッピング工程)
研磨装置:ロジテック社製 LP−50
研磨剤:SiCスラリー
砥粒(SiC)平均粒径:8μm
定盤回転数:60rpm
加工圧:300g/cm2
研磨剤流量:7ml/min
研磨時間:2時間
研磨量:20μm
(First lapping process)
Polishing equipment: LP-50 made by Logitec
Abrasive: SiC slurry Abrasive grain (SiC) average particle size: 8 μm
Plate rotation speed: 60rpm
Processing pressure: 300 g / cm 2
Abrasive flow rate: 7ml / min
Polishing time: 2 hours Polishing amount: 20 μm

(第2ラッピング工程)
研磨装置:ロジテック社製 LP−50
研磨剤:多結晶ダイヤモンドスラリー
砥粒(多結晶ダイヤ)平均粒径:1μm
定盤回転数:60rpm
加工圧:300g/cm2
研磨剤流量:4ml/min
研磨時間:4時間
研磨量:9μm
(Second wrapping process)
Polishing equipment: LP-50 made by Logitec
Abrasive: Polycrystalline diamond slurry Abrasive grains (polycrystalline diamond) Average particle diameter: 1 μm
Plate rotation speed: 60rpm
Processing pressure: 300 g / cm 2
Abrasive flow rate: 4ml / min
Polishing time: 4 hours Polishing amount: 9 μm

第1ラッピング工程では、GaN基板が20μm研磨され、基板厚さが480μmとなった。また、第2ラッピング工程では、GaN基板が9μm研磨され、基板厚さが471μmとなった。   In the first lapping step, the GaN substrate was polished by 20 μm, and the substrate thickness became 480 μm. In the second lapping step, the GaN substrate was polished by 9 μm, and the substrate thickness was 471 μm.

次に、GaN基板の表面に対して化学的気相エッチングを行った(CVE工程)。CVE装置の概略図を図5に示す。外周に加熱用のヒータ1が設けられた円筒状の耐熱性反応管2の内部には基板3を載置するためのサセプター5が設けられ、反応管2の一端(図では右側)より2本のガス供給ノズル4が反応管の中央へ向かって延設されており、ガス供給ノズル4からサセプター5上の基板表面へ反応ガスを流すことができるように構成されている。
CVE工程についての詳細は以下の通りである。CVE工程では、加工変質層が完全に除去されるように、すなわち実施例1の場合においてはGaN基板が4μmエッチングされ、基板厚さが467μmとなるように、エッチング時間を調整した。
Next, chemical vapor etching was performed on the surface of the GaN substrate (CVE process). A schematic diagram of the CVE apparatus is shown in FIG. Inside the cylindrical heat-resistant reaction tube 2 provided with a heater 1 for heating on the outer periphery, a susceptor 5 for placing the substrate 3 is provided, and two from one end (right side in the figure) of the reaction tube 2. The gas supply nozzle 4 is extended toward the center of the reaction tube so that the reaction gas can flow from the gas supply nozzle 4 to the substrate surface on the susceptor 5.
Details of the CVE process are as follows. In the CVE process, the etching time was adjusted so that the work-affected layer was completely removed, that is, in the case of Example 1, the GaN substrate was etched by 4 μm and the substrate thickness was 467 μm.

(CVE工程)
反応管:石英製、φ94mm
ガス流量:塩化水素100sccm、水素1000sccm
エッチング温度:700℃
エッチング時間:60分
(CVE process)
Reaction tube: Quartz, φ94mm
Gas flow rate: hydrogen chloride 100sccm, hydrogen 1000sccm
Etching temperature: 700 ° C
Etching time: 60 minutes

次に、CVE工程で生じた表面荒れを所望の表面粗さにするため化学機械的研磨を行った(CMP工程)。一般的にCVEでのエッチング量が増加するに従いCMPでの研磨量は多くなる。実施例1におけるCMP工程の詳細は以下の通りである。   Next, chemical mechanical polishing was performed to make the surface roughness generated in the CVE process a desired surface roughness (CMP process). In general, the amount of polishing by CMP increases as the amount of etching by CVE increases. Details of the CMP process in Example 1 are as follows.

(CMP工程)
研磨装置:ロジテック社製 LP−50
研磨パッド:ニッタハース社製 SUBA600
研磨剤:コロイダルシリカスラリー
砥粒(コロイダルシリカ)平均粒径:40nm
定盤回転数:60rpm
加工圧:300g/cm2
研磨剤流量:30ml/min
研磨時間:6時間
研磨量:1μm
上述した実施例での表面加工処理(ラッピング工程、CVE工程、CMP工程)では、総研磨量(エッチング量を含む)が34μmであり、加工時間は13時間であった。
(CMP process)
Polishing equipment: LP-50 made by Logitec
Polishing pad: SUBA600 manufactured by Nitta Haas
Abrasive: Colloidal silica slurry Abrasive grains (colloidal silica) Average particle diameter: 40 nm
Plate rotation speed: 60rpm
Processing pressure: 300g / cm2
Abrasive flow rate: 30ml / min
Polishing time: 6 hours Polishing amount: 1 μm
In the surface processing (lapping process, CVE process, CMP process) in the above-described embodiment, the total polishing amount (including the etching amount) was 34 μm, and the processing time was 13 hours.

[実施例2]
実施例1と同様の工程にて、CVE工程のみを以下の条件にて行った。
(CVE工程)
ガス流量:塩素100sccm、水素1000sccm
エッチング温度:850℃
エッチング時間:60分
[Example 2]
In the same process as in Example 1, only the CVE process was performed under the following conditions.
(CVE process)
Gas flow rate: chlorine 100sccm, hydrogen 1000sccm
Etching temperature: 850 ° C
Etching time: 60 minutes

[実施例3]
実施例1と同様の工程にて、CVE工程のみを以下の条件にて行った。
(CVE工程)
ガス流量:臭化水素100sccm、水素1000sccm
エッチング温度:700℃
エッチング時間:90分
[Example 3]
In the same process as in Example 1, only the CVE process was performed under the following conditions.
(CVE process)
Gas flow rate: hydrogen bromide 100sccm, hydrogen 1000sccm
Etching temperature: 700 ° C
Etching time: 90 minutes

[実施例4]
実施例1と同様の工程にて、CVE工程およびCMP工程のみを以下の条件にて行った。
(CVE工程)
ガス流量:塩化水素100sccm、水素1000sccm、塩化ガリウム1sccm
エッチング温度:700℃
エッチング時間:60分
(CMP工程)
研磨装置:ロジテック社製 LP−50
研磨パッド:ニッタハース社製 SUBA600
研磨剤:コロイダルシリカスラリー
砥粒(コロイダルシリカ)平均粒径:40nm
定盤回転数:60rpm
加工圧:300g/cm2
研磨剤流量:30ml/min
研磨時間:4時間
研磨量:1μm未満
実施例4については、微量の塩化ガリウムガスの添加によりCVEでの表面荒れが抑制され、その後の平坦化を目的としたCMP工程での時間が実施例1〜3よりも短縮することが出来た。
[Example 4]
In the same process as in Example 1, only the CVE process and the CMP process were performed under the following conditions.
(CVE process)
Gas flow rate: hydrogen chloride 100 sccm, hydrogen 1000 sccm, gallium chloride 1 sccm
Etching temperature: 700 ° C
Etching time: 60 minutes (CMP process)
Polishing equipment: LP-50 made by Logitec
Polishing pad: SUBA600 manufactured by Nitta Haas
Abrasive: Colloidal silica slurry Abrasive grains (colloidal silica) Average particle diameter: 40 nm
Plate rotation speed: 60rpm
Processing pressure: 300g / cm2
Abrasive flow rate: 30ml / min
Polishing time: 4 hours Polishing amount: less than 1 μm In Example 4, the surface roughness in CVE is suppressed by adding a small amount of gallium chloride gas, and the time in the CMP process for the purpose of subsequent planarization is described in Example 1. It was possible to shorten it to ~ 3.

[比較例]
比較例では、GaN基板の表面加工処理において、CVE工程を行っていない点が実施例と異なる。すなわち、実施例と同様に、HVPE法によりNGO基板上にGaN厚膜を成長させ、NGO基板を除去して得られたGaN基板を用いて、研削工程及びラッピング工程を行った。研削工程後の基板厚さは約500μmで、ラッピング工程後の基板厚さは471μmであった。
[Comparative example]
The comparative example is different from the example in that the CVE process is not performed in the surface processing of the GaN substrate. That is, as in the example, a GaN thick film was grown on the NGO substrate by the HVPE method, and the GaN substrate obtained by removing the NGO substrate was used to perform a grinding process and a lapping process. The substrate thickness after the grinding process was about 500 μm, and the substrate thickness after the lapping process was 471 μm.

次に、GaN基板の表面に対して化学機械的研磨を行った(CMP工程)。CMP工程の詳細は実施例とほぼ同様である。比較例では、加工変質層が完全に除去されるように、すなわちGaN基板が4μm研磨され、基板厚さが467μmとなるように、研磨時間を40時間とした。つまり、比較例では、CMP工程の所要時間が、実施例に比較して6倍以上となった。
上述した比較例での表面加工処理(ラッピング工程、CMP工程)では、総研磨量が33μmであり、加工時間は46時間であった。
Next, chemical mechanical polishing was performed on the surface of the GaN substrate (CMP process). The details of the CMP process are almost the same as in the embodiment. In the comparative example, the polishing time was 40 hours so that the work-affected layer was completely removed, that is, the GaN substrate was polished by 4 μm and the substrate thickness was 467 μm. That is, in the comparative example, the time required for the CMP process is 6 times or more that of the example.
In the surface processing treatment (lapping step, CMP step) in the comparative example described above, the total polishing amount was 33 μm, and the processing time was 46 hours.

表1に、実施例及び比較例における表面加工条件とGaN基板の特性を示す。表1に示すXRD半値幅はラッピング工程後のGaN基板のXRD半値幅を基準としたときの相対値で、表面粗さRaは基板面内の任意の1点の測定値である。
表1に示すように、実施例と比較例では、表面加工処理における加工量、得られたGaN基板の結晶性及び表面粗さはほぼ同等のレベルとなっている。すなわち、実施例では、比較例による表面加工処理で得られるGaN基板と同等の性状を実現するにあたり、加工時間を大幅に短縮できた。
Table 1 shows surface processing conditions and characteristics of the GaN substrate in Examples and Comparative Examples. The XRD full width at half maximum shown in Table 1 is a relative value with reference to the XRD full width at half maximum of the GaN substrate after the lapping process, and the surface roughness Ra is a measured value at an arbitrary point in the substrate plane.
As shown in Table 1, in the example and the comparative example, the processing amount in the surface processing, the crystallinity of the obtained GaN substrate, and the surface roughness are substantially equal. That is, in the example, the processing time can be greatly shortened in realizing the same properties as the GaN substrate obtained by the surface processing according to the comparative example.

Figure 2012178377
Figure 2012178377

以上、本発明者によってなされた発明を実施形態に基づいて具体的に説明したが、本発明は上記実施形態に限定されるものではなく、その要旨を逸脱しない範囲で変更可能である。
例えば、実施形態では、GaN基板の表面加工処理について説明したが、GaN以外のGaN系半導体基板の表面加工処理においても本発明を適用することができる。ここで、GaN以外のGaN系半導体とは、InxGayAl1-x-yN(0≦x+y≦1、0≦x≦1、0≦y≦1)で表される化合物半導体であり、例えば、InGaN、AlGaN、InGaAlN等がある。
As mentioned above, although the invention made by this inventor was concretely demonstrated based on embodiment, this invention is not limited to the said embodiment, It can change in the range which does not deviate from the summary.
For example, in the embodiment, the surface processing of the GaN substrate has been described, but the present invention can also be applied to the surface processing of a GaN-based semiconductor substrate other than GaN. Here, the GaN-based semiconductor other than GaN is a compound semiconductor represented by In x Ga y Al 1-xy N (0 ≦ x + y ≦ 1, 0 ≦ x ≦ 1, 0 ≦ y ≦ 1). InGaN, AlGaN, InGaAlN, and the like.

また、実施形態では、CVE工程後にCMP工程を行うようにしているが、CVE工程後のGaN基板の表面状態が所望の状態となっている場合には、表面加工処理においてCMP工程を省略してもよい。
また、実施例では、CVE工程で加工変質層を完全に除去するようにしているが、加工変質層の一部をCMP工程で除去する(つまりCVE工程後にCMP工程での研磨量相当分だけ加工変質層を残存させる)ようにしてもよい。これにより、表面加工処理に要する時間をさらに短縮することができる。
In the embodiment, the CMP process is performed after the CVE process. However, when the surface state of the GaN substrate after the CVE process is in a desired state, the CMP process is omitted in the surface processing. Also good.
In the embodiment, the work-affected layer is completely removed by the CVE process, but a part of the work-affected layer is removed by the CMP process (that is, after the CVE process, the work is equivalent to the polishing amount in the CMP process). The altered layer may be left). Thereby, the time required for the surface processing can be further shortened.

なお、今回開示された実施の形態はすべての点で例示であって制限的なものではないと考えられるべきである。本発明の範囲は上記した説明ではなくて特許請求の範囲によって示され、特許請求の範囲と均等の意味および範囲内でのすべての変更が含まれることが意図される。   The embodiment disclosed this time should be considered as illustrative in all points and not restrictive. The scope of the present invention is defined by the terms of the claims, rather than the description above, and is intended to include any modifications within the scope and meaning equivalent to the terms of the claims.

Claims (6)

GaN系半導体基板の表面に対して機械的研磨を行う第1工程と、
前記第1工程後に、前記GaN系半導体基板表面に対して化学的気相エッチングを行う第2工程と、を備えることを特徴とするGaN系半導体基板の製造方法。
A first step of mechanically polishing the surface of the GaN-based semiconductor substrate;
A method of manufacturing a GaN-based semiconductor substrate, comprising: a second step of performing chemical vapor etching on the surface of the GaN-based semiconductor substrate after the first step.
前記第2工程の後に、前記GaN系半導体基板表面に対して化学機械的研磨を行う第3工程を備えることを特徴とする請求項1に記載のGaN系半導体基板の製造方法。   The method for manufacturing a GaN-based semiconductor substrate according to claim 1, further comprising a third step of performing chemical mechanical polishing on the surface of the GaN-based semiconductor substrate after the second step. 前記第2工程は、ハロゲン、水素、又はこれらの化合物を1つ以上含有するエッチングガスによって行われることを特徴とする請求項1又は2に記載のGaN系半導体基板の製造方法。   3. The method of manufacturing a GaN-based semiconductor substrate according to claim 1, wherein the second step is performed by an etching gas containing one or more of halogen, hydrogen, or a compound thereof. 前記第2工程でのエッチング量が0.1〜20μmであることを特徴とする請求項1から3の何れか一項に記載のGaN系半導体基板の製造方法。   The method for manufacturing a GaN-based semiconductor substrate according to any one of claims 1 to 3, wherein an etching amount in the second step is 0.1 to 20 µm. 前記第2工程でのエッチング温度が500〜1000℃であることを特徴とする請求項1から4の何れか一項に記載のGaN系半導体基板の製造方法。   The method for producing a GaN-based semiconductor substrate according to any one of claims 1 to 4, wherein an etching temperature in the second step is 500 to 1000 ° C. 前記第2工程でのエッチング時間が1〜600分であることを特徴とする請求項1から5の何れか一項に記載のGaN系半導体基板の製造方法。   6. The method for producing a GaN-based semiconductor substrate according to claim 1, wherein the etching time in the second step is 1 to 600 minutes.
JP2011039162A 2011-02-25 2011-02-25 METHOD FOR MANUFACTURING GaN-BASED SEMICONDUCTOR SUBSTRATE Withdrawn JP2012178377A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2011039162A JP2012178377A (en) 2011-02-25 2011-02-25 METHOD FOR MANUFACTURING GaN-BASED SEMICONDUCTOR SUBSTRATE

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2011039162A JP2012178377A (en) 2011-02-25 2011-02-25 METHOD FOR MANUFACTURING GaN-BASED SEMICONDUCTOR SUBSTRATE

Publications (1)

Publication Number Publication Date
JP2012178377A true JP2012178377A (en) 2012-09-13

Family

ID=46980064

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2011039162A Withdrawn JP2012178377A (en) 2011-02-25 2011-02-25 METHOD FOR MANUFACTURING GaN-BASED SEMICONDUCTOR SUBSTRATE

Country Status (1)

Country Link
JP (1) JP2012178377A (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2015119087A (en) * 2013-12-19 2015-06-25 古河機械金属株式会社 Method for manufacturing nitride semiconductor substrate with mark

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2015119087A (en) * 2013-12-19 2015-06-25 古河機械金属株式会社 Method for manufacturing nitride semiconductor substrate with mark

Similar Documents

Publication Publication Date Title
EP2912681B1 (en) Method of fabricating flat sic semiconductor substrate
JP6237848B2 (en) Method for manufacturing silicon carbide single crystal substrate for epitaxial silicon carbide wafer and silicon carbide single crystal substrate for epitaxial silicon carbide wafer
JP5159824B2 (en) Method for manufacturing a wafer comprising a silicon single crystal substrate having a front surface and a back surface and a layer of SiGe deposited on said front surface
US11261539B2 (en) Method for manufacturing reformed sic wafer, epitaxial layer-attached sic wafer, method for manufacturing same, and surface treatment method
Deng et al. Plasma-assisted polishing of gallium nitride to obtain a pit-free and atomically flat surface
JP5304713B2 (en) Silicon carbide single crystal substrate, silicon carbide epitaxial wafer, and thin film epitaxial wafer
JP4321595B2 (en) Method for producing group III-V compound semiconductor substrate
TWI699818B (en) Wafers having iii-nitride and diamond layer and method of manufacturing the same
CN105755534A (en) Substrate, semiconductor device, and method of manufacturing the same
CN107709635A (en) The manufacture method of epi-taxial silicon carbide single crystal wafers
JP2009218575A (en) Method of manufacturing semiconductor substrate
JP2006328455A (en) Epitaxial silicon carbide single crystal substrate and manufacturing method thereof
JP5786759B2 (en) Method for manufacturing epitaxial silicon carbide wafer
WO2020022415A1 (en) SiC WAFER MANUFACTURING METHOD
JP2006060069A (en) Surface treatment method of AlN crystal, AlN crystal substrate, AlN crystal substrate with epitaxial layer, and semiconductor device
JP4427472B2 (en) Method for manufacturing SiC single crystal substrate
EP3112504B1 (en) Method for producing epitaxial silicon carbide wafer
JP2012178377A (en) METHOD FOR MANUFACTURING GaN-BASED SEMICONDUCTOR SUBSTRATE
JP2009190936A (en) Method for producing group III nitride crystal
JP2012232884A (en) Nitride semiconductor substrate, manufacturing method therefor and device employing the same
JP6415360B2 (en) Method for manufacturing silicon carbide single crystal substrate
JP2012204569A (en) Substrate of group iii metal nitride having non-polar surface processed
JP2016069205A (en) Manufacturing method of nitride semiconductor substrate
CN106711023A (en) III-group nitride substrate and preparation method thereof

Legal Events

Date Code Title Description
A300 Withdrawal of application because of no request for examination

Free format text: JAPANESE INTERMEDIATE CODE: A300

Effective date: 20140513