JP2012174711A - 半導体装置の製造方法及び半導体装置 - Google Patents
半導体装置の製造方法及び半導体装置 Download PDFInfo
- Publication number
- JP2012174711A JP2012174711A JP2011031984A JP2011031984A JP2012174711A JP 2012174711 A JP2012174711 A JP 2012174711A JP 2011031984 A JP2011031984 A JP 2011031984A JP 2011031984 A JP2011031984 A JP 2011031984A JP 2012174711 A JP2012174711 A JP 2012174711A
- Authority
- JP
- Japan
- Prior art keywords
- package
- semiconductor device
- cutting
- resin
- heat
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L24/33—Structure, shape, material or disposition of the layer connectors after the connecting process of a plurality of layer connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/2612—Auxiliary members for layer connectors, e.g. spacers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
- H01L2224/321—Disposition
- H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
- H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73251—Location after the connecting process on different surfaces
- H01L2224/73265—Layer and wire connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/13—Discrete devices, e.g. 3 terminal devices
- H01L2924/1304—Transistor
- H01L2924/1305—Bipolar Junction Transistor [BJT]
- H01L2924/13055—Insulated gate bipolar transistor [IGBT]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/181—Encapsulation
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)
- Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
- Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
Abstract
【解決手段】半導体装置21は、パッケージ22内に、2組の半導体チップ23及び金属ブロック体28を備え、下面に共通の放熱板24、上面に放熱板25、26を備える。放熱板24の露出面に、前後方向に延びる凹部24aを設ける。半導体装置21の製造にあたっては、半導体チップ23、金属ブロック体28、放熱板24、25、26等を接合し、エポキシ樹脂によりモールドしてパッケージ22を形成する。この後、パッケージ22の下面を、切削ラインCまで切削して放熱板24を露出させる。凹部24aによって放熱板24が分断されるので、放熱板24が深く切削されることを防止できる。
【選択図】図1
Description
まず、図1及び図2を参照して、本発明の第1の実施例について述べる。図1は、本実施例に係る半導体装置21の内部構成(縦断正面図)を示しており、また、図2(a)は、半導体装置21の底面図である。ここで、半導体装置21は、例えばエポキシ樹脂からなるモールド樹脂により横長な薄型矩形ブロック状に構成されたパッケージ22を備え、そのパッケージ22内に、2個の半導体チップ23を図で左右に位置して備えている。さらに、パッケージ22の図で下面に、放熱部材としての共通の放熱板(ヒートシンク)24を備え、パッケージ22の図で上面に、前記各半導体チップ23に対応した2個の放熱板25、26を左右に位置して備えている。
次に、図4及び図5を参照して、本発明の第3の実施例について述べる。この第3の実施例に係る半導体装置41は、エポキシ樹脂等のモールド樹脂層から構成されるパッケージ42内に、半導体チップ23及び金属ブロック体28を、左右に位置して2組備えている。また、パッケージ42の図で下面側には、共通の放熱部材43を備えると共に、図で上面側には、左右に位置して2個の放熱部材44、45を備えている。
図7〜図11は、夫々本発明の第5〜第9の実施例を示すものであり、これら実施例が上記第3の実施例の半導体装置41と異なる点は、放熱部材の露出面側に形成されるスペースとしての溝状の凹部の構成にある。
図12及び図13を参照して、本発明の第10の実施例について述べる。本実施例に係る半導体装置91が、上記第3の実施例の半導体装置41と異なる点は、パッケージ92の構成、及び、図で下面側の放熱部材93の構成にある。即ち、半導体装置91は、後述するパッケージ92内に、半導体チップ23及び金属ブロック体28を左右に位置して2組備えると共に、下面側に共通の放熱部材93を備えると共に、図で上面側には、左右に位置して2個の放熱部材44、45を備えている。これら放熱部材44、45は、金属板49の図で上面に絶縁層50を介して金属層51を設けて構成されている。
Claims (11)
- 半導体チップ(23)及び該半導体チップ(23)に熱的に接続された放熱部材(24、32、43、54)を含む内部構成部品を樹脂モールドしてパッケージ(22、42、53、72、75、78、81、84)を形成する樹脂モールド工程と、
切削用の工具を所定の移動方向に移動させながら前記パッケージ(22、42、53、72、75、78、81、84)の外面を前記放熱部材(24、32、43、54)ごと切削又は研削することにより、該放熱部材(24、32、43、54)を露出させる切削工程とを含む半導体装置(21、31、41、52、71、74、77、80、83)の製造方法において、
前記放熱部材には、予め、その露出側の面を前記移動方向に関して複数に分断するスペース(24a、32a、43a、54a、73a、76a、79a、82a、85a)が形成されており、
前記樹脂モールド工程では、前記スペース(24a、32a、43a、54a、73a、76a、79a、82a、85a)内にモールド樹脂が充填され、
前記切削工程では、前記スペース(24a、32a、43a、54a、73a、76a、79a、82a、85a)を除く部分で、前記放熱部材(24、32、43、54)が露出されることを特徴とする半導体装置の製造方法。 - 前記放熱部材(24)は、金属板から構成されており、該金属板の外面側に前記スペースとしての凹部(24a)が予め形成されていることを特徴とする請求項1記載の半導体装置の製造方法。
- 前記放熱部材(32)は、金属板から構成されており、該金属板に前記スペースとしての貫通穴(32a)が予め形成されていることを特徴とする請求項1記載の半導体装置の製造方法。
- 前記放熱部材(43、54)は、金属板(46、58)と、この金属板(46、58)の外面側全体に位置する絶縁層(47、59)と、この絶縁層(47、59)の更に外面側に位置する金属層(48、60、73、76、79、82、85)とから構成され、前記金属層(48、60、73、76、79、82、85)が、前記絶縁層(47、59)の外面に対し部分的に形成されていないことによって前記スペース(43a、54a、73a、76a、79a、82a、85a)が設けられることを特徴とする請求項1記載の半導体装置の製造方法。
- 前記スペース(24a、32a、43a、54a、73a、76a、82a)は、前記放熱部材(24、32、43、54)の長手方向及び/又は長手方向と直交する方向に延びて形成されていることを特徴とする請求項1ないし4のいずれかに記載の半導体装置の製造方法。
- 前記スペース(24a、32a、43a、54a、73a、76a、82a)は、前記工具の移動方向に対して直角方向に延びて形成されていることを特徴とする請求項1ないし4のいずれかに記載の半導体装置の製造方法。
- 前記スペース(73a、76a、79a、82a)は、複数本が形成されていることを特徴とする請求項5又は6記載の半導体装置の製造方法。
- 少なくとも半導体チップ(23)及び該半導体チップ(23)に熱的に接続された放熱部材(93)を含む内部構成部品を樹脂モールドしてパッケージ(92)を形成する樹脂モールド工程と、
切削用の工具を所定の移動方向に移動させながら前記パッケージ(92)の外面を前記放熱部材(93)ごと切削又は研削することにより、前記放熱部材(93)を露出させる切削工程とを含む半導体装置(91)の製造方法において、
前記樹脂モールド工程は、前記パッケージ(92)の内部に配置されて前記半導体チップ(23)を覆う第1の樹脂層(95)を形成する第1樹脂モールド工程と、
少なくとも前記パッケージ(92)の切削又は研削が行なわれる面に配置され前記第1の樹脂層(95)よりも軟質な樹脂材料から第2の樹脂層(96)を形成する第2樹脂モールド工程との2段階で実行されることを特徴とする半導体装置の製造方法。 - 前記第1の樹脂層(95)と、前記第2の樹脂層(96)とは、同等の樹脂材料に対し、含まれるフィラーの密度を異ならせて構成されることを特徴とする請求項8記載の半導体装置の製造方法。
- 半導体チップ(23)及び該半導体チップ(23)に熱的に接続された放熱部材(24、32、43、54)を、モールド樹脂により一体的にモールドしてパッケージ(22、42、53、72、75、78、81、84)を構成すると共に、そのパッケージ(22、42、53、72、75、78、81、84)の外面に対して切削用の工具を所定の移動方向に移動させながら切削又は研削することによって、前記放熱部材(24、32、43、54)を露出させるようにした半導体装置(21、31、41、52、71、74、77、80、83)において、
前記放熱部材(24、32、43、54)には、その露出側の面を前記移動方向に関して複数に分断するようなスペース(24a、32a、43a、54a、73a、76a、79a、82a、85a)が形成されており、そのスペース(24a、32a、43a、54a、73a、76a、79a、82a、85a)内に前記モールド樹脂が充填された形態とされていることを特徴とする半導体装置。 - 半導体チップ(23)及び該半導体チップ(23)に熱的に接続された放熱部材(93)を、モールド樹脂により一体的にモールドしてパッケージ(92)を構成すると共に、そのパッケージ(92)の外面に対して切削用の工具を所定の移動方向に移動させながら切削又は研削することによって、前記放熱部材(93)を露出させるようにした半導体装置(91)において、
前記モールド樹脂は、前記パッケージ(92)の内部に配置されて前記半導体チップ(23)を覆う第1の樹脂層(95)と、少なくとも前記パッケージ(92)の切削又は研削が行なわれる面に配置され前記第1の樹脂層(95)よりも軟質な第2の樹脂層(96)とを含んでいることを特徴とする半導体装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2011031984A JP5732895B2 (ja) | 2011-02-17 | 2011-02-17 | 半導体装置の製造方法及び半導体装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2011031984A JP5732895B2 (ja) | 2011-02-17 | 2011-02-17 | 半導体装置の製造方法及び半導体装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2012174711A true JP2012174711A (ja) | 2012-09-10 |
JP5732895B2 JP5732895B2 (ja) | 2015-06-10 |
Family
ID=46977399
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2011031984A Expired - Fee Related JP5732895B2 (ja) | 2011-02-17 | 2011-02-17 | 半導体装置の製造方法及び半導体装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP5732895B2 (ja) |
Cited By (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2014154736A (ja) * | 2013-02-11 | 2014-08-25 | Denso Corp | 半導体装置 |
WO2015111202A1 (ja) * | 2014-01-27 | 2015-07-30 | 株式会社日立製作所 | 半導体モジュール |
JP2017098442A (ja) * | 2015-11-26 | 2017-06-01 | 株式会社Soken | 半導体装置及びその製造方法 |
CN106941083A (zh) * | 2015-09-23 | 2017-07-11 | 飞思卡尔半导体公司 | 具有散热片开口的包封半导体装置封装以及其制造方法 |
US9847237B2 (en) | 2014-02-27 | 2017-12-19 | Toyota Jidosha Kabushiki Kaisha | Method and apparatus for manufacturing semiconductor module |
WO2019182216A1 (ko) * | 2018-03-20 | 2019-09-26 | 엘지전자 주식회사 | 양면냉각형 파워 모듈 및 그의 제조 방법 |
KR20210073328A (ko) * | 2019-12-10 | 2021-06-18 | 현대모비스 주식회사 | 양면 냉각 파워 모듈 및 이의 제조방법 |
JP6899980B1 (ja) * | 2020-08-03 | 2021-07-07 | 三菱電機株式会社 | 半導体装置モジュールおよびその製造方法 |
Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS62109345A (ja) * | 1985-11-07 | 1987-05-20 | Nec Corp | 樹脂封止半導体装置 |
JP2007027794A (ja) * | 2003-09-17 | 2007-02-01 | Denso Corp | 半導体装置およびその製造方法 |
JP2007073583A (ja) * | 2005-09-05 | 2007-03-22 | Denso Corp | 半導体装置の製造方法 |
JP2009212302A (ja) * | 2008-03-04 | 2009-09-17 | Denso Corp | 半導体モジュール及びその製造方法 |
JP2009302281A (ja) * | 2008-06-13 | 2009-12-24 | Denso Corp | 半導体装置の製造方法 |
-
2011
- 2011-02-17 JP JP2011031984A patent/JP5732895B2/ja not_active Expired - Fee Related
Patent Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS62109345A (ja) * | 1985-11-07 | 1987-05-20 | Nec Corp | 樹脂封止半導体装置 |
JP2007027794A (ja) * | 2003-09-17 | 2007-02-01 | Denso Corp | 半導体装置およびその製造方法 |
JP2007073583A (ja) * | 2005-09-05 | 2007-03-22 | Denso Corp | 半導体装置の製造方法 |
JP2009212302A (ja) * | 2008-03-04 | 2009-09-17 | Denso Corp | 半導体モジュール及びその製造方法 |
JP2009302281A (ja) * | 2008-06-13 | 2009-12-24 | Denso Corp | 半導体装置の製造方法 |
Cited By (16)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2014154736A (ja) * | 2013-02-11 | 2014-08-25 | Denso Corp | 半導体装置 |
WO2015111202A1 (ja) * | 2014-01-27 | 2015-07-30 | 株式会社日立製作所 | 半導体モジュール |
JP6093455B2 (ja) * | 2014-01-27 | 2017-03-08 | 株式会社日立製作所 | 半導体モジュール |
JPWO2015111202A1 (ja) * | 2014-01-27 | 2017-03-23 | 株式会社日立製作所 | 半導体モジュール |
US9754855B2 (en) | 2014-01-27 | 2017-09-05 | Hitachi, Ltd. | Semiconductor module having an embedded metal heat dissipation plate |
US9847237B2 (en) | 2014-02-27 | 2017-12-19 | Toyota Jidosha Kabushiki Kaisha | Method and apparatus for manufacturing semiconductor module |
CN106941083B (zh) * | 2015-09-23 | 2021-08-06 | 恩智浦美国有限公司 | 具有散热片开口的包封半导体装置封装以及其制造方法 |
CN106941083A (zh) * | 2015-09-23 | 2017-07-11 | 飞思卡尔半导体公司 | 具有散热片开口的包封半导体装置封装以及其制造方法 |
JP2017098442A (ja) * | 2015-11-26 | 2017-06-01 | 株式会社Soken | 半導体装置及びその製造方法 |
WO2019182216A1 (ko) * | 2018-03-20 | 2019-09-26 | 엘지전자 주식회사 | 양면냉각형 파워 모듈 및 그의 제조 방법 |
US11810887B2 (en) | 2018-03-20 | 2023-11-07 | Lg Electronics Inc. | Double-sided cooling type power module and manufacturing method therefor |
KR20210073328A (ko) * | 2019-12-10 | 2021-06-18 | 현대모비스 주식회사 | 양면 냉각 파워 모듈 및 이의 제조방법 |
KR102296270B1 (ko) * | 2019-12-10 | 2021-09-01 | 현대모비스 주식회사 | 양면 냉각 파워 모듈 및 이의 제조방법 |
JP6899980B1 (ja) * | 2020-08-03 | 2021-07-07 | 三菱電機株式会社 | 半導体装置モジュールおよびその製造方法 |
WO2022029843A1 (ja) * | 2020-08-03 | 2022-02-10 | 三菱電機株式会社 | 半導体装置モジュールおよびその製造方法 |
GB2611475A (en) * | 2020-08-03 | 2023-04-05 | Mitsubishi Electric Corp | Semiconductor device module and method for manufacturing same |
Also Published As
Publication number | Publication date |
---|---|
JP5732895B2 (ja) | 2015-06-10 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5732895B2 (ja) | 半導体装置の製造方法及び半導体装置 | |
JP5738226B2 (ja) | 電力用半導体装置モジュール | |
US10811345B2 (en) | Semiconductor device and method of manufacturing the same | |
JP2006147852A (ja) | 半導体装置およびその製造方法ならびに半導体装置の製造装置 | |
CN105518841B (zh) | 具有共同围绕焊料黏结物以防止焊料散布的凹槽的半导体装置 | |
JP4935765B2 (ja) | 半導体装置の製造方法 | |
JP2019071412A (ja) | チップパッケージ | |
JP6350364B2 (ja) | 接続構造体 | |
JP6391527B2 (ja) | パワー半導体モジュール | |
JP4904104B2 (ja) | 半導体装置 | |
JP6155676B2 (ja) | 半導体装置及びその製造方法 | |
CN110858577A (zh) | 半导体装置 | |
KR101255930B1 (ko) | 전력 모듈 패키지 및 그 제조방법 | |
JP2016157880A (ja) | 半導体装置の製造方法および半導体装置 | |
CN102194762A (zh) | 半导体器件及其制造方法 | |
JP4910889B2 (ja) | 半導体装置 | |
JP2015138843A (ja) | 半導体装置及びその製造方法 | |
JPWO2014188632A1 (ja) | 放熱構造を有する半導体装置および半導体装置の積層体 | |
CN110459525B (zh) | 一种具有逆变器的电力系统及其制造方法 | |
JP6358296B2 (ja) | 半導体モジュールの製造方法 | |
JP2007227762A (ja) | 半導体装置及びこれを備えた半導体モジュール | |
JP5273265B2 (ja) | 電力用半導体装置 | |
CN207124188U (zh) | 散热件及具有散热件的芯片封装件 | |
JP2017054855A (ja) | 半導体装置、及び半導体パッケージ | |
JP2008034728A (ja) | 回路装置およびその製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20130726 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20140617 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20140722 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20140917 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20150317 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20150330 |
|
R151 | Written notification of patent or utility model registration |
Ref document number: 5732895 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R151 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
LAPS | Cancellation because of no payment of annual fees |