JP2012146360A - Semiconductor integrated circuit and write processing method - Google Patents
Semiconductor integrated circuit and write processing method Download PDFInfo
- Publication number
- JP2012146360A JP2012146360A JP2011003931A JP2011003931A JP2012146360A JP 2012146360 A JP2012146360 A JP 2012146360A JP 2011003931 A JP2011003931 A JP 2011003931A JP 2011003931 A JP2011003931 A JP 2011003931A JP 2012146360 A JP2012146360 A JP 2012146360A
- Authority
- JP
- Japan
- Prior art keywords
- nonvolatile memory
- write
- external nonvolatile
- types
- writing
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Memory System (AREA)
- Read Only Memory (AREA)
Abstract
【課題】複数種類の外部不揮発性記憶装置に対して、それぞれに適した書込パラメータを自動選択することにより、書込処理が可能な半導体集積回路を提供すること。
【解決手段】複数種類の外部不揮発性記憶装置のそれぞれに対して書込処理を行なうための複数種類の書込パラメータが格納された内部不揮発性記憶回路102と、接続された外部不揮発性記憶装置200の識別情報を取得し、識別情報に基づいて複数種類の書込パラメータから接続された外部不揮発性記憶装置200に適した1つの書込パラメータを選択し、選択された書込パラメータを用いて接続された外部不揮発性記憶装置200に対して書込処理を行なう制御回路101と、を備えた半導体集積回路100。
【選択図】図1A semiconductor integrated circuit capable of performing a writing process by automatically selecting a writing parameter suitable for each of a plurality of types of external nonvolatile memory devices.
An internal nonvolatile memory circuit that stores a plurality of types of write parameters for performing a write process on each of a plurality of types of external nonvolatile memory devices, and a connected external nonvolatile memory device 200 identification information is acquired, one writing parameter suitable for the external nonvolatile memory device 200 connected is selected from a plurality of types of writing parameters based on the identification information, and the selected writing parameter is used. A semiconductor integrated circuit 100, comprising: a control circuit 101 that performs a writing process on the connected external nonvolatile memory device 200.
[Selection] Figure 1
Description
本発明は、半導体集積回路及びこれによる外部不揮発性記憶装置への書込処理方法に関する。 The present invention relates to a semiconductor integrated circuit and a writing processing method to an external nonvolatile memory device using the same.
電子機器のアセンブリメーカは、市販のLSI(Large Scale Integration)チップとシリアルEEPROM(Electrically Erasable Programmable Read-Only Memory)チップとを別々に入手し、両者を組み合わせて所望の電子機器を製造する場合がある。外部不揮発性記憶装置であるシリアルEEPROMには、電子機器の用途等に応じた各種プログラムやデータなどが格納される。そのため、このシリアルEEPROMへの各種プログラムやデータなどの書込処理は、アセンブリメーカが行なうことになる。 An electronic device assembly manufacturer may obtain a commercially available LSI (Large Scale Integration) chip and a serial EEPROM (Electrically Erasable Programmable Read-Only Memory) chip separately and combine them to manufacture a desired electronic device. . A serial EEPROM, which is an external non-volatile storage device, stores various programs, data, and the like corresponding to the use of the electronic device. For this reason, the assembly manufacturer performs writing processing of various programs and data to the serial EEPROM.
ここで、シリアルEEPROMへの書込処理には、書込パラメータが必要となるが、この書込パラメータはシリアルEEPROMの種類などによって異なる。そのため、これまではシリアルEEPROMへの書込処理に際し、アセンブリメーカが書込パラメータを選択もしくは手入力するなどの操作が必要であった。つまり、アセンブリメーカによる手作業が介在するため、人為的ミスが生じるおそれがあった。 Here, a write parameter is required for the writing process to the serial EEPROM, but this write parameter differs depending on the type of the serial EEPROM. For this reason, until now, in the writing process to the serial EEPROM, an operation such as selection or manual input of a writing parameter by an assembly maker has been required. In other words, since manual work by the assembly maker is involved, there is a risk of human error.
これに対し、特許文献1には、EPROMに対する書込パラメータを当該EPROMの所定領域に格納することにより、EPROMに対する書込処理方法を自動設定する技術が開示されている。しかしながら、特許文献1では、EPROMに対する書込パラメータを当該EPROM自身の所定領域に格納するため、その分書換可能なEPROMのメモリ領域が減少してしまう問題があった。 On the other hand, Patent Document 1 discloses a technique for automatically setting a write processing method for an EPROM by storing a write parameter for the EPROM in a predetermined area of the EPROM. However, in Patent Document 1, since the write parameters for the EPROM are stored in a predetermined area of the EPROM itself, there is a problem that the memory area of the rewritable EPROM is reduced accordingly.
特許文献1の問題に対しては、特許文献2に、フラッシュメモリに対する書込パラメータをマスクROMに格納することにより、フラッシュメモリに対する書換処理を最適化する技術が開示されている。 To solve the problem of Patent Document 1, Patent Document 2 discloses a technique for optimizing the rewriting process for the flash memory by storing the write parameters for the flash memory in the mask ROM.
しかしながら、特許文献2では、搭載されるフラッシュメモリに対する書込パラメータのみがマスクROMに格納されている。換言すれば、搭載されるフラッシュメモリの種類に応じて、マスクROMに格納する書込パラメータを変える必要があった。 However, in Patent Document 2, only the write parameters for the mounted flash memory are stored in the mask ROM. In other words, it is necessary to change the write parameters stored in the mask ROM in accordance with the type of flash memory to be mounted.
本発明に係る半導体集積回路は、
複数種類の外部不揮発性記憶装置のそれぞれに対して書込処理を行なうための複数種類の書込パラメータが格納された内部不揮発性記憶回路と、
接続された外部不揮発性記憶装置の識別情報を取得し、当該識別情報に基づいて前記複数種類の書込パラメータから前記接続された外部不揮発性記憶装置に適した1つの書込パラメータを選択し、当該選択された書込パラメータを用いて前記接続された外部不揮発性記憶装置に対して書込処理を行なう制御回路と、を備えたものである。
A semiconductor integrated circuit according to the present invention includes:
An internal nonvolatile memory circuit storing a plurality of types of write parameters for performing a write process on each of a plurality of types of external nonvolatile memory devices;
Obtaining identification information of the connected external nonvolatile storage device, and selecting one writing parameter suitable for the connected external nonvolatile storage device from the plurality of types of writing parameters based on the identification information; And a control circuit that performs a writing process on the connected external nonvolatile memory device using the selected writing parameter.
本発明に係る書込処理方法は、
複数種類の外部不揮発性記憶装置のそれぞれに対して書込処理を行なうための複数種類の書込パラメータが格納された内部不揮発性記憶回路と、
接続された外部不揮発性記憶装置に対して書込処理を行なう制御回路と、を備えた半導体集積回路による前記接続された外部不揮発性記憶装置への書込処理方法であって、
前記制御回路が、前記接続された外部不揮発性記憶装置から当該外部不揮発性記憶装置の識別情報を取得し、
当該識別情報に基づいて、前記制御回路が前記複数種類の書込パラメータから前記接続された外部不揮発性記憶装置に適した1つの書込パラメータを選択し、
当該選択された書込パラメータを用いて、前記制御回路が前記接続された外部不揮発性記憶装置に対して書込処理を行なうものである。
The writing processing method according to the present invention includes:
An internal nonvolatile memory circuit storing a plurality of types of write parameters for performing a write process on each of a plurality of types of external nonvolatile memory devices;
A control circuit for performing a writing process on a connected external nonvolatile memory device, and a writing processing method to the connected external nonvolatile memory device by a semiconductor integrated circuit comprising:
The control circuit obtains identification information of the external nonvolatile storage device from the connected external nonvolatile storage device;
Based on the identification information, the control circuit selects one write parameter suitable for the connected external nonvolatile memory device from the plurality of types of write parameters,
Using the selected write parameter, the control circuit performs a write process on the connected external nonvolatile memory device.
本発明に係る半導体集積回路は、複数種類の外部不揮発性記憶装置のそれぞれに対して書込処理を行なうための複数種類の書込パラメータが格納された内部不揮発性記憶回路を備えている。そのため、接続された外部不揮発性記憶装置の識別情報を取得することにより、当該識別情報に基づいて複数種類の書込パラメータから接続された外部不揮発性記憶装置に適した1つの書込パラメータを自動選択することができる。 A semiconductor integrated circuit according to the present invention includes an internal nonvolatile memory circuit in which a plurality of types of write parameters for performing a write process on each of a plurality of types of external nonvolatile memory devices are stored. Therefore, by acquiring the identification information of the connected external nonvolatile memory device, one write parameter suitable for the connected external nonvolatile memory device is automatically selected from a plurality of types of write parameters based on the identification information. You can choose.
本発明によれば、複数種類の外部不揮発性記憶装置に対して、それぞれに適した書込パラメータを自動選択することにより、書込処理が可能な半導体集積回路を提供することができる。 According to the present invention, it is possible to provide a semiconductor integrated circuit capable of writing processing by automatically selecting a writing parameter suitable for each of a plurality of types of external nonvolatile storage devices.
以下、本発明を適用した具体的な実施の形態について、図面を参照しながら詳細に説明する。ただし、本発明が以下の実施の形態に限定される訳ではない。また、説明を明確にするため、以下の記載及び図面は、適宜、簡略化されている。 Hereinafter, specific embodiments to which the present invention is applied will be described in detail with reference to the drawings. However, the present invention is not limited to the following embodiment. In addition, for clarity of explanation, the following description and drawings are simplified as appropriate.
(第1の実施の形態)
まず、本発明の第1の実施の形態に係る半導体集積回路について説明する。図1は、本発明の第1の実施の形態に係る半導体集積回路の構成図である。本半導体集積回路(LSIチップ)100は、CPU101、内部ROM102、シリアル通信部103、バス104を備えている。半導体集積回路100は、シリアル通信部103を介して、シリアルEEPROM(以下、単に「シリアルROM」と称す)200に接続されている。
(First embodiment)
First, the semiconductor integrated circuit according to the first embodiment of the present invention will be described. FIG. 1 is a configuration diagram of a semiconductor integrated circuit according to the first embodiment of the present invention. The semiconductor integrated circuit (LSI chip) 100 includes a
CPU101は、バス104を介して、内部ROM102、シリアル通信部103に接続されている。また、CPU101は、シリアル通信部103を介して、シリアルROM200に接続されている。制御回路であるCPU101は、シリアルROM200から製品IDなどの固体情報を取得する。そして、CPU101は、この固体情報に基づいて、複数の書込パラメータの中から接続されたシリアルROM200に適した1つの書込パラメータを選択する。さらに、CPU101は、選択した書込パラメータを用い、書込制御プログラムに基づいて、シリアルROM200に対し、各種プログラムやデータなどを書き込む。
The
内部ROM102は、半導体集積回路100内部に形成された不揮発性記憶回路である。内部ROM102には、複数種類のシリアルROM200のそれぞれに対応した複数の書込パラメータが予め格納されている。
The
ここで、書込パラメータとは、書込制御のために必要な命令やページサイズ、書込時間等の値である。上述の通り、書込パラメータは、シリアルROM200の種類等により異なるため、複数種類のシリアルROM200のそれぞれに対応した複数の書込パラメータが必要となる。
Here, the write parameter is a value such as an instruction, a page size, a write time, etc. necessary for the write control. As described above, since the write parameters differ depending on the type of the
また、内部ROM102には、書込制御プログラムが格納されている。この書込制御プログラムは、複数種類のシリアルROM200に対して書込処理を行なう際に、共通に用いられる。つまり、特に限定されるわけではないが、書込制御プログラムは1つあれば足りる。
The
シリアル通信部103は、バス104から受信したデータを、シリアルROM200へ送信する。反対に、シリアル通信部103は、シリアルROM200から受信したシリアルデータを、CPU101が処理可能な形式のデータに変換し、バス104へ送信する。
The
シリアルROM200は、シリアル信号を送受信するEEPROMすなわち電気的に書換可能な不揮発性記憶装置である。シリアルROM200は、半導体集積回路100とは、異なるチップに形成されている。シリアルROM200には、当該シリアルROM200及び半導体集積回路100が搭載される電子機器の用途等に応じた各種プログラムやデータなどが格納される。
The
次に、図2を用いて、シリアルROM200への各種プログラムやデータなどの書込処理方法を説明する。図2は、本発明の第1の実施の形態に係るシリアルROM200への書込処理方法を示すフローチャートである。
Next, a method for writing various programs and data into the
まず、図2に示すように、CPU101はシリアルROM200に対して、シリアルROM200の製品IDを問い合わせる(ステップST1)。ここで、製品IDは、例えば、書換可能な記憶領域以外の記憶領域に格納されている。なお、本実施の形態では、シリアルROM200の製品IDを例に説明している。しかしながら、CPU101が接続されたシリアルROM200に書き込むための書込パラメータを適切に選択するための識別情報であれば、これに限定されるものではない。
First, as shown in FIG. 2, the
次に、シリアルROM200の製品IDが取得できた場合(ステップ2YES)、CPU101は内部ROM102に格納された複数の書込パラメータから、接続されているシリアルROM200への書込処理に適した1つの書込パラメータを選択する(ステップ3)。
Next, when the product ID of the
一方、シリアルROM200の製品IDが取得できない場合(ステップ2NO)、CPU101は特定のコマンドを発行し、接続されているシリアルROM200のステータスを読み取る(ステップ4)。このシリアルROM200のステータスが期待値と一致すれば(ステップ5YES)、ステップ3へ移行する。このシリアルROM200のステータスが期待値と一致しなければ(ステップ5NO)、CPU101は異なる特定のコマンドを発行し、接続されているシリアルROM200のステータスを読み取る。つまり、ステップ4へ戻る。ここで、所定回数ステップ4を繰り返しても期待値と一致しなければ、終了するように設定してもよい。なお、上記シリアルROM200のステータスも書込パラメータを適切に選択するための識別情報である。
On the other hand, if the product ID of the
次に、CPU101は、選択した書込パラメータと、内部ROM102に格納された書込制御プログラムとを用いて、接続されたシリアルROM200へ電子機器の用途等に応じた各種プログラムやデータなどを書き込む(ステップ6)。これにより、シリアルROM200への各種プログラムやデータなどの書込処理が終了する。
Next, the
以上のように、本実施の形態に係る半導体集積回路100では、内部ROM102に、複数種類のシリアルROM200のそれぞれに対応した複数の書込パラメータが予め格納されている。そして、本実施の形態に係る半導体集積回路100は、接続されたシリアルROM200の製品IDなどの識別情報に基づいて、そのシリアルROM200に適した書込パラメータを自動選択することができる。従って、人為的ミスが生じるおそれがない。
As described above, in the semiconductor integrated
また、接続されたシリアルROM200用の書込パラメータが、シリアルROM200自身ではなく、半導体集積回路100の内部ROM102に格納されている。そのため、シリアルROM200の書換可能なメモリ領域が減少することもない。
Further, the write parameters for the connected
さらに、本実施の形態に係る半導体集積回路100には、複数種類のシリアルROM200のそれぞれに対応した複数の書込パラメータが予め格納されている。そのため、搭載されるフラッシュメモリの種類に応じて、内部ROM102に格納する書込パラメータを変える必要がない。つまり、1種類の半導体集積回路100により、複数種類のシリアルROM200に対し、自動的な書込処理が可能となる。
Furthermore, in the semiconductor integrated
以上、実施の形態を参照して本願発明を説明したが、本願発明は上記によって限定されるものではない。本願発明の構成や詳細には、発明のスコープ内で当業者が理解し得る様々な変更をすることができる。 Although the present invention has been described with reference to the exemplary embodiments, the present invention is not limited to the above. Various changes that can be understood by those skilled in the art can be made to the configuration and details of the present invention within the scope of the invention.
100 半導体集積回路
101 制御回路
102 内部ROM
103 シリアル通信部
104 バス
200 シリアルROM
100
103
Claims (10)
接続された外部不揮発性記憶装置の識別情報を取得し、当該識別情報に基づいて前記複数種類の書込パラメータから前記接続された外部不揮発性記憶装置に適した1つの書込パラメータを選択し、当該選択された書込パラメータを用いて前記接続された外部不揮発性記憶装置に対して書込処理を行なう制御回路と、を備えた半導体集積回路。 An internal nonvolatile memory circuit storing a plurality of types of write parameters for performing a write process on each of a plurality of types of external nonvolatile memory devices;
Obtaining identification information of the connected external nonvolatile storage device, and selecting one writing parameter suitable for the connected external nonvolatile storage device from the plurality of types of writing parameters based on the identification information; A control circuit that performs a writing process on the connected external nonvolatile memory device using the selected write parameter.
接続された外部不揮発性記憶装置に対して書込処理を行なう制御回路と、を備えた半導体集積回路による前記接続された外部不揮発性記憶装置への書込処理方法であって、
前記制御回路が、前記接続された外部不揮発性記憶装置から当該外部不揮発性記憶装置の識別情報を取得し、
当該識別情報に基づいて、前記制御回路が前記複数種類の書込パラメータから前記接続された外部不揮発性記憶装置に適した1つの書込パラメータを選択し、
当該選択された書込パラメータを用いて、前記制御回路が前記接続された外部不揮発性記憶装置に対して書込処理を行なう、書込処理方法。 An internal nonvolatile memory circuit storing a plurality of types of write parameters for performing a write process on each of a plurality of types of external nonvolatile memory devices;
A control circuit for performing a writing process on a connected external nonvolatile memory device, and a writing processing method to the connected external nonvolatile memory device by a semiconductor integrated circuit comprising:
The control circuit obtains identification information of the external nonvolatile storage device from the connected external nonvolatile storage device;
Based on the identification information, the control circuit selects one write parameter suitable for the connected external nonvolatile memory device from the plurality of types of write parameters,
A write processing method in which the control circuit performs a write process on the connected external nonvolatile memory device using the selected write parameter.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2011003931A JP2012146360A (en) | 2011-01-12 | 2011-01-12 | Semiconductor integrated circuit and write processing method |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2011003931A JP2012146360A (en) | 2011-01-12 | 2011-01-12 | Semiconductor integrated circuit and write processing method |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2012146360A true JP2012146360A (en) | 2012-08-02 |
Family
ID=46789795
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2011003931A Pending JP2012146360A (en) | 2011-01-12 | 2011-01-12 | Semiconductor integrated circuit and write processing method |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2012146360A (en) |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR20170104112A (en) * | 2016-03-03 | 2017-09-14 | 삼성전자주식회사 | Memory system and method of controlling the same |
US11294571B2 (en) | 2016-03-03 | 2022-04-05 | Samsung Electronics Co., Ltd. | Coordinated in-module RAS features for synchronous DDR compatible memory |
US11397698B2 (en) | 2016-03-03 | 2022-07-26 | Samsung Electronics Co., Ltd. | Asynchronous communication protocol compatible with synchronous DDR protocol |
Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS59107491A (en) * | 1982-12-10 | 1984-06-21 | Nippon Telegr & Teleph Corp <Ntt> | Ic card |
JPH0261897A (en) * | 1988-08-26 | 1990-03-01 | Seiko Epson Corp | PROM writer |
JP2002319295A (en) * | 2001-04-23 | 2002-10-31 | Fujitsu Ten Ltd | Rom write-in device |
-
2011
- 2011-01-12 JP JP2011003931A patent/JP2012146360A/en active Pending
Patent Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS59107491A (en) * | 1982-12-10 | 1984-06-21 | Nippon Telegr & Teleph Corp <Ntt> | Ic card |
JPH0261897A (en) * | 1988-08-26 | 1990-03-01 | Seiko Epson Corp | PROM writer |
JP2002319295A (en) * | 2001-04-23 | 2002-10-31 | Fujitsu Ten Ltd | Rom write-in device |
Cited By (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR20170104112A (en) * | 2016-03-03 | 2017-09-14 | 삼성전자주식회사 | Memory system and method of controlling the same |
CN107291379A (en) * | 2016-03-03 | 2017-10-24 | 三星电子株式会社 | Accumulator system and its control method |
US11294571B2 (en) | 2016-03-03 | 2022-04-05 | Samsung Electronics Co., Ltd. | Coordinated in-module RAS features for synchronous DDR compatible memory |
US11397698B2 (en) | 2016-03-03 | 2022-07-26 | Samsung Electronics Co., Ltd. | Asynchronous communication protocol compatible with synchronous DDR protocol |
KR102471151B1 (en) | 2016-03-03 | 2022-11-28 | 삼성전자주식회사 | Memory system and method of controlling the same |
US12032828B2 (en) | 2016-03-03 | 2024-07-09 | Samsung Electronics Co., Ltd. | Coordinated in-module RAS features for synchronous DDR compatible memory |
US12189546B2 (en) | 2016-03-03 | 2025-01-07 | Samsung Electronics Co., Ltd. | Asynchronous communication protocol compatible with synchronous DDR protocol |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN104810055B (en) | Flash chip read-write control circuit and method, AMOLED application circuits | |
JP5859173B1 (en) | Engineering tool, program editing device, and program editing system | |
CN102969975B (en) | Electric motor system and control device of electric motor | |
JP2012146360A (en) | Semiconductor integrated circuit and write processing method | |
US9230678B2 (en) | Integrated circuit having an enhanced fuseless fuse structure, a method of manufacturing the same and a data structure for use with the fuseless fuse structure | |
CN109426443B (en) | Memory control apparatus and method | |
US20150066168A1 (en) | Apparatus and method for updating operating system in programmable logic controller | |
JP5880862B2 (en) | Control system | |
JP2022168477A5 (en) | ||
US9488973B2 (en) | Programmable logic controller device and method for controlling the same | |
WO2012008068A1 (en) | Microcontroller and method of controlling the same | |
KR20080033613A (en) | How to update the memory card and its running program | |
JP5700660B2 (en) | Electronic control device for vehicle | |
JP2004005296A (en) | Electronic control device | |
JP7006410B2 (en) | Control device, image forming device and circuit device | |
JP2010140325A (en) | Microcomputer control device | |
KR100672992B1 (en) | Operation Method of Semiconductor Memory Device | |
CN106910520B (en) | Writing method of storage device, storage controller and storage system | |
JP6035760B2 (en) | Semiconductor memory device and method for controlling semiconductor memory device | |
JP2008257415A (en) | Controller having program write function | |
JP6969103B2 (en) | Electronic control device | |
JP5774941B2 (en) | Configuration device and configuration method | |
JP2009260464A (en) | Programmable device, electronic device, and method for controlling programmable device | |
JP4479558B2 (en) | Programmable controller and programming tool thereof | |
JP4833178B2 (en) | Communication equipment |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20130919 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20140319 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20140401 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20140729 |