JP2012141274A - Ceramic substrate for probe card and manufacturing method thereof - Google Patents
Ceramic substrate for probe card and manufacturing method thereof Download PDFInfo
- Publication number
- JP2012141274A JP2012141274A JP2011037982A JP2011037982A JP2012141274A JP 2012141274 A JP2012141274 A JP 2012141274A JP 2011037982 A JP2011037982 A JP 2011037982A JP 2011037982 A JP2011037982 A JP 2011037982A JP 2012141274 A JP2012141274 A JP 2012141274A
- Authority
- JP
- Japan
- Prior art keywords
- ceramic substrate
- probe card
- hole
- contact pad
- insulating layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000000919 ceramic Substances 0.000 title claims abstract description 91
- 239000000758 substrate Substances 0.000 title claims abstract description 80
- 239000000523 sample Substances 0.000 title claims abstract description 51
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 23
- 238000000034 method Methods 0.000 claims description 35
- 238000004544 sputter deposition Methods 0.000 claims description 9
- 239000004642 Polyimide Substances 0.000 claims description 8
- 238000007747 plating Methods 0.000 claims description 8
- 229920001721 polyimide Polymers 0.000 claims description 8
- 229910052802 copper Inorganic materials 0.000 claims description 6
- 229910052759 nickel Inorganic materials 0.000 claims description 6
- 229910052709 silver Inorganic materials 0.000 claims description 6
- 229910052719 titanium Inorganic materials 0.000 claims description 6
- 230000035515 penetration Effects 0.000 abstract 2
- 239000012212 insulator Substances 0.000 abstract 1
- 238000007689 inspection Methods 0.000 description 10
- 239000004065 semiconductor Substances 0.000 description 9
- 238000012360 testing method Methods 0.000 description 3
- 230000007547 defect Effects 0.000 description 2
- 239000000463 material Substances 0.000 description 2
- 239000002184 metal Substances 0.000 description 2
- 229910052751 metal Inorganic materials 0.000 description 2
- 230000005540 biological transmission Effects 0.000 description 1
- 239000004020 conductor Substances 0.000 description 1
- 239000003989 dielectric material Substances 0.000 description 1
- 238000010304 firing Methods 0.000 description 1
- 238000009413 insulation Methods 0.000 description 1
- 238000003672 processing method Methods 0.000 description 1
- 238000004080 punching Methods 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
- 229920001187 thermosetting polymer Polymers 0.000 description 1
Images
Classifications
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R1/00—Details of instruments or arrangements of the types included in groups G01R5/00 - G01R13/00 and G01R31/00
- G01R1/02—General constructional details
- G01R1/04—Housings; Supporting members; Arrangements of terminals
- G01R1/0408—Test fixtures or contact fields; Connectors or connecting adaptors; Test clips; Test sockets
- G01R1/0491—Test fixtures or contact fields; Connectors or connecting adaptors; Test clips; Test sockets for testing integrated circuits on wafers, e.g. wafer-level test cartridge
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R3/00—Apparatus or processes specially adapted for the manufacture or maintenance of measuring instruments, e.g. of probe tips
Landscapes
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Measuring Leads Or Probes (AREA)
- Testing Or Measuring Of Semiconductors Or The Like (AREA)
- Testing Of Individual Semiconductor Devices (AREA)
- Production Of Multi-Layered Print Wiring Board (AREA)
Abstract
Description
本発明は、プローブカード用セラミック基板及びその製造方法に関し、より具体的には、プローブカード用セラミック基板と印刷回路基板の接触性を向上させることができるプローブカード用セラミック基板及びその製造方法に関する。 The present invention relates to a probe card ceramic substrate and a method for manufacturing the same, and more specifically to a probe card ceramic substrate capable of improving the contact between the probe card ceramic substrate and a printed circuit board and a method for manufacturing the same.
一般的に、半導体デバイスはウェーハ（ｗａｆｅｒ）上に回路パターン及び検査のための接触パッドを形成するファブリケイション（ｆａｂｒｉｃａｔｉｏｎ）工程と、回路パターン及び接触パッドが形成されたウェーハをそれぞれの半導体チップに組立てるアセンブリー（ａｓｓｅｍｂｌｙ）工程により製造される。 Generally, a semiconductor device includes a fabrication process for forming a circuit pattern and a contact pad for inspection on a wafer, and a wafer on which the circuit pattern and the contact pad are formed on each semiconductor chip. Manufactured by an assembly process.
ファブリケイション工程とアセンブリー工程の間には、ウェーハ上に形成された接触パッドに電気信号を印加し、ウェーハの電気的特性を検査する検査工程が行われる。この検査工程は、ウェーハの不良を検査してアセンブリー工程の際に不良が発生したウェーハの一部分を除去するために行われる工程である。 Between the fabrication process and the assembly process, an inspection process is performed in which an electrical signal is applied to the contact pads formed on the wafer to inspect the electrical characteristics of the wafer. This inspection process is a process performed for inspecting the wafer for defects and removing a part of the wafer in which the defects occurred during the assembly process.
検査工程の際には、ウェーハに電気的信号を印加するテスター（ｔｅｓｔｅｒ）という検査装備と、ウェーハとテスターの間のインターフェース（ｉｎｔｅｒｆａｃｅ）機能を行うプローブカードという検査装備が主に用いられる。この中でも、プローブカードは、テスターから印加される電気信号を受信する印刷回路基板及びウェーハ上に形成された接触パッドと接触する複数のプローブが形成されたセラミック基板とを含む。 In the inspection process, an inspection equipment called a tester for applying an electrical signal to the wafer and an inspection equipment called a probe card for performing an interface function between the wafer and the tester are mainly used. Among these, the probe card includes a printed circuit board that receives an electric signal applied from a tester, and a ceramic substrate on which a plurality of probes that come into contact with contact pads formed on the wafer are formed.
特に、印刷回路基板には検査電流をセラミック基板に伝達するための媒介体であるインターポーザーが含まれ、複数のプローブを含むセラミック基板にはインターポーザーと接触する接触パッドが形成される。 In particular, the printed circuit board includes an interposer that is a medium for transmitting an inspection current to the ceramic substrate, and a contact pad that contacts the interposer is formed on the ceramic substrate including a plurality of probes.
最近では、高集積半導体チップの需要が増加するにつれ、ファブリケイション工程によりウェーハに形成される回路パターンが高集積化され、これにより隣接する接触パッド間の間隔、即ち、ピッチ（ｐｉｔｃｈ）が非常に狭く形成されている。また、半導体素子を形成するウェーハのサイズが大型化され、これにより、ウェーハに形成される半導体素子数も増加している。 Recently, as the demand for highly integrated semiconductor chips increases, the circuit pattern formed on the wafer by the fabrication process is highly integrated, and the distance between adjacent contact pads, that is, the pitch, becomes very high. It is narrowly formed. In addition, the size of the wafer on which the semiconductor elements are formed is increased, thereby increasing the number of semiconductor elements formed on the wafer.
このような微細ピッチの接触パッドを検査するために、プローブカードのプローブも微細ピッチで形成するようになる。また、半導体素子数が増加するにつれ、インターポーザーと接触パッド間のピッチが狭くなり、複数のインターポーザー及び接触パッド間のクロストーク（ｃｒｏｓｓ ｔａｌｋ）が酷くなるという問題が発生した。
特に、半導体基板のパターン間隔が狭くなりながら、検査電流の送信速度が増加するほどクロストークはさらに酷くなった。このようなクロストークは検査電流の損失を引き起こし、ウェーハ検査の信頼度を低下させる。
In order to inspect such a fine pitch contact pad, the probe of the probe card is also formed with a fine pitch. In addition, as the number of semiconductor elements increases, the pitch between the interposer and the contact pad becomes narrower, and the cross talk between the plurality of interposers and the contact pad becomes severe.
In particular, the crosstalk became more severe as the inspection current transmission rate increased while the pattern interval of the semiconductor substrate was narrowed. Such crosstalk causes a loss of inspection current and reduces the reliability of wafer inspection.
本発明の目的は、プローブカードとセラミック基板の接触性を向上させるために、プローブカードのインターポーザー（ｉｎｔｅｒｐｏｓｅｒ）とセラミック基板の接触パッド間の接触性を向上させることができるプローブカード用セラミック基板及びその製造方法を提供することである。 An object of the present invention is to improve the contact between a probe card interposer and a contact pad of a ceramic substrate in order to improve the contact between the probe card and the ceramic substrate. The manufacturing method is provided.
本発明の一実施形態によるプローブカード用セラミック基板は、複数のビア電極が形成されたセラミック基板と、セラミック基板の一面に形成され、上記ビア電極を露出させる複数の貫通ホールを含む絶縁層と、貫通ホールの内部に形成され、ビア電極と電気的に連結される接触パッドとを含む。 A ceramic substrate for a probe card according to an embodiment of the present invention includes a ceramic substrate on which a plurality of via electrodes are formed, an insulating layer that is formed on one surface of the ceramic substrate and includes a plurality of through holes that expose the via electrodes, A contact pad formed in the through hole and electrically connected to the via electrode;
上記絶縁層はセラミックまたはポリイミドを含むことができる。 The insulating layer may include ceramic or polyimide.
上記絶縁層の厚さは２０から３０μｍであることができる。 The insulating layer may have a thickness of 20 to 30 μm.
上記接触パッドは凹溝状を有することができる。 The contact pad may have a concave groove shape.
上記接触パッドは、メッキ方式またはスパッタリング方式により形成されることができる。 The contact pad can be formed by a plating method or a sputtering method.
上記接触パッドは、Ｔｉ、Ｃｕ、Ａｇ及びＮｉからなる群より選択された１つ以上からなることができる。 The contact pad may be made of one or more selected from the group consisting of Ti, Cu, Ag, and Ni.
本発明の他の実施形態によるプローブカード用セラミック基板の製造方法は、複数のビア電極が形成されたセラミック基板を設ける段階と、セラミック基板の一面に絶縁層を形成する段階と、ビア電極が露出するように上記絶縁層に貫通ホールを形成する段階と、貫通ホールにビア電極と電気的に連結される接触パッドを形成する段階とを含む。 A method for manufacturing a ceramic substrate for a probe card according to another embodiment of the present invention includes providing a ceramic substrate having a plurality of via electrodes, forming an insulating layer on one surface of the ceramic substrate, and exposing the via electrodes. The method includes forming a through hole in the insulating layer and forming a contact pad electrically connected to the via electrode in the through hole.
上記貫通ホールを形成する段階は、絶縁層上にレジスト層を形成する段階と、ビア電極が形成された領域を除いた部分のレジストを硬化させる段階と、ビア電極が形成された領域のレジストと絶縁層を除去する段階と、硬化されたレジストを除去する段階とを含む。 The step of forming the through hole includes a step of forming a resist layer on the insulating layer, a step of curing the resist except for a region where the via electrode is formed, and a resist of the region where the via electrode is formed. Removing the insulating layer and removing the hardened resist.
上記貫通ホールはレーザー方式により形成されることができる。 The through hole can be formed by a laser method.
上記接触パッドは凹溝状を有するように形成されることができる。 The contact pad may be formed to have a concave groove shape.
上記接触パッドはスパッタリング方式またはメッキ方式により形成されることができる。 The contact pad may be formed by a sputtering method or a plating method.
上記絶縁層はセラミックまたはポリイミドを含むことができる。 The insulating layer may include ceramic or polyimide.
上記絶縁層の厚さは２０から３０μｍであることができる。 The insulating layer may have a thickness of 20 to 30 μm.
上記接触パッドはＴｉ、Ｃｕ、Ａｇ及びＮｉからなる群より選択された１つ以上からなることができる。 The contact pad may be made of one or more selected from the group consisting of Ti, Cu, Ag, and Ni.
本発明の一実施形態によると、印刷回路基板に形成されるインターポーザーとセラミック基板に形成された接触パッドの接触性が向上し、接触正確度を向上させることができるため、微細なパターンを含むプローブカードにも適用できるプローブカード用セラミック基板を提供することができる。 According to an embodiment of the present invention, the contact between the interposer formed on the printed circuit board and the contact pad formed on the ceramic substrate can be improved and the contact accuracy can be improved. A ceramic substrate for a probe card that can also be applied to a probe card can be provided.
これにより、正確、且つ信頼度の高いテストを行うことができるプローブカードを提供することができる。 Thereby, the probe card which can perform an accurate and highly reliable test can be provided.
以下では、添付の図面を参照して本発明が属する技術分野で通常の知識を有する者が容易に発明を実施できるように本発明の実施形態を詳しく説明する。しかし、本発明は様々な他の形態に具現されることができ、ここで説明する実施形態に限定されない。また、本発明を明確に説明するために、説明と関係のない部分は図面から省略し、明細書全体において、類似する部分に対しては類似する図面符号を用いる。 Hereinafter, embodiments of the present invention will be described in detail with reference to the accompanying drawings so that those skilled in the art to which the present invention pertains can easily carry out the invention. However, the present invention may be embodied in various other forms and is not limited to the embodiments described herein. In order to clearly describe the present invention, portions not related to the description are omitted from the drawings, and like reference numerals are used for like portions throughout the specification.
明細書全体において、ある部分が他の部分「上に」位置するということは、ある層が異なる層に接している場合だけではなく、両層の間に異なる層が存在する場合も含む。 In the entire specification, the fact that a part is located “on” another part includes not only a case where a layer is in contact with a different layer but also a case where a different layer exists between both layers.
また、ある部分がある構成要素を「含む」とは、特に反対する記載がない限り、他の構成要素を除くのではなく、他の構成要素をさらに含むことができるということを意味する。 In addition, “including” a component having a certain part means that the component can be further included, rather than excluding other components, unless otherwise stated.
以下では、図１から図３を参照し、本発明の一実施形態によるプローブカード用セラミック基板及びその製造方法について説明する。 Hereinafter, a ceramic substrate for a probe card and a manufacturing method thereof according to an embodiment of the present invention will be described with reference to FIGS.
図１は本発明の一実施形態によるプローブカード用セラミック基板を示す断面図であり、図２は本発明の一実施形態によるプローブカード用セラミック基板の製造方法を示す工程の流れ図であり、図３は本発明の一実施形態により、プローブカード用セラミック基板と印刷回路基板に形成されたインターポーザーが接触することを示す部分拡大図である。 1 is a cross-sectional view showing a probe card ceramic substrate according to an embodiment of the present invention, and FIG. 2 is a process flow chart showing a method of manufacturing a probe card ceramic substrate according to an embodiment of the present invention. FIG. 4 is a partially enlarged view showing that an interposer formed on a printed circuit board and a ceramic substrate for a probe card is in contact according to an embodiment of the present invention.
図１を参照すると、本発明の一実施形態によるプローブカードは、印刷回路基板２００及びプローブカード用セラミック基板１００を含み、上記印刷回路基板にはインターポーザー３００が形成され、セラミック基板には複数のプローブ（不図示）が形成されることができる。
Referring to FIG. 1, a probe card according to an exemplary embodiment of the present invention includes a printed
印刷回路基板に形成されたインターポーザー３００と連結されるために、セラミック基板には複数の接触パッド１２１、１２３、１２５が形成されることができる。これにより、探針状のインターポーザー３００が接触パッドと接触されて連結されることができる。
In order to be connected to the
本発明の一実施形態によるプローブカード用セラミック基板は、複数のビア電極が形成されたセラミック基板１０と、セラミック基板１０の一面に形成され、上記ビア電極を露出させる複数の貫通ホールを含む絶縁層１３０と、貫通ホールの内部に形成され、ビア電極と電気的に連結される接触パッド１２１、１２３、１２５とを含む。
A probe card ceramic substrate according to an embodiment of the present invention includes a
上記セラミック基板１０はＨＴＣＣ（Ｈｉｇｈ Ｔｅｍｐｅｒａｔｕｒｅ Ｃｏｆｉｒｅｄ Ｃｅｒａｍｉｃｓ：高温同時焼成セラミック）、またはＬＴＣＣ（Ｌｏｗ Ｔｅｍｐｅｒａｔｕｒｅ Ｃｏｆｉｒｅｄ Ｃｅｒａｍｉｃｓ：低温同時焼成セラミック）で製造されることができる。
The
上記セラミック基板１０は高い誘電率を有する物質で、内部に形成された複数の導電性ビア電極１１、１３、１５、１７、１９を含むことができる。
The
上記セラミック基板１０は、印刷回路基板を通じてテスターに連結されることができ、また、セラミック基板１０の一面に形成されたプローブにより上記ウェーハに形成された素子のテストが行われることができる。
The
印刷回路基板はテスターと連結され、上記印刷回路基板２００には複数のインターポーザー３００が形成され、上記インターポーザー３００がセラミック基板のビア電極を覆うように形成された接触パッド１２１、１２３、１２５と接触することで、印刷回路基板２００とセラミック基板１０が連結されることができる。
The printed circuit board is connected to a tester, a plurality of
また、セラミック基板１０の一面にはビア電極１１、１３、１５、１７、１９と連結されるパッド１１１、１１３、１１５が形成されることができ、パッドにはプローブが形成されてテストのために用いられることができる。
Also,
本発明の一実施形態によると、上記接触パッド１２１、１２３、１２５はセラミック基板の一面に形成された絶縁層１３０に形成されることができる。上記絶縁層１３０にビア電極が露出するように貫通ホールを形成した後、上記貫通ホールの内部に接触パッド１２１、１２３、１２５を形成することができる。
According to an embodiment of the present invention, the
上記接触パッド１２１、１２３、１２５は凹溝状を有することができる。従って、貫通ホールの内部に形成された底面と側面を全て覆うように形成されることができる。
The
最近では、半導体素子のピッチが狭くなり、ウェーハに形成される半導体素子の数が多くなることにより、プローブカードを構成する印刷回路基板に形成されるインターポーザー３００の間隔も緻密になり、接触パッド１２１、１２３、１２５の間隔も緻密になることができる。
Recently, the pitch of the semiconductor elements is narrowed, and the number of semiconductor elements formed on the wafer is increased. As a result, the distance between the
また、既存のプローブカードでは、印刷回路基板とセラミック基板を組み立てた後、インターポーザー３００とセラミック基板の接触時に、インターポーザーが接触パッドから外れる現象が発生する。
In the existing probe card, after the printed circuit board and the ceramic substrate are assembled, the interposer is detached from the contact pad when the
そのため、インターポーザー３００が正確な位置の接触パッド１２１、１２３、１２５と電気的に連結されることが非常に重要である。
Therefore, it is very important that the
本発明の一実施形態による接触パッド１２１、１２３、１２５は、貫通ホールの内部に形成されるため、インターポーザー３００との接触時に、貫通ホールが敷居の役割をし、インターポーザー３００が外部に形成された異なる接触パッドと結合することを防止することができる。
Since the
これにより、インターポーザー３００と接触パッド１２１、１２３、１２５間の連結がより正確となる。
Thereby, the connection between the
本発明の一実施形態によると、上記接触パッド１２１、１２３、１２５が形成される上記絶縁層１３０はセラミックまたはポリイミドを含むことができる。
According to an embodiment of the present invention, the insulating
絶縁性に優れ、製造が容易なセラミックまたはポリイミドで製造されることができ、貫通ホール及び接触パッド１２１、１２３、１２５を形成する工程をより容易にすることができる。
It can be made of ceramic or polyimide which is excellent in insulation and easy to manufacture, and the process of forming the through holes and
また、貫通ホールの内部に接触パッド１２１、１２３、１２５を形成するため、接触パッド１２１、１２３、１２５が貫通ホールから外れることを防止することができる。
Moreover, since the
また、上記接触パッド１２１、１２３、１２５は凹溝状を有することができる。そのため、インターポーザー３００が貫通ホールの内部のある一地点と接触してもセラミック基板と印刷回路基板が連結されることができる。
In addition, the
本発明の一実施形態によると、絶縁層の内部に形成された貫通ホールの高さが２０から３０μｍであることができ、貫通ホールの内部に凹溝状の接触パッド１２１、１２３、１２５を形成する場合は、凹溝状の高さが２０から３０μｍであることができる。
According to an exemplary embodiment of the present invention, the height of the through hole formed in the insulating layer may be 20 to 30 μm, and the
上記貫通ホールの厚さが２０μｍ未満では、インターポーザー３００が貫通ホールの外に外れることがあり、３０μｍを超えると、セラミック基板１０が過度に厚くなる。
When the thickness of the through hole is less than 20 μm, the
上記接触パッドはＴｉ、Ｃｕ、Ａｇ及びＮｉからなる群より選択された１つ以上からなることができる。また、上記のような金属をメッキ方式またはスパッタリング方式により塗布または付着し、接触パッドが貫通ホールの内部に形成された底面と側面を覆うように形成することができる。 The contact pad may be made of one or more selected from the group consisting of Ti, Cu, Ag, and Ni. Further, the metal as described above can be applied or adhered by a plating method or a sputtering method so that the contact pad covers the bottom surface and the side surface formed inside the through hole.
本発明の一実施形態によると、貫通ホールの内部に接触パッドを形成するため、インターポーザー３００と接触パッドの接触性を向上させることができる。また、インターポーザー３００が接触しようとする接触パッドと正確に接触し、セラミック基板と印刷回路基板間の接触正確性を向上させることができる。
According to the embodiment of the present invention, the contact pad is formed inside the through hole, so that the contact property between the
図２を参照し、本発明の他の実施形態によるプローブカード用セラミック基板の製造方法について説明する。 With reference to FIG. 2, a method for manufacturing a ceramic substrate for a probe card according to another embodiment of the present invention will be described.
本発明の他の実施形態によるプローブカード用セラミック基板の製造方法は、複数のビア電極が形成されたセラミック基板を設ける段階と、セラミック基板の一面に絶縁層を形成する段階と、ビア電極が露出するように上記絶縁層に貫通ホールを形成する段階と、貫通ホールにビア電極と電気的に連結される接触パッドを形成する段階とを含む。 A method for manufacturing a ceramic substrate for a probe card according to another embodiment of the present invention includes providing a ceramic substrate having a plurality of via electrodes, forming an insulating layer on one surface of the ceramic substrate, and exposing the via electrodes. The method includes forming a through hole in the insulating layer and forming a contact pad electrically connected to the via electrode in the through hole.
図２の（ａ）を参照すると、複数のビア電極１１、１３、１５、１７、１９が形成されたセラミック基板１０を設ける。
Referring to FIG. 2A, a
上記セラミック基板はＬＴＣＣ（低温同時焼成セラミック）、またはＨＴＣＣ（高温同時焼成セラミック）で製造されることができる。 The ceramic substrate may be made of LTCC (low temperature co-fired ceramic) or HTCC (high temperature co-fired ceramic).
本発明の一実施形態によると、一定の厚さと幅を有する低温焼成用誘電体の厚膜フィルムがロールに巻かれた形態で供給され、スリット（ｓｌｉｔｔｉｎｇ）工程により厚膜フィルムに切断されて積層され、所望する厚さを有する積層体に形成されることができる。 According to an embodiment of the present invention, a thick film of dielectric material for low-temperature firing having a certain thickness and width is supplied in a form wound on a roll, and is cut into a thick film by a slitting process and laminated. And can be formed into a laminate having a desired thickness.
上記積層体にパンチング方式またはレーザー方式により適するサイズのビアホールを形成することができ、層間を電気的に連結するために、導電性ペーストでビアホールを充填し、複数のビア電極１１、１３、１５、１７、１９を形成することができる。
A via hole having a suitable size can be formed in the laminate by a punching method or a laser method. In order to electrically connect the layers, the via hole is filled with a conductive paste, and a plurality of via
図２の（ａ）を参照すると、上記セラミック基板１０の一面に絶縁層１３０を形成することができる。
Referring to FIG. 2A, an insulating
上記絶縁層１３０はビア電極を外部から絶縁するためのもので、セラミックまたはポリイミドで構成されることができる。
The insulating
上記セラミック基板のビア電極が露出した一面にセラミックまたはポリイミドを含むペースト状の物質を塗布して絶縁層１３０を形成することができる。
The insulating
図２の（ｂ）を参照すると、上記絶縁層１３０に複数の貫通ホールＨ１、Ｈ３を形成することができる。
Referring to FIG. 2B, a plurality of through holes H 1 and H 3 can be formed in the insulating
上記貫通ホールは、レーザー加工法またはレジスト法により製造されることができる。また、上記貫通ホールは絶縁層１３０の内部に形成されたビア電極が露出するように形成されることができる。
The through hole can be manufactured by a laser processing method or a resist method. In addition, the through hole may be formed such that a via electrode formed in the insulating
本発明の一実施形態によると、レーザーを用いてセラミック基板１０上に形成された絶縁層１３０に貫通ホールＨ１、Ｈ３を形成することができる。レーザーを用いると、図２の（ｂ）のように、貫通ホールの断面がセラミック基板１０の方に向かうほど直径が小さくなるテーパー（ｔａｐｅｒ）状を有することができる。
According to an embodiment of the present invention, the through holes H 1 and H 3 can be formed in the insulating
レーザーを用いると、貫通ホールの位置正確度を向上させることができ、さらには、複数の貫通ホールが均一な形状を有するようにすることができる。 When the laser is used, the positional accuracy of the through hole can be improved, and further, the plurality of through holes can have a uniform shape.
本発明の他の実施形態によると、レジスト法により上記貫通ホールを形成するために、絶縁層上にレジスト層を形成することができ、ビア電極が形成された領域を除いた部分のレジストを硬化させることができる。 According to another embodiment of the present invention, a resist layer may be formed on the insulating layer in order to form the through hole by a resist method, and a portion of the resist except for a region where the via electrode is formed is cured. Can be made.
レジストの種類によって、光硬化性レジストを使用する場合は、光照射により所望する部分のレジストを硬化させることができ、熱硬化性レジストを使用する場合は、熱を加えて所望する部分のレジストを硬化させることができる。 Depending on the type of resist, when a photo-curable resist is used, the desired portion of the resist can be cured by light irradiation. When using a thermosetting resist, heat is applied to remove the desired portion of the resist. It can be cured.
本発明の一実施形態によると、硬化されない部分である、ビア電極が形成された領域のレジストと絶縁層を除去して貫通ホールを形成することができ、その後、硬化されたレジストを除去して貫通ホールＨ１、Ｈ３が形成された絶縁層１３０を形成することができる。
According to an embodiment of the present invention, the through hole can be formed by removing the resist and the insulating layer in the region where the via electrode is formed, which is an uncured portion, and then removing the cured resist. The insulating
レジストを使用する場合は、円筒状の貫通ホールが形成されるため、後に、スパッタリング工程を適用して接触パッドを形成する際、均一な接触パッドを形成することができる。 When a resist is used, a cylindrical through hole is formed. Therefore, when a contact pad is formed by applying a sputtering process later, a uniform contact pad can be formed.
図２の（ｃ）を参照すると、本発明の一実施形態によると、上記接触パッドは凹溝状を有するように形成されることができ、スパッタリング方式またはメッキ方式により形成されることができる。 Referring to FIG. 2C, according to an embodiment of the present invention, the contact pad may be formed to have a concave groove shape, and may be formed by a sputtering method or a plating method.
上記接触パッド１２１、１２３、１２５は、Ｔｉ、Ｃｕ、Ａｇ及びＮｉからなる群より選択された１つ以上を含む物質がスパッタリング方式またはメッキ方式により貫通ホールの内部に付着または塗布されて形成されることができる。
The
上記接触パッド１２１、１２３、１２５は、ビア電極１１、１３、１５、１７が露出するように形成された貫通ホール上に形成され、これによりビア電極１２１、１２３、１２５に電気的に連結されるように形成されることができる。
The
本発明の一実施形態によると、上記接触パッドは凹溝状を有することができ、このため、インターポーザーが貫通ホールの側面と接触しても電気的に連結させることができる。 According to an embodiment of the present invention, the contact pad may have a concave groove shape, and thus can be electrically connected even when the interposer contacts the side surface of the through hole.
本発明の一実施形態によると、上記接触パッド１２１、１２３、１２５は上記のような導電性物質を貫通ホールにスパッタリングする方式により形成されることも、貫通ホールに金属メッキする方式により形成されることもできる。
According to an embodiment of the present invention, the
本発明の一実施形態によると、上記貫通ホールＨ１、Ｈ３の高さまたは貫通ホールに形成された凹溝状の接触パッドの深さは２０から３０μｍであることができる。 According to an embodiment of the present invention, the height of the through holes H 1 and H 3 or the depth of the concave groove-shaped contact pad formed in the through hole may be 20 to 30 μm.
即ち、これにより、貫通ホールの側壁や凹溝状の側壁は、インターポーザーが接触パッドから外れて異なる接触パッドと連結されることを防止することができる。また、一度接触された接触パッドが貫通ホールから外れ、電気的連結が切れることを防止することができる。 That is, this can prevent the side wall of the through hole or the side wall of the concave groove from being disconnected from the contact pad and connected to a different contact pad. In addition, it is possible to prevent the contact pads that have been contacted once from coming out of the through holes and disconnecting the electrical connection.
図３を参照すると、本発明の一実施形態によるセラミック基板１０は、貫通ホールの内部に形成される接触パッド１２１を含むため、インターポーザー３００との接触性を向上させることができる。
Referring to FIG. 3, the
セラミック基板１０とインターポーザー３００が形成された印刷回路基板を連結するにおいて、接触パッド１２１は貫通ホールの内部に形成され、且つ凹溝状を有するように製造されるため、インターポーザー３００が貫通ホールから外れて印刷回路基板とセラミック基板の連結が切れることを防止することができる。
In connecting the
また、貫通ホールにより接触パッド１２１の位置を明確に区別するため、隣接する接触パッドにインターポーザー３００が接触され、セラミック基板と印刷回路基板が間違って接続されることを防止することができる。
Further, since the position of the
従って、本発明の一実施形態によると、微細なパターンが形成された電子部品を検査する際、回路パターンの間隔が微細でも、正確な電気的接続を保障することができ、信頼性の高いテストを行うことができる電子部品用プローブカードを提供することができる。 Therefore, according to an embodiment of the present invention, when inspecting an electronic component on which a fine pattern is formed, accurate electrical connection can be ensured even when the circuit pattern interval is fine, and a highly reliable test is performed. It is possible to provide a probe card for electronic parts that can perform the above.
Claims (14)
前記セラミック基板の一面に形成され、前記ビア電極を露出させる複数の貫通ホールを含む絶縁層と、
前記貫通ホールの内部に形成され、ビア電極と電気的に連結される接触パッドと、
を含むプローブカード用セラミック基板。 A ceramic substrate on which a plurality of via electrodes are formed;
An insulating layer formed on one surface of the ceramic substrate and including a plurality of through holes exposing the via electrodes;
A contact pad formed inside the through hole and electrically connected to the via electrode;
Including ceramic substrate for probe card.
前記セラミック基板の一面に絶縁層を形成する段階と、
前記ビア電極が露出するように上記絶縁層に貫通ホールを形成する段階と、
前記貫通ホールにビア電極と電気的に連結される接触パッドを形成する段階と、
を含むプローブカード用セラミック基板の製造方法。 Providing a ceramic substrate on which a plurality of via electrodes are formed;
Forming an insulating layer on one surface of the ceramic substrate;
Forming a through hole in the insulating layer so that the via electrode is exposed;
Forming a contact pad electrically connected to a via electrode in the through hole;
A method of manufacturing a ceramic substrate for a probe card including:
前記絶縁層上にレジスト層を形成する段階と、
前記ビア電極が形成された領域を除いた部分のレジストを硬化させる段階と、
前記ビア電極が形成された領域のレジストと絶縁層を除去する段階と、
前記硬化されたレジストを除去する段階と、
を含む、請求項７に記載のプローブカード用セラミック基板の製造方法。 Forming the through hole comprises:
Forming a resist layer on the insulating layer;
Curing the resist in a portion excluding the region where the via electrode is formed;
Removing the resist and insulating layer in the region where the via electrode is formed;
Removing the cured resist;
The manufacturing method of the ceramic substrate for probe cards of Claim 7 containing these.
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020100138344A KR20120076266A (en) | 2010-12-29 | 2010-12-29 | Ceramic substrate for probe card and fabricating method thereof |
| KR10-2010-0138344 | 2010-12-29 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2012141274A true JP2012141274A (en) | 2012-07-26 |
Family
ID=46677694
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2011037982A Pending JP2012141274A (en) | 2010-12-29 | 2011-02-24 | Ceramic substrate for probe card and manufacturing method thereof |
Country Status (2)
| Country | Link |
|---|---|
| JP (1) | JP2012141274A (en) |
| KR (1) | KR20120076266A (en) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2017011013A (en) * | 2015-06-18 | 2017-01-12 | 日本特殊陶業株式会社 | Inspection wiring board and method for manufacturing inspection wiring board |
| KR101734383B1 (en) | 2016-01-07 | 2017-05-12 | 주식회사 에스에프에이반도체 | method for manufacturing semiconductor test socket |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR101990458B1 (en) * | 2018-03-27 | 2019-06-18 | (주)티에스이 | Probe card and method for manufacturing the same |
Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH10239354A (en) * | 1997-02-26 | 1998-09-11 | Ngk Spark Plug Co Ltd | Jig and apparatus for inspecting flip chip |
| JP2008241595A (en) * | 2007-03-28 | 2008-10-09 | Kyocera Corp | Probe card assembly board and probe card using the same |
| JP2009074823A (en) * | 2007-09-19 | 2009-04-09 | Ngk Spark Plug Co Ltd | Wiring board for electronic component inspection device, and its manufacturing method |
| US20100264951A1 (en) * | 2008-04-21 | 2010-10-21 | Fujitsu Limited | Interconnection card for inspection, manufacture method for interconnection card, and inspection method using interconnection card |
| JP2010261928A (en) * | 2009-05-06 | 2010-11-18 | Samsung Electro-Mechanics Co Ltd | Probe substrate and probe card including the same |
-
2010
- 2010-12-29 KR KR1020100138344A patent/KR20120076266A/en not_active Withdrawn
-
2011
- 2011-02-24 JP JP2011037982A patent/JP2012141274A/en active Pending
Patent Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH10239354A (en) * | 1997-02-26 | 1998-09-11 | Ngk Spark Plug Co Ltd | Jig and apparatus for inspecting flip chip |
| JP2008241595A (en) * | 2007-03-28 | 2008-10-09 | Kyocera Corp | Probe card assembly board and probe card using the same |
| JP2009074823A (en) * | 2007-09-19 | 2009-04-09 | Ngk Spark Plug Co Ltd | Wiring board for electronic component inspection device, and its manufacturing method |
| US20100264951A1 (en) * | 2008-04-21 | 2010-10-21 | Fujitsu Limited | Interconnection card for inspection, manufacture method for interconnection card, and inspection method using interconnection card |
| JP2010261928A (en) * | 2009-05-06 | 2010-11-18 | Samsung Electro-Mechanics Co Ltd | Probe substrate and probe card including the same |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2017011013A (en) * | 2015-06-18 | 2017-01-12 | 日本特殊陶業株式会社 | Inspection wiring board and method for manufacturing inspection wiring board |
| KR101734383B1 (en) | 2016-01-07 | 2017-05-12 | 주식회사 에스에프에이반도체 | method for manufacturing semiconductor test socket |
Also Published As
| Publication number | Publication date |
|---|---|
| KR20120076266A (en) | 2012-07-09 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4862017B2 (en) | Relay board, manufacturing method thereof, probe card | |
| KR101339493B1 (en) | Space Transformer for Probe Card and Manufacturing Method Thereof | |
| KR101121644B1 (en) | Space tansformer for probe card and repairing method of space tansformer | |
| KR101045671B1 (en) | Probe Card with Spatial Transducer | |
| US20040140821A1 (en) | Test PCB and contactor for testing of electronic device | |
| US8692136B2 (en) | Method of repairing probe card and probe board using the same | |
| JP2021502549A (en) | Contact probe for test heads for testing high frequency devices | |
| JP4343256B1 (en) | Manufacturing method of semiconductor device | |
| JP4703456B2 (en) | Electric signal measuring jig | |
| KR101990458B1 (en) | Probe card and method for manufacturing the same | |
| JP2012141274A (en) | Ceramic substrate for probe card and manufacturing method thereof | |
| US20130206460A1 (en) | Circuit board for semiconductor device inspection apparatus and manufacturing method thereof | |
| JP4944982B2 (en) | Semiconductor wafer inspection method and semiconductor device manufacturing method | |
| JP2015042973A (en) | Large-area probe card and method of manufacturing the same | |
| JP6301595B2 (en) | Wiring board and method for manufacturing multilayer wiring board | |
| KR102276512B1 (en) | Jig for electric inspection and method of manufacturing the same | |
| JP2003084040A (en) | Semiconductor inspection apparatus manufacturing method and semiconductor inspection apparatus | |
| CN115453438B (en) | Probe card test equipment | |
| JP2006275579A (en) | Inspection board and inspection equipment | |
| JP4492976B2 (en) | Semiconductor device | |
| KR101010672B1 (en) | Manufacturing method of interposer unit and interposer unit | |
| JP2002176082A (en) | Semiconductor inspection apparatus, semiconductor device inspection method using the same, and semiconductor device manufacturing method | |
| KR101081209B1 (en) | A test device for printed circuit board and making method the same | |
| JP2010054463A (en) | Semiconductor inspection system and method for manufacturing the same | |
| JP2018179578A (en) | Circuit board, method of manufacturing circuit board and electronic device |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20131118 |
|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20140128 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20140818 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20140826 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20141126 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20150127 |
|
| A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20150427 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20150721 |