JP2012138570A - 側壁イメージ転写からパターンを作る改善された方法 - Google Patents
側壁イメージ転写からパターンを作る改善された方法 Download PDFInfo
- Publication number
- JP2012138570A JP2012138570A JP2011260794A JP2011260794A JP2012138570A JP 2012138570 A JP2012138570 A JP 2012138570A JP 2011260794 A JP2011260794 A JP 2011260794A JP 2011260794 A JP2011260794 A JP 2011260794A JP 2012138570 A JP2012138570 A JP 2012138570A
- Authority
- JP
- Japan
- Prior art keywords
- etching mask
- etching
- covering layer
- layer
- covering
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000000034 method Methods 0.000 title claims abstract description 44
- 238000012546 transfer Methods 0.000 title abstract description 8
- 238000005530 etching Methods 0.000 claims abstract description 179
- 239000000463 material Substances 0.000 claims abstract description 135
- 125000006850 spacer group Chemical group 0.000 claims abstract description 35
- 239000000758 substrate Substances 0.000 claims abstract description 12
- 230000000873 masking effect Effects 0.000 claims description 27
- 230000015572 biosynthetic process Effects 0.000 claims description 5
- 239000010410 layer Substances 0.000 description 71
- 238000013461 design Methods 0.000 description 17
- 238000000206 photolithography Methods 0.000 description 17
- 238000000151 deposition Methods 0.000 description 9
- 230000008021 deposition Effects 0.000 description 7
- 230000036961 partial effect Effects 0.000 description 6
- 229910052581 Si3N4 Inorganic materials 0.000 description 4
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 4
- 230000000694 effects Effects 0.000 description 4
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 4
- 229910052814 silicon oxide Inorganic materials 0.000 description 4
- 238000012876 topography Methods 0.000 description 4
- 230000003071 parasitic effect Effects 0.000 description 3
- 238000002310 reflectometry Methods 0.000 description 3
- 239000003575 carbonaceous material Substances 0.000 description 2
- 230000001627 detrimental effect Effects 0.000 description 2
- 238000011161 development Methods 0.000 description 2
- 239000012777 electrically insulating material Substances 0.000 description 2
- 229920002120 photoresistant polymer Polymers 0.000 description 2
- 230000002829 reductive effect Effects 0.000 description 2
- 230000000717 retained effect Effects 0.000 description 2
- 239000004065 semiconductor Substances 0.000 description 2
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical compound [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 description 1
- 150000001721 carbon Chemical class 0.000 description 1
- 230000015556 catabolic process Effects 0.000 description 1
- 238000005229 chemical vapour deposition Methods 0.000 description 1
- 239000004020 conductor Substances 0.000 description 1
- 238000006731 degradation reaction Methods 0.000 description 1
- 230000000670 limiting effect Effects 0.000 description 1
- 238000001459 lithography Methods 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 238000005259 measurement Methods 0.000 description 1
- 239000000203 mixture Substances 0.000 description 1
- 230000003287 optical effect Effects 0.000 description 1
- 238000001020 plasma etching Methods 0.000 description 1
- 239000011241 protective layer Substances 0.000 description 1
- 239000011347 resin Substances 0.000 description 1
- 229920005989 resin Polymers 0.000 description 1
- 239000007787 solid Substances 0.000 description 1
- 238000004528 spin coating Methods 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
- 238000009966 trimming Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
- H01L21/0271—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers
- H01L21/0273—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers characterised by the treatment of photoresist layers
- H01L21/0274—Photolithographic processes
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
- H01L21/033—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers
- H01L21/0334—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane
- H01L21/0337—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane characterised by the process involved to create the mask, e.g. lift-off masks, sidewalls, or to modify the mask, e.g. pre-treatment, post-treatment
-
- G—PHYSICS
- G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
- G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
- G03F1/00—Originals for photomechanical production of textured or patterned surfaces, e.g., masks, photo-masks, reticles; Mask blanks or pellicles therefor; Containers specially adapted therefor; Preparation thereof
- G03F1/68—Preparation processes not covered by groups G03F1/20 - G03F1/50
- G03F1/80—Etching
Landscapes
- Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Inorganic Chemistry (AREA)
- Chemical & Material Sciences (AREA)
- Drying Of Semiconductors (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Semiconductor Memories (AREA)
Abstract
【解決手段】基板1には、第1の材料2の層と、第1のエッチングマスク4と、カバリング層3と、第2のエッチングマスクとが設けられている。カバリング層3は、覆われた主領域と、覆われていない副領域とを有する。カバリング層3の副領域は、第2のエッチングマスクを介して部分的にエッチングされ、突出パターンが形成される。第3のエッチングマスクを定義する突出パターンの周囲に、横スペーサが形成される。第2のエッチングマスクは除去される。カバリング層3は、第3のエッチングマスクを用いてエッチングされ、カバリング層3における突出パターンが形成され、第1のエッチングマスク4および第1の材料2が露出される。第1の材料2の層は、エッチングされ、第1の材料2から作られるパターンが形成される。
【選択図】図17
Description
−第1のエッチングマスクと、カバリング層と、第2のエッチングマスクと、により覆われた第1の材料の層が設けられた基板を供給するステップであって、カバリング層は、第2のエッチングマスクにより覆われた主領域と、覆われていない副領域と、を有する、ステップと、
−カバリング層の副領域を、第2のエッチングマスクを用いて部分的にエッチングし、カバリング層に突出パターンを形成するステップと、
−マスキング材料を堆積およびエッチングして、第3のエッチングマスクを定義する突出パターンの周囲に、横スペーサを形成するステップと、
−第2のエッチングマスクを除去するステップと、
−第3のエッチングマスクを用いて、カバリング層をエッチングし、カバリング層における突出パターンを形成し、かつ、第1のエッチングマスクおよび第1の材料を露出させるステップと、
−カバリング層と第1のエッチングマスクとを用いて、第1の材料の層をエッチングし、第1の材料のパターンを形成するステップと、
を含む方法により、容易に満たされる。
Claims (3)
- 第1の材料(2)で作られるパターンを生成する方法であって、
第1のエッチングマスク(4)と、カバリング層(3)と、第2のエッチングマスク(6)とにより覆われた第1の材料(2)の層が設けられた基板(1)を供給するステップであって、前記カバリング層(3)は、前記第2のエッチングマスク(6)により覆われた主領域(C)と、覆われていない副領域(D)と、を有する、ステップと、
前記カバリング層(3)の副領域(D)を、前記第2のエッチングマスク(6)を用いて部分的にエッチングし、前記カバリング層(3)に突出パターンを形成するステップと、
マスキング材料(5)を形成およびエッチングして、第3のエッチングマスク(8)を定義する前記突出パターンの周囲に、横スペーサを形成するステップと、
前記第2のエッチングマスク(6)を除去するステップと、
前記第3のエッチングマスク(8)を用いて、前記カバリング層(3)をエッチングし、前記カバリング層(3)における突出パターンを形成し、かつ、前記第1のエッチングマスク(4)および前記第1の材料(2)を露出させるステップと、
前記カバリング層(3)と前記第1のエッチングマスク(4)とを用いて、前記第1の材料(2)の層をエッチングし、前記第1の材料(2)で作られるパターンを形成するステップと、
を備えることを特徴とする方法。 - 前記第1のエッチングマスク(4)の形成は、
追加のマスキング層(9)と、追加のエッチングマスク(10)と、により覆われた前記第1の材料(2)の層が設けられた基板(1)を供給するステップと、
前記追加のマスキング層(9)をエッチングし、前記第1のエッチングマスク(4)を形成するステップと、
前記追加のエッチングマスク(10)を除去するステップと、
を備えることを特徴とする請求項1に記載の方法。 - 第3のエッチングマスク(8)を定義する突出パターンの周囲に前記横スペーサが形成される前に、前記第2のエッチングマスク(6)は除去される、ことを特徴とする請求項1または請求項2に記載の方法。
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
FR1004655A FR2968122B1 (fr) | 2010-11-30 | 2010-11-30 | Procédé de réalisation amélioré d'un motif a partir du transfert par espaceurs latéraux |
FR10/04655 | 2010-11-30 |
Publications (3)
Publication Number | Publication Date |
---|---|
JP2012138570A true JP2012138570A (ja) | 2012-07-19 |
JP2012138570A5 JP2012138570A5 (ja) | 2015-01-15 |
JP5959833B2 JP5959833B2 (ja) | 2016-08-02 |
Family
ID=44276342
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2011260794A Expired - Fee Related JP5959833B2 (ja) | 2010-11-30 | 2011-11-29 | 側壁イメージ転写からパターンを作る改善された方法 |
Country Status (7)
Country | Link |
---|---|
US (1) | US8669188B2 (ja) |
EP (1) | EP2458621B1 (ja) |
JP (1) | JP5959833B2 (ja) |
KR (1) | KR101881594B1 (ja) |
FR (1) | FR2968122B1 (ja) |
SG (1) | SG181266A1 (ja) |
TW (1) | TWI529777B (ja) |
Families Citing this family (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
FR2990794B1 (fr) * | 2012-05-16 | 2016-11-18 | Commissariat Energie Atomique | Procede de realisation d'un substrat muni de zones actives variees et de transistors planaires et tridimensionnels |
US8735296B2 (en) * | 2012-07-18 | 2014-05-27 | International Business Machines Corporation | Method of simultaneously forming multiple structures having different critical dimensions using sidewall transfer |
US8716133B2 (en) * | 2012-08-23 | 2014-05-06 | International Business Machines Corporation | Three photomask sidewall image transfer method |
US9040371B2 (en) | 2013-08-07 | 2015-05-26 | International Business Machines Corporation | Integration of dense and variable pitch fin structures |
US9293345B2 (en) | 2013-08-16 | 2016-03-22 | Globalfoundries Inc. | Sidewall image transfer with a spin-on hardmask |
US9064901B1 (en) | 2013-12-23 | 2015-06-23 | International Business Machines Corporation | Fin density control of multigate devices through sidewall image transfer processes |
US9252243B2 (en) | 2014-02-07 | 2016-02-02 | International Business Machines Corporation | Gate structure integration scheme for fin field effect transistors |
CN106373880B (zh) * | 2015-07-22 | 2021-05-25 | 联华电子股份有限公司 | 半导体元件及其形成方法 |
CN112768351B (zh) * | 2019-11-06 | 2022-06-10 | 长鑫存储技术有限公司 | 一种图形形成方法 |
Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2009164581A (ja) * | 2007-12-28 | 2009-07-23 | Hynix Semiconductor Inc | 半導体素子の製造方法 |
US20100291771A1 (en) * | 2009-05-18 | 2010-11-18 | Baosuo Zhou | Methods Of Forming Patterns On Substrates |
Family Cites Families (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7151040B2 (en) * | 2004-08-31 | 2006-12-19 | Micron Technology, Inc. | Methods for increasing photo alignment margins |
US7615445B2 (en) * | 2006-09-21 | 2009-11-10 | Sandisk Corporation | Methods of reducing coupling between floating gates in nonvolatile memory |
US7479429B2 (en) * | 2007-01-31 | 2009-01-20 | Freescale Semiconductor, Inc. | Split game memory cell method |
-
2010
- 2010-11-30 FR FR1004655A patent/FR2968122B1/fr not_active Expired - Fee Related
-
2011
- 2011-11-21 US US13/301,251 patent/US8669188B2/en active Active
- 2011-11-22 SG SG2011086600A patent/SG181266A1/en unknown
- 2011-11-28 TW TW100143525A patent/TWI529777B/zh not_active IP Right Cessation
- 2011-11-29 JP JP2011260794A patent/JP5959833B2/ja not_active Expired - Fee Related
- 2011-11-29 KR KR1020110126366A patent/KR101881594B1/ko not_active Expired - Fee Related
- 2011-11-29 EP EP11354071.0A patent/EP2458621B1/fr not_active Not-in-force
Patent Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2009164581A (ja) * | 2007-12-28 | 2009-07-23 | Hynix Semiconductor Inc | 半導体素子の製造方法 |
US20100291771A1 (en) * | 2009-05-18 | 2010-11-18 | Baosuo Zhou | Methods Of Forming Patterns On Substrates |
Also Published As
Publication number | Publication date |
---|---|
SG181266A1 (en) | 2012-06-28 |
US20120132616A1 (en) | 2012-05-31 |
KR20120059426A (ko) | 2012-06-08 |
FR2968122B1 (fr) | 2012-12-07 |
JP5959833B2 (ja) | 2016-08-02 |
TW201222627A (en) | 2012-06-01 |
TWI529777B (en) | 2016-04-11 |
KR101881594B1 (ko) | 2018-07-24 |
FR2968122A1 (fr) | 2012-06-01 |
EP2458621A1 (fr) | 2012-05-30 |
US8669188B2 (en) | 2014-03-11 |
EP2458621B1 (fr) | 2015-02-25 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5959833B2 (ja) | 側壁イメージ転写からパターンを作る改善された方法 | |
US7540970B2 (en) | Methods of fabricating a semiconductor device | |
KR101477337B1 (ko) | 자가-정렬 트렌치 형성 | |
KR100927398B1 (ko) | 반도체 소자의 미세 패턴 형성 방법 | |
US9466486B2 (en) | Method for integrated circuit patterning | |
US9666442B2 (en) | Methods for single exposure—self-aligned double, triple, and quadruple patterning | |
US20090047788A1 (en) | Method for fabricating semiconductor device | |
KR20100106455A (ko) | 고밀도 패턴 형성 방법 | |
US20150155176A1 (en) | Sidewall height nonuniformity reduction for sidewall image transfer processes | |
CN103390551A (zh) | 半导体装置图案化结构的制作方法 | |
TWI567785B (zh) | 半導體裝置圖案化結構之製作方法 | |
KR100842763B1 (ko) | 반도체 소자의 미세 패턴 형성 방법 | |
US20070128823A1 (en) | Method of fabricating semiconductor integrated circuit device | |
CN109872946B (zh) | 半导体装置的形成方法 | |
KR100798738B1 (ko) | 반도체 소자의 미세 패턴 제조 방법 | |
TWI715967B (zh) | 半導體結構及其製造方法 | |
US20080020569A1 (en) | Method for Manufacturing Semiconductor Device | |
JP2012039055A (ja) | 半導体素子の微細パターンの形成方法 | |
KR100608343B1 (ko) | 반도체소자의 격리영역 형성방법 | |
KR100650859B1 (ko) | 반도체 소자의 미세패턴 형성방법 | |
CN114068322A (zh) | 制造半导体结构的方法 | |
CN118039462A (zh) | 半导体结构的制造方法 | |
US8268730B2 (en) | Methods of masking semiconductor device structures | |
KR100567049B1 (ko) | 반도체소자의 격리영역 형성방법 | |
TW201225286A (en) | Nitride semiconductor template and fabricating method thereof |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20141119 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20141119 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20150724 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20150731 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20151102 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20160527 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20160622 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 5959833 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
LAPS | Cancellation because of no payment of annual fees |