JP2012124305A - Semiconductor module - Google Patents
Semiconductor module Download PDFInfo
- Publication number
- JP2012124305A JP2012124305A JP2010273424A JP2010273424A JP2012124305A JP 2012124305 A JP2012124305 A JP 2012124305A JP 2010273424 A JP2010273424 A JP 2010273424A JP 2010273424 A JP2010273424 A JP 2010273424A JP 2012124305 A JP2012124305 A JP 2012124305A
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor chip
- semiconductor
- package
- photoelectric conversion
- heat conducting
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/30—Technical effects
- H01L2924/301—Electrical effects
- H01L2924/3025—Electromagnetic shielding
Landscapes
- Solid State Image Pick-Up Elements (AREA)
- Transforming Light Signals Into Electric Signals (AREA)
- Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)
Abstract
【課題】半導体チップからの発熱による光電変換部の機能障害を防止できる半導体モジュールを提供する。
【解決手段】光電変換領域118が形成された第1の半導体チップ101と、第1の半導体チップ101上における光電変換領域118が形成されていない領域に設けられ、第1の半導体チップ101と電気的に接続された第2の半導体チップ102と、第1の半導体チップ101,第2の半導体チップ102を収容するとともに、少なくとも光電変換領域118と対向する領域が透光性材料で形成されたパッケージ103と、第2の半導体チップ102とパッケージ103を熱的に連結する熱伝導部材109と、を備える。
【選択図】図1A semiconductor module capable of preventing functional failure of a photoelectric conversion unit due to heat generated from a semiconductor chip is provided.
A first semiconductor chip 101 in which a photoelectric conversion region 118 is formed, and a region on the first semiconductor chip 101 where the photoelectric conversion region 118 is not formed, are electrically connected to the first semiconductor chip 101. Package of the second semiconductor chip 102, the first semiconductor chip 101, and the second semiconductor chip 102 connected together, and at least a region facing the photoelectric conversion region 118 formed of a light-transmitting material 103, and a heat conductive member 109 that thermally couples the second semiconductor chip 102 and the package 103.
[Selection] Figure 1
Description
本発明は、半導体チップがパッケージに収容された半導体モジュールに関する。 The present invention relates to a semiconductor module in which a semiconductor chip is accommodated in a package.
従来、半導体モジュールの一例として、固体撮像素子である光半導体素子を、光半導体素子に形成された光電変換部を駆動する半導体素子とともにパッケージに収容したものがある(例えば、特許文献1)。 Conventionally, as an example of a semiconductor module, there is one in which an optical semiconductor element that is a solid-state imaging element is housed in a package together with a semiconductor element that drives a photoelectric conversion unit formed in the optical semiconductor element (for example, Patent Document 1).
図8は、特許文献1に記載された半導体モジュールの構成を示す断面図である。
図8に示す半導体モジュールは、凹状のパッケージ92内に、半導体素子93,熱伝導性板体98,光半導体素子94が順に積層して搭載された構造である。これらの光半導体素子94および半導体素子93は、それぞれワイヤ95A,95Bにより、外部回路と接続するための導体91に電気的に接続されている。パッケージ92の上端には、透光性材料からなる光透過性蓋体96が接着剤97により固着されている。半導体モジュールに入射した光は光透過性蓋体96を透過し、光半導体素子94の光電変換部に入射される。
FIG. 8 is a cross-sectional view showing the configuration of the semiconductor module described in Patent Document 1. As shown in FIG.
The semiconductor module shown in FIG. 8 has a structure in which a
このように、光半導体素子94と半導体素子93を積層させた状態でパッケージ92に収容することで、実装面積の縮小を図ることができる。また、これらの半導体素子が一つのパッケージ92に収容されていることで、例えば、デジタルスチルカメラの製造メーカにおいて、半導体モジュールを組み込む際の作業負荷が軽減される。
As described above, by mounting the
しかしながら、特許文献1の構成によると、光半導体素子94が熱伝導性板体98の上面に載置されているので、熱伝導性板体98が精度よく形成されていないために、光半導体素子94がパッケージ92の底部に対して水平でなく傾いてしまう恐れがある。ここで、デジタルスチルカメラ等に半導体モジュールを組み込む際には、パッケージ92を基準にデジタルスチルカメラのレンズの位置合わせが行われる。光半導体素子94とパッケージ92の底部とが水平でない場合、光半導体素子94がレンズの光軸に対して垂直でなくなり、光電変換部とレンズとの距離が焦点距離に一致しなくなる。その結果、画像が歪んだり、ボケたりするといった画質劣化の問題が生じる。
However, according to the configuration of Patent Document 1, since the
そこで、光半導体素子(以下、第1の半導体チップと記載する。)上に、光電変換部と
電気的に接続された半導体素子(以下、第2の半導体チップと記載する。)を配置する構成を採用することが考えられる。このとき、光透過性蓋体と第1の半導体チップの光電変換部が形成された領域との間の光路が、第2の半導体チップにより遮られることを抑制するため、第2の半導体チップを、第1の半導体チップ上における光電変換部が形成された領域の外に配置する必要がある。さらに、半導体モジュールの小型化を図るためには、第1の半導体チップ上における光電変換部が形成された領域に近接して第2の半導体チップを配置する必要がある。
Therefore, a configuration in which a semiconductor element (hereinafter referred to as a second semiconductor chip) electrically connected to the photoelectric conversion unit is disposed on an optical semiconductor element (hereinafter referred to as a first semiconductor chip). Can be considered. At this time, in order to prevent the second semiconductor chip from blocking the optical path between the light transmissive lid and the region where the photoelectric conversion portion of the first semiconductor chip is formed, the second semiconductor chip is Therefore, it is necessary to arrange the photoelectric conversion unit on the first semiconductor chip outside the region where the photoelectric conversion unit is formed. Furthermore, in order to reduce the size of the semiconductor module, it is necessary to dispose the second semiconductor chip in the vicinity of the region where the photoelectric conversion unit is formed on the first semiconductor chip.
しかしながら、上記のような構成を採った場合、第2の半導体チップからの発熱により、光電変換部に機能障害が発生する恐れがある。発熱による機能障害とは、例えば、以下のようなものがある。固体撮像素子においては、映像信号の黒レベルを一定にするために、暗電流によるノイズ成分を映像信号から差し引く必要がある。暗電流は光電変換部を構成する半導体の熱雑音に起因するものであり、第2の半導体チップからの発熱により光電変換部が形成された領域内で温度分布が生じた場合には、当該領域内での暗電流の発生量に差が出てしまうこととなる。暗電流によるノイズ成分は、光電変換部が形成された領域全体で一律に映像信号から差し引かれるため、当該領域内で暗電流の発生量に差があると、本来差し引かれるべき量のノイズ成分が差し引かれないこととなる。その結果、画質が劣化するという問題が発生する。 However, when the above configuration is adopted, there is a possibility that a functional failure may occur in the photoelectric conversion unit due to heat generated from the second semiconductor chip. Examples of functional failures due to heat generation include the following. In a solid-state imaging device, it is necessary to subtract a noise component due to dark current from a video signal in order to make the black level of the video signal constant. The dark current is caused by the thermal noise of the semiconductor that constitutes the photoelectric conversion unit, and when the temperature distribution occurs in the region where the photoelectric conversion unit is formed by the heat generated from the second semiconductor chip, the region There will be a difference in the amount of dark current generated. Since the noise component due to dark current is uniformly subtracted from the video signal in the entire area where the photoelectric conversion unit is formed, if there is a difference in the amount of dark current generated in the area, the amount of noise component that should be subtracted will be reduced. It will not be deducted. As a result, the problem that the image quality deteriorates occurs.
本発明は、上記した課題に鑑み、第1の半導体チップ上に第2の半導体チップを配置する構成を採用した場合でも、第2の半導体チップからの発熱による光電変換部の機能障害を防止できる半導体モジュールを提供することを目的とする。 In view of the above-described problems, the present invention can prevent functional failure of the photoelectric conversion unit due to heat generated from the second semiconductor chip even when the configuration in which the second semiconductor chip is disposed on the first semiconductor chip is employed. An object is to provide a semiconductor module.
上記課題を解決するために、本発明に係る半導体モジュールは、光電変換部が形成された第1の半導体チップと、前記第1の半導体チップ上における、前記光電変換部が形成されていない領域に設けられ、前記第1の半導体チップと電気的に接続された第2の半導体チップと、前記第1および第2の半導体チップを収容するとともに、少なくとも前記光電変換部と対向する領域が透光性材料で形成されたパッケージと、前記第2の半導体チップと前記パッケージを熱的に連結する熱伝導部材と、を備えることを特徴とする。 In order to solve the above problems, a semiconductor module according to the present invention includes a first semiconductor chip in which a photoelectric conversion unit is formed, and a region on the first semiconductor chip in which the photoelectric conversion unit is not formed. A second semiconductor chip provided and electrically connected to the first semiconductor chip; and the first and second semiconductor chips are accommodated, and at least a region facing the photoelectric conversion unit is translucent A package made of a material, and a heat conductive member that thermally connects the second semiconductor chip and the package are provided.
上記構成の半導体モジュールによれば、第2の半導体チップとパッケージを熱的に連結する熱伝導部材が設けられているため、第2の半導体チップからの発熱を、熱伝導部材を介してパッケージに放熱することが可能である。このような構成とすることで、第2の半導体チップで発生した熱が光電変換部側へ移動するのを抑制することができる。 According to the semiconductor module having the above configuration, since the heat conductive member that thermally couples the second semiconductor chip and the package is provided, heat generated from the second semiconductor chip is transferred to the package via the heat conductive member. It is possible to dissipate heat. By setting it as such a structure, it can suppress that the heat | fever generate | occur | produced with the 2nd semiconductor chip moves to the photoelectric conversion part side.
したがって、第1の半導体チップ上に第2の半導体チップを配置する構成を採用した場合でも、第2の半導体チップからの発熱による光電変換部の機能障害を防止できる半導体モジュールを提供することができる。 Therefore, even when the configuration in which the second semiconductor chip is arranged on the first semiconductor chip is adopted, a semiconductor module capable of preventing functional failure of the photoelectric conversion unit due to heat generated from the second semiconductor chip can be provided. .
前記熱伝導部材は非透光性を有し、上面視において、前記熱伝導部材が前記第2の半導体チップ全体を覆っていることとしてもよい。
さらに、上面視において、前記熱伝導部材における前記光電変換部と対向する領域に開口が設けられ、前記熱伝導部材の周縁部が当該周縁部の全周にわたって前記パッケージの内壁面と接していることとしてもよい。
The heat conductive member may be non-translucent, and the heat conductive member may cover the entire second semiconductor chip in a top view.
Furthermore, when viewed from the top, an opening is provided in a region of the heat conducting member that faces the photoelectric conversion unit, and a peripheral part of the heat conductive member is in contact with an inner wall surface of the package over the entire periphery of the peripheral part. It is good.
第2の半導体チップにアナログの画像電気信号を扱う回路が含まれている場合、第2の半導体チップに特定波長域の光が照射されると、当該回路を構成する半導体で光電変換が行われることによる偽信号が発生する場合がある。しかしながら、上記の構成によれば、非透光性を有する熱伝導部材が第2の半導体チップ全体を覆うように設けられているため、偽信号が発生することを防止することができる。 When the second semiconductor chip includes a circuit that handles an analog electrical image signal, when the second semiconductor chip is irradiated with light in a specific wavelength range, photoelectric conversion is performed on the semiconductor that forms the circuit. May cause false signals. However, according to the above configuration, since the non-translucent heat conducting member is provided so as to cover the entire second semiconductor chip, it is possible to prevent generation of a false signal.
また、前記熱伝導部材は金属材料からなることとしてもよい。
熱伝導部材として金属材料を用いることで、高い伝導性と非透光性を有する熱伝導部材を構成することができる。
Further, the heat conducting member may be made of a metal material.
By using a metal material as the heat conductive member, a heat conductive member having high conductivity and non-light-transmitting property can be configured.
さらに、前記熱伝導部材は、当該熱伝導部材の上面に反射防止処理が施されていることとしてもよい。
このようにすることで、熱伝導部材とパッケージの天井部との間に空間が存在する場合に、熱伝導部材の上面とパッケージの天井面の下面との間で入射光が反射されることにより、反射光が光電変換部に入射することを防止することが可能となる。
Further, the heat conducting member may be subjected to antireflection treatment on the upper surface of the heat conducting member.
In this way, when there is a space between the heat conduction member and the ceiling of the package, incident light is reflected between the upper surface of the heat conduction member and the lower surface of the ceiling surface of the package. It is possible to prevent the reflected light from entering the photoelectric conversion unit.
本発明に係る半導体モジュールは、光電変換部が形成された第1の半導体チップと、前記第1の半導体チップ上における前記光電変換部が形成されていない領域に設けられ、前記第1の半導体チップと電気的に接続された第2の半導体チップと、前記第1および第2の半導体チップを収容するとともに、少なくとも前記光電変換部と対向する領域が透光性材料で形成されたパッケージと、を備え、前記第2の半導体チップが前記パッケージに接するように設けられており、前記パッケージにおける前記第2の半導体チップと接する領域が、前記パッケージ内に含まれる気体よりも熱伝導率が高い材料で構成されていることとしてもよい。 The semiconductor module according to the present invention is provided in a first semiconductor chip in which a photoelectric conversion unit is formed, and a region on the first semiconductor chip in which the photoelectric conversion unit is not formed, and the first semiconductor chip A second semiconductor chip electrically connected to the first and second semiconductor chips, and a package in which at least a region facing the photoelectric conversion unit is formed of a light-transmitting material. The second semiconductor chip is in contact with the package, and a region of the package that is in contact with the second semiconductor chip is made of a material having a higher thermal conductivity than the gas contained in the package. It may be configured.
上記構成の半導体モジュールによれば、第2の半導体チップがパッケージに接するように設けられているため、第2の半導体チップからの発熱をパッケージに放熱することが可能である。したがって、第2の半導体チップで発生した熱が光電変換部側へ移動するのを抑制することができる。 According to the semiconductor module having the above configuration, since the second semiconductor chip is provided so as to be in contact with the package, the heat generated from the second semiconductor chip can be radiated to the package. Therefore, it is possible to suppress the heat generated in the second semiconductor chip from moving to the photoelectric conversion unit side.
前記パッケージの天井部には、さらに、前記第2の半導体チップに対応する貫通孔が設けられ、前記貫通孔内に前記第2の半導体チップが挿通していることにより、前記貫通孔の内壁面が前記第2の半導体チップの側面と接していることとしてもよい。 A through hole corresponding to the second semiconductor chip is further provided in the ceiling portion of the package, and the second semiconductor chip is inserted into the through hole, whereby an inner wall surface of the through hole is formed. May be in contact with the side surface of the second semiconductor chip.
さらに、前記パッケージの天井部の下面と前記第2の半導体チップの上面が接していることとしてもよい。
このような構成とすることで、半導体モジュールの薄型化を図ることが可能となる。
Furthermore, the lower surface of the ceiling portion of the package may be in contact with the upper surface of the second semiconductor chip.
With this configuration, it is possible to reduce the thickness of the semiconductor module.
前記パッケージの天井部における第2の半導体チップと接する領域は、非透光性を有することとしてもよい。
上記の構成によれば、第2の半導体チップにアナログの画像電気信号を扱う回路が含まれている場合において、該回路を構成する半導体で光電変換が行われることによる偽信号が発生することを防止できる。
The region in contact with the second semiconductor chip in the ceiling of the package may be non-translucent.
According to the above configuration, when the second semiconductor chip includes a circuit that handles an analog electrical image signal, a false signal is generated due to photoelectric conversion performed by the semiconductor that configures the circuit. Can be prevented.
以下、本発明を実施するための形態を、図面を参照しながら説明する。
[第1の実施形態]
第1の実施形態に係る半導体モジュール100の全体構成について、図1(a)〜(c)を用いて説明する。
Hereinafter, embodiments for carrying out the present invention will be described with reference to the drawings.
[First Embodiment]
The overall configuration of the
図1(a)は、半導体モジュール100の全体構造を示す斜視図であり、図1(b)は図1(a)に示すA−A線矢視断面図(XZ断面図)、図1(c)は図1(b)に示すB−B線矢視断面図(XY断面図)である。
1A is a perspective view showing the entire structure of the
半導体モジュール100は、主な構成として、第1の半導体チップ101と、第2の半導体チップ102と、パッケージ103と、熱伝導部材109とを備えている。
〈パッケージ〉
パッケージ103は、内部に第1の半導体チップ101,第2の半導体チップ102を収容するとともに、光電変換部と対向する領域が透光性材料で形成されている。具体的には、図1(a),(b)に示すように、パッケージ103は、セラミック製の基板部105,同じくセラミック製の側壁部106,透光性材料で構成された透光性カバー104とからなる。側壁部106と透光性カバー104間の固着には、例えば、接着剤等を用いることができる。
The
<package>
The
透光性カバー104は平板状であり、透光性樹脂または透光性ガラス等で形成されている。この透光性カバー104が、パッケージ103により規定される開口112を塞ぐように、パッケージ103の側壁部106に接着剤等により固着されている。
The
図1(b),(c)に示すように、パッケージ103の内部には複数の電極パッド110が設けられている。また、基板部105には複数の外部リード線111が設けられており、外部リード線111の一部は基板部105内に埋設されるとともに、他の部分は基板部105の外部に突出している。この電極パッド110および外部リード線111は、それぞれ基板部105内に埋設された配線に接続されている。そして、基板部105の上面に第1の半導体チップ101が配置されており、さらに第1の半導体チップ101の上面に第2の半導体チップ102が配置されている。
As shown in FIGS. 1B and 1C, a plurality of
〈第1の半導体チップ、第2の半導体チップ〉
(外観構成)
第1の半導体チップ101は、イメージセンサとして機能する。第1の半導体チップ101は、シリコン基板114と、シリコン基板114上に設けられたレンズ層115および複数の電極パッド116,117とを有している。シリコン基板114内の領域118には、入射光を受光し光電変換する光電変換部が行列状に複数形成されている。以下、この領域118を光電変換領域118と称する。レンズ層115は、光電変換領域118の光電変換部毎に設けられたマイクロレンズからなる層であり、半導体モジュール100内に入射した光を光電変換領域118に導くものである。分かり易くするため、図1(b)では、光電変換領域118およびレンズ層115の大きさを誇張して示している。なお、第1の半導体チップ101と基板部105は、例えば、金属ペースト等によりボンディングされている。
<First semiconductor chip, second semiconductor chip>
(Appearance configuration)
The
また、図1(b)に示すように、透光性カバー104を通過した光が第1の半導体チップ101の光電変換領域118に入射されるように、第1の半導体チップ101は、光電変換領域118と透光性カバー104とが対向するように配置されている。
Further, as shown in FIG. 1B, the
図1(b)に示すように、電極パッド116は、それに対応するパッケージ103の電極パッド110にワイヤ119によりボンディングされている。
第2の半導体チップ102は、例えば、第1の半導体チップ101に形成された光電変換部を駆動する駆動回路、および第1の半導体チップ101からのアナログの画像電気信号をデジタル信号に変換するAFE(アナログフロントエンド)回路等を含んだ集積回路のチップである。この第2の半導体チップ102の下端には複数のバンプ121が配設されており、このバンプ121を介して、対応する第1の半導体チップ101の電極パッド117と第2の半導体チップ102とが接続されるようにフリップチップボンディングされている。第2の半導体チップ102とシリコン基板114との隙間には、第2の半導体チップ102の集積回路を封止するアンダーフィル材122が充填されている。アンダーフィル材122は接着力強化剤として用いられており、その材料としては、例えば、液状エポキシ樹脂、樹脂シート、ACF等を用いることができる。
As shown in FIG. 1B, the
The
(回路構成)
図2は、半導体チップ101,102に形成された回路の構成の具体例を示す模式ブロック図である。
(Circuit configuration)
FIG. 2 is a schematic block diagram showing a specific example of the configuration of a circuit formed in the
第1の半導体チップ101は、行列状に配置された複数の光電変換部123と、光電変換部123の列毎に対応して設けられた垂直転送部124と、水平転送部125と、出力回路部126とを備えている。
The
各光電変換部123は、入射光を光電変換して信号電荷を生成する。垂直転送部124は、各光電変換部123で生成された信号電荷を読み出し、列方向の水平転送部125側に転送する。水平転送部125は、転送されてきた信号電荷を行方向の出力回路部126側に転送する。出力回路部126は、転送されてきた信号電荷を電気信号へ変換して第2の半導体チップ102に出力する。
Each
第2の半導体チップ102の集積回路は、駆動回路127と、AFE回路128と、TG(タイミングジェネレータ)129とで構成されている。
駆動回路127は、第1の半導体チップ101に形成された光電変換部123を駆動するため、TG129で生成されるタイミング信号に基づいて駆動パルスを生成し、生成した駆動パルスを第1の半導体チップ101に出力する。なお、ここでの「第1の半導体チップ101に形成された光電変換部123を駆動する」とは、光電変換部123で生成された信号電荷の読み出しから、読み出した信号電荷を垂直転送、水平転送して、出力回路部126で出力するまでの一連の動作が行われるよう駆動することを意味している。したがって、駆動回路127において生成する駆動パルスには、垂直転送部124、水平転送部125および出力回路部126のそれぞれを駆動する駆動パルスが含まれている。
The integrated circuit of the
The
AFE回路128は、TG129で生成されるタイミング信号に基づいて、出力回路部126から出力されたアナログの画像電気信号を、相関二重サンプリング(CDS:Correlated Double Sampling)、自動利得調整(AGC:Auto Gain Control)した後、デジタル信号に変換(ADC:Analog Digital Converter)する。
The
〈熱伝導部材〉
図1(b)、(c)に示すように、パッケージ103内における光電変換領域118と対向する領域を除く領域には、第2の半導体チップ102とパッケージ103の双方とを熱的に連結する熱伝導部材109が設けられている。熱伝導部材109は、第2の半導体チップ102からの発熱を、パッケージ103へ逃がす機能を果たす。
<Heat conduction member>
As shown in FIGS. 1B and 1C, both the
熱伝導部材109は、パッケージ103内に含まれる気体よりも熱伝導率が高い材料で構成され、このような材料としては、例えば、アルミニウム,銅,ステンレス等の金属材料、エポキシ樹脂,アクリル樹脂,シリコーン樹脂等の熱伝導性の高い樹脂材料、これらの樹脂材料を布状に形成した熱伝導性シート等が挙げられる。また、熱伝導部材109に上記の樹脂材料を用いる場合には、酸化亜鉛,酸化チタン,銀,カーボン,セラミックス等の熱伝導性のフィラーが混合されていることが望ましい。
The
上記では、熱伝導部材109がパッケージ103内に含まれる気体よりも熱伝導率が高い材料で構成されているとしたが、より好ましくは、第1の半導体チップ101よりも熱伝導率が高い材料で構成されている方が良い。熱伝導部材109が第1の半導体チップ101よりも熱伝導率が高い材料で構成されている場合には、第2の半導体チップ102の放熱は、第1の半導体チップ101を介してパッケージ103に至る経路よりも、熱伝導部材109を介してパッケージ103に至る経路による方が支配的になる。したがって、第1の半導体チップ101への熱の移動が減少し、第1の半導体チップ101はより安定した動作を行うことができる。
In the above description, it is assumed that the heat
第2の半導体チップ102とパッケージ103とを熱的に連結する熱伝導部材109が設けられていることで、第2の半導体チップ102からの発熱をパッケージ103側へ効率的に放熱することが可能となる。このような構成とすることで、上述したような第2の半導体チップ102からの発熱による光電変換領域118の機能障害を防止することができる。
By providing the
半導体モジュール100の小型化に鑑みると、光電変換領域118と第2の半導体チップ102間の距離は短いほうが望ましい。この場合、光電変換領域118は第2の半導体チップ102からの熱の影響をより受けやすくなるため、第2の半導体チップ102の発熱をパッケージ103側へ放熱させることがより重要となる。
In view of miniaturization of the
さらに、第2の半導体チップ102からの発熱が熱伝導部材109を介してパッケージ103側へ放熱されることにより、第2の半導体チップ102の温度が、自身の動作保証温度を超えるのを抑制することができる。したがって、第2の半導体チップ102はより安定した動作を行うことが可能となる。
Furthermore, the heat generated from the
図1(b)に示すように、熱伝導部材109は、その端部が側壁部106に設けられた段差107に載置されることにより、パッケージ103と熱的に接続される。このようにすることで、熱伝導部材109の位置合わせを容易に行うことができる。段差107と熱伝導部材109との密着性をより向上させるために、両者を接着剤で固着することもできる。
As shown in FIG. 1B, the
また、熱伝導部材109を平板状としているため、第2の半導体チップ102の上面の高さと段差107の上面の高さが異なっている場合であっても、熱伝導部材109が撓むことによって、第2の半導体チップ102と段差107の間を確実に接続することができる。
In addition, since the
さらに、図1(b)に示す半導体モジュール100のように、熱伝導部材109と透光性カバー104との間に空間が存在する場合には、熱伝導部材109の上面に反射防止処理をしておくことが望ましい。このようにすることで、透光性カバー104の下面と熱伝導部材109の上面との間で入射光が反射されることにより、反射光が光電変換領域118に入射することを防止することができる。熱伝導部材109の上面に施す反射防止処理としては、例えば、クロムメッキ処理、表面を粗くする、つや消し処理、反射防止用薄膜コーティング処理等が挙げられる。
Further, when there is a space between the
〈まとめ〉
上記構成の半導体モジュール100では、第2の半導体チップ102とパッケージ103を熱的に連結する熱伝導部材109が設けられている。このような構成により、第2の半導体チップ102からの発熱による光電変換領域118の機能障害を防止し、その結果、画質の劣化を抑制することができる。さらに、第2の半導体チップ102からの発熱をパッケージ103へ逃がすことで、第2の半導体チップ102がその動作保証温度を超えることを抑制することができる。
<Summary>
In the
さらに、第2の半導体チップ102が、第1の半導体チップ101上に配置されているので、両チップが重なっている分、第2の半導体チップ102と第1の半導体チップ101とが横に並べて配置された場合に比べて、パッケージ103を小型化することができる。その結果、半導体モジュール自体を小型化することができる。
Furthermore, since the
また、このようにイメージセンサである第1の半導体チップ101と駆動回路127およびAFE回路128が形成された第2の半導体チップ102とを、パッケージ103内に収容したので、例えばデジタルスチルカメラに半導体モジュール100を組み込む際、別途、駆動回路127およびAFE回路128が形成された半導体チップを組み込む必要がなくなり、その分、デジタルスチルカメラの組み込み作業負荷を軽減することができる。
In addition, since the
本実施形態では、第1の半導体チップ101が高い精度で形成される基板部105上に載置されているため、第1の半導体チップ101とパッケージ103とを精度よく平行に配置することができる。したがって、デジタルスチルカメラ等に半導体モジュール100を組み込む際、光電変換領域118をデジタルスチルカメラ等のレンズの光軸に対して垂直に精度よく配置することができる。結果として、光電変換領域118とレンズとの距離が焦点距離に一致しなくなることによる画像の歪み、ボケ等による画質の劣化を抑制することができる。なお、ここでの「平行」とは、完全に平行であるものだけでなく、平行となるように設計されたものであり、製造誤差等により設計値からずれたものも含んでいる。
In the present embodiment, since the
また、図8に示す構成によれば、光半導体素子94から出力された信号は、2本のワイヤ95A,95Bを経由して半導体素子93に伝送されるので、出力信号の高速な伝送を行うことができないといった問題もある。
Further, according to the configuration shown in FIG. 8, since the signal output from the
一方、本実施形態では、第1の半導体チップ101の出力回路部126からの出力信号を、電極パッド117からバンプ121を介して直接的に第2の半導体チップ102に伝送することができる。したがって、出力信号の高速な伝送を実現できる。
On the other hand, in the present embodiment, an output signal from the
[第1の実施形態の変形例]
次に、第1の実施形態の変形例について説明する。以下、第1の実施形態と同一の構成については説明を省略し、相違点を中心に説明する。
[Modification of First Embodiment]
Next, a modification of the first embodiment will be described. Hereinafter, the description of the same configuration as that of the first embodiment will be omitted, and the description will focus on the differences.
図3は、熱伝導部材とパッケージとの接合方法の変形例を示すXZ断面図である。
図3(a)では、熱伝導部材109Aの端部が折り曲げられ、この折り曲げられた部分が接着剤等により側壁部106と固着されている。図3(b)では、側壁部106にスリット108が設けられており、このスリット108に熱伝導部材109Bの端部が嵌合されている。図3(a),(b)においては、側壁部に熱伝導部材を載置するための段差を設けない分、図1に示す半導体モジュール100と比較して、側壁部のX方向の厚みを薄くすることができる。
FIG. 3 is an XZ sectional view showing a modification of the method for joining the heat conducting member and the package.
In FIG. 3A, the end portion of the
図3(c)においては、熱伝導部材109Cを二度折り曲げることにより、熱伝導部材109Cが側壁部106および基板部105の両方に接するようにしている。この場合、側壁部106および基板部105が、熱伝導部材109Cを設ける際のガイドとして機能するため、熱伝導部材109Cの位置合わせを容易に行うことができる。さらに、熱伝導部材109Cが、側壁部106および基板部105の両方に接するようにすることで、熱伝導部材109Cとパッケージとの接触面積が増え、より効率的に第2の半導体チップからの発熱をパッケージ側へ放熱することができる。熱伝導部材は必ずしも側壁部と基板部の両方に接している必要はなく、図3(d)に示すように、熱伝導部材109Dが基板部105のみに接していることとしてもよい。図3(c),(d)のような接合方法においても、図3(a),(b)と同様に、図1に示す半導体モジュール100と比較して、側壁部のX方向の厚みを薄くすることができる。
In FIG. 3C, the heat
図1および図3(a)〜(d)においては、熱伝導部材が板状である場合を例示したが、熱伝導部材の形状はこれに限定されない。図3(e)に示すように、上述したような熱伝導性に優れる樹脂材料を、第2の半導体チップ,側壁部106,基板部105に接するように充填することにより、熱伝導部材109Eを形成することとしてもよい。また、図3(f)に示すように、熱伝導部材109Fは光電変換領域に達しない範囲で、光電変換領域側へ延設することとしてもよい。このようにすることで、第2の半導体チップからの放熱が光電変換領域側へ流入するのをより抑制することができる。図3(e),(f)のいずれの接合方法も、樹脂材料をパッケージ内に流し込むことで簡易に形成することができるという利点がある。
Although FIG. 1 and FIGS. 3A to 3D illustrate the case where the heat conducting member is plate-like, the shape of the heat conducting member is not limited to this. As shown in FIG. 3E, by filling the resin material having excellent thermal conductivity as described above so as to be in contact with the second semiconductor chip, the
図4は、第1の実施形態の変形例に係る半導体モジュールの全体構成を示すXY断面図である。なお、図4では、透光性カバーを取り除いた状態の断面図を示している。
図4(a)に示す半導体モジュール100Gにおいては、熱伝導部材109Gが第2の半導体チップ102全体を覆うように、すなわち、半導体モジュール100Gを上面視した場合に、熱伝導部材109Gと第2の半導体チップ102全体が重なるように設けられている。また、図4(b)に示す半導体モジュール100Hにおいては、熱伝導部材109Hの周縁部が当該周縁部の全周にわたってパッケージの側壁部106の内壁面と接するように、熱伝導部材109Hが設けられている。なお、熱伝導部材109Hにおける光電変換領域118と対向する領域には開口が設けられ、光電変換領域118への光の入射が妨げられないような構成となっている。図4(a),(b)に示すような構成とすることで、熱伝導部材とパッケージの側壁部との接触面積が増え、より効率的に第2の半導体チップからの熱をパッケージ側へ放熱させることが可能である。
FIG. 4 is an XY cross-sectional view showing an overall configuration of a semiconductor module according to a modification of the first embodiment. In addition, in FIG. 4, sectional drawing of the state which removed the translucent cover is shown.
In the
図4各図において、熱伝導部材とパッケージとの接合方法として、図1のように側壁部に段差(図4(a)においては段差107G、図4(b)においては段差107H)を設け、その段差107G(もしくは段差107H)に熱伝導部材の端部を載置する方法を図示しているが、この方法に限定されず、図3各図に示す接合方法を適宜採用することができる。
4, as a method for joining the heat conducting member and the package, a step (step 107G in FIG. 4A and step 107H in FIG. 4B) is provided on the side wall as shown in FIG. Although a method of placing the end portion of the heat conducting member on the
また、図4に示す熱伝導部材109G,109Hは、さらに、非透光性を有する材料から構成されている。このような構成とすることで、第2の半導体チップ102に含まれるAFE回路128(図2)に光が入射されることによる誤動作を防止することができる。
Further, the
具体的に説明すると、AFE回路128のうち、アナログの画像電気信号を扱う回路を構成する半導体に特定波長域(例えば、可視光波長380〜780[nm])の光が照射されると、当該半導体で光電変換が行われることによる偽信号が発生する場合がある。このような偽信号がアナログの画像電気信号に足し合わされると、AFE回路128が誤動作するおそれが生じる。また、このような偽信号の発生は、画質の劣化にもつながる。
More specifically, when light in a specific wavelength region (for example, visible light wavelength 380 to 780 [nm]) is irradiated to a semiconductor that constitutes a circuit that handles analog image electrical signals in the
しかしながら、本変形例においては、熱伝導部材109G,109Hが非透光性を有する材料で構成されているため、上記のような誤動作ならびに画質劣化の問題が招来しない。図4(a)に示すように、最低限、熱伝導部材109Gが第2の半導体チップ102全体を覆うように設けられていれば、上記の効果を得ることができる。さらに、図4(b)に示すように、光電変換領域118を除く領域全体を熱伝導部材109Hが覆うことにより、より確実に第2の半導体チップ102を遮光することが可能となる。
However, in this modification, the
なお、図4(b)においては透光性カバーの図示を省略しているが、この場合の透光性カバーの形状としては、図1に示す半導体モジュール100のように、側壁部106の全体を塞ぐ形状とすることもできるし、光電変換領域118と対向する領域に設けられた開口のみを塞ぐ形状とすることもできる。
4B, the illustration of the light-transmitting cover is omitted, but the shape of the light-transmitting cover in this case is the entire
[第2の実施形態]
次に、図5を用いて第2の実施形態について説明する。以下、第1の実施形態と同一の構成については説明を省略し、相違点を中心に説明する。
[Second Embodiment]
Next, a second embodiment will be described with reference to FIG. Hereinafter, the description of the same configuration as that of the first embodiment will be omitted, and the description will focus on the differences.
図5(a)は、本実施形態に係る半導体モジュール200の全体構成を示す断面図である。図1に示す半導体モジュール100との相違点は、第2の半導体チップ202がパッケージ203に直接的に接するように設けられている、より詳しくは、パッケージ203における天井部209の下面230と第2の半導体チップ202の上面が接している点である。さらに、パッケージ203における第2の半導体チップ202と接する天井部209が、パッケージ203内に含まれる気体よりも熱伝導率が高い材料で構成されており、この天井部209が熱伝導部材として機能する。以下、熱伝導部材として機能する天井部を、熱伝導部材209と称する。また、熱伝導部材209における光電変換領域218と対向する領域には開口212が形成されており、この開口212を塞ぐように透光性カバー204が設けられている。熱伝導部材209と透光性カバー204とは、接着剤213により固着されており、第2の半導体チップ202と熱伝導部材209との間も同様に接着剤等により固着されている。なお、パッケージ203を構成する側壁部206,基板部205は、第1の実施形態と同様にセラミック製である。
FIG. 5A is a cross-sectional view showing the overall configuration of the
半導体モジュール200の構成によれば、図1(b)に示す半導体モジュール100と比較して、熱伝導部材109と透光性カバー104との間隙に相当する厚み分、半導体モジュール200を薄型化することが可能となる。また、第2の半導体チップ202が直接的にパッケージ203に接しているため、効率的に第2の半導体チップ202からの熱をパッケージ203側へ放熱できる。さらに、熱伝導部材209がパッケージ203を構成しているため、第2の半導体チップ202からの熱を、パッケージ203外の空気中へ効率的に放熱させることが可能である。
According to the configuration of the
図5(b)は、第2の実施形態の変形例に係る半導体モジュール200Aの全体構成を示す断面図である。半導体モジュール200と相違する点は、側壁部206Aが熱伝導部材209と同一材料で形成されている点である。このような構成によれば、半導体モジュール200と同様に、半導体モジュール200Aを薄型化することが可能となる他、熱伝導性の高い材料を側壁部206Aにも適用されていることで、第2の半導体チップ202からの熱を、パッケージ外の空気中へより効率的に放熱させることが可能である。
FIG. 5B is a cross-sectional view showing the overall configuration of a
さらに、図5(a),(b)に示す熱伝導部材209は、さらに、非透光性を有する材料から構成されている。このような構成とすることで、第2の半導体チップ202に含まれるAFE回路に光が入射されることによる誤動作を防止することができる。なお、このような効果を得るためには、熱伝導部材の下面における少なくとも第2の半導体チップの上面と接する領域が非透光性を有していれば良く、熱伝導部材全体が非透光性を有している必要はない。
Furthermore, the
図5(c)は、第2の実施形態の変形例に係る半導体モジュール200Bの全体構成を示す断面図である。半導体モジュール200,200Aと相違する点は、パッケージの天井部を構成する熱伝導部材209Bに第2の半導体チップ202に対応する貫通孔が設けられ、この貫通孔内に第2の半導体チップ202が挿通されている点である。この結果、熱伝導部材209Bに設けられた貫通孔の内壁面と、第2の半導体チップ202の側面と接することとなる。このような構成とすることで、熱伝導部材209Bの厚み分、半導体モジュール200Bを薄型化することが可能である。また、熱伝導部材209Bに設けられた貫通孔の内壁面と第2の半導体チップ202の側面の間に間隙が存在する場合には、この間隙をグリス、接着剤等で埋めることにより、熱伝導部材209Bと第2の半導体チップ202間の密着性が向上し、より効率的に放熱を行うことができる。
FIG. 5C is a cross-sectional view showing an overall configuration of a
半導体モジュール200Bは、第2の半導体チップ202の上面が熱伝導部材209Bから露出した構成である。したがって、第2の半導体チップ202が、AFE回路のようなアナログの画像信号を扱う回路を包含しない場合に有効である。
The
また、特に図示しないが、半導体モジュール200Aと同様に、側壁部206Bを熱伝導部材209Bと同一材料で形成することもできる。
なお、図5(a)に示す半導体モジュール200の構成の場合、第1の半導体チップ201と透光性カバー204とを精度よく平行に配置するためには、第2の半導体チップ202の上面の高さを、2基の第2の半導体チップ間で等しくすることが必要である。2基の第2の半導体チップ間で上面の高さが異なる場合は、第2の半導体チップ202と熱伝導部材209との固着に用いる接着剤等の量を調節することにより、第2の半導体チップ間で上面の高さを等しくすることができる。図5(b),(c)における半導体モジュール200A,200Bに対しても、同様の処理を適用することができる。
Although not particularly illustrated, the
In the case of the configuration of the
図6(a)は、第2の実施形態の変形例に係る半導体モジュール200Cの全体構成を示す断面図である。半導体モジュール200Cは、図5(c)に示す半導体モジュール200Bに対する変形例である。半導体モジュール200Bと異なる部分は、透光性カバー204Cが熱伝導部材209Cに嵌め込まれている点である。このような構成にすることで、さらなる半導体モジュールの薄型化を図ることができる。さらに、図6(b)に示す半導体モジュール200Dのように、側壁部206Dを熱伝導部材209Dと同一材料で形成することもできる。
FIG. 6A is a cross-sectional view showing an overall configuration of a semiconductor module 200C according to a modification of the second embodiment. The semiconductor module 200C is a modification of the
図6(a),(b)において、熱伝導部材に透光性カバーを嵌め込む際、(X)部に示すように熱伝導部材をテーパ状にしておくことにより、容易に透光性カバーを嵌め込むことが可能となる。 6 (a) and 6 (b), when the translucent cover is fitted into the heat conducting member, the translucent cover can be easily formed by tapering the heat conducting member as shown in part (X). Can be fitted.
図5(c)に示す半導体モジュール200Bと同様に、半導体モジュール200C,200Dは、第2の半導体チップの上面が熱伝導部材から露出した構成である。したがって、半導体モジュール200C,200Dは、第2の半導体チップがAFE回路のようなアナログの画像信号を扱う回路を包含しない場合に適用可能な変形例である。
Similar to the
[第3の実施形態]
次に、図7を用いて第3の実施形態について説明する。以下、第1,第2の実施形態と同一の構成については説明を省略し、相違点を中心に説明する。
[Third Embodiment]
Next, a third embodiment will be described with reference to FIG. Hereinafter, the description of the same configuration as the first and second embodiments will be omitted, and the description will focus on the differences.
図7(a)は、本実施形態に係る半導体モジュール300の全体構成を示す断面図である。図5(a)に示す半導体モジュール200との相違点は、パッケージの天井部が透光性を有する一枚の板状材料で構成されている結果、熱伝導部材として機能する部分309および透光性カバーとして機能する部分304が同一材料で構成されている点である。以下、熱伝導部材として機能する部分を熱伝導部309、透光性カバーとして機能する部分を透光性カバー部304と称する。
FIG. 7A is a cross-sectional view showing the overall configuration of the
熱伝導部309および透光性カバー部304の基部となる透光性部材332は、第1,第2の実施形態における透光性カバーと同様の透光性材料で構成されている。透光性部材332の上面に、非透光性を有する材料で構成された遮光シート331が貼付された部分が熱伝導部309となる。光電変換領域318と対向する領域における透光性部材332には遮光シート331が貼付されておらず、この遮光シート331が貼付されていない部分が透光性カバー部304となる。
The
第2の半導体チップ302からの発熱は、透光性部材332を介してパッケージ全体に放熱される。また、半導体モジュール300を上面視した場合に、第2の半導体チップ302と重なるように遮光シート331が貼付されているため、第2の半導体チップ302に光が入射することはなく、その結果、第2の半導体チップ302に含まれるAFE回路が誤動作することを防止できる。
Heat generated from the
また、第2の実施形態に係る半導体モジュール200の場合と同様に、図1(b)に示す半導体モジュール100と比較して、熱伝導部材109と透光性カバー104との間隙に相当する厚み分、半導体モジュール300を薄型化することが可能となる。
Further, as in the case of the
図7(b)は、第3の実施形態の変形例に係る半導体モジュール300Aの全体構成を示す断面図である。図7(a)に示す半導体モジュール300と相違する点は、透光性部材332の下面に遮光シート331Aが貼付されることにより、熱伝導部309Aと透光性カバー部304Aが形成されている点である。このような構成によっても、図7(a)に示す半導体モジュール300と同様の効果を得ることができる。また、本変形例に係る遮光シート331Aは、非透光性に加え、高い熱伝導率を有する材料で構成することが望ましい。このようにすることによって、熱伝導率の高い遮光シート331Aを介して、第2の半導体チップ302Aと透光性部材332が熱的に接続されるので、より効率的な放熱を期待することができる。
FIG. 7B is a cross-sectional view showing an overall configuration of a
以上、第1乃至第3の実施形態および変形例について説明したが、本発明はこれらの例に限られない。例えば、下記のような変形例が考えられる。以下、主に第1の実施形態を例に挙げて説明するが、他の実施形態ならびに変形例でも同様に適用できることは言うまでもない。 The first to third embodiments and the modification examples have been described above, but the present invention is not limited to these examples. For example, the following modifications can be considered. Hereinafter, although the first embodiment will be mainly described as an example, it is needless to say that other embodiments and modifications can be similarly applied.
[その他の変形例]
(1)熱伝導部材109のZ方向の厚みは、透光性カバー104と第2の半導体チップ102との距離に合わせて適宜調整することが可能であり、とくに限定するものではない。しかしながら、可能な限り厚い方が、熱伝導部材109とパッケージ103との接触面積を増やすことができ、より効率的に第2の半導体チップ102からの発熱をパッケージ103へ放熱することが可能である。
[Other variations]
(1) The thickness of the
(2)第1の実施形態および変形例では、熱伝導部材109がパッケージ103の側壁部106または基板部105と接する例を説明したが、本発明はこれに限られず、熱伝導部材109がパッケージ103の透光性カバー104と接するように設けられることとしてもよい。
(2) In the first embodiment and the modification, the example in which the heat
(3)図1においては、側壁部106の熱伝導部材109が載置される部分にのみ、段差107が設けられていることとしたが、Y方向に延びる側壁部106全体に段差が設けられていることとしてもよい。
(3) In FIG. 1, the
(4)図1に示す半導体モジュール100では、基板部105が側壁部106と同一材料で形成されることとしていたが、これらを別材料で形成することとしてもよい。基板部105と側壁部106を同一材料で形成した場合には、これらの部分を別々に製造する必要がないので、製造工程を簡略化できるといった効果がある。一方、別材料で形成する場合には、各部分に最も適した材料を使用することが可能となる。後者の場合、基板部105と側壁部106間の固着には、例えば、接着剤等を用いることができる。
(4) In the
(5)上記実施形態では、第1の半導体チップ上に配置されている第2の半導体チップの個数が2基である例を説明したが、第2の半導体チップの個数はこれに限定されず、第2の半導体チップの個数は1基、または3基以上であってもよい。第2の半導体チップを3基以上載置する場合は、各第2の半導体チップとパッケージに接するように熱伝導部材を設けることで、上記の実施形態等と同様の効果を得ることが可能である。また、第2の半導体チップの個数を1基とする場合には、その分、第1の半導体チップに形成される光電変換領域の面積を拡張することができる。光電変換領域の面積を拡張しない場合には、半導体モジュールのX軸方向の大きさを縮小することが可能である。 (5) In the above embodiment, the example in which the number of the second semiconductor chips arranged on the first semiconductor chip is two has been described, but the number of the second semiconductor chips is not limited to this. The number of second semiconductor chips may be one, or three or more. When three or more second semiconductor chips are mounted, it is possible to obtain the same effect as the above-described embodiment by providing a heat conducting member so as to be in contact with each second semiconductor chip and the package. is there. Further, when the number of second semiconductor chips is one, the area of the photoelectric conversion region formed in the first semiconductor chip can be expanded correspondingly. When the area of the photoelectric conversion region is not expanded, the size of the semiconductor module in the X-axis direction can be reduced.
(6)第2の半導体チップの形状が矩形であるとして説明したが、形状は特に限定されるものではない。さらに、第2の半導体チップの第1の半導体チップへの接続は、例えば金で形成されたバンプによるフリップチップボンディングに限定されず、半田接合等、他の接合方法を採用することも可能である。 (6) Although the second semiconductor chip has been described as having a rectangular shape, the shape is not particularly limited. Furthermore, the connection of the second semiconductor chip to the first semiconductor chip is not limited to flip chip bonding using, for example, a bump formed of gold, and other bonding methods such as solder bonding can be employed. .
(7)上記実施形態では、イメージセンサを備えた半導体モジュールを用いて説明したが、これに限定するものではない。例えば、イメージセンサ以外の光ピックアップ等の受光素子や、LED素子や半導体レーザ素子等の発光素子を備える半導体モジュールにおいても、本発明の構成を適用することができる。発光素子を備える半導体モジュールを例に具体的に説明すると、発光素子が形成されている半導体チップが第1の半導体チップに、発光素子を駆動する駆動回路が形成された半導体チップが第2の半導体チップに、それぞれ相当する。 (7) In the above embodiment, the semiconductor module provided with the image sensor has been described. However, the present invention is not limited to this. For example, the configuration of the present invention can also be applied to a semiconductor module including a light receiving element such as an optical pickup other than an image sensor, and a light emitting element such as an LED element or a semiconductor laser element. A semiconductor module including a light emitting element will be specifically described as an example. A semiconductor chip in which a light emitting element is formed is a first semiconductor chip, and a semiconductor chip in which a driving circuit for driving the light emitting element is formed is a second semiconductor. Each corresponds to a chip.
(8)第1の実施形態では、第2の半導体チップに形成された集積回路に、駆動回路、AFE回路およびTGが含まれる構成を示したが、これに限定するものではない。例えば、半導体チップに駆動回路のみが形成された構成としてもよく、またはAFE回路のみが形成された構成とすることができる。また、逆に、上記以外の回路を含めることもできる。 (8) In the first embodiment, the configuration in which the integrated circuit formed in the second semiconductor chip includes the drive circuit, the AFE circuit, and the TG is shown, but the present invention is not limited to this. For example, only a driving circuit may be formed on a semiconductor chip, or only an AFE circuit may be formed. Conversely, circuits other than those described above can also be included.
(9)図4,図5(a)、(b)においては、第2の半導体チップにAFE回路が含まれていることを前提として説明した。第2の半導体チップにAFE回路のようなアナログの画像信号を扱う回路が含まれていない場合には、熱伝導部材に非透光性を持たせる必要はない。 (9) In FIG. 4, FIG. 5 (a), (b), it demonstrated on the assumption that the AFE circuit was contained in the 2nd semiconductor chip. When the second semiconductor chip does not include a circuit for handling an analog image signal such as an AFE circuit, it is not necessary to make the heat conducting member non-translucent.
(10)上記実施形態等では、パッケージの側壁部をセラミック製とする構成を示したが、これ以外でも、例えば、樹脂等によって形成することとしてもよい。
(11)上記実施形態等では、第1の半導体チップが基板部にワイヤボンディングされた構成を示したが、これに限定されず、例えば、フリップチップボンディング、半田接合等の接合方法を採用することもできる。
(10) In the above-described embodiment and the like, the configuration in which the side wall portion of the package is made of ceramic is shown, but other than this, for example, it may be formed of resin or the like.
(11) In the above-described embodiments and the like, the configuration in which the first semiconductor chip is wire bonded to the substrate portion has been described. However, the present invention is not limited to this, and for example, a bonding method such as flip chip bonding or solder bonding is adopted. You can also.
(12)上記実施形態等では、外部リード線をパッケージの側面に配置する例を示したが、これに限定されず、例えば、基板部の裏面にペリフェラル又はエリアに配置することも可能である。また、外部リード線の形状は特に限定されるものではない。 (12) In the above-described embodiments and the like, the example in which the external lead wire is disposed on the side surface of the package has been described. However, the present invention is not limited to this. The shape of the external lead wire is not particularly limited.
(13)本発明は上述の実施形態および変形例に限定されるものではなく、本発明の要旨を逸脱しない範囲で上記実施形態等に対して当業者が思いつく範囲内の変更を施した様々な構成がとり得る。 (13) The present invention is not limited to the above-described embodiments and modifications, and various modifications may be made within the scope conceived by those skilled in the art without departing from the spirit of the present invention. Configuration can take.
本発明は、例えば、小型化が要求される光学半導体モジュールに好適に利用可能である。 The present invention can be suitably used, for example, for an optical semiconductor module that is required to be downsized.
100、100A、100B、100C、100D、100E、100F、100G、100H、200、200A、200B、200C、200D、300、300A 半導体モジュール
101、201 第1の半導体チップ
102、102A、102G、102H、202、302 第2の半導体チップ
103、203、203A、 パッケージ基体
104、204、204A、 透光性カバー
105、205 基板部
106、206、206A、206B、206D 側壁部
107、107G、107H 側壁部の段差
108 スリット
109、109A、109B、109C、109D、109E、109F、109G、109H、209、209B、209C、209D 熱伝導部材
110 電極パッド
111 外部リード線
112、212、 開口
114 シリコン基板
115 レンズ層
116、117 電極パッド
118、218、318 光電変換領域
119 ワイヤ
121 バンプ
122 アンダーフィル材
123 光電変換部
124 垂直転送部
125 水平転送部
126 出力回路部
127 駆動回路
128 AFE回路
129 TG
213 接着剤
230 天井部の下面
309、309A 熱伝導部
304、304A 透光性カバー部
331、331A 遮光シート
332 透光性部材
91 導体
92 パッケージ
92A パッケージの凹部
93 半導体素子
94 光半導体素子
95A、95B ワイヤ
96 光透過性蓋体
97 接着剤
98 熱伝導性板体
100, 100A, 100B, 100C, 100D, 100E, 100F, 100G, 100H, 200, 200A, 200B, 200C, 200D, 300,
213 Adhesive 230 Lower surface of
Claims (9)
前記第1の半導体チップ上における、前記光電変換部が形成されていない領域に設けられ、前記第1の半導体チップと電気的に接続された第2の半導体チップと、
前記第1および第2の半導体チップを収容するとともに、少なくとも前記光電変換部と対向する領域が透光性材料で形成されたパッケージと、
前記第2の半導体チップと前記パッケージを熱的に連結する熱伝導部材と、を備える
ことを特徴とする半導体モジュール。 A first semiconductor chip on which a photoelectric conversion unit is formed;
A second semiconductor chip provided in a region where the photoelectric conversion unit is not formed on the first semiconductor chip and electrically connected to the first semiconductor chip;
A package in which the first and second semiconductor chips are accommodated and at least a region facing the photoelectric conversion unit is formed of a light-transmitting material;
A semiconductor module comprising: a heat conducting member that thermally connects the second semiconductor chip and the package.
上面視において、前記熱伝導部材が前記第2の半導体チップ全体を覆っている
ことを特徴とする請求項1に記載の半導体モジュール。 The heat conducting member has non-translucency,
The semiconductor module according to claim 1, wherein the heat conducting member covers the entire second semiconductor chip in a top view.
ことを特徴とする請求項2に記載の半導体モジュール。 When viewed from above, an opening is provided in a region of the heat conducting member facing the photoelectric conversion unit, and a peripheral part of the heat conducting member is in contact with an inner wall surface of the package over the entire periphery of the peripheral part. The semiconductor module according to claim 2.
ことを特徴とする請求項2に記載の半導体モジュール。 The semiconductor module according to claim 2, wherein the heat conducting member is made of a metal material.
ことを特徴とする請求項1に記載の半導体モジュール。 The semiconductor module according to claim 1, wherein the heat conducting member is subjected to antireflection treatment on an upper surface of the heat conducting member.
前記第1の半導体チップ上における、前記光電変換部が形成されていない領域に設けられ、前記第1の半導体チップと電気的に接続された第2の半導体チップと、
前記第1および第2の半導体チップを収容するとともに、少なくとも前記光電変換部と対向する領域が透光性材料で形成されたパッケージと、を備え、
前記第2の半導体チップが前記パッケージに接するように設けられている
ことを特徴とする半導体モジュール。 A first semiconductor chip on which a photoelectric conversion unit is formed;
A second semiconductor chip provided in a region where the photoelectric conversion unit is not formed on the first semiconductor chip and electrically connected to the first semiconductor chip;
A package in which the first and second semiconductor chips are accommodated and at least a region facing the photoelectric conversion unit is formed of a translucent material;
The semiconductor module, wherein the second semiconductor chip is provided in contact with the package.
前記貫通孔内に前記第2の半導体チップが挿通していることにより、前記貫通孔の内壁面が前記第2の半導体チップの側面と接している
ことを特徴とする請求項6に記載の半導体モジュール。 The ceiling of the package is further provided with a through hole corresponding to the second semiconductor chip,
The semiconductor according to claim 6, wherein an inner wall surface of the through hole is in contact with a side surface of the second semiconductor chip by inserting the second semiconductor chip into the through hole. module.
ことを特徴とする請求項6に記載の半導体モジュール。 The semiconductor module according to claim 6, wherein a lower surface of a ceiling portion of the package is in contact with an upper surface of the second semiconductor chip.
ことを特徴とする請求項8に記載の半導体モジュール。 The semiconductor module according to claim 8, wherein a region in contact with the second semiconductor chip in the ceiling portion of the package has non-light-transmitting properties.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2010273424A JP2012124305A (en) | 2010-12-08 | 2010-12-08 | Semiconductor module |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2010273424A JP2012124305A (en) | 2010-12-08 | 2010-12-08 | Semiconductor module |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2012124305A true JP2012124305A (en) | 2012-06-28 |
Family
ID=46505460
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2010273424A Withdrawn JP2012124305A (en) | 2010-12-08 | 2010-12-08 | Semiconductor module |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2012124305A (en) |
Cited By (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US20140159186A1 (en) * | 2012-12-06 | 2014-06-12 | Sony Corporation | Semiconductor apparatus and electronic apparatus |
WO2014118833A1 (en) * | 2013-01-30 | 2014-08-07 | パナソニック株式会社 | Laminated semiconductor device |
WO2015097962A1 (en) * | 2013-12-25 | 2015-07-02 | パナソニック株式会社 | Semiconductor device |
WO2016203923A1 (en) * | 2015-06-18 | 2016-12-22 | ソニー株式会社 | Module, module manufacturing method, and electronic apparatus |
WO2022118535A1 (en) * | 2020-12-03 | 2022-06-09 | ソニーセミコンダクタソリューションズ株式会社 | Semiconductor module and method for manufacturing same |
WO2025063157A1 (en) * | 2023-09-20 | 2025-03-27 | ソニーセミコンダクタソリューションズ株式会社 | Optical detection module |
-
2010
- 2010-12-08 JP JP2010273424A patent/JP2012124305A/en not_active Withdrawn
Cited By (12)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US20140159186A1 (en) * | 2012-12-06 | 2014-06-12 | Sony Corporation | Semiconductor apparatus and electronic apparatus |
US9312297B2 (en) | 2012-12-06 | 2016-04-12 | Sony Corporation | Semiconductor apparatus and electronic apparatus |
WO2014118833A1 (en) * | 2013-01-30 | 2014-08-07 | パナソニック株式会社 | Laminated semiconductor device |
JPWO2014118833A1 (en) * | 2013-01-30 | 2017-01-26 | パナソニック株式会社 | Multilayer semiconductor device |
US10109660B2 (en) | 2013-01-30 | 2018-10-23 | Panasonic Corporation | Laminated semiconductor device |
WO2015097962A1 (en) * | 2013-12-25 | 2015-07-02 | パナソニック株式会社 | Semiconductor device |
WO2016203923A1 (en) * | 2015-06-18 | 2016-12-22 | ソニー株式会社 | Module, module manufacturing method, and electronic apparatus |
US20200043965A1 (en) * | 2015-06-18 | 2020-02-06 | Sony Corporation | Module, method for manufacturing module, and electronic device |
US11417693B2 (en) | 2015-06-18 | 2022-08-16 | Sony Corporation | Module, method for manufacturing module, and electronic device |
WO2022118535A1 (en) * | 2020-12-03 | 2022-06-09 | ソニーセミコンダクタソリューションズ株式会社 | Semiconductor module and method for manufacturing same |
EP4258355A4 (en) * | 2020-12-03 | 2024-10-09 | Sony Semiconductor Solutions Corporation | SEMICONDUCTOR MODULE AND METHOD FOR THE PRODUCTION THEREOF |
WO2025063157A1 (en) * | 2023-09-20 | 2025-03-27 | ソニーセミコンダクタソリューションズ株式会社 | Optical detection module |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR101711007B1 (en) | Image sensor module having image sensor package | |
JP4698874B2 (en) | Image sensor module and method of manufacturing image sensor module | |
CN110265368B (en) | Shooting unit and shooting device | |
JP2012124305A (en) | Semiconductor module | |
JP2012217021A (en) | Solid-state imaging device, method for manufacturing the same, and electronic apparatus | |
CN101271913A (en) | Optical devices, camera modules, mobile phones, digital still cameras, and medical endoscopes | |
JP2005286420A (en) | Solid-state imaging device | |
JP2013222772A (en) | Image pickup element package and image pickup device | |
JP2006032561A (en) | Semiconductor image sensor module | |
US20230171874A1 (en) | Image sensor package and camera device including same | |
JP2010263004A (en) | Solid-state imaging device | |
JP2012064837A (en) | Semiconductor module | |
US20240395643A1 (en) | Semiconductor device and electronic device | |
JP2010205780A (en) | Imaging unit | |
US10109660B2 (en) | Laminated semiconductor device | |
JP4745016B2 (en) | The camera module | |
JP6191254B2 (en) | Imaging unit and imaging apparatus | |
JP2006339291A (en) | Hollow package and semiconductor device and solid-state imaging device using the same | |
JPH0846224A (en) | Optoelectronic assembly and method of making and using the same | |
JP6849016B2 (en) | Imaging unit and imaging device | |
JP7078151B2 (en) | Imaging unit and imaging device | |
JP2017037865A (en) | Semiconductor device | |
US20230215886A1 (en) | Solid-state imaging device and electronic apparatus | |
JP6777118B2 (en) | Imaging unit and imaging device | |
JP2008193358A (en) | Imaging element unit |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A300 | Application deemed to be withdrawn because no request for examination was validly filed |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 20140304 |