[go: up one dir, main page]

JP2012094909A - 半導体集積回路装置 - Google Patents

半導体集積回路装置 Download PDF

Info

Publication number
JP2012094909A
JP2012094909A JP2012019603A JP2012019603A JP2012094909A JP 2012094909 A JP2012094909 A JP 2012094909A JP 2012019603 A JP2012019603 A JP 2012019603A JP 2012019603 A JP2012019603 A JP 2012019603A JP 2012094909 A JP2012094909 A JP 2012094909A
Authority
JP
Japan
Prior art keywords
circuit block
external connection
circuit
electrodes
input
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2012019603A
Other languages
English (en)
Other versions
JP5442047B2 (ja
Inventor
Kunihiro Komiya
邦裕 小宮
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Rohm Co Ltd
Original Assignee
Rohm Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Rohm Co Ltd filed Critical Rohm Co Ltd
Priority to JP2012019603A priority Critical patent/JP5442047B2/ja
Publication of JP2012094909A publication Critical patent/JP2012094909A/ja
Application granted granted Critical
Publication of JP5442047B2 publication Critical patent/JP5442047B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05552—Shape in top view
    • H01L2224/05554—Shape in top view being square
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4911—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain
    • H01L2224/49113—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain the connectors connecting different bonding areas on the semiconductor or solid-state body to a common bonding area outside the body, e.g. converging wires
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/30107—Inductance
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3011—Impedance

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Wire Bonding (AREA)
  • Semiconductor Integrated Circuits (AREA)

Abstract

【課題】入力回路ブロックの入力配線と出力回路ブロックの出力配線を短くする。
【解決手段】半導体集積回路装置３０において、入力回路ブロック３２用の外部接続用電極Ｐ２及びＰ３は、入力回路ブロック３２と出力回路ブロック３３との間に複数配置されており、出力回路ブロック３３用の外部接続用電極Ｐ１及びＰ４は、出力回路ブロック３３とリード電極３４及び３５との間に複数配置されており、金属細線Ｗｂ１及びＷｂ２を介して外部接続用電極Ｐ１及びＰ２に接続されるリード電極３４と、金属細線Ｗｂ３及びＷｂ４を介して外部接続用電極Ｐ３及びＰ４に接続されるリード電極３５は、いずれも、入力回路ブロック３２、外部接続用電極Ｐ２及びＰ３、出力回路ブロック３３、外部接続用電極Ｐ１及びＰ４、リード電極３４及び３５の順に配置された方向と平行する方向に複数配置されている。
【選択図】図３

Description

本発明は、入力信号と出力信号とが同一の外部端子により入出力される半導体集積回路装置（ＩＣ）に関する。
入力信号回路と出力信号回路が設けられ、それら両回路の入出力信号が同一の外部接続端子により入出力されるように構成されたＩＣが、例えば磁気ディスク装置の読出／書込用等に使用されている。
図４は、従来の、同一ヘッドで読出／書込を行う機能を持った磁気ディスク装置用のＩＣの構成を示す図であり、図５はその回路を例示する図である。
図４において、ＩＣ４０のＩＣチップ４１には、読出回路４２と書込回路４３が配置され、また外部接続用のボンディングパッドＰ１，Ｐ２がその周辺部に配置されている。そして、読出回路４２とボンディングパッドＰ１，Ｐ２との間が読出用配線Ｗｒ１，Ｗｒ２で接続され、書込回路４３とボンディングパッドＰ１，Ｐ２との間が書込用配線Ｗｗ１，Ｗｗ２で接続されている。
このＩＣチップ４１のボンディングパッドＰ１，Ｐ２とリード電極４４，４５とが金属細線（ワイヤ）Ｗｂ１，Ｗｂ２によりワイヤボンディング接続され、さらにモールド等が施されてＩＣ４０が形成されている。
ＩＣチップ４１の外部接続用端子であるボンディングパッドＰ１，Ｐ２はリード電極４４，４５を介して、図５に示されるように、磁気ディスク装置の磁気ヘッド５０と接続され、書込回路４３からの書込信号が磁気ヘッド５０によりデータが磁気ディスクに書き込まれ、また磁気ヘッド５０により、磁気ディスクに書き込まれているデータが読み出され読出回路４２でデータの増幅を行うようになっている。なお、読出回路４２は微弱な読出信号を判別するためにトランジスタ差動増幅回路で構成され、また書込回路はトランジスタ化されたＨブリッジ回路で構成されるが、これら回路の構成自体は周知のものであるので、説明は省略する。
従来のＩＣチップ４１では、読出回路４２と書込回路４３が、周辺に配置された同じボンディングパッドＰ１，Ｐ２に接続されているから、ＩＣチップ内の接続配線が長くなってしまう。図４の例のように、書込回路４３をボンディングパッドＰ１，Ｐ２に近づけて配置すると、読出回路４２は離れて配置されることになるから、その読出用配線Ｗｒ１，Ｗｒ２は、長くなってしまう。この長さは、回路の大きさにもよるが、通常、数１００μｍの長さになる。
この長くなった読出用配線Ｗｒ１，Ｗｒ２により、寄生インダクタンス、寄生静電容量、寄生抵抗が大きくなる。図５に示されるように、これら寄生素子成分による等価回路４７，４８が読出用配線Ｗｒ１，Ｗｒ２に挿入されることになり、これら寄生素子成分による影響を避けられない。例えば、寄生素子成分による等価回路４７，４８が挿入されることにより、予定していない周波数特性の回路が付加されるから、読出回路４２の本来の動作に影響を受けるし、また、電圧降下が発生するから読出データの判定レベルに誤差が発生する。さらに、近接する他回路からの干渉（ノイズ）などの影響を受けることがある。
また、読出回路４２と書込回路４３との配置を逆にしたとしても、今度は書込回路４３の書込動作に、寄生素子成分による影響を受けることになってしまう。
そこで、本発明は、入力回路ブロックと、出力回路ブロックと、これら両ブロックの入力配線及び出力配線が接続される外部接続用電極を有し、それらのレイアウトを工夫して、入力配線及び出力配線の長さを短くしたＩＣを提供することを目的とする。
上記の目的を達成するために、本発明に係る半導体集積回路装置は、入力回路ブロックと、出力回路ブロックと、前記入力回路ブロックの入力配線が接続される第１の外部接続用電極と、前記出力回路ブロックの出力配線が接続される第２の外部接続用電極と、前記第１及び第２の外部接続用電極がそれぞれ金属細線を介して電気的に接続されるリード電極と、を有する半導体集積回路装置において、前記第１の外部接続用電極は、前記入力回路ブロックと前記出力回路ブロックとの間に複数配置されており、前記第２の外部接続用電極は、前記出力回路ブロックと前記リード電極との間に複数配置されており、前記リード電極は、前記入力回路ブロック、前記第１の外部接続用電極、前記出力回路ブロック、前記第２の外部接続用電極、前記リード電極の順に配置された方向と平行する方向に複数配置されている構成（第１の構成）とされている。
なお、上記第１の構成から成る半導体集積回路装置において、前記第１及び第２の外部接続用電極は、前記入力回路ブロック、前記第１の外部接続用電極、前記出力回路ブロック、前記第２の外部接続用電極、前記リード電極の順に配置された方向と直交する方向において、互いの位置をずらして配置されている構成（第２の構成）にするとよい。
また、上記第２の構成から成る半導体集積回路装置において、前記金属細線の太さは、前記入力配線及び前記出力配線の太さに比して大きい構成（第３の構成）にするとよい。
本発明によれば、入力回路ブロックの入力配線及び出力回路ブロックの出力配線はともに短くなり、配線の寄生素子成分による影響を小さくすることができる。
本発明の第１の実施の形態に係るＩＣの構成図。 本発明の第２の実施の形態に係るＩＣの構成図。 本発明の第３の実施の形態に係るＩＣの構成図。 従来のＩＣの構成図。 従来のＩＣの回路を例示する図。
以下、本発明のＩＣを、同一ヘッドで読出／書込を行う磁気ディスク装置用の読出／書込機能を持ったＩＣに適用した場合の各実施の形態について、図を参照して説明する。
図１は、本発明の第１の実施の形態に係るＩＣの構成を示す図である。この図において、ＩＣチップ１１には、入力回路ブロックである読出回路ブロック（以下、読出回路）１２と、出力回路ブロックである書込回路ブロック（以下、書込回路）１３とが、互いに対向するように配置される。
読出回路１２と書込回路１３との間に挟まれるように、共通の外部接続用電極であるボンディングパッドＰ１，Ｐ２が配置される。
読出回路１２とボンディングパッドＰ１，Ｐ２とは、読出用配線Ｗｒ１，Ｗｒ２で接続され、また、書込回路１３とボンディングパッドＰ１，Ｐ２とは、書込用配線Ｗｗ１，Ｗｗ２で接続される。
リード電極１４，１５は、ボンディングパッドＰ１，Ｐ２に対して書込回路１３（或いは読出回路１２）の反対側に配置される。即ち、読出回路１２、ボンディングパッドＰ１，Ｐ２、書込回路１３、リード電極１４，１５の順に配置される。
そして、ボンディングパッドＰ１，Ｐ２は、金属細線Ｗｂ１，Ｗｂ２を介してリード電極１４，１５に接続され、さらにモールド等が施されてＩＣ１０が形成されている。
このように、読出回路１２と書込回路１３との間に挟まれるように、共通のボンディングパッドＰ１，Ｐ２が配置されるから、読出回路１２の読出用配線Ｗｒ１，Ｗｒ２の長さｄ１及び書込回路１３の書込用配線Ｗｗ１，Ｗｗ２の長さｄ２はともに短くなる。この長さｄ１，ｄ２は、ボンディングパッドＰ１，Ｐ２のレイアウトルールにもよるが、５０μｍ程度まで短縮することができるから、従来のもの（図４）に比べて、格段に短くなる。
なお、金属細線Ｗｂ１，Ｗｂ２の長さは、従来のもの（図４）に比べて長くなる。しかし、この金属細線Ｗｂ１，Ｗｂ２の太さ（断面積）は、ＩＣ内の内部配線である読出用配線Ｗｒ１，Ｗｒ２、書込用配線Ｗｗ１，Ｗｗ２の太さ（断面積）に比して大きいし、さらに金属細線Ｗｂ１，Ｗｂ２の材質が通常金（Ａｕ）であり、材質がアルミ（Ａｌ）である内部配線に比して、インピーダンスが低いから、金属細線Ｗｂ１，Ｗｂ２が長くなることによる影響は極めて小さい。
したがって、本発明では、読出用配線Ｗｒ１，Ｗｒ２の長さｄ１及び書込用配線Ｗｗ１，Ｗｗ２の長さｄ２が短くなることに伴い、それら配線Ｗｒ１，Ｗｒ２，Ｗｗ１，Ｗｗ２の寄生素子成分が小さくなるから、その寄生素子成分による影響を小さくすることができる。また、近接する他回路からの干渉（ノイズ）などの影響も低減される。
なお、図１の第１の実施の形態において、読出回路１２と書込回路１３との位置関係を逆にしても、同様の効果を得ることができる。
図２は、本発明の第２の実施の形態に係るＩＣの構成を示す図である。この第２の実施の形態においても、ＩＣチップ２１には入力回路ブロックである読出回路２２と、出力回路ブロックである書込回路２３とが、互いに対向するように配置され、また、読出回路２２と書込回路２３との間に挟まれるように、共通の外部接続用電極であるボンディングパッドＰ１，Ｐ２が配置される。
ただ、この実施の形態では、リード電極２４，２５が、読出回路２２、ボンディングパッドＰ１，Ｐ２、書込回路２３の順に配置された方向と直交する方向に配置される。このリード電極２４，２５の配置の点で、図１の第１の実施の形態と異なっている。
このため、ボンディングパッドＰ１とボンディングパッドＰ２とは、一方は書込回路２３に近づき（距離ｄ１）、読出回路２２から隔たる（距離ｄ２）ように配置され、他方は読出回路２２に近づき（距離ｄ１）、書込回路２３から隔たる（距離ｄ２）ように配置され、その位置をずらして配置されている。この位置をずらせたことにより、パッドＰ１とリード電極２４とのワイヤボンディング及びパッドＰ２とリード電極２５とのワイヤボンディングが容易である。
読出回路２２とボンディングパッドＰ１，Ｐ２とは、読出用配線Ｗｒ１，Ｗｒ２で接続され、また、書込回路２２とボンディングパッドＰ１，Ｐ２とは、書込用配線Ｗｗ１，Ｗｗ２で接続される。
そして、ボンディングパッドＰ１，Ｐ２は、金属細線Ｗｂ１，Ｗｂ２を介してリード電極２４，２５に接続され、さらにモールド等が施されてＩＣ２０が形成されている。
この第２の実施の形態によれば、第１の実施の形態と同様の効果を得ることができるほか、各構成部の配置の自由度が得られる。
図３は、本発明の第３の実施の形態に係るＩＣの構成を示す図である。この第３の実施の形態においても、ＩＣチップ３１には入力回路ブロックである読出回路３２と、出力回路ブロックである書込回路３３とが、互いに対向するように配置され、また、読出回路３２と書込回路３３のリード電極側に、外部接続用電極であるボンディングパッドＰ１〜Ｐ４が配置される。
ただ、この実施の形態では、ボンディングパッドＰ２，Ｐ３が読出回路３２用に、また、ボンディングパッドＰ１，Ｐ４が書込回路３３用に、それぞれ専用に設けられている。このボンディングパッドＰ１〜Ｐ４の点で、図１の第１の実施の形態と異なっている。
読出回路３２とボンディングパッドＰ２，Ｐ３とは、読出用配線Ｗｒ１，Ｗｒ２で接続され、また、書込回路３３とボンディングパッドＰ１，Ｐ４とは、書込用配線Ｗｗ１，Ｗｗ２で接続される。
リード電極３４，３５は、ボンディングパッドＰ１〜Ｐ４に対して書込回路３３（或いは読出回路３２）の外側に配置される。
そして、ボンディングパッドＰ１，Ｐ２は、金属細線Ｗｂ１，Ｗｂ２を介してリード電極３４に接続され、ボンディングパッドＰ３，Ｐ４は、金属細線Ｗｂ３，Ｗｂ４を介してリード電極３５に接続され、さらにモールド等が施されてＩＣ３０が形成されている。
なお、ボンディングパッドＰ２，Ｐ３とボンディングパッドＰ１，Ｐ４とは、図のようにそれぞれ距離ｄだけずらせて配置してもよい。
この第３の実施の形態によれば、第１の実施の形態と同様の効果を得ることができるほか、読出回路３２，書込回路３３の配線上の自由度が得られる。
なお、以上の各実施の形態では、ＩＣチップの外部接続電極であるボンディングパッドＰ１〜Ｐ４と外部との接続をリード電極へのワイヤボンディングにより行うこととして説明したが、これに限らず、ＩＣのボンディングパッドＰ１〜Ｐ４をフリップチップ方式やＴＡＢ方式によるワイヤレスボンディングにより、外部と接続することができる。この場合にも、各実施の形態におけると同様の効果を得ることができる。
１０、２０、３０ ＩＣ
１１、２１、３１ ＩＣチップ
１２、２２、３２ 読出回路
１３、２３、３３ 書込回路
１４、１５、２４、２５、３４、３５ リード電極
Ｐ１〜Ｐ４ ボンディングパッド
Ｗｒ１，Ｗｒ２ 読出用配線
Ｗｗ１，Ｗｗ２ 書込用配線
Ｗｂ１〜Ｗｂ４ 金属細線（ワイヤ）

Claims (3)

  1. 入力回路ブロックと、
    出力回路ブロックと、
    前記入力回路ブロックの入力配線が接続される第１の外部接続用電極と、
    前記出力回路ブロックの出力配線が接続される第２の外部接続用電極と、
    前記第１及び第２の外部接続用電極がそれぞれ金属細線を介して電気的に接続されるリード電極と、
    を有する半導体集積回路装置において、
    前記第１の外部接続用電極は、前記入力回路ブロックと前記出力回路ブロックとの間に複数配置されており、
    前記第２の外部接続用電極は、前記出力回路ブロックと前記リード電極との間に複数配置されており、
    前記リード電極は、前記入力回路ブロック、前記第１の外部接続用電極、前記出力回路ブロック、前記第２の外部接続用電極、前記リード電極の順に配置された方向と平行する方向に複数配置されている、
    ことを特徴とする半導体集積回路装置。
  2. 前記第１及び第２の外部接続用電極は、前記入力回路ブロック、前記第１の外部接続用電極、前記出力回路ブロック、前記第２の外部接続用電極、前記リード電極の順に配置された方向と直交する方向において、互いの位置をずらして配置されていることを特徴とする請求項１に記載の半導体集積回路装置。
  3. 前記金属細線の太さは、前記入力配線及び前記出力配線の太さに比して大きいことを特徴とする請求項２に記載の半導体集積回路装置。
JP2012019603A 2012-02-01 2012-02-01 半導体集積回路装置 Expired - Fee Related JP5442047B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2012019603A JP5442047B2 (ja) 2012-02-01 2012-02-01 半導体集積回路装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2012019603A JP5442047B2 (ja) 2012-02-01 2012-02-01 半導体集積回路装置

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
JP2001233557A Division JP2003045975A (ja) 2001-08-01 2001-08-01 半導体集積回路装置

Publications (2)

Publication Number Publication Date
JP2012094909A true JP2012094909A (ja) 2012-05-17
JP5442047B2 JP5442047B2 (ja) 2014-03-12

Family

ID=46387838

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2012019603A Expired - Fee Related JP5442047B2 (ja) 2012-02-01 2012-02-01 半導体集積回路装置

Country Status (1)

Country Link
JP (1) JP5442047B2 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP7650775B2 (ja) 2021-09-30 2025-03-25 ルネサスエレクトロニクス株式会社 半導体装置、及びそのテスト方法

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0250438A (ja) * 1988-08-12 1990-02-20 Hitachi Ltd 半導体記憶装置
JPH02306650A (ja) * 1989-05-22 1990-12-20 Seiko Epson Corp 半導体装置
JPH04326575A (ja) * 1991-04-26 1992-11-16 Nec Ic Microcomput Syst Ltd 集積回路装置
JPH07263628A (ja) * 1994-03-18 1995-10-13 Fujitsu Ltd 半導体装置
JP2000003600A (ja) * 1993-06-17 2000-01-07 Matsushita Electric Ind Co Ltd 半導体記憶装置および半導体集積回路

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0250438A (ja) * 1988-08-12 1990-02-20 Hitachi Ltd 半導体記憶装置
JPH02306650A (ja) * 1989-05-22 1990-12-20 Seiko Epson Corp 半導体装置
JPH04326575A (ja) * 1991-04-26 1992-11-16 Nec Ic Microcomput Syst Ltd 集積回路装置
JP2000003600A (ja) * 1993-06-17 2000-01-07 Matsushita Electric Ind Co Ltd 半導体記憶装置および半導体集積回路
JPH07263628A (ja) * 1994-03-18 1995-10-13 Fujitsu Ltd 半導体装置

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP7650775B2 (ja) 2021-09-30 2025-03-25 ルネサスエレクトロニクス株式会社 半導体装置、及びそのテスト方法

Also Published As

Publication number Publication date
JP5442047B2 (ja) 2014-03-12

Similar Documents

Publication Publication Date Title
US7638870B2 (en) Packaging for high speed integrated circuits
CN102473245B (zh) 半导体存储卡
JP2009047444A (ja) 磁気センサ及びその製造方法
CN105826300A (zh) 半导体器件
US20070120237A1 (en) Semiconductor integrated circuit
JP2009088201A (ja) 半導体装置
US7250686B2 (en) Semiconductor device, method for designing the same and recording medium that can be read by computer in which program for designing semiconductor device is recorded
JP2017161519A (ja) 磁気センサ
CN105280595A (zh) 半导体装置
JP5442047B2 (ja) 半導体集積回路装置
JP4764277B2 (ja) 高速集積回路用のパッケージング
JP2005293663A (ja) 複合型薄膜磁気ヘッド
JP2006351664A (ja) 半導体装置
JP2003045975A (ja) 半導体集積回路装置
US20060220263A1 (en) Semiconductor device to be applied to various types of semiconductor package
JP2009130217A (ja) 半導体装置および当該半導体装置の製造方法
JP4921724B2 (ja) 半導体装置におけるパッド部の配線構造
CN113192541B (zh) 集成电路结构和存储器
US20070018691A1 (en) Multi-pad structure for semiconductor device
CN104915614B (zh) 磁头及读卡器
US8331182B2 (en) Semiconductor device including plural electrode pads
US20070215989A1 (en) Semiconductor chip assembly
WO2018212132A1 (ja) 磁気センサ
CN115910963A (zh) 半导体器件、其测试方法及其设计方法
CN116745899A (zh) 电子电路装置

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20120215

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20120222

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20130827

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20130829

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20131025

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20131217

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20131217

R150 Certificate of patent or registration of utility model

Ref document number: 5442047

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

LAPS Cancellation because of no payment of annual fees