[go: up one dir, main page]

JP2012074696A - 炭化ケイ素半導体デバイス - Google Patents

炭化ケイ素半導体デバイス Download PDF

Info

Publication number
JP2012074696A
JP2012074696A JP2011202686A JP2011202686A JP2012074696A JP 2012074696 A JP2012074696 A JP 2012074696A JP 2011202686 A JP2011202686 A JP 2011202686A JP 2011202686 A JP2011202686 A JP 2011202686A JP 2012074696 A JP2012074696 A JP 2012074696A
Authority
JP
Japan
Prior art keywords
layer
sic
silicon carbide
semiconductor device
mosfet
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP2011202686A
Other languages
English (en)
Inventor
Shipley Adrian
アドリエン・シプリー
Mawby Philip
フィリップ・マウビー
Covington James
ジェームス・コヴィングトン
Jennings Michael
マイケル・ジェニングス
Stevens Martin
マーティン・スティーブンス
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
GE Aviation Systems Ltd
Original Assignee
GE Aviation Systems Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by GE Aviation Systems Ltd filed Critical GE Aviation Systems Ltd
Publication of JP2012074696A publication Critical patent/JP2012074696A/ja
Withdrawn legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02373—Group 14 semiconducting materials
    • H01L21/02378—Silicon carbide
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/64—Double-diffused metal-oxide semiconductor [DMOS] FETs
    • H10D30/66—Vertical DMOS [VDMOS] FETs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02441—Group 14 semiconducting materials
    • H01L21/02447—Silicon carbide
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02524—Group 14 semiconducting materials
    • H01L21/02529—Silicon carbide
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/0445—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising crystalline silicon carbide
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/0445—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising crystalline silicon carbide
    • H01L21/048—Making electrodes
    • H01L21/049—Conductor-insulator-semiconductor electrodes, e.g. MIS contacts
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/67—Thin-film transistors [TFT]
    • H10D30/674—Thin-film transistors [TFT] characterised by the active materials
    • H10D30/6741—Group IV materials, e.g. germanium or silicon carbide
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
    • H10D84/01—Manufacture or treatment
    • H10D84/0123—Integrating together multiple components covered by H10D12/00 or H10D30/00, e.g. integrating multiple IGBTs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
    • H10D84/01—Manufacture or treatment
    • H10D84/02—Manufacture or treatment characterised by using material-based technologies
    • H10D84/03—Manufacture or treatment characterised by using material-based technologies using Group IV technology, e.g. silicon technology or silicon-carbide [SiC] technology
    • H10D84/038—Manufacture or treatment characterised by using material-based technologies using Group IV technology, e.g. silicon technology or silicon-carbide [SiC] technology using silicon technology, e.g. SiGe
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/185—Joining of semiconductor bodies for junction formation
    • H01L21/187—Joining of semiconductor bodies for junction formation by direct bonding
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/80—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials
    • H10D62/83—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials being Group IV materials, e.g. B-doped Si or undoped Ge
    • H10D62/832—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials being Group IV materials, e.g. B-doped Si or undoped Ge being Group IV materials comprising two or more elements, e.g. SiGe
    • H10D62/8325—Silicon carbide

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Materials Engineering (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Carbon And Carbon Compounds (AREA)
  • Formation Of Insulating Films (AREA)

Abstract

【課題】航空機の配電システムでの使用に際しても、十分に信頼できる炭化シリコンを使用したＭＯＳＦＥＴを提供する。
【解決手段】炭化シリコンＭＯＳＦＥＴのゲート絶縁膜１６を、シリコンからなる第１の層と炭化シリコンからなる第２の層１５に貼着することによって、第１の層と第２の層との間に境界面を形成した後、シリコンからなる第１の層の一部又は全部を酸化することにより境界面に炭素クラスターの存在しないゲート絶縁膜１６を形成する。
【選択図】図５

Description

本発明は、炭化ケイ素で製造される半導体デバイス、及びこのデバイスの製造方法に関する。本発明の１つの特定用途は、炭化ケイ素を使用したＭＯＳＦＥＴ（金属酸化膜電界効果トランジスタ）の製造にある。本発明は更に、このようなＭＯＳＦＥＴを利用する航空機の配電システムに関する。
ＭＯＳＦＥＴの製造に炭化ケイ素、ＳｉＣを使用することにより、従来のシリコン基板よりも幾つかの利点が得られる。例えば、ＳｉＣの強度は極めて高く、既知のどの圧力でも溶解せず、化学的な安定性が高い。更に、ＳｉＣによって、シリコンデバイスよりもオン状態抵抗が低いデバイスの製造が可能になる。従って、ＳｉＣは高出力ＭＯＳＦＥＴでの使用に向いている。
ＳｉＣを使用するＭＯＳＦＥＴの製造に関するある問題点は、実際の使用に際して十分に信頼できる可変デバイスを製造するために、これまでは十分に高品質のＭＯＳＦＥＴチャネル領域を製造することができなかったことである。ＭＯＳＦＥＴでは、チャネル領域はＭＯＳＦＥＴのゲートにある酸化膜層の下に位置し、ＭＯＳＦＥＴがスイッチオンされると、チャネル領域は電流がデバイスを通って流れることを可能にする。ＳｉＣ ＭＯＳＦＥＴを製造する従来の試みは、境界面で炭素ゲッタリングの問題に直面し、そのため境界面に炭素不純物が形成されてデバイスの電気的挙動に悪影響を及ぼすことがあった。
米国特許第５，７４４，８２６号明細書は、ＳｉＣ層の熱酸化によってＳｉＣ半導体層の表面にゲート絶縁膜が形成される構成の、ＭＯＳＦＥＴなどの炭化シリコン半導体デバイスの製造工程を開示している。
チャネル領域に必要な電気的特性を備えるには、酸化膜とその下のＳｉＣとの間に良質な境界面が画成されることが重要である。本発明は、シリコンからなる第１の層を炭化シリコンからなる第２の層に貼着することによって、第１の層と第２の層との間に境界面が画成されるステップと、第１の層の一部又は全部を酸化するステップとを含む、半導体デバイスの製造方法を提供する。
シリコンからなる第１の層をＳｉＣからなる第２の層に貼着することによって、第１及び第２の層の各々の表面の品質を個別に保証することができ、それによって各々の表面の品質、特に層間の境界面の品質が高まる。更に、この工程はＳｉＣを酸化させることがないので、境界面での炭素ゲッタリングに関連する問題は解消される。従って、本発明により提供される境界面は高品質である。勿論、高レベルの清浄度と平坦さが求められるので、ＳｉＣ層の作製には入念な注意が必要である。
第１の層と第２の層とを互いに固着させるためウェーハ接合を使用することができる。ウェーハ接合では、単結晶シリコンの薄層がキャリアウェーハから別のターゲットウェーハ、この場合はＳｉＣ層の表面へと転写される。転写された層は高品質であるため、酸化させて対応する高品質の酸化膜を形成することができる。
更に、本発明は、炭化シリコンからなる第２の層に接合され、それによって第１の層と第２の層との間に境界面が画成される、ＳｉＯ2からなる第１の層を設ける上記の方法により製造された半導体デバイスを提供する。また、本発明は、このような半導体デバイスを含む航空機の配電システムを提供する。
以下、添付図面を参照して本発明の実施形態を例示のみを目的として詳細に説明する。
ＭＯＳＦＥＴなどの電界効果トランジスタの簡略図である。 炭素ゲッタリングの問題を示す断面図である。 本発明の実施形態による層配置を示す図である。 本発明の実施形態による工程の段階を示す図である。 本発明の実施形態による工程の段階を示す図である。 本発明の実施形態による工程の段階を示す図である。 本発明の実施形態による工程の段階を示す図である。 本発明の実施形態による工程の更なる段階を示す図である。
図１は、各々が導電接点を含むソース２、ドレン４及びゲート３を設けるＭＯＳＦＥＴなどの従来型の電界効果トランジスタ１の基本構造を示す。酸化物、例えば二酸化シリコンなどの電気絶縁体層９がソース２、ドレン４、ゲート３と基板５との間に配設される。ゲート３に電位を印加することによってＭＯＳＦＥＴがスイッチオンされると、層９の近傍で導電性チャネル１０が基板５内に形成され、ソース２とドレン４との間に電流が流れることが可能になる。ｎチャネルＭＯＳＦＥＴの場合は、基板５はｐ型材料からなり、ソース２はｎ型材料の第１の領域７を含み、一方、ドレン４はｎ型材料の第２の領域８を含む。ｎチャネルＭＯＳＦＥＴをスイッチオンするために、正電位がゲート３に印加され、それによって負の電荷キャリアを非導電層９の方向に引きつけ、印加された電位がデバイスをスイッチオンする閾値を超えると、本質的にｎ型材料のチャネル１０が形成される。それによってソース２とドレン４との間にｎ型材料の連続的な導通経路が形成されて電流が両者の間を流れることが可能になる。ゲート３での電位が除去されると、基板５内の電荷キャリア分布が通常の状態に戻り、それによって導電性チャネル１０を除去し、デバイスをスイッチオフする。本発明は、ｐ型材料とｎ型材料とが前述の構成とは逆の構成で配置するｐチャネルＭＯＳＦＥＴにも応用できる。一般に、本発明はどの種類のＭＯＳＦＥＴにも、又は半導体層と絶縁層との間に境界面が必要なその他の半導体デバイスにも応用できる。
図２は、酸化するＳｉＣの問題を直接示す断面図である。反応条件に応じて、ＳｉＣが酸化すると一般に、酸化されたＳｉＣ層１１の上部にＳｉＯ2層１２が生成される。ＳｉＯ2層１２内に別の不定比酸化物が存在することがある。ＳｉＣ層１１とＳｉＯ2層１２との間の境界面１４に炭素クラスタ１３が形成され、これが配置構成の電気的特性を損なう。
図３は、ＳｉＣの第２の層１５上に配置されたＳｉＯ2の第１の層１６を設ける、本発明を実施した半導体デバイスの部分断面図である。このデバイスは本発明の方法により製造されたため、境界面１７に炭素クラスタは存在しない。
図４Ａ、４Ｂ、４Ｃ及び４Ｄは、本発明を実施した方法の段階を示す断面図である。図４Ａに示すように、開始点はＳｉＣ層１５である。図４Ｂでは、Ｓｉ層１８がＳｉＣ層１５にウェーハ接合される。図４Ｃでは、ウェーハ接合されたＳｉ層１８が酸化される。酸素はＳｉ層１８の外表面２０から内側にＳｉ層１８と反応し、少なくとも部分的に酸化したＳｉ層１８が形成される。層１８の酸化の程度は、例えば既知の酸化率で所定時間だけ酸化を施すことによって制御できる。その代替として、又はそれに加えて、Ｓｉを酸化させるには十分に高いが、ＳｉＣを酸化させるには不十分である温度で酸化を実行することができる。それによって確実に、ＳｉＣ層１５の酸化は生じない。酸化はＳｉ層が完全に酸化するまで継続することができる。あるいは、Ｓｉ層が完全に酸化する前に酸化工程を終了することによって、ＳｉＣと酸化したＳｉ層との間に酸化されないＳｉ層を残してもよい。これは、処理工程中に確実にＳｉＣ層が酸化しないようにする別の方法である。図４Ｄは、酸化工程が完了した後の層配置を示し、ＳｉＣ層１５上にＳｉＯ2層１６が設けられている。
酸化工程が完了した後、図５に示す領域２６、２７でＳｉＯ2層１６がエッチング除去されて、ＳｉＣ層１５内の高濃度ドープされたｎ型ＳｉＣ層の第１及び第２の領域２３、２５と、ドープされたｐ型ＳｉＣの第１及び第２の領域２２、２４とが露出される。簡略にするため、領域２２〜２５は図４Ａ〜４Ｄには図示していない。残りのＳｉＣ層１５は、中程度にドープされたｎ型ＳｉＣからなり、特に、ＳｉＣの単結晶からなる。ソース接点（図示せず）が領域２６及び２７に設けられ、一方、ドレン接点２３がデバイスの反対側に設けられる。高濃度にドープされたｎ型ＳｉＣ層２２がＳｉ層１５とドレン接点２３との間に設けられる。ゲート電極２１がＳｉＯ2層１６上に設けられる。接点は、例えばニッケルなどの任意の高伝導率の導体から製造することができる。
本発明を実施したＳｉＣ ＭＯＳＦＥＴは航空機の配電システムで使用するのに特に適している。航空機の配線の安全性の課題は、近年広い関心を呼んできた。それには「コックピット内の煙」及びアーク放電の事象が関連しており、このようなシステムの安全性を高めるための努力がなされてきた。航空機の電力システムは、このような事象を誘発することがある広範囲の擾乱にさらされる。擾乱には、例えば装置の故障及び落雷から生ずる電流や電圧の過渡状態及び短絡状態などがある。従来はこのような障害から保護するために電気機械式回路遮断器が使用されてきた。しかし、障害の多くは、電力システムを保護するように設計された時間−保護曲線の閾値未満の値で生ずる。
電気機械式コントローラの代わりにＳＳＰＣ（ソリッドステート電力コントローラ）を使用でき、極めて迅速な応答時間、故障電流の安全限度内への制限、及び長い多機能寿命など、性能の向上をもたらしている。それらによって更に、柔軟な構成及び制御方式が可能になり、電流を制限及び遮断する両方の機能を完全に制御できる。ＳＳＰＣは更に、低コストで最小限の保守しか必要としない。
一般に、ＭＯＳＦＥＴのオン状態抵抗は極めて低く、電圧降下を低くすることができるので、動作中の（熱などの）パワー散逸が少ない。しかし、指定時間の間に短絡又は故障電流に耐えることができるためには、複数のＭＯＳＦＥＴを並列に配置して、デバイスが関連するエネルギ損失に耐えられるようにする必要があろう。作用時には２つの基本的な制約がある。（１）定常状態の冷却要件、すなわちサイズ、質量及び熱伝導が通常動作によって規定され、且つ（２）並列のデバイスの数が故障状態によって規定される。この場合、高い電力散逸レベルはデバイスへの外部接点（すなわちケース）を過熱させるほど十分に長くは作用しない。それは作用時間が短く、半導体デバイス自体からケースへの熱が拡散するからである。言い換えると、十分なＳＳＰＣがシステム内に設けられないと、故障状態の間に過熱が発生する可能性がある。並列のＭＯＳＦＥＴの数を減らしてサイズ及び質量を改良することは通常動作では受け入れられよう。しかし、それでは故障状態を安全に封じ込めることはできないであろう。
本発明により提供されるＳｉＣを使用して製造したＭＯＳＦＥＴデバイスは、そのオン状態抵抗が対応するＳｉデバイスよりも大幅に低いので、上記の問題を解決する。それによって故障電流に対する感度を高めることができると共に、Ｉ2Ｒ（ジュール熱）による加熱が低減する。炭化シリコンは更に、Ｓｉよりも大幅に優れた導電体であり、溶解／昇華温度が高いので、より高温で動作することができ、重いヒートシンクを配置する必要性が低下する。総合して、炭化シリコンの材料上の利点により、大幅に優れた電力密度を達成できる。

Claims (9)

  1. シリコンからなる第１の層を炭化シリコンからなる第２の層に貼着することによって、前記第１の層と前記第２の層との間に境界面が画成されるステップと、前記第１の層の一部又は全部を酸化するステップとを含む、半導体デバイスの製造方法。
  2. 前記第１の層が前記第２の層にウェーハ接合される、請求項１に記載の方法。
  3. 前記第２の層が単結晶ＳｉＣからなる、請求項１又は２に記載の方法。
  4. 前記第１の層が単結晶Ｓｉからなる、請求項１乃至３のいずれかに記載の方法。
  5. 前記第１の層の一部又は全部を酸化するステップが、前記第１の層が前記第２の層に貼着された後に実行される、請求項１から４のいずれかに記載の方法。
  6. 前記第１の層の一部又は全部を酸化するステップが、前記第１の層が前記第２の層に貼着される前、又は貼着中に実行される、請求項１から４のいずれかに記載の方法。
  7. 炭化シリコンからなる第２の層に接合され、それによって第１の層と第２の層との間に境界面が画成される、ＳｉＯ2からなる第１の層を備える、請求項１から６のいずれかに記載の方法により製造された半導体デバイス。
  8. ＭＯＳＦＥＴからなる、請求項７に記載の半導体デバイス。
  9. 請求項７又は８に記載の半導体デバイスを備える、航空機の配電システム。
JP2011202686A 2010-09-17 2011-09-16 炭化ケイ素半導体デバイス Withdrawn JP2012074696A (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
GB1015595.0A GB2483702A (en) 2010-09-17 2010-09-17 Method for the manufacture of a Silicon Carbide, Silicon Oxide interface having reduced interfacial carbon gettering
GB1015595.0 2010-09-17

Publications (1)

Publication Number Publication Date
JP2012074696A true JP2012074696A (ja) 2012-04-12

Family

ID=43065408

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2011202686A Withdrawn JP2012074696A (ja) 2010-09-17 2011-09-16 炭化ケイ素半導体デバイス

Country Status (7)

Country Link
US (1) US20120068194A1 (ja)
EP (1) EP2432003A3 (ja)
JP (1) JP2012074696A (ja)
CN (1) CN102412300A (ja)
BR (1) BRPI1103938A2 (ja)
CA (1) CA2751927A1 (ja)
GB (1) GB2483702A (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2020107639A (ja) * 2018-12-26 2020-07-09 株式会社日進製作所 半導体装置の製造方法及び半導体装置
JPWO2021005683A1 (ja) * 2019-07-08 2021-01-14

Family Cites Families (27)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6066866A (ja) * 1983-09-24 1985-04-17 Sharp Corp 炭化珪素ｍｏｓ構造の製造方法
US5272107A (en) * 1983-09-24 1993-12-21 Sharp Kabushiki Kaisha Manufacture of silicon carbide (SiC) metal oxide semiconductor (MOS) device
JP2560765B2 (ja) * 1988-01-20 1996-12-04 富士通株式会社 大面積半導体基板の製造方法
US5459107A (en) * 1992-06-05 1995-10-17 Cree Research, Inc. Method of obtaining high quality silicon dioxide passivation on silicon carbide and resulting passivated structures
IT1268123B1 (it) * 1994-10-13 1997-02-20 Sgs Thomson Microelectronics Fetta di materiale semiconduttore per la fabbricazione di dispositivi integrati e procedimento per la sua fabbricazione.
US6171931B1 (en) * 1994-12-15 2001-01-09 Sgs-Thomson Microelectronics S.R.L. Wafer of semiconductor material for fabricating integrated devices, and process for its fabrication
JP3471509B2 (ja) 1996-01-23 2003-12-02 株式会社デンソー 炭化珪素半導体装置
SE9700215L (sv) * 1997-01-27 1998-02-18 Abb Research Ltd Förfarande för framställning av ett halvledarskikt av SiC av 3C-polytypen ovanpå ett halvledarsubstratskikt utnyttjas wafer-bindningstekniken
FR2801723B1 (fr) * 1999-11-25 2003-09-05 Commissariat Energie Atomique Couche de silicium tres sensible a l'oxygene et procede d'obtention de cette couche
JP4325095B2 (ja) * 2000-09-08 2009-09-02 株式会社デンソー ＳｉＣ素子の製造方法
US6689669B2 (en) * 2001-11-03 2004-02-10 Kulite Semiconductor Products, Inc. High temperature sensors utilizing doping controlled, dielectrically isolated beta silicon carbide (SiC) sensing elements on a specifically selected high temperature force collecting membrane
US6593209B2 (en) * 2001-11-15 2003-07-15 Kulite Semiconductor Products, Inc. Closing of micropipes in silicon carbide (SiC) using oxidized polysilicon techniques
JP4100070B2 (ja) * 2002-07-05 2008-06-11 トヨタ自動車株式会社 半導体装置の製造方法
US7122488B2 (en) * 2004-03-15 2006-10-17 Sharp Laboratories Of America, Inc. High density plasma process for the formation of silicon dioxide on silicon carbide substrates
US20040245571A1 (en) * 2003-02-13 2004-12-09 Zhiyuan Cheng Semiconductor-on-insulator article and method of making same
DE60336543D1 (de) * 2003-05-27 2011-05-12 Soitec Silicon On Insulator Verfahren zur Herstellung einer heteroepitaktischen Mikrostruktur
US7560361B2 (en) * 2004-08-12 2009-07-14 International Business Machines Corporation Method of forming gate stack for semiconductor electronic device
ATE498243T1 (de) * 2005-02-16 2011-02-15 Leach Int Corp Leistungsverteilungssystem unter verwendung von festkörperleistungsreglern
US7749863B1 (en) * 2005-05-12 2010-07-06 Hrl Laboratories, Llc Thermal management substrates
FR2888398B1 (fr) * 2005-07-05 2007-12-21 Commissariat Energie Atomique Couche de silicium tres sensible a l'oxygene et procede d'obtention de cette couche
US7977821B2 (en) * 2007-05-10 2011-07-12 Honeywell International Inc. High power density switch module with improved thermal management and packaging
JP2009088440A (ja) * 2007-10-03 2009-04-23 Oki Semiconductor Co Ltd 半導体装置及びその製造方法
JP4700045B2 (ja) * 2007-11-13 2011-06-15 Ｏｋｉセミコンダクタ株式会社 半導体素子の製造方法
JP4844609B2 (ja) * 2008-09-25 2011-12-28 富士電機株式会社 炭化けい素半導体基板の酸化膜形成方法
JP2010251724A (ja) * 2009-03-26 2010-11-04 Semiconductor Energy Lab Co Ltd 半導体基板の作製方法
US9018077B2 (en) * 2009-04-30 2015-04-28 Arizona Board Of Regents, A Body Corporate Of The State Of Arizona, Acting For And On Behalf Of Arizona State University Methods for wafer bonding, and for nucleating bonding nanophases
US8193848B2 (en) * 2009-06-02 2012-06-05 Cree, Inc. Power switching devices having controllable surge current capabilities

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2020107639A (ja) * 2018-12-26 2020-07-09 株式会社日進製作所 半導体装置の製造方法及び半導体装置
JP7253730B2 (ja) 2018-12-26 2023-04-07 株式会社日進製作所 半導体装置の製造方法及び半導体装置
JPWO2021005683A1 (ja) * 2019-07-08 2021-01-14

Also Published As

Publication number Publication date
US20120068194A1 (en) 2012-03-22
BRPI1103938A2 (pt) 2013-01-15
GB2483702A8 (en) 2012-04-04
GB2483702A (en) 2012-03-21
CN102412300A (zh) 2012-04-11
EP2432003A2 (en) 2012-03-21
GB201015595D0 (en) 2010-10-27
CA2751927A1 (en) 2012-03-17
EP2432003A3 (en) 2012-08-08

Similar Documents

Publication Publication Date Title
JP5052091B2 (ja) 半導体装置
CN101960592B (zh) 用于防止金属绝缘体相变装置的自发热的电路和用于制作该电路的集成装置的方法
JP5566540B2 (ja) 電力用半導体装置
JPWO2018135147A1 (ja) 半導体装置および半導体装置の製造方法
JPWO2011007387A1 (ja) 電力用半導体装置およびその製造方法
SE533700C2 (sv) Bipolär transistor i kiselkarbid
CN107395171B (zh) 单片集成的半导体开关、尤其是功率断路开关
WO2018055719A1 (ja) 炭化珪素半導体装置
JP5378045B2 (ja) 半導体装置
JPWO2004090990A1 (ja) ゲートターンオフサイリスタ
CN107112325A (zh) 碳化硅半导体装置及其制造方法
JP2012074696A (ja) 炭化ケイ素半導体デバイス
TW201301526A (zh) 半導體二極體
CN214672630U (zh) 一种新型的高压槽栅mos器件
JP2014130913A (ja) 半導体装置及びその駆動方法
JP2020027878A (ja) 半導体装置
JP2013197566A (ja) 電力用半導体装置およびその製造方法
JP2019012803A (ja) 半導体装置
CN102215039B (zh) 用于飞行器的功率开关
JP7611784B2 (ja) 半導体装置
CN102280483A (zh) 一种栅源侧台保护的功率器件及其制造方法
TW201230328A (en) Insulated gate bipolar transistor having high computing response speed
JP4950810B2 (ja) 半導体装置
CN118281079A (zh) 一种纵向碳化硅tvs器件及其制备方法
CN119965181A (zh) 半导体结构和半导体器件

Legal Events

Date Code Title Description
A300 Application deemed to be withdrawn because no request for examination was validly filed

Free format text: JAPANESE INTERMEDIATE CODE: A300

Effective date: 20141202