JP2012049211A - 酸化物半導体薄膜の製造方法および酸化物半導体薄膜、薄膜トランジスタの製造方法および薄膜トランジスタ、並びに薄膜トランジスタを備えた装置 - Google Patents
酸化物半導体薄膜の製造方法および酸化物半導体薄膜、薄膜トランジスタの製造方法および薄膜トランジスタ、並びに薄膜トランジスタを備えた装置 Download PDFInfo
- Publication number
- JP2012049211A JP2012049211A JP2010187883A JP2010187883A JP2012049211A JP 2012049211 A JP2012049211 A JP 2012049211A JP 2010187883 A JP2010187883 A JP 2010187883A JP 2010187883 A JP2010187883 A JP 2010187883A JP 2012049211 A JP2012049211 A JP 2012049211A
- Authority
- JP
- Japan
- Prior art keywords
- thin film
- oxide semiconductor
- semiconductor thin
- film transistor
- heat treatment
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Landscapes
- Liquid Crystal (AREA)
- Light Receiving Elements (AREA)
- Solid State Image Pick-Up Elements (AREA)
- Physical Deposition Of Substances That Are Components Of Semiconductor Devices (AREA)
- Thin Film Transistor (AREA)
Abstract
【課題】300℃以上の高温での熱処理することなく、再現性が高く、大面積デバイス、特にフレキシブルデバイス作製に適したIGZO系酸化物薄膜を製造する。
【解決手段】In,Ga,Zn,Oを主たる構成元素とし、組成比が11/20≦Ga/(In+Ga+Zn)≦9/10、且つ3/4≦Ga/(In+Ga)≦9/10、且つZn/(In+Ga+Zn)≦1/3を満たす酸化物半導体薄膜をスパッタリング法により、アルアゴンガス雰囲気下で酸素ガスを導入することなく成膜し、成膜された酸化物半導体薄膜に対して、酸化性雰囲気中で100℃以上、300℃未満の熱処理を施す。
【選択図】なし
【解決手段】In,Ga,Zn,Oを主たる構成元素とし、組成比が11/20≦Ga/(In+Ga+Zn)≦9/10、且つ3/4≦Ga/(In+Ga)≦9/10、且つZn/(In+Ga+Zn)≦1/3を満たす酸化物半導体薄膜をスパッタリング法により、アルアゴンガス雰囲気下で酸素ガスを導入することなく成膜し、成膜された酸化物半導体薄膜に対して、酸化性雰囲気中で100℃以上、300℃未満の熱処理を施す。
【選択図】なし
Description
本発明は、酸化物半導体薄膜の製造方法および酸化物半導体薄膜、薄膜トランジスタの製造方法および薄膜トランジスタに関するものである。また、本発明は、薄膜トランジスタを備えた表示装置、イメージングセンサーおよびＸ線センサー等の装置に関するものである。
近年、In−Ga−Zn−O系（IGZO系）の酸化物半導体薄膜をチャネル層に用いた薄膜トランジスタの開発が活発に行われている（特許文献１〜５等）。酸化物半導体薄膜は低温成膜が可能であり、且つアモルファスシリコンよりも高移動度を示し、更に可視光に透明であることからプラスチック板やフィルム等の基板上にフレキシブルな透明薄膜トランジスタを形成することが可能である。
特許文献１〜４においては、種々の観点からIGZO系の組成比の好ましい範囲がそれぞれ規定されている。
IGZO系アモルファス酸化物半導体膜の電気抵抗率は、成膜時の導入酸素分圧により制御されることが知られている。
また、IGZO系アモルファス酸化物半導体薄膜を薄膜トランジスタに適用する際には350℃〜400℃程度のポストアニール処理を施して素子の安定性（閾値シフトなど）を改善する必要性があることが一般的に認識されている。
また、IGZO系アモルファス酸化物半導体薄膜を薄膜トランジスタに適用する際には350℃〜400℃程度のポストアニール処理を施して素子の安定性（閾値シフトなど）を改善する必要性があることが一般的に認識されている。
特許文献５には、IGZO系アモルファス酸化物半導体膜を備えた薄膜トランジスタの製造方法であって、導入酸素分圧が１×10-3Pa以下の雰囲気中で酸化物半導体膜を形成する第１の工程と、その後酸化雰囲気中で熱処理を行う第２の工程とを含む製造方法が開示されている。また、熱処理の温度としては150℃以上、450℃以下の温度範囲が好ましい旨が記載されている。
特許文献５は、第１の工程では抵抗率が比較的低い酸化物膜を形成し、第２の工程で半導体域の抵抗率に上昇させるように制御を行うこととしている。
しかしながら、本発明者らの検討によれば、特許文献５記載の製造方法では、300℃未満、好ましくはより低い温度での熱処理を行った場合、必ずしも熱処理のみでは膜の電気特性（抵抗率）を制御することはできないことがわかった。
しかしながら、本発明者らの検討によれば、特許文献５記載の製造方法では、300℃未満、好ましくはより低い温度での熱処理を行った場合、必ずしも熱処理のみでは膜の電気特性（抵抗率）を制御することはできないことがわかった。
現在、耐熱性の低い樹脂基板上に薄膜トランジスタ(TFT)を形成したフレキシブルTFTのニーズが高まっていることから、ポストアニール処理（成膜後の熱処理）は、樹脂基板等が耐えうる300℃未満の比較的低いアニール温度で行うことが求められている。
また、大面積デバイスを作製するに当たっては、熱処理の際、面内全域に対して均一な温度での熱処理を行うことは困難であり、熱処理温度の不均一性により電気特性の面内フ均一性が生じるという問題がある。したがって、大面積において特性の均一なTFTの形成が可能となるように、大面積に均一な電気特性を有する酸化物半導体薄膜が求められている。
本発明は、上記事情に鑑みてなされたものであって、300℃以上の高温での熱処理を不要とし、再現性が高く、大面積デバイス、特にフレキシブルデバイス作製に適したIGZO系酸化物薄膜の製造方法を提供することを目的とするものである。また、本発明は面内における特性バラツキの少ない薄膜トランジスタの製造方法および薄膜トランジスタ、並びに薄膜トランジスタを備えた装置を提供することを目的とするものである。
本発明の酸化物半導体薄膜の製造方法は、In,Ga,Zn,Oを主たる構成元素とし、組成比が11/20≦Ga/(In+Ga+Zn)≦9/10、且つ3/4≦Ga/(In+Ga)≦9/10、且つZn/(In+Ga+Zn)≦1/3を満たす酸化物半導体薄膜を、スパッタリング法により、アルゴンガス雰囲気下で酸素ガスを導入することなく成膜する成膜工程と、
前記酸化物半導体薄膜に対して、酸化性雰囲気中で100℃以上、300℃未満の熱処理を施す熱処理工程とを含むことを特徴とする。
前記酸化物半導体薄膜に対して、酸化性雰囲気中で100℃以上、300℃未満の熱処理を施す熱処理工程とを含むことを特徴とする。
ここで、「主たる構成元素」とは、全構成元素に対するIn、Ga、Zn、Oの合計割合が98％以上であることを意味する。
「酸化性雰囲気」とは、酸素、オゾン、酸素ラジカル等を含む雰囲気を意味する。
「酸化性雰囲気」とは、酸素、オゾン、酸素ラジカル等を含む雰囲気を意味する。
前記熱処理の温度を100℃以上、200℃以下とすることが好ましい。
前記酸化物半導体薄膜の前記熱処理工程後の抵抗率が1Ωcm以上、1×106Ωcm以下となるように、前記成膜工程における成膜条件、および前記熱処理工程における熱処理条件が設定することが好ましい。前記抵抗率は室温（20℃）での抵抗率とする。
前記成膜条件とは、スパッタ時の成膜室到達真空度、成膜時圧力、アルゴンガス流量のほか、酸化物半導体薄膜の組成比を含むものとする。
また、前記熱処理条件とは、具体的には、熱処理温度、熱処理雰囲気および処理時間などをいう。
また、前記熱処理条件とは、具体的には、熱処理温度、熱処理雰囲気および処理時間などをいう。
前記熱処理工程前の前記酸化物半導体薄膜の抵抗率が、該熱処理工程後の抵抗率と同等であることが好ましい。
ここで、「同等」とは熱処理工程前の抵抗率をρa、熱処理工程後の抵抗率をρbとしたとき、両抵抗率の関係が0.1ρa≦ρb≦10ρaであることをいうものとする。
ここで、「同等」とは熱処理工程前の抵抗率をρa、熱処理工程後の抵抗率をρbとしたとき、両抵抗率の関係が0.1ρa≦ρb≦10ρaであることをいうものとする。
前記酸化物半導体薄膜は非晶質であることが好ましい。
本発明の酸化物半導体薄膜は、本発明の酸化物半導体薄膜の製造方法を用いて作製された、In,Ga,Zn,Oを主たる構成元素とする酸化物半導体薄膜であって、組成比が11/20≦Ga/(In+Ga+Zn)≦9/10、且つ3/4≦Ga/(In+Ga)≦9/10、且つZn/(In+Ga+Zn)≦1/3を満たし、かつ、抵抗率が1Ωcm以上、1×106Ωcm以下であることを特徴とするものである。
本発明の薄膜トランジスタの製造方法は、基板上に、活性層と、ソース電極と、ドレイン電極と、ゲート絶縁膜と、ゲート電極とを有する薄膜トランジスタの製造方法であって、
前記活性層を、本発明の酸化物半導体薄膜の製造方法を用いて形成することを特徴とする。
前記活性層を、本発明の酸化物半導体薄膜の製造方法を用いて形成することを特徴とする。
前記基板として、可撓性を有するものを用いることが好ましい。
本発明の薄膜トランジスタは、基板上に、活性層と、ソース電極と、ドレイン電極と、ゲート絶縁膜と、ゲート電極とを有する薄膜トランジスタであって、
本発明の薄膜トランジスタの製造方法を用いて作製され、前記活性層として、In,Ga,Zn,Oを主たる構成元素とする酸化物半導体薄膜であって、組成比が11/20≦Ga/(In+Ga+Zn)≦9/10、且つ3/4≦Ga/(In+Ga)≦9/10、且つZn/(In+Ga+Zn)≦1/3を満たし、かつ、抵抗率が1Ωcm以上、1×106Ωcm以下である酸化物半導体薄膜を備えてなることを特徴とするものである。
本発明の薄膜トランジスタの製造方法を用いて作製され、前記活性層として、In,Ga,Zn,Oを主たる構成元素とする酸化物半導体薄膜であって、組成比が11/20≦Ga/(In+Ga+Zn)≦9/10、且つ3/4≦Ga/(In+Ga)≦9/10、且つZn/(In+Ga+Zn)≦1/3を満たし、かつ、抵抗率が1Ωcm以上、1×106Ωcm以下である酸化物半導体薄膜を備えてなることを特徴とするものである。
本発明の表示装置は、本発明の薄膜トランジスタを備えたことを特徴とするものである。
本発明イメージセンサーは、本発明の薄膜トランジスタを備えたことを特徴とするものである。
本発明のＸ線センサーは、本発明の薄膜トランジスタを備えたことを特徴とするものである。
本発明の酸化物半導体薄膜の製造方法によれば、スパッタリング法による成膜時に酸素ガス導入することなく酸化物半導体薄膜を成膜しているので、酸素ガス導入した場合と比較して、膜面内の酸素欠損量を均一に形成することが可能となるため、成膜直後に面内に均一な電気特性を有する半導体薄膜を得ることができる。
本発明の製造方法では、In,Ga,Zn,Oを主たる構成元素とし、組成比が11/20≦Ga/(In+Ga+Zn)≦9/10、且つ3/4≦Ga/(In+Ga)≦9/10、且つZn/(In+Ga+Zn)≦1/3を満たす酸化物半導体薄膜を成膜しており、この組成比の半導体薄膜は、その後の熱処理工程において急激な低抵抗化が起こらず、容易に均一な抵抗率を有する酸化物半導体薄膜を大面積に形成することができる。
すなわち、本発明の酸化物半導体薄膜の製造方法によれば、組成を制御したIGZO系酸化物半導体薄膜を、酸素ガスを導入することなく成膜し、低温アニール処理を施すことでアニール温度バラツキの影響を受けない、極めて再現性、大面積での均一性に優れた酸化物半導体薄膜を得ることができる。
また、成膜時に酸素ガス流量の制御を行う必要がなく、組成比制御のみで抵抗率の制御ができ、さらに、300℃以上の高温熱処理が不要であるから、必然的に歩留まりも向上し、生産コストの低減にも繋がる。
本発明の薄膜トランジスタの製造方法によれば、活性層として、上述の酸化物半導体薄膜の製造方法により、極めて再現性、大面積での均一性に優れた酸化物半導体薄膜を形成する工程を備えているので、電気的特性の面内均一性に優れた薄膜トランジスタを製造することができる。
特に、熱処理温度を100℃以上、200℃以下とした場合には、耐熱性の低い樹脂基板への成膜が可能となるので、フレキシブル基板上に大面積デバイスを作製する際に、均一性、安定性、信頼性の高い薄膜トランジスタを提供可能となる。
以下、本発明の酸化物半導体薄膜の製造方法、薄膜トランジスタおよび薄膜トランジスタを備えた装置の実施形態について説明する。
＜酸化物半導体薄膜の製造方法＞
本発明の酸化物半導体薄膜の製造方法により製造される酸化物半導体薄膜は、In,Ga,Zn,Oを主たる構成元素とする酸化物半導体薄膜であって、組成比が11/20≦Ga/(In+Ga+Zn)≦9/10、且つ3/4≦Ga/(In+Ga)≦9/10、且つZn/(In+Ga+Zn)≦1/3を満たし、かつ、室温（20℃）での抵抗率が1Ωcm以上、1×106Ωcm以下であることを特徴とするIGZO膜である。
本発明の酸化物半導体薄膜の製造方法により製造される酸化物半導体薄膜は、In,Ga,Zn,Oを主たる構成元素とする酸化物半導体薄膜であって、組成比が11/20≦Ga/(In+Ga+Zn)≦9/10、且つ3/4≦Ga/(In+Ga)≦9/10、且つZn/(In+Ga+Zn)≦1/3を満たし、かつ、室温（20℃）での抵抗率が1Ωcm以上、1×106Ωcm以下であることを特徴とするIGZO膜である。
酸化物半導体薄膜は非晶質であることが好ましい。
非晶質膜は大面積にわたって均一な膜を形成し易く、多結晶のような粒界が存在しないため素子特性のバラツキを抑えることが容易である。なお、酸化物半導体層が非晶質であるかどうかは、Ｘ線回折測定により確認することができる。すなわち、Ｘ線回折測定により、結晶構造を示す明確なピークが検出されなかった場合は、その酸化物半導体層は非晶質であると判断することができる。
非晶質膜は大面積にわたって均一な膜を形成し易く、多結晶のような粒界が存在しないため素子特性のバラツキを抑えることが容易である。なお、酸化物半導体層が非晶質であるかどうかは、Ｘ線回折測定により確認することができる。すなわち、Ｘ線回折測定により、結晶構造を示す明確なピークが検出されなかった場合は、その酸化物半導体層は非晶質であると判断することができる。
なお、ここで、薄膜とは1nm以上、10μm以下程度をいうものとする。
本発明の酸化物半導体薄膜の製造方法は、In,Ga,Zn,Oを主たる構成元素とし、組成比が11/20≦Ga/(In+Ga+Zn)≦9/10、且つ3/4≦Ga/(In+Ga)≦9/10、且つZn/(In+Ga+Zn)≦1/3を満たす酸化物半導体薄膜を、スパッタリング法により、アルゴンガス雰囲気下で酸素ガスを導入することなく成膜する成膜工程と、成膜された酸化物半導体薄膜に対して、酸化性雰囲気中で100℃以上、300℃未満の熱処理を施す熱処理工程とを含むことを特徴とする。
本発明の具体的な酸化物半導体薄膜の製造方法を説明する。
（成膜工程）
酸化物半導体薄膜の成膜は、スパッタリング法により行う。
成膜工程において、In,Ga,Zn,Oを主たる構成元素とし、組成比が11/20≦Ga/(In+Ga+Zn)≦9/10、且つ3/4≦Ga/(In+Ga)≦9/10、且つZn/(In+Ga+Zn)≦1/3を満たす酸化物半導体薄膜を成膜する方法としては、成膜したIGZO膜中のIn,Ga,Zn組成比が上記範囲となるような複合酸化物ターゲットの単独スパッタであってもよく、In、Ga、Zn、または、これらの酸化物若しくはこれらの複合酸化物ターゲットを組み合わせて用いた共スパッタであってもよい。共スパッタの場合は、ターゲットに投入する電力比を調整することにより組成比を調整する。
酸化物半導体薄膜の成膜は、スパッタリング法により行う。
成膜工程において、In,Ga,Zn,Oを主たる構成元素とし、組成比が11/20≦Ga/(In+Ga+Zn)≦9/10、且つ3/4≦Ga/(In+Ga)≦9/10、且つZn/(In+Ga+Zn)≦1/3を満たす酸化物半導体薄膜を成膜する方法としては、成膜したIGZO膜中のIn,Ga,Zn組成比が上記範囲となるような複合酸化物ターゲットの単独スパッタであってもよく、In、Ga、Zn、または、これらの酸化物若しくはこれらの複合酸化物ターゲットを組み合わせて用いた共スパッタであってもよい。共スパッタの場合は、ターゲットに投入する電力比を調整することにより組成比を調整する。
スパッタリング法における成膜条件は、例えば、
成膜室到達真空度 6×10-6Pa以下
成膜時圧力 4.4×10-1Pa以上
Ａｒ流量 30sccm
であり、成膜室への酸素(O2)の導入は行わない。
すなわち、スパッタ成膜は、成膜室内への酸素ガスの導入を行うことなく、アルゴン雰囲気下で行う。なお、基本的には、スパッタリング法で300℃未満の条件下で成膜した場合には、非晶質の膜を形成することができる。
成膜室到達真空度 6×10-6Pa以下
成膜時圧力 4.4×10-1Pa以上
Ａｒ流量 30sccm
であり、成膜室への酸素(O2)の導入は行わない。
すなわち、スパッタ成膜は、成膜室内への酸素ガスの導入を行うことなく、アルゴン雰囲気下で行う。なお、基本的には、スパッタリング法で300℃未満の条件下で成膜した場合には、非晶質の膜を形成することができる。
（熱処理工程）
熱処理工程（ポストアニール処理工程）は、100℃以上、300℃未満で行う。薄膜を形成する基板として、樹脂基板等の耐熱性の低い可撓性基板を用いる場合には、100℃以上、200℃以下とすることが好ましい。100℃以上、300℃未満であれば、膜中の酸素欠損量を変化させることがないため、アニール前後での膜の抵抗率変化が小さくなる。100℃以上、200℃以下であれば耐熱性の低い樹脂基板への適用が容易となる。
熱処理時間に特に限定はないが、膜温度が均一になるのに要する時間等を考慮し、少なくとも10分以上保持することが好ましい。
熱処理工程（ポストアニール処理工程）は、100℃以上、300℃未満で行う。薄膜を形成する基板として、樹脂基板等の耐熱性の低い可撓性基板を用いる場合には、100℃以上、200℃以下とすることが好ましい。100℃以上、300℃未満であれば、膜中の酸素欠損量を変化させることがないため、アニール前後での膜の抵抗率変化が小さくなる。100℃以上、200℃以下であれば耐熱性の低い樹脂基板への適用が容易となる。
熱処理時間に特に限定はないが、膜温度が均一になるのに要する時間等を考慮し、少なくとも10分以上保持することが好ましい。
アニール処理中の雰囲気は不活性雰囲気又は酸化性雰囲気とすることが好ましい。還元性雰囲気中でアニール処理を行うと、酸化物半導体中の酸素が抜け、余剰キャリアが発生し、アニール工程前後での抵抗率の変化量が増大しやすくなり電気特性バラツキが起こりやすいため好ましくない。
In,Ga,Zn,Oを主たる構成元素とする酸化物半導体は、成膜時の成膜室内の酸素分圧や成膜室内への酸素フローのさせ方によって電気特性が大きく変化する（後記検証実験１を参照。）が、酸素ガスを導入しないことにより、酸素ガス導入口付近や導入口から離れた位置で膜中の酸素欠損量が変化することがないため、大面積に均一な酸素欠損量を有する酸化物半導体薄膜を得ることができる。
本発明は成膜された状態で面内の酸素欠損量が均一となるため、酸化性雰囲気中でのポストアニール処理（上述の熱処理）を高温で行う必要がないため、特に耐熱性の低い樹脂基板等を用いたフレキシブルな大面積デバイスを形成する際に有効である。面内に均一な酸素欠損量を有する酸化物半導体薄膜は、酸素欠損に伴うキャリア発生量も均一となることから面内の電気特性が均一となる。
本発明の製造方法で作製される酸化物半導体薄膜は、その組成比が11/20≦Ga/(In+Ga+Zn)≦9/10、且つ3/4≦Ga/(In+Ga)≦9/10、且つZn/(In+Ga+Zn)≦1/3であり、この組成範囲であればIGZO膜は、成膜後の室温での抵抗率がほぼ1Ωcm以上、1×106Ωcm以下の範囲となり、酸素ガスを導入しない場合であっても、導電体や絶縁体とならず、半導体として機能させることが容易となる。
また、その抵抗率は、成膜後の熱処理前後で大きく変化せずほぼ同等となる。ここで、同等とは熱処理工程前の抵抗率をρa、熱処理工程後の抵抗率をρbとしたとき、両抵抗率の関係が0.1ρa≦ρb≦10ρaであることをいう。ポストアニール処理（熱処理）に伴う低抵抗化が起こらないため、所望の電気特性を設計しやすく、プロセスマージンも広くなる。
また、その抵抗率は、成膜後の熱処理前後で大きく変化せずほぼ同等となる。ここで、同等とは熱処理工程前の抵抗率をρa、熱処理工程後の抵抗率をρbとしたとき、両抵抗率の関係が0.1ρa≦ρb≦10ρaであることをいう。ポストアニール処理（熱処理）に伴う低抵抗化が起こらないため、所望の電気特性を設計しやすく、プロセスマージンも広くなる。
本発明の製造方法で作製される酸化物半導体薄膜は抵抗率が1Ωcm以上、1×106Ωcm以下であるので、薄膜トランジスタの活性層として用いた際にノーマリーオフ型のTFTを容易に得ることが可能となる。
以上の通り、本発明のIGZO系酸化物半導体薄膜の製造方法によれば、低温アニールで電気的な特性の面内均一性が非常に高い酸化物半導体薄膜を得ることができ、高温アニールと比較して製造コストの抑制効果も得ることができる。また、本製造方法に得られる電気的特性の面内均一性が高い半導体薄膜は大面積デバイスに適用される薄膜トランジスタの活性層として有用である。特には、樹脂基板等のフレキシブル基板上に大面積デバイスを形成する際の薄膜トランジスタの活性層として有用である。
＜薄膜トランジスタ＞
図１（Ａ）から（Ｄ）は、本発明の第１〜第４の実施形態の薄膜トランジスタ１〜４の構成を模式的に示す断面図である。図１（Ａ）〜（Ｄ）の各薄膜トランジスタにおいて、共通の要素には同一の符号を付している。
図１（Ａ）から（Ｄ）は、本発明の第１〜第４の実施形態の薄膜トランジスタ１〜４の構成を模式的に示す断面図である。図１（Ａ）〜（Ｄ）の各薄膜トランジスタにおいて、共通の要素には同一の符号を付している。
本発明の実施形態に係る薄膜トランジスタ１〜４は、基板１１上に、活性層１２と、ソース電極１３と、ドレイン電極１４と、ゲート絶縁膜１５と、ゲート電極１６とを有してなり、活性層１２として、上述の本発明の酸化物半導体薄膜を備えている。
図１（Ａ）に示す第１の実施形態の薄膜トランジスタ１は、トップゲート−トップコンタクト型のトランジスタであり、図１（Ｂ）に示す第２の実施形態の薄膜トランジスタ２は、トップゲート−ボトムコンタクト型のトランジスタであり、図１（Ｃ）に示す第３の実施形態の薄膜トランジスタ３は、ボトムゲート−トップコンタクト型のトランジスタであり、図１（Ｄ）に示す第４の実施形態の薄膜トランジスタ４は、ボトムゲート−ボトムコンタクト型のトランジスタである。
図１（Ａ）〜（Ｄ）に示す実施形態は、ゲート、ソース、ドレイン電極の、酸化物半導体層に対する配置が異なるが、同一符号を付与されている各要素の機能は同一であり、同様の材料を適応することができる。
図１（Ａ）〜（Ｄ）に示す実施形態は、ゲート、ソース、ドレイン電極の、酸化物半導体層に対する配置が異なるが、同一符号を付与されている各要素の機能は同一であり、同様の材料を適応することができる。
以下、各構成要素について詳述する。
（基板）
薄膜トランジスタ１を形成するための基板１１の形状、構造、大きさ等については特に制限はなく、目的に応じて適宜選択することができる。基板の構造は単層構造であってもよいし、積層構造であってもよい。
薄膜トランジスタ１を形成するための基板１１の形状、構造、大きさ等については特に制限はなく、目的に応じて適宜選択することができる。基板の構造は単層構造であってもよいし、積層構造であってもよい。
基板１１としては、例えば、YSZ（イットリウム安定化ジルコニウム）やガラス等の無機材料、樹脂や樹脂複合材料等からなる基板を用いることができる。
中でも軽量である点、可撓性を有する点から樹脂あるいは樹脂複合材料からなる基板が好ましい。具体的には、ポリブチレンテレフタレート、ポリエチレンテレフタレート、ポリエチレンナフタレート、ポリブチレンナフタレート、ポリスチレン、ポリカーボネート、ポリスルホン、ポリエーテルスルホン、ポリアリレート、アリルジグリコールカーボネート、ポリアミド、ポリイミド、ポリアミドイミド、ポリエーテルイミド、ポリベンズアゾール、ポリフェニレンサルファイド、ポリシクロオレフィン、ノルボルネン樹脂、ポリクロロトリフルオロエチレン等のフッ素樹脂、液晶ポリマー、アクリル樹脂、エポキシ樹脂、シリコーン樹脂、アイオノマー樹脂、シアネート樹脂、架橋フマル酸ジエステル、環状ポリオレフィン、芳香族エーテル、マレイミドーオレフィン、セルロース、エピスルフィド化合物等の合成樹脂からなる基板、既述の合成樹脂等と酸化珪素粒子との複合プラスチック材料からなる基板、既述の合成樹脂等と金属ナノ粒子、無機酸化物ナノ粒子もしくは無機窒化物ナノ粒子等との複合プラスチック材料からなる基板、既述の合成樹脂等とカーボン繊維もしくはカーボンナノチューブとの複合プラスチック材料からなる基板、既述の合成樹脂等とガラスフェレーク、ガラスファイバーもしくはガラスビーズとの複合プラスチック材料からなる基板、既述の合成樹脂等と粘土鉱物もしくは雲母派生結晶構造を有する粒子との複合プラスチック材料からなる基板、薄いガラスと既述のいずれかの合成樹脂との間に少なくとも１回の接合界面を有する積層プラスチック基板、無機層と有機層（既述の合成樹脂）を交互に積層することで、少なくとも１回以上の接合界面を有するバリア性能を有する複合材料からなる基板、ステンレス基板またはステンレスと異種金属とを積層した金属多層基板、アルミニウム基板または表面に酸化処理（例えば陽極酸化処理）を施すことで表面の絶縁性を向上させた酸化皮膜付きのアルミニウム基板等を用いることができる。
中でも軽量である点、可撓性を有する点から樹脂あるいは樹脂複合材料からなる基板が好ましい。具体的には、ポリブチレンテレフタレート、ポリエチレンテレフタレート、ポリエチレンナフタレート、ポリブチレンナフタレート、ポリスチレン、ポリカーボネート、ポリスルホン、ポリエーテルスルホン、ポリアリレート、アリルジグリコールカーボネート、ポリアミド、ポリイミド、ポリアミドイミド、ポリエーテルイミド、ポリベンズアゾール、ポリフェニレンサルファイド、ポリシクロオレフィン、ノルボルネン樹脂、ポリクロロトリフルオロエチレン等のフッ素樹脂、液晶ポリマー、アクリル樹脂、エポキシ樹脂、シリコーン樹脂、アイオノマー樹脂、シアネート樹脂、架橋フマル酸ジエステル、環状ポリオレフィン、芳香族エーテル、マレイミドーオレフィン、セルロース、エピスルフィド化合物等の合成樹脂からなる基板、既述の合成樹脂等と酸化珪素粒子との複合プラスチック材料からなる基板、既述の合成樹脂等と金属ナノ粒子、無機酸化物ナノ粒子もしくは無機窒化物ナノ粒子等との複合プラスチック材料からなる基板、既述の合成樹脂等とカーボン繊維もしくはカーボンナノチューブとの複合プラスチック材料からなる基板、既述の合成樹脂等とガラスフェレーク、ガラスファイバーもしくはガラスビーズとの複合プラスチック材料からなる基板、既述の合成樹脂等と粘土鉱物もしくは雲母派生結晶構造を有する粒子との複合プラスチック材料からなる基板、薄いガラスと既述のいずれかの合成樹脂との間に少なくとも１回の接合界面を有する積層プラスチック基板、無機層と有機層（既述の合成樹脂）を交互に積層することで、少なくとも１回以上の接合界面を有するバリア性能を有する複合材料からなる基板、ステンレス基板またはステンレスと異種金属とを積層した金属多層基板、アルミニウム基板または表面に酸化処理（例えば陽極酸化処理）を施すことで表面の絶縁性を向上させた酸化皮膜付きのアルミニウム基板等を用いることができる。
なお、樹脂基板としては、耐熱性、寸法安定性、耐溶剤性、電気絶縁性、加工性、低通気性、および低吸湿性等に優れていることが好ましい。
樹脂基板は、水分や酸素の透過を防止するためのガスバリア層や、樹脂基板の平坦性や下部電極との密着性を向上するためのアンダーコート層等を備えていてもよい。
樹脂基板は、水分や酸素の透過を防止するためのガスバリア層や、樹脂基板の平坦性や下部電極との密着性を向上するためのアンダーコート層等を備えていてもよい。
また、基板の厚みは50μｍ以上、500μｍ以下であることが好ましい。基板の厚みが50
μｍ以上であると、基板自体の平坦性がより向上する。基板の厚みが500μｍ以下であると、基板自体の可撓性がより向上し、フレキシブルデバイス用基板としての使用がより容易となる。なお、基板を構成する材料によって、十分な平坦性および可撓性を有する厚みは異なるため、基板材料に応じてその厚みを設定する必要があるが、概ねその範囲は50μｍ−500μｍの範囲となる。
μｍ以上であると、基板自体の平坦性がより向上する。基板の厚みが500μｍ以下であると、基板自体の可撓性がより向上し、フレキシブルデバイス用基板としての使用がより容易となる。なお、基板を構成する材料によって、十分な平坦性および可撓性を有する厚みは異なるため、基板材料に応じてその厚みを設定する必要があるが、概ねその範囲は50μｍ−500μｍの範囲となる。
（活性層）
活性層１２として、本発明の製造方法で製造される酸化物半導体薄膜（以下、酸化物半導体層１２という。）を備える。すなわち、酸化物半導体層１２はIn,Ga,Zn,Oを主たる構成元素とし、その組成比が11/20≦Ga/(In+Ga+Zn)≦9/10、且つ3/4≦Ga/(In+Ga)≦9/10、且つZn/(In+Ga+Zn)≦1/3を満たし、かつ、室温（20℃）での抵抗率が1Ωcm以上、1×106Ωcm以下であることを特徴とするIGZO膜である。
活性層１２として、本発明の製造方法で製造される酸化物半導体薄膜（以下、酸化物半導体層１２という。）を備える。すなわち、酸化物半導体層１２はIn,Ga,Zn,Oを主たる構成元素とし、その組成比が11/20≦Ga/(In+Ga+Zn)≦9/10、且つ3/4≦Ga/(In+Ga)≦9/10、且つZn/(In+Ga+Zn)≦1/3を満たし、かつ、室温（20℃）での抵抗率が1Ωcm以上、1×106Ωcm以下であることを特徴とするIGZO膜である。
酸化物半導体層１２の膜厚は薄膜の平坦性及び成膜時間の観点から5ｎｍ以上、150ｎｍ以下であることが好ましい。
酸化物半導体層１２の成膜は、既述の通りスパッタ等により行うことができる。
酸化物半導体層１２の成膜は、既述の通りスパッタ等により行うことができる。
（ソース・ドレイン電極）
ソース電極１３およびドレイン電極１４はいずれも高い導電性を有するものであれば特に制限なく、例えばAl、Mo、Cr、Ta、Ti、Au、Ag等の金属、Al−Nd、Ag合金、酸化錫、酸化亜鉛、酸化インジウム、酸化インジウム錫（ITO）、酸化亜鉛インジウム（IZO）等の金属酸化物導電膜等を、単層または２層以上の積層構造として用いることができる。
ソース電極１３およびドレイン電極１４はいずれも高い導電性を有するものであれば特に制限なく、例えばAl、Mo、Cr、Ta、Ti、Au、Ag等の金属、Al−Nd、Ag合金、酸化錫、酸化亜鉛、酸化インジウム、酸化インジウム錫（ITO）、酸化亜鉛インジウム（IZO）等の金属酸化物導電膜等を、単層または２層以上の積層構造として用いることができる。
ソース電極１３およびドレイン電極１４はいずれも、例えば印刷方式、コーティング方式等の湿式方式、真空蒸着法、スパッタリング法、イオンプレーティング法等の物理的方式、CVD、プラズマCVD法等の化学的方式等の中から使用する材料との適性を考慮して適宜選択した方法に従って成膜することができる。
ソース電極１３およびドレイン電極１４を、上記金属により構成する場合、成膜性、エッチングやリフトオフ法によるパターンニング性および導電性等を考慮すると、その厚みは、10ｎｍ以上、1000ｎｍ以下とすることが好ましく、50ｎｍ以上、100ｎｍ以下とすることがより好ましい。
（ゲート絶縁膜）
ゲート絶縁膜１５としては、高い絶縁性を有するものが好ましく、例えばSiO2、SiNx、SiON、Al2O3、Y2O3、Ta2O5、HfO2等の絶縁膜、またはこれらの化合物を少なくとも２つ以上含む絶縁膜等から構成することができる。
ゲート絶縁膜１５としては、高い絶縁性を有するものが好ましく、例えばSiO2、SiNx、SiON、Al2O3、Y2O3、Ta2O5、HfO2等の絶縁膜、またはこれらの化合物を少なくとも２つ以上含む絶縁膜等から構成することができる。
ゲート絶縁膜１５は、印刷方式、コーティング方式等の湿式方式、真空蒸着法、スパッタリング法、イオンプレーティング法等の物理的方式、CVD、プラズマCVD法等の化学的方式等の中から使用する材料との適性を考慮して適宜選択した方法に従って成膜することができる。
なお、ゲート絶縁膜１５はリーク電流の低下および電圧耐性の向上のために十分な厚みを有する必要がある一方、厚みが大きすぎると駆動電圧の上昇を招いてしまう。ゲート絶縁膜１５の厚みは、材質にもよるが、10ｎｍ〜10μｍが好ましく、50ｎｍ〜1000ｎｍがより好ましく、100ｎｍ〜400ｎｍが特に好ましい。
（ゲート電極）
ゲート電極１６としては、高い導電性を有するものであれば特に制限なく、例えばAl、Mo、Cr、Ta、Ti、Au、Ag等の金属、Al−Nd、Ag合金、酸化錫、酸化亜鉛、酸化インジウム、酸化インジウム錫（ITO）、酸化亜鉛インジウム（IZO）等の金属酸化物導電膜等を、単層または２層以上の積層構造として用いることができる。
ゲート電極１６としては、高い導電性を有するものであれば特に制限なく、例えばAl、Mo、Cr、Ta、Ti、Au、Ag等の金属、Al−Nd、Ag合金、酸化錫、酸化亜鉛、酸化インジウム、酸化インジウム錫（ITO）、酸化亜鉛インジウム（IZO）等の金属酸化物導電膜等を、単層または２層以上の積層構造として用いることができる。
ゲート電極１６は、例えば印刷方式、コーティング方式等の湿式方式、真空蒸着法、スパッタリング法、イオンプレーティング法等の物理的方式、CVD、プラズマCVD法等の化学的方式等の中から使用する材料との適性を考慮して適宜選択した方法に従って成膜することができる。
ゲート電極１６を、上記金属により構成する場合、成膜性、エッチングやリフトオフ法によるパターニング性および導電性等を考慮すると、その厚みは、10ｎｍ以上、1000ｎｍ以下とすることが好ましく、50ｎｍ以上、200ｎｍ以下とすることがより好ましい。
＜薄膜トランジスタの製造方法＞
図１（Ａ）に示すトップゲート−トップコンタクト型の薄膜トランジスタ１の製造方法について簡単に説明する。
図１（Ａ）に示すトップゲート−トップコンタクト型の薄膜トランジスタ１の製造方法について簡単に説明する。
基板１１を用意し、基板１１上に活性層である酸化物半導体薄膜１２を、既述のスパッタ法等の成膜手法により成膜する。これは、既述の本発明の酸化物半導体薄膜の製造方法におけるIGZO膜の成膜工程に相当する。
次いで酸化物半導体層１２をパターンニングする。パターンニングはフォトリソグラフィーおよびエッチングにより行うことができる。具体的には、残存させる部分にフォトリソグラフィーによりレジストパターンを形成し、塩酸、硝酸、希硫酸、または燐酸、硝酸および酢酸の混合液等の酸溶液によりエッチングすることによりパターンを形成する。
なお、酸化物半導体層１２上には、ソース、ドレイン電極エッチング時に酸化物半導体層を保護するための保護膜を形成しておいてもよい。保護膜は酸化物半導体層と連続で成膜してもよいし、酸化物半導体層のパターニング後に形成してもよい。
次いで酸化物半導体層１２をパターンニングする。パターンニングはフォトリソグラフィーおよびエッチングにより行うことができる。具体的には、残存させる部分にフォトリソグラフィーによりレジストパターンを形成し、塩酸、硝酸、希硫酸、または燐酸、硝酸および酢酸の混合液等の酸溶液によりエッチングすることによりパターンを形成する。
なお、酸化物半導体層１２上には、ソース、ドレイン電極エッチング時に酸化物半導体層を保護するための保護膜を形成しておいてもよい。保護膜は酸化物半導体層と連続で成膜してもよいし、酸化物半導体層のパターニング後に形成してもよい。
次に、酸化物半導体層１２の上にソース・ドレイン電極１３、１４を形成するための金属膜を形成する。
次いで金属膜をエッチングまたはリフトオフ法により所定の形状にパターンニングし、ソース電極１３およびドレイン電極１４を形成する。この際、ソース・ドレイン電極１３、１４およびこれらの電極（図示せず）に接続する配線を同時にパターンニングすることが好ましい。
次いで金属膜をエッチングまたはリフトオフ法により所定の形状にパターンニングし、ソース電極１３およびドレイン電極１４を形成する。この際、ソース・ドレイン電極１３、１４およびこれらの電極（図示せず）に接続する配線を同時にパターンニングすることが好ましい。
ソース・ドレイン電極１３、１４および配線を形成した後、ゲート絶縁膜１５を形成し、ゲート絶縁膜１５について、フォトリソグラフィーおよびエッチングによって所定の形状にパターンニングを行う。
ゲート絶縁膜１５を形成した後、ゲート電極１６を形成する。電極膜を成膜後、エッチングまたはリフトオフ法により所定の形状にパターンニングし、ゲート電極１６を形成する。この際、ゲート電極１６およびゲート配線を同時にパターンニングすることが好ましい。
（ポストアニール）
ゲート電極パターンニング後に熱処理（ポストアニール処理）を施す。熱処理を施すことにより、連続通電時のしきい値電圧シフトが抑えられ、特性を安定化させることができる。ポストアニール処理は酸化物半導体層１２の成膜後であれば、特に手順は限定せず、酸化物半導体成膜直後に行ってもよいし、電極、絶縁膜の成膜、パターンニングが全て終わった後に行ってもよい。なお、このポストアニール工程は、既述の酸化物半導体薄膜の製造における熱処理工程に他ならない。
ゲート電極パターンニング後に熱処理（ポストアニール処理）を施す。熱処理を施すことにより、連続通電時のしきい値電圧シフトが抑えられ、特性を安定化させることができる。ポストアニール処理は酸化物半導体層１２の成膜後であれば、特に手順は限定せず、酸化物半導体成膜直後に行ってもよいし、電極、絶縁膜の成膜、パターンニングが全て終わった後に行ってもよい。なお、このポストアニール工程は、既述の酸化物半導体薄膜の製造における熱処理工程に他ならない。
ポストアニール温度は100℃以上、300℃未満の条件下で行う。可撓性基板を用いる場合を考慮すると、100℃以上、200℃以下で行うことがより好ましい。100℃以上、300℃未満であれば、膜中の酸素欠損量を変化させることがないため、アニール前後での膜の抵抗率変化が極めて小さく、電気特性の設計が容易となる。100℃以上、200℃以下であれば耐熱性の低い樹脂基板への適用が容易となる。
また、ポストアニール中の雰囲気は酸化性雰囲気とすることが好ましい。還元性雰囲気中でポストアニールを施すと酸化物半導体層中の酸素が抜け、余剰キャリアが発生し、電気特性バラツキが起こり易い。
以上の手順により、図１（Ａ）に示す薄膜トランジスタ１を作製することができる。
本発明の薄膜トランジスタの用途は特に限定されるものではないが、例えば電気光学装置としての表示装置（例えば液晶表示装置、有機ＥＬ（Electro Luminescence）表示装置、無機ＥＬ表示装置等）における駆動素子として好適である。特に、特性の面内における均一性が高いため、大面積デバイスに好適である。
さらに、本発明の薄膜トランジスタは、一般的なIGZO材料に比べて、Ga組成比の高いIGZO膜を用いているため、光学バンドギャップが広く、その結果、可視光の短波長領域（例えば400ｎｍ程度）の光吸収を低減させることが可能となることから、トランジスタに遮光手段を設ける必要がなく、生産プロセスが簡便になり、且つEL発光を効率よく取り出すことが可能となる。
さらに、本発明の薄膜トランジスタは、一般的なIGZO材料に比べて、Ga組成比の高いIGZO膜を用いているため、光学バンドギャップが広く、その結果、可視光の短波長領域（例えば400ｎｍ程度）の光吸収を低減させることが可能となることから、トランジスタに遮光手段を設ける必要がなく、生産プロセスが簡便になり、且つEL発光を効率よく取り出すことが可能となる。
さらに、本発明の薄膜トランジスタは、樹脂基板を用いた低温プロセスで作製可能なフレキシブルディスプレイ等のデバイス、ＣＣＤ（Charge Coupled Device）、ＣＭＯＳ（Complementary Metal Oxide Semiconductor）等のイメージセンサー、Ｘ線センサー等の各種センサー、ＭＥＭＳ（Micro Electro Mechanical System）等、種々の電子デバイスにおける駆動素子（駆動回路）として、好適に用いられるものである。
本発明の薄膜トランジスタを用いた本発明の表示装置およびセンサーは、いずれも特性の面内均一性が高い。なお、ここで言う「特性」とは、表示装置の場合には表示特性、センサーの場合には感度特性である。
＜液晶表示装置＞
図２に、本発明の表示装置の一実施形態である液晶表示装置について、その一部分の概略断面図を示し、図３にその電気配線の概略構成図を示す。
図２に、本発明の表示装置の一実施形態である液晶表示装置について、その一部分の概略断面図を示し、図３にその電気配線の概略構成図を示す。
図２に示すように、本実施形態の液晶表示装置５は、図１（Ａ）に示したトップゲート型の薄膜トランジスタ１と、トランジスタ１のパッシベーション層５４で保護されたゲート電極１６上に画素下部電極５５およびその対向上部電極５６で挟まれた液晶層５７と、各画素に対応させて異なる色を発色させるためのＲＧＢカラーフィルタ５８とを備え、ＴＦＴ１０の基板１１側およびカラーフィルタ５８上にそれぞれ偏光板５９ａ、５９ｂを備えた構成である。
また、図３に示すように、本実施形態の液晶表示装置５は、互いに平行な複数のゲート配線５１と、該ゲート配線５１と交差する、互いに平行なデータ配線５２とを備えている。ここでゲート配線５１とデータ配線５２は電気的に絶縁されている。ゲート配線５１とデータ配線５２との交差部付近に、薄膜トランジスタ１が備えられている。
薄膜トランジスタ１のゲート電極１６は、ゲート配線５１に接続されており、薄膜トランジスタ１のソース電極１３はデータ配線５２に接続されている。また、薄膜トランジスタ１のドレイン電極１４はゲート絶縁膜１５に設けられたコンタクトホール１９を介して（コンタクトホール１９に導電体が埋め込まれて）画素下部電極５５に接続されている。この画素下部電極５５は、接地された対向電極５６とともにコンデンサ５３を構成している。
図２および図３に示した本実施形態の液晶装置においては、トップゲート型の薄膜トランジスタを備えるものとしたが、本発明の表示装置である液晶装置において用いられる薄膜トランジスタはトップゲート型に限定されることなく、ボトムゲート型の薄膜トランジスタであってもよい。
本発明の薄膜トランジスタは面内均一性、安定性および信頼性が非常に高いことから、液晶表示装置における大画面化に適している。また、本発明の薄膜トランジスタは、低温（例えば、200℃以下）でのアニール処理によって十分な特性を有するものを作製することができるため、基板としては樹脂基板（プラスチック基板）を用いることができ、大面積で均一、安定かつフレキシブルな液晶表示装置を提供することができる。
＜Ｘ線センサー＞
図４に、本発明のセンサーの一実施形態であるＸ線センサーについて、その一部分の概略断面図を示し、図５にその電気配線の概略構成図を示す。
図４に、本発明のセンサーの一実施形態であるＸ線センサーについて、その一部分の概略断面図を示し、図５にその電気配線の概略構成図を示す。
図４は、より具体的にはＸ線センサーアレイの一部を拡大した概略断面図である。本実施形態のＸ線センサー７は基板上に形成された薄膜トランジスタ１およびキャパシタ７０と、キャパシタ７０上に形成された電荷収集用電極７１と、Ｘ線変換層７２と、上部電極７３とを備えて構成される。薄膜トランジスタ１上にはパッシベーション膜７５が設けられている。
キャパシタ７０はキャパシタ用下部電極７６とキャパシタ用上部電極７７とで絶縁膜７８を挟んだ構造となっている。キャパシタ用上部電極７７は絶縁膜７８に設けられたコンタクトホール７９を介し、薄膜トランジスタ１のソース電極１３およびドレイン電極１４のいずれか一方（図４においてはドレイン電極１４）と接続されている。
電荷収集用電極７１は、キャパシタ７０におけるキャパシタ用上部電極７７上に設けられており、キャパシタ用上部電極７７に接している。
Ｘ線変換層７２はアモルファスセレンからなる層であり、薄膜トランジスタ１およびキャパシタ７０を覆うように設けられている。
上部電極７３はＸ線変換層７２上に設けられており、Ｘ線変換層７２に接している。
Ｘ線変換層７２はアモルファスセレンからなる層であり、薄膜トランジスタ１およびキャパシタ７０を覆うように設けられている。
上部電極７３はＸ線変換層７２上に設けられており、Ｘ線変換層７２に接している。
図５に示すように、本実施形態のＸ線センサー７は、互いに平行な複数のゲート配線８１と、ゲート配線８１と交差する、互いに平行な複数のデータ配線８２とを備えている。ここでゲート配線８１とデータ配線８２は電気的に絶縁されている。ゲート配線８１とデータ配線８２との交差部付近に、薄膜トランジスタ１が備えられている。
薄膜トランジスタ１のゲート電極１６は、ゲート配線８１に接続されており、薄膜トランジスタ１のソース電極１３はデータ配線８２に接続されている。また、薄膜トランジスタ１のドレイン電極１４は電荷収集用電極７１に接続されており、さらにこの電荷収集用電極７１は、接地された対向電極７６とともにキャパシタ７０を構成している。
本構成のＸ線センサー７において、Ｘ線は図４中、上部（上部電極７３側）から照射され、Ｘ線変換層７２で電子-正孔対を生成する。このＸ線変換層７２に上部電極７３によって高電界を印加しておくことにより、生成した電荷はキャパシタ７０に蓄積され、薄膜トランジスタ１を順次走査することによって読み出される。
本発明のＸ線センサーは、面内均一性の高い、信頼性に優れた薄膜トランジスタ１を備えるため、均一性に優れた画像を得ることができる。
なお、図４に示した本実施形態のＸ線センサーにおいては、トップゲート型の薄膜トランジスタを備えるものとしたが、本発明のセンサーにおいて用いられる薄膜トランジスタはトップゲート型に限定されることなく、ボトムゲート型の薄膜トランジスタであってもよい。
本発明の製造方法の有用性について検証を行った。
＜検証実験１：酸素ガス流量による電気特性の変化について＞
上記酸化物半導体薄膜の成膜中に供給される酸素ガス流量によって電気特性がどのように変化するかについて下記のような試料を作製して評価した。
電気抵抗測定用試料として、基板上に所定の大きさの酸化物半導体薄膜を試料１、試料２の条件で成膜し、その上に電極を形成したものを作製した。
上記酸化物半導体薄膜の成膜中に供給される酸素ガス流量によって電気特性がどのように変化するかについて下記のような試料を作製して評価した。
電気抵抗測定用試料として、基板上に所定の大きさの酸化物半導体薄膜を試料１、試料２の条件で成膜し、その上に電極を形成したものを作製した。
図６および図７を参照して、電気抵抗測定用試料の作製方法について説明する。図６、７においてそれぞれ（Ａ）は平面図であり、（Ｂ）は断面図である。
基板１００として、合成石英ガラス基板(コバレントマテリアル社製、品番T-4040、1inch□×1mmt)を用い、この基板１００上に酸化物半導体薄膜１０１を後記各実施例、比較例の条件でスパッタ成膜して作製した。成膜の際にメタルマスクを用い、1inch□基板１００上に3ｍｍ×9ｍｍのパターン状の酸化物半導体薄膜１０１を成膜した（図６参照）。
成膜はIn2O3ターゲット、Ga2O3ターゲット、ZnOターゲットを用いた共スパッタ(co-sputter)により行い、組成比の調整は各ターゲットに投入する電力比を変化させることで行った。
得られた酸化物半導体薄膜１０１上に電極１０２をスパッタにより成膜した。電極１０２はTiとAuとの積層膜からなるものとした。酸化物半導体薄膜１０１上に、Tiを10nm成膜後、Auを40nm成膜して電極１０２とした。電極成膜においてもメタルマスクを用いてパターン成膜を行うことにより、4端子電極を形成した（図７参照）。
基板１００として、合成石英ガラス基板(コバレントマテリアル社製、品番T-4040、1inch□×1mmt)を用い、この基板１００上に酸化物半導体薄膜１０１を後記各実施例、比較例の条件でスパッタ成膜して作製した。成膜の際にメタルマスクを用い、1inch□基板１００上に3ｍｍ×9ｍｍのパターン状の酸化物半導体薄膜１０１を成膜した（図６参照）。
成膜はIn2O3ターゲット、Ga2O3ターゲット、ZnOターゲットを用いた共スパッタ(co-sputter)により行い、組成比の調整は各ターゲットに投入する電力比を変化させることで行った。
得られた酸化物半導体薄膜１０１上に電極１０２をスパッタにより成膜した。電極１０２はTiとAuとの積層膜からなるものとした。酸化物半導体薄膜１０１上に、Tiを10nm成膜後、Auを40nm成膜して電極１０２とした。電極成膜においてもメタルマスクを用いてパターン成膜を行うことにより、4端子電極を形成した（図７参照）。
（試料１）
試料１として、以下のスパッタ成膜条件で酸化物半導体薄膜としてIGZO膜を成膜した。
カチオン組成比 In:Ga:Zn＝0.2:1.8:1.0
膜厚 50nm
成膜室到達真空度 6×10-6Pa
成膜時圧力 4.4×10-1Pa
Ar流量 30sccm
O2流量 0.00sccm
試料１として、以下のスパッタ成膜条件で酸化物半導体薄膜としてIGZO膜を成膜した。
カチオン組成比 In:Ga:Zn＝0.2:1.8:1.0
膜厚 50nm
成膜室到達真空度 6×10-6Pa
成膜時圧力 4.4×10-1Pa
Ar流量 30sccm
O2流量 0.00sccm
（試料２）
試料２として、試料１と同一の組成比のIGZO膜を、酸素フロー下で成膜したものを作製した。他の条件は実施例１と同様とした。
試料２において、IGZO膜成膜時の酸素流量（O2流量）を0.03sccmとした。
試料２として、試料１と同一の組成比のIGZO膜を、酸素フロー下で成膜したものを作製した。他の条件は実施例１と同様とした。
試料２において、IGZO膜成膜時の酸素流量（O2流量）を0.03sccmとした。
＜シート抵抗の温度変化測定＞
上記２種の試料（試料１、２）について、雰囲気を制御でき、且つ熱処理をしながら電気抵抗測定が可能な装置にセットし、昇温・降温過程でのシート抵抗の変化を測定した。チャンバー内の雰囲気はAr 160sccm、O2 40sccmとし、10℃/minで200℃まで昇温、200℃で10分保持後、炉冷で室温まで冷却を行った。
上記２種の試料（試料１、２）について、雰囲気を制御でき、且つ熱処理をしながら電気抵抗測定が可能な装置にセットし、昇温・降温過程でのシート抵抗の変化を測定した。チャンバー内の雰囲気はAr 160sccm、O2 40sccmとし、10℃/minで200℃まで昇温、200℃で10分保持後、炉冷で室温まで冷却を行った。
試料１、２の昇温・降温過程での温度と抵抗率の関係を図８に示す。
図８に示すとおり、IGZO系の酸化物半導体薄膜は成膜時の酸素流量に応じ、抵抗率が大きく変化することが確認できた。これは、成膜時の酸素流量に応じて膜中の酸素欠損量が変化することに起因するものと考えられる。
図８に示す結果から、IGZO膜は成膜時の酸素流量に敏感に抵抗値が変化することから、成膜時の酸素流量を調整することにより、所望の抵抗率の薄膜を得ようとすると、酸素流量を非常に精度よく制御する必要があることが明らかである。本発明の製造方法によれば、成膜時には酸素をフローさせる必要がなく、成膜工程を簡易なものとすることができることが明らかである。また、成膜時の酸素流量を正確に調整した場合であっても、特に大面積で成膜を行う際には、酸素導入口付近とそうでない位置で局所的な酸素流量が異なり、その結果、面内に酸素欠損量バラツキが生じ、面内電気特性を均一に得ることは非常に困難となる。
図８に示すとおり、IGZO系の酸化物半導体薄膜は成膜時の酸素流量に応じ、抵抗率が大きく変化することが確認できた。これは、成膜時の酸素流量に応じて膜中の酸素欠損量が変化することに起因するものと考えられる。
図８に示す結果から、IGZO膜は成膜時の酸素流量に敏感に抵抗値が変化することから、成膜時の酸素流量を調整することにより、所望の抵抗率の薄膜を得ようとすると、酸素流量を非常に精度よく制御する必要があることが明らかである。本発明の製造方法によれば、成膜時には酸素をフローさせる必要がなく、成膜工程を簡易なものとすることができることが明らかである。また、成膜時の酸素流量を正確に調整した場合であっても、特に大面積で成膜を行う際には、酸素導入口付近とそうでない位置で局所的な酸素流量が異なり、その結果、面内に酸素欠損量バラツキが生じ、面内電気特性を均一に得ることは非常に困難となる。
＜検証実験２：酸素をフローさせずに成膜したIGZO膜のインサイチュウ（In-situ）電気測定＞
本発明の製造方法に沿って、酸素をフローさせず成膜した、In、Ga、Zn組成比の異なるIGZO膜のアニール温度と電気特性の関係について、検証実験１と同様に電気抵抗測定用試料を作製し、抵抗率の温度変化測定を行い、評価した。
本発明の製造方法に沿って、酸素をフローさせず成膜した、In、Ga、Zn組成比の異なるIGZO膜のアニール温度と電気特性の関係について、検証実験１と同様に電気抵抗測定用試料を作製し、抵抗率の温度変化測定を行い、評価した。
電気抵抗測定用試料として、実施例１〜７のスパッタ条件でIGZO膜を作製した。
（実施例１）
実施例１として、以下のスパッタ成膜条件で酸化物半導体薄膜としてIGZO膜を成膜した。
カチオン組成比 In:Ga:Zn＝0.2:1.8:1.0
膜厚 50nm
成膜室到達真空度 6×10-6Pa
成膜時圧力 4.4×10-1Pa
Ar流量 30sccm
O2流量 0sccm
実施例１として、以下のスパッタ成膜条件で酸化物半導体薄膜としてIGZO膜を成膜した。
カチオン組成比 In:Ga:Zn＝0.2:1.8:1.0
膜厚 50nm
成膜室到達真空度 6×10-6Pa
成膜時圧力 4.4×10-1Pa
Ar流量 30sccm
O2流量 0sccm
実施例２〜５として、実施例１と組成比が異なるIGZO膜を作製した。既述の通り、成膜はIn2O3ターゲット、Ga2O3ターゲット、ZnOターゲットを用いた共スパッタ(co-sputter)により行い、各組成比となるように、各ターゲットに投入する電力比を変化させて行った。他の条件は実施例１と同様とした。
（実施例２）
カチオン組成比 In:Ga:Zn＝0.2:1.8:0.5
カチオン組成比 In:Ga:Zn＝0.2:1.8:0.5
（実施例３）
カチオン組成比 In:Ga:Zn＝0.2:1.8:0
カチオン組成比 In:Ga:Zn＝0.2:1.8:0
（実施例４）
カチオン組成比 In:Ga:Zn=0.5:1.5:0
カチオン組成比 In:Ga:Zn=0.5:1.5:0
（実施例５）
カチオン組成比 In:Ga:Zn=0.5:1.5:0.5
（実施例６）
カチオン組成比 In:Ga:Zn=0.4:1.6:1.0
（実施例７）
カチオン組成比 In:Ga:Zn=8:24:13
カチオン組成比 In:Ga:Zn=0.5:1.5:0.5
（実施例６）
カチオン組成比 In:Ga:Zn=0.4:1.6:1.0
（実施例７）
カチオン組成比 In:Ga:Zn=8:24:13
＜抵抗率の温度変化測定＞
抵抗率の温度変化測定方法および条件は検証実験１と同様とした。
抵抗率の温度変化測定方法および条件は検証実験１と同様とした。
実施例１〜７の昇温・降温過程での温度と抵抗率の関係を図９に示す。
図９に示すとおり、各実施例１〜７のIGZO膜は、いずれも昇温・降温過程後の抵抗率は1×10+1〜1×10+6Ωcmの範囲に入っており、半導体として利用可能であることが確認された。又、昇温・降温過程前後での抵抗率の変化が小さく、同等の抵抗率を示しており、アニール温度バラツキの影響を受けづらいことが明らかとなった。なお、ここで言うところの同等とは熱処理工程後の抵抗率をρbとした際、熱処理工程前の抵抗率ρaが0.1ρa≦ρb≦10ρaの範囲に入っていることを指す。
図９に示すとおり、各実施例１〜７のIGZO膜は、いずれも昇温・降温過程後の抵抗率は1×10+1〜1×10+6Ωcmの範囲に入っており、半導体として利用可能であることが確認された。又、昇温・降温過程前後での抵抗率の変化が小さく、同等の抵抗率を示しており、アニール温度バラツキの影響を受けづらいことが明らかとなった。なお、ここで言うところの同等とは熱処理工程後の抵抗率をρbとした際、熱処理工程前の抵抗率ρaが0.1ρa≦ρb≦10ρaの範囲に入っていることを指す。
なお、大面積の半導体薄膜を製造する場合、面内全域に亘って温度を均一に保つことは困難であり、一般にはアニールに際して面内に温度ムラが生じる。実施例１〜７のように、昇温・降温過程において抵抗率に履歴がほとんどない場合には、アニール時に面内に温度ムラが生じても、面内の電気特性のムラに繋がることはなく、電気特性の面内均一性の高い半導体薄膜を得ることができるといえる。
なお、上記検証実験１、２における試料、各実施例および比較例におけるカチオン組成比は成膜後の膜の組成比を示すものである。成膜後の膜の組成比は、蛍光Ｘ線分析装置（Panalytical製Axios）を用いて評価した。また、各例のいずれについても、Ｘ線回折測定の結果、結晶構造を示すピークが確認されず、いずれも非晶質であった。
＜検証実験３：TFT特性評価＞
本発明の組成範囲のIGZO膜を用いたTFTを作製し、その特性評価を行った。
本発明の組成範囲のIGZO膜を用いたTFTを作製し、その特性評価を行った。
基板として熱酸化膜付p型Si基板を用い、熱酸化膜をゲート絶縁膜として用いる簡易型のTFTを作製した。図１０（Ａ）は簡易型TFTの平面図であり、同図（Ｂ）は断面図である。
（実施例TFT１）
実施例TFT１の簡易型TFTは次のようにして作製した（図１０参照）。
100nm熱酸化膜１１１を表面に備えたp型Si 1inch□基板１１０上に実施例１の成膜条件にてIGZO膜１１２を50nm、3mm×4mmのパターン成膜を行った。続いて雰囲気を制御可能な電気炉にて、ポストアニール処理を施した。ポストアニール雰囲気はAr 160sccm、O2 40sccmとし、10℃/minで200℃まで昇温、200℃で10分保持後、炉冷で室温まで冷却を行った。
その後、IGZO膜１１２上にソース・ドレイン電極１１３をスパッタにより成膜した。ソース・ドレイン電極成膜はメタルマスクを用いたパターン成膜にて作製した。Tiを10nm成膜後、Auを40nm成膜したものをソース・ドレイン電極１１３とした。ソース・ドレイン電極サイズは各々1mm□とし、電極間距離は0.2mmとした。
実施例TFT１の簡易型TFTは次のようにして作製した（図１０参照）。
100nm熱酸化膜１１１を表面に備えたp型Si 1inch□基板１１０上に実施例１の成膜条件にてIGZO膜１１２を50nm、3mm×4mmのパターン成膜を行った。続いて雰囲気を制御可能な電気炉にて、ポストアニール処理を施した。ポストアニール雰囲気はAr 160sccm、O2 40sccmとし、10℃/minで200℃まで昇温、200℃で10分保持後、炉冷で室温まで冷却を行った。
その後、IGZO膜１１２上にソース・ドレイン電極１１３をスパッタにより成膜した。ソース・ドレイン電極成膜はメタルマスクを用いたパターン成膜にて作製した。Tiを10nm成膜後、Auを40nm成膜したものをソース・ドレイン電極１１３とした。ソース・ドレイン電極サイズは各々1mm□とし、電極間距離は0.2mmとした。
（実施例TFT２）
IGZO膜を実施例３の成膜条件にて成膜した以外は実施例TFT１と同様にしてTFTを作製した。
IGZO膜を実施例３の成膜条件にて成膜した以外は実施例TFT１と同様にしてTFTを作製した。
（実施例TFT３）
IGZO膜を実施例４の成膜条件にて成膜した以外は実施例TFT１と同様にしてTFTを作製した。
IGZO膜を実施例４の成膜条件にて成膜した以外は実施例TFT１と同様にしてTFTを作製した。
（実施例TFT４）
IGZO膜を実施例６の成膜条件にて成膜した以外は実施例TFT１と同様にしてTFTを作製した。
IGZO膜を実施例６の成膜条件にて成膜した以外は実施例TFT１と同様にしてTFTを作製した。
（実施例TFT５）
IGZO膜を実施例７の成膜条件にて成膜した以外は実施例TFT１と同様にしてTFTを作製した。
IGZO膜を実施例７の成膜条件にて成膜した以外は実施例TFT１と同様にしてTFTを作製した。
上記のようにして得られた実施例TFT１〜５の簡易型TFTについて、半導体パラメータ・アナライザー4156C（アジレントテクノロジー社製）を用い、トランジスタ特性(Vg-Id特性)および移動度μの測定を行った。
なお、Vg-Id特性の測定は、ドレイン電圧(Vd)を5Vに固定し、ゲート電圧(Vg)を-15V〜+40Vの範囲内で変化させ、各ゲート電圧(Vg)におけるドレイン電流(Id)を測定することにより行った。
なお、Vg-Id特性の測定は、ドレイン電圧(Vd)を5Vに固定し、ゲート電圧(Vg)を-15V〜+40Vの範囲内で変化させ、各ゲート電圧(Vg)におけるドレイン電流(Id)を測定することにより行った。
図１１〜１５は、それぞれ実施例TFT１〜５のVg-Id特性を示すグラフである。
図１１に示す実施例TFT１は、Off電流は10-10Aオーダーであり、かつOn/Off比は〜106の値が得られ、ノーマリ・オフ型で駆動した。電界効果移動度は3cm2/Vsであり、低温形成でかつアモルファスシリコンに比べて十分高い移動度を有する良好なトランジスタ特性を示した。
図１２〜１５に示す実施例TFT２〜５についても同様に良好なトランジスタ特性を示した。
図１１に示す実施例TFT１は、Off電流は10-10Aオーダーであり、かつOn/Off比は〜106の値が得られ、ノーマリ・オフ型で駆動した。電界効果移動度は3cm2/Vsであり、低温形成でかつアモルファスシリコンに比べて十分高い移動度を有する良好なトランジスタ特性を示した。
図１２〜１５に示す実施例TFT２〜５についても同様に良好なトランジスタ特性を示した。
１、２、３、４ 薄膜トランジスタ
１１ 基板
１２ 活性層（酸化物半導体薄膜）
１３ ソース電極
１４ ドレイン電極
１５ ゲート絶縁膜
１６ ゲート電極
１１ 基板
１２ 活性層（酸化物半導体薄膜）
１３ ソース電極
１４ ドレイン電極
１５ ゲート絶縁膜
１６ ゲート電極
Claims (12)
- In,Ga,Zn,Oを主たる構成元素とし、組成比が11/20≦Ga/(In+Ga+Zn)≦9/10、且つ3/4≦Ga/(In+Ga)≦9/10、且つZn/(In+Ga+Zn)≦1/3を満たす酸化物半導体薄膜を、スパッタリング法により、アルゴンガス雰囲気下で酸素ガスを導入することなく成膜する成膜工程と、
前記酸化物半導体薄膜に対して、酸化性雰囲気中で100℃以上、300℃未満の熱処理を施す熱処理工程とを含むことを特徴とする酸化物半導体薄膜の製造方法。 - 前記熱処理の温度を100℃以上、200℃以下とすることを特徴とする請求項１記載の酸化物半導体薄膜の製造方法。
- 前記酸化物半導体薄膜の前記熱処理工程後の抵抗率が1Ωcm以上、1×106Ωcm以下となるように、前記成膜工程における成膜条件、および前記熱処理工程における熱処理条件が設定されていることを特徴とする請求項１または２記載の酸化物半導体薄膜の製造方法。
- 前記熱処理工程前の前記酸化物半導体薄膜の抵抗率が、該熱処理工程後の抵抗率と同等であることを特徴とする請求項１から３いずれか１項記載の酸化物半導体薄膜の製造方法。
- 前記酸化物半導体薄膜が非晶質であることを特徴とする請求項１から４いずれか１項記載の酸化物半導体薄膜の製造方法。
- 請求項１から５いずれか１項記載の酸化物半導体薄膜の製造方法を用いて作製された、In,Ga,Zn,Oを主たる構成元素とする酸化物半導体薄膜であって、組成比が11/20≦Ga/(In+Ga+Zn)≦9/10、且つ3/4≦Ga/(In+Ga)≦9/10、且つZn/(In+Ga+Zn)≦1/3を満たし、かつ、抵抗率が1Ωcm以上、1×106Ωcm以下であることを特徴とする酸化物半導体薄膜。
- 基板上に、活性層と、ソース電極と、ドレイン電極と、ゲート絶縁膜と、ゲート電極とを有する薄膜トランジスタの製造方法であって、
前記活性層を、請求項１から５いずれか１項記載の酸化物半導体薄膜の製造方法を用いて形成することを特徴とする薄膜トランジスタの製造方法。 - 前記基板として可撓性を有するものを用いることを特徴とする請求項７記載の薄膜トランジスタの製造方法。
- 基板上に、活性層と、ソース電極と、ドレイン電極と、ゲート絶縁膜と、ゲート電極とを有する薄膜トランジスタ薄膜トランジスタであって、
請求項７および８記載の薄膜トランジスタの製造方法を用いて作製され、前記活性層として、In,Ga,Zn,Oを主たる構成元素とする酸化物半導体薄膜であって、組成比が11/20≦Ga/(In+Ga+Zn)≦9/10、且つ3/4≦Ga/(In+Ga)≦9/10、且つZn/(In+Ga+Zn)≦1/3を満たし、かつ、抵抗率が1Ωcm以上、1×106Ωcm以下である酸化物半導体薄膜を備えてなることを特徴とする薄膜トランジスタ。 - 請求項９記載の薄膜トランジスタを備えたことを特徴とする表示装置。
- 請求項９記載の薄膜トランジスタを備えたことを特徴とするイメージセンサー。
- 請求項９記載の薄膜トランジスタを備えたことを特徴とするＸ線センサー。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2010187883A JP5525380B2 (ja) | 2010-08-25 | 2010-08-25 | 酸化物半導体薄膜の製造方法および薄膜トランジスタの製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2010187883A JP5525380B2 (ja) | 2010-08-25 | 2010-08-25 | 酸化物半導体薄膜の製造方法および薄膜トランジスタの製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2012049211A true JP2012049211A (ja) | 2012-03-08 |
| JP5525380B2 JP5525380B2 (ja) | 2014-06-18 |
Family
ID=45903783
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2010187883A Active JP5525380B2 (ja) | 2010-08-25 | 2010-08-25 | 酸化物半導体薄膜の製造方法および薄膜トランジスタの製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP5525380B2 (ja) |
Cited By (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN103076703A (zh) * | 2012-12-28 | 2013-05-01 | 南京中电熊猫液晶显示科技有限公司 | 一种液晶显示面板及其制造方法 |
| DE102013003138A1 (de) | 2012-03-06 | 2013-09-12 | Okuma Corporation | Spindelpositioniervorrichtung |
| JPWO2012060079A1 (ja) * | 2010-11-05 | 2014-05-12 | シャープ株式会社 | 酸化アニール処理装置及び酸化アニール処理を用いた薄膜トランジスタの製造方法 |
| JP2014120616A (ja) * | 2012-12-17 | 2014-06-30 | Nippon Hoso Kyokai <Nhk> | 有機光電変換素子、それを備えた積層型有機撮像素子及び積層型有機太陽電池、並びに有機光電変換素子の製造方法 |
| CN106029603A (zh) * | 2014-02-27 | 2016-10-12 | 住友金属矿山株式会社 | 氧化物烧结体、溅射靶以及使用该溅射靶而得到的氧化物半导体薄膜 |
| JP2016197722A (ja) * | 2015-04-03 | 2016-11-24 | 株式会社半導体エネルギー研究所 | 撮像装置および電子機器 |
| JPWO2014103323A1 (ja) * | 2012-12-28 | 2017-01-12 | 出光興産株式会社 | 薄膜電界効果型トランジスタ |
| US9691906B2 (en) | 2013-10-24 | 2017-06-27 | Joled Inc. | Method for producing thin film transistor |
| WO2022148165A1 (zh) * | 2021-01-11 | 2022-07-14 | 浙江大学 | 一种掺铒氧化镓薄膜及其制备方法和应用 |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN109411542A (zh) * | 2018-09-10 | 2019-03-01 | 华南理工大学 | 一种背沟道刻蚀型非晶氧化物薄膜晶体管及其制备方法 |
Citations (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2007305658A (ja) * | 2006-05-09 | 2007-11-22 | Bridgestone Corp | 酸化物トランジスタ及びその製造方法 |
| JP2008300518A (ja) * | 2007-05-30 | 2008-12-11 | Canon Inc | アモルファス酸化物及び電界効果型トランジスタ |
| WO2009084537A1 (ja) * | 2007-12-27 | 2009-07-09 | Nippon Mining & Metals Co., Ltd. | ａ－ＩＧＺＯ酸化物薄膜の製造方法 |
| JP2009231444A (ja) * | 2008-03-21 | 2009-10-08 | Canon Inc | 非晶質酸化物膜及び半導体素子 |
| JP2010103451A (ja) * | 2007-11-26 | 2010-05-06 | Fujifilm Corp | 薄膜電界効果型トランジスタおよびそれを用いた電界発光装置 |
| JP2010135771A (ja) * | 2008-11-07 | 2010-06-17 | Semiconductor Energy Lab Co Ltd | 半導体装置及び当該半導体装置の作製方法 |
| WO2010092810A1 (ja) * | 2009-02-13 | 2010-08-19 | 株式会社アルバック | トランジスタの製造方法、トランジスタ及びスパッタリングターゲット |
-
2010
- 2010-08-25 JP JP2010187883A patent/JP5525380B2/ja active Active
Patent Citations (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2007305658A (ja) * | 2006-05-09 | 2007-11-22 | Bridgestone Corp | 酸化物トランジスタ及びその製造方法 |
| JP2008300518A (ja) * | 2007-05-30 | 2008-12-11 | Canon Inc | アモルファス酸化物及び電界効果型トランジスタ |
| JP2010103451A (ja) * | 2007-11-26 | 2010-05-06 | Fujifilm Corp | 薄膜電界効果型トランジスタおよびそれを用いた電界発光装置 |
| WO2009084537A1 (ja) * | 2007-12-27 | 2009-07-09 | Nippon Mining & Metals Co., Ltd. | ａ－ＩＧＺＯ酸化物薄膜の製造方法 |
| JP2009231444A (ja) * | 2008-03-21 | 2009-10-08 | Canon Inc | 非晶質酸化物膜及び半導体素子 |
| JP2010135771A (ja) * | 2008-11-07 | 2010-06-17 | Semiconductor Energy Lab Co Ltd | 半導体装置及び当該半導体装置の作製方法 |
| WO2010092810A1 (ja) * | 2009-02-13 | 2010-08-19 | 株式会社アルバック | トランジスタの製造方法、トランジスタ及びスパッタリングターゲット |
Cited By (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPWO2012060079A1 (ja) * | 2010-11-05 | 2014-05-12 | シャープ株式会社 | 酸化アニール処理装置及び酸化アニール処理を用いた薄膜トランジスタの製造方法 |
| DE102013003138A1 (de) | 2012-03-06 | 2013-09-12 | Okuma Corporation | Spindelpositioniervorrichtung |
| JP2014120616A (ja) * | 2012-12-17 | 2014-06-30 | Nippon Hoso Kyokai <Nhk> | 有機光電変換素子、それを備えた積層型有機撮像素子及び積層型有機太陽電池、並びに有機光電変換素子の製造方法 |
| CN103076703A (zh) * | 2012-12-28 | 2013-05-01 | 南京中电熊猫液晶显示科技有限公司 | 一种液晶显示面板及其制造方法 |
| CN103076703B (zh) * | 2012-12-28 | 2015-11-25 | 南京中电熊猫液晶显示科技有限公司 | 一种液晶显示面板及其制造方法 |
| JPWO2014103323A1 (ja) * | 2012-12-28 | 2017-01-12 | 出光興産株式会社 | 薄膜電界効果型トランジスタ |
| US9691906B2 (en) | 2013-10-24 | 2017-06-27 | Joled Inc. | Method for producing thin film transistor |
| CN106029603A (zh) * | 2014-02-27 | 2016-10-12 | 住友金属矿山株式会社 | 氧化物烧结体、溅射靶以及使用该溅射靶而得到的氧化物半导体薄膜 |
| JP2016197722A (ja) * | 2015-04-03 | 2016-11-24 | 株式会社半導体エネルギー研究所 | 撮像装置および電子機器 |
| WO2022148165A1 (zh) * | 2021-01-11 | 2022-07-14 | 浙江大学 | 一种掺铒氧化镓薄膜及其制备方法和应用 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP5525380B2 (ja) | 2014-06-18 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP5525380B2 (ja) | 酸化物半導体薄膜の製造方法および薄膜トランジスタの製造方法 | |
| JP5606787B2 (ja) | 薄膜トランジスタの製造方法、並びに、薄膜トランジスタ、イメージセンサー、ｘ線センサー及びｘ線デジタル撮影装置 | |
| JP5615744B2 (ja) | 電界効果型トランジスタ、表示装置、センサ及び電界効果型トランジスタの製造方法 | |
| JP5497417B2 (ja) | 薄膜トランジスタおよびその製造方法、並びにその薄膜トランジスタを備えた装置 | |
| JP5052693B1 (ja) | 薄膜トランジスタ及びその製造方法、表示装置、イメージセンサー、ｘ線センサー並びにｘ線デジタル撮影装置 | |
| JP5657433B2 (ja) | 薄膜トランジスタの製造方法、薄膜トランジスタ、表示装置、センサ及びｘ線デジタル撮影装置 | |
| JP4982619B1 (ja) | 半導体素子の製造方法及び電界効果型トランジスタの製造方法 | |
| JP2013041944A (ja) | 薄膜トランジスタ及びその製造方法、表示装置、イメージセンサー、ｘ線センサー並びにｘ線デジタル撮影装置 | |
| JP5701539B2 (ja) | 酸化物半導体薄膜およびその製造方法、並びに薄膜トランジスタ、薄膜トランジスタを備えた装置 | |
| WO2013172236A1 (ja) | 電界効果型トランジスタの製造方法 | |
| KR101891828B1 (ko) | 산화물 반도체 박막, 박막 트랜지스터 및 박막 트랜지스터를 구비한 장치 | |
| KR101687468B1 (ko) | 박막 트랜지스터 및 그 제조 방법, 표시 장치, 이미지 센서, x 선 센서 그리고 x 선 디지털 촬영 장치 | |
| JP5869110B2 (ja) | 薄膜トランジスタ、表示装置、イメージセンサ及びｘ線センサ | |
| JP5679417B2 (ja) | 酸化物半導体薄膜の製造方法および該製造方法により作製された酸化物半導体薄膜、薄膜トランジスタ、並びに薄膜トランジスタを備えた装置 | |
| JP5657434B2 (ja) | 酸化物半導体薄膜の製造方法、電界効果型トランジスタ、表示装置及びセンサ |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20130122 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20131225 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20140107 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20140306 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20140408 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20140411 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 5525380 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |