JP2011512040A - 半導体基板表面処理方法 - Google Patents
半導体基板表面処理方法 Download PDFInfo
- Publication number
- JP2011512040A JP2011512040A JP2010546411A JP2010546411A JP2011512040A JP 2011512040 A JP2011512040 A JP 2011512040A JP 2010546411 A JP2010546411 A JP 2010546411A JP 2010546411 A JP2010546411 A JP 2010546411A JP 2011512040 A JP2011512040 A JP 2011512040A
- Authority
- JP
- Japan
- Prior art keywords
- substrate
- oxide
- layer
- semiconductor substrate
- silicon
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
- 239000000758 substrate Substances 0.000 title claims abstract description 99
- 239000004065 semiconductor Substances 0.000 title claims abstract description 40
- 238000000034 method Methods 0.000 title claims abstract description 31
- 238000004381 surface treatment Methods 0.000 title description 4
- 230000001590 oxidative effect Effects 0.000 claims abstract description 4
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 59
- 229910052710 silicon Inorganic materials 0.000 claims description 56
- 239000010703 silicon Substances 0.000 claims description 56
- 229910000577 Silicon-germanium Inorganic materials 0.000 claims description 18
- 239000007789 gas Substances 0.000 claims description 6
- 239000011261 inert gas Substances 0.000 claims description 5
- 229910004298 SiO 2 Inorganic materials 0.000 claims description 2
- 239000012212 insulator Substances 0.000 description 12
- 230000005661 hydrophobic surface Effects 0.000 description 9
- LEVVHYCKPQWKOP-UHFFFAOYSA-N [Si].[Ge] Chemical compound [Si].[Ge] LEVVHYCKPQWKOP-UHFFFAOYSA-N 0.000 description 8
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 7
- 239000001301 oxygen Substances 0.000 description 7
- 229910052760 oxygen Inorganic materials 0.000 description 7
- XKRFYHLGVUSROY-UHFFFAOYSA-N Argon Chemical compound [Ar] XKRFYHLGVUSROY-UHFFFAOYSA-N 0.000 description 6
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 6
- 230000003647 oxidation Effects 0.000 description 6
- 238000007254 oxidation reaction Methods 0.000 description 6
- 239000013078 crystal Substances 0.000 description 5
- 229910052732 germanium Inorganic materials 0.000 description 5
- GNPVGFCGXDBREM-UHFFFAOYSA-N germanium atom Chemical compound [Ge] GNPVGFCGXDBREM-UHFFFAOYSA-N 0.000 description 5
- 239000007788 liquid Substances 0.000 description 5
- 238000009832 plasma treatment Methods 0.000 description 4
- 238000006722 reduction reaction Methods 0.000 description 4
- 229910052786 argon Inorganic materials 0.000 description 3
- 238000010438 heat treatment Methods 0.000 description 3
- 239000001257 hydrogen Substances 0.000 description 3
- 229910052739 hydrogen Inorganic materials 0.000 description 3
- LIVNPJMFVYWSIS-UHFFFAOYSA-N silicon monoxide Chemical compound [Si-]#[O+] LIVNPJMFVYWSIS-UHFFFAOYSA-N 0.000 description 3
- 238000000441 X-ray spectroscopy Methods 0.000 description 2
- 238000005516 engineering process Methods 0.000 description 2
- -1 hydrogen ions Chemical class 0.000 description 2
- 238000010849 ion bombardment Methods 0.000 description 2
- 229910021421 monocrystalline silicon Inorganic materials 0.000 description 2
- 239000002244 precipitate Substances 0.000 description 2
- 235000012239 silicon dioxide Nutrition 0.000 description 2
- 239000000377 silicon dioxide Substances 0.000 description 2
- 229910052814 silicon oxide Inorganic materials 0.000 description 2
- 239000000126 substance Substances 0.000 description 2
- UFHFLCQGNIYNRP-UHFFFAOYSA-N Hydrogen Chemical compound [H][H] UFHFLCQGNIYNRP-UHFFFAOYSA-N 0.000 description 1
- CBENFWSGALASAD-UHFFFAOYSA-N Ozone Chemical compound [O-][O+]=O CBENFWSGALASAD-UHFFFAOYSA-N 0.000 description 1
- 229910018557 Si O Inorganic materials 0.000 description 1
- 229910008051 Si-OH Inorganic materials 0.000 description 1
- 229910006358 Si—OH Inorganic materials 0.000 description 1
- 230000002411 adverse Effects 0.000 description 1
- 238000004458 analytical method Methods 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 238000006243 chemical reaction Methods 0.000 description 1
- 239000003638 chemical reducing agent Substances 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 239000001307 helium Substances 0.000 description 1
- 229910052734 helium Inorganic materials 0.000 description 1
- 150000002431 hydrogen Chemical class 0.000 description 1
- 238000007689 inspection Methods 0.000 description 1
- 150000002500 ions Chemical class 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 238000003672 processing method Methods 0.000 description 1
- 230000002040 relaxant effect Effects 0.000 description 1
- 230000003746 surface roughness Effects 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02041—Cleaning
- H01L21/02043—Cleaning before device manufacture, i.e. Begin-Of-Line process
- H01L21/02052—Wet cleaning only
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02041—Cleaning
- H01L21/02043—Cleaning before device manufacture, i.e. Begin-Of-Line process
- H01L21/02046—Dry cleaning only
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/76—Making of isolation regions between components
- H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
- H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
- H01L21/76251—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques
- H01L21/76254—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques with separation/delamination along an ion implanted layer, e.g. Smart-cut, Unibond
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Physics & Mathematics (AREA)
- Power Engineering (AREA)
- Recrystallisation Techniques (AREA)
- Pressure Welding/Diffusion-Bonding (AREA)
- Drying Of Semiconductors (AREA)
- Weting (AREA)
- Element Separation (AREA)
Abstract
本発明は、半導体基板の表面を処理するための方法に関し、この方法は、半導体基板の表面を酸化させ、それにより、自然酸化物を人工酸化物に変換するステップと、この人工酸化物を除去し、特に、酸化物のない基板表面を得るステップとを備える。
【選択図】 図１
【選択図】 図１
Description
本発明は、半導体基板の表面を処理するための方法に関し、より詳細には、酸化物のない半導体基板表面を準備する方法に関する。
ある特定の用途に対しては、自然酸化物層が除去されている半導体基板を準備することが必要とされる。例えば、そのような状況の１つは、いわゆる直接シリコン接合（Ｄｉｒｅｃｔ Ｓｉｌｉｃｏｎ Ｂｏｎｄｉｎｇ：ＤＳＢ）技術において発生し、このＤＳＢ技術においては、典型的には、第１の基板のシリコン（１００）表面が、酸化物層を介在させることなく、第２の基板のシリコン（１１０）表面に直接に接合される。２つの基板をうまく接合できるようにするには、接合界面における考えられるあらゆる酸素発生源または酸化物発生源を除去し、得られるＤＳＢ基板の品質を制限する酸化物析出物または酸素析出物の生成を防止することが重要である。例えば、接合表面におけるそのような析出物または酸化物の存在は、小さい接合エネルギの原因となり、接合された２つの基板間において不十分な接着力をもたらす。
同じ種類の問題は、歪みシリコン層を形成するプロセス中にも発生する。歪みシリコン層を生成するために、典型的には、単結晶シリコン支持基板から開始し、この単結晶シリコン支持基板上に、緩和シリコンゲルマニウム（ＳｉＧｅ）層が、緩衝層を介して生成される。この緩衝層は、異なる格子定数を備えた２つの結晶構造間に存在する中間層であり、一方の界面領域において、第１の構造（シリコン基板）の格子定数に実質的に等しい格子定数を有し、それの他方の界面領域において、第２の構造（緩和ＳｉＧｅ層）の格子定数に実質的に等しい格子定数を有する。典型的には、緩衝層は、その厚さに沿ってゲルマニウム含有量が徐々にまたは段階的に増加するＳｉＧｅ層である。そして、緩和緩衝層上に薄い第２の層が成長させられ（典型的には、約２００Åの厚さである）、この第２の層は、第２の層の格子定数をその下にある緩和ＳｉＧｅ層の格子定数に適合させ、歪みシリコン層（ｓＳｉ）となる。従来の状況と同様に、歪みシリコン層の結晶品質は、酸素または酸化物が緩和ＳｉＧｅ層の表面上に存在することによって悪い影響を受ける。
従来技術において、上述した問題の解決方法は、ＨＦ処理からなり、これは、疎水性の表面状態をもたらし、これは、自然酸化物層が成長するのを防止する。それにもかかわらず、ＨＦ処理がなされたとしても、ＤＳＢに適用される場合、小さい接合エネルギしか達成されないことが知られており、また、歪みシリコンに適用される場合、例えば、いわゆる「ウォーターマーク（ｗａｔｅｒｍａｒｋ）」のような欠陥が依然として存在することが知られている。
したがって、本発明の目的は、ＤＳＢに適用される場合に接合エネルギを増加させることができ、かつ改善された結晶品質を備えた歪みシリコン結晶層を得ることができる、改善された半導体基板表面処理方法を提供することである。
この目的は、請求項１に記載の方法によって達成される。この方法によれば、半導体基板の表面から酸化物を除去する（ステップｂ）前に、自然酸化物を人工酸化物に変換するさらなるステップ（ステップａ）が、事前に実行される。
驚くべきことに、自然酸化物を人工酸化物に変換し、それに続いて、この人工酸化物を除去することによって、優れた疎水性表面が得られ、それによって、自然酸化物に直接に施されるＨＦ処理を用いた表面処理方法と比較すれば、自然酸化物層の成長をより良好に抑制することができることがわかった。
好ましくは、ステップｂ）は、還元ステップ、詳細には、液体処理、より詳細には、ＨＦ処理であってもよい。したがって、従来技術の場合と同じ化学的還元処理が、酸化物を除去するのに使用されてもよく、それにもかかわらず、表面処理に関する上述した改善を達成することができる。
その変形として、または、それに加えて、ステップｂ）は、人工酸化物を除去するために、気体処理、詳細には、還元性プラズマまたは還元性雰囲気における熱処理を備えてもよい。ドライ処理によって、基板の表面上における酸素量を減少させることもでき、液体処理と比較して、改善された接合結果が観察された。
有利には、還元性プラズマは、還元性気体プラズマおよび不活性ガスプラズマを備えてもよい。不活性ガスを加えることは、不活性ガスのない処理と比較すれば、改善された表面粗さ品質をもたらし、それによって、処理された表面の接合能力をさらに改善することができる。したがって、例えば、水素およびアルゴンを備えた還元性プラズマは、本発明による方法を実現するのに適したものである。
好ましい実施形態によれば、半導体基板は、シリコン（１１０）基板、もしくはシリコン（１００）基板、またはＳｉＧｅ緩衝層およびＳｉＧｅ緩和層もしくは歪みシリコン層を備えたシリコン基板であってもよい。この種の半導体基板の場合、本発明による方法は、改善された疎水性表面をもたらす。
有利には、ステップａ）は、自然酸化物が化学量論的な二酸化ケイ素となるように実行され得る。したがって、組成が安定していない自然酸化物を処理する代わりに、ここでは、自然酸化物を既知の化学組成を有する人工酸化物すなわち二酸化ケイ素に変化させることによって、最適化された酸化物除去処理を施すことができ、それによって、上述の改善された疎水性表面を得ることができる。
好ましくは、本発明による方法は、酸化物のない基板表面上に歪みシリコン（ｓＳｉ）層を設けるステップｃ）をさらに備えてもよい。改善された疎水性表面、詳細には、歪みシリコン層の下にある上述の緩和ＳｉＧｅ層の改善された疎水性表面のおかげで、歪みシリコン層の表面品質を改善することができる。
さらなる有利な変形によれば、本発明は、特に接合することによって、半導体基板を、酸化物のない基板表面側を用いて第２の半導体基板に貼り合わせるステップｄ）を備えてもよい。これまでに説明したように、人工酸化物を除去した後の改善された疎水性表面品質によって、接合エネルギを最適化することができる。
好ましくは、第２の半導体基板は、同様に、本発明による方法に基づいて処理されたものであってもよい。したがって、両方の表面が最適化されることによって、接合エネルギは、さらに改善される。
本発明の好ましい実施形態が、図面に示され、かつ、以下で詳細に説明される。
図１ａ〜図１ｃは、本発明による第１の実施形態を示し、この実施形態は、半導体基板１の表面を処理するための方法に関する。処理された基板は、その後、それに続く加工方法に使用されてもよい。
最初に、半導体基板１が提供される。例えば、この半導体基板１は、例えば、典型的には歪みシリコン層の成長の開始基板であるシリコンゲルマニウム緩衝層および／またはシリコンゲルマニウム緩和層を備えたシリコン基板のように、半導体基板１上に配置されたさらなる層を有している、又は、有していない（１１０）基板または（１００）基板を備えたシリコンウェーハであってもよい。
半導体基板１は半導体ベース３を有し、この半導体ベース３の表面は、自然酸化物層５によって被覆される。
図１ｂは、請求項１に記載のステップａ）の結果として、改質された半導体基板１’を示し、このステップａ）に基づいて、半導体基板は酸化環境８内に置かれ、この酸化環境８は、自然酸化物層５を人工酸化物層７に変化させ、それによって、半導体ベース３は、自然酸化物の代わりに人工酸化物層７によって被覆される。ステップａ）は、少なくともウェーハ上において、前面（図１ｂにおいては、基板１’の上部主側面）が完全に人工酸化物となるように実行される。
酸化ステップは、液体酸化によって、例えば、オゾン（Ｏ３）を用いて、あるいは、気体酸化によって、例えば、酸素プラズマを用いて、あるいは、熱酸化ステップによって、実施されてもよい。酸化ステップは、化学量論的組成が通常は未知である自然酸化物が、化学量論的組成が既知である酸化物となるように実行される。シリコン酸化物の場合、自然酸化物ＳｉＯｘは、ＳｉＯ２となる。酸化ステップの後、人工酸化物層７は、１５０Åよりも薄い厚さ、特に、１００Åよりも薄い厚さを有する。
自然酸化物から人工酸化物への変換は、ＸＰＳ（Ｘ線分光測定法）のような一般的な分析技術を用いて確認されてもよい。
その後、改質された半導体基板１’は、還元性雰囲気９内に置かれる（次のプロセスステップの最終結果を示す図１ｃを参照）。この還元ステップは、人工酸化物層７の化学的な除去をもたらし、それによって、最終的には、さらに改質された半導体基板１”が得られ、この半導体基板１”は、酸化物のない基板表面を提供し、それにより、Ｓｉ−Ｏ結合またはＳｉ−ＯＨ結合は、本質的に存在しない。
人工酸化物を除去するための還元ステップは、以下の処理の中の１つまたはそれらを組み合わせたものを用いて実施されてもよい。
１つの変形によれば、人工酸化物層７を除去するために、液体処理は、特に、ＨＦ処理を用いて実行される。第２の変形によれば、気体処理、詳細には、化学的還元性プラズマまたは還元性雰囲気中における熱処理が施される。化学的還元性プラズマを使用する場合、プラズマ中において還元する役割を有する気体を、基板表面が不必要に材料を除去されることから保護する不活性ガスプラズマと組み合わせるのが好ましい。その結果として、さらに改質された半導体基板１”の表面は、滑らかな状態に維持される。シリコン基板の場合、アルゴン／Ｈ２プラズマ処理は、最適な結果をもたらす。
人工層は、プラズマ処理の場合、主表面から除去される。実際に、プラズマから発生するイオン衝撃は、上で定義されたウェーハ前面に作用する。裏側表面は、典型的には、イオン衝撃から保護される。液体処理の場合、除去は、図１ｃに示されるように、両側で発生してもよい。
半導体基板１”上で得られた酸化物のない表面は、自然酸化物が除去された半導体基板と比較して、優れた疎水性を有し、それにより、表面は、酸化物の再成長を防止する。その結果として、この優れた基板１”を使用すれば、その後の加工プロセスのための改善された開始基板を得ることが可能となる。
図２ａおよび図２ｂは、改善された半導体基板１”を使用する１つの新しい用途、すなわち、（１００）表面を備えたシリコン基板２１と（１１０）基板を備えたシリコン基板２３との直接シリコン接合を示す。この実施形態においては、両方の基板２１および２３は、図１ａ〜図１ｃを参照して説明されたように処理されており、したがって、疎水性の表面２５および２７を提供し、それらの表面２５および２７は、実質的に、酸化物が存在しない。
次のステップとして、２つの基板２１および２３は、接合波（ｂｏｎｄｉｎｇ ｗａｖｅ）が生成されるように接触させられ、わずかな圧力が加えられる。この接合波は、２つの基板間の界面全体に広がり、それによって、２つの基板２１および２３をお互いに貼り合わせ、直接接合された新しい基板２９を形成する。
接合エネルギ、すなわち、２つの基板２１と２３との貼り合わせの強度を特徴付けるエネルギは、人工酸化物層ではなく自然酸化物層が除去された基板から得られた直接接合基板の接合エネルギと比較して、少なくとも約１０倍だけ大きいことが観察された。
表１は、これらの結果を示す。
この表において、接合エネルギは、異なる還元性プラズマ処理ごとに表現される。接合エネルギを決定するのに使用された方法は、Ｑ．Ｙ．ＴｏｎｇおよびＵ．Ｇｏｓｅｌｅの「Ｓｅｍｉｃｏｎｄｕｃｔｏｒ ｗａｆｅｒ ｂｏｎｄｉｎｇ：ｓｃｉｅｎｃｅ ａｎｄ ｔｅｃｈｎｏｌｏｇｙ」，ｐａｇｅ：２５，１９９９に詳細に記載される、いわゆる亀裂開口法（ｃｒａｃｋ−ｏｐｅｎｉｎｇ ｍｅｔｈｏｄ）である。実際には、検査は、それぞれの種類のプラズマ処理ごとにいくつかの異なる時間にわたって実行された。しかしながら、表１は、最良の接合エネルギ結果が得られた実験結果だけを提示している。
本発明に基づいて処理されなかった例である例１〜４からわかるように、４〜１８ｍＪ／ｍ２の範囲の接合エネルギが観察された。本発明に基づいて処理された、すなわち、最初に、自然酸化物を人工酸化物に変換するための酸素処理が１０秒間だけ実行され、その後に、人工酸化物を除去するための水素アルゴンプラズマが適用された例５および例６の場合、接合エネルギは、１８５〜２４０ｍＪ／ｍ２の範囲であった。
結論として、酸化物のない半導体基板表面を提供するための本発明による方法を使用すれば、より大きい接合エネルギを備えた、優れた直接シリコン接合による接合基板（ＤＳＢ基板２９のような）を得ることができる。
図３ａ〜図３ｉは、酸素のない表面を得るための図１ａ〜図１ｃに示される方法を用いて絶縁体半導体基板上に歪みシリコン（ｓＳｉ）を設けることを目的とした本発明の第３の実施形態を示す。
第１のステップは、シリコン基板３１を準備することであり（図３ａ）、このシリコン基板３１からは、酸化物層は、本発明による方法によって、すなわち、自然酸化物を人工酸化物に変化させ、その後に、この人工酸化物を除去する方法によって（図１ａ〜図１ｃを参照）、あるいは、ただ単に自然酸化物を除去することからなる従来技術による方法によって、すでに除去されている。
その後、シリコンゲルマニウム緩衝層３３が、半導体基板３１上に設けられる（図３ｂ）。緩衝層３３において、ゲルマニウム含有量は、線形にまたは段階的に増加し、緩衝層３３における格子定数を徐々に変化させる。
その後、所望のゲルマニウム含有量が達成され、かつ、そのゲルマニウム含有量が緩衝層３３の表面における予め定められた格子定数に一致すると、緩衝層３３と同じゲルマニウム含有量を備えた緩和シリコンゲルマニウム層３５が、緩衝層の界面３６から緩和層３５へ成長させられる（図３ｃ）。
その後、歪みシリコン層３７が、緩和層３５上に成膜される（図３ｄ）。この歪みシリコン層３７は、それの格子定数をそれの下にある緩和層３５の格子定数に適合させる。したがって、層３７は、自然シリコンの格子定数とは異なる格子定数を有し、このことは、層３７の歪んだ状態をもたらす。歪みシリコン層３７は、典型的には、約２００Åの厚さにまで成長させられる。
図３ｅに示されるように、その後、予め定められた分割領域３９が、緩和シリコンゲルマニウム層３５の内部に生成される。これは、歪みシリコン層３７を介してイオン（例えば、水素イオンおよび／またはヘリウムイオン）を打ち込むことによって達成される。
それに続いて、得られた基板４１は、歪みシリコン層３７の表面３８を介して、キャリア基板４３に貼り合わせられ、より詳細には、接合しており（図３ｆを参照）、それによって、ドナーハンドル基板４５を形成する。キャリア基板は、どのような種類の基板であってもよく、特に、シリコンウェーハであってもよい。ここで、キャリア基板４３は、それの表面上に酸化物層４７を備える。
それに続いて、剥離ステップが、例えば、熱処理または機械的処理またはそれらを組み合わせたものを用いて実行され、予め定められた分割領域３９における剥離が、達成される。これは、歪みシリコン層３７を、緩和シリコンゲルマニウム層３５の一部分４９とともに転写することになり、緩和シリコンゲルマニウム層３５の一部分４９を依然として備えた絶縁体基板５１上に存在する歪みシリコン（図３ｇ）が得られる。この部分４９は、その後、除去され（図３ｈ）、絶縁体基板５１上に存在する歪みシリコンが得られる。
ある特定の用途の場合、約２００Åの厚さを備えた歪みシリコン層３７は、満足できるものではなく、より厚い厚さの歪み層を得るために、さらなる歪みシリコン層を歪みシリコン層３７上に提供することが必要となる。
満足できる結晶品質を備えたより厚い歪みシリコン層５３を得るために、歪みシリコン層３７の表面からあらゆるシリコン酸化物を除去しなければならない。これを実行するために、ここでは繰り返して説明されないが、参照によりここに組み込まれる、図１ａ〜図１ｃに関して説明された本発明による方法が実行される。最初に、構造５１上に存在する自然酸化物が人工酸化物に変化させられ、その後に、この人工酸化物が除去される。これにより、改善された疎水性表面が層３７上に生成され、その後に、この層３７は、より厚い歪みシリコン層５３を備えた最終的な基板５１’を得るために、歪みシリコン層を厚くするための開始面の役割をなしてもよい。
Claims (4)
- 半導体基板の表面を処理するための方法であって、
ａ）前記半導体基板（１）の前記表面を酸化させ、それにより、自然酸化物（５）を人工酸化物（７）に変換するステップと、
ｂ）前記人工酸化物（７）を除去し、特に、還元性気体プラズマおよび不活性ガスプラズマを備えた還元性プラズマによって、酸化物のない基板表面（１１）を得るステップと、
ｃ）特に、接合することによって、前記半導体基板（２１）を、前記半導体基板（２１）の前記酸化物のない基板表面（２５）側を用いて、第２の半導体基板（２３）に貼り合わせるステップと、
を備えた方法。 - 前記半導体基板（１）が、Ｓｉ（１１０）基板、もしくはＳｉ（１００）基板、または、ＳｉＧｅ緩衝層および／またはＳｉＧｅ緩和層もしくは歪みシリコン層を備えたＳｉ基板である、請求項１〜請求項５のいずれか一項に記載の方法。
- ステップａ）が、前記人工酸化物（７）が化学量論的なＳｉＯ２となるように実行される、請求項６に記載の方法。
- 前記第２の半導体基板（２３）が、同様に、ステップａ）およびステップｂ）に基づいて処理されている請求項９に記載の方法。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| EP08290138A EP2091070A1 (en) | 2008-02-13 | 2008-02-13 | Semiconductor substrate surface preparation method |
| PCT/IB2009/000141 WO2009101494A1 (en) | 2008-02-13 | 2009-01-23 | Semiconductor substrate surface preparation method |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2011512040A true JP2011512040A (ja) | 2011-04-14 |
| JP2011512040A5 JP2011512040A5 (ja) | 2011-09-15 |
Family
ID=39638664
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2010546411A Withdrawn JP2011512040A (ja) | 2008-02-13 | 2009-01-23 | 半導体基板表面処理方法 |
Country Status (6)
| Country | Link |
|---|---|
| US (1) | US8062957B2 (ja) |
| EP (2) | EP2091070A1 (ja) |
| JP (1) | JP2011512040A (ja) |
| KR (1) | KR20100114884A (ja) |
| CN (1) | CN101952934A (ja) |
| WO (1) | WO2009101494A1 (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2016540367A (ja) * | 2013-09-25 | 2016-12-22 | エーファウ・グループ・エー・タルナー・ゲーエムベーハー | 基板をボンディングする装置および方法 |
| JP2020057810A (ja) * | 2019-12-23 | 2020-04-09 | エーファウ・グループ・エー・タルナー・ゲーエムベーハー | 基板をボンディングする装置および方法 |
Families Citing this family (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4894390B2 (ja) * | 2006-07-25 | 2012-03-14 | 信越半導体株式会社 | 半導体基板の製造方法 |
| JP6030455B2 (ja) * | 2013-01-16 | 2016-11-24 | 東京エレクトロン株式会社 | シリコン酸化物膜の成膜方法 |
| JP2015233130A (ja) * | 2014-05-16 | 2015-12-24 | 株式会社半導体エネルギー研究所 | 半導体基板および半導体装置の作製方法 |
| US10964664B2 (en) * | 2018-04-20 | 2021-03-30 | Invensas Bonding Technologies, Inc. | DBI to Si bonding for simplified handle wafer |
Family Cites Families (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5238865A (en) * | 1990-09-21 | 1993-08-24 | Nippon Steel Corporation | Process for producing laminated semiconductor substrate |
| DE69331816T2 (de) * | 1992-01-31 | 2002-08-29 | Canon K.K., Tokio/Tokyo | Verfahren zur Herstellung eines Halbleitersubstrats |
| JP3116628B2 (ja) * | 1993-01-21 | 2000-12-11 | 株式会社日本自動車部品総合研究所 | 吸着装置 |
| JP2978748B2 (ja) * | 1995-11-22 | 1999-11-15 | 日本電気株式会社 | 半導体装置の製造方法 |
| US6007641A (en) * | 1997-03-14 | 1999-12-28 | Vlsi Technology, Inc. | Integrated-circuit manufacture method with aqueous hydrogen-fluoride and nitric-acid oxide etch |
| TW460617B (en) * | 1998-11-06 | 2001-10-21 | United Microelectronics Corp | Method for removing carbon contamination on surface of semiconductor substrate |
| US6709989B2 (en) * | 2001-06-21 | 2004-03-23 | Motorola, Inc. | Method for fabricating a semiconductor structure including a metal oxide interface with silicon |
| JP2004266075A (ja) * | 2003-02-28 | 2004-09-24 | Tokyo Electron Ltd | 基板処理方法 |
| US6911375B2 (en) * | 2003-06-02 | 2005-06-28 | International Business Machines Corporation | Method of fabricating silicon devices on sapphire with wafer bonding at low temperature |
| WO2005027214A1 (ja) * | 2003-09-10 | 2005-03-24 | Shin-Etsu Handotai Co., Ltd. | 積層基板の洗浄方法及び基板の貼り合わせ方法並びに貼り合せウェーハの製造方法 |
-
2008
- 2008-02-13 EP EP08290138A patent/EP2091070A1/en not_active Withdrawn
- 2008-06-10 EP EP08290533A patent/EP2091074A1/en not_active Withdrawn
-
2009
- 2009-01-23 CN CN2009801050541A patent/CN101952934A/zh active Pending
- 2009-01-23 KR KR1020107016195A patent/KR20100114884A/ko not_active Application Discontinuation
- 2009-01-23 JP JP2010546411A patent/JP2011512040A/ja not_active Withdrawn
- 2009-01-23 US US12/867,217 patent/US8062957B2/en active Active
- 2009-01-23 WO PCT/IB2009/000141 patent/WO2009101494A1/en active Application Filing
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2016540367A (ja) * | 2013-09-25 | 2016-12-22 | エーファウ・グループ・エー・タルナー・ゲーエムベーハー | 基板をボンディングする装置および方法 |
| US9899223B2 (en) | 2013-09-25 | 2018-02-20 | Ev Group E. Thallner Gmbh | Apparatus and method for bonding substrates including changing a stoichiometry of oxide layers formed on the substrates |
| US10438798B2 (en) | 2013-09-25 | 2019-10-08 | Ev Group E. Thallner Gmbh | Apparatus and method for bonding substrates |
| US11139170B2 (en) | 2013-09-25 | 2021-10-05 | Ev Group E. Thallner Gmbh | Apparatus and method for bonding substrates |
| JP2020057810A (ja) * | 2019-12-23 | 2020-04-09 | エーファウ・グループ・エー・タルナー・ゲーエムベーハー | 基板をボンディングする装置および方法 |
| JP2023002767A (ja) * | 2019-12-23 | 2023-01-10 | エーファウ・グループ・エー・タルナー・ゲーエムベーハー | 基板をボンディングする装置および方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| KR20100114884A (ko) | 2010-10-26 |
| EP2091070A1 (en) | 2009-08-19 |
| US20110053342A1 (en) | 2011-03-03 |
| US8062957B2 (en) | 2011-11-22 |
| EP2091074A1 (en) | 2009-08-19 |
| WO2009101494A1 (en) | 2009-08-20 |
| CN101952934A (zh) | 2011-01-19 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4830290B2 (ja) | 直接接合ウェーハの製造方法 | |
| JP6487454B2 (ja) | 層状半導体構造体の製造方法 | |
| CN1802737A (zh) | 用于获得具有支撑衬底和超薄层的结构的方法 | |
| JP2009111381A (ja) | 微細な埋め込み絶縁層を有するｓｏｉ基板 | |
| JP2011512040A (ja) | 半導体基板表面処理方法 | |
| JP5926527B2 (ja) | 透明ｓｏｉウェーハの製造方法 | |
| JP2012509581A (ja) | ヘテロ構造を作製するためのサファイア基板の表面の前処理 | |
| CN101292341A (zh) | 绝缘体上应变硅结构的制造方法 | |
| JP2005047792A (ja) | 微細構造、特にヘテロエピタキシャル微細構造およびそのための方法 | |
| JP6049571B2 (ja) | 窒化物半導体薄膜を備えた複合基板の製造方法 | |
| CN102308382B (zh) | 制造孔层的方法 | |
| CN105190835B (zh) | 混合基板的制造方法和混合基板 | |
| CN1950937A (zh) | 用于改善剥离薄层的质量的方法 | |
| WO2009110174A1 (ja) | 貼り合わせウェーハの製造方法 | |
| TW201009904A (en) | Method of producing bonded wafer | |
| TW200814161A (en) | Method of producing bonded wafer | |
| TW201120961A (en) | Semiconductor device having an InGaN layer | |
| JP5493345B2 (ja) | Ｓｏｉウェーハの製造方法 | |
| CN1773677A (zh) | 半导体基材及其制造方法 | |
| JP2010092909A (ja) | Ｓｏｉウェーハの製造方法 | |
| JP2004343052A (ja) | 絶縁体上に歪み結晶層を製造する方法、前記方法による半導体構造及び製造された半導体構造 | |
| JP4619949B2 (ja) | ウェハの表面粗さを改善する方法 | |
| JP4694372B2 (ja) | ウェハの表面粗さを改善する方法 | |
| JP4762547B2 (ja) | 多層構造の製造方法 | |
| WO2009150503A1 (en) | Method for preparing hydrophobic surfaces |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20110801 |
|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20110801 |
|
| A761 | Written withdrawal of application |
Free format text: JAPANESE INTERMEDIATE CODE: A761 Effective date: 20121212 |