JP2011503950A - 対数検出器の改良 - Google Patents

Abstract

開示されているのは対数検出器であって、対数検出器は、増幅素子と、検出器の動作周波数をセットする手段と、コントローラと、を備える。増幅素子への入力信号は、増幅素子において発振を引き起こすように構成される。コントローラは、発振を示す所定の閾値を感知し、遮断の周波数が入力信号の電力の対数に比例するように、閾値の感知に応答して増幅器の発振を遮断するよう動作可能である。

Description

本発明は、家電分野と医療用画像処理や通信などの専門分野のいずれにおいても各種電子製品で利用可能な対数検出器に関する。

多くの電子機器分野においては、他の電気信号（他の通信や電気ノイズを場合により含む）の中から非常に低レベルの信号を検出することが望ましいか、その必要がある。所望の信号が非常に低レベルである場合には、その信号がしばしば不要な信号に埋もれることがある。以下、この不要な信号を「ノイズ」という総称で呼ぶ。

低レベルの信号を検出し、処理しなければならない典型的な用途においては、低レベル信号を他のノイズの中から識別できる高感度の検出器が必要になる。例えば医療用画像処理分野、特に超音波スキャンの分野では、後で処理して例えば胎児や内臓などの所望の被写体を示すことができる非常に低レベルの信号を、検出できることが望ましい。

実際のシステムでは、表示画像の品質を低下させる主な要因の１つに、利用可能な分解能を損なう多量のノイズの存在がある。

他の典型的な従来技術システム（セルラー電話システム）では、送信電力と受信器の特性とに相反する要求が多数存在する。受信器での着信に送信電力をできるだけ多くしたいという要求と、送信電力がその近傍で他の送信と干渉しそれを低下させることから、その送信電力を最小限にしたいという要求とが、相反する。同時に、受信器は一定のレベル以上の信号だけしか識別することができず、このことは、送信器の電力、セルのサイズ、アンテナの設計などのネットワーク・プランニング要素に直接影響する。より低いレベルの信号を、より確実に受信できる受信器を設計可能であれば、送信器の送信電力をそれに応じて低減させることができ、その結果、隣接する装置に対する干渉レベルが低減する。また、このような受信器を用いれば、原理的に、大型のセルを使用できるようになるはずであり、その結果インフラのコストが低減する。

かかる検出問題に対する従来技術の解決策には、対数増幅器（以下、「ログ・アンプ」と呼ぶ）が様々な用途で使用されてきた。対数増幅器の決定的特徴は、出力信号が入力信号の対数に比例する電圧になることである。このようなデバイスは、広いダイナミック・レンジにわたって、特に低レベルの入力信号を受信するのに有用であることが分かっている。典型的な従来技術の対数増幅器はしばしば、単体の集積回路デバイスとして設けられる。あるいは、ＡＳＩＣなどの、より大きなカスタム集積回路に組み込むこともできる。

しかしながら、従来技術の対数増幅器の使用には、様々な不利な点が伴う。特に、従来技術デバイスのダイナミック・レンジは、場合によって制限される。つまり、非常に高い、または非常に低い入力信号に対する電圧出力が、想定される対数関係式に従わない。その結果、入力値が上下限付近にある出力は、誤差を含んだものとなり、特に上記で述べた低いレベルで問題となる可能性がある。

従来技術の対数増幅器に関するもう１つの問題は、動作範囲の下限部分で熱雑音が信号に極度に干渉する可能性があることである。電気ノイズに関する問題は、より広い動作範囲にわたってそれ自体が問題を引き起こす入力回路に印加される電力が高まるほど、大きくなる傾向がある。

非常に特殊な分野では、熱雑音の大きさを低減させるために全体回路を冷却するなどの技術が試みられてきた。こういった技術により、ある程度は性能が改善される可能性はあるが、かかる技術は一般に適用不可能であり、実用値は制限される。

図１に、従来技術の対数増幅器回路の典型的な例示的構成が示されている。これには、複数の利得ブロック（増幅器１、２．．．ｎ）を直列にカスケード接続することによって、所望の対数応答を実現できることが示されている。各増幅器段の出力は各次の段へと送られ、それに加えてそれぞれのダイオード（Ｄ１、Ｄ２．．．Ｄｎ）を通過する。それによって、生成された個々の信号が加算増幅器１０で合算されて、加算増幅器１０の出力全体が所望の対数応答を示す。

図１に示されている回路は、実際の回路をかなり簡略化したものであるが、所望の対数関係を実現するために使用されている技術の概略を効果的に示している。図１の回路を考察すると、ひとつひとつの構成部品の性能の差違が増幅器の性能に影響を及ぼし、その増幅器を理想から外れたものにしていることがわかる。この回路を、ディスクリート構成部品を別途追加することによって同調できるように構成することは可能であるが、それでは大量生産に実施可能な解決策にならない。

図１に示されている従来技術の対数増幅器に関する他の問題は、その動作範囲が非常に限定されており（すなわち周波数に非常に依存する）、動作周波数が理想から過度に逸脱すると、その回路の対数性能に悪影響が生じることである。

図２に、従来技術の対数増幅器の典型的な伝達特性が示されている。ｘ軸は入力電圧を示し、ｙ軸は出力電圧（ｄＢ）を示す。有効ダイナミック・レンジ（点線の間の領域で示されている）は伝達曲線の直線部分で表され、これが本来の対数出力が生成される入力電圧の範囲である。このダイナミック・レンジの範囲外では、出力電圧は入力電圧の本来の対数ではなくなり、特に低レベルの入力信号が関わる場合、その出力電圧の使用は制限される。

本発明の諸実施形態の目的は、本明細書における記載の有無に関わらず、従来技術の対数増幅器に関する問題に対処することである。詳細には、本発明の実施形態は、制限されたダイナミック・レンジを有する対数増幅器に伴う問題の改善を目的とする。

本発明の態様によると、対数検出器であって、増幅素子と、上記検出器の動作周波数をセットする手段と、コントローラと、を備え、上記増幅素子への入力信号が、上記増幅素子において発振を引き起こすように構成され、上記コントローラが、発振を示す所定の閾値を感知し、上記閾値の感知に応答して、上記入力信号電力の対数に遮断周波数が比例するように上記増幅器の発振を遮断するよう動作可能である対数検出器が提供される。

上記増幅素子が、ＢＪＴやＦＥＴなどのディスクリート・トランジスタまたはオペアンプであると好ましい。この代替増幅素子は、真空管を含んでもよい。

上記動作周波数をセットする手段が、上記増幅素子の入力と出力の間を接続するフィードバック回路を備えると好ましい。上記フィードバック回路が、ＬＣ回路やＲＣ回路などの同調回路を備えると好ましい。可変周波数制御では、位相同期回路（ＰＬＬ）を使用することができる。

上記所定の閾値が、上記増幅素子への電力供給における電流に基づいて決定されると好ましい。上記閾値電流レベルは、既知の抵抗器の両端間の電圧を測定することによって感知することができる。

上記電流が、アナログ比較器またはデジタル−アナログ変換器（ＤＡＣ）を使用して測定されると好ましい。ＤＡＣを使用する場合、上記コントローラが、上記電流測定結果を解釈するためにマイクロプロセッサを備えると好ましい。

より多数のサンプル測定点数を設けるために、周波数逓倍器を使用できると好ましい。

上記発振が、上記増幅素子の入力を効果的に接地することによって遮断されると好ましい。代替方法として、上記フィードバックループを一時的に切断してもよく、あるいは電力を一時的に上記増幅素子から切り離してもよい。

上記検出器がさらに、上記遮断の結果生じる一続きのスパイクを上記入力信号電力に比例するＤＣ電圧に変換するように動作可能な、周波数−電圧変換器を備えると好ましい。

本発明の別の態様によると、信号を検出する方法であって、ノイズと上記信号の和が上記増幅素子を発振させるように、上記信号を周波数選択性フィードバック回路を含んだ増幅素子に印加するステップと、発振を示す所定の閾値の感知に応答して上記発振を遮断するステップとを含む方法が提供される。

上記方法が、上記遮断によって作り出された電圧スパイクを、上記信号電力の対数に正比例するＤＣ電圧に変換するステップをさらに含むと好ましい。

上記遮断ステップが、上記増幅素子に入力を効果的に接地するステップを含むと好ましい。

本発明の他の態様によると、対数増幅器であって、増幅素子と、上記対数増幅器の動作周波数をセットする手段と、を備え、上記増幅素子への入力信号が、上記増幅素子に発振を引き起こすように構成され、上記入力信号電力に遮断周波数が比例するように、上記増幅器発振を周期的に遮断する手段が設けられる、対数増幅器が提供される。

上記動作周波数はＬＣ同調回路によってセットされると好ましいが、その他の可能な構成を使用してもよい。

上記遮断周波数はＲＣ同調回路によってセットされると好ましいが、その他の可能な構成を使用してもよい。

上記遮断周波数が、上記動作周波数の約１０分の１にセットされると好ましい。

上記対数増幅器への入力電力の対数を表すＤＣ信号を提供するように、周波数−電圧変換器が設けられると好ましい。

本発明のその他の特徴については、従属請求項と以下の説明から明らかになるだろう。

従来技術の対数増幅器の図である。 従来技術の対数増幅器の典型的な伝達特性の図である。 本発明の第１の実施形態の機能ブロック図である。 本発明の第１の実施形態の回路図である。 本発明の第２の実施形態の回路図である。 本発明の実施形態によるＩ／Ｑ復調器の図である。

次に、本発明をより理解し、その実施形態をどのように実施できるか示すために、添付の図面を例として参照する。

図３は、本発明の第１の実施形態を示す。この実施形態は、入力信号が印加される利得素子（gain element）１００を含む。利得素子１００の出力をその入力に接続するフィードバック回路として同調回路１１０が設けられ、この回路の動作周波数をセットするよう機能する。

回路全体はコントローラ１５０によって制御され、コントローラ１５０は、利得ブロックの特定の動作パラメータを制御するよう動作可能である。このコントローラ１５０から回路の出力が取り出される。

利得素子１００への入力は、検出すべき信号である。回路の出力は、コントローラ１５０から取り出される。上記入力は一般に、電気ノイズの存在下にある低レベルのＲＦ信号である。

「生」の状態では、上記出力信号は一連すなわち一続きの電圧スパイク（voltage spike）を含んでおり、この一続きの電圧スパイクの周期的周波数は入力信号電力の対数に関連付けられる。用途によっては、この一続きのパルスを直接利用して、アナログ領域またはデジタル領域で処理すると望ましいものもあれば、一続きのパルスを前処理して、入力信号電力の対数に比例したアナログ電圧を出力できるものもある。

好ましい実施形態では、周知の増幅器によって出力を昇圧することができる。これにより、検出器１０１は、様々な用途に使用できる対数増幅器（ログアンプ）のベースを形成することができる。

図４に、本発明の第１の実施形態の各種素子の詳細な回路図が示されている。このシステムの中核にある増幅素子１００は、演算増幅器（オペアンプ）や、ディスクリート・トランジスタ（ＢＪＴ、ＦＥＴ、またはその他のトランジスタ形式）、さらには真空管などの任意の適当な増幅素子であってよい。当該素子の正確な特性はそれほど重要ではない。

本発明の諸実施形態は、電気ノイズおよび／または所望の信号に応答して利得素子１００で発振が開始される制御式発振器として効果的に動作する。この発振は、入力信号の大きさに応答して周期的に終了する。発振の開始とその後の終了の速さが、入力信号の強度を示す。これが本発明の諸実施形態の基本的な動作方法である。この動作により、非常に低いレベルの入力信号を、電気ノイズの中からより効果的に識別可能であるということが判明している。

増幅素子１００の出力と入力の間には、回路の動作周波数を制御するよう動作可能な第１のフィードバック回路１１０が設けられる。図４に示されている実施形態では、フィードバック回路は、簡易な直列のＬＣ回路（コンデンサ１１１およびインダクタ１１２を含む）の形態である同調回路であり、動作周波数は以下の式により定まる。

回路の動作周波数としては、検出器を使用する各用途によって必要なものが選択される。同調回路もまた、例えば水晶や振動子などを使用するその他の形式のものを周知の形態で使用することができる。様々な周波数範囲にわたって動作可能な回路を提供するために、位相同期回路（ＰＬＬ）などの可変の同調回路（various tuning circuits）を使用することもできる。

増幅器１００の入力における電気ノイズは、上記したようにＬおよびＣによって定められる周波数において、回路に発振を引き起こす。ＬＣ同調回路の帯域幅外のノイズによるこの回路の動作への影響は微小である。回路のＱ値は、同調回路の構成部品に基づいて決定される。Ｑ値が高い回路は、例えば水晶振動子などを使用することによって形成することができる。

入力信号がＬＣ同調回路の帯域幅内にあると、この発振器は、ランダムなノイズだけで励起されている場合よりも急速に発振を開始する。このように、所望の周波数を有する所望の信号によって、ランダムなノイズだけの場合よりも急速に発振が行われる。

例として、回路の発振性能に対する同調回路のＱ値の効果を考察すると役立つ。同調回路１１０のＱ値が１００である場合には、発振を開始するまでに、増幅素子１００を入力信号がおよそ１００サイクル通過する必要がある。これは、入力信号が所望の信号か単なるノイズかどうかに関係ない。ただし、この増幅器は、発振モードに入ると、特定の外部イベントがそれを停止させるまで発振し続ける。入力にランダムなノイズしか存在しない場合、発振レベルは、制御回路１５０が発振を終了させるように機能する閾値に達するまで、徐々に比較的ゆっくり高まっていく。

ノイズの中に所望の信号が存在する場合は、入力信号の相対レベルがより高くなり、ランダムなノイズだけの場合よりも短時間で閾値に達する。当然ながら、所望の信号のレベルが高いほど、早く閾値に達するので、発振の遮断はより頻繁になる。

次に、コントローラがどのように発振を遮断するよう動作するかについて詳細に説明する。

フィードバック回路１１０に加えて、素子１２０および１３０を備えるコントローラ１５０が設けられている。機能素子１２０は、増幅素子１００の発振を周期的に遮断するように配列される。機能素子１２０は、抵抗器１２１およびコンデンサ１２２を含んだＲＣ回路を備える。この機能素子１２０の配列は、増幅素子１００への電圧供給ラインに流れる電流を効率的にサンプリングする。この電流が所定のレベルに達すると、増幅器への入力が瞬時に接地され、それにより発振が停止する。機能素子１２０は、実質的には、閾値に達すると増幅素子１００の動作を周期的に遮断するのに使用されるアナログ・サンプリング回路として機能している。

増幅器が発振していない場合、そこに流れ込む電流は比較的小さい。発振が始まると、流れ込む電流はかなり大きくなる。閾値を適切に選択することによって、入力信号を適切に検出するのに十分な頻度で発振を遮断することができる。

機能素子１３０は、周波数−電圧コンバータとして機能する。周波数−電圧コンバータ１３０への入力は、一連の電圧スパイクを含む。周波数−電圧コンバータからの出力は、その入力スパイクの周波数に比例するＤＣ電圧になる。このスパイクは、増幅素子１００に流れ込む電力が、入力信号および／またはノイズに応答して上昇する挙動と、所定の閾値に達したときに急停止する挙動とによって生じる。

周波数−電圧コンバータの出力は、入力信号電力の対数として変化するＤＣ電圧信号である。これは各回路素子の物理的特性を直接利用しており、明示的対数計算または概算を行う必要がない。これが、本発明の諸実施形態の性能が優れていることの主要な理由である。

本発明の代替実施形態においては、周波数−電圧コンバータを省略してもよく、一続きの電圧スパイクを、デジタル信号プロセッサなどの代替方法で処理することができる。

図４〜６に示されている実施形態は、純粋なアナログ回路である。他の図にある機能素子１２０およびその等価回路はアナログ・サンプラーとして効果的に機能し、増幅素子１００に流れ込む電流が一定の閾値にいつ達したかを検出してから発振を遮断するよう機能する。当然ながら、こういった動作をデジタルで実行することも可能であり、アナログ−デジタルコンバータ（ＡＤＣ）を備えるデジタル・サンプラーを、図示されている純粋なアナログ解決法の位置において使用することもできる。この場合のコントローラ１５０は、ＤＡＣの出力を読み取り、閾値に達したことに応答して増幅器の発振を遮断するように動作可能なマイクロプロセッサを備える。

増幅素子１００の発振を遮断するためにその他の技術を使用してもよい。こういった技術には、入力を増幅器に接地するステップ、フィードバックループを遮断するステップ、または増幅素子から電力を取り除くステップが含まれる。

他の強化形態では、機能素子１２０において周波数逓倍器を使用することによって、性能を改善することができる。これにより、増幅素子に流れ込む電流をより頻繁にサンプリングできるようになり、その結果、発振の開始に対する反応がより迅速になる。これにより、本発明の実施形態の、低レベル入力信号を検出する能力がさらに改善されることが分かる。アナログ領域では、周波数逓倍器は、単安定マルチバイブレータ（「ワンショット」）の形をとることができる。デジタル領域では、より頻繁にサンプリングされ、特定の状況で最適なレベルを得ることができるように、ＡＤＣのサンプルレートを調節することができる。ある程度試行錯誤して、発振が適切に確立される前の早すぎるトリガ点と、分解能の損失が生じる遅すぎるトリガ点との間の、適正な均衡点を見つけてもよい。

本発明の実施形態による対数検出器は、対数検出器への入力での所望の信号が、増幅器をより高速に発振させる固有ノイズと合算され、そのノイズが入力の信号より大きな信号を示すことから、所望の信号をバックグラウンドノイズの中からより効果的に識別することができる。経験的測定によると、本発明の実施形態による対数検出器は、従来技術の高性能スペクトラム・アナライザ・ツールを使用して検出できる信号より１０ｄＢ近く低い所望の入力信号を検出できるということが判明した。かかる検出器における性能の向上により、このような検出器を内部に使用することによって、システム全体にわたる性能の改善が可能になる。

上記で説明した技術は完全に新規であると考えられる。この技術により、特別な校正または冷却装置を必要とせずに、改善された性能が生かされる対数検出器を構築することが可能になる。対数検出器回路の増幅素子１００が信号を直接増幅しないことから、このデバイスの絶対的性能特性は対数検出器の性能全体にとって決定的なものにはならない。しかし、図１に示されている従来技術のデバイスの場合ならそうなるだろう。

むしろ、上記回路の動作は、入力電力の対数に対して高感度であると共に入力電力の対数に正比例したＤＣ電圧信号を出力する検出器になっていると理解することが最も適切であり得る。

本発明は種々の異なった形態で具体化することができる。好ましい技術としては、周知の製作技術を使用して、全ての必要な構成部品をシングルチップ上に製作するというものがある。このようにして、本発明の利点は、各種用途に容易に組み込むことができる。

図５は、本発明の第２の実施形態の回路図を示す。この実施形態は、本発明の一実施形態による対数検出器を完全に実現したものを表している。この回路図に含まれている重要な構成部品は、利得素子／発振器として機能するＱ５と、回路の動作周波数をセットする同調回路Ｌ１およびＣ３と、周波数−電圧コンバータとして機能するＣ１４、Ｄ３およびＤ４と、レベル・コンバータおよびフィルタとして機能して、今後使用するために出力信号を調整するＵ１ＡおよびＵ２Ｂである。その他の構成部品は標準的な方法で動作しており、その機能は当業者に容易に理解されるだろう。

本発明の実施形態の恩恵を受け得る様々な分野の例について、以下に詳細に説明する。

本発明の実施形態による対数検出器を使用するＩ／Ｑ復調器は、現在可能であるレベルよりも低い信号レベルで信号を検出し、復調することができる。図６に、本発明の実施形態による一対の対数検出器１０１を使用するサンプル装置を示す。復調器回路の残りの部分は従来技術と同一であり、本発明の実施形態による対数検出器を組み込む方法は当業者に容易に理解されるであろう。この実施形態は局部発振器（ＬＯ）２２０を備え、その出力は２つの相補的出力を有する分周器２１０に送られる。その２つの相補的出力はそれぞれの二重平衡混合器２００に送られ、これらの混合器へはさらに、それぞれ入力信号が供給される。各混合器は、入力信号を混合して基底帯域信号または中間周波数（ＩＦ）にし、次いでその信号を一対の対数検出器１０１のそれぞれへ送る。一対の対数検出器からの出力はそれぞれ、同相信号（Ｉ）と直交信号（Ｑ）である。

かかるＩ／Ｑ復調器は、１つまたは複数の異なる複数のデジタル変調方式を用いる各種システムで使用することができる。

本発明の一実施形態によるＩ／Ｑ復調器を使用することによって、従来技術の受信器よりも改善された受信器性能は１０ｄＢ程度となる。すなわち、１０ｄＢという現在より低い信号の受信、処理が可能となる。リンク・バジェットの計算に含まれる係数１０ｄＢは、システムの性能と設計にかなりの影響を及ぼす。例えば、セルラー通信システムを、本発明の実施形態を使用して実装する場合、この受信器性能の改善だけで、セルのサイズを大きくすることが可能になり、この結果、必要な基地局が少なくなる。または、所与の基地局で、より多くのチャンネルをサポートできるようになるはずである。この選択肢のどちらか一方、またはその両方の組み合せにより、インフラのコストをかなり節約することが可能になる。

図６のＩ／Ｑ復調器は、様々な通信分野で使用することができる。その他の例にはレーダーが含まれ、その改善された受信性能によって、分解能の向上や観測範囲の拡大が期待できる。

本発明の実施形態による対数検出器を生かすことができるその他の分野には、地質学的／考古学的調査で使用される地下レーダーや、超音波映像法、磁気共鳴映像法（ＭＲＩ）およびＣＴスキャン（ＣＡＴスキャン）を含む医療用画像処理、スペクトラムアナライザ、ネットワークアナライザ、オシロスコープなどの実験装置が含まれる。

本出願に関して本明細書以前に提出された、本明細書と共に公的な調査に公開されている論文および文献の全てに留意されたい。かかる全ての論文および文書の内容を参照によりここに援用する。

本明細書に開示されている全ての特徴（添付の特許請求の範囲、要約、図面のいずれも含む）、および／または同様に開示されているあらゆる方法またはプロセスの全てのステップを、かかる特徴および／またはステップの少なくとも一部分が互いに排他的である組み合せを除き、任意の組合せで組み合わせることができる。

本明細書に開示されている各特徴（添付の特許請求の範囲、要約、図面を含む）は、他に明示的に記載する場合を除き、同一、同等または同様の目的を果たす代替の特徴と置き換えることができる。したがって、他に明示的に記載する場合を除き、開示される各特徴は、包括的な一連の同等または同様の特徴のうちの一例にすぎない。

本発明は、前述の実施形態の詳細事項に限定されない。本発明は、本明細書（添付の特許請求の範囲、要約、図面のいずれも含む）で開示される新規な特徴の１つまたは任意の組み合せ、あるいは、同様に開示される新規な任意の方法またはプロセスのステップのうちの１つまたは任意の組み合せを含む。

Claims (13)

1. 対数検出器であって、
   増幅素子と、前記検出器の動作周波数をセットする手段と、コントローラと、を備え、
   前記増幅素子への入力信号が、前記増幅素子において発振を引き起こすように構成されており、
   前記コントローラが、発振を示す所定の閾値を感知すると共に、前記閾値の感知に応答して前記増幅器の発振を遮断するように動作可能であり、この遮断の周波数が前記入力信号の電力の対数に比例する、対数検出器。
2. 前記増幅素子がディスクリート・トランジスタまたはオペアンプである、請求項１に記載の対数検出器。
3. 前記動作周波数をセットする手段が、前記増幅素子の入力と出力の間に接続されたフィードバック回路を備える、請求項１または２に記載の対数検出器。
4. 前記フィードバック回路が、同調回路または位相同期回路を備える、請求項３に記載の対数検出器。
5. 前記所定の閾値が、前記増幅素子への電力供給における電流である、請求項１〜４のいずれか一項に記載の対数検出器。
6. 前記電流が、アナログ比較器またはデジタル−アナログ変換器を使用して測定される、請求項５に記載の対数検出器。
7. 前記コントローラが、前記増幅素子への入力を効果的に接地することによって前記発振を遮断するように動作可能である、請求項１〜６のいずれか一項に記載の対数検出器。
8. 前記入力信号の電力の対数に比例したＤＣ電圧を作り出すように動作可能な周波数−電圧変換器をさらに備える、請求項１〜７のいずれか一項に記載の対数検出器。
9. 前記コントローラが、前記所定の閾値をより頻繁に感知するように動作可能な周波数逓倍器をさらに備える、請求項１〜８のいずれか一項に記載の対数検出器。
10. 請求項１〜９のいずれか一項に記載の対数検出器を一対備えるＩ／Ｑ復調器。
11. 信号を検出する方法であって、
    周波数選択性フィードバック回路を備える増幅素子に、ノイズと前記信号の和が前記増幅素子を発振させるように、前記信号を印加するステップと、
    発振を示す所定の閾値の感知に応答して前記発振を遮断するステップと、を含む方法。
12. 前記遮断によって作り出された電圧スパイクを、前記信号の電力の対数に正比例するＤＣ電圧に変換するステップをさらに含む、請求項１１に記載の方法。
13. 前記遮断するステップが、前記増幅素子に入力を効果的に接地するステップを含む、請求項１１または１２に記載の方法。

Images