[go: up one dir, main page]

JP2011243612A - 半導体装置及びその製造方法並びに電子機器 - Google Patents

半導体装置及びその製造方法並びに電子機器 Download PDF

Info

Publication number
JP2011243612A
JP2011243612A JP2010111910A JP2010111910A JP2011243612A JP 2011243612 A JP2011243612 A JP 2011243612A JP 2010111910 A JP2010111910 A JP 2010111910A JP 2010111910 A JP2010111910 A JP 2010111910A JP 2011243612 A JP2011243612 A JP 2011243612A
Authority
JP
Japan
Prior art keywords
semiconductor chip
electronic circuit
dam
semiconductor
semiconductor device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2010111910A
Other languages
English (en)
Inventor
Satoru Wakiyama
悟 脇山
Yuji Ozaki
裕司 尾崎
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Corp
Original Assignee
Sony Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Corp filed Critical Sony Corp
Priority to JP2010111910A priority Critical patent/JP2011243612A/ja
Priority to TW100112831A priority patent/TWI499025B/zh
Priority to US13/086,830 priority patent/US8773583B2/en
Priority to KR1020110041377A priority patent/KR20110126040A/ko
Priority to CN201110117484.4A priority patent/CN102244068B/zh
Publication of JP2011243612A publication Critical patent/JP2011243612A/ja
Priority to US14/297,779 priority patent/US9275922B2/en
Priority to US15/010,992 priority patent/US9691805B2/en
Priority to US15/630,783 priority patent/US10026770B2/en
Priority to KR1020180024291A priority patent/KR101902731B1/ko
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10F—INORGANIC SEMICONDUCTOR DEVICES SENSITIVE TO INFRARED RADIATION, LIGHT, ELECTROMAGNETIC RADIATION OF SHORTER WAVELENGTH OR CORPUSCULAR RADIATION
    • H10F39/00—Integrated devices, or assemblies of multiple devices, comprising at least one element covered by group H10F30/00, e.g. radiation detectors comprising photodiode arrays
    • H10F39/80—Constructional details of image sensors
    • H10F39/811—Interconnections
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the groups H01L21/18 - H01L21/326 or H10D48/04 - H10D48/07 e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the groups H01L21/18 - H01L21/326 or H10D48/04 - H10D48/07 e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/563—Encapsulation of active face of flip-chip device, e.g. underfilling or underencapsulation of flip-chip, encapsulation preform on chip or mounting substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H01L23/13—Mountings, e.g. non-detachable insulating substrates characterised by the shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/16—Fillings or auxiliary members in containers or encapsulations, e.g. centering rings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/14—Structure, shape, material or disposition of the bump connectors prior to the connecting process of a plurality of bump connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/17—Structure, shape, material or disposition of the bump connectors after the connecting process of a plurality of bump connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of semiconductor or other solid state devices
    • H01L25/03—Assemblies consisting of a plurality of semiconductor or other solid state devices all the devices being of a type provided for in a single subclass of subclasses H10B, H10F, H10H, H10K or H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of semiconductor or other solid state devices all the devices being of a type provided for in a single subclass of subclasses H10B, H10F, H10H, H10K or H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of semiconductor or other solid state devices all the devices being of a type provided for in a single subclass of subclasses H10B, H10F, H10H, H10K or H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H10D89/00
    • H01L25/0657—Stacked arrangements of devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10F—INORGANIC SEMICONDUCTOR DEVICES SENSITIVE TO INFRARED RADIATION, LIGHT, ELECTROMAGNETIC RADIATION OF SHORTER WAVELENGTH OR CORPUSCULAR RADIATION
    • H10F39/00—Integrated devices, or assemblies of multiple devices, comprising at least one element covered by group H10F30/00, e.g. radiation detectors comprising photodiode arrays
    • H10F39/011—Manufacture or treatment of image sensors covered by group H10F39/12
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10F—INORGANIC SEMICONDUCTOR DEVICES SENSITIVE TO INFRARED RADIATION, LIGHT, ELECTROMAGNETIC RADIATION OF SHORTER WAVELENGTH OR CORPUSCULAR RADIATION
    • H10F39/00—Integrated devices, or assemblies of multiple devices, comprising at least one element covered by group H10F30/00, e.g. radiation detectors comprising photodiode arrays
    • H10F39/011—Manufacture or treatment of image sensors covered by group H10F39/12
    • H10F39/018—Manufacture or treatment of image sensors covered by group H10F39/12 of hybrid image sensors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10F—INORGANIC SEMICONDUCTOR DEVICES SENSITIVE TO INFRARED RADIATION, LIGHT, ELECTROMAGNETIC RADIATION OF SHORTER WAVELENGTH OR CORPUSCULAR RADIATION
    • H10F39/00—Integrated devices, or assemblies of multiple devices, comprising at least one element covered by group H10F30/00, e.g. radiation detectors comprising photodiode arrays
    • H10F39/80—Constructional details of image sensors
    • H10F39/802—Geometry or disposition of elements in pixels, e.g. address-lines or gate electrodes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10F—INORGANIC SEMICONDUCTOR DEVICES SENSITIVE TO INFRARED RADIATION, LIGHT, ELECTROMAGNETIC RADIATION OF SHORTER WAVELENGTH OR CORPUSCULAR RADIATION
    • H10F39/00—Integrated devices, or assemblies of multiple devices, comprising at least one element covered by group H10F30/00, e.g. radiation detectors comprising photodiode arrays
    • H10F39/80—Constructional details of image sensors
    • H10F39/802—Geometry or disposition of elements in pixels, e.g. address-lines or gate electrodes
    • H10F39/8023—Disposition of the elements in pixels, e.g. smaller elements in the centre of the imager compared to larger elements at the periphery
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10F—INORGANIC SEMICONDUCTOR DEVICES SENSITIVE TO INFRARED RADIATION, LIGHT, ELECTROMAGNETIC RADIATION OF SHORTER WAVELENGTH OR CORPUSCULAR RADIATION
    • H10F39/00—Integrated devices, or assemblies of multiple devices, comprising at least one element covered by group H10F30/00, e.g. radiation detectors comprising photodiode arrays
    • H10F39/80—Constructional details of image sensors
    • H10F39/803—Pixels having integrated switching, control, storage or amplification elements
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10F—INORGANIC SEMICONDUCTOR DEVICES SENSITIVE TO INFRARED RADIATION, LIGHT, ELECTROMAGNETIC RADIATION OF SHORTER WAVELENGTH OR CORPUSCULAR RADIATION
    • H10F39/00—Integrated devices, or assemblies of multiple devices, comprising at least one element covered by group H10F30/00, e.g. radiation detectors comprising photodiode arrays
    • H10F39/80—Constructional details of image sensors
    • H10F39/804—Containers or encapsulations
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10F—INORGANIC SEMICONDUCTOR DEVICES SENSITIVE TO INFRARED RADIATION, LIGHT, ELECTROMAGNETIC RADIATION OF SHORTER WAVELENGTH OR CORPUSCULAR RADIATION
    • H10F39/00—Integrated devices, or assemblies of multiple devices, comprising at least one element covered by group H10F30/00, e.g. radiation detectors comprising photodiode arrays
    • H10F39/80—Constructional details of image sensors
    • H10F39/806—Optical elements or arrangements associated with the image sensors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10F—INORGANIC SEMICONDUCTOR DEVICES SENSITIVE TO INFRARED RADIATION, LIGHT, ELECTROMAGNETIC RADIATION OF SHORTER WAVELENGTH OR CORPUSCULAR RADIATION
    • H10F39/00—Integrated devices, or assemblies of multiple devices, comprising at least one element covered by group H10F30/00, e.g. radiation detectors comprising photodiode arrays
    • H10F39/80—Constructional details of image sensors
    • H10F39/809—Constructional details of image sensors of hybrid image sensors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/0401—Bonding areas specifically adapted for bump connectors, e.g. under bump metallisation [UBM]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0556—Disposition
    • H01L2224/05571—Disposition the external layer being disposed in a recess of the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05617—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/05624—Aluminium [Al] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/14—Structure, shape, material or disposition of the bump connectors prior to the connecting process of a plurality of bump connectors
    • H01L2224/1451—Function
    • H01L2224/14515—Bump connectors having different functions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16135—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/16145—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16235—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a via metallisation of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/2612—Auxiliary members for layer connectors, e.g. spacers
    • H01L2224/26122—Auxiliary members for layer connectors, e.g. spacers being formed on the semiconductor or solid-state body to be connected
    • H01L2224/26145—Flow barriers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/2612—Auxiliary members for layer connectors, e.g. spacers
    • H01L2224/26152—Auxiliary members for layer connectors, e.g. spacers being formed on an item to be connected not being a semiconductor or solid-state body
    • H01L2224/26175—Flow barriers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/27—Manufacturing methods
    • H01L2224/27011—Involving a permanent auxiliary member, i.e. a member which is left at least partly in the finished device, e.g. coating, dummy feature
    • H01L2224/27013—Involving a permanent auxiliary member, i.e. a member which is left at least partly in the finished device, e.g. coating, dummy feature for holding or confining the layer connector, e.g. solder flow barrier
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/2901—Shape
    • H01L2224/29011—Shape comprising apertures or cavities
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/2902—Disposition
    • H01L2224/29034—Disposition the layer connector covering only portions of the surface to be connected
    • H01L2224/29035—Disposition the layer connector covering only portions of the surface to be connected covering only the peripheral area of the surface to be connected
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32135—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/32145—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/731—Location prior to the connecting process
    • H01L2224/73101—Location prior to the connecting process on the same surface
    • H01L2224/73103—Bump and layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/731—Location prior to the connecting process
    • H01L2224/73101—Location prior to the connecting process on the same surface
    • H01L2224/73103—Bump and layer connectors
    • H01L2224/73104—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/8119—Arrangement of the bump connectors prior to mounting
    • H01L2224/81191—Arrangement of the bump connectors prior to mounting wherein the bump connectors are disposed only on the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/8119—Arrangement of the bump connectors prior to mounting
    • H01L2224/81193—Arrangement of the bump connectors prior to mounting wherein the bump connectors are disposed on both the semiconductor or solid-state body and another item or body to be connected to the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/818—Bonding techniques
    • H01L2224/81801—Soldering or alloying
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/83009—Pre-treatment of the layer connector or the bonding area
    • H01L2224/83051—Forming additional members, e.g. dam structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/831—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector the layer connector being supplied to the parts to be connected in the bonding apparatus
    • H01L2224/83104—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector the layer connector being supplied to the parts to be connected in the bonding apparatus by applying pressure, e.g. by injection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8336—Bonding interfaces of the semiconductor or solid state body
    • H01L2224/83365—Shape, e.g. interlocking features
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/921—Connecting a surface with connectors of different types
    • H01L2224/9212—Sequential connecting processes
    • H01L2224/92122—Sequential connecting processes the first connecting process involving a bump connector
    • H01L2224/92125—Sequential connecting processes the first connecting process involving a bump connector the second connecting process involving a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same main group of the same subclass of class H10, e.g. assemblies of rectifier diodes
    • H01L2225/04—All the devices being of a type provided for in the same main group of the same subclass of class H10, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same main group of the same subclass of class H10
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06513—Bump or bump-like direct electrical connections between devices, e.g. flip-chip connection, solder bumps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same main group of the same subclass of class H10, e.g. assemblies of rectifier diodes
    • H01L2225/04—All the devices being of a type provided for in the same main group of the same subclass of class H10, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same main group of the same subclass of class H10
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06541—Conductive via connections through the device, e.g. vertical interconnects, through silicon via [TSV]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/0105—Tin [Sn]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/156—Material
    • H01L2924/15786—Material with a principal constituent of the material being a non metallic, non metalloid inorganic material
    • H01L2924/15788—Glasses, e.g. amorphous oxides, nitrides or fluorides

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Solid State Image Pick-Up Elements (AREA)
  • Transforming Light Signals Into Electric Signals (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)

Abstract

【課題】第１及び第２半導体チップ間のアンダーフィル樹脂層のアンダーフィル樹脂層のフィレットから放出される反応ガスによる電子回路部の汚染を防止できる半導体装置とその製造方法並びに電子機器を提供する。
【解決手段】一方の面に電子回路部（１１，１２）と第１接続部（アンダーバンプ膜２０）が形成された第１半導体チップ１０上に、一方の面に第２接続部（アンダーバンプ膜３２）が形成された第２半導体チップ３０がバンプ２４により接続されてマウントされ、第２半導体チップの外縁のうちの電子回路部の形成領域側の少なくとも一部において第１半導体チップと第２半導体チップの間隙を塞ぐダム２５が形成され、ダムにより第２半導体チップの外縁から電子回路部側へのはみ出しを防止されて第１半導体チップ及び第２半導体チップの間隙にアンダーフィル樹脂層２６が充填された構成とする。
【選択図】図１

Description

本発明は、半導体装置及びその製造方法並びに電子機器に関し、特に、固体撮像素子部などの電子回路部が設けられた第１半導体チップに第２半導体チップをマウントしてパッケージ化した半導体装置及びその製造方法並びにそれを有する電子機器に関する。
半導体装置の小型化や高機能化などを実現ため、単一パッケージ内に複数の半導体チップを積層して封止した、チップオンチップ（Ｃｈｉｐ ｏｎ Ｃｈｉｐ（ＣｏＣ））パッケージと称せられるパッケージ構造が実用化されている。
ＣｏＣパッケージは、例えばメモリ素子とプロセッサ素子とを積層した構造にも応用されており、ＳＩＰ（Ｓｙｓｔｅｍ ｉｎ Ｐａｃｋａｇｅ）型の半導体装置として実用化が進められている。
例えば、特許文献１のようにＣｏＣパッケージでＳＩＰを構成する場合、上下の半導体チップ間の接続には、主にフリップチップ接続の適用が検討されている。
ＣｏＣパッケージにおける半導体チップ間の接続にフリップチップ接続を適用する場合には、外部接続端子などを有する配線基板上に第１半導体チップ（下段側半導体チップ）がマウントされている。
第１半導体チップに対して第２半導体チップ（上段側半導体チップ）がフリップチップ接続されている。
すなわち、第１半導体チップの上面に設けられたバンプ電極と第２半導体チップの下面に設けられたバンプ電極とが接続されていることによって、第１及び第２半導体チップ間の電気的および機械的な接続がなされている。
さらに、第１及び第２半導体チップの隙間に、接続信頼性などを高めるためにアンダーフィル樹脂層が充填されている。
ＣｏＣパッケージの第１及び第２半導体チップの間隙にアンダーフィル樹脂層が充填される構造の場合、例えば特許文献２〜４などに、アンダーフィル樹脂層の流れ止めとなるダムを形成する技術が開示されている。
ダムは、第２半導体チップのマウント領域の周辺部において第１半導体チップに形成されたＡｌ電極などの電子回路部へのアンダーフィル樹脂層の流れ込みによる樹脂汚染を防ぐことを主とした目的としている。
ここで、上記の構成のＣｏＣパッケージにおいて、半導体チップの外周部に形成されたアンダーフィル樹脂層のフィレットから樹脂硬化反応時に反応ガスが放出される。
特許文献１〜４では、ＣｏＣパッケージの小型化を行うためにＡｌ電極などの電子回路部と上部半導体チップ間の距離を短縮する場合、上記のガスにより、Ａｌ電極などの電子回路部が汚染されてしまう。
この結果、ワイヤーボンディング不良や信頼性低下が発生してしまうので、ＣｏＣパッケージの小型化が困難となっている。
また、下部半導体チップに固体撮像素子部が形成されている場合、固体撮像素子部と上部半導体チップの間にダムが形成されていても、上記のアンダーフィル樹脂層のフィレットから放出される反応ガスにより撮像素子部が汚染され、撮像特性が低下してしまう。
また、ガラス基板などに再配線が形成され、固体撮像部が形成された半導体チップがフリップチップで接続した半導体装置が検討されている。
ここで、バンプ電極を保護している樹脂が固体撮像部の受光面を汚染しないように、バンプ電極と固体撮像部が形成された半導体チップ間にダムを形成する技術が検討されている。
しかしながら、特許文献５〜７などを参照すると、ガラス基板側のみに樹脂によるダムが形成された構成であり、固体撮像部が形成された半導体チップ側への密封性に課題がある。
また、本技術は本質的に積層される半導体チップまたは固体撮像部が形成された半導体チップの外周部分にしかバンプ電極を形成できない。
さらに、特許文献６〜７に開示された半導体装置では、Ａｌ電極側へダムが形成されておらず、Ａｌ電極の汚染が懸念される。
特開２００８−１９２８１５号公報 特開２００５−２７６８７９号公報 特開２００８−２５２０２７号公報 特開２００８−１２４１４０号公報 特開２００７−５３３１３１号公報 特開２００２−１１８２０７号公報 特開平０６−２０４４４２号公報
解決しようとする課題は、下部半導体チップに形成された電子回路部と上部半導体チップの距離を短縮すると、上部及び下部半導体チップ間のアンダーフィル樹脂層のフィレットから放出される反応ガスにより電子回路部が汚染されてしまうことである。
このため、上部半導体チップと下部半導体チップに形成された電子回路部の距離を短縮し、半導体装置の小型化及び高集積化が困難となっている。
本発明の半導体装置は、少なくとも一方の面に電子回路部が形成され、前記電子回路部の形成面と同一の面に第１接続部が形成された第１半導体チップと、一方の面に第２接続部が形成されており、前記第１接続部及び前記第２接続部とがバンプにより接続されて前記第１半導体チップ上にマウントされた第２半導体チップと、前記第２半導体チップの外縁のうちの前記電子回路部の形成領域側の少なくとも一部において、前記第１半導体チップと前記第２半導体チップの間隙を塞いで形成されたダムと、前記ダムにより前記第２半導体チップの外縁から前記電子回路部側へのはみ出しを防止されて、前記第１半導体チップ及び前記第２半導体チップの間隙に充填されたアンダーフィル樹脂層とを有する。
上記の本発明の半導体装置は、少なくとも一方の面に電子回路部が形成され、電子回路部の形成面と同一の面に第１接続部が形成された第１半導体チップ上に、一方の面に第２接続部が形成された第２半導体チップが、第１接続部及び第２接続部とにおいてバンプにより接続されてマウントされている。
ここで、第２半導体チップの外縁のうちの電子回路部の形成領域側の少なくとも一部において、第１半導体チップと第２半導体チップの間隙を塞ぐダムが形成されている。
ダムにより第２半導体チップの外縁から電子回路部側へのはみ出しを防止されて、第１半導体チップ及び第２半導体チップの間隙にアンダーフィル樹脂層が充填されている。
また、本発明の半導体装置の製造方法は、第１半導体チップの少なくとも一方の面に電子回路部を形成し、前記電子回路部の形成面と同一の面に第１接続部を形成する工程と、第２半導体チップの一方の面に第２接続部を形成する工程と、前記第１接続部及び前記第２接続部とをバンプにより接続して前記第１半導体チップ上に第２半導体チップをマウントする工程と、前記第２半導体チップの外縁のうちの前記電子回路部の形成領域側の少なくとも一部において、前記第１半導体チップと前記第２半導体チップの間隙を塞ぐダムを形成する工程と、前記ダムにより前記第２半導体チップの外縁から前記電子回路部側へのはみ出しを防止して、前記第１半導体チップ及び前記第２半導体チップの間隙に充填してアンダーフィル樹脂層を形成する工程とを有する。
上記の本発明の半導体装置の製造方法は、第１半導体チップの少なくとも一方の面に電子回路部を形成し、電子回路部の形成面と同一の面に第１接続部を形成する。
また、第２半導体チップの一方の面に第２接続部を形成する。
次に、第１接続部及び第２接続部とをバンプにより接続して第１半導体チップ上に第２半導体チップをマウントする。
上記において、第２半導体チップの外縁のうちの電子回路部の形成領域側の少なくとも一部において、第１半導体チップと第２半導体チップの間隙を塞ぐダムを形成する。
次に、ダムにより第２半導体チップの外縁から電子回路部側へのはみ出しを防止して、第１半導体チップ及び第２半導体チップの間隙に充填してアンダーフィル樹脂層を形成する。
また、本発明の電子機器は、固体撮像装置と、前記固体撮像装置の撮像部に入射光を導く光学系と、前記固体撮像装置の出力信号を処理する信号処理回路とを有し、前記固体撮像装置は、少なくとも一方の面に固体撮像部が形成され、前記固体撮像部の形成面と同一の面に第１接続部が形成された第１半導体チップと、一方の面に第２接続部が形成されており、前記第１接続部及び前記第２接続部とがバンプにより接続されて前記第１半導体チップ上にマウントされた第２半導体チップと、前記第２半導体チップの外縁のうちの前記固体撮像部の形成領域側の少なくとも一部において、前記第１半導体チップと前記第２半導体チップの間隙を塞いで形成されたダムと、前記ダムにより前記第２半導体チップの外縁から前記固体撮像部側へのはみ出しを防止されて、前記第１半導体チップ及び前記第２半導体チップの間隙に充填されたアンダーフィル樹脂層とを有する。
上記の本発明の電子機器は、固体撮像装置と、固体撮像装置の撮像部に入射光を導く光学系と、固体撮像装置の出力信号を処理する信号処理回路とを有する。
ここで、固体撮像装置は、少なくとも一方の面に固体撮像部が形成され、固体撮像部の形成面と同一の面に第１接続部が形成された第１半導体チップ上に、一方の面に第２接続部が形成された第２半導体チップが、第１接続部及び第２接続部とにおいてバンプにより接続されてマウントされている。また、第２半導体チップの外縁のうちの電子回路部の形成領域側の少なくとも一部において、第１半導体チップと第２半導体チップの間隙を塞ぐダムが形成されている。さらに、ダムにより第２半導体チップの外縁から電子回路部側へのはみ出しを防止されて、第１半導体チップ及び第２半導体チップの間隙にアンダーフィル樹脂層が充填されている。
本発明の半導体装置は、ダムにより、第１及び第２半導体チップ間のアンダーフィル樹脂層の第２半導体チップの外縁から電子回路部側へのはみ出しが防止されている。このため、アンダーフィル樹脂層のフィレットが電子回路部近傍には形成されておらず、フィレットから放出される反応ガスによる電子回路部の汚染が防止されている。
これにより、第１半導体チップに形成された電子回路部と第２半導体チップとの距離を短縮し、半導体装置の小型化及び高集積化が可能である。
本発明の半導体装置の製造方法は、ダムを形成して、第１及び第２半導体チップ間のアンダーフィル樹脂層の第２半導体チップの外縁から電子回路部側へのはみ出しを防止する。このため、アンダーフィル樹脂層のフィレットを電子回路部近傍には形成せず、フィレットから放出される反応ガスによる電子回路部の汚染を防止できる。
これにより、第１半導体チップに形成された電子回路部と第２半導体チップとの距離を短縮し、半導体装置の小型化及び高集積化が可能である。
本発明の電子機器は、電子機器を構成する固体撮像装置において、ダムにより、第１及び第２半導体チップ間のアンダーフィル樹脂層の第２半導体チップの外縁から電子回路部側へのはみ出しが防止されている。このため、アンダーフィル樹脂層のフィレットが電子回路部近傍には形成されておらず、フィレットから放出される反応ガスによる電子回路部の汚染が防止されている。
これにより、第１半導体チップに形成された電子回路部と第２半導体チップとの距離を短縮し、半導体装置の小型化及び高集積化が可能である。
図１（ａ）は本発明の第１実施形態に係る半導体装置の平面図であり、図１（ｂ）及び図１（ｃ）はそれぞれ図１（ａ）のＸ−Ｘ’及びＹ−Ｙ’における模式断面図である。 図２（ａ）は本発明の第１実施形態に係る第１半導体チップの平面図であり、図２（ｂ）及び図２（ｃ）はそれぞれ図２（ａ）のＸ−Ｘ’及びＹ−Ｙ’における模式断面図である。 図３（ａ）は本発明の第１実施形態に係る第２半導体チップの平面図であり、図３（ｂ）及び図３（ｃ）はそれぞれ図３（ａ）のＸ−Ｘ’及びＹ−Ｙ’における模式断面図である。 図４（ａ）は本発明の第１実施形態に係る半導体装置の製造工程を示す平面図であり、図４（ｂ）及び図４（ｃ）はそれぞれ図４（ａ）のＸ−Ｘ’及びＹ−Ｙ’における模式断面図である。 図５（ａ）は本発明の第１実施形態に係る半導体装置の製造工程を示す平面図であり、図５（ｂ）及び図５（ｃ）はそれぞれ図５（ａ）のＸ−Ｘ’及びＹ−Ｙ’における模式断面図である。 図６（ａ）は本発明の第１実施形態に係る半導体装置の製造工程を示す平面図であり、図６（ｂ）及び図６（ｃ）はそれぞれ図６（ａ）のＸ−Ｘ’及びＹ−Ｙ’における模式断面図である。 図７（ａ）は本発明の第２実施形態に係る半導体装置の平面図であり、図７（ｂ）及び図７（ｃ）はそれぞれ図７（ａ）のＸ−Ｘ’及びＹ−Ｙ’における模式断面図である。 図８（ａ）は本発明の第３実施形態に係る半導体装置の平面図であり、図８（ｂ）及び図８（ｃ）はそれぞれ図８（ａ）のＸ−Ｘ’及びＹ−Ｙ’における模式断面図である。 図９（ａ）及び図９（ｂ）は本発明の第４実施形態に係る半導体装置の製造工程を示す平面図であり、図１に示される半導体装置におけるＸ−Ｘ’及びＹ−Ｙ’に相当する模式断面図である。 図１０（ａ）は本発明の第５実施形態に係る半導体装置の平面図であり、図１０（ｂ）及び図１０（ｃ）はそれぞれ図１０（ａ）のＸ−Ｘ’及びＹ−Ｙ’における模式断面図である。 図１１（ａ）及び図１１（ｂ）は本発明の第５実施形態に係る半導体装置の製造工程を示す平面図であり、図１０に示される半導体装置におけるＸ−Ｘ’及びＹ−Ｙ’に相当する模式断面図である。 図１２は本発明の第６実施形態に係る電子機器の概略構成図である。
以下に、本発明の固体撮像装置及びその製造方法と設計方法並びに電子機器の実施の形態について、図面を参照して説明する。
尚、説明は以下の順序で行う。
１．第１実施形態（半導体装置の基本構成及び製造方法）
２．第２実施形態（電子回路部と第２半導体チップが隣接して形成されている構成）
３．第３実施形態（ダムが第２半導体チップの外縁に沿った形状に形成された構成）
４．第４実施形態（アンダーフィル樹脂層として樹脂フィルムを用いる製造方法）
５．第５実施形態（ダムが樹脂で形成されている構成）
６．第６実施形態（電子機器への適用）
＜第１実施形態＞
［半導体装置の構成］
図１（ａ）は本実施形態に係る半導体装置の平面図であり、図１（ｂ）及び図１（ｃ）はそれぞれ図１（ａ）のＸ−Ｘ’及びＹ−Ｙ’における模式断面図である。
第１半導体チップ１０の少なくとも一方の面に電子回路部が形成されている。
上記の電子回路部として、例えば固体撮像部１１が形成されている。
固体撮像部１１は、例えば、フォトダイオードが画素ごとに区分されて形成されており、フォトダイオードを含む画素がマトリクス状に配置されて受光面が構成されている。例えば、受光面上に、絶縁膜、カラーフィルタ及びオンチップレンズなどが必要に応じて形成されている。
また、電子回路部として、例えばパッド電極１２が形成されている。
パッド電極１２は例えばアルミニウムからなり、第１半導体チップ１０の表層近傍に埋め込まれており、パッド開口部１２ａにより一部が表面に露出されている。
また、電子回路部としては、例えばコンパレータやＤＡコンバータなどのその他の周辺回路部を含む構成であってもよい。
例えば、第１半導体チップ１０内に埋め込まれて、固体撮像部１１及びパッド電極１２などに接続する内部配線１３が形成されている。
第１半導体チップ１０には、電子回路部の形成面と同一の面に、第１接続部であるアンダーバンプ膜２０が形成されている。
一方、第２半導体チップ３０には配線３１などが形成されており、一方の面に第２接続部であるアンダーバンプ膜３２が形成されている。
アンダーバンプ膜２０及びアンダーバンプ膜３２とにおいてバンプ２４により接続されて、第２半導体チップ３０が第１半導体チップ１０上にマウントされている。
ここで、第２半導体チップ３０の外縁のうちの電子回路部の形成領域側の少なくとも一部において、第１半導体チップ１０と第２半導体チップ３０の間隙を塞ぐダム２５が形成されている。
また、本実施形態においては、第１半導体チップ１０側にアンダーバンプ膜２２が形成されており、第２半導体チップ３０側にアンダーバンプ膜３４が形成されている。アンダーバンプ膜２２及びアンダーバンプ膜３４とを接続するように上記のダム２５が形成されている。ダム２５は、バンプ２４を構成する導電層と同一の層により形成されている。第１半導体チップ１０と第２半導体チップ３０の間隙を塞ぐように形成された領域以外の領域では、第１半導体チップ１０上にバンプ２３が形成されており、ダム２５及びバンプ２３を合わせてリング状の形状となっている。
ダム２５により第２半導体チップ３０の外縁から電子回路部側へのアンダーフィル樹脂層２６のはみ出しを防止されて、第１半導体チップ１０及び第２半導体チップ３０の間隙にアンダーフィル樹脂層２６が充填されている。
本実施形態の半導体装置において、ダム２５が形成されていない第２半導体チップ３０の外周部にアンダーフィル樹脂層２６にフィレット２６ａが形成されている。
しかし、上記のダム２５により、第２半導体チップ３０の外縁から電子回路部側へのアンダーフィル樹脂層２６のはみ出しが防止されている。
例えば、フィレットからの反応ガスからの汚染を防止するには、フィレットと電子回路部の距離を２００μｍ以上確保することが重要となる。
本実施形態においては、アンダーフィル樹脂層２６のフィレットと固体撮像部及びパッド電極などの電子回路部との距離を、２００μｍ以上確保することが可能である。
従って、アンダーフィル樹脂層２６のフィレットから樹脂硬化反応時に放出される反応ガスによる電子回路部の汚染を防止することができる。
上記の実施形態においては、電子回路部として固体撮像部とパッド電極を有する構成を示したが、いずれか一方あるいはその他の反応ガスによる汚染を回避することが望ましい電子回路部が存在する場合に適用できる。
上記のように本実施形態では第２半導体チップの対向する２辺の隣接部にそれぞれ電子回路部が設けられている場合には、当該２辺においてダムが形成された構成とする。その他の１辺あるいは複数の辺側に電子回路部が設けられている場合には、当該辺にダムが形成された構成とすればよい。
ダム２５を構成する材料は、第１または第２半導体チップに形成されたバンプと同一の層で形成されていてもよく、異なる層であってもよい。例えば、Ｃｕ，Ａｎ，Ｔｉなどの金属、あるいはＳｎ，ＳｎＡｇ，ＳｎＡｇＣｕ，ＳｎＣｕ，ＡｕＳｎなどのはんだ材を用いることができる。
以上より、第２半導体チップとパッド電極または固体撮像部などの電子回路部との距離を接近させることができ、半導体装置の小型化が可能になる。
［半導体装置の製造方法］
次に、本実施形態に係る半導体装置の製造方法について、図２〜図６を参照して説明する。
図２（ａ）は本実施形態に係る第１半導体チップの平面図であり、図２（ｂ）及び図２（ｃ）はそれぞれ図２（ａ）のＸ−Ｘ’及びＹ−Ｙ’における模式断面図である。
第１半導体チップ１０の少なくとも一方の面に電子回路部を形成する。上記の電子回路部として、例えば固体撮像部１１を形成する。
固体撮像部１１は、例えば、フォトダイオードを画素ごとに区分されて形成し、フォトダイオードを含む画素をマトリクス状に配置して受光面を構成する。例えば、受光面上に、絶縁膜、カラーフィルタ及びオンチップレンズなどを必要に応じて形成する。
また、電子回路部として、例えばパッド電極１２を形成する。
パッド電極１２を例えばアルミニウムから形成し、第１半導体チップ１０の表層近傍に埋め込んで形成する。パッド電極１２の一部を露出させるようにパッド開口部１２ａを形成する。
また、電子回路部としては、例えばコンパレータやＤＡコンバータなどのその他の周辺回路部を含む構成で形成してもよい。
また、例えば、第１半導体チップ１０内に埋め込んで、固体撮像部１１及びパッド電極１２などに接続する内部配線１３を形成する。
第１半導体チップ１０の電子回路部の形成面と同一の面に、第１接続部であるアンダーバンプ膜２０を形成する。
また、ダムとなる領域を含んで、第２半導体チップのマウント領域の外周部にリング状の形状のアンダーバンプ膜２２を形成する。
上記のアンダーバンプ膜２０及びアンダーバンプ膜２２上に、はんだなどからなるバンプ２１及び２３をそれぞれ形成する。
バンプ２３は、上記のように第２半導体チップのマウント領域の外周部にリング状の形状で形成される。
図３（ａ）は本実施形態に係る第２半導体チップの平面図であり、図３（ｂ）及び図３（ｃ）はそれぞれ図３（ａ）のＸ−Ｘ’及びＹ−Ｙ’における模式断面図である。
第２半導体チップ３０には配線３１などを形成し、一方の面に第２接続部であるアンダーバンプ膜３２を形成する。
また、ダムとなる領域である第２半導体チップの外縁の２辺において線状の形状のアンダーバンプ膜３４を形成する。
上記のアンダーバンプ膜３２及びアンダーバンプ膜３４上に、はんだなどからなるバンプ３３及び３５をそれぞれ形成する。
バンプ３５は、上記のように第２半導体チップの外縁の２辺において線状の形状で形成される。
図４（ａ）は本実施形態に係る半導体装置の製造工程を示す平面図であり、図４（ｂ）及び図４（ｃ）はそれぞれ図４（ａ）のＸ−Ｘ’及びＹ−Ｙ’における模式断面図である。
コレット４０などを適宜用いて、上記の第１半導体チップ１０のバンプ２１及びバンプ２３と、第２半導体チップ３０のバンプ３３及びバンプ３５とを位置あわせして、第２半導体チップ３０を第１半導体チップ１０上にマウントする。
図５（ａ）は本実施形態に係る半導体装置の製造工程を示す平面図であり、図５（ｂ）及び図５（ｃ）はそれぞれ図５（ａ）のＸ−Ｘ’及びＹ−Ｙ’における模式断面図である。
ボンディングヘッド４１などを適宜用いて、はんだ融点以下で圧接により表面酸化膜に破壊点を発生させ、はんだ溶融温度まで加熱後、Ｘ、Ｙ方向への振幅動作によりはんだ同士を接続させ、バンプ２１とバンプ３３を一体化したバンプ２４とする。
上記と同時に、ダムとなる領域においてはバンプ２３とバンプ３５を一体化したダム２５とする。
上記のように本実施形態では第２半導体チップの対向する２辺の隣接部にそれぞれ電子回路部が設けられている場合には、当該２辺においてダムを形成する。その他の１辺あるいは複数の辺側に電子回路部が設けられている場合には、当該辺にダムを形成する。
また、はんだからなるバンプの接続にはフラックスを事前に塗布しても問題はない。尚、ダムとなるバンプ２３とバンプ３５は、それぞれ第１半導体チップ１０のバンプ２１及び第２半導体チップ３０のバンプ３３と同時に形成しても別々に形成しても良い。
図６（ａ）は本実施形態に係る半導体装置の製造工程を示す平面図であり、図６（ｂ）及び図６（ｃ）はそれぞれ図６（ａ）のＸ−Ｘ’及びＹ−Ｙ’における模式断面図である。
ダム２５により第２半導体チップ３０の外縁から固体撮像部１１及びパッド電極１２などの電子回路部側へのはみ出しを防止して、第１半導体チップ１０及び第２半導体チップ３０の間隙に充填してアンダーフィル樹脂層２６を形成する。
例えばディスペンサ２６ｄを用いて、アンダーフィル樹脂層となる液状の樹脂を第１半導体チップ１０及び第２半導体チップ３０の間隙に注入する。
上記の樹脂の充填において、第１半導体チップ１０及び第２半導体チップ３０の間隙から空気が逃げる通路を確保するため、例えば樹脂注入口と空気の出口を形成することが望ましい。
上記のように本実施形態では第２半導体チップの対向する２辺の隣接部にそれぞれ電子回路部が設けられている。上記の除く辺の一方が樹脂の注入口となり、他方の辺が空気の出口となっている。
上記のように樹脂を第１半導体チップ１０及び第２半導体チップ３０の間隙にアンダーフィル樹脂層２６を形成した後、熱硬化処理を行う。
上記の熱硬化処置において、アンダーフィル樹脂層２６のフィレットから反応ガスが放出される。
本実施形態の半導体装置の製造方法において、上記のダム２５により、第２半導体チップ３０の外縁から電子回路部側へのアンダーフィル樹脂層２６のはみ出しが防止されている。
アンダーフィル樹脂層２６のフィレットと固体撮像部及びパッド電極などの電子回路部との距離を、２００μｍ以上確保することが可能である。
従って、アンダーフィル樹脂層２６のフィレットから樹脂硬化反応時に放出される反応ガスによる電子回路部の汚染を防止することができる。
以上より、本実施形態の半導体装置の製造方法においては、第２半導体チップとパッド電極または固体撮像部などの電子回路部との距離を接近させることができ、半導体装置の小型化が可能になる。
＜第２実施形態＞
［半導体装置の構成］
図７（ａ）は本実施形態に係る半導体装置の平面図であり、図７（ｂ）及び図７（ｃ）はそれぞれ図７（ａ）のＸ−Ｘ’及びＹ−Ｙ’における模式断面図である。
積層された第２半導体チップの外周のうち、ダム２５により、第２半導体チップ３０の外縁から電子回路部側へのアンダーフィル樹脂層２６のはみ出しが防止された領域では、アンダーフィル樹脂層６のフィレットが形成されない。
本実施形態においては、ダム２５が形成された領域において、パッド電極や固体撮像部などの電子回路部と第２半導体チップとが隣接したレイアウトとなっている。ここで、隣接とは、電子回路部と第２半導体チップとの距離が０またはその近傍であることを示す。
上記を除いて、第１実施形態と同様の構成である。
上記のダム２５が形成されていない領域ではフィレットが形成されているが、電子回路部に臨む辺において全てダムが形成されているので、フィレットと電子回路部間の距離として最も近い部分でも２００μｍ以上の十分な距離を確保できる。
従って、アンダーフィル樹脂層２６のフィレットから樹脂硬化反応時に放出される反応ガスによる電子回路部の汚染を防止することができる。
以上より、第２半導体チップとパッド電極または固体撮像部などの電子回路部との距離を接近させることができ、半導体装置の小型化が可能になる。
＜第３実施形態＞
［半導体装置の構成］
図８（ａ）は本実施形態に係る半導体装置の平面図であり、図８（ｂ）及び図８（ｃ）はそれぞれ図８（ａ）のＸ−Ｘ’及びＹ−Ｙ’における模式断面図である。
ダムが第２半導体チップの外縁に沿った形状に形成されている。即ち、本実施形態においては、固体撮像部１１が第２半導体チップ３０の領域に近くレイアウトされた部分において、ダムを構成する第１半導体チップ１０側のリング形状のバンプ２３に凹状部２７が形成されている。
パッド電極１２や固体撮像部１１などの電子回路部が第２半導体チップ３０の近傍に存在し、その長さが第２半導体チップ３０の側壁の長さよりも短い場合、電子回路部に接近している部分のみにダムが形成されていればよい。
上記を除いて、第１実施形態と同様の構成である。
本実施形態の半導体装置において、ダム２５が形成されていない第２半導体チップ３０の外周部にアンダーフィル樹脂層２６にフィレット２６ａが形成されている。
しかし、上記のダム２５により、第２半導体チップ３０の外縁から電子回路部側へのアンダーフィル樹脂層２６のはみ出しが防止されている。
本実施形態においては、アンダーフィル樹脂層２６のフィレットと固体撮像部及びパッド電極などの電子回路部との距離として２００μｍ以上の十分な距離を確保できる。
従って、アンダーフィル樹脂層２６のフィレットから樹脂硬化反応時に放出される反応ガスによる電子回路部の汚染を防止することができる。
以上より、第２半導体チップとパッド電極または固体撮像部などの電子回路部との距離を接近させることができ、半導体装置の小型化が可能になる。
以上のように、ダムの形成領域が電子回路部近傍のみであっても、上記の効果を享受できる。
＜第４実施形態＞
［半導体装置の製造方法］
図９（ａ）及び図９（ｂ）は本実施形態に係る半導体装置の製造工程を示す平面図であり、図１に示される半導体装置におけるＸ−Ｘ’及びＹ−Ｙ’に相当する模式断面図である。
アンダーフィル樹脂層を形成する際に、第２半導体チップ３０にフィルム状のアンダーフィル樹脂層２６ｆを形成しておき、第１半導体チップ１０のバンプ接続と同時にアンダーフィル樹脂層となる樹脂の充填を行ってもよい。
あるいは、第１半導体チップ１０にフィルム状のアンダーフィル樹脂層２６ｆを形成しておき、第２半導体チップ３０のバンプ接続と同時にアンダーフィル樹脂層となる樹脂の充填を行ってもよい。
図９（ａ）及び図９（ｂ）に示すように、フィルム状のアンダーフィル樹脂層２６ｆは圧力がかけられて第１半導体チップ１０と第２半導体チップ３０の空隙を充填し、余剰分は空隙の外部に排出される。従って余剰分が排出できる樹脂の出口となる部分を予め設けておくことが重要である。
上記のように本実施形態では第２半導体チップの対向する２辺の隣接部にそれぞれ電子回路部が設けられている。上記の除く２辺の領域が樹脂の出口となっている。
上記を除いて、第１実施形態と同様の構成である。
本実施形態の半導体装置の製造方法において、上記のダム２５により、第２半導体チップ３０の外縁から電子回路部側へのアンダーフィル樹脂層２６のはみ出しが防止されている。
アンダーフィル樹脂層２６のフィレットと固体撮像部及びパッド電極などの電子回路部との距離を、２００μｍ以上確保することが可能である。
従って、アンダーフィル樹脂層２６のフィレットから樹脂硬化反応時に放出される反応ガスによる電子回路部の汚染を防止することができる。
以上より、本実施形態の半導体装置の製造方法においては、第２半導体チップとパッド電極または固体撮像部などの電子回路部との距離を接近させることができ、半導体装置の小型化が可能になる。
＜第５実施形態＞
［半導体装置の構成］
図１０（ａ）は本実施形態に係る半導体装置の平面図であり、図１０（ｂ）及び図１０（ｃ）はそれぞれ図１０（ａ）のＸ−Ｘ’及びＹ−Ｙ’における模式断面図である。
第２半導体チップ３０の外縁から電子回路部側へのアンダーフィル樹脂層２６のはみ出しを防止するダムは、樹脂材料でもよい。樹脂材料の具体的な例としては、エポキシ樹脂、アクリル樹脂などの光感光性硬化樹脂または熱硬化樹脂である。
即ち、本実施形態においては、第１半導体チップ１０側において、アンダーバンプ膜２２及びバンプ２３の代わりに樹脂層２３ｒが形成されている。
第２半導体チップ３０側において、アンダーバンプ膜３４及びバンプ３５の代わりに樹脂層３５ｒが形成されている。
さらに、第２半導体チップ３０の電子回路部側の周辺部において、上記の樹脂層２３ｒと樹脂層３５ｒが密着して樹脂からなるダム２５ｒが形成されている。
上記を除いて、第１実施形態と同様の構成である。
本実施形態の半導体装置において、ダム２５ｒが形成されていない第２半導体チップ３０の外周部にアンダーフィル樹脂層２６にフィレット２６ａが形成されている。
しかし、上記のダム２５ｒにより、第２半導体チップ３０の外縁から電子回路部側へのアンダーフィル樹脂層２６のはみ出しが防止されている。
本実施形態においては、アンダーフィル樹脂層２６のフィレットと固体撮像部及びパッド電極などの電子回路部との距離として２００μｍ以上の十分な距離を確保できる。
従って、アンダーフィル樹脂層２６のフィレットから樹脂硬化反応時に放出される反応ガスによる電子回路部の汚染を防止することができる。
以上より、第２半導体チップとパッド電極または固体撮像部などの電子回路部との距離を接近させることができ、半導体装置の小型化が可能になる。
［半導体装置の製造方法］
図１１（ａ）及び図１１（ｂ）は本実施形態に係る半導体装置の製造工程を示す平面図であり、図１０に示される半導体装置におけるＸ−Ｘ’及びＹ−Ｙ’に相当する模式断面図である。
本実施形態においては、第１半導体チップ１０側において、アンダーバンプ膜２２及びバンプ２３の代わりに樹脂層２３ｒをパターン形成する。
また、第２半導体チップ３０側において、アンダーバンプ膜３４及びバンプ３５の代わりに樹脂層３５ｒをパターン形成する。
樹脂のパターン形成方法としては、樹脂材料をフィルムラミネート、またはスピンコーティングなどで成膜し、フォトリソグラフィー工程などにより行うことができる。
樹脂層２３ｒ及び樹脂層３５ｒとしては、例えば、エポキシ樹脂、アクリル樹脂などの光感光性硬化樹脂または熱硬化樹脂を用いることができる。
次に、第２半導体チップ３０の電子回路部側の周辺部において、上記の樹脂層２３ｒと樹脂層３５ｒが密着して樹脂からなるダム２５ｒを形成する。
バンプの接続時の加熱、または別途キュアを行い、樹脂層２３ｒと第１半導体チップ１０間、樹脂層３５ｒと第２半導体チップ３０間、樹脂層２３ｒと樹脂層３５ｒ間の密着を行う。
上記を除いて、第１実施形態と同様の構成である。
本実施形態の半導体装置の製造方法において、上記のダム２５により、第２半導体チップ３０の外縁から電子回路部側へのアンダーフィル樹脂層２６のはみ出しが防止されている。
アンダーフィル樹脂層２６のフィレットと固体撮像部及びパッド電極などの電子回路部との距離を、２００μｍ以上確保することが可能である。
従って、アンダーフィル樹脂層２６のフィレットから樹脂硬化反応時に放出される反応ガスによる電子回路部の汚染を防止することができる。
以上より、本実施形態の半導体装置の製造方法においては、第２半導体チップとパッド電極または固体撮像部などの電子回路部との距離を接近させることができ、半導体装置の小型化が可能になる。
＜第６実施形態＞
［電子機器への適用］
図１２は、本実施形態に係る電子機器である電子機器の概略構成図である。本実施形態に係る電子機器は、静止画撮影または動画撮影可能なビデオ電子機器の例である。
本実施形態に係る電子機器は、イメージセンサ（固体撮像素子部を有する半導体装置）５０と、光学系５１と、信号処理回路５３などを有する。
本実施形態において、上記のイメージセンサ５０として、上記の各実施形態に係る固体撮像素子部を有する半導体装置が組み込まれている。
光学系５１は、被写体からの像光（入射光）をイメージセンサ５０の撮像面上に結像させる。これによりイメージセンサ５０内に一定期間当該信号電荷が蓄積される。蓄積された信号電荷は出力信号Ｖｏｕｔとして取り出される。
シャッタ装置は、イメージセンサ５０への光照射期間及び遮光期間を制御する。
画像処理部は、イメージセンサ５０の転送動作及びシャッタ装置のシャッタ動作を制御する駆動信号を供給する。画像処理部から供給される駆動信号（タイミング信号）により、イメージセンサ５０の信号転送を行なう。信号処理回路５３は、イメージセンサ５０の出力信号Ｖｏｕｔに対して種々の信号処理を施して映像信号として出力する。信号処理が行われた映像信号は、メモリなどの記憶媒体に記憶され、あるいはモニタに出力される。
また、本発明は、半導体装置に設けられる固体撮像素子部は可視光の入射光量の分布を検知して画像として撮像する固体撮像素子部への適用に限らない。
赤外線やＸ線、あるいは粒子などの入射量の分布を画像として撮像する固体撮像部、広義の意味として圧力や静電容量などの他の物理量の分布を検知して画像として撮像する指紋検出センサなどの固体撮像部全般に対して適用可能である。
また、本発明は、デジタルスチル電子機器やビデオ電子機器、携帯電話機などの撮像機能を有する電子機器などに適用可能である。
ビデオ電子機器やデジタルスチル電子機器、さらには携帯電話機などのモバイル機器向け電子機器モジュールなどである固体撮像素子部を有する半導体装置として、その固体撮像素子部を有する半導体装置として上記のイメージセンサ５０を用いることができる。
本発明は上記の説明に限定されない。
例えば、電子回路部としては、パッド電極及び固体撮像部について説明しているが、その他の電子回路部に適用できる。
固体撮像部としては、ＣＭＯＳイメージセンサやＣＣＤイメージセンサなど種々のセンサに適用できる。
その他、本発明の要旨を逸脱しない範囲で、種々の変更が可能である。
１０…第１半導体チップ、１１…固体撮像部、１２…パッド電極、１２ａ…パッド開口部、１３…内部配線、２０…アンダーバンプ膜、２１…バンプ、２２…アンダーバンプ膜、２３…バンプ、２３ｒ…樹脂層、２４…バンプ、２５…ダム、２５ｒ…ダム、２６…アンダーフィル樹脂層、２６ａ…フィレット、２６ｄ…ディスペンサ、２６ｆ…フィルム状のアンダーフィル樹脂層、２７…凹状部、３０…第２半導体チップ、３１…配線、３２…アンダーバンプ膜、３３…バンプ、３４…アンダーバンプ膜、３５…バンプ、３５ｒ…樹脂層、５０…イメージセンサ、５１…光学系、５３…信号処理回路

Claims (16)

  1. 少なくとも一方の面に電子回路部が形成され、前記電子回路部の形成面と同一の面に第１接続部が形成された第１半導体チップと、
    一方の面に第２接続部が形成されており、前記第１接続部及び前記第２接続部とがバンプにより接続されて前記第１半導体チップ上にマウントされた第２半導体チップと、
    前記第２半導体チップの外縁のうちの前記電子回路部の形成領域側の少なくとも一部において、前記第１半導体チップと前記第２半導体チップの間隙を塞いで形成されたダムと、
    前記ダムにより前記第２半導体チップの外縁から前記電子回路部側へのはみ出しを防止されて、前記第１半導体チップ及び前記第２半導体チップの間隙に充填されたアンダーフィル樹脂層と
    を有する半導体装置。
  2. 前記ダムが前記バンプを構成する導電層と同一の層により形成されている
    請求項１に記載の半導体装置。
  3. 前記ダムが樹脂で形成されている
    請求項１に記載の半導体装置。
  4. 前記電子回路部がパッド電極である
    請求項１に記載の半導体装置。
  5. 前記電子回路部が固体撮像部である
    請求項１に記載の半導体装置。
  6. 前記電子回路部と前記第２半導体チップが隣接して形成されている
    請求項１に記載の半導体装置。
  7. 前記ダムが前記第２半導体チップの外縁に沿った形状に形成されている
    請求項１に記載の半導体装置。
  8. 第１半導体チップの少なくとも一方の面に電子回路部を形成し、前記電子回路部の形成面と同一の面に第１接続部を形成する工程と、
    第２半導体チップの一方の面に第２接続部を形成する工程と、
    前記第１接続部及び前記第２接続部とをバンプにより接続して前記第１半導体チップ上に第２半導体チップをマウントする工程と、
    前記第２半導体チップの外縁のうちの前記電子回路部の形成領域側の少なくとも一部において、前記第１半導体チップと前記第２半導体チップの間隙を塞ぐダムを形成する工程と、
    前記ダムにより前記第２半導体チップの外縁から前記電子回路部側へのはみ出しを防止して、前記第１半導体チップ及び前記第２半導体チップの間隙に充填してアンダーフィル樹脂層を形成する工程と
    を有する半導体装置の製造方法。
  9. 前記ダムを形成する工程において、前記バンプを構成する導電層と同一の層により前記ダムを形成する
    請求項８に記載の半導体装置の製造方法。
  10. 前記ダムを形成する工程において、樹脂で前記ダムを形成する
    請求項８に記載の半導体装置の製造方法。
  11. 第１半導体チップの少なくとも一方の面に電子回路部を形成する工程において、前記電子回路部としてパッド電極を形成する
    請求項８に記載の半導体装置の製造方法。
  12. 第１半導体チップの少なくとも一方の面に電子回路部を形成する工程において、前記電子回路部として固体撮像部を形成する
    請求項８に記載の半導体装置の製造方法。
  13. 前記第２半導体チップをマウントする工程において、前記電子回路部に隣接して前記第２半導体チップをマウントする
    請求項８に記載の半導体装置の製造方法。
  14. 前記ダムを形成する工程において、前記第２半導体チップの外縁に沿った形状になるように形成する
    請求項８に記載の半導体装置の製造方法。
  15. 前記アンダーフィル樹脂層を形成する工程において、前記第２半導体チップの第２接続部の形成面側に樹脂フィルムを貼り付け、前記第２半導体チップを前記第１半導体チップにマウントすることで前記アンダーフィル樹脂層とする
    請求項８に記載の半導体装置の製造方法。
  16. 固体撮像装置と、
    前記固体撮像装置の撮像部に入射光を導く光学系と、
    前記固体撮像装置の出力信号を処理する信号処理回路と
    を有し、
    前記固体撮像装置は、
    少なくとも一方の面に固体撮像部が形成され、前記固体撮像部の形成面と同一の面に第１接続部が形成された第１半導体チップと、
    一方の面に第２接続部が形成されており、前記第１接続部及び前記第２接続部とがバンプにより接続されて前記第１半導体チップ上にマウントされた第２半導体チップと、
    前記第２半導体チップの外縁のうちの前記固体撮像部の形成領域側の少なくとも一部において、前記第１半導体チップと前記第２半導体チップの間隙を塞いで形成されたダムと、
    前記ダムにより前記第２半導体チップの外縁から前記固体撮像部側へのはみ出しを防止されて、前記第１半導体チップ及び前記第２半導体チップの間隙に充填されたアンダーフィル樹脂層と
    を有する
    電子機器。
JP2010111910A 2010-05-14 2010-05-14 半導体装置及びその製造方法並びに電子機器 Pending JP2011243612A (ja)

Priority Applications (9)

Application Number Priority Date Filing Date Title
JP2010111910A JP2011243612A (ja) 2010-05-14 2010-05-14 半導体装置及びその製造方法並びに電子機器
TW100112831A TWI499025B (zh) 2010-05-14 2011-04-13 半導體裝置及其製造方法與電子裝置
US13/086,830 US8773583B2 (en) 2010-05-14 2011-04-14 Semiconductor device, method for manufacturing the same, and electronic device
KR1020110041377A KR20110126040A (ko) 2010-05-14 2011-05-02 반도체 장치 및 그 제조 방법 및 전자 기기
CN201110117484.4A CN102244068B (zh) 2010-05-14 2011-05-06 半导体器件、半导体器件制造方法以及电子装置
US14/297,779 US9275922B2 (en) 2010-05-14 2014-06-06 Semiconductor device, method for manufacturing the same, and electronic device
US15/010,992 US9691805B2 (en) 2010-05-14 2016-01-29 Semiconductor device, method for manufacturing the same, and electronic device
US15/630,783 US10026770B2 (en) 2010-05-14 2017-06-22 Semiconductor device, method for manufacturing the same, and electronic device
KR1020180024291A KR101902731B1 (ko) 2010-05-14 2018-02-28 반도체 장치 및 그 제조 방법 및 전자 기기

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2010111910A JP2011243612A (ja) 2010-05-14 2010-05-14 半導体装置及びその製造方法並びに電子機器

Publications (1)

Publication Number Publication Date
JP2011243612A true JP2011243612A (ja) 2011-12-01

Family

ID=44911483

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2010111910A Pending JP2011243612A (ja) 2010-05-14 2010-05-14 半導体装置及びその製造方法並びに電子機器

Country Status (5)

Country Link
US (4) US8773583B2 (ja)
JP (1) JP2011243612A (ja)
KR (2) KR20110126040A (ja)
CN (1) CN102244068B (ja)
TW (1) TWI499025B (ja)

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2014083746A1 (ja) * 2012-11-29 2014-06-05 パナソニック株式会社 光学装置および光学装置の製造方法
WO2014083750A1 (ja) * 2012-11-30 2014-06-05 パナソニック株式会社 光学装置及びその製造方法
JP2015023163A (ja) * 2013-07-19 2015-02-02 ソニー株式会社 固体撮像装置および固体撮像装置の製造方法。
WO2015056430A1 (ja) * 2013-10-16 2015-04-23 パナソニック株式会社 半導体装置
JP2016163011A (ja) * 2015-03-05 2016-09-05 ソニー株式会社 半導体装置および製造方法、並びに電子機器
JP2016171297A (ja) * 2015-03-12 2016-09-23 ソニー株式会社 固体撮像装置および製造方法、並びに電子機器
KR20170057229A (ko) * 2014-09-11 2017-05-24 소니 세미컨덕터 솔루션즈 가부시키가이샤 고체 촬상 소자, 촬상 장치, 전자 기기 및 반도체 장치
JP2023181216A (ja) * 2019-02-26 2023-12-21 浜松ホトニクス株式会社 光検出装置の製造方法

Families Citing this family (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2014064837A1 (ja) * 2012-10-26 2014-05-01 オリンパス株式会社 固体撮像装置、撮像装置および信号読み出し方法
JP5799973B2 (ja) * 2013-04-15 2015-10-28 株式会社村田製作所 セラミック多層配線基板およびこれを備えるモジュール
US9368458B2 (en) 2013-07-10 2016-06-14 Taiwan Semiconductor Manufacturing Company, Ltd. Die-on-interposer assembly with dam structure and method of manufacturing the same
US10020236B2 (en) * 2014-03-14 2018-07-10 Taiwan Semiconductar Manufacturing Campany Dam for three-dimensional integrated circuit
CN104505393A (zh) * 2014-09-16 2015-04-08 华天科技（昆山）电子有限公司 背照式影像传感器三维堆叠封装结构及封装工艺
US9508660B2 (en) * 2015-02-10 2016-11-29 Intel Corporation Microelectronic die having chamfered corners
JP6432737B2 (ja) 2015-03-04 2018-12-05 セイコーエプソン株式会社 Ｍｅｍｓデバイス、ヘッド及び液体噴射装置
CN107025481B (zh) * 2016-02-02 2021-08-20 上海伯乐电子有限公司 柔性印制电路板及应用其的智能卡模块和智能卡
US11676929B2 (en) 2016-10-21 2023-06-13 Sony Semiconductor Solutions Corporation Electronic substrate and electronic apparatus
WO2018074581A1 (ja) * 2016-10-21 2018-04-26 ソニーセミコンダクタソリューションズ株式会社 電子基板、および電子装置
JP7236807B2 (ja) * 2018-01-25 2023-03-10 浜松ホトニクス株式会社 半導体装置、及び半導体装置の製造方法
JP7353121B2 (ja) * 2019-10-08 2023-09-29 キヤノン株式会社 半導体装置および機器
US11862550B2 (en) 2021-09-30 2024-01-02 Advanced Semiconductor Engineering, Inc. Electronic package structure and method of manufacturing the same

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004228106A (ja) * 2003-01-20 2004-08-12 Nec Kansai Ltd 半導体装置
JP2005116628A (ja) * 2003-10-03 2005-04-28 Matsushita Electric Ind Co Ltd 固体撮像装置およびその製造方法
JP2006216670A (ja) * 2005-02-02 2006-08-17 Kyocera Chemical Corp 光学的電子装置
JP2008124161A (ja) * 2006-11-10 2008-05-29 Misuzu Kogyo:Kk 電子装置収納パッケージ、および電子装置収納パッケージの製造方法

Family Cites Families (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2522039B2 (ja) * 1989-04-12 1996-08-07 日本電気株式会社 フィルムキャリヤ型半導体装置
JPH06204442A (ja) 1993-01-07 1994-07-22 Matsushita Electron Corp 固体撮像装置およびその製造方法
JP3367272B2 (ja) * 1994-05-16 2003-01-14 株式会社日立製作所 リードフレーム及び半導体装置
KR100343432B1 (ko) 2000-07-24 2002-07-11 한신혁 반도체 패키지 및 그 패키지 방법
JP3544970B2 (ja) * 2002-09-30 2004-07-21 沖電気工業株式会社 Ｃｏｆテープキャリア、半導体素子、半導体装置
KR100568223B1 (ko) * 2003-06-18 2006-04-07 삼성전자주식회사 고체 촬상용 반도체 장치
JP4415717B2 (ja) 2004-03-23 2010-02-17 ソニー株式会社 半導体装置及びその製造方法
US7122874B2 (en) * 2004-04-12 2006-10-17 Optopac, Inc. Electronic package having a sealing structure on predetermined area, and the method thereof
JP4349232B2 (ja) * 2004-07-30 2009-10-21 ソニー株式会社 半導体モジュール及びｍｏｓ型固体撮像装置
KR100892935B1 (ko) * 2005-12-14 2009-04-09 신꼬오덴기 고교 가부시키가이샤 칩 내장 기판 및 칩 내장 기판의 제조방법
JP2008103571A (ja) * 2006-10-19 2008-05-01 Toshiba Corp 半導体装置及びその製造方法
JP5331303B2 (ja) 2006-11-09 2013-10-30 ルネサスエレクトロニクス株式会社 半導体装置の製造方法
JP4435187B2 (ja) 2007-02-05 2010-03-17 株式会社東芝 積層型半導体装置
JP4441545B2 (ja) * 2007-03-30 2010-03-31 Ｏｋｉセミコンダクタ株式会社 半導体装置
TW200941677A (en) * 2008-03-27 2009-10-01 Phoenix Prec Technology Corp Package substrate and fabrication method thereof
KR20100108109A (ko) * 2009-03-27 2010-10-06 삼성전자주식회사 이미지 센서 및 그 제조 방법
US8227288B2 (en) * 2009-03-30 2012-07-24 Taiwan Semiconductor Manufacturing Company, Ltd. Image sensor and method of fabricating same

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004228106A (ja) * 2003-01-20 2004-08-12 Nec Kansai Ltd 半導体装置
JP2005116628A (ja) * 2003-10-03 2005-04-28 Matsushita Electric Ind Co Ltd 固体撮像装置およびその製造方法
JP2006216670A (ja) * 2005-02-02 2006-08-17 Kyocera Chemical Corp 光学的電子装置
JP2008124161A (ja) * 2006-11-10 2008-05-29 Misuzu Kogyo:Kk 電子装置収納パッケージ、および電子装置収納パッケージの製造方法

Cited By (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2014083746A1 (ja) * 2012-11-29 2014-06-05 パナソニック株式会社 光学装置および光学装置の製造方法
WO2014083750A1 (ja) * 2012-11-30 2014-06-05 パナソニック株式会社 光学装置及びその製造方法
US9502455B2 (en) 2012-11-30 2016-11-22 Panasonic Corporation Optical apparatus having resin encased stacked optical and semiconductor devices
JPWO2014083750A1 (ja) * 2012-11-30 2017-01-05 パナソニック株式会社 光学装置及びその製造方法
JP2015023163A (ja) * 2013-07-19 2015-02-02 ソニー株式会社 固体撮像装置および固体撮像装置の製造方法。
WO2015056430A1 (ja) * 2013-10-16 2015-04-23 パナソニック株式会社 半導体装置
KR20170057229A (ko) * 2014-09-11 2017-05-24 소니 세미컨덕터 솔루션즈 가부시키가이샤 고체 촬상 소자, 촬상 장치, 전자 기기 및 반도체 장치
KR102497353B1 (ko) * 2014-09-11 2023-02-08 소니 세미컨덕터 솔루션즈 가부시키가이샤 고체 촬상 소자, 촬상 장치, 전자 기기 및 반도체 장치
JPWO2016039173A1 (ja) * 2014-09-11 2017-07-06 ソニーセミコンダクタソリューションズ株式会社 固体撮像素子、撮像装置、電子機器、および半導体装置
JP2016163011A (ja) * 2015-03-05 2016-09-05 ソニー株式会社 半導体装置および製造方法、並びに電子機器
KR20170124526A (ko) 2015-03-05 2017-11-10 소니 주식회사 반도체 장치 및 제조 방법 및 전자 기기
US10199419B2 (en) 2015-03-05 2019-02-05 Sony Corporation Semiconductor device and manufacturing method, and electronic appliance
WO2016139914A1 (en) 2015-03-05 2016-09-09 Sony Corporation Semiconductor device and manufacturing method, and electronic appliance
KR20230054494A (ko) 2015-03-05 2023-04-24 소니그룹주식회사 반도체 장치 및 제조 방법 및 전자 기기
US11862656B2 (en) 2015-03-05 2024-01-02 Sony Group Corporation Semiconductor device and manufacturing method, and electronic appliance
JP2016171297A (ja) * 2015-03-12 2016-09-23 ソニー株式会社 固体撮像装置および製造方法、並びに電子機器
JP2023181216A (ja) * 2019-02-26 2023-12-21 浜松ホトニクス株式会社 光検出装置の製造方法
JP7692975B2 (ja) 2019-02-26 2025-06-16 浜松ホトニクス株式会社 光検出装置の製造方法

Also Published As

Publication number Publication date
US9691805B2 (en) 2017-06-27
US8773583B2 (en) 2014-07-08
TW201201343A (en) 2012-01-01
TWI499025B (zh) 2015-09-01
KR20110126040A (ko) 2011-11-22
CN102244068B (zh) 2015-07-22
US9275922B2 (en) 2016-03-01
US20170287968A1 (en) 2017-10-05
KR20180029209A (ko) 2018-03-20
US10026770B2 (en) 2018-07-17
US20110279717A1 (en) 2011-11-17
KR101902731B1 (ko) 2018-09-28
CN102244068A (zh) 2011-11-16
US20160163756A1 (en) 2016-06-09
US20140284749A1 (en) 2014-09-25

Similar Documents

Publication Publication Date Title
KR101902731B1 (ko) 반도체 장치 및 그 제조 방법 및 전자 기기
US11043436B2 (en) Semiconductor device, manufacturing method, imaging device, and electronic apparatus for enabling component mounting with high flatness
US7701044B2 (en) Chip package for image sensor and method of manufacturing the same
US7675131B2 (en) Flip-chip image sensor packages and methods of fabricating the same
US9716193B2 (en) Integrated optical sensor module
WO2017014072A1 (ja) 半導体装置およびその製造方法、並びに電子機器
JP7372256B2 (ja) 固体撮像装置および電子機器
JP7444850B2 (ja) 半導体装置、撮像装置および半導体装置の製造方法
US10109660B2 (en) Laminated semiconductor device
KR20050116760A (ko) 이미지 센서용 패키지
KR102396490B1 (ko) 반도체 칩을 포함하는 카메라 패키징 장치
KR102396489B1 (ko) 카메라 패키징 장치
CN118380443A (zh) 图像传感器封装
JP2007027452A (ja) 固体撮像素子モジュール及び固体撮像素子モジュールの製造方法
JP2003007990A (ja) 固体撮像装置
JP2011096952A (ja) 回路装置およびその製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20130328

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20140210

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20140218

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20140414

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20141111