JP2011233610A

JP2011233610A - 半導体装置

Info

Publication number: JP2011233610A
Application number: JP2010100541A
Authority: JP
Inventors: Tomoko Goi; 智子五井
Original assignee: Elpida Memory Inc
Current assignee: Micron Memory Japan Ltd
Priority date: 2010-04-26
Filing date: 2010-04-26
Publication date: 2011-11-17

Abstract

【課題】半導体装置の薄型化と、それに伴う反りの発生を抑制する半導体装置を提供する。
【解決手段】半導体装置１０は、半導体チップ１１と、配線基板１２と、封止樹脂１５を備える。配線基板は、半導体チップが搭載される半導体チップ搭載面に第１のソルダレジストが設けられている。封止樹脂は、半導体チップ搭載面に搭載された半導体チップを封止する。半導体チップ搭載面の半導体チップが搭載される領域は、第１のソルダレジストが設けられていない非被覆領域としてある。
【選択図】図１

Description

本発明は、半導体装置に関し、特に、その表裏面にソルダレジストが設けられた配線基板を用いるパッケージ構造の半導体装置に関する。

半導体装置のパッケージ構造として、小型薄型化に適したＢＧＡ（ボールグリッドアレイ）型が普及している。その構造は、半導体チップとそれを封止する封止樹脂を配線基板の一方の面側に搭載し、外部接続端子を他方の面側に搭載するものである。このような半導体装置に用いられる配線基板の一方の面及び他方の面の表面は、接続パッドやランド部等の電気的接続部を除いてソルダレジストにより被覆されている。

配線基板は、半導体装置の小型薄型化の要請に応えるため薄型化してきた。そのため、配線基板はその剛性が低下し、その一方の面側と他方の面側の構成（搭載物やソルダレジストの被覆率等）の違いによって反りが生じるようになってきた。このような配線基板の反りは、半導体装置の外部実装性を悪化させ、製品歩留まりを低下させてしまう。

従来、配線基板の反りを防止又は抑制する方法として、配線基板の一方の面側と他方の面側とに設けられるソルダレジストの被覆面積比率及び厚さ比率をそれぞれ一定の範囲内に収める方法（第１の方法）がある（例えば、特許文献１参照）。

また、配線基板の一方の面側と他方の面側に設けられるソルダレジストの厚さを同じにするとともに、被覆面領域を同じにする方法（第２の方法）がある（同じく、特許文献１参照）。

さらに、配線基板の表面と裏面に設けられたソルダレジストの厚みを調整するという方法もある（例えば、特許文献２参照）。

特開平９−１７２１０４号公報特開２００７−２４２６７４号公報

特許文献１に記載された第１及び第２の方法は、いずれも配線基板に搭載される半導体チップや封止樹脂の存在が全く考慮されていない。即ち、特許文献１に記載された方法は、配線基板単体の反りを抑制することを目的としている。このため、これらの方法は、半導体チップや封止樹脂が搭載された状態での配線基板の反り、即ち半導体装置全体の反りを十分に抑制することができないという問題点がある。

また、特許文献１に記載された第１の方法は、ソルダレジストの厚さ比率を３：１〜１．５：１の範囲にするものであるため、一面側のソルダレジストを適切な厚さに設定（可能な限り薄く）すると、他面側のソルダレジストをさらにその２／３〜１／３の厚さ（薄さ）にする必要があり、金属配線等により凹凸が形成されている面にソルダレジストを均一に形成することが困難あるいは不可能であるという問題点がある。逆に、他面側のソルダレジストを適切な厚さに設定すると、一面側のソルダレジストの厚さをその１．５倍から３倍の厚さにしければならず、薄型化を阻害し、また、線膨張係数が大きいソルダレジストの量が増加することにより、加熱冷却作業時に一時的に熱反り変化量が増加するという問題点がある。

なお、特許文献１に記載された第１の方法は、配線基板の両面に設けられるソルダレジストの被覆面積比率が、一方の面側ではボンディング部を露出させ、他方の面側ではランド部を露出させることから、１：１．３〜１：１．７になることを前提としている。特許文献１には、被覆面積比率を意図的に上記範囲内に収めることについての記載は見当たらない。

また、特許文献１に記載された第２の方法は、配線基板の一面と他面のソルダレジストによる被覆領域を互いに対応させるため、少なくとも一方の面では、必要以上に配線基板の表面を露出させることになってしまう。その結果、金属配線や、ランド部周辺の金属メッキ部の露出量が増加し、金属ハガレや傷がつく可能性が増大するという問題点がある。

一方、特許文献２に記載された方法は、配線基板上に搭載される電子部品の影響を考慮したものである。しかしながら、この方法は、複数の電子部品を搭載するような比較的大きな、剛性の高い配線基板に適用されるものであって、小型薄型化の進むＢＧＡパッケージ等に用いられる配線基板に適用できるものではない。たとえ、適用可能であるとしても、配線基板の一方の面に設けられソルダレジストの厚さを他方の面に設けられるソルダレジストよりも厚するという点で特許文献１に記載された第１の方法と共通し、薄型化を阻害する等の問題点がある。

発明者は、最近の半導体装置の小型薄型化により、半導体装置に生じる反りは、配線基板の一方の面と他方の面に設けられたソルダレジストに生じる伸縮量の差に起因するというよりも、半導体チップ及び封止樹脂と配線基板全体との伸縮量の差に起因することを見出した。このような反りは、特許文献１や２に記載されているような方法では防止又は抑制することはできない。

以上のことから、半導体装置の小型薄型化とそれに伴い発生する反りの発生防止又は抑制が求められている。

本発明の一実施の形態に係る半導体装置は、半導体チップと、前記半導体チップが搭載される半導体チップ搭載面に第１のソルダレジストが設けられている配線基板と、前記半導体チップ搭載面に搭載された前記半導体チップを封止する封止樹脂と、を備え、前記半導体チップ搭載面の前記半導体チップが搭載される領域を前記第１のソルダレジストが設けられていない非被覆領域としたことを特徴とする。

本発明によれば、配線基板の半導体チップが搭載される領域を第１のソルダレジストが設けられていない非被覆領域とした。これにより、配線基板に搭載された半導体チップの高さを、第１のソルダレジストの厚み分だけ低減でき、薄型化が可能になる。また、第１のソルダレジストの被覆面積が減少したことにより、反りを生じさせる力が減少し、反りを抑制することができる。こうして、本発明によれば、半導体装置の薄型化とそれによって生じる反りを抑制することができる。

本発明の第１の実施の形態に係る半導体装置の概略構成を示す断面図である。図１の破線Ａ内の拡大図である。図１の半導体装置に用いられる配線基板の第１の面を示す平面図である図１の半導体装置に用いられる配線基板の第２の面を示す平面図である。シミュレーションに用いたモデルを示す断面図である。シミュレーション結果を示すグラフである。

以下、図面を参照して本発明の実施の形態について詳細に説明する。

図１は、本発明の第１の実施の形態に係る半導体装置１０の概略構成を示す断面図である。また、図２は、図１の破線Ａ内の拡大図である。ここでは、半導体装置としてＢＧＡ（ボールグリッドアレイ）型パッケージ構造の半導体装置を例示するが、ＬＧＡ（ランドグリッドアレイ）型やＭＣＰ（マルチチップパッケージ）等の他の半導体装置にも本発明は適用可能である。

図示の半導体装置１０は、半導体チップ１１、配線基板１２、絶縁性接着剤１３、ボンディングワイヤ１４、封止樹脂（レジン）１５及び外部接続端子１６を備えている。

半導体チップ１１は、略長方形の一対の表裏面を有する薄い板状の形状を有している。表裏面の一方の面（図１及び図２において上側の面、ここでは表面とする）は、少なくとも一つの半導体素子（図示せず）と複数の電極パッド１１１が形成された回路形成面１１２である。

配線基板１２は、略長方形の一対の表裏面（第１の面及び第２の面）を有する薄い板状の、例えば、ガラスエポキシ基板である。表裏面の一方（ここでは、第１の面とする）は、半導体チップ１１を搭載する半導体チップ搭載面であり、他方（ここでは、第２の面とする）は、外部接続端子１６を搭載する外部接続端子搭載面である。なお、配線基板１２の平面形状は、半導体チップ１１の表面形状よりも大きい。

配線基板１２は、基板コア部１２１と、その表裏面にそれぞれ形成された接続配線層１２２，１２３と、これら接続配線層１２２，１２３のそれぞれの少なくとも一部を被覆する第１及び第２のソルダレジスト（絶縁膜）１２４，１２５を有している。なお、ここでは、基板コア部１２１の表裏面にそれぞれ接続配線層１２２，１２３を有する配線基板１２を例示するが、３層以上の接続配線層と絶縁層とが交互に積層された多層配線基板であってもよい。

接続配線層１２２，１２３は、例えばＡｕやＣｕからなる金属メッキ部であって、所定の形状、例えばパッド形状や配線形状、にパターン化されている。また、基板コア部１２１の裏面側（図１及び図２において下側）に形成された接続配線層１２３には、複数のランド部１２６が例えば金属メッキにより配列形成されている。基板コア部１２１の表面側（図１及び図２において上側）に形成された接続配線層１２２の一部は、ボンディングワイヤ１４を接続固定する接続パッド部１２７を構成する。こらら接続パッド部１２７とランド部１２６とは、一対一に対応する。即ち、接続配線層１２２と１２３とは、各ランド部１２６と対応する接続パッド部１２７とを電気的に接続するように、基板コア部１２１を貫いて形成された複数の貫通ビア１２８によって互いに接続されている。

第１及び第２のソルダレジスト１２４，１２５は、絶縁性を確保するとともに、金属メッキ部のハガレ強度を向上させ、さらには傷や汚れを防止するために設けられている。配線基板１２の第１の面側（図１及び図２において上側）に形成された第１のソルダレジスト１２４は、半導体チップ１１を搭載する半導体チップ搭載領域と接続パッド部１２７を露出させる領域とを除く領域に形成されている。また、配線基板１２の第２の面側（図１及び図２において下側）に形成された第２のソルダレジスト１２５は、ランド部１２６が形成された領域以外の領域に形成されている。これら、第１及び第２のソルダレジスト１２４，１２５は、同一材料を用いて、同一の厚さに形成されてよい。

絶縁性接着剤１３は、例えば、固形シート状のＤＡＦ（ダイアッタチフィルム）である。絶縁性接着剤１３は、配線基板１２の第１の面側に規定される半導体チップ搭載領域に設けられる。この半導体チップ搭載領域は、上述のように第１のソルダレジストが設けらていない非被覆領域である。絶縁性接着剤１３は、加熱等により硬化して、半導体チップ１１を配線基板１２に接着固定する。なお、半導体チップ１１は、回路形成面１１２を配線基板１２とは反対の方向へ向け、回路形成面１１２の反対側の面、すなわち裏面１１３を配線基板１２に向ける、いわゆるフェースアップの状態で、配線基板１２の半導体チップ搭載領域に搭載される。

ボンディングワイヤ１４は、導電性金属、例えばＡｕからなり、半導体チップ１１の電極パッド１１１と配線基板１２の接続パッド部１２７との間を電気的に接続する。前述のように、接続パッド部１２７は、ランド部１２６と一対一に対応しているので、このボンディングワイヤ１４による接続により、各電極パッド１１１は対応するランド部１２６に電気的に接続される。

封止樹脂１５は、例えばエポキシ樹脂等からなり、半導体チップ１１をボンディングワイヤ１４とともに封止する。封止樹脂１５は、半導体装置の外形厚みが配線基板１２の外周端部まで均一となるように形成されている。換言すると、封止樹脂１５は、配線基板１２の縁に一致する外周面を有し、かつ配線基板１２の厚み方向の高さが一様（均一）になるように形成されている。

外部接続端子１６は、例えば、半田ボールである。外部接続端子１６は、ランド部１２６にそれぞれ設けられ、半導体チップ１１の電極パッド１１１と一対一に対応する。

次に、図３及び図４を参照して、配線基板１２に設けられる第１及び第２ののソルダレジスト１２４，１２５についてさらに説明する。

図３は半導体装置１０に用いられる配線基板１２の第１の面（半導体チップ搭載面）の平面図である。図示のように、配線基板１２の第１の面に設けられるソルダレジスト１２４は、半導体チップ１１を搭載する半導体チップ搭載領域２０１と接続パッド部１２７を露出させる接続パッド周辺領域２０２とを除く領域に形成されている。このソルダレジスト１２４の形成は、例えば、配線基板１２の第１の面側の全面に感光性のソルダレジスト膜を形成し、露光及び現像を行うことにより、半導体チップ搭載領域２０１及び接続パッド周辺領域２０２のソルダレジスト膜を除去することにより行うことができる。

半導体チップ搭載領域２０１の形状と大きさは、半導体チップ１１の裏面と同一であることが望ましい。しかしながら、製造精度や、作業の精度及び作業の容易性等を考慮して、半導体チップ搭載領域２０１の大きさを半導体チップ１１の裏面の大きさ（図３に破線で示す）よりわずかに大きくしてもよい。その程度は、チップ搭載作業に用いられる機器の位置合わせ及び搭載精度による最大誤差と同程度（例えば、＋０．１ｍｍ）とすることができる。いずれにしても、半導体チップ１１が、半導体チップ搭載領域２０１を規定するソルダレジスト１２４の内周縁に重なることなく半導体チップ搭載領域２０１内に搭載できればよい。

なお、接続パッド周辺領域２０２については、公知の構造（例えば、特許文献１の図６）なのでその説明を省略する。

絶縁性接着剤１３としてＤＡＦを用いる場合、ＤＡＦの形状と大きさもまた、半導体チップ１１の裏面と同一であることが望ましい。しかしながら、製造精度や作業精度等を考慮して、ＤＡＦの大きさを半導体チップ１１の裏面の大きさよりわずかに小さくしてもよい。その程度は、作業に用いられる機器の位置合わせ精度による最大誤差と同程度（例えば、０．１ｍｍ）とすることができる。また、ＤＡＦの厚さ（接着剤又は樹脂の量）は、半導体チップ１１の搭載後の加熱硬化時に変形又は流動して、半導体チップ搭載領域２０１に露出する接続配線層１２２による表面の凹凸を吸収し、また、半導体チップ１１とその周囲のソルダレジスト１２４との隙間に浸透し充填される程度とする。少なくとも、余分な接着剤が半導体チップ１１とソルダレジスト１２４の隙間から溢れて、電極パッド１１１や接続パッド部１２７を覆うことがないように調整する。

上記構成により、半導体チップ１１（及び絶縁性接着剤１３）をソルダレジスト１２４と重ねることなく半導体チップ搭載領域２０１に搭載することができる。この構成では、半導体チップ１１の直下には、ソルダレジスト１２４が存在しない。それゆえ、半導体装置１０の厚さ（高さ）を、公知構造の半導体装置より、ソルダレジスト１２４の厚さに相当する分だけ薄くすることができる。

また、半導体チップ搭載領域２０１の周囲には、ソルダレジスト１２４が存在しているので、封止樹脂１５による封止を行う際、公知の構造と同様に、封止樹脂１５と配線基板１２との間に十分な密着性を確保でき、耐湿性についても問題は生じない。

なお、絶縁性接着剤１３としては、ＤＡＦに限らず、例えば低温でも粘度と流動性を持つ液状接着剤であるダイボンディングペーストを利用することができる。液状接着剤は、ＤＡＦに比べ、配線基板１２の表面の凸凹による隙間や半導体チップ１１と周辺のソルダレジスト１２４の隙間に浸透し易く、量の調整が容易で、しかも安価である。

図４は配線基板１２の第２の面に設けられたソルダレジスト１２５の被覆領域を示す平面図である。ただし、図４におけるランド部１２６は、図３の接続パッド部１２７と一対一で対応するものではない。

図４に示すように、ソルダレジスト１２５は、配線基板１２の第２の面のランド部１２６以外のほぼ全面を被覆している。この構造は、公知の構造と同様であり、ソルダレジスト１２５による金属配線のハガレや傷の防止効果は公知の構造と何ら変わらない。

次に、半導体装置１０に生じる反りについて説明する。

一般に、ソルダレジストの線膨張係数αは、配線基板１２の基板コア部１２１や封止樹脂１５等の他の部材のそれよりも大きく、加熱冷却時の伸長収縮が他の部材よりも大きい。このため、ソルダレジストが他の部材と密着していると反りが生じるおそれがある。配線基板１２についても、その第１の面と第２の面の両面に第１及び第２のソルダレジスト１２４，１２５が設けられているため、反りが生じるおそれがある。しかしながら、配線基板１２は、最近の薄型化により、配線基板１２字体に生じる反りよりも全体の伸長収縮のほうが封止樹脂１５に与える影響が大きくなってきた。つまり、配線基板１２における第１のソルダレジスト１２４と第２のソルダレジスト１２５の被覆面積比率や厚さ比率は半導体装置１０の反りにあまり影響を与えず、配線基板１２全体としての伸長収縮が半導体装置１０に反りをもたらすようになってきた。即ち、第１及び第２のソルダレジスト１２４，１２５の総量が多いほど、加熱冷却時に半導体装置１０に反りを生じさせる可能性が高く、第１及び第２のソルダレジスト１２４，１２５の総量を低減することが半導体装置１０の反り低減に寄与する。

本実施の形態では、図３及び図４から明らかなように、半導体チップ搭載領域２０１をソルダレジスト１２４により被覆されていない非被覆領域とすることで、ソルダレジスト１２４，１２５の総量を低減する。非被覆領域である半導体チップ搭載領域２０１を半導体チップ１１の直下の領域（あるいはそれよりわずかに大きい領域）に限定することで、その領域にソルダレジスト１２４が設けられていないことによる種々の不都合の発生を防止する。

以下、シミュレーションに基づき、半導体装置１０の反りが抑制されることについて説明する。なお、半導体装置１０に生じる反りは、第１及び第２のソルダレジスト１２４，１２５だけでなく、他の構成部材の配置や構造、各部材のガラス転移温度やヤング率などの物性値、加熱条件などにも依存する。シミュレーションはこれらの点について考慮した上で行った。

まず、半導体装置１０を図５に示すようにモデル化した。半導体装置１０と異なる点は、ボンディングワイヤ１４が存在しない点、配線基板１２の第１の面側において接続パッド周辺領域２０２にも第１のソルダレジスト１２４が設けられている点、及び配線基板１２の第２の面側においてランド部１２６が存在せず全面にソルダレジスト１２５が設けられている点である。また、絶縁性接着剤１３はＤＡＦであるとした。

主な部位の寸法の一例を表１に示す。これらの各部位の寸法は、ＰｏＰ（パッケージオンパッケージ）積層用の薄型パッケージを参考にしたものである。

また、各部の素材の主な物性値の一例を表２に示す。表２において、線膨張係数α１は、ガラス転移温度Ｔｇよりも低い温度での代表的な値、α２はＴｇよりも高い温度での代表的な値である。なお、表に記載されていない物性値、例えば、基板コア部１２１のヤング率等もシミュレーションに用いた。

表２に示すように、ソルダレジストの線膨張係数は６０〜１３０ｐｐｍ程度、ガラス転移温度は１００℃程度であり、封止樹脂（レジン）や基板コア部に比べて、線膨張係数は大きく、ガラス転移温度は低い。加熱による伸長収縮は特定温度における熱膨張係数が大きい素材ほど大きく発生するため、ソルダレジストはレジンや基板コア部より熱による伸長収縮が大きく、ソルダレジストが他の部材と隣接していれば収縮差による反りが発生する。従って線膨張係数が大きいソルダレジストの総量（厚さや被覆面積）を少なくすれば熱による反りの発生量を抑えられると考えられる。但し、ソルダレジストを被覆する目的は、絶縁性を確保し、ランドや接続配線を形成する金属メッキ部のハガレ強度を向上し傷や汚れの防止を図るためであるため、ソルダレジストの総量を削減することにより不具合が発生しないような配慮が必要になる。本実施の形態では、半導体チップの直下の領域（半導体チップ搭載領域）にソルダレジストの非被覆領域を限定することでソルダレジストの総量低減による不具合の発生を防止する。

上記モデルに対して、有限要素法を用いる応力解析ツールにより半導体装置に発生する反り量をシミュレーションした。温度条件は、モールドベーク作業後の冷却温度変化を想定して、１７５℃から２５℃まで下降させた。反り量は、半導体装置の上面において、左右両端を結ぶ直線に対して中心部表面が上下に変化した量（図の上方向が＋）とした。なお、本シミュレーションでは、初期状態における反りの有無は無視し、１７５℃における反り量を基準（＝０）として反り量を求めた。

モデルにおける配線基板１２の第１のソルダレジスト１２４の被覆状態を変更してシミュレーションした結果を表３に示す。

表３におけるソルダレジストの量の比率は、第２のソルダレジスト１２５の量に対する第１のソルダレジスト１２４の量の比とした。基本構造は、厚さの等しい第１及び第２のソルダレジスト１２４及び１２５を全面に形成したもの（Ｎｏ．２）である。

表３に示すように、基本構造（Ｎｏ．２）では、反り量が７２μｍのプラス反り（中央が凸状）になっている。これは、表１から理解されるように、配線基板１２（第１のソルダレジスト１２４から第２のソルダレジスト１２５まで）の厚さｄ２が０．１４ｍｍと半導体装置１０全体の厚さｄ１＝０．３８ｍｍの３７％しか無く、半導体装置１０の下側に偏っているため、冷却時の収縮が半導体装置１０の下側に集中するためである。

図６は、表３のシミュレーション結果をグラフに表したものである。

図６のグラフから理解されるように、配線基板１２の第１のソルダレジスト１２４の量が多ければ反りが増加し、第１のソルダレジスト１２４の量が少なければ減少する傾向にある。そして、本実施の形態に係る構造（Ｎｏ．４）の反り量は９μｍであり、基本構造（Ｎｏ．２）の反り量７２μｍに比べて大幅に低減している。

また、グラフ上のＮｏ．４のポイントの左右を見ると、半導体チップ搭載領域２０１の５０％以上がソルダレジストに被覆されていない非被覆領域であれば、半導体チップ搭載領域２０１の全域を非被覆領域とした場合と同等の反り低減効果が得られる。また、非被覆領域をわずかに半導体チップ搭載領域２０１よりも広くしても、同様に反り低減効果が見込まれる。

なお、グラフでは、ソルダレジスト量の減少に伴い反り量が一様に（一次関数的に）減少していない。例えば、Ｎｏ．３やＮｏ．５のポイントは、想定される一次関数直線から大きくずれている。これは、シミュレーションモデルの構造が、半導体チップとＤＡＦを中央部に配置したものであるからだと考えられる。即ち、半導体チップ、ＤＡＦ及び封止樹脂が、中央部から周辺部まで均一に配置されておらず、半導体チップ及びＤＡＦは中央部に偏って配置され、また封止樹脂は中央部で薄く周辺部で厚くなっているからであると考えられる。

以上のシミュレーション結果から、配線基板１２の第１のソルダレジスト１２４の量を低減することで半導体装置１０の反りを低減することができることがわかる。

以上のように、本実施の形態によれば、半導体装置の薄型化と、製造時の加熱冷却により発生する反りの低減とを両立することができる。そして、反りの低減に伴い、歩留まりの改善、製品信頼性の向上、外部実装性の向上が実現できる。

以上本発明について実施の形態に即して説明したが、本発明は上記実施の形態に限定されず、種々の変形、変更が可能である。即ち、表裏両面にソルダレジストが設けられた配線基板と、配線基板の一方の面に半導体チップが搭載され封止樹脂により封止されている構造を有する半導体装置であれば、本発明は適用可能である。そのような半導体装置としては、ＬＧＡ（ランドグリッドアレイ）型やＭＣＰ（マルチチップパッケージ）型等の半導体装置がある。

１０半導体装置
１１半導体チップ
１２配線基板
１３絶縁性接着剤
１４ボンディングワイヤ
１５封止樹脂
１６外部接続端子
１１１電極パッド
１１２回路形成面
１１３裏面
１２１基板コア部
１２２，１２３接続配線層
１２４第１のソルダレジスト
１２５第２のソルダレジスト
１２６ランド部
１２７接続パッド部
１２８貫通ビア
２０１半導体チップ搭載領域
２０２接続パッド周辺領域

Claims

半導体チップと、
前記半導体チップが搭載される半導体チップ搭載面に第１のソルダレジストが設けられている配線基板と、
前記半導体チップ搭載面に搭載された前記半導体チップを封止する封止樹脂と、
を備え、
前記半導体チップ搭載面の前記半導体チップが搭載される領域を前記第１のソルダレジストが設けられていない非被覆領域としたことを特徴とする半導体装置。
前記非被覆領域の大きさは、前記半導体チップの前記配線基板に対向する面と同一か又はわずかに大きいことを特徴とする請求項１に記載の半導体装置。
前記半導体チップの前記配線基板に対向する面は、回路形成面の反対側の面であることを特徴とする請求項２に記載の半導体装置。
前記半導体チップは、絶縁性接着剤を用いて前記半導体チップ搭載面に接着されていることを特徴とする請求項３に記載の半導体装置。
前記半導体チップは、前記第１のソルダレジストと重なることなく、前記絶縁性接着剤を用いて前記半導体チップ搭載面に接着されていることを特徴とする請求項４に記載の半導体装置。
前記第１のソルダレジストは、前記半導体チップ搭載面の前記半導体チップが搭載される領域と接続パッド部を露出させる領域を除く領域に設けられていることを特徴とする請求項１乃至５のいずれか一項に記載の半導体装置。
前記配線基板の前記半導体チップ搭載面の反対側の面には、接続ランド部を形成する領域を除く領域に、第２のソルダレジストが設けられていることを特徴とする請求項６に記載の半導体装置。
前記第２のソルダレジストは、前記第１のソルダレジストと同一の材料を用いて、同一の厚さとなるように設けられていることを特徴とする請求項７に記載の半導体装置。
前記封止樹脂は、前記配線基板の縁に一致する外周面を有し、かつ前記配線基板の厚み方向に一様な高さを持つように形成されていることを特徴とする請求項１乃至８のいずれか一項に記載の半導体装置。