JP2011222686A - Spiral type inductor and semiconductor device - Google Patents
Spiral type inductor and semiconductor device Download PDFInfo
- Publication number
- JP2011222686A JP2011222686A JP2010089279A JP2010089279A JP2011222686A JP 2011222686 A JP2011222686 A JP 2011222686A JP 2010089279 A JP2010089279 A JP 2010089279A JP 2010089279 A JP2010089279 A JP 2010089279A JP 2011222686 A JP2011222686 A JP 2011222686A
- Authority
- JP
- Japan
- Prior art keywords
- inductor
- spiral
- layer
- shielding layer
- spiral coil
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 55
- 239000000758 substrate Substances 0.000 claims abstract description 33
- 239000010410 layer Substances 0.000 claims description 117
- 239000000696 magnetic material Substances 0.000 claims description 27
- 239000011241 protective layer Substances 0.000 claims description 27
- 239000000853 adhesive Substances 0.000 abstract description 18
- 230000001070 adhesive effect Effects 0.000 abstract description 18
- 238000010897 surface acoustic wave method Methods 0.000 description 36
- 238000000034 method Methods 0.000 description 13
- 230000015572 biosynthetic process Effects 0.000 description 12
- 238000004519 manufacturing process Methods 0.000 description 12
- 239000000463 material Substances 0.000 description 11
- 229920001721 polyimide Polymers 0.000 description 10
- 230000008878 coupling Effects 0.000 description 9
- 238000010168 coupling process Methods 0.000 description 9
- 238000005859 coupling reaction Methods 0.000 description 9
- 238000002161 passivation Methods 0.000 description 9
- 230000004048 modification Effects 0.000 description 8
- 238000012986 modification Methods 0.000 description 8
- 239000011347 resin Substances 0.000 description 8
- 229920005989 resin Polymers 0.000 description 8
- 229910000679 solder Inorganic materials 0.000 description 7
- 239000004642 Polyimide Substances 0.000 description 6
- 238000007747 plating Methods 0.000 description 6
- 238000007639 printing Methods 0.000 description 6
- 230000001681 protective effect Effects 0.000 description 6
- 238000007650 screen-printing Methods 0.000 description 6
- 229910004298 SiO 2 Inorganic materials 0.000 description 5
- 230000008569 process Effects 0.000 description 5
- 238000004544 sputter deposition Methods 0.000 description 5
- 239000011248 coating agent Substances 0.000 description 4
- 238000000576 coating method Methods 0.000 description 4
- 238000010586 diagram Methods 0.000 description 4
- 239000009719 polyimide resin Substances 0.000 description 4
- 238000005530 etching Methods 0.000 description 3
- 238000002347 injection Methods 0.000 description 3
- 239000007924 injection Substances 0.000 description 3
- 229910052782 aluminium Inorganic materials 0.000 description 2
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 2
- 239000002131 composite material Substances 0.000 description 2
- 238000007641 inkjet printing Methods 0.000 description 2
- 229910000833 kovar Inorganic materials 0.000 description 2
- 230000000873 masking effect Effects 0.000 description 2
- 239000012299 nitrogen atmosphere Substances 0.000 description 2
- 238000000059 patterning Methods 0.000 description 2
- 230000002093 peripheral effect Effects 0.000 description 2
- 239000010453 quartz Substances 0.000 description 2
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N silicon dioxide Inorganic materials O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 2
- 238000003466 welding Methods 0.000 description 2
- WSMQKESQZFQMFW-UHFFFAOYSA-N 5-methyl-pyrazole-3-carboxylic acid Chemical compound CC1=CC(C(O)=O)=NN1 WSMQKESQZFQMFW-UHFFFAOYSA-N 0.000 description 1
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical compound [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 description 1
- -1 Tiw Inorganic materials 0.000 description 1
- 230000008901 benefit Effects 0.000 description 1
- 239000003990 capacitor Substances 0.000 description 1
- 230000008859 change Effects 0.000 description 1
- 239000004020 conductor Substances 0.000 description 1
- 229910052802 copper Inorganic materials 0.000 description 1
- 239000013078 crystal Substances 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 230000005684 electric field Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 238000010304 firing Methods 0.000 description 1
- 239000011521 glass Substances 0.000 description 1
- 229910052737 gold Inorganic materials 0.000 description 1
- GQYHUHYESMUTHG-UHFFFAOYSA-N lithium niobate Chemical compound [Li+].[O-][Nb](=O)=O GQYHUHYESMUTHG-UHFFFAOYSA-N 0.000 description 1
- 239000006247 magnetic powder Substances 0.000 description 1
- 239000007769 metal material Substances 0.000 description 1
- 239000003960 organic solvent Substances 0.000 description 1
- 230000010355 oscillation Effects 0.000 description 1
- 238000003825 pressing Methods 0.000 description 1
- 238000007789 sealing Methods 0.000 description 1
- 229910052709 silver Inorganic materials 0.000 description 1
- 239000002356 single layer Substances 0.000 description 1
- 229910052719 titanium Inorganic materials 0.000 description 1
- 229910052721 tungsten Inorganic materials 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
- H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
- H01L2224/45001—Core members of the connector
- H01L2224/45099—Material
- H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
- H01L2224/45117—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
- H01L2224/45124—Aluminium (Al) as principal constituent
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/30—Technical effects
- H01L2924/301—Electrical effects
- H01L2924/30107—Inductance
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/30—Technical effects
- H01L2924/301—Electrical effects
- H01L2924/3025—Electromagnetic shielding
Landscapes
- Coils Or Transformers For Communication (AREA)
- Semiconductor Integrated Circuits (AREA)
Abstract
Description
本発明は、特にＷＣＳＰ構造を応用したスパイラル型のインダクタ及び半導体装置に関し、インダクタのＬ値の特性変動に関するものである。 The present invention relates to a spiral type inductor and a semiconductor device, in particular, to which a WCSP structure is applied, and relates to fluctuations in the L value characteristic of the inductor.
近年半導体チップの回路形成面上に樹脂層を形成し、その上に配線を形成し、配線上に外部端子を形成したウエハレベルチップサイズパッケージ（ＷＣＳＰ）と呼ばれるパッケージが開発され、半導体デバイスの小型化・低背化に利用されている。 Recently, a package called a wafer level chip size package (WCSP) in which a resin layer is formed on a circuit formation surface of a semiconductor chip, wiring is formed thereon, and external terminals are formed on the wiring has been developed. It is used to reduce the height and height.
図７に従来技術に係るＷＣＳＰ構造１００を製造するための基本工程について示す。ＷＣＳＰ構造１００を製造するための基本工程は、まず（１）Ｓｉ等の半導体基板１０２上にＳｉＯ２やＳｉＮ等で保護膜１０４（パッシベーション膜）を積層し、（２）保護膜１０４の上にポリイミド等の絶縁樹脂層１０６をパターニングし、（３）絶縁樹脂層１０６上にＴｉＷ等を材料としたスパッタリングによりシード層１０８を積層し、（４）シード層１０８上にＣｕ等を材料としたスパッタリングにより配線の基層１１０を積層し、（５）配線１１４の配置に対応した位置において配線１１４を形成するためのメッキレジスト１１２をパターニングし、（６）Ｃｕ等を材料として配線の基層１１０上に電界メッキにより配線１１４を積層し、（７）メッキレジスト１１２を剥離して配線の基層１１０の露出した部分をエッチングにより除去し、（８）シード層１０８の露出した部分をエッチングにより除去し、（９）ポリイミド樹脂等を用いた絶縁樹脂層１１６（ソルダーレジスト層）を積層する。なお１層目の上に２層目を積層する場合は、（９）のソルダーレジスト層上において（３）から（９）までの工程を繰り返せばよい。 FIG. 7 shows a basic process for manufacturing the WCSP structure 100 according to the prior art. The basic steps for manufacturing the WCSP structure 100 are as follows: (1) a protective film 104 (passivation film) is laminated on a semiconductor substrate 102 such as Si with SiO 2 or SiN, and (2) on the protective film 104. The insulating resin layer 106 such as polyimide is patterned, (3) the seed layer 108 is laminated on the insulating resin layer 106 by sputtering using TiW or the like, and (4) sputtering using Cu or the like on the seed layer 108. (5) patterning a plating resist 112 for forming the wiring 114 at a position corresponding to the arrangement of the wiring 114, and (6) an electric field on the wiring base layer 110 using Cu or the like as a material. The wiring 114 is laminated by plating, and (7) the plating resist 112 is peeled off and the exposed portion of the wiring base layer 110 is etched. (8) The exposed portion of the seed layer 108 is removed by etching, and (9) an insulating resin layer 116 (solder resist layer) using polyimide resin or the like is laminated. When the second layer is laminated on the first layer, the steps (3) to (9) may be repeated on the solder resist layer (9).
図８に従来技術に係るＷＣＳＰ構造１００の一例を示す。ＷＣＳＰ構造１００は半導体チップ１１８の回路形成面１２０上に積層され、回路形成面１２０上の電極１２２を再配置して半導体チップ１１８を実装する実装基板（不図示）上の電極（不図示）との電気的接続を行うものである。ＷＣＳＰ構造１００は半導体チップ１１８の回路形成面１２０において、ＳｉＯ２やＳｉＮ等で形成され電極１２２を露出するようにパターニングされたパッシベーション層１２４、ポリイミド等で形成され電極１２２を露出するようにパターニングされた１層目の絶縁層１２６、Ｃｕ等の材料を用いてスパッタリング等により形成し回路形成面１２０上の電極１２２と接続する１層目の配線１２８、ポリイミド等で形成され１層目の配線の一部を露出するようにパターニングされた２層目の絶縁層１３０、１層目の配線１２８と電気的に接続し回路形成面１２０上の電極１２２の再配置を行う２層目の配線１３２、の順に積層される。またフェースダウンボンディングを行う場合は、２層目の配線１３２上の適当な位置に半田ボール１３４を接続し、また必要に応じて２層目の配線１３２を樹脂封止するためのソルダーレジスト層１３８を積層している。 FIG. 8 shows an example of a WCSP structure 100 according to the prior art. The WCSP structure 100 is stacked on the circuit forming surface 120 of the semiconductor chip 118, and electrodes (not shown) on a mounting substrate (not shown) on which the semiconductor chip 118 is mounted by rearranging the electrodes 122 on the circuit forming surface 120. The electrical connection is performed. The WCSP structure 100 is formed on the circuit forming surface 120 of the semiconductor chip 118 by a passivation layer 124 formed of SiO 2 or SiN and patterned so as to expose the electrode 122, and formed of polyimide or the like and patterned so as to expose the electrode 122. In addition, the first insulating layer 126, a first layer wiring 128 formed by sputtering or the like using a material such as Cu and connected to the electrode 122 on the circuit formation surface 120, a first layer wiring formed of polyimide or the like A second-layer wiring 132 that is electrically connected to the second-layer insulating layer 130 and the first-layer wiring 128 that are patterned so as to expose a part thereof, and rearranges the electrodes 122 on the circuit formation surface 120; Are stacked in this order. When face-down bonding is performed, a solder ball 134 is connected to an appropriate position on the second-layer wiring 132 and, if necessary, a solder resist layer 138 for resin-sealing the second-layer wiring 132. Are stacked.
ここで、２層目の絶縁層１３０を形成する場合は、１層目の配線１２８の一部を露出させるようにパターニングし、２層目の絶縁層１３０に凹部１３０ａを形成する。そして２層目の配線１３２を形成すると同時に、凹部１３０ａの内壁に形成され１層目の配線１２８及び２層目の配線１３２に接続する貫通配線１３６を形成している。 Here, in the case of forming the second insulating layer 130, patterning is performed so as to expose a part of the first wiring 128, and the recess 130 a is formed in the second insulating layer 130. At the same time as forming the second layer wiring 132, the first layer wiring 128 and the through wiring 136 connected to the second layer wiring 132 are formed on the inner wall of the recess 130a.
このような構成を有することにより、回路形成面１２０上の電極１２２は、１層目の配線１２８、貫通配線１３６、２層目の配線１３２（半田ボール１３４）を介して、実装基板上の電極（不図示）の配置に対応した再配置を行いつつ実装基板上の電極（不図示）と電気的に接続することができる。 With this configuration, the electrode 122 on the circuit formation surface 120 is connected to the electrode on the mounting substrate via the first layer wiring 128, the through wiring 136, and the second layer wiring 132 (solder ball 134). It can be electrically connected to an electrode (not shown) on the mounting substrate while rearranging corresponding to the arrangement (not shown).
このようなＷＣＳＰ構造の技術を応用して基板上にインダクタを形成した受動素子チップがある。特許文献１にはスパイラル型のインダクタの構造の半導体装置が開示されている。特許文献１の半導体装置は、ＩＣ素子の回路形成面に絶縁層を形成し、その上にスパイラル状のアンテナを形成している。アンテナの外側端部に入出力端子を形成し、内側の端部は開放させている。 There is a passive element chip in which an inductor is formed on a substrate by applying such WCSP structure technology. Patent Document 1 discloses a semiconductor device having a spiral inductor structure. In the semiconductor device of Patent Document 1, an insulating layer is formed on a circuit formation surface of an IC element, and a spiral antenna is formed thereon. Input / output terminals are formed at the outer end of the antenna, and the inner end is open.
前述のインダクタを形成した受動素子チップに弾性表面波（ＳＡＷ：Ｓｕｒｆａｃｅ Ａｃｏｕｓｔｉｃ Ｗａｖｅ）素子を実装する場合、発振器の小型化及びＳＡＷ素子の振動特性を良くする要請のため、図９に示すようなスパイラル型のインダクタ２００上にＳＡＷ素子２０２を実装している。このときＳＡＷ素子２０２の実装に用いる接着材２０４として量産性に適し、実装の信頼性の高いＡｇペーストを用いている。 When a surface acoustic wave (SAW) element is mounted on the passive element chip on which the inductor is formed, a spiral as shown in FIG. 9 is required to reduce the size of the oscillator and improve the vibration characteristics of the SAW element. A SAW element 202 is mounted on a type inductor 200. At this time, an Ag paste suitable for mass production and having high mounting reliability is used as the adhesive 204 used for mounting the SAW element 202.
しかしながら、上記図９に示すような接着材２０４にＡｇペーストを用いてＳＡＷ素子を実装する場合、Ａｇペーストを塗布手段によってインダクタ２００上の実装箇所にペーストを射出手段のノズルから射出させて塗布している。このためＡｇペーストは複数のスポット状に塗布され、Ａｇペーストの塗布量及び塗布箇所が一定せず、接着材の形成にばらつきが生じていた。Ａｇペーストは導電性、すなわち金属性を有しているためコンデンサの磁界を遮断する。インダクタ２００上に塗布した導電性接着材の形成のばらつき又は形成箇所によってインダクタの磁界を遮断する状態が変化することになり、インダクタのＬ値が変動してしまうという問題があった。 However, when the SAW element is mounted on the adhesive 204 as shown in FIG. 9 using Ag paste, the paste is injected from the nozzle of the injection unit to the mounting portion on the inductor 200 by the application unit and applied. ing. For this reason, the Ag paste was applied in a plurality of spots, the application amount and the application location of the Ag paste were not constant, and variations in the formation of the adhesive occurred. Since the Ag paste has conductivity, that is, metallicity, it blocks the magnetic field of the capacitor. The state where the magnetic field of the inductor is interrupted changes depending on the formation variation or the formation location of the conductive adhesive applied on the inductor 200, and there is a problem that the L value of the inductor varies.
そこで上記従来技術の問題点を解決するため、本発明のスパイラル型のインダクタ及び半導体装置は、導電性接着材によるＬ値の変動、特にインダクタ上に形成する導電性接着材によるインダクタのＬ値の特性変動のばらつきを抑えることを目的としている。 Therefore, in order to solve the above-described problems of the prior art, the spiral type inductor and the semiconductor device of the present invention have a variation in L value due to the conductive adhesive, in particular, the L value of the inductor due to the conductive adhesive formed on the inductor. The purpose is to suppress variations in characteristic fluctuations.
本発明は、上述の課題の少なくとも一部を解決するためになされたものであり、以下の適用例として実現することが可能である。
［適用例１］半導体基板上にパターンを螺旋状に形成したスパイラルコイルと、前記半導体基板上に形成し、前記スパイラルコイルの両端と電気的に接続する一対の端子と、前記半導体基板上の前記一対の端子上を露出させて、前記スパイラルコイル上に形成した保護層の全面を覆う遮蔽層と、を備えたことを特徴とするスパイラル型のインダクタ。
SUMMARY An advantage of some aspects of the invention is to solve at least a part of the problems described above, and the invention can be implemented as the following application examples.
Application Example 1 A spiral coil having a pattern formed on a semiconductor substrate in a spiral shape, a pair of terminals formed on the semiconductor substrate and electrically connected to both ends of the spiral coil, and the above-described semiconductor substrate A spiral inductor comprising: a shielding layer that exposes a pair of terminals and covers the entire surface of a protective layer formed on the spiral coil.
従来のようなＳＡＷ素子の実装箇所となるインダクタの一部に導電性接着材となるＡｇペーストを塗布する構成では、Ａｇペーストの塗布場所、塗布量による接着材形成のばらつきにより、インダクタの磁界を遮蔽する状態が変化してインダクタのＬ値が変動することがある。この変動値を予測することは困難であった。上記構成のようにインダクタの保護膜上全体に遮蔽層を形成することにより、インダクタのＬ値の特性変動のばらつきが一定となり、Ｌ値の予測が可能となる。従って、このＬ値の変動を予め予測してインダクタを設計することができる。またスパイラルコイルを用いることによりインダクタを薄型化することができる。 In a configuration in which Ag paste as a conductive adhesive is applied to a part of an inductor that is a mounting location of a SAW element as in the past, the magnetic field of the inductor is changed due to variations in the formation of the adhesive depending on the location and amount of Ag paste applied. The shielded state may change and the L value of the inductor may fluctuate. It was difficult to predict this variation. By forming the shielding layer over the entire protective film of the inductor as in the above configuration, the variation in the characteristic variation of the L value of the inductor becomes constant, and the L value can be predicted. Therefore, the inductor can be designed by predicting the fluctuation of the L value in advance. Further, the inductor can be thinned by using a spiral coil.
［適用例２］前記遮蔽層は、Ａｇペーストであることを特徴とする適用例１に記載のスパイラル型のインダクタ。
上記構成により、Ａｇペーストは保護層上に印刷又は塗布して形成することができる。従ってインダクタのＬ値の特性変動のばらつきを一定にすることが可能な遮蔽層を容易に形成することができる。Ａｇペーストによる遮蔽層はウエハ状態又は個片化された状態でも形成することができる。またＡｇペーストを導電性接着材としてインダクタ上の任意の位置にＳＡＷ素子を実装することができる。
Application Example 2 The spiral inductor according to Application Example 1, wherein the shielding layer is an Ag paste.
With the above configuration, the Ag paste can be formed by printing or coating on the protective layer. Therefore, it is possible to easily form a shielding layer capable of making the variation in the characteristic variation of the L value of the inductor constant. The shielding layer made of Ag paste can be formed even in a wafer state or a singulated state. Further, the SAW element can be mounted at an arbitrary position on the inductor using Ag paste as a conductive adhesive.
［適用例３］前記遮蔽層は、磁性材料であることを特徴とする適用例１に記載のスパイラル型のインダクタ。
上記構成により、遮蔽層に磁性材料を用いているので、スパイラルコイルの磁界が磁性材料の遮蔽層に回り込み、導電性接着材の影響を受けることがなくなる。従ってインダクタのＬ値の特性変動のばらつきを一定にすることができる。またスパイラルコイルの保護層上に磁性材料の遮蔽層を形成して距離を置くことにより、容量結合を抑えることができるため、容量結合に起因する自己共振周波数の低下を抑えることができる。従って自己共振周波数を増加させてインダクタとしての特性を向上させることができる。
Application Example 3 The spiral inductor according to Application Example 1, wherein the shielding layer is a magnetic material.
With the above configuration, since the magnetic material is used for the shielding layer, the magnetic field of the spiral coil does not enter the shielding layer of the magnetic material and is not affected by the conductive adhesive. Therefore, the variation in characteristic variation of the L value of the inductor can be made constant. In addition, by forming a shielding layer of a magnetic material on the protective layer of the spiral coil and placing a distance, capacitive coupling can be suppressed, so that a decrease in self-resonant frequency due to capacitive coupling can be suppressed. Therefore, the characteristics as an inductor can be improved by increasing the self-resonance frequency.
［適用例４］前記遮蔽層は、前記保護層の全面を覆う磁性材料と、前記磁性材料上に形成するＡｇペーストからなることを特徴とする請求項１に記載のスパイラル型のインダクタ。
上記構成により、磁性材料を用いた遮蔽層によるインダクタのＬ値の特性変動のばらつきを一定にすることができる。またスパイラルコイルの保護層上に磁性材料の遮蔽層を形成して距離を置くことにより、容量結合を抑えることができるため、容量結合に起因する自己共振周波数の低下を抑えることができる。従って自己共振周波数を増加させてインダクタとしての特性を向上させることができる効果を備えると共に、遮蔽層の任意の位置にＡｇペーストを接着材としてＳＡＷ素子を実装することができる。
Application Example 4 The spiral inductor according to claim 1, wherein the shielding layer is made of a magnetic material that covers the entire surface of the protective layer and an Ag paste formed on the magnetic material.
With the above configuration, it is possible to make the variation in the characteristic variation of the L value of the inductor constant due to the shielding layer using the magnetic material. In addition, by forming a shielding layer of a magnetic material on the protective layer of the spiral coil and placing a distance, capacitive coupling can be suppressed, so that a decrease in self-resonant frequency due to capacitive coupling can be suppressed. Therefore, it is possible to increase the self-resonance frequency and improve the characteristics as an inductor, and it is possible to mount the SAW element using Ag paste as an adhesive at an arbitrary position of the shielding layer.
［適用例５］前記スパイラルコイルは、前記端子間のパターンを二重のスパイラル状に形成し、前記パターンの外側に前記一対の端子を形成したことを特徴とする適用例１ないし適用例４のいずれか１項に記載のスパイラル型のインダクタ。
上記構成により、一対の端子はパターンの外側に形成されてスパイラルコイル内に端子が無いため、スパイラルコイル内の端子を避けながら遮蔽層を形成する必要がなく、スパイラルコイル上に遮蔽層を容易に形成することができる。またスパイラルコイル上の任意の位置にＳＡＷ素子を実装することができ実装の自由度が拡大する。
Application Example 5 In the application examples 1 to 4, the spiral coil has a pattern between the terminals formed in a double spiral shape, and the pair of terminals are formed outside the pattern. The spiral inductor according to any one of the above items.
With the above configuration, since the pair of terminals are formed outside the pattern and there are no terminals in the spiral coil, there is no need to form a shielding layer while avoiding the terminals in the spiral coil, and the shielding layer can be easily formed on the spiral coil. Can be formed. Further, the SAW element can be mounted at an arbitrary position on the spiral coil, and the degree of freedom of mounting is expanded.
［適用例６］パッケージの実装基板上に実装するＩＣ素子と、前記ＩＣ素子の回路形成面に実装する適用例１ないし適用例５のいずれか１例に記載のスパイラル型のインダクタと、前記スパイラル型のインダクタの前記遮蔽層の上に実装するＳＡＷ素子と、を備えたことを特徴とする半導体装置。
上記構成により、上記スパイラル型のインダクタの特性を備えると共に、小型化及び低背化した半導体装置を提供することができる。
[Application Example 6] An IC element mounted on a package mounting board, a spiral inductor according to any one of Application Examples 1 to 5 mounted on a circuit formation surface of the IC element, and the spiral And a SAW element mounted on the shielding layer of the type inductor.
With the above structure, it is possible to provide a semiconductor device that has the characteristics of the spiral-type inductor and is reduced in size and height.
本発明のスパイラル型のインダクタ及び半導体装置の実施形態を添付の図面を参照しながら以下詳細に説明する。
図１は本発明のスパイラル型のインダクタの構成外略図であり、（１）は平面図であり、（２）は（１）のＡ−Ａ’断面図である。図示のように本発明のスパイラル型のインダクタ１０（以下、単にインダクタ１０という。）は、半導体基板２０上に螺旋状に形成したスパイラルコイル３０と、前記半導体基板２０上に形成し、前記スパイラルコイル３０の両端と電気的に接続する一対の端子と、前記半導体基板２０上の前記一対の端子（中心電極及び外部電極）上を露出させて、前記スパイラルコイル３０の保護膜上の全面を覆う遮蔽層４０と、を主な基本構成としている。
Embodiments of a spiral inductor and a semiconductor device according to the present invention will be described below in detail with reference to the accompanying drawings.
FIG. 1 is a schematic external view of a spiral inductor according to the present invention, (1) is a plan view, and (2) is an AA ′ cross-sectional view of (1). As shown in the figure, a spiral type inductor 10 (hereinafter simply referred to as an inductor 10) of the present invention is formed on a semiconductor substrate 20 in a spiral shape, and on the semiconductor substrate 20, the spiral coil. A shield that covers the entire surface of the protective film of the spiral coil 30 by exposing a pair of terminals electrically connected to both ends of the substrate 30 and the pair of terminals (center electrode and external electrode) on the semiconductor substrate 20. The layer 40 is the main basic configuration.
半導体基板２０は、Ｓｉ、ガラス、石英、水晶などで形成されたベアな板材が用いられる。半導体基板２０は回路形成面にＳｉＯ２やＳｉＮ等でパッシベーション膜（不図示）が形成され、前記パッシベーション膜上にポリイミド等で形成された絶縁層２２が形成され、そして前記絶縁層２２上にスパイラル型のインダクタ１０が形成される。なお集積回路を有する半導体基板においては、集積回路の電極が形成された回路形成面にＳｉＯ２やＳｉＮ等でパッシベーション膜が形成され、パッシベーション膜上にポリイミド等で形成された絶縁層が形成され、この絶縁層上にスパイラル型のインダクタが形成される。 The semiconductor substrate 20 is made of a bare plate material made of Si, glass, quartz, crystal or the like. The semiconductor substrate 20 is formed with a passivation film (not shown) made of SiO 2 , SiN or the like on the circuit forming surface, an insulating layer 22 made of polyimide or the like is formed on the passivation film, and a spiral is formed on the insulating layer 22. A type inductor 10 is formed. In a semiconductor substrate having an integrated circuit, a passivation film is formed of SiO 2 or SiN on the circuit formation surface on which the electrode of the integrated circuit is formed, and an insulating layer formed of polyimide or the like is formed on the passivation film, A spiral inductor is formed on this insulating layer.
半導体基板２０は、インダクタ１０の配列単位ごとにダイシングして個片化されて半導体チップとなり、インダクタ１０は半導体チップと一体化して形成される。なお本実施形態においては回路形成面に形成された電極、実装基板に接続する配線等は従来技術で述べたＷＣＳＰ構造の場合と同様なので、説明および図面での記載を省略する。 The semiconductor substrate 20 is diced for each arrangement unit of the inductor 10 to be separated into semiconductor chips, and the inductor 10 is formed integrally with the semiconductor chip. In the present embodiment, the electrodes formed on the circuit formation surface, the wiring connected to the mounting substrate, and the like are the same as in the case of the WCSP structure described in the prior art, so description and description in the drawings are omitted.
インダクタ１０を構成するスパイラルコイル３０は絶縁層２２上に形成され、すなわち上述のパッシベーション膜（不図示）及び絶縁層２２を介して半導体基板２０上に平面状であってスパイラル（螺旋）状に形成され、インダクタンスを発生させるものである。スパイラルコイル３０のパターンは、スパイラルコイル３０の中心端部に形成された中心電極３２、スパイラルコイル３０の外周端部と接続した外部電極３４と一体に形成される。これらは主に材料としてＣｕ、Ａｕ、Ａｇ、Ｔｉ、Ｗ、Ｔｉｗ、ＴｉＮ、Ｎｉ等の導電性材料の単体又は複合材料により、単層又は複合層に形成される。またスパイラルコイル３０は、矩形、多角形（円形、楕円でもよい）の渦巻き形状のパターンを有しており、その中心端部には中心電極３２が形成され、また外周端部から延出した外部電極３４が形成されている。外部電極３４は、スパイラルコイル３０の外側、すなわち半導体基板２０上のスパイラルコイル３０と平面視して重ならない任意の位置に配置される。 The spiral coil 30 constituting the inductor 10 is formed on the insulating layer 22, that is, formed in a planar shape on the semiconductor substrate 20 with the above-described passivation film (not shown) and the insulating layer 22 in a spiral shape. Thus, inductance is generated. The pattern of the spiral coil 30 is formed integrally with the center electrode 32 formed at the center end portion of the spiral coil 30 and the external electrode 34 connected to the outer peripheral end portion of the spiral coil 30. These are mainly formed as a single layer or a composite layer of a single material or a composite material of conductive materials such as Cu, Au, Ag, Ti, W, Tiw, TiN, and Ni as materials. The spiral coil 30 has a rectangular, polygonal (circular or elliptical) spiral pattern, and a central electrode 32 is formed at the center end of the spiral coil 30, and an external portion extending from the outer peripheral end. An electrode 34 is formed. The external electrode 34 is disposed outside the spiral coil 30, that is, at an arbitrary position that does not overlap the spiral coil 30 on the semiconductor substrate 20 in plan view.
スパイラルコイル３０は、ポリイミド樹脂などにより保護層３６で表面を覆うように形成し、パターンを保護している。保護層３６は中心電極３２及び外部電極３４をマスクした後、ソルダーレジスト層を塗布して形成される。あるいは、スパイラルコイル３０上の全面に形成した後、外部電極３４及び中心電極３２上の保護層３６を削除して露出させるようにしてもよい。 The spiral coil 30 is formed so as to cover the surface with a protective layer 36 with polyimide resin or the like, thereby protecting the pattern. The protective layer 36 is formed by applying a solder resist layer after masking the center electrode 32 and the external electrode 34. Alternatively, after forming the entire surface on the spiral coil 30, the protective layer 36 on the external electrode 34 and the center electrode 32 may be deleted and exposed.
保護層３６の表面には、さらに遮蔽層４０が形成されている。遮蔽層４０は、保護層３６と同様に中心電極３２及び外部電極３４を除き、インダクタ１０のスパイラルコイル３０上の全面を覆うように形成している。このため半導体基板２０上の電極部分（一対の端子）は被膜せずに露出している。遮蔽層４０は金属材料であり、Ａｇペーストを用いることができる。Ａｇペーストによる遮蔽層４０は、スクリーン印刷、インクジェット又は塗布により保護層３６上に形成することができる。 A shielding layer 40 is further formed on the surface of the protective layer 36. The shielding layer 40 is formed so as to cover the entire surface of the inductor 10 on the spiral coil 30 except for the center electrode 32 and the external electrode 34 as in the protective layer 36. For this reason, the electrode part (a pair of terminals) on the semiconductor substrate 20 is exposed without being coated. The shielding layer 40 is a metal material, and an Ag paste can be used. The shielding layer 40 made of Ag paste can be formed on the protective layer 36 by screen printing, ink jetting or coating.
Ａｇペーストを塗布する場合には、インダクタ１０を形成したウエハをインダクタ１０の配列単位で個片化し、半導体装置のＩＣ素子上に実装した状態で射出手段により塗布して形成することができる。このとき中心電極３２及び外部電極３４の電極上を除いて塗布している。また個片化する前のウエハの状態で中心電極３２又は外部電極３４をマスキングしてＡｇペーストを印刷した後、焼成して形成することもできる。 When the Ag paste is applied, the wafer on which the inductors 10 are formed can be divided into individual units of the inductors 10 and applied by injection means in a state of being mounted on the IC elements of the semiconductor device. At this time, it is applied except on the electrodes of the center electrode 32 and the external electrode 34. Alternatively, the central electrode 32 or the external electrode 34 may be masked in the state of the wafer before being singulated to print the Ag paste, and then fired.
一方、スクリーン印刷、インクジェットにより遮蔽層４０を形成する場合には、個片化する前のウエハの状態で、中心電極３２又は外部電極３４をマスキングしてＡｇペーストをスクリーン印刷で一括印刷した後、焼成して硬化させ形成することができる。 On the other hand, when the shielding layer 40 is formed by screen printing or inkjet, the central electrode 32 or the external electrode 34 is masked and the Ag paste is collectively printed by screen printing in the state of the wafer before being singulated, It can be formed by baking and curing.
なお遮蔽層４０は、Ａｇペーストのほかに磁性材料を用いることもできる。磁性材料は、ポリイミド系の樹脂に磁性粉を混ぜて、有機溶剤で溶かしたものを用いることができる。従って磁性材料による遮蔽層は、ペースト状でありＡｇペーストと同様にスクリーン印刷、インクジェット又は塗布により保護層３６上に形成することができる。 The shielding layer 40 can be made of a magnetic material in addition to the Ag paste. As the magnetic material, a polyimide resin mixed with magnetic powder and dissolved in an organic solvent can be used. Therefore, the shielding layer made of a magnetic material is in the form of a paste, and can be formed on the protective layer 36 by screen printing, ink jetting, or coating, like the Ag paste.
図２は磁性材料を用いた遮蔽層を形成したスパイラル型のインダクタの説明図である。遮蔽層を印刷により保護層上に形成した場合、焼成して硬化させているため、接着材としてインダクタ上にＳＡＷ素子を実装することができない。そこで、図示のように印刷により遮蔽層４０を形成した後、ＳＡＷ素子５０の実装箇所に、接着材としてＡｇペースト４２を塗布してＳＡＷ素子５０を実装させている。 FIG. 2 is an explanatory diagram of a spiral inductor in which a shielding layer using a magnetic material is formed. When the shielding layer is formed on the protective layer by printing, the SAW element cannot be mounted on the inductor as an adhesive because it is baked and cured. Therefore, after forming the shielding layer 40 by printing as shown in the drawing, the SAW element 50 is mounted by applying Ag paste 42 as an adhesive to the mounting position of the SAW element 50.
また磁性材料を用いた遮蔽層４０は、スパイラルコイル３０から発生する磁界が磁性材料を用いた遮蔽層４０により回り込み（図中の矢印）、ＳＡＷ素子５０を実装する際に用いる導電性接着材となるＡｇペースト４２の影響を受けることが無くなる。これによりＡｇペーストの塗布のばらつきによるＬ値の特性変動のばらつきを抑えることができる。 In addition, the shielding layer 40 using a magnetic material has a magnetic field generated from the spiral coil 30 circulated by the shielding layer 40 using the magnetic material (arrow in the drawing), and a conductive adhesive used when mounting the SAW element 50. The Ag paste 42 is not affected. As a result, it is possible to suppress variations in L value characteristic variation due to variations in Ag paste application.
またスパイラルコイルの保護層上に磁性材料の遮蔽層を形成して距離を置くことにより、容量結合を抑えることができるため、容量結合に起因する自己共振周波数の低下を抑えることができる。従って自己共振周波数を増加させてインダクタとしての特性を向上させることができる。 In addition, by forming a shielding layer of a magnetic material on the protective layer of the spiral coil and placing a distance, capacitive coupling can be suppressed, so that a decrease in self-resonant frequency due to capacitive coupling can be suppressed. Therefore, the characteristics as an inductor can be improved by increasing the self-resonance frequency.
上記構成によるスパイラル型のインダクタを用いた半導体装置の製造方法について以下説明する。図３は本発明の半導体装置の製造方法の説明図である。
スパイラル型のインダクタ１０は、従来技術で説明したＷＣＳＰ構造の工法に従って形成することができる。すなわちＳｉ等のウエハ上にＳｉＯ２やＳｉＮ等でパッシベーション膜を積層し、パッシベーション膜の上にポリイミド等の絶縁樹脂層をパターニングし、絶縁樹脂層上にＴｉＷ等を材料としたスパッタリングによりシード層を積層し、シード層上にＣｕ等を材料としたスパッタリングにより配線の基層を積層する。次にスパイラルコイル３０のパターンの配置に対応した位置においてパターンを形成するためのメッキレジストをパターニングし、Ｃｕ等を材料として配線の基層上に電界メッキによりパターンを積層し、メッキレジストを剥離して配線の基層の露出した部分をエッチングにより除去し、シード層の露出した部分をエッチングにより除去する。最後にポリイミド樹脂等を用いた保護層をウエハ上の外部電極及び中心電極を除き、スパイラルコイルの全面を覆おうように積層する。
A method for manufacturing a semiconductor device using the spiral inductor having the above structure will be described below. FIG. 3 is an explanatory diagram of the method for manufacturing a semiconductor device of the present invention.
The spiral inductor 10 can be formed according to the WCSP structure method described in the prior art. That is, a passivation film made of SiO 2 or SiN is laminated on a wafer such as Si, an insulating resin layer such as polyimide is patterned on the passivation film, and a seed layer is formed on the insulating resin layer by sputtering using TiW or the like as a material. Then, a wiring base layer is laminated on the seed layer by sputtering using Cu or the like as a material. Next, a plating resist for forming a pattern is patterned at a position corresponding to the pattern arrangement of the spiral coil 30, a pattern is laminated on the wiring base layer by using Cu or the like as a material, and the plating resist is peeled off. The exposed portion of the wiring base layer is removed by etching, and the exposed portion of the seed layer is removed by etching. Finally, a protective layer using polyimide resin or the like is laminated so as to cover the entire surface of the spiral coil except for the external electrode and the center electrode on the wafer.
このようにウエハ上に複数形成したスパイラル型のインダクタを配列単位ごとにダイシングして個片化する。また半導体装置６０は、図３（１）に示すように、予めパッケージの実装基板６２上の接続電極（不図示）とＩＣ素子７０の実装端子（不図示）を電気的に接続させて実装基板６２上にＩＣ素子７０を実装させている。そしてＩＣ素子７０上にスパイラル型のインダクタ１０を実装する。なおＩＣ素子７０は少なくともＳＡＷ素子５０を駆動させる発振回路を備えた半導体集積回路である。 A plurality of spiral type inductors formed on the wafer in this way are diced for each array unit and separated into individual pieces. In addition, as shown in FIG. 3A, the semiconductor device 60 has a mounting substrate in which a connection electrode (not shown) on the mounting board 62 of the package is electrically connected in advance to a mounting terminal (not shown) of the IC element 70. An IC element 70 is mounted on 62. Then, the spiral inductor 10 is mounted on the IC element 70. The IC element 70 is a semiconductor integrated circuit including an oscillation circuit that drives at least the SAW element 50.
図３（２）に示すようにインダクタ１０のスパイラルコイル３０の保護層３６上にＡｇペースト又は磁性材料を塗布して遮蔽層４０を形成する。Ａｇペースト又は磁性材料による遮蔽層４０は、射出手段（ディスペンサー）８０のノズル先端から保護層３６面へスポット状に射出させて形成させる。このとき中心電極３２及び外部電極３４上に被膜しないように形成している。 As shown in FIG. 3B, the shielding layer 40 is formed by applying Ag paste or a magnetic material on the protective layer 36 of the spiral coil 30 of the inductor 10. The shielding layer 40 made of Ag paste or magnetic material is formed by being ejected in the form of spots from the nozzle tip of the ejection means (dispenser) 80 onto the surface of the protective layer 36. At this time, the central electrode 32 and the external electrode 34 are formed so as not to be coated.
次に図３（３）に示すようにＡｇペーストを塗布した後、ＳＡＷ素子５０をインダクタ１０上に実装する。図５は本発明の半導体装置の平面図である。図５に示すように、ＳＡＷ素子５０はインダクタ１０を平面視して一対の端子（中心電極３２及び外部電極３４）と重ならない位置に実装している。ＳＡＷ素子５０を実装した後、焼成処理を行い、遮蔽層４０を硬化させる。なおＳＡＷ素子５０は、一例として水晶、リチウムタンタレート、リチウムニオベートなどの圧電材料からなる矩形基板の上面中央に１対の交差指電極からなるＩＤＴが形成され、その長手方向両側に格子状の反射器が形成されている。各交差指電極にはそのバスバーに連続して前記基板の長手方向辺縁近傍に一対のボンディングパッドが形成されているものである。 Next, as shown in FIG. 3 (3), after applying the Ag paste, the SAW element 50 is mounted on the inductor 10. FIG. 5 is a plan view of the semiconductor device of the present invention. As shown in FIG. 5, the SAW element 50 is mounted at a position where the inductor 10 does not overlap with the pair of terminals (the center electrode 32 and the external electrode 34) in plan view. After mounting the SAW element 50, a baking process is performed to cure the shielding layer 40. In the SAW element 50, for example, an IDT composed of a pair of cross-finger electrodes is formed at the center of the upper surface of a rectangular substrate made of a piezoelectric material such as quartz, lithium tantalate, lithium niobate, etc. A reflector is formed. Each cross finger electrode is formed with a pair of bonding pads in the vicinity of the longitudinal edge of the substrate in succession to the bus bar.
図３（４）に示すようにＳＡＷ素子５０とインダクタ１０間及びインダクタ１０とＩＣ素子７０間をワイヤボンディングによる電気的な接続を行う。具体的にＳＡＷ素子５０とインダクタ１０の中心電極３２及び外部電極３４との接続はアルミワイヤ８２を使用し、その先端部を電極面にウェッジツールで加圧しながら超音波振動を加えて接合するウェッジボンディング法により行っている。またインダクタ１０とＩＣ素子との接続はＡｕ線によるボンディングを行っている。 As shown in FIG. 3D, the SAW element 50 and the inductor 10 and the inductor 10 and the IC element 70 are electrically connected by wire bonding. Specifically, the SAW element 50 is connected to the center electrode 32 and the external electrode 34 of the inductor 10 by using an aluminum wire 82 and joined by applying ultrasonic vibration while applying pressure to the electrode surface with a wedge tool. The bonding method is used. The inductor 10 and the IC element are connected by Au wire bonding.
図３（５）に示すように実装基板６２の開口部を蓋体８４で気密に封止する。蓋体８４は一例として材質にコバールを用いて、窒素雰囲気下でシームリング（不図示）を介してシーム溶接により接合封止している。これによりパッケージ内にＩＣ素子７０及びＳＡＷ素子５０を備え、スパイラル型のインダクタ１０の遮蔽層４０の上にＳＡＷ素子５０を実装した半導体装置６０が得られる。 As shown in FIG. 3 (5), the opening of the mounting substrate 62 is hermetically sealed with a lid 84. As an example, the cover 84 is sealed by seam welding through a seam ring (not shown) under a nitrogen atmosphere using Kovar as the material. As a result, a semiconductor device 60 having the IC element 70 and the SAW element 50 in the package and mounting the SAW element 50 on the shielding layer 40 of the spiral inductor 10 is obtained.
次にスパイラル型のインダクタを用いた半導体装置の製造方法の変形例について以下説明する。図４は本発明の半導体装置の製造方法の変形例の説明図である。
変形例の半導体装置の製造方法は、遮蔽層をスクリーン印刷、インクジェットによりウエハ上に形成している。
Next, a modification of the method for manufacturing a semiconductor device using a spiral inductor will be described below. FIG. 4 is an explanatory view of a modification of the method for manufacturing a semiconductor device of the present invention.
In the semiconductor device manufacturing method according to the modification, the shielding layer is formed on the wafer by screen printing or ink jet.
具体的にウエハ上に形成するインダクタ１０は、前述のインダクタ１０の製造方法と同様の方法により行う（図４（１））。
次にインダクタ１０の保護層３６上に遮蔽層４０を形成する（図４（２））。遮蔽層４０は、スクリーン印刷、インクジェットにより一括に印刷して形成することができる。遮蔽層４０を印刷した後、焼成処理を行って遮蔽層４０を硬化させる。なおこのとき中心電極３２及び外部電極３４上にはマスキングして、遮蔽層４０が被膜されないようにしている。このように印刷による遮蔽層４０の場合、ウエハ上で一括形成することができる。
Specifically, the inductor 10 formed on the wafer is formed by a method similar to the above-described method for manufacturing the inductor 10 (FIG. 4A).
Next, the shielding layer 40 is formed on the protective layer 36 of the inductor 10 (FIG. 4 (2)). The shielding layer 40 can be formed by batch printing by screen printing or inkjet. After the shielding layer 40 is printed, a firing process is performed to cure the shielding layer 40. At this time, the shielding layer 40 is not coated on the center electrode 32 and the external electrode 34 by masking. Thus, in the case of the shielding layer 40 by printing, it can form collectively on a wafer.
次にウエハ上に複数形成したスパイラル型のインダクタを配列単位ごとにダイシングして個片化する。また半導体装置は、図３（１）と同様に予めパッケージの実装基板６２上の接続電極（不図示）とＩＣ素子７０の実装端子（不図示）を電気的に接続させて実装基板６２上にＩＣ素子７０を実装させている。そしてＩＣ素子７０上にスパイラル型のインダクタ１０を実装する（図４（３））。 Next, a plurality of spiral type inductors formed on the wafer are diced for each array unit and separated into individual pieces. Further, in the same manner as in FIG. 3A, the semiconductor device has a connection electrode (not shown) on the package mounting board 62 and a mounting terminal (not shown) of the IC element 70 electrically connected in advance on the mounting board 62. An IC element 70 is mounted. Then, the spiral type inductor 10 is mounted on the IC element 70 (FIG. 4 (3)).
図４（４）に示すようにＳＡＷ素子５０の実装箇所となるスパイラルコイル３０上にＡｇペースト４２を塗布した後、ＳＡＷ素子５０をインダクタ１０上に実装する。ＳＡＷ素子５０を実装した後、焼成処理を行い、Ａｇペースト４２を硬化させる。 As shown in FIG. 4 (4), after applying the Ag paste 42 onto the spiral coil 30 that is the mounting location of the SAW element 50, the SAW element 50 is mounted on the inductor 10. After mounting the SAW element 50, a baking process is performed to cure the Ag paste 42.
次に図３（４）と同様にＳＡＷ素子５０とインダクタ１０間及びインダクタ１０とＩＣ素子７０間をワイヤボンディングによる電気的な接続を行う（図４（５））。 Next, as in FIG. 3 (4), the SAW element 50 and the inductor 10 and the inductor 10 and the IC element 70 are electrically connected by wire bonding (FIG. 4 (5)).
最後に図３（５）と同様に実装基板６２の開口部を蓋体８４で気密に封止する。蓋体８４は一例として材質にコバールを用いて、窒素雰囲気下でシームリング（不図示）を介してシーム溶接により接合封止している。これによりパッケージ内にＩＣ素子７０及びＳＡＷ素子５０を備え、スパイラル型のインダクタ１０の遮蔽層４０の上にＳＡＷ素子５０を実装した半導体装置６０が得られる図４（６） Finally, as in FIG. 3 (5), the opening of the mounting substrate 62 is hermetically sealed with the lid 84. As an example, the cover 84 is sealed by seam welding through a seam ring (not shown) under a nitrogen atmosphere using Kovar as the material. As a result, the semiconductor device 60 having the IC element 70 and the SAW element 50 in the package and having the SAW element 50 mounted on the shielding layer 40 of the spiral inductor 10 can be obtained.
次に本発明のスパイラル型のインダクタの変形例について説明する。図６は本発明のスパイラル型のインダクタの変形例の説明図である。図示のように変形例のスパイラル型のインダクタ１０Ａは、図１に示すインダクタ１０とコイルの形状が異なっている。具体的にスパイラルコイル３０Ａは、一対の端子３５Ａ、３５Ｂ間のパターンを二重のスパイラル状に形成し、外側に前記一対の端子３５Ａ、３５Ｂを形成した構成である。そして保護層３６をスパイラルコイル３０Ａ上に形成している（図中の点線で囲まれた範囲）。このときスパイラルコイル３０Ａの両端に接続する一対の電極３５Ａ、３５Ｂはコイルの外側に形成されるため、保護層３６の形成を一工程で容易に行なうことができる。さらに保護層３６上に形成する遮蔽層４０についても、同様に一工程で形成することができる（図中の点線で囲まれた範囲）。 Next, a modification of the spiral inductor of the present invention will be described. FIG. 6 is an explanatory view of a modification of the spiral type inductor of the present invention. As shown in the figure, the spiral type inductor 10A of the modification is different from the inductor 10 shown in FIG. Specifically, the spiral coil 30A has a configuration in which a pattern between a pair of terminals 35A and 35B is formed in a double spiral shape, and the pair of terminals 35A and 35B is formed on the outside. A protective layer 36 is formed on the spiral coil 30A (a range surrounded by a dotted line in the figure). At this time, since the pair of electrodes 35A and 35B connected to both ends of the spiral coil 30A are formed outside the coil, the protective layer 36 can be easily formed in one step. Further, the shielding layer 40 formed on the protective layer 36 can also be formed in a single step (a range surrounded by a dotted line in the figure).
上記構成による本発明のスパイラル型のインダクタによれば、インダクタの保護膜上全体に遮蔽膜を形成することにより、インダクタのＬ値の特性変動のばらつきが一定となり、Ｌ値の予測が可能となる。従ってこのＬ値の変動を予め予測してインダクタを設計することができる。またスパイラルコイルを用いることによりインダクタを薄型化することができる。 According to the spiral type inductor of the present invention having the above-described configuration, by forming a shielding film on the entire protective film of the inductor, variation in the characteristic variation of the L value of the inductor becomes constant, and the L value can be predicted. . Therefore, the inductor can be designed by predicting the fluctuation of the L value in advance. Further, the inductor can be thinned by using a spiral coil.
また遮蔽層にはＡｇペーストを用いることにより、保護層上に印刷又は塗布して形成することができる。従ってインダクタのＬ値の特性変動のばらつきを一定にすることが可能な遮蔽層を容易に形成することができる。Ａｇペーストによる遮蔽層はウエハ状態又は個片化された状態でも形成することができる。またＡｇペーストを導電性接着材としてインダクタ上の任意の位置にＳＡＷ素子を実装することができる。 The shielding layer can be formed by printing or coating on the protective layer by using an Ag paste. Therefore, it is possible to easily form a shielding layer capable of making the variation in the characteristic variation of the L value of the inductor constant. The shielding layer made of Ag paste can be formed even in a wafer state or a singulated state. Further, the SAW element can be mounted at an arbitrary position on the inductor using Ag paste as a conductive adhesive.
また遮蔽層に磁性材料を用いているので、スパイラルコイルの磁界が磁性材料の遮蔽層に回り込み、導電性接着材の影響を受けることがなくなる。従ってインダクタのＬ値の特性変動のばらつきを一定にすることができる。またスパイラルコイルの保護層上に磁性材料の遮蔽層を形成して距離を置くことにより、容量結合を抑えることができるため、容量結合に起因する自己共振周波数の低下を抑えることができる。従って自己共振周波数を増加させてインダクタとしての特性を向上させることができる。 Further, since the magnetic material is used for the shielding layer, the magnetic field of the spiral coil goes around the magnetic material shielding layer and is not affected by the conductive adhesive. Therefore, the variation in characteristic variation of the L value of the inductor can be made constant. In addition, by forming a shielding layer of a magnetic material on the protective layer of the spiral coil and placing a distance, capacitive coupling can be suppressed, so that a decrease in self-resonant frequency due to capacitive coupling can be suppressed. Therefore, the characteristics as an inductor can be improved by increasing the self-resonance frequency.
前記遮蔽層は、前記保護層の全面を覆う磁性材料と、前記磁性材料上に形成するＡｇペーストから構成することにより、磁性材料を用いた遮蔽層によるインダクタのＬ値の特性変動のばらつきを一定にすることができる。また容量結合を抑えて、自己共振周波数を増加させてインダクタとしての特性を向上させることができる効果を備えると共に、遮蔽層の任意の位置にＡｇペーストを接着材としてＳＡＷ素子を実装することができる。 The shielding layer is composed of a magnetic material that covers the entire surface of the protective layer and an Ag paste formed on the magnetic material, so that variation in the L value characteristic variation of the inductor due to the shielding layer using the magnetic material is constant. Can be. In addition, it has the effect of suppressing the capacitive coupling and increasing the self-resonance frequency to improve the characteristics as an inductor, and can mount the SAW element with an Ag paste as an adhesive at any position of the shielding layer. .
スパイラルコイルは、前記端子間のパターンを二重のスパイラル状に形成し、前記パターンの外側に前記一対の端子を形成した構成により、一対の端子はパターンの外側に形成されてスパイラルコイル内に端子が無いため、スパイラルコイル内の端子を避けながら遮蔽層を形成する必要がなく、スパイラルコイル上に遮蔽層を容易に形成することができる。またスパイラルコイル上の任意の位置にＳＡＷ素子を実装することができ実装の自由度が拡大する。 The spiral coil has a configuration in which a pattern between the terminals is formed in a double spiral shape, and the pair of terminals are formed outside the pattern, so that the pair of terminals are formed outside the pattern and are connected to the terminals in the spiral coil. Therefore, it is not necessary to form a shielding layer while avoiding terminals in the spiral coil, and the shielding layer can be easily formed on the spiral coil. Further, the SAW element can be mounted at an arbitrary position on the spiral coil, and the degree of freedom of mounting is expanded.
また上記構成による本発明の半導体装置によれば、上記スパイラル型のインダクタの特性を備えると共に、小型化及び低背化した半導体装置を提供することができる。 In addition, according to the semiconductor device of the present invention having the above-described configuration, it is possible to provide a semiconductor device that has the characteristics of the spiral-type inductor and is reduced in size and height.
１０、１０Ａ………スパイラル型のインダクタ、２０………半導体基板、２２………絶縁層、３０、３０Ａ………スパイラルコイル、３２………中心電極、３４………外部電極、３６………保護層、４０………遮蔽層、４２………Ａｇペースト、５０………ＳＡＷ素子、６０………半導体装置、６２………実装基板、７０………ＩＣ素子、８０………射出手段、８２………アルミワイヤ、８４………蓋体、１００………ＷＣＳＰ構造、１０２………半導体基板、１０４………保護膜、１０６………絶縁樹脂層、１０８………シード層、１１０………配線の基層、１１２………メッキレジスト、１１４………配線、１１６………絶縁樹脂層、１１８………半導体チップ、１２０………回路形成面、１２２………電極、１２４………パッシベーション層、１２６………１層目の絶縁層、１２８………１層目の配線、１３０………２層目の絶縁層、１３２………２層目の配線、１３４………半田ボール、１３６………貫通配線、１３８………ソルダーレジスト層、２００………スパイラル型のインダクタ、２０２………ＳＡＷ素子、２０４………接着材。 10, 10A ......... Spiral inductor, 20 ......... Semiconductor substrate, 22 .... Insulating layer, 30, 30A ......... Spiral coil, 32 ......... Center electrode, 34 ......... External electrode, 36 ... ...... Protective layer, 40... Shielding layer, 42... Ag paste, 50... SAW element, 60... Semiconductor device, 62. ... Injection means, 82 .... Aluminum wire, 84 ..... Cover, 100 .... WCSP structure, 102 .... Semiconductor substrate, 104 .... Protective film, 106 .... Insulating resin layer,. ... Seed layer, 110 ... ... Wiring base layer, 112 ... ... Plating resist, 114 ... ... Wiring, 116 ... ... Insulating resin layer, 118 ... ... Semiconductor chip, 120 ... ... Circuit forming surface, 122 ... …… Electrodes, 124 ……… Passive 126 ......... First insulating layer, 128 ......... First wiring, 130 ......... Second insulating layer, 132 ......... Second wiring, 134 ......... Solder Ball, 136... Through wiring, 138... Solder resist layer, 200... Spiral inductor, 202... SAW element, 204.
Claims (6)
前記半導体基板上に形成し、前記スパイラルコイルの両端と電気的に接続する一対の端子と、
前記半導体基板上の前記一対の端子を露出させて、前記スパイラルコイル上に形成した保護層の全面を覆う遮蔽層と、
を備えたことを特徴とするスパイラル型のインダクタ。 A spiral coil having a pattern spirally formed on a semiconductor substrate;
A pair of terminals formed on the semiconductor substrate and electrically connected to both ends of the spiral coil;
A shielding layer that exposes the pair of terminals on the semiconductor substrate and covers the entire surface of the protective layer formed on the spiral coil;
A spiral inductor characterized by comprising:
前記ＩＣ素子の回路形成面に実装する請求項１ないし請求項５のいずれか１項に記載のスパイラル型のインダクタと、
前記スパイラル型のインダクタの前記遮蔽層の上に実装するＳＡＷ素子と、
を備えたことを特徴とする半導体装置。 An IC element mounted on a package mounting board;
The spiral inductor according to any one of claims 1 to 5, which is mounted on a circuit forming surface of the IC element,
A SAW element mounted on the shielding layer of the spiral inductor;
A semiconductor device comprising:
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2010089279A JP2011222686A (en) | 2010-04-08 | 2010-04-08 | Spiral type inductor and semiconductor device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2010089279A JP2011222686A (en) | 2010-04-08 | 2010-04-08 | Spiral type inductor and semiconductor device |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2011222686A true JP2011222686A (en) | 2011-11-04 |
Family
ID=45039298
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2010089279A Withdrawn JP2011222686A (en) | 2010-04-08 | 2010-04-08 | Spiral type inductor and semiconductor device |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2011222686A (en) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2023166879A (en) * | 2022-05-10 | 2023-11-22 | 株式会社村田製作所 | Inductor component |
-
2010
- 2010-04-08 JP JP2010089279A patent/JP2011222686A/en not_active Withdrawn
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2023166879A (en) * | 2022-05-10 | 2023-11-22 | 株式会社村田製作所 | Inductor component |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP6311724B2 (en) | Electronic component module | |
| JP3677409B2 (en) | Surface acoustic wave device and manufacturing method thereof | |
| CN106533384B (en) | Acoustic wave device and method for manufacturing the same | |
| US7495319B2 (en) | Resin-encapsulated semiconductor device and lead frame, and method for manufacturing the same | |
| US9197192B2 (en) | Electronic component including a surface acoustic wave element and a pillar member | |
| US10200010B2 (en) | Elastic wave filter device | |
| JP5177516B2 (en) | Electronic components | |
| JP4576849B2 (en) | Integrated circuit device | |
| US11700774B2 (en) | Circuit module | |
| JP2004221297A (en) | Semiconductor device manufacturing method and semiconductor device | |
| JP6992811B2 (en) | Manufacturing method of electronic parts and electronic parts | |
| US7102272B2 (en) | Piezoelectric component and method for manufacturing the same | |
| US11367677B2 (en) | Electronic component module | |
| JP6453563B2 (en) | Elastic wave device and communication device | |
| JP2003297982A (en) | High frequency electronic device and its producing method | |
| JP5056885B2 (en) | Integrated circuit device | |
| KR102611168B1 (en) | Acoustic wave device and manufacturing method thereof | |
| KR20210013955A (en) | Semi-conductor package | |
| JP2011222686A (en) | Spiral type inductor and semiconductor device | |
| JP7001096B2 (en) | Manufacturing method of electronic component module and electronic component module | |
| KR102449356B1 (en) | Acoustic wave device and manufacturing method thereof | |
| JP2023024082A (en) | Acoustic wave device and module including the acoustic wave device | |
| JP2010192499A (en) | Semiconductor device | |
| JP2009088864A (en) | Piezoelectric oscillator |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A300 | Application deemed to be withdrawn because no request for examination was validly filed |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 20130702 |