JP2011197457A

JP2011197457A - 液晶表示装置およびデータ駆動装置

Info

Publication number: JP2011197457A
Application number: JP2010064918A
Authority: JP
Inventors: Mamoru Chiba; 守千葉
Original assignee: Toshiba Corp
Current assignee: Toshiba Corp
Priority date: 2010-03-19
Filing date: 2010-03-19
Publication date: 2011-10-06
Also published as: US20110227959A1

Abstract

【課題】簡易な構成のまま消費電流および発熱量の低減を実現できる液晶表示装置および液晶表示パネル用のデータ駆動装置を提供すること。
【解決手段】本発明にかかる液晶表示装置１は、データ駆動回路１３内部に、データレジスタ３２１〜３２４、ロードレジスタ３３１〜３３４、レベルシフタ３４１〜３４４、デコーダ３５１および増幅器３６１〜３６４によって構成される複数の階調電圧供給手段と、色を示す階調信号Ｓｄの階調値が所定範囲にある場合、少なくとも隣り合う階調電圧供給手段を、各階調電圧供給手段の後段の位置であり、かつ各階調電圧供給手段が接続するデータラインの前段の位置で短絡するＡＮＤ回路３７１，３７２、レベルシフタ３８１，３８２およびアナログスイッチ３９１，３９２によって構成されるチャージシェア手段とを備える。
【選択図】図４

Description

本発明は、液晶表示装置およびデータ駆動装置に関する。

液晶表示装置では、液晶の劣化を低減するためにフレーム期間単位で隣り合う液晶セルの階調電圧の極性を反転させるように駆動されている。この方法を用いた場合、階調電圧の極性が反転するたびにデータラインに供給される階調電圧が大きく変動するため、データ駆動回路で多くの電流が発生し、データ駆動回路の発熱温度が高くなってしまう。そこで、従来では、階調電圧の各出力端子のうち隣り合った端子間を一時的に短絡させるチャージシェア回路をデータ駆動回路に追加し、階調電圧の供給前に隣り合った端子間を短絡させ電荷を充放電するチャージシェア処理を行うことによって、極性反転時の階調電圧の急激な変動を減らしている（たとえば、特許文献１参照）。

しかしながら、従来のデータ駆動回路は、外部から入力されたチャージシェア信号によって、階調電圧の変動幅によらず全端子に対して毎回チャージシェア処理を行っている。このため、従来においては、データ駆動回路において電流を無駄に消費してしまう場合がある上に、階調電圧の出力処理にもある程度の時間を要してしまい、結果として、発熱量の増加や消費電流の増加を引き起こしていた。

特開２００９−９０９０号公報

本発明は、簡易な構成のまま消費電流および発熱量の低減を実現できる液晶表示装置お簡易な構成のまま消費電流および発熱量の低減を実現できる液晶表示装置およびデータ駆動装置を提供することを目的とする。

本願発明の一態様によれば、互いに独立に色を表示する複数の液晶セルと、前記複数の液晶セルが表示する色に対応する階調電圧を前記液晶セルにそれぞれ供給するデータ駆動回路とを備えた液晶表示装置であって、前記データ駆動回路は、前記複数の液晶セルの各々に接続される複数のデータラインと、前記複数のデータラインのいずれかに接続され、前記液晶セルが表示する色に対応する階調電圧を前記複数の液晶セルにそれぞれ供給する複数の階調電圧供給手段と、前記色を示す階調信号の階調値が所定範囲にある場合、少なくとも隣り合う前記階調電圧供給手段を、各階調電圧供給手段の後段の位置であり、かつ各階調電圧供給手段が接続する前記データラインの前段の位置で短絡するチャージシェア手段と、を備えたことを特徴とする液晶表示装置が提供される。

また、本願発明の一態様によれば、互いに独立に色を表示する複数の液晶セルに、各液晶セルが表示する色に対応する階調電圧をそれぞれ供給するデータ駆動装置であって、前記複数の液晶セルの各々に接続される複数のデータラインと、前記複数のデータラインのいずれかに接続され、前記液晶セルが表示する色に対応する階調電圧を前記複数の液晶セルにそれぞれ供給する複数の階調電圧供給手段と、前記色を示す階調信号の階調値が所定範囲にある場合、少なくとも隣り合う前記階調電圧供給手段を、各階調電圧供給手段の後段の位置であり、かつ各階調電圧供給手段が接続する前記データラインの前段の位置で短絡するチャージシェア手段と、を備えたことを特徴とするデータ駆動装置が提供される。

本発明にかかる液晶表示装置によれば、液晶表示装置を構成するデータ駆動回路は、色を示す階調信号の階調値が所定範囲にある場合、少なくとも隣り合う階調電圧供給手段を、各階調電圧供給手段の後段の位置であり、かつ各階調電圧供給手段が接続するデータラインの前段の位置で短絡して、必要な場合にだけ電荷充放電処理を行っているため、簡易な構成のまま消費電流および発熱量を低減することができる。

本発明にかかるデータ駆動装置は、色を示す階調信号の階調値が所定範囲にある場合、少なくとも隣り合う階調電圧供給手段を、各階調電圧供給手段の後段の位置であり、かつ各階調電圧供給手段が接続するデータラインの前段の位置で短絡して必要な場合にだけ電荷充放電処理を行っているため、簡易な構成のまま消費電流および発熱量を低減することができる。

図１は、第１の実施の形態にかかる液晶表示装置の構成を示すブロック図である。図２は、図１に示す液晶表示パネルの液晶セルを示す等価回路図である。図３は、図３は、各階調値に対応して出力される階調電圧を例示する図である。図４は、図１に示すデータ駆動回路の構成を説明する図である。図５は、図１に示すデータ駆動回路に入力される信号および出力される階調電圧のタイミングチャートを示す図である。図６は、第２の実施の形態にかかるデータ駆動回路の構成を説明する図である。図７は、図６に示すデータ駆動回路に入力される信号および出力される階調電圧のタイミングチャートを示す図である。図８は、図６に示すデータ駆動回路に入力される信号および出力される階調電圧のタイミングチャートの他の例を示す図である。図９は、第３の実施の形態にかかるデータ駆動回路の構成を説明する図である。図１０は、図９に示すデータ駆動回路に入力される信号および出力される階調電圧のタイミングチャートを示す図である。図１１は、図９に示すデータ駆動回路に入力される信号および出力される階調電圧のタイミングチャートの他の例を示す図である。

以下に添付図面を参照して、本発明の実施の形態にかかる液晶表示装置および液晶表示パネル用のデータ駆動装置を詳細に説明する。なお、これらの実施の形態により本発明が限定されるものではない。また、図面の記載において、同一部分には同一の符号を付している。

（第１の実施の形態）
図１は、本発明の第１の実施の形態にかかる液晶表示装置の構成を示すブロック図である。図１に示すように、本第１の実施の形態にかかる液晶表示装置１は、液晶表示パネル１１、コントローラ１２、データ駆動回路１３およびゲート駆動回路１４を備える。

液晶表示パネル１１は、所定方向に配列する複数のゲートラインＧ１〜Ｇｍと、各ゲートラインＧ１〜Ｇｍと直交するように配列する複数のデータラインＤ１〜Ｄｎと、ゲートラインＧ１〜Ｇｍと、ゲートラインＧ１〜ＧｍおよびデータラインＤ１〜Ｄｎにそれぞれ接続しマトリクス上に配置された互いに独立に色を表示する複数の液晶セルとを備える。各液晶セルは、２枚のガラス基板間に液晶分子が注入されることによって構成される。たとえば、図２に示すように、一つの液晶セル２２は、薄膜トランジスタ２１を介してデータラインＤ１およびゲートラインＧ１に接続しており、ゲートラインＧ１からゲート信号が入力され薄膜トランジスタ２１がオン状態となることによって、データラインＤ１を介して階調電圧が供給される。なお、コンデンサ２３は、液晶セル２２に供給された階調電圧を保持する。また、液晶表示パネル１１は、図示しないカラーフィルタを有する。

コントローラ１２は、配線６１を介してデータ駆動回路１３に階調信号Ｓｄを入力するとともに、データ駆動回路１３の駆動タイミングおよびゲート駆動回路１４の駆動タイミングを制御する。また、コントローラ１２は、データ駆動回路１３に対し、配線６２を介して階調電圧の供給タイミングを指示するロード信号Ｓｔを入力し、配線６３を介して階調電圧の極性反転を指示する極性制御信号Ｓｐを入力する。

データ駆動回路１３は、複数の液晶セルが表示する色に対応する階調電圧を液晶セルにそれぞれ供給する。データ駆動回路１３は、コントローラ１２から入力された階調信号Ｓｄ，ロード信号Ｓｔ，極性制御信号Ｓｐをもとに、データラインＤ１〜Ｄｎを介して該データラインＤ１〜Ｄｎに接続する各液晶セルに階調信号Ｓｄに対応する階調電圧をそれぞれ供給する。ゲート駆動回路１４は、コントローラ１２から入力された各制御信号をもとに、ゲートラインＧ１〜Ｇｍにゲート信号を出力する。

階調信号Ｓｄは、たとえば２５６階調を階調値００ｈ〜ｆｆｈで示される。図１に示すデータ駆動回路１３は、コントローラ１２から入力された階調信号Ｓｄの階調値が所定範囲内であるか否かをもとに、チャージシェア処理を行うか否かを判別している。

図３は、各階調値に対応して出力される階調電圧を例示する図である。図３に示すように、階調値が高くなるにしたがって、出力される階調電圧は指数関数的に大きくなるように設定されている。データ駆動回路１３においては、１６進法で示される階調値００ｈ〜ｆｆｈのうち、００ｈ〜ｆｆｈの中間である７ｆｈを境界として、チャージシェア処理を行うか否かを判断している。階調信号Ｓｄの階調値が００ｈ〜７ｆｈの範囲である場合には、極性反転時における階調電圧の変動幅が小さいため、データ駆動回路１３は、チャージシェア処理を行わない。そして、階調信号Ｓｄの階調値が８０ｈ〜ｆｆｈの範囲である場合には、極性反転時における階調電圧の変動幅が大きく発熱が発生することが多いため、データ駆動回路１３は、チャージシェア処理を行って発熱量の低減を図る。

次に、このデータ駆動回路１３について説明する。図４は、図１に示すデータ駆動回路１３の構成を説明する図である。なお、図４は、データ駆動回路１３の一部を示している。

図４に示すように、データ駆動回路１３は、階調信号Ｓｄが入力される階調信号入力端子３０ｄ、ロード信号Ｓｔが入力されるロード制御端子３１ｔ、極性制御信号Ｓｐが入力される極性制御端子３１ｐ、各データラインＤ１〜Ｄｎへの階調電圧が出力されるデータ出力端子３１１ｄ〜３１４ｄを有する。階調信号入力端子３０ｄは配線６１に接続し、ロード制御端子３１ｔは配線６２に接続し、極性制御端子３１ｐは配線６４に接続し、各データ出力端子３１１ｄ〜３１４ｄはそれぞれ対応するデータラインＤ１〜Ｄ４に接続する。図４では、説明の簡易化のため、データラインＤ１〜Ｄｎのうち、データラインＤ１〜Ｄ４に対応するデータ出力端子３１１ｄ〜３１４ｄおよびデータ出力端子３１１ｄ〜３１４ｄに接続する各構成部位を示している。

データ駆動回路１３は、複数のデータラインＤ１〜Ｄｎのいずれかに接続され、液晶セルが表示する色に対応する階調電圧を複数の液晶セルにそれぞれ供給する複数の階調電圧供給手段を有する。データ駆動回路１３は、データ出力端子３１１ｄに接続するデータラインに対応する階調電圧供給手段として、階調信号入力端子３０ｄに接続するデータレジスタ３２１、データレジスタ３２１およびロード制御端子３１ｔに接続するロードレジスタ３３１、ロードレジスタ３３１に接続するレベルシフタ３４１、レベルシフタ３４１および極性制御端子３１ｐに接続するデコーダ３５１、および、デコーダ３５１に接続した増幅器３６１を備える。

データレジスタ３２１に入力された階調信号Ｓｄは、ロードレジスタ３３１へ移動して、ロード信号３１ｔがハイ電圧を示す１からロー電圧を示す０になったときにロードレジスタ３３１からレベルシフタ３４１を介してデコーダ３５１に出力され、デコーダ３５１において階調信号Ｓｄに対応する階調電圧にＤＡ変換された後に、増幅器３６１で増幅されてデータ出力端子３１１ｄから出力される。デコーダ３５１は、入力された極性制御信号Ｓｐの値が変化していた場合には、階調電圧の極性を反転させてから増幅器３６１に出力する。データ出力端子３１１ｄから出力された階調電圧は、このデータ出力端子３１１ｄに接続するデータラインＤ１を介して、データラインＤ１に接続する各液晶セルに供給される。

他のデータ出力端子３１２ｄ〜３１４ｄに対しても同様に、階調信号入力端子３０ｄに接続するデータレジスタ３２２〜３２４、各データレジスタ３２２〜３２４およびロード制御端子３１ｔにそれぞれ接続するロードレジスタ３３２〜３３４、各ロードレジスタ３３２〜３３４にそれぞれ接続するレベルシフタ３４２〜３４４、各レベルシフタ３４２〜３４４および極性制御端子３１Ｐにそれぞれ接続するデコーダ３５２〜３５４、および各デコーダ３５２〜３５４にそれぞれ接続した増幅器３６２〜３６４が設けられている。

また、データ駆動回路１３は、データ出力端子３１１ｄ〜３１４ｄのうち隣り合う２端子が接続するデータラインごとに、アナログスイッチ３９１，３９２を有する。アナログスイッチ３９１は、動作信号の入力によって、隣り合うデータ出力端子３１１ｄ，３１２ｄ間を短絡している。アナログスイッチ３９２は、動作信号の入力によって、隣り合うデータ出力端子３１３ｄ，３１４ｄ間を短絡している。

ここで、各階調信号Ｓｄは、たとえば００ｈ〜ｆｆｈの２５６階調を示す８ビットデータである。そして、この階調信号Ｓｄの最上位ビットは、階調値が００ｈ〜７ｆｈの範囲では０であり、階調値が８０ｈ〜ｆｆｈの範囲では１である。データ駆動回路１３におけるチャージシェア手段は、この階調信号Ｓｄの最上位ビットを取り出し、取り出した最上位ビットが０または１であるかで、階調信号Ｓｄの階調値が８０ｈ〜ｆｆｈのチャージシェア実行範囲内にあるか否かを判断し、チャージシェアを実行するか否かを判別している。具体的には、データ駆動回路１３は、取り出した階調信号Ｓｄの最上位ビットが０である場合にはチャージシェアを実行せず、最上位ビットが１である場合にはチャージシェアを実行する。

データ駆動回路１３は、２端子ごとに、ＡＮＤ回路３７１，３７２、および、ＡＮＤ回路３７１，３７２にそれぞれ接続するレベルシフタ３８１，３８２を備える。各レベルシフタ３８１，３８２は、アナログスイッチ３９１，３９２に接続する。これらのＡＮＤ回路３７１，３７２、レベルシフタ３８１，３８２およびアナログスイッチ３９１，３９２は、階調電圧供給手段を各階調電圧供給手段の後段の位置であり、かつ各階調電圧供給手段が接続するデータラインＤ１〜Ｄ４の前段の位置で隣り合うデータ出力端子３１１ｄ〜３１４ｄを短絡するチャージシェア手段を構成する。

このうち、データ出力端子３１１ｄ，３１２ｄ間に設けられたＡＮＤ回路３７１は、データ出力端子３１１ｄに対応するロードレジスタ３３１およびロード制御端子Ｓｔに接続する。ＡＮＤ回路３７１には、ロードレジスタ３３１から階調信号Ｓｄの最上位ビットＳｄｂが入力されるとともに、ロード制御端子Ｓｔからロード信号Ｓｔが入力される。ＡＮＤ回路３７１は、入力された最上位ビットＳｄｂの値とロード信号Ｓｔの値とがともに、論理値１である場合には、レベルシフタ３８１に論理値１に相当する信号を出力する。レベルシフタ３８１は、ＡＮＤ回路３７１から１が入力された場合には、接続するアナログスイッチ３９１に動作信号を出力する。アナログスイッチ３９１は、レベルシフタ３８１による動作信号の入力時にオン状態となり、隣り合ったデータ出力端子３１１ｄ，３１２ｄ間、すなわちゲートラインＤ１，Ｄ２を短絡して電荷を充放電するチャージシェア処理を行う。これに対して、ＡＮＤ回路３７１は、入力された最上位ビットＳｄｂの値、ロード信号Ｓｔの値のいずれか１つでも論理値０である場合には、レベルシフタ３８１に論理値０に相当する信号を出力する。この場合には、レベルシフタ３８１による動作信号の出力はなく、アナログスイッチ３９１によるチャージシェア処理も実行されない。

同様に、データ出力端子３１３ｄ，３１４ｄ間に設けられたＡＮＤ回路３７２は、接続するロードレジスタ３３３から階調信号Ｓｄの最上位ビットＳｄｂが入力されるとともに、ロード制御端子Ｓｔからロード信号Ｓｔが入力され、最上位ビットＳｄｂの値と、ロード信号Ｓｔの値とがともに１である場合には、レベルシフタ３８２に論理値１に相当する信号を出力し、レベルシフタ３８２は１が入力された場合にはアナログスイッチ３９２に動作信号を出力する。アナログスイッチ３９２は、レベルシフタ３８２による動作信号の入力時にオン状態となり、隣り合ったデータ出力端子３１３ｄ，３１４ｄ間を短絡して電荷を充放電するチャージシェア処理を行う。なお、データ駆動回路においては、データラインＤ１〜Ｄ４以外の他のデータラインＤ５〜Ｄｎに対しても同様に階調電圧供給手段、チャージシェア手段が構成されている。

具体的に、データ駆動回路１３におけるタイミングチャートを参照して、図４に示すデータ出力端子３１３ｄ，３１４ｄから出力される出力電圧について説明する。図５（１）はデータ駆動回路１３に入力されるロード信号Ｓｔのタイミングチャートであり、図５（２）はデータ駆動回路１３に入力される階調信号Ｓｄのタイミングチャートであり、図５（３）はデータ駆動回路１３に入力される極性制御信号Ｓｐのタイミングチャートであり、図５（４）は、図４のデータ出力端子３１１ｄ，３１２ｄからデータラインＤ１，Ｄ２に出力される出力電圧Ｖｄ１，Ｖｄ２のタイミングチャートである。

まず、階調値が７ｆｈの階調信号Ｓｄ１が入力された場合について説明する。図５（２）に示すように、時間ｔｄ１〜ｔｄ２の間に７ｆｈの階調値を示す階調信号Ｓｄ１が書き込まれる。この場合、階調値が７ｆｈであるため階調信号Ｓｄ１の最上位ビットは０である。このため、次にロード信号Ｓｔが１になる時間ｔ１〜ｔ１の間、極性制御信号Ｓｐがハイ電圧に相当する論理値１からロー電圧に相当する論理値０に変わり極性反転を指示した場合であっても、矢印Ｙ１のように、この階調信号Ｓｄ１に対しては、アナログスイッチ３９１に動作信号が出力されず、領域Ａ１に示すようにチャージシェア処理は行われない。したがって、ロード信号Ｓｔが１となった時間ｔ１において、図５（３）の極性制御信号Ｓｐの変化に従って階調電圧の極性が反転され、この次にロード信号Ｓｔが０を示す時間ｔ２〜ｔ３の表示期間の間、この階調信号Ｓｄ１に対する階調電圧が出力電圧Ｖｄ１，Ｖｄ２として出力される。

階調信号Ｓｄ１の次に階調値が８０ｈの階調信号Ｓｄ２が入力され、時間ｔｄ２〜ｔｄ３の間に書き込まれた場合について説明する。この場合、階調信号Ｓｄ２の最上位ビットは１である。このため、この階調信号Ｓｄ２に対しては、矢印Ｙ２のように、この諧調信号Ｓｄ２書き込み後の次のタイミングにロード信号Ｓｔが１になる時間ｔ３〜ｔ４の間、アナログスイッチ３９１に動作信号が出力され、アナログスイッチ３９１がオンすることによって、領域Ａ２に示すように、電荷が充放電されるチャージシェア処理が行われる。そして、ロード信号Ｓｔが０となった時間ｔ４において、階調電圧の極性が反転され、時間ｔ４以降の表示期間の間、この階調信号Ｓｄ２の階調値８０ｈに対応する階調電圧が出力電圧Ｖｄ１，Ｖｄ２として出力される。なお、階調信号Ｓｄ２の次に入力されたｆｆｈの階調値を示す階調信号Ｓｄ３に対しては、階調信号Ｓｄ３の最上位ビットは１であるため、この諧調信号Ｓｄ３の書き込み後の次のタイミングにロード信号Ｓｔが１になる間、チャージシェア処理が行われる。

このように、本第１の実施の形態にかかる液晶表示装置１は、データ駆動回路１３自身が、入力された階調信号Ｓｄの階調値をもとに、チャージシェア処理を行うか否かを判別している。すなわち、データ駆動回路１３は、階調信号Ｓｄの階調値に対応させて選択的にチャージシェア処理をおこなっているため、データ駆動回路１３における消費電流を適切に抑制するとともに、階調電圧の液晶表示パネル１１への出力処理も効率的に行うことができる。

また、データ駆動回路１３は、たとえば極性反転時における階調電圧の変動幅が大きい階調信号Ｓｄの階調値が８０ｈ〜ｆｆｈの範囲である場合に選択的にチャージシェア処理を行っているため、データ駆動回路１３の発熱温度が高くなってしまうこともない。

さらに、データ駆動回路１３内部の配線構成や回路構成を変えるだけでチャージシェア処理の選択が可能であり、もともとのデータ駆動回路１３の製造工程を増やすことなく実現できる。そして、データ駆動回路１３は、データ駆動回路１３内部でチャージシェア処理を実行するか否かを判別するため、外部からのチャージシェア信号を必要としない。したがって、液晶表示装置１は、従来必要であったチャージシェア信号入力のためのコントローラとデータ駆動回路との間の接続配線や、この接続配線用の端子を必要としないため、簡易な構成のまま消費電流および発熱量の低減を実現することができる。

なお、本第１の実施の形態にかかるデータ駆動回路１３として、００ｈ〜ｆｆｈの階調値のうち００ｈ〜ｆｆｈの中間である７ｆｈと８０ｈとの間を境界としてチャージシェア処理を行うか否かを判別した場合を例に説明したが、もちろん、これに限らず、製品ごとにデータ駆動回路内で実際に発熱が発生する階調範囲でチャージシェア処理を実行できるように、実際に発熱が発生する階調範囲に対応する境界値を設定してもよい。言い換えると、本第１の実施の形態では、チャージシェア処理を行う階調範囲は、階調電圧の極性反転時に実際に発熱が発生する階調範囲に任意に対応させて設定してもよい。この場合には、階調信号Ｓｄのうち、この境界値に対応した位置のビットをロードレジスタ３３１，３３３からＡＮＤ回路に３７１，３７２に入力するように設定すればよい。

（第２の実施の形態）
次に、第２の実施の形態について説明する。第２の実施の形態では、データ駆動回路は、階調信号の階調値が所定範囲内であるか否かとともに、該階調信号に対応する極性制御信号をもとにチャージシェア処理を行うか否かを判別する場合について説明する。

図６を参照して、第２の実施の形態にかかるデータ駆動回路について説明する。図６は、第２の実施の形態にかかるデータ駆動回路の構成を説明する図である。なお、第２の実施の形態にかかる液晶表示装置は、図１に示す液晶表示装置１のデータ駆動回路１３を、図６で説明するデータ駆動回路２１３に代えた構成を有する。

図６に示すデータ駆動回路２１３は、階調信号Ｓｄに対応する極性制御信号Ｓｐが極性反転を指示している場合であって、かつ、階調信号Ｓｄの階調値が８０ｈ〜ｆｆｈの所定範囲内である場合には、チャージシェア処理を実行する。そして、データ駆動回路２１３は、階調信号Ｓｄに対応する極性制御信号Ｓｐが極性反転を指示していない場合には、階調信号Ｓｄの階調値の全範囲（００ｈ〜ｆｆｈ）で、チャージシェア処理を実行しない。また、データ駆動回路２１３は、階調信号Ｓｄに対応する極性制御信号Ｓｐが極性反転を指示している場合であっても、階調信号Ｓｄの階調値が００ｈ〜７ｆｈの所定範囲内である場合には、チャージシェア処理を実行しない。

図６に示すように、データ駆動回路２１３は、極性制御端子３１ｐに入力された極性制御信号Ｓｐの極性反転の指示の有無を判断する極性制御判別回路２３０をさらに備える。極性制御判別回路２３０は、極性制御信号Ｓｐが極性反転を指示していると判別した場合には、極性判別信号Ｓｊｐとして、ＡＮＤ回路２３７１，２３７２に論理値１を出力する。これに対し、極性制御判別回路２３０は、極性制御信号Ｓｐが極性反転を指示していないと判別した場合には、極性判別信号Ｓｊｐとして、ＡＮＤ回路２３７１，２３７２に論理値０を出力する。

ＡＮＤ回路２３７１は、入力された階調信号Ｓｄの最上位ビットＳｄｂの値、ロード信号Ｓｔの値および極性判別信号Ｓｊｐの値の全てが１である場合には、レベルシフタ３８１に論理値１を出力する。この結果、レベルシフタ３８１によって動作信号が出力され、アナログスイッチ３９１は、オン状態となって、隣り合ったデータ出力端子３１１ｄ，３１２ｄ間が短絡され電荷が充放電される。これに対して、ＡＮＤ回路２３７１は、入力された最上位ビットＳｄｂの値、ロード信号Ｓｔの値、および極性判別信号Ｓｊｐの値のいずれか一つでも０である場合には、レベルシフタ３８１に論理値０を出力する。この場合には、レベルシフタ３８１による動作信号の出力はなく、アナログスイッチ３９１はオン状態とならずチャージシェア処理も実行されない。ＡＮＤ回路２３７２も同様に、入力された最上位ビットＳｄｂの値、ロード信号Ｓｔの値および極性判別信号Ｓｊｐの値の全てが１である場合には、レベルシフタ３８２に論理値１を出力し、入力された最上位ビットＳｄｂの値、ロード信号Ｓｔの値、および極性判別信号Ｓｊｐの値のいずれか一つでも０である場合には、レベルシフタ３８２に論理値０を出力する。

具体的に、図７および図８を参照して、図６に示すデータ駆動回路２１３のデータ出力端子３１３ｄ，３１４ｄから出力される出力電圧について説明する。図７（１）はデータ駆動回路２１３に入力されるロード信号Ｓｔのタイミングチャートであり、図７（２）はデータ駆動回路２１３に入力される階調信号Ｓｄのタイミングチャートであり、図７（３）はデータ駆動回路２１３に入力される極性制御信号Ｓｐのタイミングチャートであり、図７（４）は、図６のデータ出力端子３１１ｄ，３１２ｄからデータラインＤ１，Ｄ２に出力される出力電圧Ｖｄ１，Ｖｄ２のタイミングチャートである。また、図８（１）はデータ駆動回路２１３に入力されるロード信号Ｓｔの他のタイミングチャートであり、図８（２）はデータ駆動回路２１３に入力される階調信号Ｓｄの他のタイミングチャートであり、図８（３）はデータ駆動回路２１３に入力される極性制御信号Ｓｐの他のタイミングチャートであり、図８（４）は、図６のデータ出力端子３１１ｄ，３１２ｄからデータラインＤ１，Ｄ２に出力される出力電圧Ｖｄ１，Ｖｄ２の他のタイミングチャートである。

図７（２）に示すように、時間ｔｄ１１〜ｔｄ１２の間に階調値が７ｆｈの階調信号Ｓｄ１１が書き込まれた場合には、階調信号Ｓｄ１１の最上位ビットは０であるため、矢印Ｙ３，Ｙ４のように、次にロード信号Ｓｔが１になる時間ｔ１１〜ｔ１２の間、極性制御信号Ｓｐが１から０に変わり極性反転を指示した場合であっても、アナログスイッチ３９１に動作信号が出力されない。したがって、時間ｔ１１〜ｔ１２の間、階調信号Ｓｄ１１に対しては、図７（４）の領域Ａ３に示すようにチャージシェア処理は行われない。この結果、ロード信号Ｓｔが１となった時間ｔ１１において、図７（３）の極性制御信号Ｓｐの変化に従って階調電圧の極性がそのまま反転され、この次にロード信号Ｓｔが０を示す時間ｔ１２〜ｔ１３の表示期間の間、この階調信号Ｓｄ１１に対する階調電圧が出力電圧Ｖｄ１，Ｖｄ２として出力される。

そして、図７に示すように、時間ｔｄ１２〜ｔｄ１３の間に階調値が８０ｈの階調信号Ｓｄ１２が書き込まれた場合であって、この諧調信号Ｓｄ１２書き込み後の次のタイミングにロード信号Ｓｔが１になる時間ｔ１３〜ｔ１４の間、極性制御信号Ｓｐが０から１に変わり極性反転を指示している場合には、アナログスイッチ３９１に動作信号が出力される。したがって、矢印Ｙ５，Ｙ６に示すように、この階調信号Ｓｄ１２に対しては、時間ｔ１３〜ｔ１４の間、アナログスイッチ３９１がオンすることによって、領域Ａ４に示すように電荷が充放電されるチャージシェア処理が行われる。そして、ロード信号Ｓｔが０となった時間ｔ１４において階調電圧の極性が反転され、時間ｔ１４以降の表示期間の間、この階調信号Ｓｄ１２の階調値８０ｈに対応する階調電圧が出力電圧Ｖｄ１，Ｖｄ２として出力される。

また、図８に示すように、時間ｔｄ２２〜ｔｄ２３の間に階調値が８０ｈの階調信号Ｓｄ２２が書き込まれた場合であっても、矢印Ｙ９，Ｙ１０のように、この諧調信号Ｓｄ２２書き込み後の次のタイミングにロード信号Ｓｔが１になる時間ｔ２３〜ｔ２４の間に極性制御信号Ｓｐが変化しない場合には、アナログスイッチ３９１に動作信号が出力されない。したがって、この階調信号Ｓｄ２２に対しては、時間ｔ２３〜ｔ２４の間、領域Ａ６に示すようにチャージシェア処理は行われない。この結果、この次にロード信号Ｓｔが０を示す時間ｔ２４以降の表示期間の間、この階調信号Ｓｄ２２に対する階調電圧がそのまま出力電圧Ｖｄ１，Ｖｄ２として出力される。なお、時間ｔｄ２１〜ｔｄ２２の間に７ｆｈの階調値を示す階調信号Ｓｄ２１が書き込まれた場合には図７に示す場合と同様に、矢印Ｙ７，Ｙ８のように次にロード信号Ｓｔが１になる時間ｔ２１〜ｔ２２の間、領域Ａ５に示すようにチャージシェア処理は行われず、この次にロード信号Ｓｔが０を示す時間ｔ２２〜ｔ２３の表示期間の間、この階調信号Ｓｄ２１に対する階調電圧がそのまま出力電圧Ｖｄ１，Ｖｄ２として出力される。すなわち、データ駆動回路２１３は、階調信号Ｓｄに対応する極性制御信号Ｓｐが極性反転を指示していない場合、階調信号Ｓｄの階調値の全範囲（００ｈ〜ｆｆｈ）で、チャージシェア処理を実行しない。

このように、本第２の実施の形態にかかるデータ駆動回路２１３は、階調信号Ｓｄの階調値が所定範囲内である場合であり、かつ、階調信号Ｓｄに対応する極性制御信号Ｓｐが極性反転を指示している場合、すなわち実際に階調電圧の変動幅が大きくなる場合にのみチャージシェア処理を実行するため、第１の実施の形態１と比して、さらに適切に消費電流の抑制と発熱量の低減を図ることができる。

なお、本第２の実施の形態にかかるデータ駆動回路２１３においても、本第１の実施の形態にかかるデータ駆動回路１３と同様に、境界値は７ｆｈに限らず、実際に発熱が発生する階調範囲に合わせて境界値を設定すればよい。

（第３の実施の形態）
次に、第３の実施の形態について説明する。第３の実施の形態では、データ駆動回路は、隣り合った２つのデータライン間を短絡するだけではなく、所定数のデータライン間を短絡できる場合について説明する。

図９を参照して、第３の実施の形態にかかるデータ駆動回路について説明する。図９は、第３の実施の形態にかかるデータ駆動回路の構成を説明する図である。なお、第３の実施の形態にかかる液晶表示装置は、図１に示す液晶表示装置１のデータ駆動回路１３を、図９で説明するデータ駆動回路３１３に代えた構成を有する。

図９に示すように、第３の実施の形態にかかるデータ駆動回路３１３は、図６に示すデータ駆動回路２１３と比して、データ出力端子３１２ｄ〜３１３ｄ間を配線Ｌ３でさらに接続した構成を有する。すなわち、データ駆動回路３１３では、アナログスイッチ３９１がオン状態となることによって、隣り合ったデータ出力端子３１１ｄ，３１２ｄ間、すなわちデータラインＤ１，Ｄ２間を短絡可能であり、アナログスイッチ３９２がオン状態となることによって、隣り合ったデータ出力端子３１３ｄ，３１４ｄ間、すなわちデータラインＤ３，Ｄ４間を短絡可能であるとともに、アナログスイッチ３９１，３９２が同時にオン状態となることによって、４つのデータ出力端子３１１ｄ〜３１２ｄ間、すなわち４本のデータラインＤ１〜Ｄ４間を短絡可能である。

したがって、データ駆動回路３１３では、ＡＮＤ回路２３７１およびＡＮＤ回路２３７２は、入力された階調信号Ｓｄの最上位ビットＳｄｂの値、ロード信号Ｓｔの値および極性判別信号Ｓｊｐの値の全てがいずれのＡＮＤ回路においても１である場合には、レベルシフタ３８１およびレベルシフタ３８２にそれぞれ１を出力する。このため、レベルシフタ３８１，３８２によっていずれのアナログスイッチ３９１，３９２にも動作信号が出力され、アナログスイッチ３９１，３９２は、ともにオン状態となる。この結果、４本のデータラインＤ１〜Ｄ４間が短絡され、この４本のデータラインＤ１〜Ｄ４間で電荷が充放電される。この場合、データラインＤ１〜Ｄ４間が短絡されるため、２本のデータラインＤ１，Ｄ２間を短絡された場合における場合と比較して、早い時間で電荷の充放電が終了する。

具体的に、図１０および図１１を参照して、図９に示すデータ駆動回路３１３のデータ出力端子３１３ｄ，３１４ｄから出力される出力電圧について説明する。図１０（１）はデータ駆動回路３１３に入力されるロード信号Ｓｔのタイミングチャートであり、図１０（２）はデータ駆動回路３１３に入力される階調信号Ｓｄのタイミングチャートであり、図１０（３）はデータ駆動回路３１３に入力される極性制御信号Ｓｐのタイミングチャートであり、図１０（４）は、図９のデータ出力端子３１１ｄ，３１２ｄから出力される出力電圧Ｖｄ１，Ｖｄ２のタイミングチャートである。また、図１１（１）はデータ駆動回路３１３に入力されるロード信号Ｓｔの他のタイミングチャートであり、図１１（２）はデータ駆動回路３１３に入力される階調信号Ｓｄの他のタイミングチャートであり、図１１（３）はデータ駆動回路３１３に入力される極性制御信号Ｓｐの他のタイミングチャートであり、図１１（４）は、図９のデータ出力端子３１１ｄ，３１２ｄから出力される出力電圧Ｖｄ１，Ｖｄ２の他のタイミングチャートである。

図１０（２）に示すように、時間ｔｄ３１〜ｔｄ３２の間に階調値が７ｆｈの階調信号Ｓｄ３１がデータレジスタ３２１，３２３の双方に書き込まれた場合には、第２の実施の形態と同様に、階調信号Ｓｄ３１の最上位ビットは０であるため、アナログスイッチ３９１，３９２のいずれにも動作信号が出力されない。したがって、矢印Ｙ３１，Ｙ４１のように、階調信号Ｓｄ３１に対しては、図１０（４）の領域Ａ３１に示すように、データラインＤ１〜Ｄ４に対するチャージシェア処理は行われない。この結果、ロード信号Ｓｔが１となった時間ｔ３１において、図１０（３）の極性制御信号Ｓｐの変化に従って階調電圧の極性がそのまま反転され、この次にロード信号Ｓｔが０を示す時間ｔ３２〜ｔ３３の表示期間の間、この階調信号Ｓｄ３１に対する階調電圧が出力電圧Ｖｄ１，Ｖｄ２として出力される。

そして、図１０に示すように、時間ｔｄ３２〜ｔｄ３３の間に階調値が８０ｈの階調信号Ｓｄ３２がデータレジスタ３２１，３２３の双方に書き込まれた場合であって、この諧調信号Ｓｄ３２書き込み後の次のタイミングにロード信号Ｓｔが１になる時間ｔ３３〜ｔ３４の間、極性制御信号Ｓｐが１から０に変わり極性反転を指示している場合には、いずれのアナログスイッチ３９１，３９２にも動作信号が出力される。したがって、矢印Ｙ５１，Ｙ６１のように、この階調信号Ｓｄ３２に対しては、時間ｔ３３〜ｔ３４の間、アナログスイッチ３９１，３９２がともにオンすることによって、領域Ａ４１に示すように、４本のデータラインＤ１〜Ｄ４間で電荷が充放電されるチャージシェア処理が行われる。この場合、４本のデータラインＤ１〜Ｄ４間が短絡されるため、２本のデータラインＤ１，Ｄ２間が短絡される場合（図７の領域Ａ４参照）と比較して、領域Ａ４１に示すように早い時間で電荷の充放電を終了することができる。そして、ロード信号Ｓｔが０となった時間ｔ３３において階調電圧の極性が反転され、時間ｔ３４以降の表示期間の間、この階調信号Ｓｄ３２の階調値８０ｈに対応する階調電圧が出力電圧Ｖｄ１〜Ｖｄ４として出力される。

なお、第２の実施の形態と同様に、図１１に示すように、時間ｔｄ４２〜ｔｄ４３の間に階調値が８０ｈの階調信号Ｓｄ４２が書き込まれた場合であっても、この諧調信号Ｓｄ４２書き込み後の次のタイミングにロード信号Ｓｔが１になる時間ｔ４３〜ｔ４４の間に極性制御信号Ｓｐが変化しない場合には、アナログスイッチ３９１に動作信号が出力されない。したがって、矢印Ｙ９１，Ｙ１０１のように、この階調信号Ｓｄ４２に対しては、領域Ａ６１に示すようにチャージシェア処理は行われず、この次にロード信号Ｓｔが０を示す時間ｔ４４以降の表示期間の間、この階調信号Ｓｄ２に対する階調電圧がそのまま出力電圧Ｖｄ１，Ｖｄ２として出力される。また、時間ｔｄ４１〜ｔｄ４２の間に７ｆｈの階調値を示す階調信号Ｓｄ４１が書き込まれた場合には、矢印Ｙ７１，Ｙ８１のように、次にロード信号Ｓｔが１になる時間ｔ４１〜ｔ４２の間、領域Ａ５１に示すようにチャージシェア処理は行われず、この次にロード信号Ｓｔが０を示す時間ｔ４２〜ｔ４３の表示期間の間、この階調信号Ｓｄ４１に対する階調電圧がそのまま出力電圧Ｖｄ１〜Ｖｄ４として出力される。また、アナログスイッチ３９１，３９２のどちらかがオン状態となる場合には、４本のうち３本のデータラインが短絡することとなり、この場合も２本のデータライン間を短絡する場合と比較して、早い時間で電荷の充放電を終了できる。

このように、本第３の実施の形態にかかるデータ駆動回路３１３は、隣り合った２つのデータライン間を短絡するだけではなく、所定数のデータライン間を短絡できるため、隣り合った２本のデータライン間を短絡する場合と比較して、早い時間で電荷の充放電を終了することができ、階調電圧の液晶表示パネル１１への出力処理をさらに効率的に行うことができる。

なお、図９に示すデータ駆動回路３１３では、図示した全てのデータ出力端子を短絡可能にできる場合を例に説明したが、もちろん、これに限らず、データ出力端子間の接続状態を変更することによって、所定数単位でデータ出力端子を短絡可能にできるようにしてもよい。

１液晶表示装置、１１液晶表示パネル、１２コントローラ、１３，２１３，３１３データ駆動回路、１４ゲート駆動回路、２１薄膜トランジスタ、２２液晶セル、２３コンデンサ、３０ｄ階調信号入力端子、３１ｔロード制御端子、３１ｐ極性制御端子、６１〜６３配線、２３０極性制御判別回路、３１１ｄ〜３１４ｄデータ出力端子、３２１〜３２４データレジスタ、３３１〜３３４ロードレジスタ、３４１〜３４４，３８１，３８２レベルシフタ、３５１〜３５４デコーダ、３７１，３７２，２３７１，２３７２ＡＮＤ回路、３６１〜３６４増幅器、３９１，３９２アナログスイッチ、Ｇ１〜Ｇｍゲートライン、Ｄ１〜Ｄｎデータライン

Claims

互いに独立に色を表示する複数の液晶セルと、前記複数の液晶セルが表示する色に対応する階調電圧を前記液晶セルにそれぞれ供給するデータ駆動回路とを備えた液晶表示装置であって、
前記データ駆動回路は、
前記複数の液晶セルの各々に接続される複数のデータラインと、
前記複数のデータラインのいずれかに接続され、前記液晶セルが表示する色に対応する階調電圧を前記複数の液晶セルにそれぞれ供給する複数の階調電圧供給手段と、
前記色を示す階調信号の階調値が所定範囲にある場合、少なくとも隣り合う前記階調電圧供給手段を、各階調電圧供給手段の後段の位置であり、かつ各階調電圧供給手段が接続する前記データラインの前段の位置で短絡するチャージシェア手段と、
を備えたことを特徴とする液晶表示装置。
前記チャージシェア手段は、前記階調信号の最上位ビットが所定値である場合には、前記少なくとも隣り合う階調電圧供給手段を、各階調電圧供給手段の後段の位置であり、かつ各階調電圧供給手段が接続する前記データラインの前段の位置で短絡することを特徴とする請求項１に記載の液晶表示装置。
前記チャージシェア手段は、前記色を示す階調信号の階調値が所定範囲にある場合であって、前記階調電圧の極性反転を指示する極性制御信号が極性反転を指示している場合には、前記少なくとも隣り合う階調電圧供給手段を、各階調電圧供給手段の後段の位置であり、かつ各階調電圧供給手段が接続する前記データラインの前段の位置で短絡することを特徴とする請求項１に記載の液晶表示装置。
前記チャージシェア処理を行う階調範囲は、前記階調電圧の極性反転時に発熱が発生する階調範囲に対応させて設定されることを特徴とする請求項１〜３のいずれか一つに記載の液晶表示装置。
互いに独立に色を表示する複数の液晶セルに、前記複数の液晶セルが表示する色に対応する階調電圧をそれぞれ供給するデータ駆動装置であって、
前記複数の液晶セルの各々に接続される複数のデータラインと、
前記複数のデータラインのいずれかに接続され、前記液晶セルが表示する色に対応する階調電圧を前記複数の液晶セルにそれぞれ供給する複数の階調電圧供給手段と、
前記色を示す階調信号の階調値が所定範囲にある場合、少なくとも隣り合う前記階調電圧供給手段を、各階調電圧供給手段の後段の位置であり、かつ各階調電圧供給手段が接続する前記データラインの前段の位置で短絡するチャージシェア手段と、
を備えたことを特徴とするデータ駆動装置。