JP2011087396A - 電源装置およびパワーモジュール - Google Patents

Abstract

【課題】薄型かつ小型軽量で、信頼性が高く、高性能で低コストの電源装置およびこれを用いたパワーモジュールを提供する。
【解決手段】多層プリント基板に複数の電源トランスを搭載した電源装置であって、複数の電源トランスのうち少なくとも２つの第１電源トランス６０および第２電源トランス６１が隣接して配置され、第１および第２電源トランス６０，６１は、多層プリント基板に配置された１次側および２次側コイルパターン６０ａ，６０ｂ，６１ａ，６１ｂと、１次側および２次側コイルパターンと電磁結合するコア部材７１とで構成され、第１電源トランス６０の１次側および２次側コイルパターン６０ａ，６０ｂの少なくとも１つと、第２電源トランス６１の１次側および２次側コイルパターン６１ａ，６１ｂの少なくとも１つとが、プリント基板面に投影して相互に重なるように、多層プリント基板の異なる内層にそれぞれ配置される。
【選択図】図１

Description

本発明は、プリント基板に複数の電源トランスを搭載した電源装置およびこれを用いたパワーモジュールに関する。

例えば、ＩＧＢＴ(Insulated Gate Bipolar Transistor)などのパワー半導体素子を搭載したパワーモジュールの場合（特許文献１参照）、複数のパワー半導体素子を駆動制御するための複数の制御回路の電源回路において、単一コアと複数の巻線回路からなる単一の電源トランスを採用して、各巻線回路から各制御回路への電力を分配している。

特開２００１−１５６２５２号公報（図１、図３） 特開２００２−１５９２７号公報（図４） 特開平４−３６７２０８号公報（図１、図２）

このようなパワーモジュールでは、正ラインと負ラインとの間に、２個以上のパワー半導体素子を含む直列回路が並列的に接続されている。各パワー半導体素子の駆動には必要な基準電圧は一般に異なるため、複数の電源と各パワー半導体素子に対応した複数の駆動回路を設ける必要がある。従って、パワー半導体素子の個数が増加すると、それに応じて絶縁電源と駆動回路の個数も増加することから、電源トランスの巻線回路数も増やす必要がある。その結果、相互絶縁された複数の出力を生成するために複数個の出力端子が必要となり、使用する電源トランスが大型化するという問題がある。

さらに、各駆動回路間で高い絶縁耐圧を確保するために、一般にアイソレーション回路、例えば、ゲート駆動用フォトカプラやゲート駆動用巻線トランスなどを採用している。こうした電源トランスを用いた場合についても小型巻線トランスは、サイズが小さいため、巻線間の絶縁耐圧を十分に取ることが難しく、高耐圧のパワーモジュールに不向きであり、絶縁耐圧を確保するために絶縁距離を大きくした電源トランスは大型化してしまうため、電源装置の大型化を招く。

本発明の目的は、上記のような問題点を解決するため、薄型かつ小型軽量で、信頼性が高く、高性能で低コストの電源装置、およびこれを用いたパワーモジュールを提供することである。

上記目的を達成するために、本発明は、多層プリント基板に複数の電源トランスを搭載した電源装置であって、
複数の電源トランスのうち少なくとも２つの第１電源トランスおよび第２電源トランスが隣接して配置され、
第１および第２電源トランスは、多層プリント基板に配置された１次側および２次側コイルパターンと、１次側および２次側コイルパターンと電磁結合するコア部材とで構成され、
前記コア部材は、前記多層プリント基板に設けられた少なくとも１つ以上の貫通穴に取り付けられ、
前記１次側および２次側コイルパターンは、前記少なくとも１つ以上の貫通穴をそれぞれ中心軸として配置され、
第１電源トランスの１次側および２次側コイルパターンの少なくとも１つと、第２電源トランスの１次側および２次側コイルパターンの少なくとも１つとが、プリント基板面に投影して相互に重なるように、多層プリント基板の異なる内層にそれぞれ配置されることを特徴とする。

本発明によれば、電源トランスの１次側および２次側コイルをプリント基板のコイルパターンで構成することにより、トランスの薄型化、小型軽量化が図られる。

また、隣接して配置された第１および第２電源トランスの各コイルパターンが、プリント基板面に投影して相互に重なるように配置することによって、従来と比べて電源トランスの実装面積を大幅に低減することができる。

また、第１および第２電源トランスの各コイルパターンを多層プリント基板の異なる内層にそれぞれ配置することによって、イオンマイグレーションに起因した絶縁劣化の影響を受けにくくなり、信頼性が向上する。

本発明に係る電源装置の一例を示す概略斜視図である。 電源トランスの概略構造を示す分解斜視図である。 図２のＢ−Ｂ線に沿った断面図である。 複数の電源トランスを隣接設置したときのプリント基板のコイルパターンの断面図を示し、図４（ａ）は同層にコイルパターンを配置したとき、図４（ｂ）は異なる内層に配置したときの断面図である。 本発明に係る電源装置の一例を示す回路図である。 図６（ａ）は、電源トランスの１次側コイルを直列接続した場合の回路図であり、図６（ｂ）は、電源トランスの１次側コイルを直列接続と並列接続の混在で結線した場合の回路図である。 複数の電源トランスを隣接設置したときの図１のＡ−Ａ線に沿った断面図である。 複数の電源トランスを隣接配置したときの各種レイアウトを示し、図８（ａ）は横一列に配置した例を示し、図８（ｂ）は縦方向に千鳥配置した例を示す。 電源トランスの他の構成を示し、図９（ａ）は平面図、図９（ｂ）は断面図である。 電源トランスのさらに他の構成を示し、図１０（ａ）は平面図、図１０（ｂ）は断面図である。 複数の電源トランスを隣接設置したときのレイアウトの一例を示し、図１１（ａ）は平面図、図１１（ｂ）は断面図である。 複数の電源トランスを隣接設置したときのレイアウトの他の例を示し、図１２（ａ）は平面図、図１２（ｂ）は断面図である。 コイルパターン同士の重なり領域の断面図である。 複数の電源トランスを隣接設置したときのレイアウトのさらに他の例を示し、図１４（ａ）は平面図、図１４（ｂ）は断面図である。 複数の電源トランスを隣接設置したときのレイアウトのさらに他の例を示し、図１５（ａ）は平面図、図１５（ｂ）はＣ−Ｃ線に沿った断面図である。 本発明の実施の形態３に係る構成を示す断面図である。 本発明に係るパワーモジュールの一例を示す分解斜視図である。

実施の形態１．
図１は、本発明に係る電源装置の一例を示す概略斜視図である。図２は、電源トランスの概略構造を示す分解斜視図である。図３は、図２のＢ−Ｂ線に沿った断面図である。図４は、図３の拡大断面図である。図５は、本発明に係る電源装置の一例を示す回路図である。

電源装置は、プリント基板３０と、プリント基板３０上に搭載された複数の電源トランス５０とを備える。図１では３つの電源トランス５０を例示しているが、２つまたは４つ以上の電源トランス５０を搭載することも可能である。

プリント基板３０には、電源トランス５０の両側に１次側回路Ｐと２次側回路Ｓがそれぞれ設けられる。１次側回路Ｐには、電源トランス５０の１次側コイルと接続される駆動回路４２が設けられ、例えば、発振回路３７、ＭＯＳＦＥＴ３８、バイパスコンデンサ３９などの各種回路素子が搭載される。２次側回路Ｓには、電源トランス５０の２次側コイルと接続される整流出力部４１が設けられ、例えば、整流ダイオード４１ａ、平滑コンデンサ４１ｂなどの各種回路素子が搭載される。

プリント基板３０は、導体層と電気絶縁層とが交互に積層された多層プリント基板として構成される。

電源トランス５０は、図２と図３に示すように、プリント基板３０の異なる導体層にそれぞれ配置された１次側コイルパターン５０ａおよび２次側コイルパターン５０ｂと、１次側および２次側コイルパターン５０ａ，５０ｂと電磁結合するコア部材７１とで構成される。プリント基板３０には貫通穴３１が形成されており、各貫通穴３１を取り囲むように１次側コイルパターン５０ａおよび２次側コイルパターン５０ｂが形成される。コア部材７１は、例えば、コ字状の分割コアに予め二分されており、プリント基板３０の両面側から各分割コアを貫通孔３１に装着すると、分割コアを一体化したコア部材７１が完成する。

図３に示すように、プリント基板３０が、上から下へ向かって電気絶縁層、第１導体層、電気絶縁層、第２導体層、電気絶縁層という順に積層されている場合、左側の貫通穴３１を巻回する１次側コイルパターン５０ａが第１導体層に配置され、一方、右側の貫通穴３１を巻回する２次側コイルパターン５０ｂが第２導体層に配置される。コア部材７１は、２つの貫通穴３１を通る閉じた磁気回路を構成している。そのため、１次側コイルパターン５０ａに電流が流れると電磁誘導により磁界が発生し、発生した磁界はコア部材７１を通過して、２次側コイルパターン５０ｂに電流を生じさせる。

１次側コイルパターン５０ａは、プリント基板３０の最外層に配置してもよいが、プリント基板３０の内層に配置することが好ましい。これによりコイルパターン５０ａ，５０ｂ間だけでなく、コア部材７１とコイルパターン５０ａ，５０ｂとの間にも電気絶縁層が介在するため、コイル間の絶縁耐圧だけでなく、コア−コイル間の絶縁耐圧も高く確保できる。

２次コイルパターン５０ｂもプリント基板３０の最外層に配置してもよいが、プリント基板３０の内層に配置することが好ましい。これによりコイル間の絶縁耐圧およびコア−コイル間の絶縁耐圧をより改善できる。

図４（ａ）に示すように、プリント基板３０の同層に１次側コイルパターン５０ａと２次側コイルパターン５０ｂを配置すると、十分な沿面距離３４を確保しなければプリント基板３０の基材であるガラス繊維の沿面を伝ってイオンマイグレーションが発生しやすくなる。一方、図４（ｂ）に示すように、１次側コイルパターン５０ａと２次側コイルパターン５０ｂを、異なる内層に配置することで、イオンマイグレーションの起きにくい層間による絶縁を確保でき、同時に十分長い沿面距離３４を容易に確保することができるので、イオンマイグレーションに起因した絶縁劣化の影響を受けにくくすることができ、信頼性を向上することができる。

駆動回路４２は外部電源と接続されており、図５に示すように、外部電源の正極Ｖｉｎ＋に接続される正ラインと外部電源の負極Ｖｉｎ−に接続される負ラインとの間には、バイパスコンデンサ３９と、発振回路３７と、各電源トランス５０の１次側コイルパターン５０ａの多段並列回路およびＭＯＳＦＥＴ３８からなる直列回路とが接続される。

各電源トランス５０の２次側コイルパターン５０ｂには、個別の整流出力部４１が接続される。各整流出力部４１は、整流ダイオード４１ａと平滑コンデンサ４１ｂを備える。

発振回路３７は、所定の周期および所定のデューティ比を持つパルスを発生する。ＭＯＳＦＥＴ３８は、発振回路３７からのパルスに応じて、各電源トランス５０の１次側コイルパターン５０ａに流れる電流をパルス状にスイッチングする。各電源トランス５０の１次側コイルパターン５０ａには、外部電源電圧と同じ電圧が１次側コイルパターンに印加され、各電源トランス５０は、１次側コイルパターン５０ａと２次側コイルパターン５０ｂの巻線比に応じた電圧に変換し、各整流出力部４１に供給する。各整流出力部４１で得られた直流電圧は外部に供給される。なお、バイパスコンデンサ３９は、パルス状の電流がノイズとなって外部へ漏出するのを防止している。

ここでは、各電源トランス５０の１次側コイルパターン５０ａが全て並列接続された例を示したが、図６（ａ）に示すように、各電源トランス５０の１次側コイルパターン５０ａを全て直列接続しても構わない。さらに図６（ｂ）に示すように、各電源トランス５０の１次側コイルパターン５０ａを直列接続と並列接続の混在で結線しても構わない。

図７は、複数の電源トランスを隣接設置したときの図１のＡ−Ａ線に沿った断面図である。左電源トランス６０および右電源トランス６１は、上述した電源トランス５０と同様な構成を有する。即ち、左電源トランス６０は、プリント基板３０の異なる導体層にそれぞれ配置された１次側コイルパターン６０ａおよび２次側コイルパターン６０ｂと、１次側および２次側コイルパターン６０ａ，６０ｂと電磁結合するコア部材７１とで構成される。一方、右電源トランス６１は、プリント基板３０の異なる導体層にそれぞれ配置された１次側コイルパターン６１ａおよび２次側コイルパターン６１ｂと、１次側および２次側コイルパターン６１ａ，６１ｂと電磁結合するコア部材７１とで構成される。

本実施形態では、左電源トランス６０の２次側コイルパターン６０ｂと、右電源トランス６１の１次側コイルパターン６１ａとをプリント基板３０の異なる導体層にそれぞれ配置するとともに、プリント基板面に投影して見た場合、両者が相互に重なる領域５１を形成している。こうした重なり領域５１を形成することによって、電源トランスの総実装面積を低減することが可能になる。

例えば、図８（ａ）の上図に示すように、３つの電源トランス５０を隣接配置する場合を想定し、各電源トランスのコア面積、１次側面積、２次側面積が相等しいと仮定する。本実施形態では、図８（ａ）の下図に示すように、第１電源トランスの２次側コイルと第２電源トランスの１次側コイルとを重ねて配置し、第２電源トランスの２次側コイルと第３電源トランスの１次側コイルとを重ねて配置することが可能になる。その結果、電源トランスの総実装面積は、コイルパターンを重ねない場合と比較して７／９に低減できることが判る。隣接配置する電源トランスの数をＮとすると、コイルパターンを重ねた場合の総実装面積は（２Ｎ＋１）／３Ｎとなるため、電源トランスの数が増加すると、最大で２／３の実装面積に抑制できることが判る。

図８（ｂ）は、電源トランスの他のレイアウトを示す。ここでは、電源トランスの２次側コイルにおいて、他の２つの電源トランスの１次側コイルと重ねて２箇所の重なり領域５１を形成し、さらに、電源トランスの１次側コイルにおいて、他の２つの電源トランスの２次側コイルと重ねて２箇所の重なり領域５１を形成している。この場合も、図８（ａ）と同様に、重なり領域５１に相当する面積分の低減が可能になる。

図９は電源トランス５０の他の構成を示し、図９（ａ）は平面図、図９（ｂ）は断面図である。図９（ｂ）に示すように、プリント基板３０は、上から下へ向かって電気絶縁層、第１導体層、電気絶縁層、第２導体層、電気絶縁層という順に積層されて構成され、１次側コイルパターン５０ａは第１導体層に配置され、２次側コイルパターン５０ｂは第２導体層に配置される。コ字状の分割コアが２つの貫通穴に装着され、一体化したコア部材７１を構成している。

１次側および２次側コイルパターン５０ａ，５０ｂは、同じ貫通穴の周りに同軸上に配置されており、各コイルの一端は、図９（ａ）に示すように、スルーホール３２を介して最外層に引き出されている。こうした構成により、電源トランス５０の実装面積を著しく縮小することができる。

図１０は電源トランス５０のさらに他の構成を示し、図１０（ａ）は平面図、図１０（ｂ）は断面図である。１次側コイルパターン５０ａは第１導体層に配置され、２次側コイルパターン５０ｂは第２導体層に配置される。コ字状の分割コアが２つの貫通穴に装着され、一体化したコア部材７１を構成している。

１次側コイルパターン５０ａは、左貫通穴の周りに配置され、２次側コイルパターン５０ｂは、右貫通穴の周りに配置され、各コイルの一端は、図１０（ａ）に示すように、スルーホール３２を介して最外層に引き出されている。

ここでは、１次側コイルパターン５０ａと２次側コイルパターン５０ｂを異なる層に配置し、さらに１次側コイルパターン５０ａと２次側コイルパターン５０ｂの紙面横方向に絶縁距離を設けて、層間方向の絶縁距離および面内の絶縁距離を確保している。そのためコイル間の絶縁耐圧が高くなり、高耐圧の電源トランス５０を構成でき、さらにプリント基板３０の基材であるガラス繊維の表面に沿って発生しやすいイオンマイグレーションを、層間によって絶縁を確保し、同時に十分長い沿面距離を確保することができるので、イオンマイグレーションに起因した絶縁劣化の影響を受けにくくすることができ、信頼性を向上することができる。

図１１は複数の電源トランスを隣接設置したときのレイアウトの一例を示し、図１１（ａ）は平面図、図１１（ｂ）は断面図である。左電源トランス６０および右電源トランス６１は、上述した電源トランス５０と同様な構成を有する。即ち、左電源トランス６０は、プリント基板３０の異なる導体層にそれぞれ配置された１次側コイルパターン６０ａおよび２次側コイルパターン６０ｂと、１次側および２次側コイルパターン６０ａ，６０ｂと電磁結合するコア部材７１とで構成される。一方、右電源トランス６１は、プリント基板３０の異なる導体層にそれぞれ配置された１次側コイルパターン６１ａおよび２次側コイルパターン６１ｂと、１次側および２次側コイルパターン６１ａ，６１ｂと電磁結合するコア部材７１とで構成される。

ここでは、左電源トランス６０の２次側コイルパターン６０ｂと、右電源トランス６１の１次側コイルパターン６１ａとをプリント基板３０の異なる導体層にそれぞれ配置するとともに、プリント基板面に投影して見た場合、両者が相互に重なる領域５１を形成している。こうした重なり領域５１を形成することによって、電源トランスの総実装面積を低減することが可能になる。

また、重なり領域５１において、２次側コイルパターン６０ｂと１次側コイルパターン６１ａとを平面投影して見た場合、パターン同士にずれがなく、完全に一致するように重ねている。これにより電源トランスの電磁結合性を向上することができる。

図１２は複数の電源トランスを隣接設置したときのレイアウトの他の例を示し、図１２（ａ）は平面図、図１２（ｂ）は断面図である。左電源トランス６０および右電源トランス６１は、図１１と同様な構成を有する。

ここでは、２次側コイルパターン６０ｂおよび１次側コイルパターン６１ａのパターン幅およびパターン間隔を、例えば、０．５ｍｍおよび０．５ｍｍに設定し、パターン同士にずれがない状態（図１１）から一方のパターンを０．５ｍｍずらすことにより、平面投影して見た場合に隙間のない状態にしている。

こうしたレイアウトにより、プリント基板３０のパターンの投影面積を拡大することができる。これにより、例えば、パワーモジュールの電源としてパワーモジュールにプリント基板３０を重ねて使用した場合、大電流を流すパワー半導体素子から放射される輻射ノイズを遮蔽するシールド板として機能させることができる。そのため、シールド板を省略したり、あるいは使用するシールド板の量を削減できる。このとき、製造較差などにより若干の隙間ができてもシールド効果は十分に得ることができる。

また、重なり領域５１において、図１３の断面図で示すように、２次側コイルパターン６０ｂおよび１次側コイルパターン６１ａは、パターン隙間を相互に補う配置となる。そのためプリント基板３０を製造する際、パターン全体の凹凸が少なくなり、プリント基板３０の平坦性を改善することができる。

図１４は複数の電源トランスを隣接設置したときのレイアウトのさらに他の例を示し、図１４（ａ）は平面図、図１４（ｂ）は断面図である。左電源トランス６０および右電源トランス６１は、図１１と同様な構成を有する。

ここでは、２次側コイルパターン６０ｂおよび１次側コイルパターン６１ａを平面投影して見た場合に一部だけ重なるように配置している。こうしたレイアウトにより、図１１における電源トランスの電磁結合性の向上および、図１２におけるシールド効果の両方を達成することができる。

このように本実施形態では、複数の電源トランスを隣接設置した場合、第１電源トランスの２次側コイルパターンと第２電源トランスの１次側コイルパターンとを平面投影して見た場合に、両者が相互に重なる領域５１を形成している。こうした重なり領域５１を形成することによって、電源トランスの総実装面積を低減することが可能になる。

また、プリント基板にコイルパターンを形成することによって、半田付け箇所を削減できるとともに、極細の電線をボビンに巻回して製作した従来のトランスと比べて、耐振動性、耐ヒートサイクル性能、トランス耐圧を大幅に改善することができる。

なお、コア部材の形状については、コの字型だけでなく、Ｅ型コア等であってもコイルパターンの重ね配置による実装面積の低減効果を得ることができる。

実施の形態２．
図１５は、複数の電源トランスを隣接設置したときのレイアウトのさらに他の例を示し、図１５（ａ）は平面図、図１５（ｂ）はＣ−Ｃ線に沿った断面図である。左電源トランス６０および右電源トランス６１は、図１１と同様な構成を有する。

本実施形態では、左電源トランス６０の１次側コイルパターン６０ａと、右電源トランス６１の１次側コイルパターン６１ａとをプリント基板３０の異なる導体層にそれぞれ配置するとともに、プリント基板面に投影して見た場合、両者が相互に重なる領域５１を形成している。さらに、左電源トランス６０の２次側コイルパターン６０ｂと、右電源トランス６１の２次側コイルパターン６１ｂとをプリント基板３０の異なる導体層にそれぞれ配置するとともに、プリント基板面に投影して見た場合、両者が相互に重なる領域５１を形成している。

また、左電源トランス６０の１次側および２次側コイルパターン６０ａ，６０ｂは、同じ第１導体層に配置しており、右電源トランス６１の１次側および２次側コイルパターン６１ａ，６１ｂは、同じ第２導体層に配置している。１次側コイルパターン６０ａ，６１ａと２次側コイルパターン６０ｂ，６１ｂの間には、所定の絶縁距離を確保している。

このように１次側コイル同士の重なり領域５１および２次側コイル同士の重なり領域５１を設けることによって、電源トランスの総実装面積をより低減できる。

実施の形態３．
図１６は、本発明の実施の形態３に係る構成を示す断面図である。本実施形態は、図７の構成と同様であるが、重なり領域５１において、左電源トランス６０の２次側コイルパターン６０ｂに流れる電流の方向８０を紙面の表面から裏面へ向かう方向に設定し、一方、右電源トランス６１の１次側コイルパターン６１ａに流れる電流の方向８１を紙面の裏面から表面へ向かう方向に設定している。

重なり領域５１で相互に重なる２つのコイルパターンの電流方向８０，８１を同じ方向に設定すると、近接効果により交流抵抗が増加して、発熱や電力損失の増加を招くことがある。これに対して本実施形態では、重なり領域５１で相互に重なる２つのコイルパターンの電流方向８０，８１を互いに逆方向に設定することによって、近接効果による交流抵抗の増加を抑制できるため、発熱や電力損失の低減を図ることができる。

実施の形態４．
図１７は、本発明に係るパワーモジュールの一例を示す分解斜視図である。パワーモジュールは、ベース基板４と、プリント基板３０と、ケース部材２０などを備える。

ベース基板４は、放熱性能の優れた電気絶縁層の上に配線パターンが形成され、例えば、アルミニウム基板、セラミック基板などで構成される。ベース基板４には、複数のパワー半導体素子、例えば、ＩＧＢＴ(Insulated Gate Bipolar Transistor)５と、複数のダイオード６と、複数の接続端子１３などが搭載される。ベース基板４は、通常、外部のヒートシンク（不図示）に搭載される。

ケース部材２０は、ベース基板４およびプリント基板３０を所定の間隔で保持するために、ベース基板４の周囲を取り囲むように設けられる。

プリント基板３０には、ＩＧＢＴ５を個別に駆動するための複数のＩＧＢＴ駆動回路と、各駆動回路に対して個別に電力を供給するための複数の駆動用電源回路などが搭載され、図１７に示すように、例えば、発振回路３７、ＭＯＳＦＥＴ３８、バイパスコンデンサ３９、整流出力部４１、駆動回路４２、トランジスタ４３、電源トランス５０などの各種回路素子が搭載される。

ベース基板４には、多数の接続端子１３が立設しており、プリント基板３０をケース部材２０に収納した状態でベース基板４の配線パターンとプリント基板３０の配線パターンとを電気接続するために用いられる。

ケース部材２０には、多数のモジュール端子２１が配置され、外部回路と電気接続するために用いられる。

なお、図１７では、内部構造を説明するためにプリント基板３０を上方に取り外した様子を示しているが、実際のプリント基板３０は、ケース部材２０の内部に収納されるとともに、ベース基板４とプリント基板３０との間の内部空間およびプリント基板３０の上面側には樹脂封止材２５が注入されて、モジュール全体がモールド封止される。

このパワーモジュールの電源トランス５０として、実施の形態１〜３で説明した本発明に係る電源装置を採用することによって、パワーモジュールの小型化、薄型化が可能になる。

また、電源トランスのコイルパターンをプリント基板面に投影して見た場合、パターン同士が隙間を相互に補う配置を採用することによって、銅箔の線積率が増加して、シールド効果が得られるため、パワーモジュール内から発生する上面方向の輻射ノイズを効果的に遮蔽することができる。

４ ベース基板、 ５ ＩＧＢＴ、 ２０ ケース部材、 ３０ プリント基板、
３１ 貫通穴、 ３２ スルーホール、 ３３ 絶縁距離、 ３４ 沿面距離、
３７ 発振回路、 ３８ ＭＯＳＦＥＴ、 ３９ バイパスコンデンサ、 ４１ 整流出力部、
４２ 駆動回路、 ５０，６０，６１ 電源トランス、
５０ａ，６０ａ，６０ｂ １次側コイルパターン、
５０ｂ，６０ｂ，６１ｂ ２次側コイルパターン、
５１ 重なり領域、 ７１ コア部材、 ８０，８１ 電流方向、
Ｐ １次側回路、 Ｓ ２次側回路。

Claims (5)

1. 多層プリント基板に複数の電源トランスを搭載した電源装置であって、
   複数の電源トランスのうち少なくとも２つの第１電源トランスおよび第２電源トランスが隣接して配置され、
   第１および第２電源トランスは、多層プリント基板の１次側および２次側コイルパターンと、１次側および２次側コイルパターンと電磁結合するコア部材とで構成され、
   前記コア部材は、前記多層プリント基板に設けられた少なくとも１つ以上の貫通穴に取り付けられ、
   前記１次側および２次側コイルパターンは、前記少なくとも１つ以上の貫通穴をそれぞれ中心軸として配置され、
   第１電源トランスの１次側および２次側コイルパターンの少なくとも１つと、第２電源トランスの１次側および２次側コイルパターンの少なくとも１つとが、プリント基板面に投影して相互に重なるように、多層プリント基板の異なる内層にそれぞれ配置されることを特徴とする電源装置。
2. 第１電源トランスの１次側コイルパターンと、第２電源トランスの１次側コイルパターンとが、プリント基板面に投影して相互に重なるように配置され、
   第１電源トランスの２次側コイルパターンと、第２電源トランスの２次側コイルパターンとが、プリント基板面に投影して相互に重なるように配置されることを特徴とする請求項１記載の電源装置。
3. プリント基板面に投影して相互に重なる２つのコイルパターンには、互いに逆方向の電流が流れることを特徴とする請求項１または２記載の電源装置。
4. 電源トランスは、多層プリント基板の１次側および２次側コイルパターンと、１次側および２次側コイルパターンと電磁結合するコア部材とで構成され、
   前記コア部材は、前記多層プリント基板に設けられた少なくとも１つ以上の貫通穴に取り付けられ、
   前記１次側および２次側コイルパターンは、前記少なくとも１つ以上の貫通穴をそれぞれ中心軸として配置され、
   電源トランスの１次側および２次側コイルパターンが、プリント基板面に投影して重ならないように、多層プリント基板の異なる内層にそれぞれ配置されることを特徴とする電源装置。
5. 複数のパワー半導体素子と、
   各パワー半導体素子を駆動するための複数の素子駆動回路と、
   各素子駆動回路に電力を供給するための請求項１〜４のいずれかに記載の電源装置とを備えることを特徴とするパワーモジュール。