JP2011072175A - 電力変換装置、及びその制御方法 - Google Patents

Abstract

【課題】バイポーラ構造を含んだトランジスタを用いた電力変換装置において、該スイッチング素子の漏れ電流を低減できるようにする。
【解決手段】コンバータ部（2）には、２つの直流リンク部（L1,L2）間に直列接続した２つのスイッチング素子（Srp,…,Stn）の組を３組設け、直列接続における各接続ノードに入力三相交流の相を１つずつ接続する。それぞれのスイッチング素子（Srp,…,Stn）は、バイポーラ構造を含んだトランジスタで構成する。また、制御部（5）は、入力三相交流の１つの相を基準相として、基準相と他のそれぞれの相との線間電圧が時分割で２つの直流リンク部（L1,L2）に出力されるように、それぞれのスイッチング素子（Srp,…,Stn）を制御する。そして、制御部（5）は、スイッチング素子（Srp,…,Stn）のうち、逆バイアスが印加されているものに所定のゲート電圧を印加する。
【選択図】図５

Description

本発明は、交流電力から直流電力又は交流電力への変換を行う電力変換装置及びその制御方法に関するものである。

空気調和機では、圧縮機の電動機に電力を供給するために、商用交流電力を所定の交流電力に変換する電力変換装置が用いられることが多い。このような電力変換装置には、例えば、交流電圧から所望の交流出力を直接得る方式の直接形交流電力変換装置とよばれるものがあり、その代表例として、いわゆるマトリックスコンバータが知られている。このマトリックスコンバータは、商用周波数による電圧脈動を平滑する大型のコンデンサやリアクトルが不要となることから、電力変換装置の小型化が期待でき、次世代の電力変換装置として近年注目されつつある（例えば、特許文献１を参照）。

また、このような電力変換装置では、その効率の向上も種々検討されている。例えば、電力変換装置で用いられるスイッチング素子には、逆バイアスに対する耐圧を確保するために、逆阻止ダイオードを直列接続することがある。しかしながら、このような逆阻止ダイオードが設けられていると導通損失が増大するので、高効率化の妨げになる。これに対しては、逆阻止ダイオードが不要で、スイッチング素子のオン電圧降下を低減することが可能な逆阻止ＩＧＢＴ（Insulated Gate Bipolar Transistor）をスイッチング素子として用いることが提案されている（例えば、非特許文献１を参照）。

特許第４１３５０２６号公報

武井学、他２名 "富士時報" Ｖｏｌ．７５ Ｎｏ．８ ２００２

しかしながら、逆阻止ＩＧＢＴのようなバイポーラ構造を含んだトランジスタは、オフ状態で逆バイアスが印加されると、その電圧が大きいほど漏れ電流が大きくなるという特性があり、その特性はスイッチング素子の温度が高いほど顕著になる。すなわち、逆阻止ＩＧＢＴの採用によって導通抵抗が低減したとしても、必ずしも電力変換装置の高効率化を図れるとは限らないのである。そして、このことは、直接形交流電力変換装置のみならず、交流電力を受けて直流電力を出力するコンバータ回路でも同様のことがいえる。

本発明は上記の問題に着目してなされたものであり、バイポーラ構造を含んだトランジスタを用いた電力変換装置において、該スイッチング素子の漏れ電流を低減することを目的としている。

上記の課題を解決するため、第１の発明は、
２つの出力線（L1,L2）間に直列接続した２つのスイッチング素子（Srp,…,Stn）の組を３組有し、前記直列接続における各接続ノードに入力三相交流の相が１つずつ接続されたコンバータ部（2）と、
前記入力三相交流の１つの相を基準相として、前記基準相と他のそれぞれの相との線間電圧が時分割で前記２つの出力線（L1,L2）に出力されるように、スイッチング素子（Srp,…,Stn）のオンオフを制御する制御部（5）と、
を備え、
それぞれのスイッチング素子（Srp,…,Stn）は、バイポーラ構造を含んだトランジスタで構成され、
前記制御部（5）は、前記スイッチング素子（Srp,…,Stn）のうち、逆バイアスが印加されているスイッチング素子（Srp,…,Stn）に所定のゲート電圧を印加することを特徴とする。

この構成では、スイッチング素子（Srp,…,Stn）のスイッチングによって、入力三相交流が直流電圧に変換される。この場合、これらのスイッチング素子（Srp,…,Stn）のなかには逆バイアスが印加されることとなるスイッチング素子が存在する。コンバータ部（2）の各スイッチング素子（Srp,…,Stn）は、バイポーラ構造を含んだトランジスタで構成されており、一般的には逆バイアスが印加されたスイッチング素子は漏れ電流を生ずる。これに対し、この電力変換装置では、逆バイアスが印加された状態でゲート電圧を印加すると漏れ電流が低減するという、バイポーラ構造を含んだトランジスタの特性を利用し、上記漏れ電流の低減を図っている。具体的には、逆バイアスが印加されたスイッチング素子に対し、制御部（5）によってゲート電圧を印加している。なお、このように逆バイアスが印加されたスイッチング素子（Srp,…,Stn）にゲート電圧を印加しても、各スイッチング素子（Srp,…,Stn）を逆阻止ＩＧＢＴで構成したり、逆阻止ダイオードを付加したりすれば、２つの出力線（L1,L2）間が短絡することはない。

また、第２の発明は、
第１の発明の電力変換装置において、
前記基準相は、前記入力三相交流を２つの相電圧が正で残りの相電圧が負となる期間であるセクターと、２つの相電圧が負で残りの相電圧が正となる期間であるセクターとに分けたそれぞれのセクターにおいて電圧の絶対値が最大となる相をセクター毎に選択したものであり、
前記基準相以外の相であって電圧の絶対値が大きい方の相を最大相とした場合に、
前記制御部（5）は、少なくとも前記最大相の順バイアスが印加されたスイッチング素子（Srp,…,Stn）を所定の通流比（drt,dst）でオンオフ制御することを特徴とする。

この構成により、直流電圧成分に交流電圧成分が重畳した、２レベルの直流電圧が出力される。

また、第３の発明は、
第２の発明の電力変換装置において、
前記制御部（5）における前記オンオフ制御の対象は、前記最大相のスイッチング素子（Srp,…,Stn）のみであることを特徴とする。

この構成では、１つの相のスイッチング素子をスイッチングする（すなわち、１相のみを変調する）のみで、直流電圧成分に交流電圧成分が重畳した、２レベルの直流電圧が出力される。そして、スイッチング動作を行わないスイッチング素子には所定のゲート電圧が印加される。

また、第４の発明は、
第２の発明の電力変換装置において、
前記基準相及び前記最大相以外の相を中間相とした場合に、
各セクターの一部の期間は、前記順バイアスが印加されているスイッチング素子（Srp,…,Stn）と、前記中間相に対応したスイッチング素子（Srp,…,Stn）のうち電流が流出する側のスイッチング素子（Srp,…,Stn）とを、所定の通流比（drt,dst）で相補的にオンオフ制御し、残りの期間は、前記順バイアスが印加されているスイッチング素子（Srp,…,Stn）のみを所定の通流比（drt,dst）でオンオフ制御することを特徴とする。

この構成では、１相のみを変調するスイッチングパターンと、２相を変調するスイッチングパターンの２種類のスイッチングパターンでの動作が可能になる。

また、第５の発明は、
第４の発明の電力変換装置において、
前記入力三相交流の各相には、フィルタコンデンサ（C11,C12,C13）が設けられ、
前記一部の期間は、前記最大相に対応したフィルタコンデンサ（C11,C12,C13）の電圧よりも前記中間相に対応したフィルタコンデンサ（C11,C12,C13）の電圧の方が大きい期間を含む期間であることを特徴とする。

この構成では、フィルタコンデンサ（C11,C12,C13）にはキャリアリプルが重畳する。そのため、最大相と中間相が入れ替わる位相角付近では、フィルタコンデンサ（C11,C12,C13）の電圧の大きさが、本来の大小関係とは逆転する場合がある。この発明では、この大小関係が逆転した期間に２相変調が行われる。

また、第６の発明は、
第４又は第５の発明の電力変換装置において、
前記一部の期間は、前記入力三相交流の位相角３０度分に相当する期間であることを特徴とする。

この構成では、セクターの整数分の１期間で、１相変調と２相変調の期間が切り替わる。

また、第７の発明は、
第２の発明の電力変換装置において、
前記基準相及び前記最大相以外の相を中間相とした場合に、
前記制御部（5）は、前記順バイアスが印加されているスイッチング素子（Srp,…,Stn）と、前記中間相に対応したスイッチング素子（Srp,…,Stn）のうち電流が流出する側のスイッチング素子（Srp,…,Stn）とを、所定の通流比（drt,dst）で相補的にオンオフ制御することを特徴とする。

この構成では、２相の変調を行いつつ、他の相の逆バイアスが印加されたスイッチング素子に所定のゲート電圧が印加される。

また、第８の発明は、
第１から第７の発明のうちの何れか一つの電力変換装置において、
前記制御部（5）は、前記入力三相交流に同期した電源同期信号（Vr）に基づいて、前記入力三相交流の各相に対応した台形波形状の電圧指令信号（Vr^*,Vs^*,Vt^*）の傾斜領域を求める台形波状電圧指令生成部（11）を備え、
前記制御部（5）は、何れかの１つの相の前記電圧指令信号（Vr^*,Vs^*,Vt^*）を用いて、それぞれのスイッチング素子（Srp,…,Stn）のゲート信号を生成することを特徴とする。

この構成では、相ごとの電圧指令信号（Vr^*,Vs^*,Vt^*）を用いるのではなく、何れか１つの相の電圧指令信号（Vr^*,Vs^*,Vt^*）から６つのゲート電圧を生成するので、制御部（30）を簡略化することが可能になる。

また、第９の発明は、
第１から第８の発明のうちの何れか１つの電力変換装置において、
前記出力線（L1,L2）に出力された電力を所定の単相交流又は多相交流に変換するインバータ部（3）を備えていることを特徴とする。

この構成により、入力三相交流を直接的に所望の交流電力に変換する、直接形交流電力変換装置として動作する。

また、第１０の発明は、
２つの出力線（L1,L2）間に直列接続した、バイポーラ構造を含んだトランジスタからなる２つのスイッチング素子（Srp,…,Stn）の組を３組有し、前記直列接続における各接続ノードに入力三相交流の相が１つずつ接続されたコンバータ部（2）を有した電力変換装置の制御方法であって、
前記入力三相交流の１つの相を基準相として選択する選択ステップと、
前記基準相と他のそれぞれの相との線間電圧が時分割で前記２つの出力線（L1,L2）に出力されるように、所定のスイッチング素子（Srp,…,Stn）のオンオフ制御を行う制御ステップと、
前記オンオフ制御の際に逆バイアスが印加されるスイッチング素子（Srp,…,Stn）を特定する逆バイアス素子特定ステップと、
前記逆バイアス素子特定ステップで特定したスイッチング素子（Srp,…,Stn）に、前記オンオフ制御の際に所定のゲート電圧を印加するゲート電圧印加ステップと、
を備えたことを特徴とする制御方法である。

第１の発明によれば、逆バイアスが印加されたスイッチング素子にゲート電圧を印加しているので、各スイッチング素子（Srp,…,Stn）に、バイポーラ構造を含んだトランジスタを採用しても、逆バイアスが印加された際におけるスイッチング素子の漏れ電流を低減させることが可能になる。そして、逆阻止ＩＧＢＴを採用した場合には、従来必要であった逆阻止ダイオードが不要になり、導通抵抗の低減も可能になる。

また、第２の発明によれば、２レベルの直流電圧を得られるので、これらの直流電圧を用いて、所望の交流電力を容易に生成できる。

また、第３の発明によれば、スイッチングの対象を１つのスイッチング素子に限定することで、漏れ電流の低減効果を最大限引き出すことが可能になる。また、１つのスイッチング素子をスイッチングするので、スイッチング制御が容易になる。

また、第４の発明によれば、例えば、1相変調を行う期間は前記漏れ電流を低減が可能になり、２相変調を行う期間に、例えば相電圧の大小関係が本来の関係から逆転した場合に、入力三相交流の電流の歪を改善することか可能になる。

また、第５の発明によれば、最大相と中間相が入れ替わる位相角付近での入力三相交流の電流の歪を改善することか可能になる。

また、第６の発明によれば、セクターの整数分の１単位で変調方法を切替えるので、容易な制御が可能になる。

また、第７の発明によれば、入力三相交流の電流の歪をより確実に改善しつつ、漏れ電流の低減も可能になる。

また、第８の発明によれば、制御部（30）を簡略化することが可能になるので、延いては電力変換装置の簡略化、小型化が可能になる。

また、第９の発明によれば、いわゆる直接形交流電力変換装置において、上記第１から第８の発明の効果を得ることが可能になる。

また、第１０の発明によれば、逆バイアスが印加されたスイッチング素子にゲート電圧を印加しているので、各スイッチング素子（Srp,…,Stn）にバイポーラ構造を含んだトランジスタを採用しても、逆バイアスが印加された際におけるスイッチング素子の漏れ電流を低減させることが可能になる。その結果、導通抵抗を低減できるという、バイポーラ構造を含んだトランジスタの特性を生かしてコンバータ部（2）の低損失化を図ることが可能になる。

図１は、本発明の実施形態1に係るマトリックスコンバータの構成を示すブロック図である。 図２は、入力三相交流とコンバータ部が出力する２レベルの直流電圧を説明する波形図である。 図３は、実施形態1にかかる制御部の構成を示すブロック図である。 図４は、台形波状電圧指令信号の波形を示す図である。 図５は、セクター１におけるコンバータ部の状態を説明する図である。 図６は、セクター１の位相角３０〜６０°の期間において、マトリックスコンバータで行われるＰＷＭ変調を説明する図である。 図７は、セクター１の位相角６０〜９０°の期間に、マトリックスコンバータで行われるＰＷＭ変調を説明する図である。 図８は、セクター２におけるコンバータ部の状態を説明する図である。 図９は、実施形態１における各相のゲート信号、入力三相交流の電圧、及び入力電流の波形をそれぞれ示す図である。 図１０は、変形例にかかる制御部の構成を示すブロック図である。 図１１は、基準相、最大相、及び中間相の遷移の状態と台形波状電圧指令信号の傾斜領域の関係を示す図である。 図１２は、本発明の実施形態２に係る制御部の構成を示すブロック図である。 図１３は、モード０における入力三相交流の各相の電圧の波形図である。 図１４は、モード０におけるゲートパターンの切替え状態、及び各フィルタコンデンサの電圧波形を示す図である。 図１５は、実施形態２における各相のゲート信号、入力三相交流の電圧、及びフィルタコンデンサ通過後の入力電流の波形をそれぞれ示す図である。 図１６は、モード０（３０°〜６０°）の逆転期間において、ゲートパターンＡ，Ｂのそれぞれのパターンでスイッチングを行った場合の相電流の波形を模式的に示す図である。 図１７は、実施形態１やその変形例における、入力三相交流、ｒ，ｓ相のゲート信号のパターン（ゲートパターンＢ）、及びフィルタコンデンサ通過後の入力電流の波形をそれぞれ示す図である。 図１８は、本発明の実施形態３に係る制御部の構成を示すブロック図である。 図１９は、ｒ相の電圧波形、スイッチング素子（Srp）に対応した、電流形ゲート論理変換部、マスク信号生成部、及びマルチプレクサがそれぞれ出力する信号の波形を示す図である。 図２０は、実施形態３における各相のゲート信号、入力三相交流の電圧、及び入力電流の波形をそれぞれ示す図である。

以下、本発明の実施形態について図面を参照しながら説明する。なお、以下の実施形態は、本質的に好ましい例示であって、本発明、その適用物、あるいはその用途の範囲を制限することを意図するものではない。

《発明の実施形態１》
《概要》
実施形態１では、本発明の電力変換装置の一例として、マトリックスコンバータの例を説明する。図１は、本発明の実施形態1に係るマトリックスコンバータ（1）の構成を示すブロック図である。このマトリックスコンバータ（1）は、コンバータ部（2）、インバータ部（3）、クランプ回路（4）、制御部（5）、及びＬＣフィルタ回路（6）を備えている。そして、マトリックスコンバータ（1）には、三相交流電源（7）とモータ（8）とが接続されており、三相交流電源（7）が出力する三相交流（以下、入力三相交流という）の相電圧（Vr,Vs,Vt）を、コンバータ部（2）によって、直流電圧成分に交流電圧成分が重畳した直流電圧に変換し、その直流電圧をインバータ部（3）によって三相交流（以下、出力三相交流という）に変換してモータ（8）に供給するようになっている。このモータ（8）は、例えば空気調和機の冷媒回路に設けられた圧縮機を駆動するものである。図１では、このモータ（8）を、３つのコイル（L21,L22,L23）と３つの抵抗（R21,R22,R23）が三相スター結合された負荷として表している。

《マトリックスコンバータの各部の構成》
以下では、マトリックスコンバータ（1）の各構成要素について詳述する。

〈ＬＣフィルタ回路（6）〉
ＬＣフィルタ回路（6）は、前記入力三相交流のそれぞれの相に対応した３つのコイル（L11,L12,L13）と３つのフィルタコンデンサ（C11,C12,C13）とを備えたＬＣフィルタである。このＬＣフィルタ回路（6）は、コンバータ部（2）等のスイッチング素子（後述）のオンオフ動作によって生じる高周波電流が三相交流電源（7）側に流れ込むのを抑制するために設けている。具体的に、この例では、三相交流電源（7）の相電圧（Vr）がコイル（L11）に、相電圧（Vs）がコイル（L12）に、相電圧（Vt）がコイル（L13）にそれぞれ入力されている。

〈コンバータ部（2）〉
-概要-
コンバータ部（2）は、入力三相交流をスイッチング素子（後述）でスイッチングして、２レベルの直流電圧に変換して出力するようになっている。コンバータ部（2）におけるスイッチングは制御部（5）が制御する。

図２は、入力三相交流と、コンバータ部（2）が出力する２レベルの直流電圧を説明する波形図である。詳しくは、図２（Ａ）が入力三相交流のそれぞれの相電圧（Vr,Vs,Vt）を正規化した波形図であり、（Ｂ）がコンバータ部（2）の出力波形を示す図である。図２（Ａ）に示すように、これらの相電圧（Vr,Vs,Vt）は、２つの相の電圧が正で残りの相の電圧が負である期間（以下、セクター１という）と、２つの相の電圧が負で残りの相の電圧が正である期間（以下、セクター２という）とがあり、セクター１とセクター２とは位相角６０度ごとに交互に繰り返している。

このコンバータ部（2）は、出力する直流電圧の基準となる相（以下、基準相という）をセクター毎に選択し、基準相の電圧を基準とした残り２つの相の線間電圧を、時分割でそれぞれ選択することによって２レベルの直流電圧を出力するようになっている。具体的には、基準相の相電圧を基準として、残り２つの相のうち、その絶対値が大きい方の相（以下、最大相という）と基準相との線間電圧を最大電圧（Emax）として出力し、もう一方の相（以下、中間相という）と基準相との線間電圧を中間電圧（Emid）として出力する。

本実施形態では、上記の基準相は、各セクターにおいて電圧の絶対値が最大となる相である。例えばセクター１では、電圧の絶対値が最大となる相はｔ相でありｔ相が基準相である（図２（Ａ）を参照）。また、入力三相交流では、基準相以外の２相は、各セクターにおいて、前半の位相角３０°分の期間と後半の位相角３０°分の期間で電圧の大小関係が入れ替わっている（図２（Ａ）を参照）。すなわち、セクターの前半と後半で、最大相となる相と中間相となる相が入れ替わることになる。例えば、セクター１の位相角３０〜６０°の期間では、相電圧（Vr）が相電圧（Vs）よりも高い。すなわち、位相角３０〜６０°の期間はｒ相が最大相でありｓ相が中間相である。一方、セクター１の位相角６０〜９０°の期間では、相電圧（Vs）が相電圧（Vr）よりも高い。すなわち、位相角６０〜９０°の期間はｓ相が最大相でありｒ相が中間相である。

-構成-
本実施形態のコンバータ部（2）は、具体的には図１に示すように、上アームを構成する３つのスイッチング素子（Srp,Ssp,Stp）と、下アームを構成する３つのスイッチング素子（Srn,Ssn,Stn）を備えている。本実施形態では、上及び下アームの各スイッチング素子（Srp,…,Stn）を単方向スイッチング素子によって構成している。より具体的には、各スイッチング素子（Srp,…,Stn）として、いわゆる逆阻止ＩＧＢＴを採用している。なお、図１では、コンバータ部（2）の各スイッチング素子（Srp,…,Stn）のコレクタにダイオードのシンボルが記載されているが、実際にこれらのダイオードが別個に接続されているのではなく、この図は、各スイッチング素子（Srp,…,Stn）が逆方向の電圧を阻止することを模式的に示している（以下、他の図でも同様）。すなわち、コンバータ部（2）では、この逆阻止ＩＧＢＴの採用により従来のコンバータ回路では必要であった逆阻止ダイオードが不要になり、コンバータ部（2）における導通損失の低減を期待できる。

具体的に、このコンバータ部（2）では、上アームのスイッチング素子（Srp,Ssp,Stp）は、エミッタ側で並列接続してある。一方、下アームのスイッチング素子（Srn,Ssn,Stn）は、コレクタ側で並列接続してある。また、上アームのスイッチング素子（Srp,Ssp,Stp）と下アームのスイッチング素子（Srn,Ssn,Stn）とは、１対１に対応しており、各上アームのスイッチング素子（Srp,Ssp,Stp）のコレクタには、対応した下アームのスイッチング素子（Srn,Ssn,Stn）のエミッタを接続してある。なお、以下では、上アームのスイッチング素子（Srp,Ssp,Stp）のエミッタ側に繋がる母線を第１直流リンク部（L1）とよび、下アームのスイッチング素子（Srn,Ssn,Stn）のコレクタ側に繋がる母線を第２直流リンク部（L2）と呼ぶことにする。この第１及び第２直流リンク部（L1,L2）は、本発明の出力線の一例である。

また、図１に示すように、スイッチング素子（Srp）とスイッチング素子（Srn）の接続ノードには、ＬＣフィルタ回路（6）のコイル（L11）の一端を接続して、該コイル（L11）を介して、三相交流電源（7）からの相電圧（Vr）を入力している。また、スイッチング素子（Ssp）とスイッチング素子（Ssn）の接続ノードには、コイル（L12）を介して、三相交流電源（7）からの相電圧（Vs）を入力している。同様に、スイッチング素子（Stp）とスイッチング素子（Stn）の接続ノードには、コイル（L13）を介して、三相交流電源（7）からの相電圧（Vt）を入力している。つまり、このコンバータ部（2）は、第１直流リンク部（L1）と第２直流リンク部（L2）の間に直列接続した２つのスイッチング素子（Srp,…,Stn）の組を３組有し、直列接続の各接続ノードに入力三相交流の相が１つずつ接続されている。

〈クランプ回路（4）〉
クランプ回路（4）は、２つのコンデンサ（C1,C2）と、３つのダイオード（D1,D2,D3）を備えている。このクランプ回路（4）は、コンデンサ（C1）の一端を、第１直流リンク部（L1）に接続し、そのコンデンサ（C1）の他端にダイオード（D1）のアノードを接続している。そして、このダイオード（D1）のカソードにはコンデンサ（C2）の一端を接続し、そのコンデンサ（C2）の他端は第２直流リンク部（L2）に接続している。

また、ダイオード（D2）は、そのアノードを上記ダイオード（D1）のカソードに接続し、ダイオード（D2）のカソードは、第１直流リンク部（L1）に接続している。また、ダイオード（D3）は、そのカソードを上記ダイオード（D1）のアノードに接続し、ダイオード（D3）のアノードは第２直流リンク部（L2）に接続している。

〈インバータ部（3）〉
インバータ部（3）は、コンバータ部（2）が出力した直流電圧を、相電圧がＶｕ，Ｖｖ，Ｖｗである出力三相交流に変換してモータ（8）に供給するようになっている。具体的には、本実施形態のインバータ部（3）は、図１に示すように、上アームを構成する３つのスイッチング素子（Sup,Svp,Swp）及び３つのダイオード（Dup,Dvp,Dwp）、下アームを構成する３つのスイッチング素子（Sun,Svn,Swn）及び３つのダイオード（Dun,Dvn,Dwn）を備えている。このインバータ部（3）では、上及び下アームの各スイッチング素子（Sup,…,Swn）に一般的なＩＧＢＴを採用している。

そして、このインバータ部（3）では、上アームのスイッチング素子（Sup,Svp,Swp）は、コレクタ側で並列接続するとともに、前記第１直流リンク部（L1）に接続してある。また、上アームのこれらのスイッチング素子（Sup,Svp,Swp）は、コレクタとエミッタの間に、ダイオード（Dup,Dvp,Dwp）をそれぞれ逆並列接続してある。

一方、下アームのスイッチング素子（Sun,Svn,Swn）は、エミッタ側で並列接続するとともに、前記第２直流リンク部（L2）に接続してある。また、下アームのこれらのスイッチング素子（Sun,Svn,Swn）は、コレクタとエミッタの間に、ダイオード（Dun,Dvn,Dwn）をそれぞれ逆並列接続してある。

また、上アームのスイッチング素子（Sup,Svp,Swp）と下アームのスイッチング素子（Sun,Svn,Swn）とは、１対１に対応しており、上アームの各スイッチング素子（Sup,Svp,Swp）のエミッタには、対応した下アームのスイッチング素子（Sun,Svn,Swn）のコレクタを接続してある。

そして、このインバータ部（3）では、スイッチング素子（Sup）とスイッチング素子（Sun）の接続ノードから相電圧（Vu）を出力し、スイッチング素子（Svp）とスイッチング素子（Svn）の接続ノードから相電圧（Vv）を出力し、スイッチング素子（Swp）とスイッチング素子（Swn）の接続ノードから相電圧（Vw）を出力する。これらの相電圧（Vu,Vv,Vw）は、前記モータ（8）に供給されている。

〈制御部（5）〉
制御部（5）は、コンバータ部（2）とインバータ部（3）をＰＷＭ変調方式（Pulse Width Modulation）でそれぞれ制御する。例えばコンバータ部（2）に対しては、入力三相交流の１つの相を基準相として、基準相と他のそれぞれの相との線間電圧が時分割で第１及び第２直流リンク部（L1,L2）に出力されるように、スイッチング素子（Srp,…,Stn）のオンオフを制御する。

図３は、本実施形態にかかる制御部（5）の構成を示すブロック図である。同図に示すように、制御部（5）は、コンバータ部（2）を制御するコンバータ制御部（5a）と、インバータ部（3）を制御するインバータ制御部（5b）とを備えている。このコンバータ制御部（5a）は、台形波状電圧指令生成部（11）、比較部（12）、電流形ゲート論理変換部（13）、中間相検出部（14）、キャリヤ信号生成部（15）、最大相素子検出部（16）、及び導通素子選択部（17）を備えており、中間相検出部（14）とキャリヤ信号生成部（15）とをインバータ制御部（5b）と共用するようになっている。また、インバータ制御部（5b）は、出力電圧指令生成部（21）、演算部（22）、演算部（23）、比較部（24）、及び論理和演算部（25）を備えている。以下では、制御部（5）の各構成要素について説明する。

-台形波状電圧指令生成部（11）-
台形波状電圧指令生成部（11）は、電源同期信号（Vr）が入力され、該電源同期信号（Vr）に基づいて台形波状電圧指令信号（Vr^*,Vs^*,Vt^*）の傾斜領域の値を、入力三相交流の各相に対応して生成するようになっている。なお、電源同期信号（Vr）は、入力三相交流の何れかの相に同期した信号である。

より具体的には、本実施形態の台形波状電圧指令生成部（11）は、次の式に基づいて台形波状電圧指令信号（Vr^*,Vs^*,Vt^*）の傾斜領域の値を求めて予めテーブルに設定しておき、動作時にそのテーブルを用いて該台形波状電圧指令信号（Vr^*,Vs^*,Vt^*）の傾斜領域の値を出力する。

ここで、位相角θは、入力三相交流の相電圧（Vr）に同期している。

図４は、台形波状電圧指令信号（Vr^*,Vs^*,Vt^*）の波形を示す図である。これらの台形波状電圧指令信号（Vr^*,Vs^*,Vt^*）は、コンバータ部（2）の各相における通流比（デューティー比）を表している。本実施形態では、通流比が正の場合にコンバータ部（2）の上アームが導通し、通流比が負の場合に下アームが導通する。

-キャリヤ信号生成部（15）-
キャリヤ信号生成部（15）は、キャリヤ信号を生成するようになっている。このキャリヤ信号は三角波状の信号である。

-比較部（12）-
比較部（12）は、台形波状電圧指令生成部（11）が生成した台形波状電圧指令信号（Vr^*,Vs^*,Vt^*）と、キャリヤ信号生成部（15）が生成したキャリヤ信号とを比較する。

-電流形ゲート論理変換部（13）-
電流形ゲート論理変換部（13）は、比較部（12）における比較結果に基づいて、６つのゲート信号を出力する。これらのゲート信号は、コンバータ部（2）の６つのスイッチング素子（Srp,…,Stn）のゲートを制御するための信号である。

この電流形ゲート論理変換部（13）は、最大相及び中間相の各スイッチング素子に対しては、通流比（drt,dst）で、互いに相補的にオンオフを繰り返すようにゲート信号を生成する。つまり、電流形ゲート論理変換部（13）は、従来のＰＷＭ制御（例えば特許文献１を参照）用の信号を生成する。これらのゲート信号は、導通素子選択部（17）を介してコンバータ部（2）の各スイッチング素子（Srp,…,Stn）に入力されている。

-中間相検出部（14）-
中間相検出部（14）は、前記台形波状電圧指令信号（Vr^*,Vs^*,Vt^*）に基づいて、中間相の通流比（drt,dst）を検出する。

-最大相素子検出部（16）-
最大相素子検出部（16）は、電源同期信号（Vr）に基づいて、入力三相交流の各相電圧（Vr,Vs,Vt）のなかから前記最大相を検出する。

-導通素子選択部（17）-
導通素子選択部（17）は、最大相素子検出部（16）の検出結果に基づいて、最大相に対応したスイッチング素子（Srp,…,Stn）のうち、順バイアスが印加されているスイッチング素子のゲート（制御端子）に対しては、電流形ゲート論理変換部（13）の出力をそのまま印加し、最大相のもう一方のスイッチング素子、中間相に対応したスイッチング素子、及び基準相に対応したスイッチング素子に対しては、電流形ゲート論理変換部（13）の出力にかかわらず、ゲートに所定のゲート電圧を印加する。すなわち、本実施形態の制御部（5）は、６つのスイッチング素子（Srp,…,Stn）のうち、逆バイアスが印加されているスイッチング素子に所定のゲート電圧を印加する。ここで、所定のゲート電圧とは、スイッチング素子のコレクタ・エミッタ間が導通する電圧と等しい電圧であるが、漏れ電流値に応じて、より低い電圧または高い電圧を適宜選択することも可能である。

-出力電圧指令生成部（21）-
出力電圧指令生成部（21）は、インバータ部（3）に対する出力電圧指令信号（Vu^*,Vv^*,Vw^*）を生成する。

-演算部（22,23）-
演算部（22）は、前記出力電圧指令信号（Vu^*,Vv^*,Vw^*）と前記通流比（drt,dst）に基づいて、
ｄｒｔ＋ｄｓｔＶ^＊ （Ｖ^＊：各相の電圧ベクトル）を出力する。

また、演算部（23）は、前記出力電圧指令信号（Vu^*,Vv^*,Vw^*）と通流比（drt）とに基づいて、
ｄｒｔ（１-Ｖ^＊） （Ｖ^＊：各相の電圧ベクトル）を出力する。

-比較部（24）-
比較部（24）は、２つの演算部（22,23）におけるそれぞれの演算結果と、キャリヤ信号生成部（15）が生成したキャリヤ信号とを比較する。

-論理和演算部（25）-
論理和演算部（25）は、上記比較部（24）における比較結果に基づいて、ゲート信号を出力する。これらのゲート信号は、インバータ部（3）の６つのスイッチング素子（Sup,…,Swn）をオンオフ制御する信号である。

《マトリックスコンバータ（1）の動作》
図５は、セクター１におけるコンバータ部（2）の状態を説明する図であり、（Ａ）がコンバータ部（2）の主要部を模式的に表した等価回路図、（Ｂ）が位相角３０〜６０°の期間における状態を示す等価回路図、（Ｃ）が位相角６０〜９０°の期間における状態を示す等価回路図である。以下では、セクター１を位相角３０〜６０°の期間と位相角６０〜９０°の期間に分けて、マトリックスコンバータ（1）の動作を説明する。

〈位相角３０〜６０°の期間〉
図６は、セクター１の位相角３０〜６０°の期間において、マトリックスコンバータ（1）で行われるＰＷＭ変調を説明する図である。図６において、ｔｓはキャリヤ周期、Ｉ（rt）は電流指令、Ｉ（st）は電流指令、ｄｒｔ、ｄｓｔは通流比、ＩｄｃはＤＣリンク電流、Ｖ０，Ｖ４，Ｖ６は電圧指令、ｄ０は電圧指令Ｖ０に対応する通流比、ｄ４は電圧指令Ｖ４に対応する通流比である。

また、Ｓｒｐ，Ｓｓｐ，Ｓｔｎは、それぞれコンバータ部（2）のスイッチング素子（Srp,Ssp,Stn）へのゲート信号である。また、Ｓｕｐ，Ｓｖｐ，Ｓｗｐは、インバータ部（3）のそれぞれ上アーム側のスイッチング素子（Sup,Svp,Swp）へのゲート信号であり、Ｓｕｎ，Ｓｖｎ，Ｓｗｎは、それぞれ下アーム側のスイッチング素子（Sun,Svn,Swn）へのゲート信号である。この図６からわかるように、マトリックスコンバータ（1）では、三角波状のキャリヤ信号を用いている。

セクター１のこの期間ではｔ相が基準相である（図２（Ａ）を参照）。また、この期間ではｒ相が最大相であり、ｓ相が中間相である。この場合、制御部（5）は、最大相、すなわちｒ相に対応したスイッチング素子（Srp）のみを上記通流比（drt,dst）に応じてオンオフ制御し、コンバータ部（2）におけるその他のスイッチング素子（Ssp,Stp,Srn,Ssn,Stn）には、既述した所定のゲート電圧を印加する（図６を参照）。なお、この場合、ｔ相（基準相）に対応したスイッチング素子（Stp）は、所定の接合容量を有しているので、図５（Ｂ）では、該スイッチング素子（Stp）をコンデンサ（Ctp）で表している。

上記のように各スイッチング素子（Srp,…,Stn）が制御されると、スイッチング素子（Srp）のコレクタと第２直流リンク部（L2）との間の電圧が最大電圧（Emax）になる。一方、スイッチング素子（Ssp）のコレクタと第２直流リンク部（L2）間の電圧が中間電圧（Emid）になる。すなわち、スイッチング素子（Ssp）には逆バイアスが印加されることになる。スイッチング素子（Ssp）に逆バイアスが印加されていても、このスイッチング素子（Ssp）は単方向スイッチ（具体的には逆阻止ＩＧＢＴ）で構成されているので、直流リンク部（L1,L2）間が短絡することはない。そして、最大電圧（Emax）と中間電圧（Emid）とは電位差を有しているので、直流リンク部（L1,L2）には最大電圧（Emax）のみが発生する。

また、図５（Ｂ）に現れていないスイッチング素子（Srn,Ssn,Stp）についてみると、これらのすべてについて逆バイアスが印加されることになる。具体的には、スイッチング素子（Srn）に最大電圧（Emax）、スイッチング素子（Ssn）に中間電圧（Emid）、スイッチング素子（Stp）に最大電圧（Emax）又は中間電圧（Emid）がそれぞれ印加される。これらのスイッチング素子（Srn,Ssn,Stp）は単方向スイッチなので、これらにゲート電圧を印加しても電流は流れない。

以上のように、最大相において順方向電圧が印加されたスイッチング素子のみを上記通流比（drt,dst）でオンオフを切り替え、その他のスイッチング素子は所定のゲート電圧が印加された状態に固定することで、直流電圧成分に交流電圧成分が重畳した直流電圧を出力することができる。

そして、コンバータ部（2）が出力した直流電圧は、インバータ部（3）に入力される。このインバータ部（3）は、上記制御部（5）が出力したゲート信号によって、６つのスイッチング素子（Sup,…,Swn）のオンオフが制御される。これにより、インバータ部（3）は所定の交流電圧をモータ（8）に出力する。

〈位相角６０〜９０°の期間〉
セクター１のこの期間でも、ｔ相が基準相である（図２（Ａ）を参照）。一方、この期間の最大相はｓ相であり、中間相はｒ相である。図７は、セクター１の位相角６０〜９０°の期間に、マトリックスコンバータ（1）で行われるＰＷＭ変調を説明する図である。この期間には、制御部（5）は図７に示すように、最大相、すなわちｓ相に対応したスイッチング素子（Ssp）のみを、上記通流比（drt,dst）に応じてオンオフ制御し、コンバータ部（2）におけるその他のスイッチング素子（Srp,Stp,Srn,Ssn,Stn）に所定のゲート電圧を印加する。この状態では、スイッチング素子（Ssp）以外の、コンバータ部（2）におけるスイッチング素子には逆バイアスが印加される。そして、コンバータ部（2）の各スイッチング素子（Srp,…,Stn）は単方向スイッチなので、逆バイアスが印加されたスイッチング素子のゲート電圧を印加しても電流は流れない。

〈セクター２における動作〉
図８は、セクター２におけるコンバータ部（2）の状態を説明する図であり、（Ａ）がコンバータ部（2）の主要部を模式的に表した等価回路図、（Ｂ）が位相角９０〜１２０°の期間における状態を示す等価回路図、（Ｃ）が位相角１２０〜１５０°の期間における状態を示す等価回路図である。このマトリックスコンバータ（1）は、セクター２では、各相電圧（Vr,Vs,Vt）の関係から、基準相の下アーム側のスイッチング素子を上記通流比（drt,dst）でオンオフ制御し、その他のスイッチング素子を、所定のゲート電圧が印加された状態に固定する。なお、このセクター２でも位相角３０°ごとに、最大相となる相と中間相となる相のが入れ替わるので、セクター１で行ったのと同様に、３０°ごとの期間に分けて制御を行う。そして、本実施形態のマトリックスコンバータ（1）では、上記と同様の動作が繰り返される。このときの各相のゲート信号、入力三相交流の電圧、及び入力電流の波形は図９のようになる。同図に示すように、本実施形態では、何れかの１相の一方のスイッチング素子が所定の通流比でオンオフ制御されている。

〈本実施形態における効果〉
逆阻止ＩＧＢＴはコレクタ・エミッタ間に逆バイアスが印加されると、比較的大きな漏れ電流を生ずるが、このように逆バイアスが印加された状態でゲート電圧を印加すると、漏れ電流が低減するという特性を有していることが知られている。その点、このマトリックスコンバータ（1）では、制御部（5）が、逆バイアスが印加されたスイッチング素子に、所定のゲート電圧が印加されるように制御しているので、各スイッチング素子（Srp,…,Stn）に逆阻止ＩＧＢＴを採用しても、逆バイアスが印加された際の漏れ電流を低減させることが可能になる。そして、逆阻止ＩＧＢＴを採用した結果、従来必要であった逆阻止ダイオードが不要になり、コンバータ部（2）における導通抵抗の低減も可能になる。

《実施形態１の変形例》
上記実施形態１の変形例として、制御部の他の例を説明する。図１０は、本変形例にかかる制御部（30）の構成を示すブロック図である。制御部（30）は、上記実施形態１における制御部（5）のコンバータ制御部（5a）の構成を変更したものである。具体的に制御部（30）のコンバータ制御部（30a）は、比較部（12）、電流形ゲート論理変換部（13）及び導通素子選択部（17）に代えて、導通素子選択部（31）、比較部（32）を設けたものである。

比較部（32）は、中間相検出部（14）で求めた中間相の通流比と、キャリヤ信号生成部（15）の出力とを比較して中間相の通流比を求め、その結果を導通素子選択部（31）に出力している。また、本変形例の導通素子選択部（31）は、比較部（32）から入力された中間相の通流比に基づいて、最大相の通流比を求めて、各スイッチング素子（Srp,…,Stn）に対するゲート電圧を生成している。図１１は、基準相、最大相、及び中間相の遷移の状態（モード０，モード１，…）と、台形波状電圧指令信号（Vr^*,Vs^*,Vt^*）の傾斜領域の関係を示す図である。図１１から分かるように、入力三相交流では、基準相、最大相、及び中間相が所定の周期で入れ替わっている。そのため、何れかの相に対する通流比が分かれば、他の相の通流比も決定することができる。そこで、この導通素子選択部（31）は、最大相素子検出部（16）の検出結果に応じ、最大相に対応したスイッチング素子（Srp,…,Stn）のうち、順バイアスが印加されているスイッチング素子（Srp,…,Stn）のゲートに対しては、求めた通流比に応じてゲート電圧を印加し、最大相のもう一方のスイッチング素子、中間相に対応したスイッチング素子、及び基準相に対応したスイッチング素子に対しては、所定のゲート電圧を印加する。

このように、１つの相の信号（通流比）のみから６つのゲート電圧を生成することで、コンバータ制御部（30a）を簡略化することが可能になる。

《発明の実施形態２》
実施形態２では、制御部の他の構成例を説明する。図１２は、本発明の実施形態２に係る制御部（50）の構成を示すブロック図である。この制御部（50）は、コンバータ制御部（50a）とインバータ制御部（5b）とを備えている。すなわち、この制御部（50）は、コンバータ制御部（50a）の構成が実施形態１とは異なっている。本実施形態のコンバータ制御部（50a）は、台形波状電圧指令生成部（11）、中間相検出部（14）,キャリヤ信号生成部（15）、第１ゲート信号生成部（51）、第２ゲート信号生成部（52）、セレクタ（53）、及びセレクタ制御部（54）を備えている。なお、中間相検出部（14）及びキャリヤ信号生成部（15）は、インバータ制御部（5b）と共用してる。

第１ゲート信号生成部（51）は、実施形態１でそれぞれ説明した比較部（12）と電流形ゲート論理変換部（13）とを備え、電流形ゲート論理変換部（13）の出力信号をセレクタ（53）に出力している。すなわち、第１ゲート信号生成部（51）は、従来のＰＷＭ制御（例えば特許文献１を参照）用の信号を生成してセレクタ（53）に出力するのである。第１ゲート信号生成部（51）が出力するゲート信号を各スイッチング素子（Srp,…,Stn）に印加すれば、三相交流の２相が変調される。

また、第２ゲート信号生成部（52）は、上記変形例で説明した、最大相素子検出部（16）、比較部（32）、及び導通素子選択部（31）を備え、導通素子選択部（31）の出力をセレクタ（53）に出力している。すなわち、第２ゲート信号生成部（52）は、上記変形例のコンバータ制御部（30a）と同じゲート信号をセレクタ（53）に出力するのである。したがって、第２ゲート信号生成部（52）が出力するゲート信号を各スイッチング素子（Srp,…,Stn）に印加すれば、三相交流の１相が変調される。なお、以下では、第１及び第２ゲート信号生成部（51,52）がそれぞれ出力するゲート信号のパターンを、それぞれゲートパターンＡ，Ｂと呼ぶ。

セレクタ（53）は、セレクタ制御部（54）の制御に応じて、第１ゲート信号生成部（51）からのゲート信号、及び第２ゲート信号生成部（52）からのゲート信号の何れかを選択し、コンバータ部（2）の各スイッチング素子（Srp,…,Stn）に出力するようになっている。すなわち、セレクタ（53）からは、ゲートパターンＡの信号、又はゲートパターンＢの信号が選択的に出力されるのである。

セレクタ制御部（54）は、各セクターの一部の期間は、前記セレクタ（53）が第１ゲート信号生成部（51）の出力を選択し、残りの期間は第２ゲート信号生成部（52）の出力を選択するようにセレクタ（53）を制御する。以下では、セレクタ（53）が第１ゲート信号生成部（51）の出力を選択した期間、すなわちゲートパターンＡで制御される期間を２相変調期間と呼び、第２ゲート信号生成部（52）の出力を選択した期間を１相変調期間と呼ぶことにする。この２相変調期間は、順バイアスが印加されているスイッチング素子（Srp,…,Stn）と、中間相に対応したスイッチング素子（Srp,…,Stn）のうち電流が流出する側のスイッチング素子（Srp,…,Stn）とが、所定の通流比（drt,dst）で相補的にオンオフ制御される。一方、１相変調期間は、順バイアスが印加されているスイッチング素子（Srp,…,Stn）のみが所定の通流比（drt,dst）でオンオフ制御される。

本実施形態では、前記２相変調期間（ゲートパターンＡで制御される期間）は、最大相に対応したフィルタコンデンサ（C11,C12,C13）の電圧よりも中間相に対応したフィルタコンデンサ（C11,C12,C13）の電圧の方が大きい期間を含む期間である。より具体的には、入力三相交流の中間相と最大相が入れ替わるタイミング（位相角）を中心とした位相角３０°分の期間である。

〈実施形態２のマトリックスコンバータの動作〉
以下では、例としてモード０における動作を説明する。図１３は、モード０における入力三相交流の各相の電圧の波形図である。モード０では、基準相はｔ相で、前半の期間ではｒ相が最大相、ｓ相が中間相であり、後半の期間ではｓ相が最大相、ｒ相が中間相である（図１１を参照）。従前の図９では、例えば位相角３０〜９０°（セクター１）の期間が対応する。このモード０では、図１３に示すように、位相角６０°で中間相と最大相が入れ替わっている。

図１４は、モード０におけるゲートパターンの切替え状態、及び各フィルタコンデンサ（C11,C12,C13）の電圧波形を示す図である。同図に示すように、本実施形態のコンバータ制御部（50a）（より詳しくはセレクタ制御部（54））は、モード０では、位相角４５°から７５°の期間は、ゲート信号をゲートパターンＡに制御し、残りの期間（位相角３０°から４５°の期間と位相角６０°から９０°の期間）は、ゲートパターンＢに制御する。すなわち、位相角４５°から７５°の期間は２相変調期間であり、位相角３０°から４５°の期間と位相角６０°から９０°の期間は１相変調期間である。そして、本実施形態のコンバータ制御部（50a）は、他の各モードについても同様のスイッチングの制御を行う。図１５は、本実施形態における各相のゲート信号、入力三相交流の電圧、及びフィルタコンデンサ通過後の入力電流の波形をそれぞれ示す図である。

図１４に示したように、コンバータ部（2）のような電流形コンバータ回路を有した電力変換装置では、フィルタコンデンサ（C11,C12,C13）はキャリアリプルが重畳する。そして、最大相と中間相が入れ替わる位相角付近では、フィルタコンデンサ（C11,C12,C13）の電圧の大きさが、本来の大小関係とは逆転する期間（以下、単に逆転期間と呼ぶ）が存在する。この例では、r相のフィルタコンデンサ（C11）の電圧（Vrc）と、s相のフィルタコンデンサ（C12）の電圧（Ｖｓｃ）とが複数箇所で逆転している。また、この例では、これらの逆転期間は、中間相と最大相が入れ替わるタイミング（位相角６０°）を中心とした位相角３０°分の期間に含まれている。すなわち、逆転期間は、ゲートパターンＡでスイッチングが行われるのである。

〈実施形態２における効果〉
図１５（本実施形態）を図９（実施形態１）とを比べると、本実施形態では、入力三相交流の電流の歪が改善していることが分かる。これは、次に説明する理由によるものである。

図１６は、モード０（位相角３０°〜６０°）の逆転期間において、ゲートパターンＡ，Ｂのそれぞれのパターンでスイッチングを行った場合の相電流の波形を模式的に示す図である。例えば、ゲートパターンＡでスイッチングを行うと、モード０では、スイッチング素子（Srp）とスイッチング素子（Ssp）とが相補的にスイッチングされる。この際、スイッチング素子（Ssp）をオンにすることにより最大相が接続され、オフにすることにより中間相が接続される。そのため、図１６の（Ａ）に示すように、相電流（Irp,Isp,Itn）はスイッチング素子（Srp）とスイッチング素子（Ssp）を相補的に流れる。

一方、ゲートパターンＢのスイッチングでは、相電圧Ｖｒ＞相電圧Ｖｓの関係が維持されている場合には、スイッチング素子（Ssp）をオンすることにより最大相が接続され、オフすることにより中間相が接続される（図５（Ｂ）を参照）。そのため、図１６の（Ａ）に示したのと同様に、相電流はスイッチング素子（Srp）とスイッチング素子（Ssp）を相補的に流れる。しかし、最大相と中間相の大小関係が逆転した場合（図１４参照）は、スイッチング素子（Srp）を流れるべき電流が、常時オン状態にあるスイッチング素子（Ssp）を流れる。そのため、図１６の（Ｂ）に示すように、スイッチング素子（Srp）の電流が欠落する。

実施形態１やその変形例におけるゲートパターンは常にゲートパターンＢであるので、実施形態１やその変形例では、このような電流の欠落が起こりえる。図１７は、実施形態１やその変形例における、入力三相交流、ｒ，ｓ相のゲート信号のパターン（ゲートパターンＢ）、及びフィルタコンデンサ（C11,C12,C13）通過後の入力電流の波形をそれぞれ示す図である。このように、ゲートパターンＢのみでスイッチングを行うと、フィルタコンデンサ通過後の入力電流は、最大相と中間相が切り替わる６０°毎に歪が大きくなる。

これに対し、本実施形態では、前記逆転期間を含んだ、中間相と最大相が入れ替わるタイミング（位相角）を中心とした位相角３０°分の期間は、ゲートパターンＡでスイッチング（すなわち２相変調）を行っている。それゆえ、この期間は電流波形の歪の増大を抑えることが可能になる。また、ゲートパターンＢでスイッチング（すなわち１相変調）を行う期間には、実施形態１や変形例のマトリックスコンバータと同様に逆バイアスが印加されたスイッチング素子の漏れ電流を低減させることが可能になる。このように、本実施形態では、漏れ電流低減の効果と、電流波形の歪の増大を抑える効果とをバランスよく得ることが可能になる。

また、本実施形態では、位相角３０°単位でゲートパターンＡ，Ｂを切替えている。この３０°という値は前記セクターの整数分の１の値なので、ゲートパターンの切り替え制御をより容易に行える。勿論、２相変調を行う期間（前記の例では位相各３０°分の期間）は、例示であり、他の値に変更することも可能である。

《発明の実施形態３》
図１８は、本発明の実施形態３に係る制御部（60）の構成を示すブロック図である。この制御部（60）は、コンバータ制御部（60a）とインバータ制御部（5b）とを備えている。すなわち、この制御部（60）は、コンバータ制御部（60a）の構成が実施形態１とは異なっている。本実施形態のコンバータ制御部（60a）は、台形波状電圧指令生成部（11）、電流形ゲート論理変換部（13）、中間相検出部（14）,キャリヤ信号生成部（15）、マスク信号生成部（61）、及びマルチプレクサ（62）を備えている。なお、中間相検出部（14）及びキャリヤ信号生成部（15）は、インバータ制御部（5b）と共用してる。

マスク信号生成部（61）は、各スイッチング素子（Srp,…,Stn）に対応した６つのマスク信号（S2）を出力する。このマスク信号（S2）は、変調させる相に対応したスイッチング素子（Srp,…,Stn）に対してハイレベル（以下、Ｈレベル）、その他のスイッチング素子（Srp,…,Stn）に対してローレベル（以下、Ｌレベル）になる。本実施形態のマトリックスコンバータでは、前記２相変調を行うようになっており、マスク信号生成部（61）は、変調にかかわる２つスイッチング素子（Srp,…,Stn）に対してＨレベル信号を出力するようになっている。

図１９は、ｒ相の相電圧Ｖｒ（電圧は正規化してある）の波形、スイッチング素子（Srp）に対応した、電流形ゲート論理変換部（13）、マスク信号生成部（61）、及びマルチプレクサ（62）がそれぞれ出力する信号（S1,S2,S3）の波形を示す図である。図１９では、モード４からモード０の期間を図示してある。この例では、スイッチング素子（Srp）に対応したマスク信号（S2）は、図１９に示す領域Ａ（モード４の前半）と領域Ｃ（モード５の前半）ではＨレベルになり、領域Ｂ（モード４の後半）と領域Ｄ（モード５の後半からモード０の全域）ではＬレベルある。

また、図１９のＳ１は、電流形ゲート論理変換部（13）が出力する信号の波形である。すなわち、Ｓ１は、従来のＰＷＭ制御用のゲート信号である。このゲート信号（S1）は、スイッチング素子（Srp）に変調動作を行わせない領域ＤではＬレベルになる。このゲート信号（S1）とマスク信号（S2）と、さらにハイレベルの信号（図１９中のＨｉｇｈ信号）が、マルチプレクサ（62）に入力されている。

このマルチプレクサ（62）は、マスク信号（S2）がＨレベルの場合にゲート信号（S1）を選択し、マスク信号（S2）がＬレベルの場合に、前記Ｈｉｇｈ信号を選択して、各スイッチング素子（Srp,…,Stn）に出力するようになっている。例えば、ｒ相の上アームのスイッチング素子（Srp）に対しては、電流形ゲート論理変換部（13）が出力したスイッチング素子（Srp）用のゲート信号（S1）又はＨｉｇｈ信号を、前記のようにマスク信号（S2）に応じて選択して出力する。なお、ゲート信号（S1）、マスク信号（S2）、ゲート信号（S3）の各信号については、ｒ相に関するものを代表で説明したがその他のｓ，ｔ相についても同様である。

〈実施形態３における動作〉
図２０は、実施形態３における各相のゲート信号、入力三相交流の電圧、及び入力電流の波形をそれぞれ示す図である。本実施形態のコンバータ制御部（60a）によれば、例えば、モード４では、スイッチング素子（Srp）とスイッチング素子（Stp）とが相補的に所定の通流比でオンオフ動作を行って、ｒ相とｔ相とが変調される。すなわち、このマトリックスコンバータ（1）では、２相変調が行われるのである。このとき、r相の下アームのスイッチング素子（Srn）、ｔ相の下アームのスイッチング素子（Stn）、及びｓ相の２つのスイッチング素子（Ssp,Ssn）のそれぞれのゲートには、マルチプレクサ（62）によってＨレベルの信号が印加される。他のモードでも同様に２相変調を行いつつ、スイッチングを行っていないスイッチング素子（Srp,…,Stn）にＨレベルの信号が印加される。

〈実施形態３における効果〉
以上のように、本実施形態では、各モードの全域にわたって２相変調が行われるので、入力電流の歪を前記の各実施形態や変形例よりも、より小さくすることが可能になる。しかも、逆バイアス状態のスイッチング素子には所定のゲート電圧が印加されるので、漏れ電流の低減も可能になる。

《その他の実施形態》
なお、電力変換装置は、例えば、インバータ部（3）を省略し、コンバータ部（2）によって前記直流電圧を出力する装置として構成してもよい。

また、前記スイッチング素子（Srp,…,Stn）には、逆阻止ＩＧＢＴの他に、バイポーラ構造を含んだトランジスタなどを採用することも可能である。

本発明は、交流電力から直流電力又は交流電力への変換を行う電力変換装置として有用である。

１ マトリックスコンバータ（電力変換装置）
２ コンバータ部
３ インバータ部
５ 制御部
１１ 台形波状電圧指令生成部
３０ 制御部
５０ 制御部
６０ 制御部
Ｌ１ 第１直流リンク部（出力線）
Ｌ２ 第２直流リンク部（出力線）
Ｓｒｐ，…，Ｓｔｎ スイッチング素子

Claims (10)

1. ２つの出力線（L1,L2）間に直列接続した２つのスイッチング素子（Srp,…,Stn）の組を３組有し、前記直列接続における各接続ノードに入力三相交流の相が１つずつ接続されたコンバータ部（2）と、
   前記入力三相交流の１つの相を基準相として、前記基準相と他のそれぞれの相との線間電圧が時分割で前記２つの出力線（L1,L2）に出力されるように、スイッチング素子（Srp,…,Stn）のオンオフを制御する制御部（5）と、
   を備え、
   それぞれのスイッチング素子（Srp,…,Stn）は、バイポーラ構造を含んだトランジスタで構成され、
   前記制御部（5）は、前記スイッチング素子（Srp,…,Stn）のうち、逆バイアスが印加されているスイッチング素子（Srp,…,Stn）に所定のゲート電圧を印加することを特徴とする電力変換装置。
2. 請求項１の電力変換装置において、
   前記基準相は、前記入力三相交流を２つの相電圧が正で残りの相電圧が負となる期間であるセクターと、２つの相電圧が負で残りの相電圧が正となる期間であるセクターとに分けたそれぞれのセクターにおいて電圧の絶対値が最大となる相をセクター毎に選択したものであり、
   前記基準相以外の相であって電圧の絶対値が大きい方の相を最大相とした場合に、
   前記制御部（5）は、少なくとも前記最大相の順バイアスが印加されたスイッチング素子（Srp,…,Stn）を所定の通流比（drt,dst）でオンオフ制御することを特徴とする電力変換装置。
3. 請求項２の電力変換装置において、
   前記制御部（5）における前記オンオフ制御の対象は、前記最大相のスイッチング素子（Srp,…,Stn）のみであることを特徴とする電力変換装置。
4. 請求項２の電力変換装置において、
   前記基準相及び前記最大相以外の相を中間相とした場合に、
   各セクターの一部の期間は、前記順バイアスが印加されているスイッチング素子（Srp,…,Stn）と、前記中間相に対応したスイッチング素子（Srp,…,Stn）のうち電流が流出する側のスイッチング素子（Srp,…,Stn）とを、所定の通流比（drt,dst）で相補的にオンオフ制御し、残りの期間は、前記順バイアスが印加されているスイッチング素子（Srp,…,Stn）のみを所定の通流比（drt,dst）でオンオフ制御することを特徴とする電力変換装置。
5. 請求項４の電力変換装置において、
   前記入力三相交流の各相には、フィルタコンデンサ（C11,C12,C13）が設けられ、
   前記一部の期間は、前記最大相に対応したフィルタコンデンサ（C11,C12,C13）の電圧よりも前記中間相に対応したフィルタコンデンサ（C11,C12,C13）の電圧の方が大きい期間を含む期間であることを特徴とする電力変換装置。
6. 請求項４又は請求項５の電力変換装置において、
   前記一部の期間は、前記入力三相交流の位相角３０度分に相当する期間であることを特徴とする電力変換装置。
7. 請求項２の電力変換装置において、
   前記基準相及び前記最大相以外の相を中間相とした場合に、
   前記制御部（5）は、前記順バイアスが印加されているスイッチング素子（Srp,…,Stn）と、前記中間相に対応したスイッチング素子（Srp,…,Stn）のうち電流が流出する側のスイッチング素子（Srp,…,Stn）とを、所定の通流比（drt,dst）で相補的にオンオフ制御することを特徴とする電力変換装置。
8. 請求項１から請求項７のうちの何れか一つの電力変換装置において、
   前記制御部（5）は、前記入力三相交流に同期した電源同期信号（Vr）に基づいて、前記入力三相交流の各相に対応した台形波形状の電圧指令信号（Vr^*,Vs^*,Vt^*）の傾斜領域を求める台形波状電圧指令生成部（11）を備え、
   前記制御部（5）は、何れかの１つの相の前記電圧指令信号（Vr^*,Vs^*,Vt^*）を用いて、それぞれのスイッチング素子（Srp,…,Stn）のゲート信号を生成することを特徴とする電力変換装置。
9. 請求項１から請求項８のうちの何れか１つの電力変換装置において、
   前記出力線（L1,L2）に出力された電力を所定の単相交流又は多相交流に変換するインバータ部（3）を備えていることを特徴とする電力変換装置。
10. ２つの出力線（L1,L2）間に直列接続した、バイポーラ構造を含んだトランジスタからなる２つのスイッチング素子（Srp,…,Stn）の組を３組有し、前記直列接続における各接続ノードに入力三相交流の相が１つずつ接続されたコンバータ部（2）を有した電力変換装置の制御方法であって、
    前記入力三相交流の１つの相を基準相として選択する選択ステップと、
    前記基準相と他のそれぞれの相との線間電圧が時分割で前記２つの出力線（L1,L2）に出力されるように、所定のスイッチング素子（Srp,…,Stn）のオンオフ制御を行う制御ステップと、
    前記オンオフ制御の際に逆バイアスが印加されるスイッチング素子（Srp,…,Stn）を特定する逆バイアス素子特定ステップと、
    前記逆バイアス素子特定ステップで特定したスイッチング素子（Srp,…,Stn）に、前記オンオフ制御の際に所定のゲート電圧を印加するゲート電圧印加ステップと、
    を備えたことを特徴とする電力変換装置の制御方法。

Images