JP2011040941A - スペクトル拡散クロック生成装置、画像読取装置、画像形成装置、及びスペクトル拡散クロック生成方法 - Google Patents
スペクトル拡散クロック生成装置、画像読取装置、画像形成装置、及びスペクトル拡散クロック生成方法 Download PDFInfo
- Publication number
- JP2011040941A JP2011040941A JP2009185778A JP2009185778A JP2011040941A JP 2011040941 A JP2011040941 A JP 2011040941A JP 2009185778 A JP2009185778 A JP 2009185778A JP 2009185778 A JP2009185778 A JP 2009185778A JP 2011040941 A JP2011040941 A JP 2011040941A
- Authority
- JP
- Japan
- Prior art keywords
- spread spectrum
- spectrum clock
- signal
- image
- clock
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000001228 spectrum Methods 0.000 title claims abstract description 61
- 238000000034 method Methods 0.000 title claims description 8
- 238000006243 chemical reaction Methods 0.000 claims description 28
- 238000001514 detection method Methods 0.000 claims description 10
- 230000010355 oscillation Effects 0.000 claims description 10
- 238000004364 calculation method Methods 0.000 claims description 4
- 230000008859 change Effects 0.000 claims description 4
- 238000010586 diagram Methods 0.000 description 14
- 239000011521 glass Substances 0.000 description 13
- 230000007274 generation of a signal involved in cell-cell signaling Effects 0.000 description 10
- 238000012546 transfer Methods 0.000 description 9
- 238000012545 processing Methods 0.000 description 7
- 230000003287 optical effect Effects 0.000 description 6
- 230000000737 periodic effect Effects 0.000 description 5
- 238000012937 correction Methods 0.000 description 2
- 238000013461 design Methods 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 230000008569 process Effects 0.000 description 2
- 230000005855 radiation Effects 0.000 description 2
- 239000004065 semiconductor Substances 0.000 description 2
- 238000003705 background correction Methods 0.000 description 1
- 238000009826 distribution Methods 0.000 description 1
- 230000006870 function Effects 0.000 description 1
- 238000003384 imaging method Methods 0.000 description 1
- 230000007246 mechanism Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000010899 nucleation Methods 0.000 description 1
- 230000002093 peripheral effect Effects 0.000 description 1
- 108091008695 photoreceptors Proteins 0.000 description 1
- 230000004044 response Effects 0.000 description 1
- 238000005070 sampling Methods 0.000 description 1
- 238000009827 uniform distribution Methods 0.000 description 1
- 238000012795 verification Methods 0.000 description 1
Landscapes
- Facsimile Heads (AREA)
Abstract
【課題】ライン周期設定の自由度を確保しながら、変動が人間の目には目立たないあるいは目立ちにくい高品質な画像を描画することができるようにする。
【解決手段】基準クロック24−0とフィートバッククロック24−7との位相差を検出する位相比較器24−2と、位相比較器24−2によって検出された位相差信号に基づいて生成される電圧に応じた周波数のスペクトル拡散クロックを発生させる電圧制御発信器24−4と、を有するスペクトル拡散クロック生成装置であって、電圧制御発振器24−4から出力されるスペクトル拡散クロック24−7から生成される駆動クロックに基づいて電圧制御発振器24−4の周波数変調周期を変更するアナログ変調信号24−6を作成し、電圧制御発振器24−4に印加するアナログ変調信号生成部26を備えた。
【選択図】図4
【解決手段】基準クロック24−0とフィートバッククロック24−7との位相差を検出する位相比較器24−2と、位相比較器24−2によって検出された位相差信号に基づいて生成される電圧に応じた周波数のスペクトル拡散クロックを発生させる電圧制御発信器24−4と、を有するスペクトル拡散クロック生成装置であって、電圧制御発振器24−4から出力されるスペクトル拡散クロック24−7から生成される駆動クロックに基づいて電圧制御発振器24−4の周波数変調周期を変更するアナログ変調信号24−6を作成し、電圧制御発振器24−4に印加するアナログ変調信号生成部26を備えた。
【選択図】図4
Description
本発明は、スペクトル拡散クロック生成装置、該クロック生成装置を搭載した画像読取装置、該クロック生成装置を搭載したプリンタ、ディジタル複写機、ファクシミリ等の画像形成装置、及びスペクトル拡散クロック生成方法に関する。
原稿画像を光学的に読み取り、ディジタル画像データに変換して取り込む画像取り込み手段がある。この画像取り込み手段は、例えば、リニアCCDにより被写体からの反射光あるいは散乱光を光電変換してアナログ情報信号を取得し、画素毎にサンプリングし、A/D変換することによりディジタル画像データを生成するものである。CCDによって得られる原稿の線情報は、キャリッジの走査あるいは自動給紙手段によって原稿を搬送することによって2次元に展開され、面情報として得ることができる。
一方、ディジタル複写機などの画像形成装置に対する高画質化、高速化の要求に伴い、画像形成装置に設けられる画像読取装置においても画像読み取り時の高画素密度化及び高速化が求められている。このような要求に伴い、画像読取装置(スキャナ)は近年、さらに高画素密度化、高速化の傾向にあり、それに伴って不要輻射(EMI−Electromagnetic Interference)が問題となっている。この問題を防止するため最近ではスペクトル拡散クロック生成器(SSCG−Spectrum Spread Clock Generator−以下、「SSCG」と略称する。)がよく使われる。すなわち、画像取り込み手段から放出される放射電磁強度レベルを低減するため、各制御ICの駆動にはSSCGによりスペクトル拡散されたクロックを使用する場合が多い。
しかし、この副作用として、クロック幅の定常的な変動が画像の主走査方向に周期的なうねりのような変動となって現れる。この変動がさらに副走査方向に一定周期で並ぶと、人間の目に対して変動がより強調され、その結果、均一な分布の画像を読み取った際にもスジや縞のような模様となって現れてしまう。
図8ないし図10に、SSCGに起因して生じる画像変動の例を、図11及び図12に実画像の例をそれぞれ示す。面内分布が完全に均一な原稿をスキャナによって読み取ったとする。このとき、SSCGによって1ライン中の主走査方向データに変動が生じると、図8に示すように周期的な変動が観測される。図8では、横軸に画素、縦軸に画像レベル(画像濃度レベル)をとっている。このデータを副走査方向に並べることによって2次元の面データが構成される。
ここで、図8のような画像レベルの変動は、
n = 画像1ラインのクロック数 / SSCG変調周期
におけるnが整数に近いほど強調されやすくなることが知られている。図9は、nが整数に近い場合の画像のモデル、図10は、nが整数に遠い場合の画像のモデルである。図8のモデルでは、画像変動成分の「山」と「谷」の部分が副走査方向に所定ピッチで規則的にずれ、周期性があるので、人間の目にはこれが縦あるいは斜め方向の縞模様に見えてしまう。このときの実画像を図11に示す。図11では濃度の濃淡がスジのように認識される。
n = 画像1ラインのクロック数 / SSCG変調周期
におけるnが整数に近いほど強調されやすくなることが知られている。図9は、nが整数に近い場合の画像のモデル、図10は、nが整数に遠い場合の画像のモデルである。図8のモデルでは、画像変動成分の「山」と「谷」の部分が副走査方向に所定ピッチで規則的にずれ、周期性があるので、人間の目にはこれが縦あるいは斜め方向の縞模様に見えてしまう。このときの実画像を図11に示す。図11では濃度の濃淡がスジのように認識される。
これに対し、副走査方向に画像変動成分の「山」と「谷」の部分を非周期的に配置すると、図10に示したモデル図のようになる。この図10の実画像は図12に示すようになる。図9及び図10、あるいは図11及び図12はそれぞれ1ライン毎の変動成分そのものは同じであるが、これらの変動成分の配置によって目立ち方が大きく変化することがわかる。
このようなスジもしくは縞模様に見える現象を抑える技術として例えば特許文献1(特許第3631637号公報)あるいは特許文献2(特開2008−118366号公報)に開示された発明が公知である。このうち特許文献1には、主走査ライン同期信号の周期をスペクトル拡散クロック発生手段の変調周波数の約整数倍+半周期に設定した上で、最小システム構成として少なくとも光電変換手段とA/D変換手段部分をスペクトル拡散クロックで駆動することによりEMIを低減させ、縞模様の現出を防止した発明が開示されている。
また、特許文献2には、入射光を光電変換素子によりアナログ画像信号に変換し、アナログ画像信号をA/D変換器でディジタル化して出力する機能を有する画像読取装置において、光電変換素子を周波数変調されたクロックにより駆動する手段を備え、前記クロックの周波数変化に応じたアナログ画像信号の変動と逆位相で同じ変動量の信号を画像信号に重畳し、画像信号中の変動成分を除去し、横スジが表れないようにした発明が開示されている。
このようにスジの発生を抑制するため、特許文献1記載の発明では、ライン周期と変調周期の間に相関関係が生じないように(nが整数に近くならないように)1ラインのクロック数を決定し、あるいは主走査ライン同期信号の周期をスペクトル拡散クロック発生手段の変調周波数の約整数倍+半周期としていたが、ライン周期はシステム的な要因から決定することが多く、変更の自由度は小さいのが現状である。
また、特許文献2記載の発明では、クロックの変調周波数を電圧レベルで検出し、アナログ電圧レベルの逆位相信号をアナログ画像信号に印加することにより、変調信号の周期的な変動を低減している。しかし、回路規模としては大きく、高価で、かつ比較的シビアなタイミング調整や調整アルゴリズムが必要となる。いずれにしても、設計の自由度は小さく、狭い制約の中での設計が必要となっていた。
そこで、本発明が解決しようとする課題は、ライン周期設定の自由度を確保しながら、変動が人間の目には目立たないあるいは目立ちにくい高品質な画像を描画できるようにすることにある。
前記課題を解決するため、第1の手段は、入力クロックとフィートバッククロックとの位相差を検出する検出手段と、前記検出手段によって検出された位相差信号に基づいて生成される電圧に応じた周波数のスペクトル拡散クロックを発生させる可変発振手段と、を有するスペクトル拡散クロック生成装置であって、前記可変発振手段から出力されるスペクトル拡散クロックから生成される制御信号に基づいて前記可変発振手段の周波数変調周期を変更する変調信号を作成し、前記可変発振手段に印加する周波数変調周期変更手段を備えていることを特徴とする。
第2の手段は、第1の手段において、前記周波数変調周期変更手段は、前記周波数変調周期を原稿画像1ラインのクロック数に応じて変更することを特徴とする。
第3の手段は、第2の手段において、前記周波数変調周期変更手段が、前記クロック数をカウントし、カウント数に応じたディジタル信号を出力するアップダウンカウンタと、前記アップダウンカウンタの出力信号をアナログ信号に変換するD/A変換手段と、を備え、前記D/A変換手段によって生成したアナログ電圧信号を前記可変発振手段の入力電圧に印加することを特徴とする。
第4の手段は、第3の手段において、前記アップダウンカウンタが、整数mを任意に設定可能なm進アップダウンカウンタであることを特徴とする。
第5の手段は、第3の手段において、前記アップダウンカウンタは、
m←(1ラインクロック数)/(n+a)
ただし、nは正の整数
aは1未満の小数
mは右辺の計算結果の小数部を切り上げ、切り捨て、四捨五入のいずれかによって得られる正の整数
であるm進アップダウンカウンタであることを特徴とする。
m←(1ラインクロック数)/(n+a)
ただし、nは正の整数
aは1未満の小数
mは右辺の計算結果の小数部を切り上げ、切り捨て、四捨五入のいずれかによって得られる正の整数
であるm進アップダウンカウンタであることを特徴とする。
第6の手段は、第5の手段において、前記周波数変調周期変更手段は前記アップダウンカウンタのパラメータm、n、aのうち、少なくとも1つを記憶し、読み出す記憶手段を備えていることを特徴とする。
第7の手段は、光電変換により原稿画像の反射光をアナログ電気信号に変換する光電変換素子と、前記光電変換素子から出力されるアナログ電気信号をディジタル信号に変換するA/D変換手段と、前記第1ないし第6のいずれかの手段に係るスペクトル拡散クロック生成装置と、を備え、前記制御信号は、前記光電変換素子及び前記A/D変換手段にも入力されることを特徴とする。
第8の手段は、第1ないし第6のいずれかの手段に係るスペクトル拡散クロック生成装置を備えていることを特徴とする。
第9の手段は、第7の手段に係る画像読取装置を画像形成装置が備えていることを特徴とする。
第10の手段は、入力クロックとフィートバッククロックとの位相差を検出し、前記検出された位相差に基づいて生成される電圧に応じた周波数のスペクトル拡散クロックを発生させるスペクトル拡散クロック生成方法であって、前記検出された位相差に基づいて生成される電圧に応じた周波数のスペクトル拡散クロックから制御信号を生成し、前記生成された制御信号に基づいて前記スペクトル拡散クロックの周波数変調周期を変更する変調信号を作成し、前記検出された位相差に基づいて生成される電圧に前記変調信号をフィードバックして周波数変調周期を変更して新たなスペクトル拡散クロックを生成することを特徴とする。
なお、後述の実施形態では、検出手段は位相比較器24−2に、入力クロックは基準クロック24−0に、フィードバッククロックは電圧制御発振器24−4から出力されるスペクトル拡散クロック24−7に、可変発振手段は電圧制御発振器24−5に、スペクトル拡散クロック生成装置はSSCG24に、変調信号はアナログ変調信号24−6に、周波数変調周期変更手段はアナログ変調信号生成部26に、アップダウンカウンタはm進アップダウンカウンタ26−1に、D/A変換手段はD/A変換器26−2に、記憶手段は記憶媒体26−3に、光電変換素子はCCD9に、A/D変換手段はA/D変換回路部21に、制御信号生成手段はタイミングジェネレータ25あるいはタイミングクロック生成部23に、画像読取装置は符号11またはSCに、画像形成装置は符号100に、それぞれ対応する。
本発明によれば、ライン周期設定の自由度を確保しながら、変動が人間の目には目立たないあるいは目立ちにくい高品質な画像を描画することができる。
本発明は、変調周期を変更可能とすることにより、ライン周期の自由度を確保しながら、変動が人間の目には目立たないように、あるいは目立ちにくいようにしたものである。以下、図面を参照し、本発明の実施形態について説明する。
図1は、本発明に係るSSCGを画像読取装置に適用した実施形態を示す図である。同図において、画像読取装置11は、ディジタル複写機におけるスキャナ装置のような原稿画像をCCDで読み取り、画像信号をディジタル信号に変換して処理するもので、コンタクトガラス1、光源2、第1ないし第3の反射ミラー3,4,5、レンズユニット8、CCDリニアイメージセンサ(以下、単にCCDと称す。)9、及びセンサボード10から基本的に構成されている。
フラットベッド読み取り時には、コンタクトガラス1上に光学的に読み取られる原稿が載置される。光源2及び第1反射ミラー3は第1キャリッジ6に搭載され、第2反射ミラー4及び第3反射ミラー5は第2キャリッジ7に搭載されている。第1キャリッジ6と第2キャリッジ7はステッピングモータによって2:1の線速度で副走査方向(矢印A方向)に走行する。この走行の過程で、光源2から原稿面に照射された光の反射光を第1反射ミラー3で受光し、第2及び第3反射ミラー4,5を経て、レンズユニット8に入射させ、レンズユニット8からCCD9の結像面に結像させる。CCD9では、レンズユニット8から入射される画像の光量を読み取り、光電変換する。画像読取装置には、また、読み取り光学系等による各種の歪みを補正するための白基準板13が設けられ、原稿を読み取る前に白基準板13を読み取り、白基準板13の読み取りデータに基づいてCCD9から入力された画像データに対してセンサボード10でシェーディング補正を行い、適正な画像濃度データとして後段に出力する。
シートスルーによる原稿読み取りは、第1キャリッジ6及び第2キャリッジ7がシートスルー読み取り用スリット15の下へ移動後、原稿自動送り装置14に設置された原稿12をローラ16によって矢印B方向へガイドすることによって、シートスルー読み取り用スリット15の位置において読み取っていく。このときの光学系は停止状態であるが、光学的位置関係はフラットベッド方式の場合と同一となっている。なお、第1及び第2キャリッジ6,7はシートスルー原稿読み取り前に白基準板13を読み取るために若干移動し、あるいは、ローラ16位置に設けられた白基準板、あるいはローラ16自身を読み取ってシーディング補正が行われる。
図2は画像読取装置の制御構成を示すブロック図である。同図に示すように、画像読取装置11の制御回路18は、CCD9、アナログ処理回路部20、A/C変換回路部21、LVDS22、タイミングクロック生成部23、及び発振器17から構成されている。このように構成された制御回路18では、CCD9において光電変換されたアナログ画像データは、アナログ処理回路部20へ出力される。アナログ処理回路部20では、アナログ画像データに対してサンプルホールド処理、黒レベル補正などの各種画像処理を施したのち、A/D変換回路部21へ出力する。A/D変換回路部21では、入力されたアナログ画像データをディジタル画像データに変換し、さらにLVDSインターフェース22を介して後段(画像処理回路部等)へ出力する。CCD9、アナログ処理回路部20、A/D変換回路部21、ステッピングモータ及び光源(ともに未記載)の各種タイミングクロックは、タイミングクロック生成回路部23において発振器17からのクロックから生成され、供給される。
図3は、一般的なSSCGの回路構成を示すブロック図である。SSCG24は第1の周波数分周器(図では周波数分周器(1)と記す。)24−1、位相比較器24−2、加算器24−3、電圧制御発振器(VCO−Voltage Controlled Oscillator)24−4、及び第2の周波数分周器(図では周波数分周器(2)と記す。)24−5から構成されている。SSCG24はPLL(Phase Locked Loop)を基本構成としており、位相比較器24−2に入力される第1の周波数分周器24−1と第2の周波数分周器24−5からのフィードバッククロックの2つのクロックの位相(周波数)を等しくするように動作する性質を利用している。このとき、電圧制御発振器24−4へ入力される電圧値に、さらに外部から電圧(アナログ変調信号24−6)を印加することにより、出力クロックの周波数を調整し、あるいは変調している。
本実施形態に係る画像読取装置11では、外部から印加する電圧(アナログ変調信号24−6)を画像読取装置11内部のタイミングクロック生成部23等から生成することにより、狙いの変調周期を持つスペクトル拡散クロック24−7を生成する。なお、第1の周波数分周器24−1には基準クロック24−0が入力され、第2の周波数分周器24−5には、電圧制御発振器24−4の出力であるスペクトル拡散クロック24−7が入力され、入力側と出力側の周波数が位相比較器24−2で比較され、加算器24−3に出力される。
図4は、本実施形態におけるSSCGの一例を示すブロック図である。この例では、スペクトル拡散クロック生成器(SSCG)24からの出力クロック(スペクトル拡散クロック24−7)の変調周期が1ラインクロック数の1/n(n:整数)とならないようm進アップダウンカウンタ26−1の変数mに特定の整数を割り当てることによって変調周期をライン周期とは非同期となるように設定し、画像に変動(クロックのスペクトル拡散に起因するもの)が現れた場合でも、人間の目には目立ちにくくなるようにしている。
SSCG24から出力されたスペクトル拡散クロック24−7はタイミングジェネレータ25に入力され、タイミングジェネレータ25から駆動クロック25−1として出力される。この駆動クロック25−1は、画像読取装置11では前記CCD9の各制御ICに供給されると同時に、m進アップダウンカウンタ26−1へも入力される。m進アップダウンカウンタ26−1は、駆動クロック25−1を受け取る度に出力(2進バイナリ信号)を(m−1)まで1ずつカウントアップしていき、(m−1)に達すると、その後は0へ向かって1ずつカウントダウンしていく動作を繰り返す。この信号はD/A変換器26−2でアナログ変調信号24−6へ変換され、三角波形状の周期的なアナログ電圧が生成される。スペクトル拡散クロック生成器(SSCG)24では、電圧制御発振器24−4の入力にD/A変換器26−2でアナログ変換された前記アナログ電圧信号が入力されるため、その変化に応じた周波数変化を持つ拡散クロックが電圧制御発振器24−4から出力される。前記D/A変換器26−2から出力されるアナログ変調(電圧)信号は、m進アップダウンカウンタ26−1の出力に基づいており、その周期はライン周期に対して非同期であることから、拡散クロックの変調周期はライン周期に対して非同期となる。
すなわち、図4の例では、アナログ変調信号生成部26を設け、図3に示した一般的なSSCG24に対してアナログ変調信号生成部26で生成されたアナログ変調信号24−6を加算器24−3で電圧制御発振器24−4の入力電圧に加算するようにしている。この例では、前記m進アップダウンカウンタ26−1及びD/A26−2がアナログ変調信号生成部26を構成している。
このm進アップダウンカウンタにおける変数mは、
m←(1ラインクロック数)/(n+a)
ただし、nは正の整数
aは1未満の小数
mは右辺の計算結果の小数部を切り上げ、切り捨て、四捨五入のいずれかによって得られる正の整数
として得られる。
m←(1ラインクロック数)/(n+a)
ただし、nは正の整数
aは1未満の小数
mは右辺の計算結果の小数部を切り上げ、切り捨て、四捨五入のいずれかによって得られる正の整数
として得られる。
図5は、さらに他のアナログ変調信号生成部26の例を示すブロック図である。この例では、図4に示すアナログ変調信号生成部26にm進アップダウンカウンタ26−1のパラメータm、n、aのうちの少なくとも1つを記憶する記憶媒体26−3を備えたものである。最適値など、設定するパラメータが予め決定している際、記憶媒体26−3に当該パラメータの値を記憶させておくことにより、常に最適な変調周期を実現することができる。また、パラメータが状況に応じて変化する場合には、前回値、今回値などを記憶しておくことが可能であり、サービスマン、設計者による検証等が容易に行える。なお、記憶媒体としてはDRAM、RAMカード、メモリなどが使用される。
図6は図4に示したSSCG24を画像読取装置18に適用した例を示すブロック図である。
図6においては、図4におけるタイミングジェネレータ25は図2におけるタイミングクロック生成部23に置換され、発振器17は基準クロック24−0をSSCG24の第1の周波数分周器24−1に入力する。これにより、電圧制御発振器24−4の出力であるスペクトル拡散クロック24−7は駆動クロック25−1としてタイミングクロック生成部23に入力され、画像読取装置11の各部9,20,21,22はこの駆動クロック25−1を基準に動作する。
アナログ変調信号生成部26はタイミングクロック生成部23からのクロックに基づいてアナログ変調信号24−6を生成し、電圧制御発振器24−4からライン周期に対して非同期の拡散クロックの変調周期を有するスペクトル拡散クロック24−7が出力される。そのため、画像に変動(クロックのスペクトル拡散に起因するもの)が現れた場合でも、人間の目には目立ちにくくなる。
なお、図6における各部は図2ないし図4で説明しているので、図2ないし図4で説明した各部と同等な各部には同一の参照符号を付し、重複する説明は省略する。
図7は図6に示した画像読取装置を画像形成装置のスキャナに適用したときの画像形成装置の構成の一例を示す図である。図7における画像形成装置は、モノクロのディジタル複写機100である。このディジタル複写機100は、上部から自動原稿送り装置ADF、画像読取装置SC、光書き込みユニットLU、作像ユニットPR、給紙装置PSの各部から構成されている。なお、この図7では、画像読取装置SCとして表しているが、図1に示した画像読取装置11と同等である。
画像読取装置SCの上面にはコンタクトガラス1が設けられている。また、自動原稿送り装置ADFはコンタクトガラス1を開閉するように複写機100に図示しないヒンジ等を介して連結されている。この自動原稿送り装置ADFは、複数の原稿からなる原稿束を載置可能な原稿載置台としての原稿トレイ202と、原稿トレイ202に載置された原稿束から原稿を1枚ずつ分離してコンタクトガラス1に向かって搬送する給送ローラ203と、給送ローラ203によってコンタクトガラス1に向かって搬送された原稿をコンタクトガラス1上の読取位置に搬送し、停止させる搬送ベルト204と、コンタクトガラス1の下方に配設された画像読取装置SCにより読み取りが終了した原稿をコンタクトガラス1から搬出する排送ローラ205とを備えている。なお、符号207は原稿セット検知センサである。画像読取装置SCは図1に示した通りである。ただし、シートスルー読み取りの機構は省略している。
給紙モータは図示しないコントローラからの出力信号によって駆動されるようになっており、コントローラは複写機100から給紙スタート信号が入力されると、給紙モータを正逆転駆動するようになっている。給紙モータが正転駆動されると、給送ローラ203が時計方向に回転して原稿束から最上位に位置する原稿が給紙され、コンタクトガラス1に向かって搬送される。この原稿の先端が原稿セット検知センサ207によって検知されると、コントローラは原稿セット検知センサ207からの出力信号に基づいて給紙モータを逆転駆動させる。これにより、後続する原稿が進入するのを防止して重送されないようになっている。
また、コントローラは原稿セット検知センサ207が原稿の後端を検知したとき、この検知時点からの搬送ベルトモータの回転パルスを計数し、回転パルスが所定値に達したときに、搬送ベルト204の駆動を停止して給送ベルト204を停止することにより、原稿をコンタクトガラス1の読み取り位置に停止させる。また、コントローラは原稿セット検知センサ207によって原稿の後端が検知された時点で、給紙モータを再び駆動し、後続する原稿を上述したように分離してコンタクトガラス1に向かって搬送し、この原稿が原稿セット検知センサ207によって検知された時点からの給紙モータのパルスが所定パルスに到達したときに、給紙モータを停止させて次原稿を先出し待機させる。そして、原稿がコンタクトガラス1の読み取り位置に停止したとき、複写機100によって原稿の読み取り及び露光が行われる。この読み取り及び露光が終了すると、コントローラには複写機100から信号が入力され、搬送ベルトモータを正転駆動して、搬送ベルト204によって原稿をコンタクトガラス1から排送ローラ205側に搬出する。
光書き込みユニットLUは、レーザ光を出射する半導体レーザとポリゴンミラーを含むレーザ走査部258と、fθレンズを含むレーザ結像系259と、反射ミラー260を備え、画像読取装置SCで読み取った原稿の読み取り情報に基づいて半導体レーザを変調し、感光体ドラム215に対して光書き込みを行う。
給紙装置PSは第1トレイ208、第2トレイ209及び第3トレイ210を備え、各トレイ208,209,210に積載された転写紙は、各々第1給紙ユニット211、第2給紙ユニット212、第3給紙ユニット213によって給紙され、縦搬送ユニット214によって感光体215に当接する位置まで搬送される。読み取りユニットSCにて読み込まれた画像データは、書き込みユニットLUからのレーザ光によって感光体215に書き込まれ、現像ユニット227を通過することによってトナー像が形成される。そして、転写紙は感光体215の回転と等速で搬送ベルト216によって搬送されながら、感光体215上のトナー像が転写される。その後、定着ユニット217にて画像を定着させ、排紙ユニット218に搬送される。排紙ユニット218に搬送された転写紙は、両面モードにより転写紙の裏面に画像を形成しない場合には、そのまま排紙トレイ219に排紙される。
転写紙の裏面にも画像を形成する両面モードの場合、転写紙は、定着ユニット217から排紙ユニット218の反転搬送路113を経て、反転トレイ112に導かれ、再給紙路111から再び縦搬送ユニット214を経て作像ユニットPR側に搬送され、同様の作像動作を経て排紙ユニット219に排紙される。転写紙を反転させた状態で排紙する場合には、転写紙は反転トレイ112から反転排紙路114を経て排紙トレイ219に排紙される。
このようにして画像読取装置SCで読み取った画像情報を転写紙上に可視画像として出力することができる。その際、画像読取装置SCでは、スペクトル拡散クロック生成器(SSCG)24からの出力クロックの変調周期が1ラインクロック数の1/n(n:整数)とならないようm進アップダウンカウンタ26−1の変数mに特定の整数を割り当てることによって変調周期をライン周期とは非同期となるように設定し、画像に変動(クロックのスペクトル拡散に起因するもの)が現れた場合でも、人間の目には目立ちにくくなるようにしている。
以上のように本実施形態によれば、
1)SSCG24の変調周期を変更することが可能なので、ライン周期の自由度を確保しながら、変動が人間の目には目立たないあるいは目立ちにくい高品質な画像を提供することができる。
2)SSCG24の変調周期の変更は、アナログ変調信号生成部26から出力されるアナログ変調信号24−6を電圧制御発振器24−4の前段に入力することにより、容易に行うことができる。
3)アナログ変調信号生成部26では、画像のライン周期を基にSSCG24の変調周期を決定することによって、ライン周期−変調周期間の特定の相関関係を容易に回避することができる。
4)アナログ変調信号生成部26では、m進アップダウンカウンタ26−1及びD/A変換器26−2を備え、これらにより変調同期を変更するので、より精度が高く、実用性、汎用性を高めることができる。
5)m進アップダウンカウンタ26−1のカウント切り替え値mを任意に設定可能なので、変調周期設定及び画像、周辺回路等それぞれのチューニングの自由度を向上させることができる。
6)m進アップダウンカウンタ26−1を使用し、カウント切り替え値mの算出方法を定義することで、より高品質な画像を自動的に得ることができる。
7)m進アップダウンカウンタ26−1のパラメータを記憶する記憶媒体26−3を備えているので、パラメータの読み出しが容易に行え、サービスマン等使用者が評価、検証しやすいシステムを構築することが可能となる。
8)m進アップダウンカウンタ26−1が記憶媒体26−3に記憶されているパラメータを基に動作するので、最適値などを保持し、常に狙いの状態を維持することが可能となる。
等の効果を奏する。
1)SSCG24の変調周期を変更することが可能なので、ライン周期の自由度を確保しながら、変動が人間の目には目立たないあるいは目立ちにくい高品質な画像を提供することができる。
2)SSCG24の変調周期の変更は、アナログ変調信号生成部26から出力されるアナログ変調信号24−6を電圧制御発振器24−4の前段に入力することにより、容易に行うことができる。
3)アナログ変調信号生成部26では、画像のライン周期を基にSSCG24の変調周期を決定することによって、ライン周期−変調周期間の特定の相関関係を容易に回避することができる。
4)アナログ変調信号生成部26では、m進アップダウンカウンタ26−1及びD/A変換器26−2を備え、これらにより変調同期を変更するので、より精度が高く、実用性、汎用性を高めることができる。
5)m進アップダウンカウンタ26−1のカウント切り替え値mを任意に設定可能なので、変調周期設定及び画像、周辺回路等それぞれのチューニングの自由度を向上させることができる。
6)m進アップダウンカウンタ26−1を使用し、カウント切り替え値mの算出方法を定義することで、より高品質な画像を自動的に得ることができる。
7)m進アップダウンカウンタ26−1のパラメータを記憶する記憶媒体26−3を備えているので、パラメータの読み出しが容易に行え、サービスマン等使用者が評価、検証しやすいシステムを構築することが可能となる。
8)m進アップダウンカウンタ26−1が記憶媒体26−3に記憶されているパラメータを基に動作するので、最適値などを保持し、常に狙いの状態を維持することが可能となる。
等の効果を奏する。
なお、本発明は本実施形態に限定されるものではなく種々の変形が可能であり、特許請求の範囲に記載された発明の技術思想に含まれる技術的事項の全てが対象となる
9 CCD
11,SC 画像読取装置
21 A/D変換回路部
23 タイミングクロック生成部
24 SSCG
24−0 基準クロック
24−1 第1の周波数分周器
24−2 位相比較器
24−3 加算器
24−4 電圧制御発振器
24−5 第2の周波数分周器
24−6 アナログ変調信号
24−7 スペクトル拡散クロック
25 タイミングジェネレータ
26 アナログ変調信号生成部
26−1 m進アップダウンカウンタ
26−2 D/A変換器
26−3 記憶媒体
100 画像形成装置
11,SC 画像読取装置
21 A/D変換回路部
23 タイミングクロック生成部
24 SSCG
24−0 基準クロック
24−1 第1の周波数分周器
24−2 位相比較器
24−3 加算器
24−4 電圧制御発振器
24−5 第2の周波数分周器
24−6 アナログ変調信号
24−7 スペクトル拡散クロック
25 タイミングジェネレータ
26 アナログ変調信号生成部
26−1 m進アップダウンカウンタ
26−2 D/A変換器
26−3 記憶媒体
100 画像形成装置
Claims (10)
- 入力クロックとフィートバッククロックとの位相差を検出する検出手段と、
前記検出手段によって検出された位相差信号に基づいて生成される電圧に応じた周波数のスペクトル拡散クロックを発生させる可変発振手段と、
を有するスペクトル拡散クロック生成装置であって、
前記可変発振手段から出力されるスペクトル拡散クロックから生成される制御信号に基づいて前記可変発振手段の周波数変調周期を変更する変調信号を作成し、前記可変発振手段に印加する周波数変調周期変更手段を備えていること
を特徴とするスペクトル拡散クロック生成装置。 - 請求項1記載のスペクトル拡散クロック生成装置であって、
前記周波数変調周期変更手段は、前記周波数変調周期を原稿画像1ラインのクロック数に応じて変更すること
を特徴とするスペクトル拡散クロック生成装置。 - 請求項2記載のスペクトル拡散クロック生成装置であって、
前記周波数変調周期変更手段は、
前記クロック数をカウントし、カウント数に応じたディジタル信号を出力するアップダウンカウンタと、
前記アップダウンカウンタの出力信号をアナログ信号に変換するD/A変換手段と、
を備え、
前記D/A変換手段によって生成したアナログ電圧信号を前記可変発振手段の入力電圧に印加すること
を特徴とするスペクトル拡散クロック生成装置。 - 請求項3記載のスペクトル拡散クロック生成装置であって、
前記アップダウンカウンタは、整数mを任意に設定可能なm進アップダウンカウンタであること
を特徴とするスペクトル拡散クロック生成装置。 - 請求項3記載のスペクトル拡散クロック生成装置であって、
前記アップダウンカウンタは、
m←(1ラインクロック数)/(n+a)
ただし、nは正の整数
aは1未満の小数
mは右辺の計算結果の小数部を切り上げ、切り捨て、四捨五入のいずれかによって得られる正の整数
であるm進アップダウンカウンタであること
を特徴とするスペクトル拡散クロック生成装置。 - 請求項5記載のスペクトル拡散クロック生成装置であって、
前記周波数変調周期変更手段は前記アップダウンカウンタのパラメータm、n、aのうち、少なくとも1つを記憶する記憶し、読み出す記憶手段を備えていること
を特徴とするスペクトル拡散クロック生成装置。 - 光電変換により原稿画像の反射光をアナログ電気信号に変換する光電変換素子と、
前記光電変換素子から出力されるアナログ電気信号をディジタル信号に変換するA/D変換手段と、
前記請求項1ないし6のいずれか1項に記載のスペクトル拡散クロック生成装置と、
を備え、
前記制御信号は前記光電変換素子及び前記A/D変換手段に対しても入力されること
を特徴とする画像読取装置。 - 請求項1ないし6のいずれか1項に記載のスペクトル拡散クロック生成装置を備えていることを特徴とする画像形成装置。
- 請求項7記載の画像読取装置を備えていることを特徴とする画像形成装置。
- 入力クロックとフィートバッククロックとの位相差を検出し、前記検出された位相差に基づいて生成される電圧に応じた周波数のスペクトル拡散クロックを発生させるスペクトル拡散クロック生成方法であって、
前記検出された位相差に基づいて生成される電圧に応じた周波数のスペクトル拡散クロックから制御信号を生成し、
前記生成された制御信号に基づいて前記スペクトル拡散クロックの周波数変調周期を変更する変調信号を作成し、
前記検出された位相差に基づいて生成される電圧に前記変調信号をフィードバックして周波数変調周期を変更して新たなスペクトル拡散クロックを生成すること
を特徴とするスペクトル拡散クロック生成方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2009185778A JP2011040941A (ja) | 2009-08-10 | 2009-08-10 | スペクトル拡散クロック生成装置、画像読取装置、画像形成装置、及びスペクトル拡散クロック生成方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2009185778A JP2011040941A (ja) | 2009-08-10 | 2009-08-10 | スペクトル拡散クロック生成装置、画像読取装置、画像形成装置、及びスペクトル拡散クロック生成方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2011040941A true JP2011040941A (ja) | 2011-02-24 |
Family
ID=43768269
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2009185778A Pending JP2011040941A (ja) | 2009-08-10 | 2009-08-10 | スペクトル拡散クロック生成装置、画像読取装置、画像形成装置、及びスペクトル拡散クロック生成方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2011040941A (ja) |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2013201487A (ja) * | 2012-03-23 | 2013-10-03 | Asahi Kasei Electronics Co Ltd | D/a変換器、ジッタ周波数制御回路 |
US8823564B2 (en) | 2012-03-07 | 2014-09-02 | Asahi Kasei Microdevices Corporation | Sampling circuit, A/D converter, D/A converter, and codec |
US8917196B2 (en) | 2012-01-24 | 2014-12-23 | Asahi Kasei Microdevices Corporation | Sampling circuit, A/D converter, D/A converter, and CODEC |
-
2009
- 2009-08-10 JP JP2009185778A patent/JP2011040941A/ja active Pending
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US8917196B2 (en) | 2012-01-24 | 2014-12-23 | Asahi Kasei Microdevices Corporation | Sampling circuit, A/D converter, D/A converter, and CODEC |
US8823564B2 (en) | 2012-03-07 | 2014-09-02 | Asahi Kasei Microdevices Corporation | Sampling circuit, A/D converter, D/A converter, and codec |
JP2013201487A (ja) * | 2012-03-23 | 2013-10-03 | Asahi Kasei Electronics Co Ltd | D/a変換器、ジッタ周波数制御回路 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US7382390B2 (en) | Image forming apparatus and control method thereof having main scan length correcting feature | |
JP2004025841A (ja) | レーザ走査制御装置 | |
JP2004351908A (ja) | 画像形成装置およびその主走査倍率補正方法 | |
JP2011040941A (ja) | スペクトル拡散クロック生成装置、画像読取装置、画像形成装置、及びスペクトル拡散クロック生成方法 | |
JP2011244057A (ja) | 画像読取装置と画像形成装置 | |
JP5006736B2 (ja) | 画像形成装置 | |
JP3780794B2 (ja) | 画像形成装置及び画像読取装置 | |
US10003708B2 (en) | Image processing device and image forming apparatus that generates a line synchronization signal based on a modulation clock and with a variable line cycle | |
JP2005094655A (ja) | 画像読取装置 | |
US8134586B2 (en) | Beam light scanning apparatus, image forming apparatus, and method for controlling generation of beam light | |
JP2009053466A (ja) | 画像形成装置 | |
JP2014014007A (ja) | 画像形成装置 | |
JP6150618B2 (ja) | 画像処理装置、データ転送方法 | |
JP2017071157A (ja) | 画像信号処理装置及びその制御方法、画像形成装置、並びにプログラム | |
US20060203077A1 (en) | Beam light scanning apparatus, image forming apparatus, and beam light scanning method | |
JP3711840B2 (ja) | クロック発生装置、基板および画像形成装置ならびにクロック発生方法 | |
JP2000137179A (ja) | 画像記録装置 | |
US8325211B2 (en) | Apparatus for alignment of video clock with the ROS start of scan sensor signal in printing systems | |
JP2004102103A (ja) | 画像形成装置およびその走査長制御方法 | |
JP2014156036A (ja) | 画像形成装置及び書き込み制御方法 | |
JP5100783B2 (ja) | 受信機器及び画像形成装置 | |
JP2018014599A (ja) | クロック生成装置、クロック生成方法及び画像形成装置 | |
JP2012253607A (ja) | 画像読取装置と画像形成装置 | |
US20060203262A1 (en) | Beam light scanning apparatus, image forming apparatus, and method for controlling generation of beam light | |
JP2017152944A (ja) | 画像処理装置 |