JP2011038930A - プローブカード及び被検査装置のテスト方法 - Google Patents
プローブカード及び被検査装置のテスト方法 Download PDFInfo
- Publication number
- JP2011038930A JP2011038930A JP2009187408A JP2009187408A JP2011038930A JP 2011038930 A JP2011038930 A JP 2011038930A JP 2009187408 A JP2009187408 A JP 2009187408A JP 2009187408 A JP2009187408 A JP 2009187408A JP 2011038930 A JP2011038930 A JP 2011038930A
- Authority
- JP
- Japan
- Prior art keywords
- contact
- back surface
- card
- main surface
- electrode group
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
- 239000000523 sample Substances 0.000 title claims abstract 12
- 238000010998 test method Methods 0.000 title abstract 2
- 238000012360 testing method Methods 0.000 claims abstract 9
- 239000000758 substrate Substances 0.000 claims abstract 7
- 238000000034 method Methods 0.000 claims 1
- 238000007689 inspection Methods 0.000 abstract 1
Images
Landscapes
- Testing Of Individual Semiconductor Devices (AREA)
- Measuring Leads Or Probes (AREA)
- Tests Of Electronic Circuits (AREA)
- Testing Or Measuring Of Semiconductors Or The Like (AREA)
Abstract
【課題】デバイスの電極群の高さに差が生じている場合であっても、リフロー時にパッケージ基板と接合しないバンプが発生することのない、プローブカード及び被検査装置のテスト方法を提供する。
【解決手段】主面及び裏面を有し、前記裏面が被検査装置2に設けられた複数の被検査装置電極21に押し付けられる、コンタクトカード5と、テスト時に、前記コンタクトカードに対して前記被検査装置側に向かう弾性力を与える、弾性部材10とを具備する。前記コンタクトカードは、前記弾性部材により前記被検査装置側に弾性的に押し付けられたときに、前記複数の被検査装置電極の高さが一様に揃えられるような剛性を有している。
【選択図】図3
【解決手段】主面及び裏面を有し、前記裏面が被検査装置2に設けられた複数の被検査装置電極21に押し付けられる、コンタクトカード5と、テスト時に、前記コンタクトカードに対して前記被検査装置側に向かう弾性力を与える、弾性部材10とを具備する。前記コンタクトカードは、前記弾性部材により前記被検査装置側に弾性的に押し付けられたときに、前記複数の被検査装置電極の高さが一様に揃えられるような剛性を有している。
【選択図】図3
Description
本発明は、プローブカード及び被検査装置のテスト方法に関する。
半導体デバイスの高密度化に伴い、1チップあたりの電極数が増大している。これにより、フリップチップ型の半導体デバイスに対する要求が高まっている。フリップチップ型の半導体デバイスは、電極群が、チップの周辺のみでなく、チップ全面にアレイ状に配置されたデバイスである。このようなデバイスを製造する場合、半導体製造プロセスにより、半導体ウェハ上に電極群(ニッケル、銅など)が形成される。そして、各電極上に、印刷、蒸着、又はメッキ工程などによって、半田バンプが形成される。その後、半導体ウェハがダイシングされ、複数の半導体チップが得られる。各半導体チップは、リフローによって半田バンプを溶融させることにより、パッケージ基板上に実装される。パッケージ上に半導体チップが実装された状態で、製品として出荷される。
一方で、半導体デバイスは、ウェハの状態において、所望の動作が実現されるか否かのテストが行われる。具体的には、LSIテスタによって、被検査装置である半導体デバイスに対し、電気信号を印加する。そして、デバイスからLSIテスタ側に返信されてきた信号が所望のものであるかを判断する。テスト時には、テスタとデバイスとの間を電気的に接続するために、プローブカードと呼ばれる治工具が用いられる。
プローブカードは、基板部分と、基板部分に取り付けられたプローブ部分とを備えている。テスト時には、プローブ部分が、デバイスの電極群に押し付けられ、デバイスとプローブカードとの間の電気的接続が確保される。この際、プローブ部分とデバイスの電極群とが確実に接触していることが望まれる。
関連技術として、特許文献1(特開2003−240801号公報)に記載された垂直型プローブカードが挙げられる。図1は、その垂直型プローブカードを示す概略断面図である。この垂直型プローブカードには、測定対象物である半導体集積回路100の導電パッドに垂直に接触する接触子101と、この接触子101と下端端子部を介して機械的に接続された接続部102を備えている。接続部102は、複数の屈曲部を有する板バネである。この発明によれば、板バネによって、プローブと導電パッドとの間の接触圧を確保することができる。
別の関連技術として、特許文献2(特開平9−153528号公報)に記載されたプローブカードデバイスが挙げられる。図2は、そのプローブカードデバイスを示す概略構成図である。このプローブカードデバイスは、半導体ウェハ101に接触させられるプローブカード103と、押え部材104とを備えている。プローブカード103には、接触バンプ群が設けられており、接触バンプ群によって半導体ウェハ101に接触する。押え部材104は、プローブカード103を半導体ウェハ側に押すような押圧を加える。ここで、押え部材104には、エラストマが設けられている。エラストマには、溝が設けられおり、この溝によって接触バンプ群に対応する独立した押圧エリアが形成される。この発明によれば、プローブカード103が半導体ウェハの表面プロファイルに対応して変形するので、プローブカード103が半導体ウェハ101の表面プロファイルに追従した状態で押圧力が付与される。これにより、半導体ウェハとプローブカードとを確実に接触させることができる。
その他に、本発明者が知りえた関連技術としては、特許文献3(特開2000−180506号公報)及び特許文献4(特開平8−201427号公報)が挙げられる。
プローブ部分をデバイスの電極(半田バンプ)群に押し付ける際に、プローブ部分からデバイスの電極群に荷重が加わる。このときの荷重は、例えば、1つの半田バンプに対して5gf〜15gf程度である。半田バンプは、この荷重により、潰されることがある。半田バンプが潰される量は、半田バンプの組成にも依存するが、鉛を主成分とする高融点半田バンプの場合、10um前後である。
ここで、既述の特許文献1や特許文献2に記載されるように、弾性的にプローブ部分をデバイスの電極群に押し当てたときには、プローブ部分に含まれる各プローブが独立してデバイスの電極群を押すことになる。そのため、デバイスの電極群が荷重によって潰される量は、一様ではなくなる。その結果、デバイスの電極群の高さに差が生じてしまう。
デバイスの電極群の高さに差が生じている場合、リフロー時にパッケージ基板と接合しないバンプが発生することがある、という問題点があった。
本発明に係るプローブカードは、主面及び裏面を有し、前記裏面が被検査装置に設けられた複数の被検査装置電極に押し付けられる、コンタクトカードと、テスト時に、前記コンタクトカードに対して前記被検査装置側に向かう弾性力を与える、弾性部材とを具備する。前記コンタクトカードは、前記弾性部材により前記被検査装置側に弾性的に押し付けられたときに、前記複数の被検査装置電極の高さが一様に揃えられるような剛性を有している。
この発明によれば、弾性部材によってコンタクトカードが被検査装置に対して弾性的に押し付けられるので、コンタクトカードと被検査装置とを、確実に且つ被検査装置電極を損傷することなく、接触させることができる。また、コンタクトカードが剛性を有していることにより、複数の被検査装置電極の高さを一様に揃えることができる。
本発明に係る被検査装置のテスト方法は、コンタクトカードの裏面を、被検査装置に設けられた複数の被検査装置電極に押し付けるステップと、前記押し付けるステップの後に、前記コンタクトカードを介して前記被検査装置の電気的特性を検査するステップとを具備する。前記押し付けるステップは、前記コンタクトカードに対して前記被検査装置側に向かう弾性力を与え、これによって前記複数の被検査装置電極の高さが一様に揃えるステップを備えている。
本発明によれば、デバイスの電極群の高さに差が生じてしまうことを防止できる、プローブカード、及び被検査装置のテスト方法が提供される。
以下に、図面を参照しつつ、本発明の実施形態について説明する。図3は、本実施形態に係るプローブカード1を示す概略断面図である。このプローブカード1は、半田バンプ群21が形成された半導体ウェハ2(被検査装置)と、半導体ウェハ2の電気的特性を検査するLSIテスタ(図示せず)とを電気的に接続するために用いられる。
図3に示されるように、プローブカード1は、コンタクトカード5と、拡張基板4と、基板3と、ハウジング部16と、複数の弾性ピン10(10−1〜10−3)とを備えている。
基板3は、LSIテスタ(図示せず)と電気的に接続される部分である。基板3の裏面には、基板電極群20が形成されている。また、図示していないが、基板3には、配線群が設けられており、基板電極群20は、この配線群を介してLSIテスタと接続されている。
基板3としては、通常、ガラスエポキシ製基板や、ポリミド樹脂製基板などが用いられる。このような基板の上には、狭ピッチで電極群を形成することが難しい。一方、半導体ウェハ2に形成される半田バンプ21の数は、10000を超える場合もある。また、半田バンプ21同士の間隔は、125um〜250um程度である。従って、基板電極群20は、半導体ウェハの半田バンプ群21よりも、広いピッチで(疎に)配置されている。
基板3の裏面には、拡張基板4を支持するために、押え部6が取り付けられている。押え部6は、基板3の裏面の外周部から、拡張基板4の端部を覆うように延びている。
拡張基板4は、広いピッチで配置された基板電極群20を、狭ピッチで配置された半田バンプ群21に対応させる為に設けられている。拡張基板4としては、例えば、セラミックス基板などを用いることができる。拡張基板4は、主面及び裏面を有している。拡張基板の主面には、基板電極群20に接触する拡張基板主面電極群19が形成されている。一方、拡張基板の裏面には、拡張基板裏面電極群18(18−1〜18−3)が形成されている。拡張基板裏面電極群18は、概ね、半田バンプ群21に対応するピッチで配置されている。但し、拡張基板裏面電極群18のうちの電源電極(18−2)及びGND電極(18−3)については、半田バンプ群21とは対応していない。拡張基板主面電極群19と拡張基板裏面電極群18とは、拡張基板4内に形成された配線群を介して、電気的に接続されている。
ハウジング部16は、このプローブカード1の内部を保護するために取り付けられている。ハウジング部16は、筒状であり、押え部6から半導体ウェハ2側に向かって延びている。ハウジング部16は、ベアリング15を介して押え部6に取り付けられており、押え部6に対して上下方向(基板3と半導体体ウェハ2とを結ぶ方向)に移動可能である。
コンタクトカード5は、半導体ウェハ2と接触するカードである。コンタクトカード5は、剛性を有している。コンタクトカード5は、拡張基板4と半導体ウェハ2との間に配置される。このコンタクトカード5は、主面及び裏面を有している。コンタクトカード5の主面には、コンタクトカード主面電極群8(8−1〜8−3)が形成されている。コンタクトカード5の裏面には、コンタクトカード裏面電極群7(7−1〜7−3)が形成されている。
コンタクトカード主面電極群8は、拡張基板裏面電極群18に対応する位置に形成されている。一方、コンタクトカード裏面電極群7は、半導体ウェハ2の半田バンプ群21に接触する部分であり、半田バンプ群21と対応する位置に形成されている。コンタクトカード裏面電極群7に含まれる電極の数は、半田バンプ群21に含まれる半田バンプの数と一致している。すなわち、コンタクトカード裏面電極7は、全ての半田バンプに接触するように形成されている。
コンタクトカード5は、ハウジング部16の下端部に取り付けられている。ここで、ハウジング部16の下端部には、位置決めピン17が設けられている。そして、コンタクトカード5には、位置決め用の穴が取り付けられている。位置決めピン17をコンタクトカード5の位置決め用の穴に嵌めることで、コンタクトカード5を高精度に所定の位置に固定することが可能である。
ハウジング部16内には、横方向に向かって延びるガイド板11が取り付けられている。このガイド板11は、複数の弾性ピン10を固定する為に取り付けられている。
複数の弾性ピン10は、コンタクトカード5と拡張基板4とを電気的に接続するために設けられている。複数の弾性ピン10は、上下方向に向かって伸びている。複数の弾性ピン10のそれぞれは、一端で拡張基板裏面電極18に接し、他端でコンタクトカード主面電極8に接している。各弾性ピン10は、バネ性(弾性)を有している。
続いて、プローブカード1を用いて半導体ウェハ2の電気的検査を行う際の動作方法について説明する。
まず、図示しないプローバにプローブカード1を取り付け、LSIテスタとプローブカード1とを電気的に接続する。続いて、半導体ウェハ2をプローバステージ(図示せず)上に置く。そして、半田バンプ群21とコンタクトカード裏面電極群7とが対向するように、半導体ウェハ2とプローブカード1との相対位置を調整する。
その後、プローバステージを上昇させることにより、半田バンプ群21をコンタクトカード裏面電極群7に押し付ける。このとき、コンタクトカード5は、ハウジング部16とともに、上方に持ち上げられる。これにより、半田バンプ群21は、コンタクトカード5、弾性ピン10、拡張基板6、及び基板3を介して、LSIテスタと電気的に接続される。その後、LSIテスタによって半導体ウェハ2の電気的特性が検査される。
ここで、弾性ピン群10がバネ性を有しているため、半田バンプ群21に対しては、コンタクトカード5から弾性的な力が加わる。加わる力が弾性的であるため、半田バンプ群21の一部に過度の荷重が加わることが防止され、半田バンプ群21が損傷することが防止される。
半田バンプ群21の損傷は防止されるが、荷重により、半田バンプ群21の頂点が潰され、高さが低くなることがある。ここで、コンタクトカード5が、半田バンプ群21の各バンプに対して独立に荷重をくわえる場合には、半田バンプ群21の高さが一様ではなくなることがある。しかし、本実施形態では、コンタクトカード5が剛性を有している。そのため、コンタクトカード裏面電極群7の高さは同じ高さに揃えられる。その結果、半田バンプ群21の高さが一様に揃えられる。すなわち、むしろ各半田バンプ21の頂点が押し潰されるため、半田バンプ群21の高さが一様に揃えられる。これにより、パッケージ基板上に半導体チップを実装する際のリフロー時などに、未接合の半田バンプが生じてしまうことが防止される。
また、本実施形態では、コンタクトカード裏面電極群7が、半田バンプ群21に含まれる全てのバンプに対して接触する。通常、テスト時には、半導体ウェハ2の半田バンプ群21の全てに対して電気信号を与える必要はない。そのため、テスト時には、必要な半田バンプにだけ、プローブカード1を接触させることが考えられる。しかし、この場合には、プローブカード1と接触した半田バンプ21と接触しない半田バンプ21とで、高さに差が生じてしまう。これに対して、本実施形態によれば、全ての半田バンプ21がプローブカード1に接触するため、全ての半田バンプ21の高さを揃えることができる。また、半田バンプ21に対して針(プローブ)を接触させる場合、半田バンプ群21の高さを揃えるために、半田バンプ21の全バンプに対してプローブを接触させなければならない。しかし、一般にプローブは高価である。これに対して、本実施形態によれば、コンタクトカード5の裏面電極群7が半田バンプ21群に接触するため、安価にプローブカード5を作成できる。
本実施形態では、上述の半田バンプ21の高さを揃えるための工夫の他にも、プローブカード1を安価に製造するための工夫が施されている。以下に、この点について詳細に説明する。
まず、コンタクトカード5の構成について詳細に説明する。
コンタクトカード5の裏面に設けられたコンタクトカード裏面電極群7は、コンタクトカード裏面信号電極群7−1と、コンタクトカード裏面電源電極群7−2と、コンタクトカード裏面GND電極群7−3とを備えている。コンタクトカード裏面信号電極群7−1は、半田バンプ群21のうちの信号電極と接触する電極群である。コンタクトカード裏面電源電極群7−2は、半田バンプ群21のうちの電源電極と接触する電極群である。コンタクトカード裏面GND電極群7−3は、半田バンプ群21のうちのGND電極と接触する電極群である。
一方、コンタクトカード5の主面に設けられたコンタクトカード主面電極群8は、コンタクトカード主面信号電極群8−1と、コンタクトカード主面電源電極8−2と、コンタクトカード主面GND電極8−3とを備えている。
コンタクトカード主面信号電極群8−1は、コンタクトカード裏面信号電極群7−1に対応する位置に形成されており、スルーホール群9を介して、コンタクトカード裏面信号電極群7−1と接続されている。
一方、コンタクトカード主面電源電極8−2及びコンタクトカード主面GND電極8−3は、それぞれ、コンタクトカード裏面電源電極群7−2及びコンタクトカード裏面GND電極群7−3とは別の位置に設けられている。具体的には、コンタクトカード主面電源電極群8−2及びコンタクトカード主面GND電極群8−3は、コンタクトカード主面信号電極群8−1が形成されたエリアよりも外側に設けられている。そして、一つのコンタクトカード主面電源電極8−2に対して、コンタクトカード裏面電源電極群7−2に含まれる複数の電極が接続されている。同様に、一つのコンタクトカード主面GND電極8−3に対して、コンタクトカード裏面GND電極群7−3に含まれる複数の電極が接続されている。具体的には、コンタクトカード5内には、電源配線層13及びGND配線層12が設けられている。コンタクトカード主面電源電極8−2及びコンタクトカード主面GND電極8−3は、それぞれ、電源配線層13及びGND配線層12を介して、コンタクトカード裏面電源電極群7−2及びコンタクトカード裏面GND電極群7−3に接続されている。
すなわち、コンタクトカード5において、信号電極群は主面と裏面とで同じ位置に形成されている。一方、裏面に設けられた複数の電源電極及び複数のGND電極は、それぞれ、主面側でひとつの電極にまとめられている。
上述のように、電源配線層13及びGND配線層12を設けるだけであれば、コンタクトカード5を安価に製造することができる。
また、本実施形態では、コンタクトカード5内に電源配線層13及びGND配線層12が形成されているため、バイパスコンデンサ14をプローブカード1の内部に配置することが可能となっている。すなわち、コンタクトカード5の主面に、バイパスコンデンサ14が搭載されている。バイパスコンデンサ14は、一端がコンタクトカード主面電源電極8−2に接続され、他端がコンタクトカード主面GND電極8−3に接続されている。このバイパスコンデンサ14により、テスト時に、プローブカード1の内部配線に生じるノイズ等を低減することができる。
続いて、拡張基板3について詳細に説明する。
拡張基板裏面電極群18は、拡張基板裏面信号電極群18−1と、拡張基板裏面電源電極18−2と、拡張基板裏面GND電極18−3とを含んでいる。ここで、電源及びGNDは、コンタクトカード5において、それぞれ一つの電極にまとめられている。そのため、拡張基板裏面電源電極18−2と拡張基板裏面GND電極18−3とは、それぞれ、一つでよい。そのため、拡張基板裏面電極群18に含まれる電極の数を減らすことができ、製造時の難易度を下げることが可能となっている。
また、拡張基板裏面電極群18は、拡張基板3の内部に形成された配線層を介して、拡張基板主面電極群19に接続されている。この際、配線層は、拡張基板裏面信号電極群18−2が拡張基板主面電極群19のうちの所定の電極と接続されるように、形成される。すなわち、配線層は、裏面の信号電極群のピッチが主面で拡張されるように、形成されている。ここで、電源電極とGND電極については、既にコンタクトカード5側で一つにまとめられている。そのため、拡張基板3では、電源電極及びGND電極については、内部配線により展開したり、一つにまとめたりする必要はない。裏面と主面とを結ぶ配線層が複雑である場合には、拡張基板3を多層化するなどの必要があるが、本実施形態では、配線層を単純化することができるので、拡張基板3を安価に製造することが可能となっている。
続いて、複数の弾性ピン10について説明する。複数の弾性ピン10は、拡張基板3とコンタクトカード5の信号電極群同士を接続する信号弾性ピン群10−1と、電源電極同士を接続する電源弾性ピン10−2と、GND電極同士を接続するGND弾性ピン10−3とを有している。ここで、電源弾性ピン10−2及びGND弾性ピン10−3は、信号弾性ピン10−1が設けられたエリアの外側に配置される。そのため、信号弾性ピン10−1は、半田バンプ21と同一のピッチで配置される必要があるものの、電源弾性ピン10−2及びGND弾性ピン10−3は、信号弾性ピン群10−1とは離れた場所に配置される。すなわち、コンタクトカード5において電源電極及びGND電極が一つにまとめられているため、複数の弾性ピン10が配置しやすくなっている。これにより、電源弾性ピン10−2及びGND弾性ピン10−3として、太いピンを用いることができ、電流容量を大きく保つことが可能となる。
以上説明したように、本実施形態によれば、半田バンプ群21の高さを一様に揃えることができる。
また、本実施形態によれば、コンタクトカード5において電源配線及びGND配線を展開しているために、拡張基板3を安価に製造することができる。
1 プローブカード
2 半導体ウェハ
3 基板
4 拡張基板
5 コンタクトカード
6 押さえ部
7 コンタクトカード裏面電極
7−1 コンタクトカード裏面信号電極
7−2 コンタクトカード裏面電源電極
7−3 コンタクトカード裏面GND電極
8 コンタクトカード主面電極
8−1 コンタクトカード主面信号電極
8−2 コンタクトカード主面電源電極
8−3 コンタクトカード主面GND電極
9 スルーホール
10 弾性ピン
10−1 弾性ピン(信号)
10−2 弾性ピン(電源)
10−3 弾性ピン(GND)
11 ガイド板
12 GND配線層
13 VDD配線層
14 バイパスコンデンサ
15 ベアリング
16 ハウジング部
17 位置決めピン
18 拡張基板裏面電極
18−1 拡張基板裏面電極(信号)
18−2 拡張基板裏面電極(電源)
18−3 拡張基板裏面電極(GND)
19 拡張基板主面電極
20 基板電極
21 ウェハ電極(被検査装置電極)
100 半導体ウェハ
101 接触子
102 板バネ
103 プローブカード
104 押さえ部材
2 半導体ウェハ
3 基板
4 拡張基板
5 コンタクトカード
6 押さえ部
7 コンタクトカード裏面電極
7−1 コンタクトカード裏面信号電極
7−2 コンタクトカード裏面電源電極
7−3 コンタクトカード裏面GND電極
8 コンタクトカード主面電極
8−1 コンタクトカード主面信号電極
8−2 コンタクトカード主面電源電極
8−3 コンタクトカード主面GND電極
9 スルーホール
10 弾性ピン
10−1 弾性ピン(信号)
10−2 弾性ピン(電源)
10−3 弾性ピン(GND)
11 ガイド板
12 GND配線層
13 VDD配線層
14 バイパスコンデンサ
15 ベアリング
16 ハウジング部
17 位置決めピン
18 拡張基板裏面電極
18−1 拡張基板裏面電極(信号)
18−2 拡張基板裏面電極(電源)
18−3 拡張基板裏面電極(GND)
19 拡張基板主面電極
20 基板電極
21 ウェハ電極(被検査装置電極)
100 半導体ウェハ
101 接触子
102 板バネ
103 プローブカード
104 押さえ部材
Claims (7)
- 主面及び裏面を有し、前記裏面が被検査装置に設けられた複数の被検査装置電極に押し付けられる、コンタクトカードと、
テスト時に、前記コンタクトカードに対して前記被検査装置側に向かう弾性力を与える、弾性部材と、
を具備し、
前記コンタクトカードは、前記弾性部材により前記被検査装置側に弾性的に押し付けられたときに、前記複数の被検査装置電極の高さが一様に揃えられるような剛性を有している
プローブカード。 - 請求項1に記載されたプローブカードであって、
更に、
主面及び裏面を有し、前記被検査装置のテストを行うテスタと主面側で電気的に接続される、拡張基板
を具備し、
前記弾性部材は、前記コンタクトカードと前記拡張基板とを電気的に接続するように、前記コンタクトカードの主面と前記拡張カードの裏面との間に設けられている
プローブカード。 - 請求項2に記載されたプローブカードであって、
前記コンタクトカードは、
裏面に設けられ、前記複数の被検査装置電極に対応する位置に配置された、複数のコンタクトカード裏面電極と、
主面に設けられ、それぞれが前記複数のコンタクトカード裏面電極それぞれと電気的に接続される、複数のコンタクトカード主面電極とを備え、
前記拡張基板は、
裏面に設けられ、前記コンタクトカード主面電極に対応する位置に配置された、複数の拡張基板裏面電極と、
主面に設けられ、それぞれが前記複数の拡張基板裏面電極それぞれと電気的に接続される、複数の拡張基板主面電極を備え、
前記弾性部材は、それぞれが前記各コンタクト主面電極と前記各拡張基板裏面電極とを電気的に接続する、複数の弾性ピンを備えている
プローブカード。 - 請求項3に記載されたプローブカードであって、
前記複数の拡張基板主面電極は、前記複数の拡張基板裏面電極よりも疎に配置されている
プローブカード。 - 請求項3又は4に記載されたプローブカードであって、
前記複数のコンタクト裏面電極は、
前記複数の被検査装置電極のうちの信号電極群と接触する、コンタクト裏面信号電極群と、
前記複数の被検査装置電極のうちの電源・GND電極と接触する、コンタクト裏面電源・GND電極群とを備え、
前記複数のコンタクト主面電極は、
前記コンタクト裏面信号電極群と電気的に接続される、コンタクト主面信号電極群と、
前記コンタクト裏面電源・GND電極群と電気的に接続される、コンタクト主面電源・GND電極群とを備え、
前記コンタクト主面信号電極群は、前記コンタクト裏面信号電極群と対応する位置に配置されており、
コンタクト主面電源・GND電極群は、前記コンタクト裏面電源・GND電極群とは別の位置に配置されている
プローブカード。 - 請求項5に記載されたプローブカードであって、
前記コンタクトカードは、更に、内部に設けられた電源・GND配線層を備えており、
前記コンタクト主面電源・GND電極群は、前記電源・GND配線層を介して、前記コンタクト裏面電源・GND電極群と電気的に接続されている
プローブカード。 - コンタクトカードの裏面を、被検査装置に設けられた複数の被検査装置電極に押し付けるステップと、
前記押し付けるステップの後に、前記コンタクトカードを介して前記被検査装置の電気的特性を検査するステップと、
を具備し、
前記押し付けるステップは、前記コンタクトカードに対して前記被検査装置側に向かう弾性力を与え、これによって前記複数の被検査装置電極の高さが一様に揃えるステップを備えている
被検査装置のテスト方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2009187408A JP2011038930A (ja) | 2009-08-12 | 2009-08-12 | プローブカード及び被検査装置のテスト方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2009187408A JP2011038930A (ja) | 2009-08-12 | 2009-08-12 | プローブカード及び被検査装置のテスト方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2011038930A true JP2011038930A (ja) | 2011-02-24 |
Family
ID=43766855
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2009187408A Withdrawn JP2011038930A (ja) | 2009-08-12 | 2009-08-12 | プローブカード及び被検査装置のテスト方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2011038930A (ja) |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2016151573A (ja) * | 2015-02-19 | 2016-08-22 | ルネサスエレクトロニクス株式会社 | 半導体装置の製造方法およびプローブカード |
CN108526031A (zh) * | 2017-03-06 | 2018-09-14 | 泰克元有限公司 | 半导体元件测试用分选机的加压装置及其操作方法 |
KR20190112155A (ko) * | 2017-02-15 | 2019-10-02 | 테크노프로브 에스.피.에이. | 고주파수 어플리케이션을 위한 프로브 카드 |
-
2009
- 2009-08-12 JP JP2009187408A patent/JP2011038930A/ja not_active Withdrawn
Cited By (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2016151573A (ja) * | 2015-02-19 | 2016-08-22 | ルネサスエレクトロニクス株式会社 | 半導体装置の製造方法およびプローブカード |
KR20190112155A (ko) * | 2017-02-15 | 2019-10-02 | 테크노프로브 에스.피.에이. | 고주파수 어플리케이션을 위한 프로브 카드 |
JP2020507771A (ja) * | 2017-02-15 | 2020-03-12 | テクノプローべ ソシエタ ペル アチオニ | 高周波用途用のプローブカード |
KR102522524B1 (ko) | 2017-02-15 | 2023-04-14 | 테크노프로브 에스.피.에이. | 고주파수 어플리케이션을 위한 프로브 카드 |
CN108526031A (zh) * | 2017-03-06 | 2018-09-14 | 泰克元有限公司 | 半导体元件测试用分选机的加压装置及其操作方法 |
CN108526031B (zh) * | 2017-03-06 | 2020-12-04 | 泰克元有限公司 | 半导体元件测试用分选机的加压装置及其操作方法 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US11204369B2 (en) | Semiconductor device test socket | |
US7898276B2 (en) | Probe card with stacked substrate | |
US7129730B2 (en) | Probe card assembly | |
JP2002110751A (ja) | 半導体集積回路装置の検査装置および製造方法 | |
JP2005136302A (ja) | 半導体集積回路装置の製造方法 | |
EP2743708A2 (en) | Testing device and testing method thereof | |
KR101477477B1 (ko) | 가요성 마이크로회로 공간 변환기 조립체 | |
KR102163321B1 (ko) | 프로브 카드 및 그 제조 방법 | |
JP4343256B1 (ja) | 半導体装置の製造方法 | |
KR101120405B1 (ko) | 프로브 블록 조립체 | |
JP4615057B1 (ja) | プローブカード | |
KR20130063263A (ko) | 프로브카드 | |
US20090278561A1 (en) | Probe card having redistributed wiring probe needle structure and probe card module using the same | |
JP2011038930A (ja) | プローブカード及び被検査装置のテスト方法 | |
JP4944982B2 (ja) | 半導体ウェハの検査方法および半導体装置の製造方法 | |
KR101399542B1 (ko) | 프로브 카드 | |
CN111916363B (zh) | 制造倒装芯片封装的方法和测试倒装芯片的设备 | |
TWM553422U (zh) | 用於晶圓量測之垂直式探針卡與探針頭 | |
KR101260409B1 (ko) | 프로브 카드 및 반도체 디바이스 테스트 소켓 | |
JP2004311535A (ja) | チップサイズパッケージ半導体装置 | |
KR20090079271A (ko) | 프로브 카드 | |
JP4492976B2 (ja) | 半導体装置 | |
KR100679167B1 (ko) | 동축케이블을 이용한 반도체 웨이퍼 테스트용 프로브 카드 | |
JP2005127961A (ja) | テスト用基板及びそれを使用したテスト装置 | |
KR100906344B1 (ko) | 프로브 카드 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A300 | Withdrawal of application because of no request for examination |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 20121106 |