[go: up one dir, main page]

JP2011009357A - 実装装置 - Google Patents

実装装置 Download PDF

Info

Publication number
JP2011009357A
JP2011009357A JP2009149843A JP2009149843A JP2011009357A JP 2011009357 A JP2011009357 A JP 2011009357A JP 2009149843 A JP2009149843 A JP 2009149843A JP 2009149843 A JP2009149843 A JP 2009149843A JP 2011009357 A JP2011009357 A JP 2011009357A
Authority
JP
Japan
Prior art keywords
elastic body
block
mounting apparatus
electronic component
blocks
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Ceased
Application number
JP2009149843A
Other languages
English (en)
Inventor
Kimiyasu Nakamura
公保 中村
Yoshiyuki Sato
由行 佐藤
Kenji Koyae
健二 小八重
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP2009149843A priority Critical patent/JP2011009357A/ja
Priority to US12/818,554 priority patent/US8381963B2/en
Publication of JP2011009357A publication Critical patent/JP2011009357A/ja
Ceased legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the groups H01L21/18 - H01L21/326 or H10D48/04 - H10D48/07 e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/563—Encapsulation of active face of flip-chip device, e.g. underfilling or underencapsulation of flip-chip, encapsulation preform on chip or mounting substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies
    • H01L24/75—Apparatus for connecting with bump connectors or layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0556—Disposition
    • H01L2224/05568—Disposition the whole external layer protruding from the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05573—Single external layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05638—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05647—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
    • H01L2224/75—Apparatus for connecting with bump connectors or layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
    • H01L2224/75—Apparatus for connecting with bump connectors or layer connectors
    • H01L2224/7525—Means for applying energy, e.g. heating means
    • H01L2224/75251—Means for applying energy, e.g. heating means in the lower part of the bonding apparatus, e.g. in the apparatus chuck
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
    • H01L2224/75—Apparatus for connecting with bump connectors or layer connectors
    • H01L2224/7525—Means for applying energy, e.g. heating means
    • H01L2224/75252—Means for applying energy, e.g. heating means in the upper part of the bonding apparatus, e.g. in the bonding head
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
    • H01L2224/75—Apparatus for connecting with bump connectors or layer connectors
    • H01L2224/7525—Means for applying energy, e.g. heating means
    • H01L2224/753—Means for applying energy, e.g. heating means by means of pressure
    • H01L2224/75301—Bonding head
    • H01L2224/75302—Shape
    • H01L2224/75303—Shape of the pressing surface
    • H01L2224/75305—Shape of the pressing surface comprising protrusions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
    • H01L2224/75—Apparatus for connecting with bump connectors or layer connectors
    • H01L2224/7525—Means for applying energy, e.g. heating means
    • H01L2224/753—Means for applying energy, e.g. heating means by means of pressure
    • H01L2224/75301—Bonding head
    • H01L2224/75314—Auxiliary members on the pressing surface
    • H01L2224/75315—Elastomer inlay
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
    • H01L2224/75—Apparatus for connecting with bump connectors or layer connectors
    • H01L2224/7598—Apparatus for connecting with bump connectors or layer connectors specially adapted for batch processes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/812—Applying energy for connecting
    • H01L2224/81201—Compression bonding
    • H01L2224/81203—Thermocompression bonding, e.g. diffusion bonding, pressure joining, thermocompression welding or solid-state welding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/819—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector with the bump connector not providing any mechanical bonding
    • H01L2224/81901—Pressing the bump connector against the bonding areas by means of another connector
    • H01L2224/81903—Pressing the bump connector against the bonding areas by means of another connector by means of a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8319—Arrangement of the layer connectors prior to mounting
    • H01L2224/83192—Arrangement of the layer connectors prior to mounting wherein the layer connectors are disposed only on another item or body to be connected to the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/832—Applying energy for connecting
    • H01L2224/83201—Compression bonding
    • H01L2224/83203—Thermocompression bonding, e.g. diffusion bonding, pressure joining, thermocompression welding or solid-state welding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H01L2224/8385—Bonding techniques using a polymer adhesive, e.g. an adhesive based on silicone, epoxy, polyimide, polyester
    • H01L2224/83855—Hardening the adhesive by curing, i.e. thermosetting
    • H01L2224/83862—Heat curing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/921—Connecting a surface with connectors of different types
    • H01L2224/9211—Parallel connecting processes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/06—Polymers
    • H01L2924/078—Adhesive characteristics other than chemical
    • H01L2924/07802—Adhesive characteristics other than chemical not being an ohmic electrical conductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Wire Bonding (AREA)

Abstract

【課題】各種の電子部品チップに対応して簡単に製造されるブロックを有する実装装置を提供する。
【解決手段】ブロック２１の接触面２２は電子部品チップ３４に押し付けられる。ブロック２１は弾性体１９に貼り付けられる。ブロック２１の押し付けに基づき弾性体は弾性変形する。弾性体の弾性変形は電子部品チップ３４の姿勢のばらつきを吸収する。ブロック２１は均等な押し付け力で電子部品チップ３４を押し付ける。こうしたブロック２１の形成にあたって、弾性体１９に例えば１枚の板片が貼り付けられる。板片は、例えばダイシングブレードで形成される切れ込みに基づき個片に分断される。こうして１枚の板片から複数のブロック２１が簡単に形成される。切れ込みの幅や数が制御されれば、ブロック２１同士の間隔や接触面２２の輪郭の大きさは簡単に調整される。ブロック２１は様々な電子部品チップに対応することができる。
【選択図】図５

Description

本発明は、例えばパッケージ基板に電子部品チップをフリップチップ実装する実装装置に関する。
ＬＳＩ（大規模集積回路）チップパッケージでは、ＬＳＩチップはパッケージ基板の表面に例えばフリップチップ実装される。フリップチップ実装にあたって、大型のパッケージ基板の表面に樹脂製のアンダーフィル材が塗布される。ＬＳＩチップの裏面の導電バンプはパッケージ基板の表面の導電パッド上に配置される。このとき、複数のＬＳＩチップが同時にパッケージ基板上に配置される。ＬＳＩチップがパッケージ基板の表面に押し付けられると同時にアンダーフィル材は加熱される。アンダーフィル材の硬化に基づきＬＳＩチップはパッケージ基板に実装される。その後、パッケージ基板からＬＳＩチップパッケージの大きさに応じた小型のパッケージ基板が切り出される。
特開２００２−３２４８２１号公報 特開２００２−１１０７４４号公報 特開２００４−１１９５９４号公報
パッケージ基板へのＬＳＩチップの熱圧着にあたって、ＬＳＩチップの表面には圧着ブロックの下端が押し付けられる。押し付けにあたって個々の圧着ブロックは、ＬＳＩチップの表面に直交する上下方向に変位自在に例えば台座に支持される。圧着ブロックの上端には弾性体が受け止められる。台座の下降に基づき圧着ブロックの下端がＬＳＩチップ上に受け止められると、個々の圧着ブロックはＬＳＩチップに向かって所定の押し付け力を作用させることができる。こうした圧着ブロックのサイズや数はＬＳＩチップのサイズやＬＳＩチップ同士の間隔に応じて適宜変更されることが好ましい。
本発明は、上記実状に鑑みてなされたもので、各種の電子部品チップに対応して簡単に製造されるブロックを有する実装装置を提供することを目的とする。
上記目的を達成するために、実装装置の一具体例は、弾性体と、上面で前記弾性体の下面に貼り付けられて前記弾性体の下面に沿って配列され、電子部品チップの上面に接触する平坦な接触面を下面に規定する複数の剛体のブロックとを備える。
以上のように開示の実装装置によれば、各種の電子部品チップに対応して簡単に製造されるブロックを有する。
本発明の第１実施形態に係る実装装置の構造を概略的に示す垂直断面図である。 図１の２−２線に沿った加圧ツールの下面図である。 支持ステージ上にパッケージ基板を配置する工程を概略的に示す断面図である。 パッケージ基板上に複数の電子部品チップを配置する工程を概略的に示す断面図である。 パッケージ基板の表面に向かって電子部品チップを押し付ける工程を概略的に示す断面図である。 弾性体上で板片に切り込みを形成する工程を概略的に示す断面図である。 弾性体上で板片に切り込みを形成する工程を概略的に示す断面図である。 本発明の第１実施形態に係る実装装置の一変形例の構造を概略的に示す垂直断面図である。 本発明の第１実施形態に係る実装装置の他の変形例の構造を概略的に示す垂直断面図である。 本発明の第１実施形態に係る実装装置の他の変形例の構造を概略的に示す垂直断面図である。 本発明の第２実施形態に係る実装装置の構造を概略的に示す垂直断面図である。 図１１の１２−１２線に沿った断面図である。 パッケージ基板の表面に向かって電子部品チップを押し付ける工程を概略的に示す断面図である。 本発明の第２実施形態に係る実装装置の一変形例の構造を概略的に示す水平断面図である。 図１４の１５−１５線に沿った垂直断面図である。
以下、添付図面を参照しつつ本発明の一実施形態を説明する。
図１は本発明の第１実施形態に係る実装装置１１の構造を概略的に示す。この実装装置１１は、表面に平坦面１２を規定する支持ステージ１３を備える。平坦面１２は例えば水平面に平行に規定される。支持ステージ１３は例えば高熱伝導性を有する剛体の金属材料から形成される。支持ステージ１３内には例えば直管状のヒータ１４といった発熱体が組み込まれる。ヒータ１４は例えば平坦面１２に平行に延びる。ヒータ１４は発熱に基づき支持ステージ１３を加熱することができる。
実装装置１１は、支持ステージ１３の上方に配置される加圧ツール１５を備える。加圧ツール１５は加圧ヘッド１６を備える。加圧ヘッド１６は例えば高熱伝導性を有する剛体の金属材料から形成される。加圧ヘッド１６は、平坦面１２に直交する垂直方向に上下移動することができる。加圧ヘッド１６内には例えば直管状のヒータ１７といった発熱体が組み込まれる。ヒータ１７は例えば加圧ヘッド１６の下面に平行に延びる。ヒータ１７は発熱に基づき加圧ヘッド１６を加熱することができる。加圧ヘッド１６の下面は支持ステージ１３の平坦面１２に平行な平坦面で規定される。
加圧ツール１５は、加圧ヘッド１６の下面の輪郭から下方に突き出る支持爪１８で支持される弾性体１９を備える。弾性体１９は例えば平たい直方体形状に形成される。支持爪１８は、相互に平行に延びる弾性体１９の１対の側端に沿って延びる。支持爪１８の先端は弾性体１９の下面を受け止める。こうして弾性体１９の平坦な上面は加圧ヘッド１６の下面に密着する。弾性体１９は、例えばシリコーンゴムやフッ素ゴムといった耐熱性を有するゴムから形成される。こうした弾性体１９は加圧ツール１５の下方から目視で確認される。したがって、弾性体１９の変形や亀裂といった劣化の確認に基づき実装装置１１の管理者は弾性体１９の交換の適正なタイミングを確認することができる。
弾性体１９には平坦な下面に沿って配列される複数の加圧ブロック２１が固定される。加圧ブロック２１は例えば平たい直方体形状に形成される。加圧ブロック２１は、ステンレス鋼を含む金属材料やセラミックといった剛体から形成される。加圧ブロック２１は上面で弾性体１９の下面に貼り付けられる。貼り付けにあたって、例えば加圧および加熱に基づく溶着を利用した焼き付けや、例えばトリアジンチオール溶液に基づく結合を利用した化学的な結合が実現されればよい。
各加圧ブロック２１の平坦な下面には例えば矩形の接触面２２が規定される。接触面２２は共通の平面２３内に配置される。平面２３は平坦面１２に平行に規定される。接触面２２の輪郭は電子部品チップすなわち半導体チップの上面の輪郭に応じて設定される。図２を併せて参照し、加圧ブロック２１は等間隔で例えば３行６列に配列される。相互に隣接する加圧ブロック２１、２１同士の間隙の幅はすべて等しく設定される。加圧ブロック２１、２１同士の間隙の幅は半導体チップ同士の間隙に応じて設定される。
いま、実装装置１１でフリップチップ実装が実施される場面を想定する。図３に示されるように、支持ステージ１３の平坦面１２には大判のパッケージ基板３１が配置される。パッケージ基板３１の表面には予め所定の位置に導電パッド３２が形成される。導電パッド３２は例えば銅といった導電材料から形成される。銅の表面には金めっき膜やニッケルめっき膜が形成される。パッケージ基板３１の表面には、半導体チップの配置領域ごとに液状のアンダーフィル材３３が塗布される。アンダーフィル材３３には熱硬化性樹脂材料が用いられる。
図４に示されるように、パッケージ基板３１の各配置領域には半導体チップ３４が個別に配置される。半導体チップ３４の裏面には導電パッド３５が配列される。導電パッド３５は例えばパッケージ基板３１上の導電パッド３２に１対１で対応する。導電パッド３５は例えば銅といった導電材料から形成される。導電パッド３５上には導電バンプ３６が予め接合される。導電バンプ３６は例えば金といった導電材料から形成される。導電バンプ３６は導電パッド３２上に受け止められる。こうしてパッケージ基板３１の表面および半導体チップ３４の裏面の間にはアンダーフィル材３３が挟み込まれる。
その後、パッケージ基板３１上で加圧ツール１５が所定の位置に位置決めされる。加圧ツール１５は支持ステージ１３に向かって下降する。加圧ツール１５の下降は平坦面１２から所定の高さで停止する。図５に示されるように、半導体チップ３４の上面には加圧ブロック２１の接触面２２が受け止められる。加圧ブロック２１は半導体チップ３４に１対１で対応する。接触面２２の輪郭は半導体チップ３４の上面の輪郭よりひとまわり大きく規定される。こうして接触面２２は半導体チップ３４の上面の全面に受け止められる。加圧ツール１５の下降に基づき加圧ブロック２１は平坦面１２に向かって半導体チップ３４を押し付ける。
このとき、半導体チップ３４の導電バンプ３６は導電パッド３２に押し付けられる。押し付けに基づき導電パッド３２は例えばパッケージ基板３１内に向かって押し込まれる。こうして導電パッド３２は変形する。同時に、導電パッド３２への押し付けに基づき加圧ブロック２１は押し上げられる。押し上げに基づき弾性体１９は弾性変形する。弾性体１９は加圧ヘッド１６の下面との間で押し潰される。弾性体１９の弾性変形は、パッケージ基板３１の表面に対する半導体チップ３４の姿勢のばらつきを吸収する。こうして加圧ツール１５はパッケージ基板３１に向かって均等な押し付け力で半導体チップ３４を押し付けることができる。
このとき、ヒータ１４、１７は発熱する。ヒータ１４の熱は支持ステージ１３およびパッケージ基板３１からアンダーフィル材３３に伝達される。同時に、ヒータ１７の熱は弾性体１９、加圧ブロック２１および半導体チップ３４からアンダーフィル材３３に伝達される。その結果、アンダーフィル材３３の温度は上昇する。アンダーフィル材３３は硬化する。こうしてアンダーフィル材３３はパッケージ基板３１の表面に半導体チップ３４を固定する。固定後、加圧ツール１５は平坦面１２に直交する垂直方向に上昇する。その後、パッケージ基板３１から半導体チップごとに所定の大きさの半導体チップパッケージが切り出される。こうして半導体チップパッケージが製造される。
次に加圧ツール１５の製造方法を説明する。図６に示されるように、弾性体１９の下面に所定のサイズを規定する１枚の板片３７が貼り合わせられる。板片３７は加圧ブロック２１の材質から形成される。図７に示されるように、板片３７は、例えばダイシングブレード３８で形成される切れ込み４１に基づき個片に分断される。切れ込み４１は例えば格子状に形成される。こうして１枚の板片３７から複数の加圧ブロック２１が簡単に形成される。切れ込み４１の幅や数が制御されれば、加圧ブロック２１、２１同士の間隔や接触面２２の輪郭の大きさは簡単に調整される。様々な半導体チップ３４に対応した加圧ブロック２１が簡単に製造される。なお、ダイシングブレード３８の加工に代えてレーザ加工が実施されてもよい。
図８に示されるように、実装装置１１では、弾性体１９の下面に、相互に隣接する加圧ブロック２１、２１同士の間隙の幅を反映する幅を有する溝４２が形成されてもよい。こうした溝４２は、加圧ブロック２１の形成時、ダイシングブレード３８やレーザが弾性体１９まで食い込めばよい。食い込みに基づき弾性体１９には簡単に溝４２が形成される。こうした溝４２に基づき弾性体１９には加圧ブロック２１に個別に対応する弾性片１９ａが区画される。溝４２の働きで弾性片１９ａの弾性変形は個別に許容される。こうした弾性片１９ａは半導体チップ３４の姿勢変化を個別に吸収することができる。
図９に示されるように、加圧ツール１５では複数の加圧ブロック２１が１つの半導体チップ３４に対応してもよい。図１０に示されるように、各半導体チップ３４の上面に例えば７×７すなわち４９個の加圧ブロック２１が受け止められる。こうして複数の加圧ブロック２１が支持ステージ１３に向かって１つの半導体チップ３４を押し付けることができる。したがって、半導体チップ３４上面の輪郭の大きさが増減しても、半導体チップ３４の上面には複数の加圧ブロック２１が確実に受け止められる。こうした加圧ツール１５は各種の半導体チップ３４のフリップチップ実装に対応することができる。なお、弾性体１９の下面には前述の溝４２が形成されてもよい。
図１１は本発明の第２実施形態に係る実装装置１１ａの構造を概略的に示す。この実装装置１１ａでは、加圧ヘッド１６は、直方体形状のヘッド本体４５と、ヘッド本体４５の下面に取り付けられるベース板４６とを備える。ヘッド本体４５およびベース板４６は例えば高熱伝導性を有する剛体の金属材料から形成される。ヒータ１７はヘッド本体４５に組み込まれる。加圧ヘッド１６にはベース板４６の下面に沿って配列される複数の加圧ブロック４７が支持される。加圧ブロック４７は例えば直方体形状のブロック本体４８を備える。ブロック本体４８は前述の加圧ブロック２１と同様の材料で形成される。相互に隣接するブロック本体４８、４８同士の間隙の幅はすべて等しく設定される。ブロック本体４８、４８同士の間隙の幅は半導体チップ３４、３４同士の間隙に応じて設定される。
加圧ブロック４７は、各ブロック本体４８の上面に連結されるボルト４９を備える。ボルト４９の頭４９ａは、ヘッド本体４５の下面に形成される窪み５１内に個別に配置される。図１２を併せて参照し、頭４９ａの輪郭および窪み５１の輪郭は例えば共通の矩形に形成される。こうしてボルト４９の軸４９ｂの軸心回りにボルト４９の回転は規制される。軸４９ｂは、ベース板４６に形成される貫通孔５２内に配置される。頭４９ａは貫通孔５２の外側でベース板４６の上面に受け止められる。その結果、加圧ヘッド１６からボルト４９の脱落は規制される。軸４９ｂはブロック本体４８の上面のねじ孔５３にねじ込まれる。頭４９ａの上端と窪み５１の底面との間には所定の距離が確保される。その結果、ベース板４６の下面に直交する垂直方向に加圧ブロック４７の変位は許容される。
軸４９ｂの外周周りでブロック本体４８の上面およびベース板４６の下面の間には弾性体５４が個別に配置される。弾性体５４は前述の弾性体１９と同様の材料で形成される。ベース板４６の下面に直交する垂直方向に規定される弾性体５４の厚みは均一に設定される。隣接する弾性体５４、５４同士の間に所定の間隔が確保される。こうした間隔は、ベース板４６の下面に直交する垂直方向のブロック本体４８の変位に基づき最大限に弾性体５４が押し潰されても、隣接する弾性体５４、５４同士が相互に接触しない程度に設定される。こうした弾性体５４は加圧ツール１５の下方から目視で確認される。したがって、弾性体５４の変形や亀裂といった劣化の確認に基づき実装装置１１ａの管理者は弾性体５４の交換の適正なタイミングを確認することができる。
ブロック本体４８の平坦な下面には例えば矩形の接触面５５が規定される。接触面５５は共通の平面５６内に配置される。平面５６は平坦面１２に平行に規定される。接触面５５の輪郭は半導体チップ３４の上面の輪郭に応じて設定される。ブロック本体４８は半導体チップ３４に１対１で対応する。接触面５５の輪郭は半導体チップ３４の上面の輪郭よりひとまわり大きく規定される。こうして接触面５５は半導体チップ３４の上面の全面に受け止められる。その他、前述の実装装置１１と均等な構成や構造には同一の参照符号が付される。
いま、実装装置１１ａでフリップチップ実装が実施される場面を想定する。図１３に示されるように、半導体チップ３４の上面にはブロック本体４８の接触面５５が受け止められる。接触面５５は半導体チップ３４の上面の全面に受け止められる。加圧ツール１５の下降に基づきブロック本体４８は平坦面１２に向かって半導体チップ３４を押し付ける。ボルト４９の変位に基づきブロック本体４８は押し上げられる。ベース板４６の下面との間で弾性体５４は押し潰される。導電バンプ３６は所定の押し付け力で導電パッド３５に押し付けられる。その後、前述と同様に、アンダーフィル材３３の硬化に基づきパッケージ基板３１の表面に半導体チップ３４が固定される。
図１４に示されるように、実装装置１１ａでは、ベース板４６に例えば列方向に加圧ブロック４７の移動を案内する複数筋の案内溝６１が形成されてもよい。案内溝６１は相互に平行に延びる。案内溝６１は軸４９ｂを受け入れる。ここでは、１筋の案内溝６１に３つの加圧ブロック４７が配置される。図１５を併せて参照し、ヘッド本体４５の下面には頭４９ａの移動を許容する長溝６２が形成される。その他、前述の実装装置１１ａと均等な構成や構造には同一の参照符号が付される。
加圧ブロック４７が列方向に移動すると、列方向に相互に隣接する加圧ブロック４７、４７すなわちブロック本体４８、４８同士の間隔は変化する。こうした間隔の変化は、相互に隣接する半導体チップ３４、３４同士の間隔の変化に応じて調整されればよい。その結果、実装装置１１ａは半導体チップ３４、３４同士の間隔の変化に対応することができる。なお、加圧ブロック４７の移動時、ボルト４９は弛められればよい。こうして弾性体５４およびベース板４６の間には所定の隙間が確保されればよい。
以上の実施形態に関し出願人はさらに以下の付記を開示する。
（付記１） 弾性体と、
上面で前記弾性体の下面に貼り付けられて前記弾性体の下面に沿って配列され、電子部品チップの上面に接触する平坦な接触面を下面に規定する複数の剛体のブロックとを備えることを特徴とする実装装置。
（付記２） 付記１に記載の実装装置において、複数の前記ブロックの各接触面は共通の平面内に配置されることを特徴とする実装装置。
（付記３） 付記１または２に記載の実装装置において、前記弾性体の下面に形成されて、前記ブロック同士の間に規定される間隙の幅を反映する幅を有する溝を備えることを特徴とする実装装置。
（付記４） 付記１〜３のいずれか１項に記載の実装装置において、前記接触面に向き合う平坦面を規定する支持ステージを備えることを特徴とする実装装置。
（付記５） 付記４に記載の実装装置において、前記支持ステージに組み込まれて熱を発生させる発熱体を備えることを特徴とする実装装置。
（付記６） 付記１〜５のいずれか１項に記載の実装装置において、
下面で前記弾性体の上面に受け止められるヘッドと、
前記ヘッドに組み込まれて熱を発生させる発熱体とを備えることを特徴とする実装装置。
（付記７） ヘッドと、
前記ヘッドの下面に沿って配列されて前記ヘッドの下面に直交する垂直方向に変位自在に前記ヘッドに支持され、電子部品チップの上面に接触する平坦な接触面を下面に規定する複数の剛体のブロックと、
前記ヘッドおよび前記ブロックの間に個別に配置される弾性体とを備えることを特徴とする実装装置。
（付記８） 付記７に記載の実装装置において、複数の前記ブロックの各接触面は共通の平面内に配置されることを特徴とする実装装置。
（付記９） 付記７または８に記載の実装装置において、前記ヘッドに形成されて、前記ヘッドの下面に沿って１方向に前記ブロックの移動を案内する案内溝を備えることを特徴とする実装装置。
（付記１０） 付記７〜９のいずれか１項に記載の実装装置において、前記接触面に向き合う平坦面を規定する支持ステージを備えることを特徴とする実装装置。
（付記１１） 付記１０に記載の実装装置において、前記支持ステージに組み込まれて熱を発生させる発熱体を備えることを特徴とする実装装置。
（付記１２） 付記７〜１１のいずれか１項に記載の実装装置において、前記ヘッドに組み込まれて熱を発生させる発熱体を備えることを特徴とする実装装置。
１１、１１ａ 実装装置、１２ 平坦面、１３ 支持ステージ、１４ 発熱体、１６ ヘッド、１７ 発熱体、１９ 弾性体、２２ 接触面、２１ ブロック（加圧ブロック）、２３ 平面、３４ 電子部品チップ（半導体チップ）、４２ 溝、４８ ブロック（ブロック本体）、５４ 弾性体、５６ 平面、６１ 案内溝。

Claims (6)

  1. 弾性体と、
    上面で前記弾性体の下面に貼り付けられて前記弾性体の下面に沿って配列され、電子部品チップの上面に接触する平坦な接触面を下面に規定する複数の剛体のブロックとを備えることを特徴とする実装装置。
  2. 請求項１に記載の実装装置において、複数の前記ブロックの各接触面は共通の平面内に配置されることを特徴とする実装装置。
  3. 請求項１または２に記載の実装装置において、前記弾性体の下面に形成されて、前記ブロック同士の間に規定される間隙の幅を反映する幅を有する溝を備えることを特徴とする実装装置。
  4. 請求項１〜３のいずれか１項に記載の実装装置において、前記接触面に向き合う平坦面を規定する支持ステージを備えることを特徴とする実装装置。
  5. 請求項４に記載の実装装置において、前記支持ステージに組み込まれて熱を発生させる発熱体を備えることを特徴とする実装装置。
  6. 請求項１〜５のいずれか１項に記載の実装装置において、
    下面で前記弾性体の上面に受け止められるヘッドと、
    前記ヘッドに組み込まれて熱を発生させる発熱体とを備えることを特徴とする実装装置。
JP2009149843A 2009-06-24 2009-06-24 実装装置 Ceased JP2011009357A (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2009149843A JP2011009357A (ja) 2009-06-24 2009-06-24 実装装置
US12/818,554 US8381963B2 (en) 2009-06-24 2010-06-18 Compression-bonding apparatus

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2009149843A JP2011009357A (ja) 2009-06-24 2009-06-24 実装装置

Publications (1)

Publication Number Publication Date
JP2011009357A true JP2011009357A (ja) 2011-01-13

Family

ID=43379613

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2009149843A Ceased JP2011009357A (ja) 2009-06-24 2009-06-24 実装装置

Country Status (2)

Country Link
US (1) US8381963B2 (ja)
JP (1) JP2011009357A (ja)

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011228620A (ja) * 2010-03-31 2011-11-10 Sumitomo Bakelite Co Ltd 電子装置の製造方法および電子装置の製造装置
JP2013080759A (ja) * 2011-10-03 2013-05-02 Panasonic Corp 半導体素子の実装方法
WO2015133446A1 (ja) * 2014-03-05 2015-09-11 東レ株式会社 圧着ヘッド、それを用いた実装装置および実装方法
JP2019041097A (ja) * 2017-08-28 2019-03-14 日立化成株式会社 電子部品装置を製造する方法、熱プレス用シート及び熱プレス用熱硬化性樹脂組成物
WO2019054284A1 (ja) * 2017-09-12 2019-03-21 東レエンジニアリング株式会社 圧着ヘッドおよび実装装置
KR20220153407A (ko) * 2021-05-11 2022-11-18 정라파엘 본딩 방법
KR20220153410A (ko) * 2021-05-11 2022-11-18 정라파엘 다이 본딩 방법

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9842817B2 (en) 2012-02-27 2017-12-12 Taiwan Semiconductor Manufacturing Company, Ltd. Solder bump stretching method and device for performing the same
US9305813B2 (en) * 2012-03-16 2016-04-05 Ev Group E. Thallner Gmbh Pressure transmitting device for bonding chips onto a substrate
KR20160048301A (ko) * 2014-10-23 2016-05-04 삼성전자주식회사 본딩 장치 및 그를 포함하는 기판 제조 설비
DE102015120156B4 (de) * 2015-11-20 2019-07-04 Semikron Elektronik Gmbh & Co. Kg Vorrichtung zur materialschlüssigen Verbindung von Verbindungspartnern eines Leistungselekronik-Bauteils und Verwendung einer solchen Vorrichtung
NL2015895B1 (en) * 2015-12-02 2017-06-28 Besi Netherlands Bv Device and method for thermal compression bonding electronic components on a carrier.
TWI673805B (zh) * 2017-01-30 2019-10-01 日商新川股份有限公司 安裝裝置以及安裝系統
JP7024464B2 (ja) * 2018-02-02 2022-02-24 浜名湖電装株式会社 電気部品製造装置および電気部品の製造方法
KR102719349B1 (ko) * 2019-09-27 2024-10-18 삼성전자주식회사 본딩 헤드, 이를 포함하는 다이 본딩 장치 및 이를 이용한 반도체 패키지의 제조 방법
US20230268312A1 (en) * 2022-02-18 2023-08-24 Bae Systems Information And Electronic Systems Integration Inc. Soft touch eutectic solder pressure pad

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3608809A (en) * 1968-08-16 1971-09-28 Western Electric Co Apparatus for uniform multiple-lead bonding
JP2002324821A (ja) * 2001-04-25 2002-11-08 Matsushita Electric Ind Co Ltd 電子部品の圧着装置及び圧着方法
JP2003289090A (ja) * 2001-12-25 2003-10-10 Toshiba Corp 熱圧着装置及び熱圧着方法

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3729810A (en) * 1971-12-14 1973-05-01 Western Electric Co Compensating base for lead-frame bonding
JP2002110744A (ja) 2000-09-26 2002-04-12 Matsushita Electric Ind Co Ltd 半導体実装装置、および半導体実装方法
JP2004119594A (ja) 2002-09-25 2004-04-15 Canon Inc 一括接合装置
JP3921459B2 (ja) * 2003-07-11 2007-05-30 ソニーケミカル＆インフォメーションデバイス株式会社 電気部品の実装方法及び実装装置
JP4925669B2 (ja) * 2006-01-13 2012-05-09 ソニーケミカル＆インフォメーションデバイス株式会社 圧着装置及び実装方法
US7533792B2 (en) * 2006-02-06 2009-05-19 Innovative Micro Technology Elastic interface for wafer bonding apparatus
JP4979288B2 (ja) * 2006-07-19 2012-07-18 ソニーケミカル＆インフォメーションデバイス株式会社 熱圧着ヘッドを用いた実装方法

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3608809A (en) * 1968-08-16 1971-09-28 Western Electric Co Apparatus for uniform multiple-lead bonding
JP2002324821A (ja) * 2001-04-25 2002-11-08 Matsushita Electric Ind Co Ltd 電子部品の圧着装置及び圧着方法
JP2003289090A (ja) * 2001-12-25 2003-10-10 Toshiba Corp 熱圧着装置及び熱圧着方法

Cited By (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011228620A (ja) * 2010-03-31 2011-11-10 Sumitomo Bakelite Co Ltd 電子装置の製造方法および電子装置の製造装置
JP2013080759A (ja) * 2011-10-03 2013-05-02 Panasonic Corp 半導体素子の実装方法
KR101934595B1 (ko) * 2011-10-03 2019-01-02 파나소닉 아이피 매니지먼트 가부시키가이샤 반도체 소자의 실장 방법
WO2015133446A1 (ja) * 2014-03-05 2015-09-11 東レ株式会社 圧着ヘッド、それを用いた実装装置および実装方法
JP2015170646A (ja) * 2014-03-05 2015-09-28 東レ株式会社 圧着ヘッド、それを用いた実装装置および実装方法
JP2019041097A (ja) * 2017-08-28 2019-03-14 日立化成株式会社 電子部品装置を製造する方法、熱プレス用シート及び熱プレス用熱硬化性樹脂組成物
WO2019054284A1 (ja) * 2017-09-12 2019-03-21 東レエンジニアリング株式会社 圧着ヘッドおよび実装装置
KR20200051608A (ko) 2017-09-12 2020-05-13 토레이 엔지니어링 컴퍼니, 리미티드 압착 헤드 및 실장 장치
KR20220153407A (ko) * 2021-05-11 2022-11-18 정라파엘 본딩 방법
KR20220153410A (ko) * 2021-05-11 2022-11-18 정라파엘 다이 본딩 방법
KR102573094B1 (ko) * 2021-05-11 2023-09-01 정라파엘 다이 본딩 방법
KR102575887B1 (ko) * 2021-05-11 2023-09-08 정라파엘 본딩 방법

Also Published As

Publication number Publication date
US20100327043A1 (en) 2010-12-30
US8381963B2 (en) 2013-02-26

Similar Documents

Publication Publication Date Title
JP2011009357A (ja) 実装装置
JP4841431B2 (ja) 電気部品の実装装置
US20100024667A1 (en) Pressure-heating apparatus and method
JP6591426B2 (ja) 実装用ヘッドおよびそれを用いた実装装置
JP4715231B2 (ja) ヒートシンクの実装構造
CN109196629B (zh) 接合装置
CN103227154A (zh) 具有压印底板的功率半导体模块及其制造方法
US8651359B2 (en) Flip chip bonder head for forming a uniform fillet
JP3844467B2 (ja) 半導体装置及びその製造方法
KR20160127807A (ko) 압착 헤드, 그것을 사용한 실장 장치 및 실장 방법
JP4154397B2 (ja) 電子装置及びスタンドオフ部材及び電子装置の製造方法
JP6926018B2 (ja) 転写基板ならびにこれを用いた実装方法および画像表示装置の製造方法
CN110476236B (zh) 安装装置以及安装系统
JP7604779B2 (ja) 半導体製造装置及び半導体装置の製造方法
US6978534B2 (en) Device for pressure bonding an integrated circuit to a printed circuit board
JP5972158B2 (ja) 半導体装置および半導体装置の製造方法
JP2017216312A (ja) 電子部品実装方法
JP5407303B2 (ja) 分割体の製造方法及び製造装置
JP2009123726A (ja) 電子部品集合体の製造方法及び電子部品集合体
KR100861952B1 (ko) 본딩장치
JP7311071B1 (ja) 積層板の製造方法
JP2013021229A (ja) 電子部品とその製造方法
US20240055391A1 (en) Method for manufacturing semiconductor module
KR101367067B1 (ko) 전력 모듈 패키지
KR20190095352A (ko) 반도체 장치의 제조 장치 및 제조 방법

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20120309

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20121126

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20130402

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20140218

A045 Written measure of dismissal of application [lapsed due to lack of payment]

Free format text: JAPANESE INTERMEDIATE CODE: A045

Effective date: 20140624