[go: up one dir, main page]

JP2010538464A - ポリマ埋め込み型半導体ロッドアレイ - Google Patents

ポリマ埋め込み型半導体ロッドアレイ Download PDF

Info

Publication number
JP2010538464A
JP2010538464A JP2010522999A JP2010522999A JP2010538464A JP 2010538464 A JP2010538464 A JP 2010538464A JP 2010522999 A JP2010522999 A JP 2010522999A JP 2010522999 A JP2010522999 A JP 2010522999A JP 2010538464 A JP2010538464 A JP 2010538464A
Authority
JP
Japan
Prior art keywords
substrate
bonding material
semiconductor structure
semiconductor
layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2010522999A
Other languages
English (en)
Inventor
エス． ルイス，ネイサン
イー． プラス，キャサリン
エム． スパージョン，ジョシュア
エイ． アトウォーター，ハリー
Original Assignee
カリフォルニア インスティテュート オブ テクノロジー
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by カリフォルニア インスティテュート オブ テクノロジー filed Critical カリフォルニア インスティテュート オブ テクノロジー
Publication of JP2010538464A publication Critical patent/JP2010538464A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/10—Shapes, relative sizes or dispositions of the regions of the semiconductor bodies; Shapes of the semiconductor bodies
    • H10D62/117—Shapes of semiconductor bodies
    • H10D62/118—Nanostructure semiconductor bodies
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B82—NANOTECHNOLOGY
    • B82Y—SPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
    • B82Y10/00—Nanotechnology for information processing, storage or transmission, e.g. quantum computing or single electron logic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02373—Group 14 semiconducting materials
    • H01L21/02381—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02551—Group 12/16 materials
    • H01L21/0256—Selenides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02551—Group 12/16 materials
    • H01L21/02562—Tellurides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02587—Structure
    • H01L21/0259—Microstructure
    • H01L21/02603—Nanowires
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/0262—Reduction or decomposition of gaseous compounds, e.g. CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/02636—Selective deposition, e.g. simultaneous growth of mono- and non-monocrystalline semiconductor materials
    • H01L21/02639—Preparation of substrate for selective deposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/02636—Selective deposition, e.g. simultaneous growth of mono- and non-monocrystalline semiconductor materials
    • H01L21/02639—Preparation of substrate for selective deposition
    • H01L21/02645—Seed materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/02636—Selective deposition, e.g. simultaneous growth of mono- and non-monocrystalline semiconductor materials
    • H01L21/02653—Vapour-liquid-solid growth
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/10—Shapes, relative sizes or dispositions of the regions of the semiconductor bodies; Shapes of the semiconductor bodies
    • H10D62/117—Shapes of semiconductor bodies
    • H10D62/118—Nanostructure semiconductor bodies
    • H10D62/119—Nanowire, nanosheet or nanotube semiconductor bodies
    • H10D62/121—Nanowire, nanosheet or nanotube semiconductor bodies oriented parallel to substrates
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/10—Shapes, relative sizes or dispositions of the regions of the semiconductor bodies; Shapes of the semiconductor bodies
    • H10D62/117—Shapes of semiconductor bodies
    • H10D62/118—Nanostructure semiconductor bodies
    • H10D62/119—Nanowire, nanosheet or nanotube semiconductor bodies
    • H10D62/122—Nanowire, nanosheet or nanotube semiconductor bodies oriented at angles to substrates, e.g. perpendicular to substrates
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/80—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials
    • H10D62/83—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials being Group IV materials, e.g. B-doped Si or undoped Ge
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/80—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials
    • H10D62/85—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials being Group III-V materials, e.g. GaAs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/80—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials
    • H10D62/86—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials being Group II-VI materials, e.g. ZnO
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S438/00—Semiconductor device manufacturing: process
    • Y10S438/962—Quantum dots and lines

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Chemical & Material Sciences (AREA)
  • Nanotechnology (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Theoretical Computer Science (AREA)
  • Mathematical Physics (AREA)
  • Materials Engineering (AREA)
  • Photovoltaic Devices (AREA)
  • Recrystallisation Techniques (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Crystals, And After-Treatments Of Crystals (AREA)
  • Chemical Vapour Deposition (AREA)

Abstract

よく整った半導体構造から成る構造体が半導体構造の秩序と向きを維持する結合材料に埋め込まれた。そのような構造体を形成する方法は、基板上に半導体構造を形成するステップと、基板上へ結合材料をキャスティングし、結合材料内に半導体構造を埋め込むステップと、基板の位置で基板から結合材料を分離するステップとを含む。これらの方法は、分離した結合材料内で高度に整った半導体構造の向きと秩序の維持を提供する。
【選択図】図３

Description

関連出願の相互参照
本出願は、以下の係属中の同一出願人による米国特許出願に関し、その利益を主張する：２００７年８月２８日に提出された米国特許出願第６０／９６６，４３２号「Ｐｏｌｙｍｅｒ−ｅｍｂｅｄｄｅｄ ｓｅｍｉｃｏｎｄｕｃｔｏｒ ｒｏｄ ａｒｒａｙｓ」、および２００８年５月１３日に提出された米国特許出願第６１／１２７，４３７号「Ｒｅｇｒｏｗｔｈ ｏｆ Ｓｉｌｉｃｏｎ Ｒｏｄ Ａｒｒａｙｓ」；これらの出願双方の内容全体が参照により本書に組み込まれる。
連邦支援研究開発に関する記述
米国政府は、ＤＯＥに付与された許可番号ＤＥ−ＦＧ０２−０３ＥＲ１５４８３／Ｔ−１０３４６５による本発明の特定の権利を保有する。
本開示は、半導体ロッドアレイに関する。より具体的には、本開示は、半導体ロッドアレイを含む構造体およびそのような構造体を製造する方法に関する。
半導体ロッドアレイは、太陽電池の構造および他の検出および電子デバイスで用いられる構造体である。半導体ロッドアレイは、単結晶ウェハなどの基板から成長させた均一または略均一のアレイを具える。しかしながら、基板への半導体ロッドアレイの取り付けは、アレイの機能性に影響を与える。したがって、いくつかのアプリケーションでは、ロッドの完全性およびアレイの秩序（ｏｒｄｅｒｉｎｇ）を維持しながら基板からロッドアレイを取り外すことが好ましい。
ポリマ内へのナノスケールの無機種の埋め込みは、カーボンナノチューブＣｄＳナノ粒子、Ｍｏナノワイヤ、およびＺｎＯナノロッド向けに行われてきた。しかしながら、この分野で既知の方法では、透明さと長距離秩序に柔軟性を組み合わせる能力が制限されてしまう。また、そのような方法は、大規模デバイス内でナノスケールやマイクロスケールの無機ワイヤに対して整った向きのアレイを強制し、生成し、維持することができない。
単結晶無機半導体は、現在最も効率的な太陽電池を可能にするが、それらの剛性は、ロールツーロール製造および／またはその導入用の柔軟体の適用など、低コストの処理体系の使用を妨げる。アモルファスや無機半導体の多重結晶膜は、ステンレス鋼のシートやポリマ基板などの柔軟な基板上に成長させることができるが、これらの無秩序な吸収体材料から処理された太陽電池は、単結晶以下の太陽エネルギ変換効率を著しく示す。有機および有機／無機のハイブリッドの太陽電池は、柔軟性と加工性を示すが、長時間の照明下における光吸収性および／または電荷伝導性の有機材料の不安定性の影響を受ける。
本開示は、半導体構造のよく整ったアレイから成る構造体を記載し、これは構造体の完全性と秩序を維持しながら基板から半導体構造を取り外すことにより得られる。本開示はそのような構造体を得る方法も記載し、その方法は構造体上にポリマまたは他の結合相をキャスティングするステップを含み、次にそのポリマ／結合フィルムまたはこの処理可能なフィルム材料の層が埋め込まれたロッドと共に取り外される。
本発明の実施形態は、結合材料層と；規則正しく間隔を隔てられた半導体構造のアレイと、を具え、前記半導体構造の各々は長さ寸法（ｄｉｍｅｎｓｉｏｎ）を有し、前記半導体構造は各半導体構造の前記長さ寸法の少なくとも一部に沿って前記結合材料層内に適合的に（ｃｏｎｆｏｒｍａｂｌｙ）拘束されることを特徴とする構造体である。
である。
本発明の別の実施形態は、半導体構造の製造方法であって、基板上に秩序立てて配向づけられた半導体構造を成長させるステップと；前記基板の上面に結合材料を含むフィルム層を堆積させ、前記結合材料が前記基板およびその上に１以上の前記半導体構造を封入するステップと；前記フィルム層が前記基板の上面で接触する位置またはその位置近傍で前記基板から前記フィルム層を分離するステップと、を含み、これによって１以上の前記半導体構造の秩序と向きが前記フィルム層内に維持されることを特徴とする方法である。
さらに、本発明の別の実施形態は、半導体構造の製造方法であって、基板の少なくとも一部に１以上のロッドアレイを形成するステップであって、前記ロッドアレイの個々のロッドが前記基板の近くに配置される第１の端部と前記基板から離れて配置される第２の端部とをそれぞれ有するステップと、前記基板の上面に結合材料を堆積させるステップであって、前記結合材料は前記個々のロッド間の隙間に適合して塞ぎ、前記結合材料が前記基板の上面に隣接する底面を有するフィルム層を形成するステップと；前記ロッドアレイが前記フィルム層内に埋め込まれた状態で前記フィルム層を固体層に形成するステップと；前記フィルム層の前記底面または底面近傍で前記基板から前記フィルム層と複数の前記個々のロッドを分離するステップと、を含むことを特徴とする方法である。
上記に簡単に記載した例示的な実施形態または以下に記載する追加的な詳細は限定するものと解されてはならない。
図１Ａ−１Ｅは、基板から半導体ロッドアレイを成長させる方法を示す図である。 図１Ｆ−１Ｉは、基板から半導体ロッドアレイを成長させる方法を示す図である。 図２は、図１Ａ−１Ｉで示す方法を用いて製造された垂直配列Ｓｉワイヤアレイの断面走査電子顕微鏡（ＳＥＭ）画像である。 図３Ａ−３Ｃは、埋め込み型ロッドアレイの製造方法を示す図である。 図４は、図３Ａ−３Ｃで示す方法によって製造された埋め込み型ロッドアレイを有する結合材料の断面ＳＥＭ画像である。 図５Ａ−５Ｃは、埋め込み型ロッドアレイの代替的な製造方法を示す図である。 図６Ａおよび６Ｂは、図５Ａ−５Ｃで示す方法によって製造された埋め込み型ロッドアレイを有する結合材料のＳＥＭ画像である。 図７は、埋め込み型ロッドアレイを有する屈曲した結合材料の断面ＳＥＭ画像である。 図８は、結合材料を取り外した後の基板のＳＥＭ画像である。 図９は、埋め込み型ロッドアレイを含む結合材料層を透過した光により生成された光回折パターンを示す図である。 図１０Ａは、チョクラルスキ（ＣＺ）法で成長させたＳｉ（１１１）ウェハを、埋め込み型Ｓｉワイヤアレイを有する結合材料層と比較する２θＸ線回折データを示す図である。図１０Ｂは、ＣＺ Ｓｉ（１１１）ウェハと比較される埋め込み型ロッドアレイを有する結合材料層の（１１１）ロッキングカーブを示す図である。図１０Ｃは、Ｓｉ格子の６つの劣化した反射を示すファイ走査図である。 図１１は、埋め込み型ロッドアレイを用いて製造されたＡｕ触媒懸濁ＳｉワイヤアレイのショットキーダイオードのＪ−Ｖ特性を示す図である。 図１２Ａ−１２Ｆは、テンプレートとしてＡＡＯ膜を用いたナノロッドの製造を示す図である。 図１３は、ＡＡＯテンプレートを除去した後のＣｄ（Ｓｅ，Ｔｅ）ナノロッドアレイの断面ＳＥＭ画像である。 図１４は、ナノロッドアレイ電極の平面ＳＥＭ画像である。 図１５Ａ−１５Ｇは、エッチング工程を用いることによって準備されたピラーのＳＥＭ画像である。
この説明において、用語「ワイヤ」、「ロッド」、「ウィスカ」、「ピラー」および他の類義語は、他に明示する場合を除き同義のものとして用いる。一般に、これらの用語は長さと幅を有する伸長構造体をいい、その長さは構造体の長軸で規定され、その幅は前記構造体の長軸にほぼ垂直な軸で規定される。用語「アスペクト比」は、構造体の長さとその幅の比をいう。したがって、伸長構造体のアスペクト比は１より大きくなる。用語「ボール」、「球体」、「ブロブ」および他の類義語は、他に明示する場合をのぞき同義のものとして用いる。通常、これらの用語は、幅が構造体の長軸で規定され、長さが前記幅にほぼ垂直な軸で規定される構造をいう。したがって、このような構造体のアスペクト比は、ほぼ１であるか１以下である。さらに、ワイヤ、ロッド、ウィスカ、ピラー等に関する「垂直」の語は一般に、水平から少々立ち上がった長さ方向を有する構造体をいう。「垂直配列」の語は一般に、水平から立ち上がった構造体の配列または向きをいう。この、またはこれらの構造体は水平から完全に垂直で垂直配列を有すると考えられる必要はない。「アレイ」の語は一般に、他に明示しない限り、ある範囲内で間隔を隔てて分配された多数の構造体をいう。アレイ内の構造体はすべてが同じ向きである必要はない。「垂直配列アレイ」または「垂直配向アレイ」の語は一般に、水平配向から水平配向に対して完全に垂直な向きまでの立ち上がった向きを有する構造体のアレイをいうが、アレイ内のすべての構造体が水平に対して同じ向きである必要はない。「整った（ｏｒｄｅｒｅｄ）」の語は一般に、要素が互いに個別の空間的関係を有する場合の特定あるいは所定のパターンの要素の配置をいう。したがって、「整ったアレイ」の語は一般に、ある領域内に分配され、個別に、互いに特定あるいは所定の空間的関係を有する構造体をいう。例えば、整ったアレイ内の空間的関係は、構造体が互いにほぼ等距離の間隔を隔てて分配される場合をいう。他の整ったアレイの例は、変化を用いるが、特定あるいは所定の間隔である。
本記述において、「半導体」の語は一般に、他に明記しない限り、半導体特性を有する材料を含む要素、構造、またはデバイス等をいう。このような材料は、限定しないが、周期表のＩＶ群の元素、周期表のＩＶ群の元素を含む材料、周期表のＩＩＩ群とＶ群の元素を含む材料、周期表のＩＩ群とＶＩ群の元素を含む材料、周期表のＩ群とＶＩＩ群の元素を含む材料、周期表のＩＶ群とＶＩ群の元素を含む材料、周期表のＶ群とＶＩ群の元素を含む材料、および周期表のＩＩ群とＶ群の元素を含む材料を含む。他の半導体特性を有する材料は、層状半導体、合金、種々の酸化物、いくつかの有機材料、およびいくつかの磁気材料を含む。「半導体構造」の語は、少なくとも一部が半導体材料からなる構造体をいう。半導体構造は、ドープあるいは非ドープ材料を含んでよい。
半導体ロッドアレイは、太陽電池の構造および他の検出および電子デバイスの開発において有望な材料である。しかしながら、上記で論じたように、半導体ロッドアレイは一般に基板から製造されるため、ロッドアレイは基板に接触している。本発明の実施形態は、ロッドが製造された後に柔軟で処理可能な形態でロッドの除去を可能にする。本発明の実施形態によれば、ポリマフィルムまたは他のバインダ相フィルムはアレイ上にキャスティングされ、次にポリマ／バインダフィルムまたはこの処理可能なフィルム材料の層が埋め込まれたロッドと共に取り外される。したがって、本発明の実施形態はロッドまたは構造体の完全性およびアレイの秩序を保つ一方で基板からロッドアレイまたは他の半導体構造を除去するステップを提供する。埋め込み型ロッドアレイは、ロッドの特性評価を可能にし、個々のロッドへの底部および上部の接点の変更に関する様々なデバイス構造を可能にする。
以下で論じるように、本発明の実施形態は光電池アプリケーションに用いられてもよい。そのため、半導体構造は、効率的な太陽エネルギ吸収および太陽エネルギ電気変換の特性を有する半導体材料を好適に含む。そのような材料は結晶シリコン、単結晶シリコンまたは多結晶シリコン、およびドープまたは非ドープのどちらかを含んでよい。半導体材料はまた、アモルファスシリコン、ミクロモルファスシリコン、原結晶シリコン、またはナノ結晶シリコンでもよい。半導体材料は、テルル化カドミウム；銅セレン化インジウム、および銅インジウムガリウムセレニド砒化ガリウム、ひ化りん化ガリウム、セレン化カドミウム、燐化インジウム、あるいはＳｉ：Ｈ合金もしくは周期表のＩ群、ＩＩＩ群およびＶＩ群の他の元素の組み合わせ；または他の無機元素もしくは所望の太陽エネルギ変換特性を有することがこの分野で既知の元素の組み合わせでもよい。他のアプリケーションでは、太陽エネルギ変換に特に適した半導体材料を用いることは重要ではない。したがって、他の実施形態は、半導体構造の所望の整ったアレイを形成するのに適切な半導体材料を含む。
本発明の実施形態は、基板の特性とは別に半導体ロッドの特性を測定することをも提供する。すなわち、成長させた半導体ロッドは基板に取り付けられるので、そのようなロッドの光学特性の測定は基板の特性に関与するが、ポリマあるいは支持フィルムでは、その光学特性がロッドの特性によって支配される。本発明の実施形態は、太陽電池と、基板から成長してポリマやフィルムベースの材料へと変更させる電子デバイスと、別の光学的異材質の構造秩序と共に配置される光吸収性または光直射性の材料の周期構造の光学特性を利用する光材料と、センサと、同様な化学、光学、電子デバイスおよび構造体などのデバイスに特に役立つ構造体を提供する。
いくつかのアプリケーションは、高価な単結晶ウェハを用いてロッドを成長させるステップを要求し、これは成長プロセスのコストを増加させる。本発明の実施形態は、基板材料の再利用をも可能にする。そのため、ロッドを除去して基板を再利用する能力は、本発明の実施形態によって提供されるそのような構造体をよりコスト的に有効にすることができた。
明示するように、半導体構造は基板上に製造される。半導体構造は、図１Ａ−１Ｉに関して後述するように気相−液相−固相（ＶＬＳ）成長プロセスなどのボトムアップ処理を用いて製造される。半導体構造のボトムアップ製造向けの他の技術を用いてもよく、これは以下で簡単に論じられる。また、半導体構造は、この分野で既知の写真平版やエッチングプロセスなどのトップダウン処理を用いて形成してもよく、これは以下で簡単に論じられる。したがって、本発明の実施形態は、本書で開示または記載された半導体ロッドアレイ製造技術に限定されない。
ここでロッドアレイなどの半導体構造を形成する方法を説明する。Ｓｉ＜１１１＞ウェハは、ワイヤアレイが成長する材料として用いられる。ウェハの全部または一部をドープしてもよい。例えば、縮退ドープしたＮ型Ｓｉウェハが用いられる。図１Ａに示すように、表面酸化物層２０がウェハ１０上に熱成長されている。表面酸化物層は、２８５ｎｍ、３００ｎｍ、または他の厚さまで成長される。酸化物層２０は、化学蒸着法（ＣＶＤ）やこの分野で既知の他の方法で堆積されてもよい。
図１Ｂに示すように、フォトレジスト層３０が塗布される。フォトレジスト層は、ＭｉｃｒｏＣｈｅｍ Ｃｏｒｐ．（米国マサチューセッツ州ニュートン）のＳ１８１３フォトレジストや他のフォトレジスト材料を含んでもよい。フォトレジスト層３０はその後、所望のアレイパターンを露光され、現像液で現像されて、図１Ｃに示すようにレジスト層３０に所望の穴パターン３５が形成される。現像液は、ＭＦ−３１９やこの分野で既知の他の現像液を含んでもよい。パターン形成されたレジスト層３０はその後、図１Ｄに示すように、Ｓｉウェハ１０上の酸化物層２０のエッチングが行われる。酸化物層のエッチングは、Ｔｒａｎｓｅｎｅ Ｃｏｍｐａｎｙ，Ｉｎｃ．（米国マサチューセッツ州ダンバース）からの緩衝ＨＦ（９％ＨＦ、３２％ＮＨ４Ｆ）などのフッ化水素酸混合物を用いて得ることができる。この分野で既知の他のエッチング技術を用いて酸化物層２０をエッチングしてもよい。得られたエッチングは、図１Ｄに示す酸化物層の穴パターン３７となる。
次に成長触媒５０が、図１Ｅに示すように、レジスト層３０上および酸化物層２０の穴３７内に熱蒸着される。例えば、５００ｎｍの金を、レジスト層３０上および穴３７内に熱蒸着させる。他の触媒を用いてもよく、他の触媒堆積技術を用いてもよい。次にフォトレジスト層３０の除去（ｌｉｆｔ−ｏｆｆ）が行われ、図１Ｆに示すように酸化物層２０の酸化物で隔てられた触媒の島５７が残る。
パターン形成された酸化物層２０と堆積した触媒を有するウェハ１０は次に、アニーリングされる。好適には、アニーリングは、１０００ｓｃｃｍ（ＳＣＣＭは、ＳＴＰにおける分毎の立方ｃｍを表す）のフローレートでの１気圧のＨ２の条件下で、円筒炉で９００乃至１０００℃または約１０５０℃の温度で２０分間行われる。その後、ウェハ１０上にワイヤの成長が行われる。図１Ｇは、成長ガスを適用したワイヤアレイ内のワイヤ４０の成長を示す。好適には、ワイヤ４０は約１気圧におけるＨ２（１０００ｓｃｃｍ）とＳｉＣｌ４（２０ｓｃｃｍ）の混合物内で成長される。ワイヤ４０は８５０℃乃至１１００℃の温度で２０乃至３０分間、あるいは他の成長時間、気圧、およびフローレートで成長される。
図１Ｈに示すように、ワイヤ４０の成長に続き、酸化物層２０またはそのいくつかの部分が除去される。酸化物層２０は、１０％ＨＦ（ａｑ）で１０秒間ウェハ１０をエッチングすることによって除去するか、この分野で既知の他の方法を酸化物層の除去に用いてもよい。図１Ｈに示すように、触媒粒子５１はそれぞれ成長したワイヤ４０の上部に残っており、得られるワイヤアレイの機能性に影響を与えるかもしれない。したがって、触媒粒子を除去することは有益である。例えば、触媒がＡｕを含む場合、Ｉ−／Ｉ３ −を含むＴｒａｎｓｅｎｅ Ｃｏｍｐａｎｙ，Ｉｎｃ．からのＴＦＡ溶液に１０分間ウェハ１０を浸すことによって金粒子を除去してもよい。この分野で既知の他の方法を触媒粒子の除去に用いてもよい。図１Ｉは、触媒粒子５１が除去されたワイヤ４０を示す。
図１Ａ−１Ｉに示す上述した方法を用いることによって、直径が１．５乃至２．０μｍであり、長さが７０μｍより大きく、基板上に７μｍの中心間距離で間隔を隔てた良く整った垂直配向の結晶Ｓｉワイヤが提供される。しかしながら、明示するように、図１Ａ−１Ｉに示す上述した方法以外の方法を半導体ロッドアレイの製造に用いてもよい。図２は、上述した方法とＮｉ触媒を用いて一定の長さと直径の完全に良く整った垂直配列Ｓｉワイヤアレイの断面走査電子顕微鏡（ＳＥＭ）画像を示す。触媒粒子は、ワイヤの上部に残っている。図２に示す挿入図は、同じ構造体の４５°のＳＥＭ画像を提供する。
明示するように、基板から半導体構造を成長する以外の方法を用いて基板からの除去に適した半導体構造を提供し、本発明の実施形態で用いてもよい。図１２Ａ−１２Ｆは、テンプレートとしてＡＡＯ膜を用いたナノロッドの製造を示す。図１２Ａは、ＡＡＯ膜５０１を示す。ナノロッドアレイ電極は、テンプレートとして市場で入手可能な厚さ６０μｍ、孔径２００ｎｍのＡＡＯ膜（Ｗｈａｔｍａｎ Ｓｃｉｅｎｔｉｆｉｃ）を用いて製造される。図１２Ｂは、テンプレート５０１の片面に薄いＣｄＳｅフィルム５０３をスパッタリングした状態を示す。薄いＣｄＳｅフィルム５０３は、ＡＡＯテンプレート５０１の片面に蒸着した厚さ３００ｎｍのＣｄＳｅ５０３の層（ＲＦマグネトロンスパッタ、Ｋｕｒｔ Ｊ．Ｌｅｓｋｅｒ Ｃｏｍｐａｎｙの純度９９．９９５％のＣｄＳｅスパッタターゲットを用いて蒸着した）を含み、空隙の底部を塞ぐ。図１２Ｃは、ＣｄＳｅ層５０３の背面にＴｉオーミック背面接触層５０５をスパッタリングした状態を示す。Ｔｉオーミック背面接触層５０５は、ＣｄＳｅ層５０３の背面に１．５μｍのＴｉ（Ｋｕｒｔ Ｊ．Ｌｅｓｋｅｒ Ｃｏｍｐａｎｙの純度９９．９９５％のＴｉスパッタターゲット）をスパッタリングすることによって製造される。次にＡＡＯテンプレート５０１の他方の面がマウントワックス（図示せず）の層で覆われ、後続のステップで空隙の底部への金属の蒸着を防ぐ。テンプレートは次にＣｕワイヤを取り付けて膜の端部周りに導電性Ａｇペイントを塗布することによって作用電極とされた。このワイヤはガラス管に封入され、ワイヤ接触領域はエポキシで密閉された。
テンプレート除去後のナノロッドアレイの機械的安定性および支持を提供するために、その後１０μｍ以上のＮｉ金属をＴｉの背面上に電着した。図１２Ｄは、Ｔｉ層５０５上にＮｉ金属基板５０７の電着を示す。Ｎｉ基板５０７は、０．８Ｍのニッケル（ＩＩ）スルファミン酸塩（Ｎｉ（ＳＯ３ＮＨ２）２）と０．６Ｍのホウ酸（Ｈ３ＢＯ３）の水溶液を撹拌して室温で静電的に電着した。この工程では、２５ｍＡｃｍ−２の電流密度が作用電極とＰｔガーゼ対極の間で１時間維持された。次にアセトン内で数回洗浄することによってマウントワックスが完全に除去された。次に１ＭのＨ２ＳＯ４に０．２ＭのＣｄＳＯ４と、２０ｍＭのＳｅＯ２と、１０ｍＭのＴｅＯ２とを含む水性電着槽を用いて空隙内にＣｄＳｅ０．６５Ｔｅ０．３５を電着した。図１２Ｅは、ＡＡＯテンプレート５０１の空隙内へのＣｄＳｅＴｅ５０９の電着を示す。表面張力を低減し、堆積物の品質を改善するために、トリトンＸ−１００も（０．２５％）添加された。Ｐｔガーゼ対極に加えて、飽和カロメル電極（ＳＣＥ）参照がＡＡＯ作用電極と共に用いられた。電着は、５乃至３０分間撹拌なしで室温でＳＣＥに対して−６５０ｍＶで定電位に行なわれた。
ナノロッドの成長後、ＡＡＯテンプレート５０１は１ＭのＮａＯＨ（ａｑ）内に２０分間電極アセンブリを浸水することによって除去された。図１２Ｆは、テンプレート５０１の除去後に残るナノロッド５１１を示す。次にナノロッドアレイが抵抗率１８ＭΩｃｍのＨ２Ｏで完全にすすがれ、乾燥され、Ｃｕワイヤから取り外された。次にアレイは、僅かな割合（〜０．２％）のＯ２を含んだＡｒ空気中で６００℃で〜９０分間アニーリングされた。次にナノロッドアレイがより小さなサンプル（０．１乃至０．３ｃｍ２）に切断され、サンプルは光電気化学電池の測定で用いる電極とされた。図１３は、ＡＡＯテンプレートの除去後のＣｄ（Ｓｅ，Ｔｅ）ナノロッドアレイの断面ＳＥＭ画像を示す。基板における差異は、Ｔｉオーミック背面接触からスパッタリングされたＣｄＳｅ短絡防止層までの遷移を示す。電極が切断されたとき、Ｎｉがサンプルの端部でＴｉから分離したので、Ｎｉ支持層はこの画像内で見ることができない。ＥＤＳは、元素組成が数パーセント内で比率３：２：１のＣｄ：Ｓｅ：Ｔｅであったことを示す。図１４は、ナノロッドアレイ電極の平面ＳＥＭ画像を示す。
さらに別の半導体構造の製造方法では、平面基板をエッチングすることによってピラーや他の半導体構造の生成が行われる。エッチングされるピラーは低温反応性イオンエッチング（ＲＩＥ）のプロセスを用いて製造される。そのプロセスは、ほぼ液体窒素温度で行なわれ、非常に深くエッチングされた構造体を生成することができる。平面基板は、マスキング媒体としてフォトレジストを用いてエッチングされる。図１５Ａ−１５Ｇは、エッチングプロセスを用いて準備したピラーのＳＥＭ画像を示す。レジストのパターン形成に用いるフォトマスクは、六角形の近接して詰めたアレイで間隔を隔てた５、１０、２０、および５０μｍの直径スポットのアレイを含む領域を有しており、その結果どのケースでも同じ合計充填ピラー部分が得られる。図１５Ａは直径５０μｍのピラーのアレイを示しており、図１５Ｂは直径５０μｍの一つのピラーを示す。図１５Ｃは直径２０μｍのピラーを示す。図１５Ｄは直径１０μｍのピラーを示しており、図１５Ｅは直径１０μｍのピラーの側面図を示す。図１５Ｆは直径５μｍのピラーを示しており、図１５Ｇは直径５μｍのピラーのアレイの平面図を示す。
本発明の実施形態の用途に適した半導体構造を形成する上記で論じた３つの実施例は、そのような構造体を形成するために用いる方法を網羅していない。当業者は、様々な半導体構造の製造技術を本発明の実施形態に従って用いてもよいことを理解するであろう。好適な技術は、以下で論じるように結合材料内の封入に適した半導体構造の良く整ったアレイの製造を提供するものである。
図３Ａ−３Ｃは、本発明の実施形態による埋め込み型ロッドアレイの提供方法を示す。図３Ａは、基板２００から突出する半導体ロッドアレイ２１０を有する基板２００を示す。基板２００は多数の層を含み、１以上の酸化物層（図示せず）を含んでもよいことに注意されたい。図３Ｂは、基板２００の上面と半導体ロッドアレイ２１０の周囲に結合材料２２０を適用した状態を示す。図３Ｃは、埋め込まれたロッドアレイ２１０と共に結合材料２２０を基板２００から取り外して得られる構造体を示す。図４は、埋め込まれたロッドアレイ２１０を有する結合材料２２０（本実施例でポリマフィルムを含む）の断面ＳＥＭ画像を示す。基板２００から取り外す際、ロッドアレイは結合材料の底部でのみ露出することに注意されたい。ロッドアレイの個々のロッド間の隙間の等角充満にも注意されたい。
本発明の実施形態では、結合材料はポリジメチルシロキサン（ＰＤＭＳ）ポリマを含んでもよい。ポリジメチルシロキサンポリマベースは、ダウコーニングからのＳｙｌｇａｒｄ１８４ＰＤＭＳまたはこのような他の材料を含んでもよい。ポリマベースおよび硬化剤は、１０：１ｗ／ｗ比率で混合され撹拌される。未硬化のポリマが塩化メチレンで希釈され（１．０ｇ／２．０ｍＬ）、平滑なポリマ表面が好適に観測できるように、半導体ロッドアレイの上にドロップキャストされる。これらのアレイはその後、少しの間置かれ、塩化メチレンがゆっくり蒸発できるようにする。１３−１６時間後、ＰＤＭＳは未だ粘着性であり、１２０℃の熱で１．５乃至２．０時間硬化される。冷却後、レーザブレードで酸化物層を削るような切除器具を用いて、ＰＤＭＳのオーバレイヤと埋め込まれたロッドが、基板から取り外される。得られるポリマフィルムは、表面上で観測されるのと同じような秩序で埋め込まれた半導体ロッドアレイを有する。
上述した方法は、透明で機械的および化学的に堅牢なＰＤＭＳフィルム内に、柔軟にポリマ支持された結晶Ｓｉワイヤアレイをもたらすことができる。１ｃｍ２より大きい領域を有する半導体ロッドアレイは、一つのポリマフィルムに埋め込まれ、取り外すことができる。ロッドを埋め込まれたフィルムの領域は、最初のアレイサイズによってのみ制限され、これは次にロッドアレイの成長に用いる炉の直径によって制限される。図４に示すように、得られたＰＤＭＳ／ロッドアレイ複合フィルムは、ワイヤとＰＤＭＳの間の密接な接触を提供する。図４のＳＥＭ画像は、基板から取り外した後でさえロッドアレイの構造的な堅牢性をも証明する。
注記として、上述した実施形態は半導体ロッドアレイの底部端に電気的接点を提供してもよいが（この端部は従来基板に接続されていた）、ロッドアレイの上部端はポリマによって覆われており、これらの端部への電気的接点をより困難にする。代替実施形態では、より薄い結合材料層が基板と半導体ロッドアレイの周囲に適用される。図５Ａ−５Ｃは、この実施形態を示す。
図５Ａは、基板２００から突出する半導体ロッドアレイ２１０と共に基板２００を示す。基板が多数の層を含んでもよいし、１以上の酸化物層（図示せず）を含んでもよいことに再度注意されたい。図５Ｂは、基板２００の上面および半導体ロッドアレイ２１０の周囲でロッドアレイの高さ以下の厚さの結合材料層２２５の適用を示す。図５Ｃは、結合材料２２５から突出する埋め込み型ロッドアレイ２１０と共に結合材料２２５が基板２００から取り外される場合に得られる構造体を示す。図４は、埋め込まれたロッドアレイ２１０を有する結合材料２２０（本実施例でポリマフィルムを含む）の断面ＳＥＭ画像を示す。基板２００から取り外す際に、ロッドアレイが結合材料の底部にのみ露出することに注意されたい。またロッドアレイの個々のロッド間の隙間の等角充満にも注意されたい。
上述した代替実施形態では、結合材料を適用するのにスピンキャスティングを用いることができる。例えば、上述したポリマベースと硬化剤の混合物は、ヘキサメチルシクロトリシロキサン溶液（Ａｌｆａ Ａｅｓａｒ、９７％、塩化メチレン中でほぼ飽和状態）で希釈してもよく、ここで好適な希釈比はヘキサメチルシクロトリシロキサンが４に対しポリマおよび硬化剤の混合物が１である。薄いフィルムを提供するために、低沸点シロキサンを、ポリマ／ロッドアレイ複合物を形成するのに用いるＰＤＭＳ溶液に添加する。希釈した混合物はその後、ロッドアレイ上で１０００ｒｐｍで２分間スピンキャストされる。スピンコーティングの後、塩化メチレンは迅速に蒸発し、サンプルが１５０℃で０．５時間硬化される。低沸点シロキサンはこの硬化ステップにおいてほとんど蒸発し、２０μｍの厚さであってワイヤの５０％より大きいポリマフィルムが露出する。硬化および冷却の後、ＰＤＭＳのオーバレイヤと埋め込まれたロッドが、切除器具を用いて基板から再び取り外される。
説明した代替実施形態は、ロッドアレイの両面が露出される構造体を提供してもよい。図６Ａを参照すると、これはアレイパターンを維持しながら結合材料層から出現するロッドアレイ長の有意な部分（＞５０％）を具えた薄い結合材料層の断面ＳＥＭ画像を示す。図６Ｂは、結合材料層から突出するロッドアレイを有する構造体の４５°ＳＥＭ画像を示す。その構造体は上から下まで導電性であるが、側面に限りなく高い抵抗性を示し、ロッドアレイの個々のロッドが結合材料層内で互いに電気的に絶縁されることを示す。
埋め込み型ロッドアレイを具えた結合材料層は、容易な加工性を表すいくつかの特性を示す。取り外す層（またはフィルム）は非常に柔軟であり、曲げることができる。例えば図７を参照すると、これは埋め込み型ロッドを具えた結合材料層の屈曲部分の断面ＳＥＭ画像を示す。この層は、埋め込まれたロッドアレイを損傷することなく、数ミリメートルしかない小さな直径を有するシリンダ内に巻回される能力を有する。カーリングフィルムのＳＥＭ画像を視察すると、図７に示すようなＰＤＭＳの動作中にワイヤが損傷または取れないことが明らかになる。
基板からロッドアレイを取り外した後、基板の表面または表面近傍でロッドアレイが破壊されたことを基板の特定領域のＳＥＭ画像が示す。図８は、埋め込まれたロッドと共に結合材料を取り外した後の基板のＳＥＭ画像を示す。図８のサークル８０１は、ロッドアレイのロッドが基板と同一平面上で取り外された部位を示す。サークル８０３は、ロッドがロッドの基部を僅かに超えて折り取られた平坦な上部のスタブを示す。サークル８０５は、角度の有るスタブを示す。アレイの取り外しの綺麗さは、ロッドアレイのロッドのパターン化した成長を導くのに形成された基板および／またはパターン化したテンプレートの再利用には最小限の準備しか必要ないことを示唆している。
本発明の他の実施形態は、他の方法を用いて結合材料層へ半導体構造のアレイを移転してもよいことに注意されたい。結合材料層に半導体構造を移転する際に半導体構造の元の向きと秩序（すなわち、最初の製造工程により得られる向きおよび秩序）を維持することにより、その方法はその移転を好適に行うべきである。
本発明の実施形態は、上記で論じたポリマ以外の一つの結合材料層または複数の結合材料層を含んでもよい。明示したように、好適な結合材料は、基板あるいはベース層上で半導体構造の周囲に堆積でき、半導体構造の少なくとも一部の周囲に従順に取り付けることができる材料を含む。明示したように、半導体構造は基板またはベース層から切断または他の方法で取り外されるので、結合材料は取り外しプロセス中に半導体構造の位置および向きを維持するのに十分な弾性を好適に提供し、結合材料層を取り外す際に構造体を保持する。結合材料層は、ポリ（ジエン）、ポリ（アルケン）、ポリ（アクリル）、ポリ（メタクリル）、ポリ（ビニルエーテル）、ポリ（ビニルチオエーテル）、ポリ（ビニルアルコール）、ポリ（ビニルケトン）、ポリ（ビニルハロゲン化物）、ポリ（ビニル亜硝酸塩）、ポリ（ビニルエステル）、ポリ（スチレン）、ポリ（アリエン）等の主鎖カーボンポリマと；ポリ（酸化物）、ポリ（炭酸塩）、ポリ（エステル）、ポリ（無水物類）、ポリ（ウレタン）、ポリ（スルフォナート）、ポリ（シロキサン）、ポリ（スルフィド）、ポリ（チオエステル）、ポリ（スルホン）、ポリ（スルホンアミド）、ポリ（アミド）、ポリ（尿素）、ポリ（ホスファゼン）、ポリ（シラン）、ポリ（シラザン）等の主鎖非環式ヘテロ原子ポリマと；ポリ（フランテトラカルボン酸ジイミド）、ポリ（ベンゾオキサゾール）、ポリ（オキサジアゾール）、ポリ（ベンゾチアジノフェノチアジン）、ポリ（ベンゾチアゾール）、ポリ（ピラジノキノキサリン）、ポリ（ピロメニチミド）、ポリ（キノキサリン）、ポリ（ベンゾイミダゾール）、ポリ（オキシインドール）、ポリ（オキソイソインドリン）、ポリ（ジオキソイソインドリン）、ポリ（トリアジン）、ポリ（ピリダジン）、ポリ（ピペラジン）、ポリ（ピリジン）、ポリ（ピペリジン）、ポリ（トリアゾール）、ポリ（ピラゾール）、ポリ（ピロリジン）、ポリ（カルボラン）、ポリ（オキサビシクロノナン）、ポリ（ジベンゾフラン）、ポリ（フタリド）、ポリ（アセタール）、ポリ（無水物類）、炭水化物等の主鎖ヘテロ環式ポリマとを（限定せずに）含む非導電性有機材料を具える。結合材料層はまた、導電性ポリマ（ポリ（アニリン）、ポリ（チオフェン）、ポリ（ピロール）、ポリ（アセチレン）等）と；カーボン素材（カーボンブラック、黒鉛、コークス、Ｃ６０等）と；電荷移動錯体（テトラメチルパラフェニレンジアミン−クロラニル、アルカリ金属テトラシアノキノジメタン複合体、テトラチアフルバレンハロゲン化物複合体等）と；他のそのような材料とを（限定せずに）含む導電性有機材料を具える。結合材料層は、テトラシアノプラチナート複合体と；イリジウムハロカルボニル複合体と；積み重ねた大環状錯体と、他のそのような材料とを（限定せずに）含む混合した無機／有機の導体をも具える。
本発明の実施形態による方法が実現される結果、元のロッドアレイパターンが著しく伸長し、収縮し、歪曲しない。結合材料をキャスティングする前に、所定のアレイは７．１μｍ±０．４μｍの最短の中心間ロッド距離を示した。結合材料をキャスティングし、硬化させ、基板から取り外した後には、ロッド間の中心間距離は６．９μｍ±０．３μｍだった。ロッドアレイ内のロッドの規則的な間隔により、複合フィルムは透過した可視光線を回折した。例えば、埋め込まれたロッドサンプルに垂直入射する赤色光源（６７２ｎｍ波長）は、６．９±０．２μｍのアレイ間隔を示す回折角と共に回折スポットの立方体アレイを生成した。機械的変形の後でさえ、最大５オーダの回折が観測された。図９は、透過光により生成された光回折パターンを示しており、埋め込まれたロッド層の長距離秩序の維持を証明する。４オーダの回折を示す中心スポット（０オーダの回折）と複数のスポットが印される。
ロッドアレイが上述したように単結晶Ｓｉウェハから成長する場合、結合材料層内のＳｉロッドまたはワイヤが高度な結晶であり、Ｓｉ（１１１）基板上で高温成長ステップにより生成されたワイヤの向きを維持することが、本発明の実施形態により提供される。図１０Ａは、チョクラルスキ（ＣＺ）法で成長させたＳｉ（１１１）ウェハと、ＶＬＳ触媒としてＡｕ、Ｃｕ、またはＮｉの何れかを用いて成長させたＳｉワイヤアレイ生成ＰＤＭＳ複合フィルムとを比較する２θＸ線回折データを示す。Ｓｉワイヤを埋め込まれた全てのＰＤＭＳフィルムもＳｉ（１１１）ウェハも、２８．４°近傍にある一つの（１１１）回折ピークを示した。この反射強度と鮮鋭度は、複合材料の結晶品質を証明した。図１０Ｂは、ＰＤＭＳ／Ｓｉワイヤフィルムの（１１１）ロッキングカーブを示し、これはＣＺＳｉ（１１１）ウェハの近傍に集中し、ワイヤの高度に整った性質を証明した。ＣＺウェハに対するロッキングカーブの中心の偏差は、ＰＤＭＳ／Ｓｉワイヤフィルムが基板ホルダ上に完全に横たわらなかったことを示している。垂線から小さな偏差を有する多数のワイヤ母集団がＰＤＭＳフィルム内に存在し、単結晶ウェハで観測されたものより大きな広がりを示すことが、各カーブの構造と大きな半値全幅によって分かる。図１０Ｃはファイ走査を示しており、これはＳｉ格子の６つの劣化した｛２２０｝反射を示し、ＰＤＭＳフィルムのワイヤ間に軸回転が存在しなかったこと、すなわち優れたワイヤ回転対称性を示す。回転角の関数としてのピーク値の違いは、各｛２２０｝反射においてＳｉワイヤとＰＤＭＳを透過するＸ線光線の異なる割合に起因する。
本発明の実施形態は、太陽電池デバイスの製造に用いてもよい。本発明の実施形態によって、上述したように単結晶ＳｉウェハからＳｉワイヤアレイが構築され、ポリマに埋め込まれたＳｉワイヤアレイフィルムによりロッドアレイベースのショットキーダイオードが準備された。ワイヤアレイフィルムは直径０．４０ｃｍの円形ホールを有する１片の絶縁テープを貼付された。古くから用いられるＶＬＳ触媒金属のうちＡｕは、Ｎ型Ｓｉに最高の障壁高さをもたらす。ＡｕがＶＬＳ触媒として用いられる場合、半分の金属が各Ｓｉワイヤの上部に残った。導電性ポリマであるポリ（３，４−エチレンジオキシチオフェン）：ポリ（スチレンスルホネート）（ＰＥＤＯＴ：ＰＳＳ）（Ｂａｙｔｒｏｎ Ｐ、１：１ｖ：ｖエタノール含有溶液、２０μＬ）がフィルムの露出領域にドロップキャストされ、金属先端に電気的接点を提供する。導電性ポリマを適用した後、構造体が１５０℃まで加熱されて、ワイヤ間に浸透しないが代りにワイヤ上部に浮遊する（ｓｕｓｐｅｎｄｅｄ）薄膜を形成する。ワイヤアレイフィルムの底面（すなわち、元はＳｉ基板に面していたフィルム面）は、約３０秒間緩衝ＨＦ（Ｔｒａｎｓｅｎｅ）でエッチングされ、次にＧａ：Ｉｎ共融混合物がフィルムとステンレス鋼基板の間に適用されて挟まれた。電気的接点は、ＰＥＤＯＴ：ＰＳＳ層に接するステンレス鋼と銀エポキシの間に作成された。得られるデバイスは、よく制御された接合部に対して予想されるものと比較した場合、低い障壁高さにも拘わらず、Ｎ型ＳｉとＡｕの接触に対して予想通りの整流動作を示した。図１１は、上述したＡｕ触媒を浮遊したＳｉワイヤアレイショットキーダイオードのＪ−Ｖ特性を示す。中央の隙間のＡｕ不純物がワイヤ大部分にほぼ平衡濃度で存在するので、このデバイスは最悪のシナリオを示し、接合部はワイヤの端部上にのみ形成され（すなわち半径方向ではなく）、ワイヤ表面は明確に不動態化されなかった。さらにＡｕ−Ｓｉ接合部は、１０００℃に近い温度でワイヤ成長中に形成され、これが非理想のダイオード特性に結びつくと予想される。しかしながら、電流が埋め込み型Ｓｉワイヤを通電し、ポリマを浮遊したワイヤの何れかの端部に電気的接点が実現可能であることを証明した。
本発明の実施形態により提供される埋め込み型ロッドアレイの光学特性にも注意すべきである。ＰＤＭＳは一般に３００乃至１０００ｎｍの間で９５％超が透明である。しかしながら、ロッドアレイポリマ複合体は、Ｓｉワイヤのトップダウン密度がフィルムの投影面積の６．５％以下であっても、図９に示すように非常に光吸収性および／または光散乱性である。本発明の実施形態によって提供される構造体の光学特性、特に光を捕捉する特性は、この分野で現在既知の構造体および方法を超える付加的な利点を提供する。さらに、代替実施形態は、埋め込まれたロッドと共に結合材料層を化学的または熱的に収縮する。埋め込まれたロッドアレイは、パターン形成される成長ステップ中に密に詰め込んだワイヤを必要とせず緻密になる。そのような高密度化プロセスは、光吸収特性をさらに改善する手段となるだろう。
本発明の実施形態は、基板の平面に垂直なワイヤの配向を維持しながら様々な基板上へ単結晶無機ワイヤアレイの移転を提供する。そのような実施形態は、肉眼的領域でＳｉワイヤの構成を配置および維持し、整った単結晶無機吸収体を有する太陽電池材料の準備を可能にし、これは高温処理によって準備され、次に柔軟で加工可能な形状因子に変換される。これらの実施形態は、ナノエレクトロニクスおよびナノフォトニクスなどのアプリケーションでそのようなワイヤアレイ構造体の包含をも可能にし、ナノスケールデバイスの整った三次元の伸長構造体がマクロスケール上望まれている。
本発明の実施形態は、結合材料層内のロッドアレイと基板からその層の取り外しに加えて、他の半導体構造の組み込みと埋め込みを提供する。すなわち、基板の一方の部分は半導体ロッドアレイを形成するために用いられるが、基板の他方の部分はＰＮ接合、トランジスタ等他の半導体構造、または半導体接点もしくは接合部を形成するために用いられていてもよい。結合材料は次に、基板上に構造体を全て封入または部分的に封入するように適用される。結合材料層は次に、基板から分離されて半導体ロッドアレイと他の半導体構造を有するフィルムを提供する。これらの他の半導体構造は、半導体アレイに電気的および／または構造的な接点を提供し、または付加的な処理ステップ（上述したものなど）が所望の電気的および／または構造的な接点を提供するために用いられる。
本発明の実施形態は、独立したロッドアレイ膜を生成する。本発明の実施形態は、何れかの固体材料から成るロッドアレイを含み、シリコンのラジアル型またはアキシャル型接合ロッド、ＣｄＳｅＸＴｅＸ−１、およびＧｅ／Ｓｉヘテロ接合を限定せずに含む。本発明の実施形態は、ロッド間隔を満たす結合材料としてＰＤＭＳポリマに限定されない。他の結合材料は、ポリエチレン酢酸ビニル共重合体などの絶縁性ポリマ材料；加熱収縮可能な材料、またはロッドから共有結合で成長させる材料を含む。さらに、上述したように、電気的接点を提供するのに導電性ポリマが用いられる。
さらに、結合材料層内の構造体の密度は、構造体を結合材料層に移転するときに得られる構造体の元の密度（すなわち個々の間隔）に限定されない。後処理を用いて結合材料層を収縮し、これにより密度を増加させてもよい。収縮は、結合材料層から溶媒をさらに蒸発させることによって、または結合材料を加熱することによって、または他の技術を用いることによって行われる。他の処理を用いて結合材料層を膨張することによって、例えば溶媒を加えることによって構造体の密度を減少させてもよい。そのような後処理は、互いに構造体の全体的な秩序および関係をさらに維持しつつ、構造体の密度を変更する能力を可能にする。
結合材料層内の構造体密度の操作は、特に本発明の実施形態による光学機器向けである。図９に関して上記で論じたように、結合材料層に埋め込まれる半導体構造アレイは特定の光学特性を有する。それらの構造体密度を増加または減少させることにより、それらの光学特性を修正する能力を提供する。
当業者は、本発明の実施形態が幾つかのアプリケーションでの有用性を提供することを理解するだろう。本発明の実施形態は、幾つかの方法で埋め込まれる半導体構造のアレイに電気的接点を形成する能力を提供する。他の半導体構造は、半導体構造アレイと共に埋め込まれ、このためこれらの実施形態により提供される接続性および構造的柔軟性を用いて非常に複雑な電子デバイスを構築する能力を提供する。そのデバイスは、トランジスタ、ダイオード、および光学活性構造体や複雑な構造体を含む。その構造体としては、センサおよび他の複雑な電子システムでのアプリケーションを含む。
本発明のいくつかの実施形態は、半導体構造の秩序と向きを維持する結合材料内に埋め込まれた良く整った半導体構造から成る構造体を含む。その構造体を形成する方法は、基板上に半導体構造を形成し、基板上へ結合材料をキャスティングして結合材料内に半導体構造を埋め込み、基板の位置で基板から結合材料を分離することを含む。これらの方法は、分離される結合材料内で高度に整った半導体構造の向きと秩序の維持を提供する。
例示的かつ好適な実施形態の上記詳細な説明は、法律の要件に従って説明および開示の目的で提示される。これは本発明を上述した正確な形態に消尽あるいは限定するものではなく、他の当業者に本発明を特定の利用や実装に適合させることを理解させるためのものである。変更や変形の可能性は、当業者にとって理解可能であろう。例示的な実施形態に含まれる許容度、構造寸法、特定の動作条件、工学的仕様等の記載は限定ではなく、実装や技術の状態変化で異なってもよく、これにも限定されるものではない。本開示は、現在の技術水準を考慮して行われているが、将来の進歩や適合は、すなわちそれがそのときの技術水準となり、これらの進歩を考慮に入れるものである。本発明の範囲は、記載されたクレームおよび適用可能な均等物によって規定されると解される。クレーム要素の単数表記は、そう明記しない限り、「１であって唯一」を意味するものではない。さらに、本開示のいかなる要素、部材、方法あるいはステップも、これらの要素、部材、またはステップがクレームに明記しているか否かに拘わらず、公共のものと解されてはならない。クレーム要素は、当該要素が「．．．手段」の語句で明記されない限り、ＵＳＣ第１１２章第３５条第６段落の規定に該当するものではなく、本書のいかなる方法またはステップも、当該ステップが「．．．するステップを具える」の語句で明記されない限り、これらの規定に該当すると解されてはならない。

Claims (20)

  1. 結合材料層と；
    規則正しく間隔を隔てられた半導体構造のアレイと、を具え、
    前記半導体構造の各々は長さ寸法を有し、前記半導体構造は各半導体構造の前記長さ寸法の少なくとも一部に沿って前記結合材料層内に適合的に拘束されることを特徴とする構造体。
  2. 請求項１に記載の構造体において、前記半導体構造は前記結合材料層とは別に製造されて前記結合材料層内に移転され、前記結合材料層は前記半導体構造の最初の製造で得られる秩序と間隔を維持することを特徴とする構造体。
  3. 請求項２に記載の構造体において、前記半導体構造は高いアスペクト比を有する形状に製造され、前記高いアスペクト比は前記半導体構造間の向きを規定し、前記結合材料層は前記結合材料層内に前記半導体構造を移転する際に前記半導体構造の向きを維持することを特徴とする構造体。
  4. 請求項１乃至３の何れか１項に記載の構造体において、前記半導体構造は前記結合材料層とは別に、ある秩序と間隔で製造されて前記結合材料層内に移転され、前記結合材料層は前記結合材料層内で前記半導体構造の秩序および／または間隔を修正するよう操作されることを特徴とする構造体。
  5. 請求項４に記載の構造体において、前記半導体構造は前記半導体構造に第１の密度を提供する秩序と間隔で製造され、前記結合材料層は前記半導体構造に第２の密度を提供するよう操作されることを特徴とする構造体。
  6. 請求項５に記載の構造体において、前記第２の密度は前記構造体の所望の光学特性向けに選択されることを特徴とする構造体。
  7. 請求項１乃至６の何れか１項に記載の構造体において、電気的接点層をさらに具え、前記電気的接点層は前記半導体構造の端部または端部近傍で１以上の前記半導体構造に接触することを特徴とする構造体。
  8. 請求項１乃至７の何れか１項に記載の構造体において、前記結合材料層は柔軟性材料を含むことを特徴とする構造体。
  9. 請求項１乃至８の何れか１項に記載の構造体において、前記結合材料層は、導電性ポリマ材料および絶縁性ポリマ材料と；加熱収縮可能な材料と；半導体構造から共有結合で成長される材料と、の１以上の材料を含むことを特徴とする構造体。
  10. 請求項１乃至９の何れか１項に記載の構造体において、前記結合材料層内に埋め込まれる付加的な整っていない半導体構造と、前記付加的な整っていない半導体構造への電気的接点と、をさらに具えることを特徴とする構造体。
  11. 半導体構造の製造方法であって、
    基板上に秩序立てて配向づけられた半導体構造を成長させるステップと；
    前記基板の上面に結合材料を含むフィルム層を堆積させ、前記結合材料が前記基板およびその上に１以上の前記半導体構造を封入するステップと；
    前記フィルム層が前記基板の上面で接触する位置またはその位置近傍で前記基板から前記フィルム層を分離するステップと、を含み、
    これによって１以上の前記半導体構造の秩序と向きが前記フィルム層内に維持されることを特徴とする方法。
  12. 請求項１１に記載の方法において、前記結合材料は、ポリジメチルシロキサンと；絶縁性ポリマ材料と；加熱収縮可能な材料と；半導体構造から共有結合で成長させる材料と、の１以上の材料を含むことを特徴とする方法。
  13. 請求項１１または１２に記載の方法において、前記半導体構造は、単結晶Ｓｉ基板から気相−液相−固相プロセスで成長させた垂直配列のワイヤアレイを含むことを特徴とする方法。
  14. 請求項１１乃至１３の何れか１項に記載の方法において、前記半導体構造は頂部側と底部側を有し、前記底部側は前記基板の上面の近くに位置し、前記フィルム層の上面は１以上の半導体構造の頂部側より下に位置することを特徴とする方法。
  15. 請求項１４に記載の方法において、導電性ポリマで前記半導体構造の前記頂部側の１以上に電気的接点を形成するステップをさらに含むことを特徴とする方法。
  16. 半導体構造の製造方法であって、
    基板の少なくとも一部に１以上のロッドアレイを形成するステップであって、前記ロッドアレイの個々のロッドが前記基板の近くに配置される第１の端部と前記基板から離れて配置される第２の端部とをそれぞれ有するステップと；
    前記基板の上面に結合材料を堆積させるステップであって、前記結合材料が前記個々のロッド間の隙間に適合して塞ぎ、前記結合材料が前記基板の上面に隣接する底面を有するフィルム層を形成するステップと；
    前記ロッドアレイが前記フィルム層内に埋め込まれた状態で前記フィルム層を固体層に形成するステップと；
    前記フィルム層の前記底面または底面近傍で前記基板から前記フィルム層と複数の前記個々のロッドを分離するステップと、を具えることを特徴とする方法。
  17. 請求項１６に記載の方法において、前記結合材料はポリマを含むことを特徴とする方法。
  18. 請求項１６または１７に記載の方法において、前記基板の別の部分に半導体構造を形成するステップをさらに具え、前記結合材料を堆積するステップは前記半導体構造の周囲に適合して前記結合材料を堆積するステップを含み、前記フィルム層を分離するステップは前記フィルム層の前記底面または底面近傍で前記基板から前記半導体構造を分離するステップを含むことを特徴とする方法。
  19. 請求項１７に記載の方法において、前記基板上に前記結合材料を堆積するステップは前記基板上へポリマをドロップキャスティングまたはスピンキャスティングするステップを含むことを特徴とする方法。
  20. 請求項１６乃至１９の何れか１項に記載の方法において、前記フィルム層の上面に導電性ポリマを堆積するステップをさらに含むことを特徴とする方法。
JP2010522999A 2007-08-28 2008-07-18 ポリマ埋め込み型半導体ロッドアレイ Pending JP2010538464A (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US96643207P 2007-08-28 2007-08-28
US12743708P 2008-05-13 2008-05-13
PCT/US2008/070518 WO2009032412A1 (en) 2007-08-28 2008-07-18 Polymer-embedded semiconductor rod arrays

Publications (1)

Publication Number Publication Date
JP2010538464A true JP2010538464A (ja) 2010-12-09

Family

ID=40406101

Family Applications (2)

Application Number Title Priority Date Filing Date
JP2010522999A Pending JP2010538464A (ja) 2007-08-28 2008-07-18 ポリマ埋め込み型半導体ロッドアレイ
JP2010523000A Pending JP2010541194A (ja) 2007-08-28 2008-07-18 垂直配列ワイヤアレイ成長用ウェハの再利用方法

Family Applications After (1)

Application Number Title Priority Date Filing Date
JP2010523000A Pending JP2010541194A (ja) 2007-08-28 2008-07-18 垂直配列ワイヤアレイ成長用ウェハの再利用方法

Country Status (7)

Country Link
US (4) US7910461B2 (ja)
EP (2) EP2183788A1 (ja)
JP (2) JP2010538464A (ja)
KR (2) KR20100072220A (ja)
CN (2) CN102067324A (ja)
AU (2) AU2008296764A1 (ja)
WO (2) WO2009032413A1 (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2015509657A (ja) * 2012-02-07 2015-03-30 コーニンクレッカ フィリップス エヌ ヴェ 可撓性のナノワイヤをベースにした太陽電池
US9257601B2 (en) 2011-05-17 2016-02-09 Mcmaster University Light emitting diodes and substrates

Families Citing this family (36)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2009012459A2 (en) * 2007-07-19 2009-01-22 California Institute Of Technology Structures of ordered arrays of semiconductors
KR100955109B1 (ko) * 2007-07-25 2010-04-28 김경환 휴대용 숯불구이기
WO2009032413A1 (en) 2007-08-28 2009-03-12 California Institute Of Technology Method for reuse of wafers for growth of vertically-aligned wire arrays
US8242353B2 (en) 2009-03-16 2012-08-14 International Business Machines Corporation Nanowire multijunction solar cell
US10641843B2 (en) 2009-03-26 2020-05-05 Biomimetics Technologies, Inc. Embedded crystal circuit for the detection of weak electrical and magnetic fields
US20100244820A1 (en) * 2009-03-26 2010-09-30 Biomimetics Technologies Inc Microchip for detection of poor sources of electrical and magnetic fields
US8344597B2 (en) * 2009-10-22 2013-01-01 Lawrence Livermore National Security, Llc Matrix-assisted energy conversion in nanostructured piezoelectric arrays
WO2011066570A2 (en) * 2009-11-30 2011-06-03 California Institute Of Technology Semiconductor wire array structures, and solar cells and photodetectors based on such structures
JP2011135058A (ja) * 2009-11-30 2011-07-07 Honda Motor Co Ltd 太陽電池素子、カラーセンサ、ならびに発光素子及び受光素子の製造方法
US9263612B2 (en) 2010-03-23 2016-02-16 California Institute Of Technology Heterojunction wire array solar cells
WO2012138463A2 (en) * 2011-04-05 2012-10-11 The Government Of The United States Of America As Represented By The Secretary Of The Navy Microfrabication of tunnels
WO2013066446A1 (en) 2011-08-01 2013-05-10 The Trustees Of Columbia University In The City Of New York Conjugates of nano-diamond and magnetic or metallic particles
WO2013040446A1 (en) 2011-09-16 2013-03-21 The Trustees Of Columbia University In The City Of New York High-precision ghz clock generation using spin states in diamond
US9632045B2 (en) 2011-10-19 2017-04-25 The Trustees Of Columbia University In The City Of New York Systems and methods for deterministic emitter switch microscopy
TWI419202B (zh) * 2011-12-06 2013-12-11 Univ Nat Taiwan 大面積薄型單晶矽之製作技術
US10026560B2 (en) 2012-01-13 2018-07-17 The California Institute Of Technology Solar fuels generator
WO2013106793A1 (en) 2012-01-13 2013-07-18 California Institute Of Technology Solar fuel generators
US10090425B2 (en) 2012-02-21 2018-10-02 California Institute Of Technology Axially-integrated epitaxially-grown tandem wire arrays
WO2013152043A1 (en) 2012-04-02 2013-10-10 California Institute Of Technology Solar fuels generator
US9947816B2 (en) 2012-04-03 2018-04-17 California Institute Of Technology Semiconductor structures for fuel generation
CN104508825A (zh) * 2012-06-07 2015-04-08 昆南诺股份有限公司 制造适于转移到非晶体层的结构的方法以及利用所述方法制造的结构
US10170746B2 (en) * 2012-10-17 2019-01-01 Infineon Technologies Ag Battery electrode, battery, and method for manufacturing a battery electrode
US9012883B2 (en) * 2012-12-21 2015-04-21 Sol Voltaics Ab Recessed contact to semiconductor nanowires
US9553223B2 (en) 2013-01-24 2017-01-24 California Institute Of Technology Method for alignment of microwires
EP2964455A4 (en) * 2013-03-06 2016-11-16 Univ Columbia PROCESS FOR THE MANUFACTURE OF DIAMOND NANOSTRUCTURES
KR101402989B1 (ko) * 2013-06-12 2014-06-11 한국과학기술연구원 기판과의 결합력이 향상된 탄소나노튜브 기반 전계효과트랜지스터 소자의 제조방법 및 이에 의하여 제조된 탄소나노튜브 기반 전계효과트랜지스터 소자
US20140374268A1 (en) * 2013-06-24 2014-12-25 Agency For Science, Technology And Research Method for forming a composite film
KR20150048538A (ko) * 2013-10-28 2015-05-07 희성금속 주식회사 반도체용 재활용 Ａｕ 타겟의 제조방법
KR102410666B1 (ko) 2015-01-09 2022-06-20 삼성전자주식회사 반도체 소자의 계측 방법, 및 이를 이용한 반도체 소자의 제조방법
DE102015205230B4 (de) * 2015-03-23 2023-01-19 Universität Duisburg-Essen Verfahren zur Herstellung von Bauelementen aufweisend eine Schottky-Diode mittels Drucktechnik und Bauelement
CN106158582B (zh) * 2015-04-01 2018-09-28 中国科学院上海高等研究院 近邻阴影效应辅助阵列法制备层转移薄晶硅工艺
DE102015117834B4 (de) 2015-10-20 2019-05-02 Technische Universität Dresden Verfahren zur Herstellung einer flexiblen Rod-Array-Anordnung und Rod-Array-Anordnung
DE102015015452A1 (de) 2015-12-02 2017-06-08 Forschungszentrum Jülich GmbH Verfahren zum Planarisieren von Nanostrukturen
WO2018085371A1 (en) * 2016-11-01 2018-05-11 Massachusetts Institute Of Technology Lift-off embedded micro and structures
US11111598B2 (en) * 2019-06-28 2021-09-07 Kabushiki Kaisha Toshiba Crystal growth method in a semiconductor device
CN116249799A (zh) 2020-08-27 2023-06-09 H2U科技股份有限公司 用于管理燃料生成的系统

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06508678A (ja) * 1991-06-24 1994-09-29 ミネソタ　マイニング　アンド　マニュファクチャリング　カンパニー 配向微細構造を含む複合材製品
JP2000269561A (ja) * 1999-03-19 2000-09-29 Asahi Chem Ind Co Ltd 複合構造体
JP2001135516A (ja) * 1999-11-05 2001-05-18 Tdk Corp 磁性複合組成物及び磁性成形物
JP2004152787A (ja) * 2002-10-28 2004-05-27 Sharp Corp 半導体素子及びその製造方法
JP2005303301A (ja) * 2004-04-07 2005-10-27 Samsung Electronics Co Ltd ナノワイヤー発光素子及びその製造方法
JP2005310821A (ja) * 2004-04-16 2005-11-04 Ebara Corp 光電変換素子

Family Cites Families (52)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2658839B1 (fr) 1990-02-23 1997-06-20 Thomson Csf Procede de croissance controlee de cristaux aciculaires et application a la realisation de microcathodes a pointes.
US5352651A (en) 1992-12-23 1994-10-04 Minnesota Mining And Manufacturing Company Nanostructured imaging transfer element
RU2099808C1 (ru) 1996-04-01 1997-12-20 Евгений Инвиевич Гиваргизов Способ выращивания ориентированных систем нитевидных кристаллов и устройство для его осуществления (варианты)
JP4032264B2 (ja) * 1997-03-21 2008-01-16 ソニー株式会社 量子細線を有する素子の製造方法
US5976957A (en) 1996-10-28 1999-11-02 Sony Corporation Method of making silicon quantum wires on a substrate
JPH11214720A (ja) 1998-01-28 1999-08-06 Canon Inc 薄膜結晶太陽電池の製造方法
US6649824B1 (en) 1999-09-22 2003-11-18 Canon Kabushiki Kaisha Photoelectric conversion device and method of production thereof
KR100862131B1 (ko) 2000-08-22 2008-10-09 프레지던트 앤드 펠로우즈 오브 하버드 칼리지 반도체 나노와이어 제조 방법
MXPA03008935A (es) 2001-03-30 2004-06-30 Univ California Metodos de fabricacion de nanoestructuras y nanocables y dispositivos fabricados a partir de ellos.
EP1436841A1 (en) 2001-05-18 2004-07-14 President And Fellows Of Harvard College Nanoscale wires and related devices
US7109517B2 (en) 2001-11-16 2006-09-19 Zaidi Saleem H Method of making an enhanced optical absorption and radiation tolerance in thin-film solar cells and photodetectors
US7259324B2 (en) * 2001-12-05 2007-08-21 Konarka Technologies, Inc. Photovoltaic solar cell
AU2003205104A1 (en) 2002-01-11 2003-07-30 The Pennsylvania State University Method of forming a removable support with a sacrificial layers and of transferring devices
US7253017B1 (en) * 2002-06-22 2007-08-07 Nanosolar, Inc. Molding technique for fabrication of optoelectronic devices
US7335259B2 (en) 2003-07-08 2008-02-26 Brian A. Korgel Growth of single crystal nanowires
WO2005072089A2 (en) 2003-12-11 2005-08-11 The Penn State Research Foundation Controlled nanowire in permanent integrated nano-templates and method of fabricating sensor and transducer structures
JP2005194609A (ja) 2004-01-09 2005-07-21 Sony Corp 水素ガス発生装置、電気分解装置、太陽電池モジュールおよびエネルギーシステム
TWI299358B (en) * 2004-03-12 2008-08-01 Hon Hai Prec Ind Co Ltd Thermal interface material and method for making same
WO2005094440A2 (en) 2004-03-18 2005-10-13 Nanosys Inc. Nanofiber surface based capacitors
CN100383213C (zh) 2004-04-02 2008-04-23 清华大学 一种热界面材料及其制造方法
JP2005310388A (ja) 2004-04-16 2005-11-04 Ebara Corp 光電変換素子
KR100553317B1 (ko) 2004-04-23 2006-02-20 한국과학기술연구원 실리콘 나노선을 이용한 실리콘 광소자 및 이의 제조방법
CN102351169B (zh) * 2004-04-30 2013-11-27 纳米系统公司 纳米线生长和获取的体系和方法
US20050279274A1 (en) 2004-04-30 2005-12-22 Chunming Niu Systems and methods for nanowire growth and manufacturing
JP2006128233A (ja) * 2004-10-27 2006-05-18 Hitachi Ltd 半導体材料および電界効果トランジスタとそれらの製造方法
US7560366B1 (en) 2004-12-02 2009-07-14 Nanosys, Inc. Nanowire horizontal growth and substrate removal
CN1669920A (zh) 2004-12-29 2005-09-21 浙江大学 阳极氧化铝模板中一维硅纳米结构的制备方法
CN100375235C (zh) 2005-01-18 2008-03-12 中国科学院半导体研究所 大面积制备二氧化硅或者硅纳米线的控制生长方法
US20060207647A1 (en) 2005-03-16 2006-09-21 General Electric Company High efficiency inorganic nanorod-enhanced photovoltaic devices
CN101292365B (zh) 2005-06-17 2012-04-04 依路米尼克斯公司 纳米结构的光伏器件及其制造方法
US20090050204A1 (en) 2007-08-03 2009-02-26 Illuminex Corporation. Photovoltaic device using nanostructured material
KR100767184B1 (ko) 2005-08-10 2007-10-15 재단법인서울대학교산학협력재단 전자부품 냉각장치 및 그 제조방법
JP2007091485A (ja) * 2005-09-26 2007-04-12 Sonac Kk カーボンファイバの製造方法、基板カートリッジおよび熱ｃｖｄ装置
JP5057010B2 (ja) * 2005-11-01 2012-10-24 ニッタ株式会社 カーボンファイバの製造方法
US20070122313A1 (en) * 2005-11-30 2007-05-31 Zhiyong Li Nanochannel apparatus and method of fabricating
CN100463111C (zh) 2006-01-14 2009-02-18 清华大学 硅线的制备方法
CN101405864B (zh) 2006-02-27 2011-04-27 洛斯阿拉莫斯国家安全有限责任公司 利用具有增强的电子跃迁的材料的光电子器件
JP2009537439A (ja) * 2006-05-19 2009-10-29 マサチューセッツ・インスティテュート・オブ・テクノロジー ナノチューブを含むナノ構造の生成のための連続処理
US8337979B2 (en) 2006-05-19 2012-12-25 Massachusetts Institute Of Technology Nanostructure-reinforced composite articles and methods
US7998788B2 (en) * 2006-07-27 2011-08-16 International Business Machines Corporation Techniques for use of nanotechnology in photovoltaics
US7893348B2 (en) 2006-08-25 2011-02-22 General Electric Company Nanowires in thin-film silicon solar cells
US7850941B2 (en) * 2006-10-20 2010-12-14 General Electric Company Nanostructure arrays and methods for forming same
WO2008057558A2 (en) 2006-11-07 2008-05-15 Nanosys, Inc. Systems and methods for nanowire growth
US20080110486A1 (en) 2006-11-15 2008-05-15 General Electric Company Amorphous-crystalline tandem nanostructured solar cells
JP4767828B2 (ja) 2006-12-01 2011-09-07 インターナショナル・ビジネス・マシーンズ・コーポレーション コンピュータ用アプリケーション・プログラムの作成システム、方法、及びプログラム
US7977568B2 (en) 2007-01-11 2011-07-12 General Electric Company Multilayered film-nanowire composite, bifacial, and tandem solar cells
WO2008135905A2 (en) 2007-05-07 2008-11-13 Nxp B.V. A photosensitive device and a method of manufacturing a photosensitive device
US20080315430A1 (en) 2007-06-22 2008-12-25 Qimonda Ag Nanowire vias
EP2171745A4 (en) 2007-07-19 2014-10-15 California Inst Of Techn STRUCTURES AND METHOD FOR FORMING VERTICALLY ORIENTED SI-WIRE ARRAYS
WO2009012459A2 (en) 2007-07-19 2009-01-22 California Institute Of Technology Structures of ordered arrays of semiconductors
WO2009032413A1 (en) 2007-08-28 2009-03-12 California Institute Of Technology Method for reuse of wafers for growth of vertically-aligned wire arrays
KR101345432B1 (ko) 2007-12-13 2013-12-27 성균관대학교산학협력단 무촉매 단결정 실리콘 나노와이어의 제조방법, 그에 의해형성된 나노와이어 및 이를 포함하는 나노소자

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06508678A (ja) * 1991-06-24 1994-09-29 ミネソタ　マイニング　アンド　マニュファクチャリング　カンパニー 配向微細構造を含む複合材製品
JP2000269561A (ja) * 1999-03-19 2000-09-29 Asahi Chem Ind Co Ltd 複合構造体
JP2001135516A (ja) * 1999-11-05 2001-05-18 Tdk Corp 磁性複合組成物及び磁性成形物
JP2004152787A (ja) * 2002-10-28 2004-05-27 Sharp Corp 半導体素子及びその製造方法
JP2005303301A (ja) * 2004-04-07 2005-10-27 Samsung Electronics Co Ltd ナノワイヤー発光素子及びその製造方法
JP2005310821A (ja) * 2004-04-16 2005-11-04 Ebara Corp 光電変換素子

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9257601B2 (en) 2011-05-17 2016-02-09 Mcmaster University Light emitting diodes and substrates
JP2015509657A (ja) * 2012-02-07 2015-03-30 コーニンクレッカ フィリップス エヌ ヴェ 可撓性のナノワイヤをベースにした太陽電池

Also Published As

Publication number Publication date
US20090061600A1 (en) 2009-03-05
WO2009032412A1 (en) 2009-03-12
KR20100072220A (ko) 2010-06-30
US7910461B2 (en) 2011-03-22
US8222123B2 (en) 2012-07-17
KR20100067088A (ko) 2010-06-18
US8455333B2 (en) 2013-06-04
AU2008296763A1 (en) 2009-03-12
CN101796648A (zh) 2010-08-04
WO2009032413A1 (en) 2009-03-12
US20090057839A1 (en) 2009-03-05
JP2010541194A (ja) 2010-12-24
US20120282761A1 (en) 2012-11-08
CN102067324A (zh) 2011-05-18
EP2183788A1 (en) 2010-05-12
US8110898B2 (en) 2012-02-07
CN101796648B (zh) 2012-05-30
US20120028420A1 (en) 2012-02-02
EP2183789A1 (en) 2010-05-12
AU2008296764A1 (en) 2009-03-12

Similar Documents

Publication Publication Date Title
US8110898B2 (en) Polymer-embedded semiconductor rod arrays
US8530338B2 (en) Structures of and methods for forming vertically aligned Si wire arrays
Kayes et al. Growth of vertically aligned Si wire arrays over large areas (> 1cm2) with Au and Cu catalysts
JP6147277B2 (ja) グラフェンのトップ及びボトム電極を備えたナノワイヤーデバイス及びそのようなデバイスの製造方法
Mikhael et al. New silicon architectures by gold-assisted chemical etching
US8878157B2 (en) Semiconductor-graphene hybrids formed using solution growth
Zhang et al. Controlled synthesis and photonics applications of metal halide perovskite nanowires
US9419158B2 (en) Solar cell and method for manufacturing same
JP2009507398A (ja) ナノ構造およびそれを実施する光起電力セル
US20120192939A1 (en) Heterojunction wire array solar cells
Cohin et al. Growth of vertical GaAs nanowires on an amorphous substrate via a fiber-textured Si platform
Hong et al. Nanostructuring methods for enhancing light absorption rate of Si-based photovoltaic devices: A review
JP2011518424A (ja) ナノデバイス、これを含むトランジスタ、ナノデバイス及びこれを含むトランジスタの製造方法
Zhang et al. Single-crystal Sb2S3 tube prepared by chemical vapor deposition for a 1 cm photodetector application
KR101100414B1 (ko) 태양전지 및 그 제조 방법
Zhang et al. Fabrication of two types of ordered InP nanowire arrays on a single anodic aluminum oxide template and its application in solar cells
Kayes et al. Synthesis and characterization of silicon nanorod arrays for solar cell applications
KR101132268B1 (ko) 플렉서블 광전변환 소자 및 이의 제조방법
KR101491749B1 (ko) 유기태양전지 및 그의 제조방법
Yan et al. Intersected nonpolar ZnO nanosail arrays aligned epitaxially on LiGaO2 substrate towards enhanced photoelectrochemical responses
Lewis et al. Polymer-embedded semiconductor rod arrays
Vasudevan et al. Synthesis and characterization of hydrolysis grown zinc oxide nanorods
KR101984696B1 (ko) 나노와이어-그래핀 구조체, 이를 포함한 소자 및 그 제조 방법
Zhang et al. Synthesis of GeSe2 nanobelts using thermal evaporation and their photoelectrical properties
Ishwein Zinc Oxide Nanorods (ZnO NRs) for Photovoltaic Applications

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20110719

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20120919

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20130305

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20130306

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20130605

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20130612

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20130910