JP2010267895A - 部品内蔵配線基板の製造方法 - Google Patents
部品内蔵配線基板の製造方法 Download PDFInfo
- Publication number
- JP2010267895A JP2010267895A JP2009119507A JP2009119507A JP2010267895A JP 2010267895 A JP2010267895 A JP 2010267895A JP 2009119507 A JP2009119507 A JP 2009119507A JP 2009119507 A JP2009119507 A JP 2009119507A JP 2010267895 A JP2010267895 A JP 2010267895A
- Authority
- JP
- Japan
- Prior art keywords
- core layer
- component
- layer
- mounting
- wiring
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 30
- 239000012792 core layer Substances 0.000 claims abstract description 101
- 229920005989 resin Polymers 0.000 claims abstract description 73
- 239000011347 resin Substances 0.000 claims abstract description 73
- 239000010410 layer Substances 0.000 claims abstract description 72
- 238000000034 method Methods 0.000 claims abstract description 46
- 238000007789 sealing Methods 0.000 claims abstract description 40
- 238000010030 laminating Methods 0.000 claims abstract description 16
- 238000009832 plasma treatment Methods 0.000 claims abstract description 5
- 238000010438 heat treatment Methods 0.000 claims description 16
- 239000002184 metal Substances 0.000 claims description 14
- 229910052751 metal Inorganic materials 0.000 claims description 14
- 229920001187 thermosetting polymer Polymers 0.000 claims description 14
- 238000003825 pressing Methods 0.000 claims description 8
- 239000002344 surface layer Substances 0.000 claims description 6
- 238000005304 joining Methods 0.000 claims description 4
- 238000004140 cleaning Methods 0.000 abstract description 19
- 230000007547 defect Effects 0.000 abstract description 2
- 229910000679 solder Inorganic materials 0.000 description 71
- 239000007789 gas Substances 0.000 description 24
- XKRFYHLGVUSROY-UHFFFAOYSA-N Argon Chemical compound [Ar] XKRFYHLGVUSROY-UHFFFAOYSA-N 0.000 description 10
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 8
- 239000011889 copper foil Substances 0.000 description 7
- UFHFLCQGNIYNRP-UHFFFAOYSA-N Hydrogen Chemical compound [H][H] UFHFLCQGNIYNRP-UHFFFAOYSA-N 0.000 description 5
- 229910052786 argon Inorganic materials 0.000 description 5
- 230000004907 flux Effects 0.000 description 5
- 238000005476 soldering Methods 0.000 description 5
- 239000000758 substrate Substances 0.000 description 5
- 239000012190 activator Substances 0.000 description 4
- 239000011229 interlayer Substances 0.000 description 4
- MYMOFIZGZYHOMD-UHFFFAOYSA-N Dioxygen Chemical compound O=O MYMOFIZGZYHOMD-UHFFFAOYSA-N 0.000 description 3
- 238000004380 ashing Methods 0.000 description 3
- 239000002585 base Substances 0.000 description 3
- 239000012459 cleaning agent Substances 0.000 description 3
- 229910001882 dioxygen Inorganic materials 0.000 description 3
- 239000002253 acid Substances 0.000 description 2
- 239000003990 capacitor Substances 0.000 description 2
- 239000003822 epoxy resin Substances 0.000 description 2
- 229920000647 polyepoxide Polymers 0.000 description 2
- 239000004065 semiconductor Substances 0.000 description 2
- 239000003513 alkali Substances 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 238000006243 chemical reaction Methods 0.000 description 1
- 239000011248 coating agent Substances 0.000 description 1
- 238000000576 coating method Methods 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 229910052802 copper Inorganic materials 0.000 description 1
- 239000010949 copper Substances 0.000 description 1
- 238000001723 curing Methods 0.000 description 1
- 239000003989 dielectric material Substances 0.000 description 1
- 238000005530 etching Methods 0.000 description 1
- 238000010348 incorporation Methods 0.000 description 1
- JEIPFZHSYJVQDO-UHFFFAOYSA-N iron(III) oxide Inorganic materials O=[Fe]O[Fe]=O JEIPFZHSYJVQDO-UHFFFAOYSA-N 0.000 description 1
- 238000003475 lamination Methods 0.000 description 1
- 239000007788 liquid Substances 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 238000002156 mixing Methods 0.000 description 1
- 231100000989 no adverse effect Toxicity 0.000 description 1
- 150000007524 organic acids Chemical class 0.000 description 1
- 238000004806 packaging method and process Methods 0.000 description 1
- 239000002245 particle Substances 0.000 description 1
- 238000001020 plasma etching Methods 0.000 description 1
- 238000007747 plating Methods 0.000 description 1
- 230000002265 prevention Effects 0.000 description 1
- 239000006104 solid solution Substances 0.000 description 1
- 239000000243 solution Substances 0.000 description 1
- 230000008016 vaporization Effects 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
- H01L2224/16227—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73201—Location after the connecting process on the same surface
- H01L2224/73203—Bump and layer connectors
- H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
Landscapes
- Wire Bonding (AREA)
- Production Of Multi-Layered Print Wiring Board (AREA)
- Electric Connection Of Electric Components To Printed Circuits (AREA)
- Manufacturing Of Printed Wiring (AREA)
Abstract
【課題】フリップチップ実装後のウェット洗浄を排して、バンプの接合性などの実装品質を確保することができる部品内蔵配線基板の製造方法を提供する。
【解決手段】複数の配線層を積層して構成されコア層１にバンプ付きの電子部品７が実装された部品内蔵配線基板の製造において、部品搭載後のコア層１において電子部品７との隙間に樹脂を注入して硬化させて封止する樹脂封止工程後において、電子部品７が実装された実装面側をプラズマ処理することによって実装面側に形成された配線回路３の表面３ｂに生成した酸化膜３ｃを除去する方法を採用する。これにより、フリップチップ実装後のウェット洗浄を排することができ、ウエット洗浄に起因するバンプの接合性低下などの不良を防止して実装品質を確保することができる。
【選択図】図２
【解決手段】複数の配線層を積層して構成されコア層１にバンプ付きの電子部品７が実装された部品内蔵配線基板の製造において、部品搭載後のコア層１において電子部品７との隙間に樹脂を注入して硬化させて封止する樹脂封止工程後において、電子部品７が実装された実装面側をプラズマ処理することによって実装面側に形成された配線回路３の表面３ｂに生成した酸化膜３ｃを除去する方法を採用する。これにより、フリップチップ実装後のウェット洗浄を排することができ、ウエット洗浄に起因するバンプの接合性低下などの不良を防止して実装品質を確保することができる。
【選択図】図２
Description
本発明は、複数の配線層を積層して構成されコア層に電子部品が実装された部品内蔵配線基板を製造する部品内蔵配線基板の製造方法に関するものである。
近年電子機器の高機能化・小型化の進展に伴い、電子部品が実装された実装基板において実装密度の更なる高度化が求められる傾向にある。このため、電子部品の実装に用いられるプリント配線基板として、複数積層された配線層の内部のコア層に電子部品を実装したいわゆる部品内蔵型のものが用いられるようになっている（例えば特許文献１参照）。この特許文献例においては、プリント配線基板に複数層設けられた配線層のうち、コア層にチップコンデンサ等のチップ部品を実装する例が示されている。これにより、プリント配線基板の外層に実装される電子部品の一部を内部に取り込むことができ、高密度の実装が実現されるという利点がある。
しかしながら上述の特許文献例を含め、実装密度の高密度化を促進する目的で採用される配線基板のコア層への部品内蔵においては、従来より次のような問題点がある。まず従来は、内蔵の対象となる部品の種類は主にコンデンサや抵抗などの受動部品に限定される場合が多く、フリップチップ型の半導体部品などの能動部品を含めた基板全体の実装密度の高度化には限界があった。
またこのような半導体部品の実装においては、フリップチップのバンプ接合に伴う加熱によって内層表面の銅箔などの金属膜に酸化膜が形成される。この酸化膜は内層を覆って形成される封止樹脂層との密着性を阻害するため、封止樹脂層の形成に先立って除去する必要がある。この酸化膜の除去には、従来より強酸やアルカリなどの処理液中に浸漬することによるウェット洗浄が用いられている。
しかしながら、ウェット洗浄においてはフリップチップのバンプ接合部を封止する封止樹脂層に微細なクラックが存在する場合には、このクラックの内部に処理液が侵入して、次工程の封止工程における加熱によって気化・膨脹し、クラックを拡大させてバンプの接合性を損ねるおそれがある。このように、従来技術による部品内蔵配線基板の製造方法においては、フリップチップ実装後のウェット洗浄に起因して、バンプの接合性などの実装品質を低下させるおそれがあるという課題があった。
そこで本発明は、フリップチップ実装後のウェット洗浄を排して、バンプの接合性などの実装品質を確保することができる部品内蔵配線基板の製造方法を提供することを目的とする。
請求項１に記載の部品内蔵配線基板の製造方法は、コア層を含む複数の配線層を積層して構成され前記コア層にバンプ付きの電子部品が実装された部品内蔵配線基板を製造する
部品内蔵配線基板の製造方法であって、前記コア層に前記電子部品を搭載して、前記コア層の少なくとも一方の面に形成された配線回路を構成する接続用の電極に前記バンプを接合する部品搭載工程と、前記部品搭載後の前記コア層において、前記電子部品との隙間に樹脂を注入して硬化させ、前記隙間を封止して前記バンプを周囲から補強する封止樹脂部を形成する樹脂封止工程と、前記樹脂封止工程後の前記コア層において、前記バンプ付きの電子部品が実装された実装面側をプラズマ処理することにより、前記実装面側に形成された金属膜の表面に生成した酸化膜を除去するプラズマ処理工程と、前記プラズマ処理工程後のコア層において、前記電子部品を周囲から囲んで固定する部品固定層を形成するためのプリプレグおよび前記部品固定層の表面に形成される表面層を少なくとも含む配線層を前記コア層と貼り合わせて積層する積層工程と、前記積層工程において形成された積層体を加熱加圧することにより、前記部品固定層を形成するとともに前記コア層と前記配線層とを固着させるプレス工程とを含む。
部品内蔵配線基板の製造方法であって、前記コア層に前記電子部品を搭載して、前記コア層の少なくとも一方の面に形成された配線回路を構成する接続用の電極に前記バンプを接合する部品搭載工程と、前記部品搭載後の前記コア層において、前記電子部品との隙間に樹脂を注入して硬化させ、前記隙間を封止して前記バンプを周囲から補強する封止樹脂部を形成する樹脂封止工程と、前記樹脂封止工程後の前記コア層において、前記バンプ付きの電子部品が実装された実装面側をプラズマ処理することにより、前記実装面側に形成された金属膜の表面に生成した酸化膜を除去するプラズマ処理工程と、前記プラズマ処理工程後のコア層において、前記電子部品を周囲から囲んで固定する部品固定層を形成するためのプリプレグおよび前記部品固定層の表面に形成される表面層を少なくとも含む配線層を前記コア層と貼り合わせて積層する積層工程と、前記積層工程において形成された積層体を加熱加圧することにより、前記部品固定層を形成するとともに前記コア層と前記配線層とを固着させるプレス工程とを含む。
請求項２に記載の部品内蔵配線基板の製造方法は、コア層を含む複数の配線層を積層して構成され前記コア層にバンプ付きの電子部品が実装された部品内蔵配線基板を製造する部品内蔵配線基板の製造方法であって、前記コア層の少なくとも一方の面に形成された配線回路を構成する接続用の電極を覆って、酸化膜を除去する活性作用を有する熱硬化性樹脂を供給する樹脂供給工程と、前記樹脂供給工程後の前記コア層に前記電子部品を搭載して、前記配線回路を構成する接続用の電極に前記バンプを着地させる部品搭載工程と、前記バンプと前記電極とを接合するとともに、前記電子部品とコア層との隙間を前記熱硬化性樹脂が硬化した樹脂によって封止する接合・樹脂封止工程と、前記接合・樹脂封止工程後の前記コア層において、前記バンプ付きの電子部品が実装された実装面側をプラズマ処理することにより、前記実装面側に形成された金属膜の表面に生成した酸化膜を除去するプラズマ処理工程と、前記プラズマ処理工程後のコア層において、前記電子部品を周囲から囲んで固定する部品固定層を形成するためのプリプレグおよび前記部品固定層の表面に形成される表面層を少なくとも含む配線層を前記コア層と貼り合わせて積層する積層工程と、前記積層工程において形成された積層体を加熱加圧することにより、前記部品固定層を形成するとともに前記コア層と前記配線層とを固着させるプレス工程とを含む。
本発明によれば、複数の配線層を積層して構成されコア層にバンプ付きの電子部品が実装された部品内蔵配線基板の製造において、部品搭載後のコア層において電子部品との隙間に樹脂を注入して硬化させて封止する樹脂封止工程後、またはバンプと電極とを接合するとともに電子部品とコア層との隙間を熱硬化性樹脂が硬化した樹脂によって封止する接合・樹脂封止工程後のコア層において、電子部品が実装された実装面側をプラズマ処理することによって実装面側に形成された金属膜の表面に生成した酸化膜を除去する方法を採用することにより、フリップチップ実装後のウェット洗浄を排することができ、ウエット洗浄に起因するバンプの接合性低下などの不良を防止して実装品質を確保することができる。
（実施の形態１）
まず部品内蔵配線基板の製造方法について図１、図２を参照して説明する。図１、図２、図３は、コア層を含む複数の配線層を積層して構成され、コア層にバンプ付きの電子部品が実装された部品内蔵配線基板を製造する方法を、工程順に示すものである。ここでは、バンプとして半田を材質として形成された半田バンプを用いる例を示している。図１（ａ）において、コア層１は絶縁性の樹脂基板２の上面２ａ、下面２ｂにそれぞれ金属膜である銅箔よりなる配線回路３および配線回路５を形成した構成となっている。配線回路３の一部は、電子部品の半田バンプを接続するための電極３ａとなっている。すなわち電極３ａは、コア層１の少なくとも一方の面（上面２ａ）に形成された配線回路３を構成する形態となっている。
まず部品内蔵配線基板の製造方法について図１、図２を参照して説明する。図１、図２、図３は、コア層を含む複数の配線層を積層して構成され、コア層にバンプ付きの電子部品が実装された部品内蔵配線基板を製造する方法を、工程順に示すものである。ここでは、バンプとして半田を材質として形成された半田バンプを用いる例を示している。図１（ａ）において、コア層１は絶縁性の樹脂基板２の上面２ａ、下面２ｂにそれぞれ金属膜である銅箔よりなる配線回路３および配線回路５を形成した構成となっている。配線回路３の一部は、電子部品の半田バンプを接続するための電極３ａとなっている。すなわち電極３ａは、コア層１の少なくとも一方の面（上面２ａ）に形成された配線回路３を構成する形態となっている。
コア層１において樹脂基板２の上面２ａには、電極３ａを個別に囲む配置でソルダレジスト４が形成されている。ソルダレジスト４は、電子部品７の半田バンプ６が溶融した半田が電極３ａの範囲外へ流動するのを規制する機能を有している。個別のソルダレジスト４の形状としては、円環状のソルダレジスト４が電極３ａの外縁部の上面を部分的に覆う形態でもよく、また円環状のソルダレジスト４が電極３ａを外側から取り囲んで外輪を形成する形態でもよい。なお電極３ａのピッチが比較的大きく、半田の幾分かの流動が許容される場合には、ソルダレジスト４は必須ではない。
まずコア層１に、図１（ｂ）に示すように、下面に半田バンプ６が設けられた電子部品７を搭載し、コア層１の接続用の電極３ａに半田バンプ６を着地させる（部品搭載工程）。ここでは、電極３ａにおいてソルダレジスト４が形成されていない露呈範囲に半田バンプ６の下端部を接触させる。なお部品搭載に先立って、電極３ａまたは半田バンプ６のいずれかに、半田接合用のフラックスが塗布される。これにより、フラックス中の活性剤成分によって半田バンプ６の表面や、電極３ａの表面の酸化膜が除去される。
この後、電子部品７が搭載されたコア層１はリフロー装置に送られ、半田接合のための加熱が行われる。これにより、図１（ｃ）に示すように、半田バンプ６が溶融固化することによって、電極３ａに半田接合された半田部６＊が形成される。すなわちここでは、部品搭載後のコア層１を加熱することにより、半田バンプ６が溶融固化した半田部６＊を介して電子部品７と電極３ａとを半田接合する（半田接合工程）。このとき、コア層１に電極３ａを個別に囲む配置で形成されたソルダレジスト４によって、半田部６＊が電極３ａの範囲外へ拡大するのを規制する。すなわちリフロー過程において溶融状態の半田が過度に濡れ拡がることによる流動がソルダレジスト４によってせき止められ、適正な形状の半田部６＊が形成される。
この後、半田接合工程後のコア層１は洗浄装置に送られる。すなわち図１（ｄ）に示すように、コア層１を洗浄槽の洗浄剤８内に浸漬した状態で超音波振動を作用させることにより、電極３ａと電子部品７とを接合する半田部６＊を洗浄して半田部６＊の周囲に残留したフラックス成分などの半田接合残渣を除去する（洗浄工程）。
これにより、後工程において部品内蔵配線基板にさらに電子部品を実装する際に実行されるリフローでの加熱によって半田部６＊が再溶融した場合にあっても、半田接合残渣が除去されていることから、フラックス成分が残留することによる不具合を防止することができる。すなわち、残留したフラックス成分によって溶融半田が流動して、半田部６＊の形状が崩れることによる不具合を防止することができる。なお洗浄方法としては、洗浄剤８内にコア層１を浸漬する洗浄方法以外にも、洗浄剤を洗浄対象部位に噴射するシャワー洗浄など、各種の方法を用いることができる。
次いで洗浄工程後のコア層１に対して樹脂封止が行われる。すなわち図１（ｅ）に示すように、コア層１において、電子部品７の周囲にディスペンサ１０などによってエポキシ樹脂などの樹脂を吐出して、コア層１と電子部品７との隙間内に樹脂を注入し、次いで樹脂を硬化させる。これにより、洗浄工程後のコア層１において、電子部品７との隙間を封止して半田バンプ６が溶融固化した半田部６＊を周囲から補強する封止樹脂部９を形成する（樹脂封止工程）。
この後、樹脂封止工程後のコア層１において、電子部品７が実装された実装面側をプラズマ処理することにより、実装面側に形成された金属膜である配線回路３の表面３ｂに生成した酸化膜３ｃ（図２（ｂ））を除去する（プラズマ処理工程）。このプラズマ処理について、図２を参照して説明する。図２（ａ）において、プラズマ処理装置１１は、ベース部１２の上面側に蓋部１３を接離自在に配設した構成となっている。ベース部１２に設けられた開口部１２ａには下方から電極部１５が絶縁部材１６を介して装着されており、電極部１５の上面は誘電体よりなる被覆部材１４で被覆されており、処理対象のコア層１は被覆部材１４上に載置される。蓋部１３とベース部１２および電極部１５によって閉囲された密閉空間は、プラズマ処理のための処理室１３ａを構成する。
電極部１５には高周波電源部１７が電気的に接続されており、処理室１３ａには、配管部１８Ａ、１８Ｂを介してそれぞれ真空排気部１９、ガス供給部２０が接続されている。真空排気部１９を駆動することにより処理室１３ａ内は真空排気されプラズマ処理のための所定圧力まで減圧される。ガス供給部２０を作動させることにより、処理室１３ａ内にはプラズマを発生させるためのプラズマ発生用ガスが供給される。ここでは、プラズマ発生用ガスとして、アルゴンガスや水素ガスなど、配線回路３の表面３ｂに生成した酸化膜３ｃを除去するのに適したガス種が選択される。
プラズマ処理に際しては、処理室１３ａ内を真空排気した状態でプラズマ発生用ガスを供給し、次いで高周波電源部１７を駆動して蓋部１３と電極部１５との間に高周波電圧を印加する。これにより、処理室１３ａ内においてアルゴンガスや水素ガスなどのプラズマが発生し、図２（ｂ）に示すように、プラズマＰは電子部品７が実装された実装面側に作用する。これにより、配線回路３の表面３ｂに生成した酸化膜３ｃがプラズマＰの作用により除去されとともに、表面３ｂにはプラズマのエッチング作用により微細なアンカーパターンが形成される。
この後、コア層１には電子部品７を固定するための部品固定層および複数の配線層が積層される。すなわち、図３（ａ）に示すように、電子部品７の位置に対応して開口部２２ａが設けられたプリプレグ２２およびプリプレグ２４の上面側に銅箔２５を貼着した構成の配線層２３を、コア層１の上面側（電子部品７側）に順次重ね合わせるとともに、プリプレグ２７の下面側に銅箔２８を貼着した構成の配線層２６をコア層１の下面側に重ね合わせる。すなわちこの工程においては、黒化処理工程後のコア層１において、電子部品７を周囲から囲んで固定する部品固定層を形成するためのプリプレグ２２および部品固定層の表面に形成される配線層２３を少なくとも含む複数の配線層２３、２６をコア層１と貼り合わせて積層し、積層体２９を形成する（積層工程）。
次いで、図３（ｂ）に示すように、配線層２６、コア層１、プリプレグ２２および配線層２３より成る積層体２９をプレス装置によって３０ｋｇ／ｃｍ２程度の圧力で加圧しながら、１５０℃〜２００℃程度の温度で加熱する。これにより、プリプレグ２４、２２、２７の各層に含浸された樹脂が軟化して相接する界面が相互に融着するとともに、表面３ｂおよび表面５ａにプリプレグ２４、２２、２７がそれぞれ密着する。このとき、プラズマ処理工程において表面３ｂおよび表面５ａからは密着性を阻害する酸化膜が除去され、
さらにこれらの表面にはプラズマのエッチング作用により微細なアンカーパターンが形成されていることから、良好な密着性が確保される。
さらにこれらの表面にはプラズマのエッチング作用により微細なアンカーパターンが形成されていることから、良好な密着性が確保される。
さらにプリプレグ２４、２２中に含浸された樹脂が、加圧・加熱により開口部２２ａ内において電子部品７との隙間部分を充填し、電子部品７や封止樹脂部９を周囲から固定する部品固定層２２＊を形成する。すなわちここでは、積層工程において形成された積層体２９を加熱・加圧することにより、電子部品７を周囲から囲んで固定する部品固定層２２＊を形成するとともに、コア層１と複数の配線層２３、２６とを固着させる（プレス工程）。この加熱・加圧により、プリプレグ２４、２７は融着状態で熱硬化して、配線層２３、２６における絶縁層を形成する。
次いで図３（ｃ）に示すように、積層体２９を貫通するスルーホールの内面にメッキ層を形成することにより、コア層１の配線回路３と配線層２３、２６の銅箔２５、２８とを接続する層間配線部３０を形成し（層間配線工程）、さらに配線層２３、２６の銅箔２５、２８にパターニングを施すことにより、配線回路２５ａ、２８ａを形成する（回路形成工程）。
これにより、図３（ｃ）に示すように、コア層１を含む複数の配線層（コア層１，配線層２３、２６）を積層して構成され、コア層１に半田バンプ６が設けられた半田バンプ付きの電子部品７が実装された部品内蔵配線基板３１が完成する。この部品内蔵配線基板３１においては、電子部品７はコア層１の少なくとも一方の面に形成された配線回路３を構成する接続用の電極３ａに半田バンプ６が溶融固化した半田部６＊を介して半田接合されており、また配線層２３、２６はプリプレグ２４、２７が固化した絶縁層に配線回路２５ａ、２８ａを形成して構成された形態となっている。さらに部品内蔵配線基板３１は、コア層１において電子部品７の下面との間の隙間に注入された樹脂が硬化することにより形成され、前記隙間を封止して半田バンプ６が溶融固化した半田部６＊を周囲から補強する封止樹脂部９と、コア層１の上面２ａ（一方の面）に積層されたプリプレグ２２を固化させることにより形成され、電子部品７および封止樹脂部９を周囲から固定する部品固定層２２＊とを備えた構成となっている。
このようにして製造された部品内蔵配線基板３１はさらに部品実装の対象となり、表面層の配線層２３、さらに必要に応じて下面層の配線層２６に電子部品が実装されて実装基板が完成する。実装基板の製造過程において本実施の形態に示すように多層配線基板のコア層に電子部品を実装することにより、実装密度を高度化して基板面積を減少させ、基板の製造コストを大幅に低減することが可能となっている。
なお上述の実施例においては、半田バンプ６を加熱して半田接合するためにリフロー方式を採用した例を示しているが、本発明はリフロー方式に限定されるものではなく、例えば図４に示すように、加熱部３３を備えた搭載ツール３２によって半田バンプ６を加熱するようにしてもよい。すなわち、図４（ａ）に示すように、下面に半田バンプ６が形成された電子部品７を搭載ツール３２によって保持し、半田バンプ６をそれぞれの電極３ａに位置合わせした状態で、搭載ツール３２をコア層１に対して下降させる。このとき、加熱部３３を作動させて、電子部品７を予め加熱しておく。次いで図４（ｂ）に示すように、搭載ツール３２を下降させて半田バンプ６を電極３ａに当接させ、搭載ツール３２によって電子部品７を凹圧しながら電子部品７を介して半田バンプ６を加熱する。そしてこの加熱により半田バンプ６を溶融させ、半田バンプ６が溶融固化して電子部品７を電極３ａに半田接合する半田部６＊を形成する。
また、上述の実施例においては、配線回路３として銅膜そのものを表面保護処理を施すことなく用いる例を示しているが、配線回路３として防錆処理、プリフラックス処理など
を目的として有機膜が被覆された状態のものを用いる場合にあっても本発明を適用することができる。このような場合には、図５に示すようなプラズマ処理装置１１Ａを用いて、プラズマ処理を２段階で行うようにする。すなわち、図５（ａ）において、プラズマ処理装置１１Ａは、図２（ａ）に示すプラズマ処理装置１１において、単一ガス種のプラズマ発生用ガスを供給するガス供給部２０を、それぞれ異なるガス種のプラズマ発生用ガスを供給する第１ガス供給部２０Ａ、第２ガス供給部２０Ｂに置き換え、切替弁２１によってガス種の切替を可能とした構成となっている。第１ガス供給部２０Ａは、プラズマ処理装置１１に示すガス供給部２０と同様に、アルゴンガスや水素ガスなど、配線回路３の表面３ｂに生成された酸化膜３ｃを除去するためのプラズマ発生用ガスを供給する。第２ガス供給部２０Ｂは、酸素ガスなど、配線回路３に形成された有機膜をアッシングによって除去するためのプラズマ発生用ガスを供給する。
を目的として有機膜が被覆された状態のものを用いる場合にあっても本発明を適用することができる。このような場合には、図５に示すようなプラズマ処理装置１１Ａを用いて、プラズマ処理を２段階で行うようにする。すなわち、図５（ａ）において、プラズマ処理装置１１Ａは、図２（ａ）に示すプラズマ処理装置１１において、単一ガス種のプラズマ発生用ガスを供給するガス供給部２０を、それぞれ異なるガス種のプラズマ発生用ガスを供給する第１ガス供給部２０Ａ、第２ガス供給部２０Ｂに置き換え、切替弁２１によってガス種の切替を可能とした構成となっている。第１ガス供給部２０Ａは、プラズマ処理装置１１に示すガス供給部２０と同様に、アルゴンガスや水素ガスなど、配線回路３の表面３ｂに生成された酸化膜３ｃを除去するためのプラズマ発生用ガスを供給する。第２ガス供給部２０Ｂは、酸素ガスなど、配線回路３に形成された有機膜をアッシングによって除去するためのプラズマ発生用ガスを供給する。
プラズマ処理装置１１Ａによるプラズマ処理においては、まず第２ガス供給部２０Ｂによって処理室１３ａに酸素ガスをプラズマ発生用ガスとして供給した状態でプラズマ処理を行う。これにより、図５（ｂ）に示すように、酸素ガスによるプラズマＰ１がコア層１において電子部品７が実装された実装面側に作用し、プラズマＰ１のアッシング作用によって配線回路３に形成された有機膜が除去される。
次いで切替弁２１を切り替えて、処理室１３ａ内に第１ガス供給部２０Ａによってアルゴンガスや水素ガスをプラズマ発生用ガスとして供給した状態でプラズマ処理を行う。これにより、図５（ｃ）に示すように、アルゴンガスや水素ガスによるプラズマＰ２がコア層１において電子部品７が実装された実装面側に作用し、プラズマＰ２のアッシング作用によって配線回路３の表面３ｂに生成した酸化膜が除去される。
さらに上述の実施例においては、電子部品７に形成されたバンプとして半田によって形成された半田バンプ６を用いた例を示したが、バンプの種類としては半田バンプに限定されるものではなく、金（Ａｕ）などの金属で形成された金属バンプを用いた構成においても、本発明を適用することができる。この場合には、コア層１に金属バンプが形成された電子部品を搭載して、コア層１の少なくとも一方の面に形成された配線回路３を構成する接続用の電極３ａに金属バンプを金属接合により接合し（部品搭載工程）、部品搭載後のコア層１において、電子部品との隙間に樹脂を注入して硬化させ、この隙間を封止して金属バンプを周囲から補強する封止樹脂部を形成する（樹脂封止工程）。
（実施の形態２）
本実施の形態２は、実施の形態１において半田接合後に樹脂を供給して封止樹脂部９を形成するプロセスに変えて、電子部品７の搭載前にコア層１に予め樹脂を塗布しておくいわゆる「樹脂先塗り」の工法を採用した形態となっている。
本実施の形態２は、実施の形態１において半田接合後に樹脂を供給して封止樹脂部９を形成するプロセスに変えて、電子部品７の搭載前にコア層１に予め樹脂を塗布しておくいわゆる「樹脂先塗り」の工法を採用した形態となっている。
図６（ａ）において、コア層１は図１（ａ）に示すコア層１と同様であり、ここでは部品搭載に先立ってコア層１の上面２ａに、電極３ａを覆って熱硬化性樹脂９Ａを供給する（樹脂供給工程）。電極３ａは、実施の形態１と同様に配線回路３の一部を構成する。熱硬化性樹脂９Ａは半田の酸化膜を除去する活性作用を有するものであり、エポキシ樹脂などの熱硬化性樹脂に有機酸などの活性剤を配合することにより活性作用を付与している。なお熱硬化性樹脂９Ａ中に半田粒子を含有させたものを用いてもよい。
次いで図６（ｂ）に示すように、樹脂供給工程後のコア層１に実施の形態１に示すものと同様のバンプ付きの電子部品７を搭載して、配線回路３を構成する接続用の電極３ａに半田バンプ６を着地させる（部品搭載工程）。この後、コア層１はリフロー装置に送られ、図６（ｃ）に示すように、部品搭載工程後のコア層１を加熱することにより、半田バンプ６が溶融固化した半田部６＊を介して電子部品７と電極３ａとを半田接合するとともに
、この半田接合における加熱によって熱硬化性樹脂９Ａを熱硬化させ、電子部品７とコア層１との隙間を熱硬化性樹脂９Ａが硬化した封止樹脂部９Ａ＊によって封止する（半田接合・樹脂封止工程）。
、この半田接合における加熱によって熱硬化性樹脂９Ａを熱硬化させ、電子部品７とコア層１との隙間を熱硬化性樹脂９Ａが硬化した封止樹脂部９Ａ＊によって封止する（半田接合・樹脂封止工程）。
ここで熱硬化性樹脂９Ａ中に含有されている活性剤成分は、半田接合後においては熱硬化性樹脂９Ａが硬化した封止樹脂部９Ａ＊内に固溶した状態で存在していることから、活性剤成分が半田部６＊に接触した状態で残留することによる悪影響が無い。したがって実施の形態１において必須とされた半田接合後の洗浄工程が不要となり、工程負荷の高い洗浄工程を排して工程簡略化を図ることが可能となっている。
この半田接合・樹脂封止工程の後は、実施の形態１と同様の工程を経る。すなわち、半田接合・樹脂封止工程後のコア層１をプラズマ処理することにより、配線回路３の表面３ｂの酸化膜を除去するプラズマ処理工程（図２）と、プラズマ処理工程後のコア層１において、電子部品７を周囲から囲んで固定する部品固定層を形成するためのプリプレグ２２および部品固定層の表面に形成される表面層を少なくとも含む複数の配線層２３、２６をコア層１と貼り合わせて積層する積層工程（図３（ａ））と、積層工程において形成された積層体２９を加熱加圧することにより、電子部品７を周囲から囲んで固定する部品固定層２２＊を形成するとともに、コア層１と複数の配線層２３、２６とを固着させるプレス工程（図３（ｂ））と、コア層１の配線回路３と配線層２３、２６とを接続する層間配線部３０を形成する層間配線工程と、配線層２３、２６に配線回路２５ａ、２８ａを形成する回路形成工程が順次実行される。
そしてこれにより、図３（ｃ）に示す部品内蔵配線基板３１と同様構成の部品内蔵配線基板３１が完成する。但し本実施の形態２においては、電子部品７とコア層１との隙間を封止する封止樹脂部として、実施の形態１に示す注入された樹脂による封止樹脂部９の替わりに、熱硬化性樹脂９Ａが熱硬化した封止樹脂部９Ａ＊が形成された構成となっている。
本発明の部品内蔵配線基板および部品内蔵配線基板の製造方法は、簡便な工程で効率よく部品内蔵配線基板を製造することができるという利点を有し、複数の配線層を積層して構成された部品内蔵配線基板の製造分野に有用である。
１ コア層
２ 樹脂基板
３ 配線回路（金属膜）
３ａ 電極
４ ソルダレジスト
６ 半田バンプ
６＊ 半田部
７ 電子部品
９ 封止樹脂部
２２、２４、２７ プリプレグ
２３、２６ 配線層
２５、２８ 銅箔
２５ａ、２８ａ 配線回路
２９ 積層体
３０ 層間配線部
３１ 部品内蔵配線基板
２ 樹脂基板
３ 配線回路（金属膜）
３ａ 電極
４ ソルダレジスト
６ 半田バンプ
６＊ 半田部
７ 電子部品
９ 封止樹脂部
２２、２４、２７ プリプレグ
２３、２６ 配線層
２５、２８ 銅箔
２５ａ、２８ａ 配線回路
２９ 積層体
３０ 層間配線部
３１ 部品内蔵配線基板
Claims (2)
- コア層を含む複数の配線層を積層して構成され前記コア層にバンプ付きの電子部品が実装された部品内蔵配線基板を製造する部品内蔵配線基板の製造方法であって、
前記コア層に前記電子部品を搭載して、前記コア層の少なくとも一方の面に形成された配線回路を構成する接続用の電極に前記バンプを接合する部品搭載工程と、前記部品搭載後の前記コア層において、前記電子部品との隙間に樹脂を注入して硬化させ、前記隙間を封止して前記バンプを周囲から補強する封止樹脂部を形成する樹脂封止工程と、前記樹脂封止工程後の前記コア層において、前記バンプ付きの電子部品が実装された実装面側をプラズマ処理することにより、前記実装面側に形成された金属膜の表面に生成した酸化膜を除去するプラズマ処理工程と、前記プラズマ処理工程後のコア層において、前記電子部品を周囲から囲んで固定する部品固定層を形成するためのプリプレグおよび前記部品固定層の表面に形成される表面層を少なくとも含む配線層を前記コア層と貼り合わせて積層する積層工程と、前記積層工程において形成された積層体を加熱加圧することにより、前記部品固定層を形成するとともに前記コア層と前記配線層とを固着させるプレス工程とを含むことを特徴とする部品内蔵配線基板の製造方法。 - コア層を含む複数の配線層を積層して構成され前記コア層にバンプ付きの電子部品が実装された部品内蔵配線基板を製造する部品内蔵配線基板の製造方法であって、
前記コア層の少なくとも一方の面に形成された配線回路を構成する接続用の電極を覆って、酸化膜を除去する活性作用を有する熱硬化性樹脂を供給する樹脂供給工程と、前記樹脂供給工程後の前記コア層に前記電子部品を搭載して、前記配線回路を構成する接続用の電極に前記バンプを着地させる部品搭載工程と、前記バンプと前記電極とを接合するとともに、前記電子部品とコア層との隙間を前記熱硬化性樹脂が硬化した樹脂によって封止する接合・樹脂封止工程と、前記接合・樹脂封止工程後の前記コア層において、前記バンプ付きの電子部品が実装された実装面側をプラズマ処理することにより、前記実装面側に形成された金属膜の表面に生成した酸化膜を除去するプラズマ処理工程と、前記プラズマ処理工程後のコア層において、前記電子部品を周囲から囲んで固定する部品固定層を形成するためのプリプレグおよび前記部品固定層の表面に形成される表面層を少なくとも含む配線層を前記コア層と貼り合わせて積層する積層工程と、前記積層工程において形成された積層体を加熱加圧することにより、前記部品固定層を形成するとともに前記コア層と前記配線層とを固着させるプレス工程とを含むことを特徴とする部品内蔵配線基板の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2009119507A JP2010267895A (ja) | 2009-05-18 | 2009-05-18 | 部品内蔵配線基板の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2009119507A JP2010267895A (ja) | 2009-05-18 | 2009-05-18 | 部品内蔵配線基板の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2010267895A true JP2010267895A (ja) | 2010-11-25 |
Family
ID=43364603
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2009119507A Pending JP2010267895A (ja) | 2009-05-18 | 2009-05-18 | 部品内蔵配線基板の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2010267895A (ja) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2013206980A (ja) * | 2012-03-27 | 2013-10-07 | Fujitsu Ltd | 部品搭載方法及び部品搭載装置 |
| JP5657761B1 (ja) * | 2013-08-30 | 2015-01-21 | 株式会社タムラ製作所 | 半導体用基板の表面処理方法、半導体パッケージの製造方法、およびこれらの方法に用いる水溶性プリフラックス |
| KR20160065749A (ko) * | 2014-12-01 | 2016-06-09 | 로베르트 보쉬 게엠베하 | 칩 실장 방법 및 칩 실장체 |
| KR20190122574A (ko) * | 2018-04-20 | 2019-10-30 | 타이완 세미콘덕터 매뉴팩쳐링 컴퍼니 리미티드 | 사전 탈산화 공정을 사용한 본딩 및 이를 수행하기 위한 장치 |
Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH09235686A (ja) * | 1996-02-29 | 1997-09-09 | Kazuo Sugiyama | はんだ接合用表面の清浄方法及び改質方法並びにはんだ付け方法 |
| JPH09307219A (ja) * | 1996-05-14 | 1997-11-28 | Tamura Seisakusho Co Ltd | はんだ付け用処理方法 |
| JP2001262378A (ja) * | 2000-03-16 | 2001-09-26 | Matsushita Electric Ind Co Ltd | プラズマ処理方法 |
| JP2004152903A (ja) * | 2002-10-29 | 2004-05-27 | Kyocera Corp | 多層配線基板の製造方法 |
| JP2007324419A (ja) * | 2006-06-01 | 2007-12-13 | Tdk Corp | セラミック基板及び複合配線基板、並びにそれらの製造方法 |
| JP2009105302A (ja) * | 2007-10-25 | 2009-05-14 | Panasonic Corp | 部品内蔵プリント配線基板および部品内蔵プリント配線基板の製造方法 |
-
2009
- 2009-05-18 JP JP2009119507A patent/JP2010267895A/ja active Pending
Patent Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH09235686A (ja) * | 1996-02-29 | 1997-09-09 | Kazuo Sugiyama | はんだ接合用表面の清浄方法及び改質方法並びにはんだ付け方法 |
| JPH09307219A (ja) * | 1996-05-14 | 1997-11-28 | Tamura Seisakusho Co Ltd | はんだ付け用処理方法 |
| JP2001262378A (ja) * | 2000-03-16 | 2001-09-26 | Matsushita Electric Ind Co Ltd | プラズマ処理方法 |
| JP2004152903A (ja) * | 2002-10-29 | 2004-05-27 | Kyocera Corp | 多層配線基板の製造方法 |
| JP2007324419A (ja) * | 2006-06-01 | 2007-12-13 | Tdk Corp | セラミック基板及び複合配線基板、並びにそれらの製造方法 |
| JP2009105302A (ja) * | 2007-10-25 | 2009-05-14 | Panasonic Corp | 部品内蔵プリント配線基板および部品内蔵プリント配線基板の製造方法 |
Cited By (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2013206980A (ja) * | 2012-03-27 | 2013-10-07 | Fujitsu Ltd | 部品搭載方法及び部品搭載装置 |
| JP5657761B1 (ja) * | 2013-08-30 | 2015-01-21 | 株式会社タムラ製作所 | 半導体用基板の表面処理方法、半導体パッケージの製造方法、およびこれらの方法に用いる水溶性プリフラックス |
| KR20150026842A (ko) * | 2013-08-30 | 2015-03-11 | 가부시키가이샤 다무라 세이사쿠쇼 | 반도체용 기판의 표면 처리 방법, 반도체 패키지의 제조 방법, 및 이들의 방법에 사용하는 수용성 프리플럭스 |
| KR102217484B1 (ko) | 2013-08-30 | 2021-02-19 | 가부시키가이샤 다무라 세이사쿠쇼 | 반도체용 기판의 표면 처리 방법, 반도체 패키지의 제조 방법, 및 이들의 방법에 사용하는 수용성 프리플럭스 |
| KR20160065749A (ko) * | 2014-12-01 | 2016-06-09 | 로베르트 보쉬 게엠베하 | 칩 실장 방법 및 칩 실장체 |
| KR102447203B1 (ko) * | 2014-12-01 | 2022-09-26 | 로베르트 보쉬 게엠베하 | 칩 실장 방법 및 칩 실장체 |
| KR20190122574A (ko) * | 2018-04-20 | 2019-10-30 | 타이완 세미콘덕터 매뉴팩쳐링 컴퍼니 리미티드 | 사전 탈산화 공정을 사용한 본딩 및 이를 수행하기 위한 장치 |
| KR102338620B1 (ko) * | 2018-04-20 | 2021-12-15 | 타이완 세미콘덕터 매뉴팩쳐링 컴퍼니 리미티드 | 사전 탈산화 공정을 사용한 본딩 및 이를 수행하기 위한 장치 |
| US11342302B2 (en) | 2018-04-20 | 2022-05-24 | Taiwan Semiconductor Manufacturing Company, Ltd. | Bonding with pre-deoxide process and apparatus for performing the same |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4784586B2 (ja) | 部品内蔵プリント配線基板および部品内蔵プリント配線基板の製造方法 | |
| JP5013973B2 (ja) | プリント配線板及びその製造方法、並びに、このプリント配線板を用いた電子部品収容基板及びその製造方法 | |
| JP5150518B2 (ja) | 半導体装置および多層配線基板ならびにそれらの製造方法 | |
| TW591765B (en) | Method of making electronic element-mounted substrate | |
| US20080223610A1 (en) | Bga package substrate and method of fabricating same | |
| WO2007126090A1 (ja) | 回路基板、電子デバイス装置及び回路基板の製造方法 | |
| JP2010251688A (ja) | 部品内蔵印刷配線板及びその製造方法 | |
| JP5172275B2 (ja) | 部品内蔵プリント配線基板および部品内蔵プリント配線基板の製造方法 | |
| JP2011060875A (ja) | 電子部品内蔵基板及びその製造方法とこれを用いた半導体装置 | |
| JP2010267895A (ja) | 部品内蔵配線基板の製造方法 | |
| JPWO2003077307A1 (ja) | 電子回路装置およびその製造方法 | |
| KR20100095031A (ko) | 전자부품 모듈의 제조 방법 | |
| WO2011135926A1 (ja) | 電子部品内蔵基板、および複合モジュール | |
| CN101730378B (zh) | 部件内置配线基板以及部件内置配线基板的制造方法 | |
| JP2012182350A (ja) | モジュール部品及びモジュール部品の製造方法 | |
| JP5003528B2 (ja) | 電子部品モジュールの製造方法 | |
| JP5766387B2 (ja) | 電子部品内蔵型の２層配線基板の製造方法及び電子部品内蔵型の２層配線基板 | |
| JP2006351778A (ja) | 配線基板の製造方法 | |
| JP2004103798A (ja) | ２メタルテープの製造方法および配線基板の製造方法 | |
| JP2009117753A (ja) | 部品内蔵印刷配線板及びその製造方法 | |
| JP2010263200A (ja) | 半導体装置の製造方法およびこの方法に用いる圧力容器 | |
| JP5311162B1 (ja) | 部品実装基板の製造方法 | |
| WO2013046500A1 (ja) | 電子部品モジュールの製造方法 | |
| JP2007306021A (ja) | 電子回路装置およびその製造方法 | |
| JP5575383B2 (ja) | 電子部品実装配線板の製造方法及び電子部品実装配線板 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20110117 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20120525 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20120605 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20120731 |
|
| RD01 | Notification of change of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7421 Effective date: 20121217 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20130604 |