[go: up one dir, main page]

JP2010232585A - 多層配線基板およびその製造方法 - Google Patents

多層配線基板およびその製造方法 Download PDF

Info

Publication number
JP2010232585A
JP2010232585A JP2009080987A JP2009080987A JP2010232585A JP 2010232585 A JP2010232585 A JP 2010232585A JP 2009080987 A JP2009080987 A JP 2009080987A JP 2009080987 A JP2009080987 A JP 2009080987A JP 2010232585 A JP2010232585 A JP 2010232585A
Authority
JP
Japan
Prior art keywords
insulating layer
layer
substrate
base material
conductor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2009080987A
Other languages
English (en)
Inventor
Haruki Okuda
晴紀 奥田
Takayuki Kobayashi
隆之 小林
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toppan Inc
Original Assignee
Toppan Printing Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toppan Printing Co Ltd filed Critical Toppan Printing Co Ltd
Priority to JP2009080987A priority Critical patent/JP2010232585A/ja
Publication of JP2010232585A publication Critical patent/JP2010232585A/ja
Pending legal-status Critical Current

Links

Images

Landscapes

  • Production Of Multi-Layered Print Wiring Board (AREA)

Abstract

【課題】反りの発生を防止して、奇数の導電層を生産性の高い手法で積層、形成する上で有利な多層配線基板およびその製造方法を提供する。
【解決手段】第一の絶縁層101aと、第一の絶縁層101aの厚さ方向の一方の面に形成された第一の導体層100aとを有する第一の基材を用意する。第二の絶縁層101bと、第二の絶縁層101bの厚さ方向の一方の面に形成された第二の導体層100bとを有する第二の基材を用意する。第三の絶縁層101cと、第三の絶縁層101cの厚さ方向の一方の面に形成された第三の導体層100cとを有する第三の基材とを用意する。第一の基材の第一の導体層100aの上に薄膜接着層103を介して第二の絶縁層101bを接着して第二の基材を積層する。第一の基材の第一の絶縁層101aの下に薄膜接着層103を介して第三の絶縁層101cを接着して第三の基材を積層する。
【選択図】図1

Description

本発明は、ポリイミド等の樹脂からなる絶縁層と導体配線層が交互に積層してなる多層構造を有する薄型多層配線基板およびその製造方法に関し、特に片面金属箔付き絶縁樹脂フィルムを用いた奇数の導体層を有する多配線基板の製造に好適なものである。
近年、電子技術の進歩により、携帯電話や情報通信端末を始めとする電子情報機器の高機能化、小型化、高速化が著しく進行している。
これに伴い、プリント配線板や半導体パッケージ等の回路基板も配線パターンの高密度化、薄型化が求められ配線基板は多層化の傾向にある。
このような多層配線基板は銅貼基板やセラミック基板上に絶縁樹脂層と導体配線層を交互に積み上げて形成される(例えば特許文献1参照)。
この工法にて作製された多層配線基板の絶縁層は、ポリイミド等の樹脂を塗布することにより形成し、薄膜化することができる。また、導体配線層はめっきで形成でき、微細配線が可能となる。
一方、上下の導体配線層を接続するビアホールはレーザ加工等にて孔を形成し、内部をめっきで埋めることにより形成できる。
このため、従来の銅貼り基板を一括積層する多層プリント配線基板、あるいは、グリーンシートを積層して一括焼成するセラミック多層配線基板に比べ、高配線密度化、薄膜化、小型化を図ることができる。
また、これとは別に、従来の多層プリント配線基板に銅箔付ポリイミドフィルムを接着剤で貼り合わせた構成のものもあり、この構成においても、銅箔の薄さから微細配線を形成することが可能となり、同様に、高配線密度化、薄膜化、小型化を図ることができる(例えば特許文献2参照)。
さらにテープ状のフィルムのためリールトゥリールでの処理が可能となり従来の枚葉処理とは異なり生産効率の向上も可能となる。
ここで、従来のプリント配線板の製造方法は、偶数の導電層を効率良く積層することはできるが、奇数の導電層を積層するには不向きである。
これは多層基板製造では出発基材として、絶縁層の両側に導体層を有する両面二層基材を用い、この上下の導体層に基材を積層するビルドアップ法が広く支持されているためである。
このような製造手法が用いられるのは、上下の導体層の片側のみに基材を積層すると、基板全体の反りが無視できなくなるほど大きくなる傾向にあるからである。
多層基板において、反りは限りなく最小限に留める方が好ましく、基板の反りが大きいと、基板とチップの実装ができなくなることや、信頼性の面においてもクラックの発生等大きな問題が生じる可能性が高まる。
反りの発生を防止して奇数の導電層を積層、形成する手法として、特許文献3が挙げられるが、前記特許文献にある多層化はガラスクロス入りプリプレグを加熱圧着することで行っている。
この手法ではガラスクロスがコア層となるため、基板の薄化が困難であり、電送ロスの影響も考えられる。また、基板が硬いため、リールトゥリールによる大量生産が困難であることから、生産効率が芳しくないという問題が存在する。
特開平4−148590号公報 特開2001−53115号公報 特開2006−237637号公報
本発明はかかる従来の問題点に鑑み、コア層の薄い多層配線基板及びその製造方法を提供することを目的とし、特に反りの発生を防止して、奇数の導電層を生産性の高い手法で積層、形成することを目的とする。
前記課題を解決するために、請求項1の発明は、第一の絶縁層と、前記第一の絶縁層の厚さ方向の一方の面に形成された第一の導体層とを有する第一の基材と、第二の絶縁層と、前記第二の絶縁層の厚さ方向の一方の面に形成された第二の導体層とを有する第二の基材と、第三の絶縁層と、前記第三の絶縁層の厚さ方向の一方の面に形成された第三の導体層とを有する第三の基材とを備え、前記第一の基材の前記第一の導体層の上に接着剤を介して前記第二の絶縁層を接着して前記第二の基材を積層し、前記第一の基材の前記第一の絶縁層の下に接着剤を介して前記第三の絶縁層を接着して前記第三の基材を積層し、このように絶縁層と導体層とを有する基材を前記第一の基材の上下に積層し前記導体層の数を奇数としたことを特徴とする多層配線基板である。
すなわち、絶縁層の片側のみに導体層を有する片面金属箔付き絶縁樹脂基材を出発材料とし、この上下に基材を積層していくことで、従来の絶縁層の上下に導体層を有する両面二層基材の片側のみに基材を積層する手法により作成した基板よりも、低反り性を有し、且つ導体層数が奇数である多層配線基板である。
請求項2の発明は、前記第一の絶縁層の厚さと第三の絶縁層の厚さとの和と、前記第二の絶縁層の厚さとの差が3μm以内であることを特徴とする請求項1記載の多層配線基板である。
すなわち、第一の絶縁層と第三の絶縁層の厚さの和と第二の絶縁層の厚さがほぼ等しいため、基板全体の構造の対称性が高く,第一から第三の絶縁層厚が全て等しい構造である場合よりも、反りが小さい多層配線基板である。
請求項3の発明は、第一の絶縁層と、前記第一の絶縁層の厚さ方向の一方の面に形成された第一の導体層とを有する第一の基材と、第二の絶縁層と、前記第二の絶縁層の厚さ方向の一方の面に形成された第二の導体層とを有する第二の基材と、第三の絶縁層と、前記第三の絶縁層の厚さ方向の一方の面に形成された第三の導体層とを有する第三の基材とを用意し、前記第一の基材の前記第一の導体層の上に接着剤を介して前記第二の絶縁層を接着して前記第二の基材を積層し、前記第一の基材の前記第一の絶縁層の下に接着剤を介して前記第三の絶縁層を接着して前記第三の基材を積層し、このように絶縁層と導体層とを有する基材を前記第一の基材の上下に積層し前記導体層の数を奇数としたことを特徴とする多層配線基板の製造方法である。
すなわち、絶縁層の片側のみに導体層を有する片面金属箔付き絶縁樹脂基材を出発材料とし、この上下に基材を積層していくことで、従来の絶縁層の上下に導体層を有する両面二層基材の片側のみに基材を積層する手法により作成した基板よりも、低反り性を有し、且つ導体層数が奇数である多層配線基板の製造方法である。
請求項4の発明は、前記第一の絶縁層の厚さと第三の絶縁層の厚さとの和と、前記第二の絶縁層の厚さとの差が3μm以内であることを特徴とする請求項3記載の多層配線基板の製造方法である。
すなわち、第一の絶縁層と第三の絶縁層の厚さの和と第二の絶縁層の厚さがほぼ等しいため、基板全体の構造の対称性が高く,第一から第三の絶縁層厚が全て等しい構造である場合よりも,反りが小さい多層配線基板の製造方法である。
請求項2、4の発明では、第一の絶縁層と第三の絶縁層の厚さの和と第二の絶縁層の厚さとの差を3μm以内としているが、これは限りなく小さい方が基板の対称性の観点から好ましく、3μmを超えると構造対称性が崩れ、反りの大きさが無視できなくなる結果となっている。
上記多層配線基板および製造方法は、生産性の高いリールトゥリールでの処理が可能である。さらに、接着剤およびポリイミド等の重合体がコア層がとなるため、コア層による電送ロスを最小限に留めることができ、基板の薄化も可能である。
本発明の多層配線基板およびその製造方法によれば、絶縁層の片側のみに導体層を有する金属箔付き片面基材を出発材料とし、この両側に絶縁層厚を調整した基材を積層していくことで奇数の導電層を積層、形成でき、従来の製造方法よりも、より生産性が高く、低反り性を有し、コア層の薄い多層配線基板およびその製造方法を提供することができる。
(a)乃至(e)は本発明の多層配線基板の製造方法に係る一例を示す説明図である。 (f)乃至(i)は図1に続く説明図である。 (j)乃至(m)は図2に続く説明図である。
本発明に係る多層配線基板とその製造方法をより詳細に述べる。
図1(a)に示す有機絶縁材による第一の絶縁層101aと導体材料による第一の導体層100aを有する片面銅箔付きポリイミド1000を用意する。
すなわち、第一の絶縁層101aと、第一の絶縁層101aの厚さ方向の一方の面に形成された第一の導体層100aとを有する第一の基材を用意する。
次いで、図1(b)に示すように、片面銅箔付きポリイミド1000にフォトレジスト102をコートする。
なおプリント配線板に使用する基材の材料には各種使用できるが、生産工程では生産効率の向上の為にリールトゥリールによって処理することが好ましい。
その材料としては絶縁材料にポリイミド、導体材料に銅箔を使用した銅箔付きポリイミドフィルムがより好ましい。
ここで銅箔付きポリイミドフィルムを推奨する理由として、リールトゥリール処理ができる絶縁層には液晶ポリマー、ポリイミド樹脂、ポリオレフィン樹脂等が挙げられるが、耐熱性、可撓性、平滑性、低吸水率を満足するものとしてポリイミド樹脂を推奨する。
また導体層には金属から成り、導電性のよいものであれば構わないが、コストおよび導電性から一般的に銅が好ましく、電解銅箔、圧延銅箔等の平滑性の良い銅箔がより好ましい。
次に、図1(c)に示すように、露光、現像を行う。
続いて、図1(d)示すようにエッチングを行い、図1(e)に示すようにレジスト剥離を行うといった公知のフォトリソグラフィー技術を使用して回路を形成する。
このようにして形成した基板に対して、図2(f)に示すように第一の基材の導体層および絶縁層の両面に薄膜接着層103を介して片面銅箔つきポリイミド1000をロールラミネートすることにより積層する。
より詳細には、第二の絶縁層101bと、第二の絶縁層101bの厚さ方向の一方の面に形成された第二の導体層100bとを有する第二の基材を用意し、第三の絶縁層101cと、第三の絶縁層101cの厚さ方向の一方の面に形成された第三の導体層100cとを有する第三の基材とを用意する。
第一の基材の第一の導体層100aの上に接着剤(薄膜接着層103)を介して第二の絶縁層101bを接着して第二の基材を積層する。
また、第一の基材の第一の絶縁層101aの下に接着剤(薄膜接着層103)を介して第三の絶縁層101cを接着して第三の基材を積層する。
ここで用いる片面基材のポリイミドの厚さは、第一の絶縁層101aと第三の絶縁層101cの厚さの和が第三の絶縁層101bの厚さとほぼ等しくなるようにすることが望ましい。これにより基板全体の対称性が保たれるためである。
積層した第一の基材、第二の基材、第三の基材に対し、図2(g)に示すように、導体配線層を接続するビアホール104を形成する。
より詳細には、第一、第二の導体層100a、100bを接続するビアホール104と、第一、第三の導体層100a、100cを接続するビアホール104とを形成する。
ビアホール104を形成する方法については、レーザ加工が好ましい。レーザについては炭酸ガスレーザ、YAGレーザ(基本波、第二高調波、第三高調波、又は第4高調波)、或いはエキシマーレーザ等があるが、導体層、絶縁層共に加工を行う為、両者を同時に加工することの出来る400nm以下の短波長レーザであるYAGレーザ(第三高調波、又は第4高調波)、或いは、エキシマーレーザがより好ましい。
次に、ビアホール下層に堆積した有機絶縁材料の残さを過マンガン酸カリウムと水酸化ナトリウムの混合液等の液中に基板を浸漬させ、デスミア処理を行う。
次に図2(h)に示すように上下の配線層(第一、第二、第三の導体層100a、100b、100c)を接続する為のフィルドビア銅めっきを行い、ビアホール104をめっき銅で充填するフィルドビア105を形成する。
めっき工程は、樹脂面に電解めっきのシード層を形成する無電解銅めっきまたはダイレクトプレーティングを行う工程と、シード層を給電パターンとし、めっきを行う電解めっき工程とがある。
フィルドビア銅めっきを行うめっき浴については銅濃度が高く、硫酸濃度の低いいわゆる一般浴といわれる浴で行う。
なお、フィルドビアめっき後の断面は、図2(i)に示すように、第二、第三の基材の第二、第三絶縁層101b、101cの上の導体層100b、100c(銅箔)の上に電解めっきの銅106が析出している状態である。
フィルドビアめっき後は導体層表面にめっきが厚くつくために後のパターンめっきを行うためには図2(i)に示すように電解めっきの銅106の膜厚を減らす必要がある。
電解めっきの銅106の膜厚を減らすために行う研磨については物理研磨と化学研磨があるが、物理研磨を行うと、テープ状の基材の場合には基材の伸縮により、後の工程においてアライメント不良等の不具合を起こすため、化学研磨が好ましい。
化学研磨は公知のエッチング液を使用して行うことが出来る。
次いで、図3(j)に示すように、第二の導体層100bおよび第三の導体層100cに形成された銅106の表面にフォトレジスト102をコートする。
次いで、図3(k)に示すように、露光、現像、エッチング、剥離を行い、最外層の回路形成する。
さらに多層の基板を作製する場合は、積層前の基材と同様に、ビアホール用孔部レーザー加工、ビアホールフィルドビアめっき処理、銅箔化学研磨、レジストコート、露光、現像、エッチング、レジスト剥離の工程を繰り返し行うことにより、積層部の回路を形成する。
言い換えると、第二、第三の基材と同様に、絶縁層と導体層とを有する基材を第一の基材の上下に積層し導体層の数を奇数とする。
回路形成が終了後、図3(l)に示すように第二、第三の基材に形成された回路にソルダーレジスト107を加工し、フィルドビア105にニッケル金めっき108等の表面処理を施す。これらについても、公知の方法を適宜採用して加工を行えばよい。
その後、図3(m)に示すように、はんだ印刷をおこなうことにより、はんだバンプ109をフィルドビア105(ニッケル金めっき108)に印刷し、目的とする多層基板を得た。
以下に、具体的な実施例により本発明を説明する。
基板には片面銅箔付ポリイミドテープ(Cu/PI=12μm/12.5μm)を使用した。
まず、片面の配線パターン形成するために、配線形成用のドライフィルムレジストをラミネーターにより加熱加圧し張り合わせレジスト層を形成した。
次いで、所定のパターンを形成したフォトマスクを用いて超高圧水銀ランプを光源とした平行光にて露光し、1%炭酸ナトリウム水溶液にて現像を行い、所望のレジスト形状を得た。
銅のエッチングは比重1.40の塩化第二鉄にてエッチングを行い形成した。その後、レジストを3%水酸化ナトリウム水溶液にて剥離を行い、回路パターンを得た。
次に、両面に接着剤を介して、片面銅箔付きポリイミドテープをロールラミネーターにて張り合わせた。
ここで、導体層側に積層した片面銅箔付きポリイミドテープはCu/PI=12μm/25μmであり、絶縁層側に積層したものはCu/PI=12μm/12.5μmである。
これは、絶縁層の厚さを調整することで、基板全体に構造の対照性を持たせるためである。
その後、ビアホール用孔部を加工する為に、波長355nmの紫外線レーザを使用し、ビアホール用孔部加工を行った。
加工したビアホール用孔部径は60μmであった。
さらに、ビアホール用孔部底部に堆積した樹脂残さを除去する為に、過マンガン酸カリウムと水酸化ナトリウムを3対2の割合でイオン交換水に溶解させ、約50℃に加熱した。
この混合液中に基板を浸漬させ、樹脂残渣を除去した。
この後、電気めっきのシード層を形成する為に無電解銅めっき処理を行った。その後硫酸銅めっき液により電解めっき処理を行った。
次に銅厚を薄くする為に化学研磨を行った。化学研磨液は硫酸過水系の化学研磨液を使用して、めっき後の銅厚約20μmから約11μmまで導体層両面を研磨した。
その後同様にレジストコート、露光、現像、エッチング、剥離を行い、最外層の回路形成はあらかじめ回路形成用のマスクにおいて半導体素子搭載部分のランドに対してのちのソルダーレジスト工程の開口部収縮に対応できるように補正を入れ大きく形成されるようにした。
そして最外層部分にソルダーレジストによりパターンを形成し、ソルダーレジストの開口部にはんだ印刷法により、SnPb共晶はんだバンプを形成し、目的とする多層基板を得た。
ここで得られた多層基板の反りを測定した。
測定方法としては、基板のBGA面側のソルダーレジスト塗布部の任意の25点の高さを測長し、その絶対値の最も大きい点と小さい点の差をとるものである。
結果として、本測定方法での本基板の反りは90μmとなり、これはプリント配線基盤および半導体チップ等への実際に対し十分耐えうるものであるため、高い信頼性を持つものであると考えられる。
(比較例)
比較例として、出発基材としてポリイミドの両側に銅箔の付いた両面二層基板から一般的な手法で三層基板を作製し、この基板の反りを上記と同様の手法で測定した。
両面二層基板から作製した三層基板の反りを測定したところ、150μmとなり、これはプリント配線基盤および半導体チップ等への実装には厳しいものであるという結果となった。
100a……第一の導体層、100b……第二の導体層、100c……第三の導体層、101a……第一の絶縁層、101b……第二の絶縁層、101……第三の絶縁層、1000……第一の基材、102……感光性樹脂、103……積層接着層、104……ビアホール、105……電解めっき金属(フィルドビア)、106……電解めっき層、107……ソルダーレジスト、108……ニッケル金めっき層、109……はんだバンプ。

Claims (4)

  1. 第一の絶縁層と、前記第一の絶縁層の厚さ方向の一方の面に形成された第一の導体層とを有する第一の基材と、
    第二の絶縁層と、前記第二の絶縁層の厚さ方向の一方の面に形成された第二の導体層とを有する第二の基材と、
    第三の絶縁層と、前記第三の絶縁層の厚さ方向の一方の面に形成された第三の導体層とを有する第三の基材とを備え、
    前記第一の基材の前記第一の導体層の上に接着剤を介して前記第二の絶縁層を接着して前記第二の基材を積層し、
    前記第一の基材の前記第一の絶縁層の下に接着剤を介して前記第三の絶縁層を接着して前記第三の基材を積層し、
    このように絶縁層と導体層とを有する基材を前記第一の基材の上下に積層し前記導体層の数を奇数とした、
    ことを特徴とする多層配線基板。
  2. 前記第一の絶縁層の厚さと第三の絶縁層の厚さとの和と、前記第二の絶縁層の厚さとの差が3μm以内である、
    ことを特徴とする請求項1記載の多層配線基板。
  3. 第一の絶縁層と、前記第一の絶縁層の厚さ方向の一方の面に形成された第一の導体層とを有する第一の基材と、
    第二の絶縁層と、前記第二の絶縁層の厚さ方向の一方の面に形成された第二の導体層とを有する第二の基材と、
    第三の絶縁層と、前記第三の絶縁層の厚さ方向の一方の面に形成された第三の導体層とを有する第三の基材とを用意し、
    前記第一の基材の前記第一の導体層の上に接着剤を介して前記第二の絶縁層を接着して前記第二の基材を積層し、
    前記第一の基材の前記第一の絶縁層の下に接着剤を介して前記第三の絶縁層を接着して前記第三の基材を積層し、
    このように絶縁層と導体層とを有する基材を前記第一の基材の上下に積層し前記導体層の数を奇数とした、
    ことを特徴とする多層配線基板の製造方法。
  4. 前記第一の絶縁層の厚さと第三の絶縁層の厚さとの和と、前記第二の絶縁層の厚さとの差が3μm以内である、
    ことを特徴とする請求項3記載の多層配線基板の製造方法。
JP2009080987A 2009-03-30 2009-03-30 多層配線基板およびその製造方法 Pending JP2010232585A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2009080987A JP2010232585A (ja) 2009-03-30 2009-03-30 多層配線基板およびその製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2009080987A JP2010232585A (ja) 2009-03-30 2009-03-30 多層配線基板およびその製造方法

Publications (1)

Publication Number Publication Date
JP2010232585A true JP2010232585A (ja) 2010-10-14

Family

ID=43048096

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2009080987A Pending JP2010232585A (ja) 2009-03-30 2009-03-30 多層配線基板およびその製造方法

Country Status (1)

Country Link
JP (1) JP2010232585A (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2014017410A (ja) * 2012-07-10 2014-01-30 Hitachi Chemical Co Ltd 多層配線基板及びその製造方法
JP2014067975A (ja) * 2012-09-27 2014-04-17 Hitachi Chemical Co Ltd 多層配線基板の製造方法

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS58123797A (ja) * 1982-01-18 1983-07-23 富士通株式会社 多層プリント配線板
JP2005101269A (ja) * 2003-09-25 2005-04-14 Toyobo Co Ltd 多層プリント配線板
JP2006128360A (ja) * 2004-10-28 2006-05-18 Fujikura Ltd プリント配線板およびその製造方法
JP2006210766A (ja) * 2005-01-31 2006-08-10 Sumitomo Electric Ind Ltd 多層プリント配線板の製造方法及び多層プリント配線板

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS58123797A (ja) * 1982-01-18 1983-07-23 富士通株式会社 多層プリント配線板
JP2005101269A (ja) * 2003-09-25 2005-04-14 Toyobo Co Ltd 多層プリント配線板
JP2006128360A (ja) * 2004-10-28 2006-05-18 Fujikura Ltd プリント配線板およびその製造方法
JP2006210766A (ja) * 2005-01-31 2006-08-10 Sumitomo Electric Ind Ltd 多層プリント配線板の製造方法及び多層プリント配線板

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2014017410A (ja) * 2012-07-10 2014-01-30 Hitachi Chemical Co Ltd 多層配線基板及びその製造方法
JP2014067975A (ja) * 2012-09-27 2014-04-17 Hitachi Chemical Co Ltd 多層配線基板の製造方法

Similar Documents

Publication Publication Date Title
JP4913053B2 (ja) 多層プリント配線板
JP4501427B2 (ja) 多層回路配線板の製造方法
JP5415580B2 (ja) 多層プリント配線板
US7802361B2 (en) Method for manufacturing the BGA package board
US7794820B2 (en) Printed circuit board and fabricating method of the same
JP2007142403A (ja) プリント基板及びその製造方法
JP4802338B2 (ja) 多層基板の製造方法及び多層基板
TWI459879B (zh) Method for manufacturing multilayer flexible printed wiring board
JP2006165496A (ja) ビアポストにより層間伝導性を有するパラレル多層プリント基板およびその製造方法
JP4857433B2 (ja) 金属積層板、金属積層板の製造方法及び印刷回路基板の製造方法
WO2004064150A1 (ja) 電子部品搭載基板の製造方法およびその方法により製造された電子部品搭載基板
JP2007299842A (ja) 多層配線基板の製造方法及び半導体パッケージ並びに長尺配線基板
KR101039774B1 (ko) 인쇄회로기판 제조를 위한 범프 형성 방법
JP5176643B2 (ja) 多層回路基板の製造方法
JP2003124637A (ja) 多層配線板
JP2010232585A (ja) 多層配線基板およびその製造方法
CN117711953A (zh) 一种无芯基板结构及其制作方法
KR101044117B1 (ko) 인쇄회로기판의 제조방법
KR20100095742A (ko) 임베디드 기판 제조방법 및 이를 이용한 임베디드 기판 구조
JP2004071749A (ja) 多層回路配線板の製造方法
KR100804776B1 (ko) 금속 범프가 형성된 인쇄 회로 기판 및 그 제조 방법
JP5223568B2 (ja) 多層配線基板の製造方法
KR20120026368A (ko) 인쇄회로기판 및 그 제조방법
JP4466169B2 (ja) 半導体装置用基板の製造方法
JP2009032957A (ja) プリント基板およびその製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Effective date: 20120220

Free format text: JAPANESE INTERMEDIATE CODE: A621

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20130219

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20130305

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20130501

A131 Notification of reasons for refusal

Effective date: 20131015

Free format text: JAPANESE INTERMEDIATE CODE: A131

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20131213

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20140603