JP2010220195A - カレントコンベアベースの計器増幅器 - Google Patents

Abstract

【課題】コモンモード除去比（ＣＭＲＲ）が高く、集積回路上の必要面積は少なくてすみ、必要な抵抗器の数及び整合が少なく、低ノイズで低歪みの電流増幅器を提供する。
【解決手段】カレントコンベア８は、ほぼ等しい電圧が入力されるｙ入力１０及びｘ入力１２と、ｚ出力１４を有する。入力電圧Ｖ_２がバッファ２２及び抵抗器１６を介してはｘ入力１２に、また入力電圧Ｖ_１がバッファ２０を介してｙ入力１０に印加され、ｘ入力１２における電流が電流利得によってｚ出力１４の電流と関連付けられている。差動利得Ａ_ＤＭは、Ａ_ＤＭ＝Ｖ_ｏｕｔ／（Ｖ_１−Ｖ_２）＝Ｒ_２／Ｒ_１によって表すことができる。
【選択図】図１

Description

本発明の開示は集積回路に関連し、より詳細には集積回路における計器増幅器(instrumentation Amplifier)に関する。
なお、連邦政府は、エアーフォースリサーチラボラトリとの契約番号FA8650-05-C-5707に基づいた所定の権利を本発明に対して有している。

ラボラトリアプリケーション、インダストリアルアプリケーション、オーディオアプリケーション等の多くのアプリケーションにおいて、コモン電圧が印加されている２つの比較的低い電圧間の差を測定することが必要とされる。計器増幅器は、２つの入力電圧に重畳されている電圧すなわちコモンモード電圧を除去し、且つ２つの入力電圧間の差に正比例する出力電圧を生成することによって、この要求を満たしている。従って、計器増幅器の出力電圧であるＶ_ｏｕｔは、２つの入力電圧Ｖ₁及びＶ_２のコモンモード利得Ａ_CM及び差動利得Ａ_DMを用いた演算式
Ｖ_ｏｕｔ= Ａ_DM (Ｖ₁−Ｖ_２)＋Ａ_CM（Ｖ₁＋Ｖ_２）／２
によって表される。

理想的な計器増幅器は、差動利得が一定で、且つコモンモード利得がゼロである。実際は、コモンモード利得がゼロになることはないが、差動利得より大幅に低い値となる。計器増幅器のための重要な尺度はコモンモード同相信号除去比（ＣＭＲＲ）であり、これはコモンモード利得の差動利得に対する比率であってデシベルで表示される。標準的な計器増幅器のＣＭＲＲは、３０から６０デシベルのレンジにあるが、ＣＭＲＲは高い方が望ましい。

発明が解決すべき課題

標準的な計器増幅器はオペアンプ及び４又はそれ以上の数の抵抗器を用いて実現される。計器増幅器における所定の抵抗値の大きさがアンプの利得を左右する。しかしながら、これら抵抗値の選択によってこのようなアンプの利得をコントロールするには、抵抗器対の整合が通常は条件となる。抵抗器対は厳密に整合する必要があるという制約があるために、製作は困難である。例えば、抵抗器間の差を軽減するには、抵抗器のトリミングという費用のかかるプロセスを介することになる。

計器増幅器に抵抗器が含まれることによって、さらに厄介な問題が生じている。例えば、ポリシリコンの抵抗器等は電圧係数を有しており、該電圧係数により、抵抗器対が完全に整合していたとしても、大幅な歪みすなわち非直線性を有する出力電圧を生成してしまう。そのような電圧係数によって、任意のコモンモード電圧は、差動利得を変更することで出力電圧を変調してしまう。

一実施形態では、単一のカレントコンベアを用いたアンプが開示される。該カレントコンベアは、入力ｙ、入力ｘ及び出力ｚを有しており、入力ｘにおける電流は出力ｚにおける電流と電流利得によって関連付けられる。さらに、カレントコンベアの入力ｘにおける電圧は、入力ｙにおける電圧と実質的に等しい。第１入力電圧ラインは、カレントコンベアの入力ｙと接続されており、また第２入力電圧ラインは、第１抵抗素子を介してカレントコンベアの入力ｘと接続される。第２抵抗素子はカレントコンベアの出力ｚを接地する。さらに、出力電圧ラインはカレントコンベアの出力ｚに接続される。

別の実施形態では、２つのカレントコンベアを用いるアンプが開示される。第１カレントコンベアは、第１入力ｙ、第１入力ｘ及び第１出力ｚを有しており、第１入力ｘにおける電流は、第１出力ｚにおける電流と第１電流利得によって関連付けられる。さらに、第１入力ｘにおける電圧は、第１入力ｙにおける電圧と実質的に等しい。同様に、第２カレントコンベアは、第２入力ｙ、第２入力ｘ及び第２出力ｚを有しており、第２入力ｘにおける電流は、第２出力ｚにおける電流と第２電流利得によって関連付けられる。また、第２入力ｘにおける電圧は、第２入力ｙにおける電圧と実質的に等しい。

本実施形態は２つの入力電圧ライン及び２つの出力電圧ラインを具えている。第１入力電圧ラインは、第１カレントコンベアの第１入力ｙと接続され、第２入力電圧ラインは、第２入力ｙと接続される。さらに、第２入力電圧ラインは、第１抵抗素子を介して第１カレントコンベアの第１入力ｘと接続される。第２抵抗素子は第１カレントコンベアの第１出力ｚを接地し、第３抵抗素子は、第１入力電圧ラインを第２入力ｘに接続する。第１出力電圧ラインは、第１カレントコンベアの第１出力ｚと接続され、第２出力電圧ラインは第２カレントコンベアの第２出力ｚと接続される。さらにまた、第４抵抗素子は、第２カレントコンベアの第２出力ｚを接地する。

実施形態によっては、上記アンプの入出力電圧ラインのいくつか或は全てに対してバッファを有している場合もある。これらのバッファはオペアンプで構成されており、電圧利得及び位相遅延応答を電圧ラインに加える。電圧利得は、入力バッファ間で整合されており、且つ利得１である。またさらに、位相遅延応答も入力バッファ間で整合されている。

本発明の一実施形態に係る単一のカレントコンベアで実現される計器増幅器を示す回路図である。 本発明の一実施形態に係る２つのカレントコンベアで実現される計器増幅器を示す回路図である。

カレントコンベアは、２つの入力端子及び１つの出力端子を有する回路要素である。２つの入力端子における電圧は等しく、また出力端子における電流は、電流利得のファクタで入力端子の一方の電流と比例する。利得１である電流利得を有するカレントコンベアにおいて、出力端子における電流は対応する入力端子における電流と等しい。

図１は、本発明の一実施形態に係る単一のカレントコンベア８で実現される計器増幅器１００を示す回路図である。好適な実施形態では、カレントコンベア８はタイプ２のカレントコンベア（ＣＣII）である。カレントコンベア８は、ｘ入力１２、ｙ入力１０及びｚ出力１４を有する。上述のように、入力端子１０及び１２の電圧は等しく、出力端子１４の電流は、電流利得のファクタで入力端子１２の電流と比例する。好適な実施形態では、電流利得は１である。

本実施形態は第２つの入力電圧ライン及び１つの出力電圧ラインを具えており、入力電圧ライン２は電圧Ｖ₁を搬送し、入力電圧ライン４は電圧Ｖ_２を搬送し、また出力電圧ライン６は電圧Ｖ_ｏｕｔを搬送する。入力ライン２は、カレントコンベア８の入力端子１０と直接接続されているか、又は図１に示されるようにバッファ２０を介して接続される。入力ライン４は抵抗Ｒ_１を有するレジスタ１６を介して入力端子１２と接続される。入力ライン４はまた、図１に示されるようにバッファ２２及び抵抗器１６を介して接続されてもよい。出力端子１４は、出力ライン６と接続されるが、図１に示されるようにバッファ２４を介して接続されてもよい。抵抗値Ｒ_２を有する抵抗器１８は出力端子１４を接地する。

バッファ２０、２２及び２４は図１に示すように配置され、計器増幅器１００が用いられる回路のニーズ及び特性に従って、アンプ１００の演算周波数レンジのシフトや、各電圧ラインのインピーダンス又は位相遅延応答の調整を行う。また、任意の又は全てのバッファ２０、２２及び２４は、計器増幅器１００に含まれなくてもよい。

例えば、計器増幅器１００のバッファ２２は、入力電圧ライン４のインピーダンスを入力電圧ライン２のインピーダンスと等しくするよう構成される。別の例を挙げると、各バッファは非反転入力、反転入力、及び出力を有するオペアンプであり、該出力は反転入力にフィードバックされ、電圧利得１を有する。

さらに、１よりも大きな利得を有するバッファは、より低いＣＭＲＲ値でノイズを低減するために用いられる。さらにまた、２つのバッファを有する一実施形態では、２つのバッファは、２つの入力電圧ラインの位相遅延応答を等しくするように、すなわち２つのバッファが等しい電圧利得を有するように構成される。各バッファはまた、ソースフォロワアンプやエミッタフォロワアンプ等の単独のトランジスタ回路を用いて実現されてもよい。任意の別の適宜のバッファ又はバッファの構造が用いられてもよい。実際のところ、カレントコンベアにより適宜のバッファを構成してもよい。

抵抗器１６及び１８は離散的な抵抗素子である。これは例示であって使用可能な素材を限定するものではないが、抵抗器１６及び１８はポリシリコン抵抗器、ＴａＮ抵抗器、ＣｒＳｉＮ抵抗器又はＳｉＣＣｒ抵抗器である。

上記で説明されたカレントコンベアの特性を考慮すると、計器増幅器１００の差動利得は次のように計算される。
Ａ_ＤＭ＝Ｖ_ｏｕｔ／（Ｖ_１−Ｖ_２）＝Ｒ_２／Ｒ_１

すなわち、抵抗器１６及び１８の抵抗によって計器増幅器１００の差動利得は決定されるのであって、回路内における任意の別の抵抗器対との整合を条件とする必要がない。計器増幅器１００のコモンモード利得は、本質的にはカレントコンベア８のコモンモード利得であり、オペアンプにおいてと同様に、カレントコンベア８の内部アーキテクチャの関数である。従って、計器増幅器１００のＣＭＲＲは、カレントコンベア８のＣＭＲＲによってのみ限定されることになる。該アンプのＣＭＲＲはオペアンプと同様に通常８０から１２０デシベルか又はそれ以上の値であり、従来の計器増幅器と比べると十分な有意性を示している。

計器増幅器１００の優位性はさらに他にもある。例えば、Ｒ_１及びＲ_２にポリシリコンの抵抗器が用いられた場合に、コモンモード電圧が差動利得と無関係に出力ライン６の電圧に不所望の変調を引き起こすことがない。さらに、利得１である差動利得は、抵抗器１６及び１８がポリシリコンの抵抗器であったとしても、回路内の歪みを排除することになる。またさらに、図１に示される計器増幅器は、必要な半導体エリアが従来の計器増幅器よりも低減されるために、必要となる供給電流も低減されるのでコストの削減ができる。ＣＭＭＲを高い値にするために抵抗器をトリミングする必要がないため、追加的なコストの節約にもなる。

図２は差動出力の計器増幅器２００を示す回路図であり、本発明のこの別の実施形態では２つのカレントコンベア３８及び４６で実現される。好適な実施形態では、カレントコンベア３８及び４６はタイプ２のカレントコンベア（ＣＣII）である。カレントコンベア３８は、ｘ入力４２、ｙ入力４０及びｚ出力４４を有する。上述のように、入力端子４０及び４２における電圧は等しく、出力端子４４における電流は、電流利得のファクタで入力端子４２の電流と比例する。カレントコンベア４６は、ｘ入力５０、ｙ入力４８及びｚ出力５２を有する。同様に、入力端子５０及び入力端子４８における電圧は等しく、出力端子５２における電流は、電流利得のファクタで入力端子５０の電流と比例する。好適な実施形態では、第１及び第２電流利得はそれぞれ１である。

本実施形態は、２つの入力電圧ライン、すなわちＶ₁を通する入力電圧ライン３０及びＶ_２を通する入力電圧ライン３２を具えている。入力電圧ライン３０はカレントコンベア３８の入力端子４０と直接接続されるか、又は図２に示されるようにバッファ６２を介して接続される。入力ライン３２は、抵抗Ｒ_１を有するレジスタ５４を介して入力端子４２と接続される。バッファ６４は入力ライン３２のレジスタ５４の前に挿入される。入力ライン３０は抵抗Ｒ_３を有するレジスタ５８を介して入力端子５０と接続されており、バッファ６２はレジスタ５８の前段に挿入されても又は挿入されなくてもよい。最後に、入力ライン３２は、カレントコンベア４６の入力端子４８に直接接続されてもよいし、図２に示されるようにバッファ６４を介して接続されてもよい。

計器増幅器２００にもまた、２つの出力電圧ライン、すなわちＶ_ｏｕｔ１を搬送する出力電圧ライン３４及びＶ_ｏｕｔ２を搬送する出力電圧ライン３６が含まれる。出力端子４４は出力ライン３４に接続されるが、図２に示されるようにバッファ６６を介して接続されてもよい。抵抗Ｒ_２を有する抵抗器５６は出力端子４４を接地する。さらに、出力端子５２は出力ライン３６と接続されるが、図２に示されるようにバッファ６８を介して接続されてもよい。抵抗Ｒ_４を有する抵抗器６０は出力端子５２を接地する。

計器増幅器１００におけるバッファと同様に、バッファ６２、６４、６６及び６８は、図２に示すように配置されて、計器増幅器２００が用いられる回路のニーズ及び特性に従って、アンプ２００の演算周波数レンジをシフトさせたり、各電圧ラインのインピーダンス又は位相遅延応答を調整したりする。あるいはまた、任意の又は全てのバッファ６２、６４、６６及び６８は、計器増幅器２００に含まれなくてもよい。

バッファの構成として可能な例を挙げると、各バッファは、非反転入力、反転入力、及び出力を有するオペアンプであり、該出力は反転入力にフィードバックされ、利得１の電圧利得を有する。

利得１以外のバッファも用いられる。さらにまた、２つのバッファを有する一実施形態では、２つのバッファは２つの入力電圧ラインの位相遅延応答を等しくするように、すなわち２つのバッファが等しい電圧利得を有するように構成される。各バッファはまた、ソースフォロワアンプやエミッタフォロワアンプ等の単独のトランジスタ回路を用いて実現されてもよい。任意の他の適宜のバッファ、バッファの組み合わせ、又はバッファの構成を用いることが可能であり、実際のところ、カレントコンベアにより適切なバッファを構成しもよい。

抵抗器５４、５６、５８及び６０は離散的な抵抗素子である。これは例示であって使用可能な素材を限定するものではないが、抵抗器５４、５６、５８及び６０はポリシリコン抵抗器、ＴａＮ抵抗器、ＣｒＳｉＮ抵抗器やＳｉＣＣｒ抵抗器である。

上記で説明されたカレントコンベアの特性を考慮して用いると、計器増幅器２００の差動利得は次のように計算される。
Ａ_ＤＭ＝（Ｖ_ｏｕｔ１−Ｖ_ｏｕｔ２）／（Ｖ₁−Ｖ_２）＝（Ｒ_２／Ｒ_１）＋（Ｒ_４／Ｒ_３）
抵抗器５４及び５８の抵抗はＲ_１と整合し、抵抗器５６及び６０の抵抗はＲ_２と整合するため、差動利得を求める数式は次のように簡略化できる。
Ａ_ＤＭ＝２（Ｒ_２／Ｒ_１）

この回路における各カレントコンベアのコモンモード利得は、自身の内部アーキテクチャ次第であり、図１に示されるカレントコンベアと同様に、−８０から−１２０デシベル又はそれ以下である。カレントコンベア３８は正のコモンモード利得を有し、カレントコンベア４６は負のコモンモード利得を有するので、本回路によって、コモンモード入力電圧１／２（Ｖ₁＋Ｖ_２）の関数である差動出力（Ｖ_ｏｕｔ１−Ｖ_ｏｕｔ２）が生成される。しかしながら、カレントコンベアが両方とも同じ構成である場合は、この望まれない差動出力は各カレントコンベアの出力の２倍の振幅を有することになる。すなわち、このコモンモード入力から差動出力への変換の大きさは、各カレントコンベアのコモンモード応答よりも６デシベル大きくなり、つまり−７４から−１１４デシベルか又はそれ以下となる。
このように、抵抗器５４、５６、５８及び６０の抵抗によって計器増幅器２００の差動利得は決定される。アンプ２００のＣＭＲＲはトリミングなしで７４から１１４デシベル又はそれ以上の値である。従来の差動出力計器増幅器と比べると十分な有意性を示している。

計器増幅器２００の優位性はさらに他にもある。例えば、計器増幅器２００が有するノイズは極めて低い。さらに、計器増幅器２００はオペアンプを用いて実現された従来の計器増幅器に比べて広い帯域幅を有している。またさらに、計器増幅器１００と同様に、ポリシリコンの抵抗器が用いられる場合に、本アンプではトリミングのコストが低減され、且つ歪みも低減される。

ほとんどの回路において、本明細書に記載の素子の多くは機能エンティティであり、構成要素は離散して又は他の構成要素と接続することにより、任意の適宜の組み合わせ及び配置で実現されることが当業者には理解されるであろう。

Claims (3)

1. 増幅器であって、
   入力ｙ、入力ｘ及び出力ｚを有するカレントコンベアであって、入力ｘにおける電流が電流利得によって出力ｚと関連付けられており、且つ入力ｘの電圧が入力ｙの電圧と実質的に等しい値であるカレントコンベアと、
   カレントコンベアの入力ｙと接続されている第１入力電圧ラインと、
   第１抵抗素子を介してカレントコンベアの入力ｘと接続されている第２入力電圧ラインと、
   カレントコンベアの出力ｚを接地する第２抵抗素子と、
   カレントコンベアの出力ｚと接続されている出力電圧ラインと
   を備えることを特徴とする増幅器。
2. 請求項１記載の増幅器において、該増幅器はさらに、
   非反転入力及び出力を有する第１入力バッファであって、第２入力電圧ラインが非反転入力と接続され、出力が第１抵抗素子を介してカレントコンベアの入力ｘと接続され、且つ第１電圧利得を有する第１入力バッファと、
   非反転入力及び出力を有する第２入力バッファであって、第１入力電圧ラインが非反転入力と接続され、出力がカレントコンベアの入力ｙと接続され、且つ第２電圧利得を有する第２入力バッファと
   を備えていることを特徴とする増幅器。
3. 請求項２記載の増幅器において、第１電圧利得が第２電圧利得と等しいことを特徴とする増幅器。

Images