JP2010212417A - 固体撮像素子、撮像装置、固体撮像素子の駆動方法 - Google Patents

Abstract

【課題】光電変換された電荷の電荷蓄積部への電荷注入効率を高めることが可能な固体撮像素子を提供する。
【解決手段】半導体基板内に形成された光電変換部３を含む画素部１００を複数有する固体撮像素子１０であって、半導体基板上方に設けられ、光電変換部３の一部の上方に開口が形成された遮光膜Ｗを備え、画素部１００は、光電変換部３で発生した電荷を蓄積するためのフローティングゲートＦＧを半導体基板とコントロールゲートＣＧとの間に有する不揮発性メモリトランジスタＭＴを有し、不揮発性メモリトランジスタＭＴのフローティングゲートＦＧ及びチャネル領域６は遮光膜Ｗによって覆われており、光電変換部３が、不揮発性メモリトランジスタＭＴのチャネル領域６の下まで延在している。
【選択図】図３

Description

本発明は、固体撮像素子、撮像装置、固体撮像素子の駆動方法に関する。

従来、光電変換によって発生した電荷をフローティングゲート等の電荷蓄積部を有する不揮発性ＭＯＳメモリトランジスタによって記録し、該電荷に応じた信号を読み出すことを特徴とする固体撮像素子が提案されている（特許文献１，２参照）。

特許文献１に記載の固体撮像素子は、小型化を図るために、不揮発性メモリトランジスタの電荷蓄積層直下の基板領域を光電変換領域としている。この構成では、光電変換領域に光を入射させるために、基板上に不揮発性メモリトランジスタの領域に対応した開口を持つ遮光膜を設け、不揮発性メモリトランジスタのゲート電極及びフローティングゲートを光透過性のある材料にしている。この構成では、ゲート電極が特に短波長光（例えば青色光）の進入を著しく阻害し、逆に長波長光（例えば赤色光）は透過するために感度に寄与するといった色再現（ホワイトバランス）上のアンバランスを引き起こしてしまう。また、入射光の角度によってゲート電極におけるケラレ量が大きく変化し、輝度及び色シェーディングの原因ともなる。また、信号の読み出し時にはメカニカルシャッタによって不揮発性メモリトランジスタへの光の進入を防止する必要があり、カメラに搭載したときのコストが高くなる。

これに対し、特許文献２に記載の固体撮像素子は、不揮発性メモリトランジスタの横に光電変換領域が形成され、この光電変換領域上方に遮光膜開口が設けられている。この構成によれば、入射光が光電変換領域に直接進入することができるため、色再現上のアンバランスの発生や輝度及び色シェーディングの発生といった問題は解決することができる。また、不揮発性メモリトランジスタは遮光されているため、メカニカルシャッタが不要となり、カメラに搭載したときのコストを抑えることができる。

特開２００１−８５６６０号公報 特開２００２−２８０５３７号公報

このように、特許文献２に記載の固体撮像素子は、特許文献１に記載の固体撮像素子よりも優れた点が多いため、実用性は高い。特許文献２に記載のような固体撮像素子では、一般的なＭＯＳイメージセンサと同等の量の電荷を光電変換素子で発生させることができるため、この電荷をいかに効率良くフローティングゲートに注入するかが求められる。

本発明は、上記事情に鑑みてなされたものであり、光電変換された電荷の電荷蓄積部への電荷注入効率を高めることが可能な固体撮像素子、その駆動方法、及び撮像装置を提供することを目的とする。

本発明の固体撮像素子は、半導体基板内に形成された光電変換部を含む画素部を複数有する固体撮像素子であって、前記半導体基板上方に設けられ、前記光電変換部の一部の上方に開口が形成された遮光膜を備え、前記画素部は、前記光電変換部で発生した電荷を蓄積するための電荷蓄積部を前記半導体基板とゲート電極との間に有するトランジスタを有し、前記トランジスタの前記電荷蓄積部及びチャネル領域は前記遮光膜によって覆われており、前記光電変換部が、前記トランジスタのチャネル領域の下まで延在している。

本発明の撮像装置は、前記固体撮像素子を備える。

本発明の固体撮像素子の駆動方法は、前記トランジスタを駆動して前記電荷蓄積部に前記電荷を注入する制御を行う電荷注入制御ステップと、前記トランジスタの閾値電圧変化を信号として読み出す制御を行う信号読み出し制御ステップとを備え、前記電荷注入制御ステップでは、前記電荷の注入時に前記トランジスタの前記ゲート電極に電圧を印加すると共に、前記トランジスタの前記ソース領域と前記ドレイン領域に前記ゲート電極に印加する電圧とは逆極性の電圧を印加する。

本発明によれば、光電変換された電荷の電荷蓄積部への電荷注入効率を高めることが可能な固体撮像素子、その駆動方法、及び撮像装置を提供することができる。

本発明の一実施形態を説明するための固体撮像素子の概略構成を示す平面模式図 図１に示す画素部の平面レイアウト例を示す平面模式図 図２に示す画素部のＡ−Ａ’線断面模式図 図２に示す画素部のＢ−Ｂ’線断面模式図 図２に示す画素部の等価回路図 図１に示す固体撮像素子の駆動方法を説明するためのタイミングチャート 図１に示す固体撮像素子１０の画素部の第一の変形例を示す平面模式図 図７に示すＡ−Ａ’線断面模式図 図７に示すＢ−Ｂ’線模式図 図１に示す固体撮像素子１０の第二の変形例を示す図 図１に示す固体撮像素子１０の第二の変形例を示す図

以下、本発明の一実施形態を説明するための固体撮像素子について図面を参照して説明する。この固体撮像素子は、デジタルカメラやデジタルビデオカメラ等の撮像装置や、携帯電話機や電子内視鏡等の撮像ユニットに搭載して用いられるものである。

図１は、本発明の一実施形態を説明するための固体撮像素子の概略構成を示す平面模式図である。図２は、図１に示す画素部の平面レイアウト例を示す平面模式図である。図３は、図２に示す画素部のＡ−Ａ’線断面模式図である。図４は、図２に示す画素部のＢ−Ｂ’線断面模式図である。図５は、図２に示す画素部の等価回路図である。

固体撮像素子１０は、同一平面上の行方向とこれに直交する列方向にアレイ状（ここでは正方格子状）に配列された複数の画素部１００を備える。

画素部１００は、Ｎ型シリコン基板１とこの上に形成されたＰウェル層２からなる半導体基板内に形成されたＮ型不純物層３を備える。Ｎ型不純物層３はＰウェル層２内に形成され、このＮ型不純物層３とＰウェル層２とのＰＮ接合により、光電変換部として機能するフォトダイオード（ＰＤ）が形成される。以下では、Ｎ型不純物層３のことを光電変換部３と言う。光電変換部３は、その表面に完全空乏化や暗電流抑制のためにＰ型不純物層５が形成された、所謂埋め込み型フォトダイオードとなっている。

図５に示すように、画素部１００には、光電変換部３の他、光電変換部３で発生した電荷を蓄積するための半導体基板上方に設けられた電荷蓄積部であるフローティングゲートＦＧを含む不揮発性メモリトランジスタＭＴと、光電変換部３に蓄積されている電荷をリセットドレインＲＤに排出するリセットトランジスタＲＴとが含まれる。

隣接する画素部１００同士は、ｐウェル層２内に形成された素子分離層４によって分離されている。素子分離法には、ＬＯＣＯＳ（Local Oxidation of Silicon）法、ＳＴＩ（Shallow Trench Isolation）法、及び高濃度不純物イオン注入による方法等が適用できる。

不揮発性メモリトランジスタＭＴは、光電変換部３の隣に離間して設けられたＮ型不純物からなるソース領域Ｓと、光電変換部３の隣に離間して設けられたＮ型不純物からなるドレイン領域Ｄと、ソース領域Ｓとドレイン領域Ｄとの間に形成されたＰ型不純物からなるチャネル領域６と、ソース領域Ｓとドレイン領域Ｄとの間の半導体基板上方に酸化膜７を介して設けられた電気的に浮遊したフローティングゲートＦＧと、フローティングゲートＦＧの上方に絶縁膜１４を介して設けられたコントロールゲートＣＧ（ゲート電極）とを備えたＭＯＳトランジスタ構造となっている。チャネル領域６は、コントロールゲートＣＧに印加される電圧が所定値のときにキャリアが流れる領域である。ここでは、ソース領域Ｓとドレイン領域Ｄとで挟まれた領域にＰ型不純物を注入してチャネル領域６を形成しているが、ここをｐウェル層２のままとしても良い。

コントロールゲートＣＧを構成する導電性材料は、例えばポリシリコンを用いることができる。リン（Ｐ）、砒素（Ａｓ）、ボロン（Ｂ）を高濃度にドープしたドープドポリシコンでも良い。あるいは、チタン（Ｔｉ）やタングステン（Ｗ）等の各種金属とシリコンを組み合わせたシリサイド（Silicide）やサリサイド（Self-alingn Silicide）でも良い。フローティングゲートＦＧを構成する導電性材料は、コントロールゲートＣＧと同じものを用いることができる。

図２のレイアウト例では、ソース領域Ｓとドレイン領域Ｄが行方向に並べて配置されており、これらの間を、フローティングゲートＦＧ及びコントロールゲートＣＧが列方向に延びるように細長く形成されている。コントロールゲートＣＧは、行方向に延びるアルミ配線であるゲート制御線ＣＧＬの下方まで延びており、ここで、アルミニウム等で形成されたコンタクト部ＣＧａによりゲート制御線ＣＧＬと接続されている。ゲート制御線ＣＧＬは、行方向に並ぶ画素部１００からなるライン毎に設けられている。各ラインのゲート制御線ＣＧＬは制御部４０に接続されており、ライン毎に独立に電圧を印加できるようになっている。

ドレイン領域Ｄ上方には、列方向に延びるアルミ配線である列信号線１２の一部が延びてきており、この一部とドレイン領域Ｄとがアルミニウム等で形成されたコンタクト部１２ａにより電気的に接続されている。列信号線１２は、列方向に並ぶ画素部１００からなる列毎に設けられており、後述する読み出し回路２０に接続されている。

ソース領域Ｓ上にはアルミニウム等で形成されたコンタクト部１３ａが形成され、コンタクト部１３ａには配線１３が接続されている。配線１３は、列信号線１２の下を通過して列信号線１２の左隣のアルミ配線であるソース線１０の下まで延びている。配線１３とソース線１０はアルミニウム等で形成されたコンタクト部１０ａにより電気的に接続されている。ソース線１０は、列方向に並ぶ画素部１００からなる列毎に設けられており、所定の電位（例えば接地電位）に接続されている。

リセットトランジスタＲＴは、ソース領域として機能する光電変換部３と、光電変換部３の隣に離間して設けられたＮ型不純物からなるドレイン領域ＲＤと、光電変換部３とドレイン領域ＲＤとの間の半導体基板上方に酸化膜７を介して設けられたリセットゲートＲＧとを備えたＭＯＳトランジスタ構造となっている。

図２のレイアウト例では、リセットゲートＲＧは、行方向に延びるアルミ配線であるリセット制御線ＲＬの下方まで延びており、ここで、アルミニウム等で形成されたコンタクト部ＲＧａによりリセット制御線ＲＬと接続されている。リセット制御線ＲＬは、行方向に並ぶ画素部１００からなるライン毎に設けられている。各ラインのリセット制御線ＲＬは制御部４０に接続されており、ライン毎に独立に電圧を印加できるようになっている。制御部４０からリセット制御線ＲＬを介してリセットパルスが印加されることで、リセットトランジスタＲＴはオンし、光電変換部３に蓄積されている電荷がリセットトランジスタＲＴのドレインＲＤへと排出される構成となっている。

ドレイン領域ＲＤ上方には、列方向に延びるアルミ配線であるリセット電源線１１の一部が延びてきており、この一部とドレイン領域ＲＤとがアルミニウム等で形成されたコンタクト部１１ａにより電気的に接続されている。リセット電源線１１は、列方向に並ぶ画素部１００からなる列毎に設けられており、所定の電源電圧に接続されている。

なお、リセットトランジスタＲＴや不揮発性メモリトランジスタＭＴの配置は、図２に示したものに限らず、スペースに応じて適当に配置すれば良い。

図１に戻り、固体撮像素子１０は、不揮発性メモリトランジスタＭＴの制御を行う制御部４０と、不揮発性メモリトランジスタＭＴの閾値電圧を検出する読み出し回路２０と、読み出し回路２０で検出された１ライン分の閾値電圧を撮像信号として信号線７０に順次読み出す制御を行う水平シフトレジスタ５０と、信号線７０に接続された出力アンプ６０とを備える。

読み出し回路２０は、列方向に並ぶ画素部１００で構成される各列に対応して設けられており、対応する列の各画素部１００の不揮発性メモリトランジスタＭＴのドレイン領域Ｄに列信号線１２を介して接続されている。また、読み出し回路２０は制御部４０にも接続されている。

読み出し回路２０は、図１（ｂ）に示すように、読み出し制御部２０ａと、センスアンプ２０ｂと、プリチャージ回路２０ｃと、ランプアップ回路２０ｄと、トランジスタ２０ｅ，２０ｆとを備えた構成となっている。

読み出し制御部２０ａは、画素部１００から撮像信号を読み出す際、トランジスタ２０ｆをオンしてプリチャージ回路２０ｃから画素部１００の不揮発性メモリトランジスタＭＴのドレイン領域Ｄに列信号線１２を介してドレイン電圧を供給する（プリチャージ）。次に、トランジスタ２０ｅをオンして画素部１００の不揮発性メモリトランジスタＭＴのドレイン領域Ｄとセンスアンプ２０ｂを導通させる。

センスアンプ２０ｂは、画素部１００のドレイン領域Ｄの電圧を監視し、この電圧が変化したことを検出し、ランプアップ回路２０ｄにその旨を通知する。例えば、プリチャージ回路２０ｃによってプリチャージされたドレイン電圧が降下したことを検出しセンスアンプ出力を反転させる。

ランプアップ回路２０ｄは、Ｎ−ｂｉｔカウンタ（例えばＮ＝８〜１２）を内蔵しており、制御部４０を介して画素部１００のコントロールゲートＣＧに漸増または漸減するランプ波形電圧を供給すると共に、ランプ波形電圧の値に対応するカウント値（Ｎ個の１、０の組み合わせ）を出力する。

コントロールゲートＣＧの電圧が不揮発性メモリトランジスタＭＴの閾値電圧を越えると不揮発性メモリトランジスタＭＴが導通し、このとき、プリチャージされていた列信号線１２の電位が降下する。これがセンスアンプ２０ｂによって検出されて反転信号が出力される。ランプアップ回路２０ｄは、この反転信号を受けた時点におけるランプ波形電圧の値に対応するカウント値を保持（ラッチ）する。これにより、デジタル値（１，０の組み合わせ）として閾値電圧の変化（撮像信号）を読み出すことができる。

水平シフトレジスタ５０により１つの水平選択トランジスタ３０が選択されると、その水平選択トランジスタ３０に接続されたランプアップ回路２０ｄで保持されているカウンタ値が信号線７０に出力され、これが撮像信号として出力アンプ６０から出力される。

なお、読み出し回路２０による不揮発性メモリトランジスタＭＴの閾値電圧の変化を読み出す方法としては上述したものに限らない。例えば、コントロールゲートＣＧとドレイン領域Ｄに一定の電圧を印加した場合の不揮発性メモリトランジスタＭＴのドレイン電流を撮像信号として読み出しても良い。

制御部４０は、不揮発性メモリトランジスタＭＴを制御し、光電変換部３で発生した電荷をフローティングゲートＦＧに注入して蓄積させる駆動を行う。不揮発性メモリトランジスタＭＴでは、コントロールゲートＣＧに書き込みパルスが印加されることで、ファウラ−ノルドハイム（Ｆ−Ｎ）トンネル電流を用いて電荷を注入するＦＮトンネル注入、ダイレクトトンネル注入等により、光電変換部３で発生した電荷がフローティングゲートＦＧに注入されて蓄積されるようになっている。

また、制御部４０は、上述した方法で不揮発性メモリトランジスタＭＴ及び読み出し回路２０を制御して、フローティングゲートＦＧに蓄積された電荷に応じた撮像信号を読み出す駆動を行う。

また、制御部４０は、各画素部１００の露光期間（１つの画像データを生成するための撮像信号を得るために光電変換部３を露光する期間）の開始直前までに光電変換部３で発生して蓄積された電荷を外部に排出して光電変換部３を空の状態にするリセット駆動と、フローティングゲートＦＧに蓄積された電荷を半導体基板に排出して消去する電荷消去駆動も行う。

各種配線の位置関係は、ゲート制御線ＣＧＬ、リセット制御線ＲＬ、及び配線１３よりも、ソース線１０、リセット電源線１１、及び列信号線１２の方が上層に形成されたものとなっている。

画素部１００は、例えばタングステン等で構成された遮光膜Ｗによって、光電変換部３の一部以外の領域に光が入射しない構造になっている。図２及び図３に示したように、半導体基板上方（ソース線１０、リセット電源線１１、及び列信号線１２よりも上）には光電変換部３の一部の上方に開口ＷＨが形成された遮光膜Ｗが形成されている。

固体撮像素子１０では、フローティングゲートＦＧへの電荷注入効率向上を目的として、図２及び図３に示したように、光電変換部３が、遮光膜Ｗの開口ＷＨの下方だけでなく、不揮発性メモリトランジスタＭＴのチャネル領域６の下まで延在している点を最大の特徴としている。

図３に示すように、光電変換部３は、開口ＷＨ下方に形成された本体部３ａと、そこからチャネル領域６の下まで延びる延在部３ｂとで構成されている。なお、図面上では本体部３ａと延在部３ｂとに境界線（破線）を記してあるが、これは説明のためであり、実際にはこのような境界は存在しない。

本体部３ａは、光を受光するために開口ＷＨの下方に形成した部分である。延在部３ｂは、ｐウェル層２内部で不揮発性メモリトランジスタＭＴのチャネル領域６の下まで本体部３ａから延在させた部分である。延在部３ｂは、平面視においては、本体部３ａのソース領域Ｓとドレイン領域Ｄの間の領域に対向する位置から、該領域に向かって列方向に延びて形成されている。即ち、平面視において不揮発性メモリトランジスタＭＴやリセットトランジスタＲＴの形成される領域においては、不揮発性メモリトランジスタＭＴのチャネル領域６の下にのみ光電変換部３が存在するように、光電変換部３を形成した構成となっている。

チャネル領域６は、コントロールゲートＣＧ及びフローティングゲートＦＧの直下にあるため、このチャネル領域６の下（好ましくはチャネル領域６と平面視で重なる範囲の全て）まで光電変換部３を延在させることで、光電変換部３の電荷をＦＮトンネル注入或いはダイレクトトンネル注入によってフローティングゲートＦＧに注入する場合に、コントロールゲートＣＧに印加した電圧（ＣＧ電圧）によってほぼ垂直方向に光電変換部３からフローティングゲートＦＧに電界を加えることができる。これにより、光電変換部３の電荷がコントロールゲートＣＧの方向に向かって加速されやすくなり、従来技術に比べ、同じトンネル電流を得るのにより低いＣＧ電圧でトンネリングを起こさせることができる。従来技術では、光電変換部の一部がコントロールゲートやフローティングゲートの下まで延在している構成となっているが、トランジスタのチャネル領域を確保するために、光電変換部とコントロールゲートとの重なり部分を大きくすることが難しい。この結果、光電変換部からコントロールゲートとフローティングゲートを見た場合、コントロールゲートに印加した電圧の方向（電界）が斜め方向になり、効率的なトンネル電流の発生が阻害される恐れがある。これに対し、固体撮像素子１０では、チャネル領域６を確保しつつ、このチャネル領域６の下に光電変換部３を延在させているため、光電変換部３とコントロールゲートＣＧとの重なり部分の大きさには制限がなくなり、電界方向をほぼ垂直にすることができ、効率的にトンネル電流を発生させることができる。

光電変換部３は、イオン注入の際のマスクパターンの制御によって基板表面に平行な方向の長さを制御することでき、イオン注入エネルギの制御によって基板表面に垂直な方向の長さを制御することできる。このようにすることで、本体部３ａと延在部３ｂからなる光電変換部３を形成することが可能である。

次に、以上のように構成された固体撮像素子の駆動方法を説明する。

図６は、図１に示す固体撮像素子の駆動方法を説明するためのタイミングチャートである。図６では、任意のラインの画素部１００内の各部に供給される電圧変化を時間と共に示してある。

固体撮像素子１０では、撮影指示を受けると、これをスタートトリガとして、制御部４０が、全ての画素部１００のリセットトランジスタＲＴのリセットゲートＲＧにリセットパルスを供給する。これにより、光電変換部３に蓄積されていた不要電荷がリセットトランジスタＲＴのドレインＲＤへと排出され、全ての画素部１００で露光期間（電荷蓄積期間）が開始される。

露光期間終了後、制御部４０は、全ての画素部１００のコントロールゲートＣＧに書き込み電圧Ｖｐを供給して、露光期間中に光電変換部３で発生した電荷をフローティングゲートＦＧに注入する。光電変換部３に蓄積された電荷は、本体部３ａから延在部３ｂに移動し、この延在部３ｂからチャネル領域６を介してフローティングゲートＦＧへと注入される。なお、書き込み電圧の供給は、露光期間の終了と同時に開始する方法と、露光期間の開始と同時に開始し、露光期間の終了と同時に終了する方法のどちらを採用しても良い。

制御部４０は、書き込み電圧Ｖｐの印加と同時に、全ての画素部１００の不揮発性メモリトランジスタＭＴのソース領域Ｓとドレイン領域Ｄに書き込み電圧Ｖｐとは逆極性の電圧も印加する。これにより、光電変換部３からフローティングゲートＦＧへの電荷注入期間中において、ソース領域Ｓとドレイン領域ＤからフローティングゲートＦＧへの電荷の注入が抑制される。なお、このソース領域Ｓとドレイン領域Ｄへの電圧印加は必須ではない。この電圧印加を行う場合には、ソース線１０と列信号線１２に電圧を印加する回路（列信号線１２に電圧を印加する回路はプリチャージ回路２０ｃを用いても良い）を設けるか、制御部４０からこの電圧を印加できるようにしておくかすれば良い。

フローティングゲートＦＧへの電荷注入終了後、制御部４０は、１ライン目の各画素部１００のフローティングゲートＦＧのドレイン電位をＶｒに設定（プリチャージ）し、１ライン目の各画素部１００のコントロールゲートＣＧへのランプ波形電圧（読み出し電圧Ｖｒｅａｄ）の印加を開始する。そして、１ライン目の不揮発性メモリトランジスタＭＴのドレイン電位が降下した時点でのランプ波形電圧の値に対応するカウント値が各読み出し回路２０内で保持され、このカウント値が撮像信号として出力アンプ６０から出力される。制御部４０は、２ライン目以降にも同様の駆動を行って、全てのラインのフローティングゲートＦＧに蓄積されていた電荷に応じた撮像信号を出力させる。

全ラインから撮像信号を出力させた後、制御部４０は、全ての画素部１００のコントロールゲートＣＧに負極性の消去電圧−Ｖｅを印加し、半導体基板に正極性の電圧Ｖｃｃを印加する。これによりフローティングゲートＦＧに蓄積されていた電荷は、半導体基板に引き抜かれて消去される。また、制御部４０は、消去電圧−Ｖｅの印加と同時に、全ての画素部１００の不揮発性メモリトランジスタＭＴのソース領域Ｓとドレイン領域Ｄに消去電圧−Ｖｅとは逆極性の電圧も印加する。これにより、フローティングゲートＦＧから半導体基板への電荷の引き抜きが促進される。なお、このソース領域Ｓとドレイン領域Ｄへの電圧印加も必須ではない。この電圧印加を行う場合には、ソース線１０と列信号線１２に電圧を印加する回路（列信号線１２に電圧を印加する回路はプリチャージ回路２０ｃを用いても良い）を設けるか、制御部４０からこの電圧を印加できるようにしておくかすれば良い。

フローティングゲートＦＧの電荷を消去した後、制御部４０は、１ライン目の各画素部１００のフローティングゲートＦＧのドレイン電位をＶｒに設定（プリチャージ）し、１ライン目の各画素部１００のコントロールゲートＣＧへのランプ波形電圧（読み出し電圧Ｖｒｅａｄ）の印加を開始する。そして、１ライン目の不揮発性メモリトランジスタＭＴのドレイン電位が降下した時点でのランプ波形電圧の値に対応するカウント値が各読み出し回路２０内で保持され、このカウント値が撮像信号として出力アンプ６０から出力される。制御部４０は、２ライン目以降にも同様の駆動を行って、全てのラインのフローティングゲートＦＧに蓄積されていた電荷に応じた撮像信号を出力させる。これにより、先の露光期間で得た撮像信号の黒レベルを得ることもできる。

以上のように、固体撮像素子１０によれば、光電変換部３が不揮発性メモリトランジスタＭＴのチャネル領域６の下まで延在しているため、フローティングゲートＦＧへの電荷注入効率を向上させることができる。この結果、感度向上等の効果を得ることができる。

また、固体撮像素子１０によれば、各画素部１００にリセットトランジスタＲＴが設けられているため、このリセットトランジスタＲＴを用いることで、電子シャッタを実現することができる。この結果、メカシャッタレスグローバルシャッタ機能を有した固体撮像素子を実現することができる。また、固体撮像素子１０は、特許文献１，２の構成のように、フローティングゲートＦＧへの電荷注入と撮像信号の読み出しとを複数のトランジスタで行うのではなく、１つの不揮発性メモリトランジスタＭＴで行っている。つまり、メカシャッタレスグローバルシャッタ機能を有した固体撮像素子を、各画素部１００にリセットトランジスタＲＴと不揮発性メモリトランジスタＭＴの２つのトランジスタを設けるだけで実現することができる。特許文献１，２に記載の構成にリセットトランジスタを追加する構成と比較すると、トランジスタ数を減らすことができ、画素微細化が容易になると共に、コスト削減が可能となる。

また、固体撮像素子１０によれば、不揮発性メモリトランジスタＭＴの機能を２つのトランジスタで実現する特許文献２の構成と比較すると、フローティングゲートＦＧの面積を小さくすることができる。このため、フローティングゲートＦＧへの注入電荷量に対する不揮発性メモリトランジスタＭＴの閾値電圧変化を大きくすることができ、高い光電変換効率を得ることができる。

また、固体撮像素子１０では、光電変換部３と不揮発性メモリトランジスタＭＴとを完全に独立して形成している。特許文献２の構成のように、不揮発性メモリトランジスタＭＴのソース領域を光電変換部３と兼用する構成であっても良いが、不揮発性メモリトランジスタＭＴを光電変換部３とは独立した構成とすることで、撮像信号の読み出し期間中に、不揮発性メモリトランジスタＭＴのソース領域Ｓ及びドレイン領域Ｄに電荷注入抑制のための電圧を印加することが可能となり、ノイズを抑制してＳＮ比を向上させることができる。また、フローティングゲートＦＧから電荷を消去する際に、ソース領域Ｓ及びドレイン領域Ｄに消去促進のための電圧を印加することもできるため、フローティングゲートＦＧに前の露光の電荷が残留するのを効果的に防ぐことができる。

以下、固体撮像素子１０の変形例について説明する。

（第一の変形例）
図７は、図１に示す固体撮像素子１０の画素部の第一の変形例を示す平面模式図である。図８は、図７に示すＡ−Ａ’線断面模式図である。図９は、図７に示すＢ−Ｂ’線模式図である。

図１の固体撮像素子１０では、平面視において不揮発性メモリトランジスタＭＴやリセットトランジスタＲＴが配置される領域のうち、不揮発性メモリトランジスタＭＴのチャネル領域６の下方にのみ光電変換部３が存在するように、光電変換部３の一部を延在させているのに対し、第一の変形例の固体撮像素子では、平面視においてソース領域Ｓ及びドレイン領域ＤやリセットドレインＲＤの下方にも光電変換部３が存在するように、光電変換部３を延在させている点が異なる。

このような構成であっても、フローティングゲートＦＧへの電荷注入効率を向上させることができる。

（第二の変形例）
第二の変形例の固体撮像素子の平面模式図は図２に示したものと同じであるため、これを援用する。図１０は、図１に示す固体撮像素子１０の第二の変形例を示す図であり、図２のＡ−Ａ’線断面模式図である。図１１は、図１に示す固体撮像素子１０の第二の変形例を示す図であり、図２のＢ−Ｂ’線断面模式図である。なお、図１０において図３と同じ構成には同一符号を付し、図１１において図４と同じ構成には同一符号を付してある。

第二の変形例の固体撮像素子は、光電変換部３が、開口ＷＨの下方からチャネル領域６の下まで延在すると共に、チャネル領域６の下でそこからチャネル領域６に近づくように形成した構成となっている。図１０，図１１に示すように、光電変換部３は、本体部３ａと、本体部３ａの下端部から半導体基板表面に平行な方向にチャネル領域６の下まで延びた延在部３ｂと、延在部３ｂの先端部からチャネル領域６に向かって基板に垂直な方向に延びた延在部３ｃとから構成されている。なお、図面上では延在部３ｂと延在部３ｃとに境界線（破線）を記してあるが、これは説明のためであり、実際にはこのような境界は存在しない。

この構成によれば、光電変換部３のチャネル領域６との重なり部分がフローティングゲートＦＧにより近い位置に来るため、電荷をより効率的に注入することが可能となる。

なお、以上の説明では、不揮発性メモリトランジスタＭＴとしてフローティングゲートＦＧを有するＭＯＳトランジスタを例にしたが、不揮発性メモリトランジスタＭＴにはＭＯＳ構造以外の構造も採用することができる。例えば、フローティングゲートＦＧを窒化膜にし、コントロールゲートＣＧを該窒化膜上に直接形成したＭＮＯＳ型のトランジスタ構造や、フローティングゲートＦＧを窒化膜にしたＭＯＮＯＳ型のトランジスタ構造であっても良い。いずれの場合も、窒化膜が電荷を蓄積する電荷蓄積部として機能する。

また、以上の説明では、取り扱い電荷（信号として取り出す電荷）が電子の場合を想定しているが、取り扱い電荷が正孔の場合でも考え方は一緒である。取り扱い電荷が正孔の場合には、図面においてＮ型領域とＰ型領域を入れ替え、各部に印加する電圧の極性を逆にすれば良い。

以上説明したように、本明細書には以下の事項が開示されている。

開示された固体撮像素子は、半導体基板内に形成された光電変換部を含む画素部を複数有する固体撮像素子であって、前記半導体基板上方に設けられ、前記光電変換部の一部の上方に開口が形成された遮光膜を備え、前記画素部は、前記光電変換部で発生した電荷を蓄積するための電荷蓄積部を前記半導体基板とゲート電極との間に有するトランジスタを有し、前記トランジスタの前記電荷蓄積部及びチャネル領域は前記遮光膜によって覆われており、前記光電変換部が、前記トランジスタのチャネル領域の下まで延在している。

この構成により、トランジスタのチャネル領域の下に光電変換部が存在することになるため、遮光膜開口から入った光に応じて光電変換部で発生した電荷を、光電変換部のチャネル領域との重なり部分からチャネル領域を介して電荷蓄積部へと効率的に注入することができる。

開示された固体撮像素子は、前記光電変換部が、前記チャネル領域の下でそこから前記チャネル領域に近づくように形成されている。

この構成により、チャネル領域との重なり部分が電荷蓄積部に近い位置に来るため、電荷をより効率的に注入することが可能となる。

開示された固体撮像素子は、前記画素部が、前記光電変換部に蓄積されている電荷をドレインに排出するリセットトランジスタを備える。

この構成により、メカニカルシャッタなしでも光電変換部の露光時間を制御することができる。また、画素部に含まれるトランジスタ数を最低で２つにすることができ、画素部の微細化が容易となる。

開示された固体撮像素子は、前記トランジスタのソース領域及びドレイン領域が、前記光電変換部とは独立して形成されている。

この構成により、光電変換部とトランジスタが完全に独立しているため、例えば光照射がない状態で電荷蓄積部から電荷に応じた信号を読み出す場合でも、光電変換部から不要な電荷が注入されてしまうのを防ぐことができる。

開示された固体撮像素子は、前記光電変換部が、前記トランジスタが形成される領域のうち前記ソース領域と前記ドレイン領域の間の前記チャネル領域の下にのみ存在するように形成されている。

この構成により、電荷の注入効率を向上させることができる。

開示された固体撮像素子は、前記トランジスタを駆動して前記電荷蓄積部に前記電荷を注入する制御を行う電荷注入制御手段と、前記トランジスタの閾値電圧変化を信号として読み出す制御を行う信号読み出し制御手段とを備える。

この構成により、電荷の注入と信号の読み出しを別々のトランジスタにしている従来構成と比較してトランジスタ数を減らすことができ、画素微細化が容易となる。また、電荷蓄積部の面積も小さくなるため、注入電荷量に対する閾値電圧変化を大きくすることができる。

開示された固体撮像素子は、前記トランジスタを駆動して前記電荷蓄積部に前記電荷を注入する制御を行う電荷注入制御手段と、前記トランジスタの閾値電圧変化を信号として読み出す制御を行う信号読み出し制御手段とを備え、前記電荷注入制御手段が、前記電荷の注入時に前記トランジスタの前記ゲート電極に電圧を印加すると共に、前記トランジスタの前記ソース領域と前記ドレイン領域に前記ゲート電極に印加する電圧とは逆極性の電圧を印加する。

この構成により、電荷の注入時にソース領域とドレイン領域から電荷蓄積部に電荷が注入されてしまうのを抑制することができ、ノイズを減らすことができる。

開示された固体撮像素子は、前記電荷蓄積部に蓄積された電荷を前記半導体基板に引き抜いてこれを消去する電荷消去手段を備え、前記電荷消去手段は、前記電荷の引き抜き時、前記トランジスタの前記ゲート電極に電圧を印加すると共に、前記トランジスタの前記ソース領域と前記ドレイン領域に前記ゲート電極に印加する電圧とは逆極性の電圧を印加する。

この構成により、電荷の引き抜きが促進されるため、高速に電荷を消去することができる。また、電荷が残留するのを防ぐことができる。

開示された撮像装置は、前記固体撮像素子を備える。

開示された固体撮像素子の駆動方法は、前記トランジスタを駆動して前記電荷蓄積部に前記電荷を注入する制御を行う電荷注入制御ステップと、前記トランジスタの閾値電圧変化を信号として読み出す制御を行う信号読み出し制御ステップとを備え、前記電荷注入制御ステップでは、前記電荷の注入時に前記トランジスタの前記ゲート電極に電圧を印加すると共に、前記トランジスタの前記ソース領域と前記ドレイン領域に前記ゲート電極に印加する電圧とは逆極性の電圧を印加する。

開示された固体撮像素子の駆動方法は、前記電荷蓄積部に蓄積された電荷を前記半導体基板に引き抜いてこれを消去する電荷消去ステップを備え、前記電荷消去ステップでは、前記電荷の引き抜き時、前記トランジスタの前記ゲート電極に電圧を印加すると共に、前記トランジスタの前記ソース領域と前記ドレイン領域に前記ゲート電極に印加する電圧とは逆極性の電圧を印加する。

３ 光電変換部
６ チャネル領域
１０ 固体撮像素子
１００ 画素部
ＭＴ 不揮発性メモリトランジスタ
ＦＧ フローティングゲート
ＣＧ コントロールゲート
Ｗ 遮光膜
ＷＨ 遮光膜開口

Claims (12)

1. 半導体基板内に形成された光電変換部を含む画素部を複数有する固体撮像素子であって、
   前記半導体基板上方に設けられ、前記光電変換部の一部の上方に開口が形成された遮光膜を備え、
   前記画素部は、前記光電変換部で発生した電荷を蓄積するための電荷蓄積部を前記半導体基板とゲート電極との間に有するトランジスタを有し、
   前記トランジスタの前記電荷蓄積部及びチャネル領域は前記遮光膜によって覆われており、
   前記光電変換部が、前記トランジスタのチャネル領域の下まで延在している固体撮像素子。
2. 請求項１記載の固体撮像素子であって、
   前記光電変換部が、前記チャネル領域の下でそこから前記チャネル領域に近づくように形成されている固体撮像素子。
3. 請求項１又は２記載の固体撮像素子であって、
   前記画素部が、前記光電変換部に蓄積されている電荷をドレインに排出するリセットトランジスタを備える固体撮像素子。
4. 請求項１〜３のいずれか１項記載の固体撮像素子であって、
   前記トランジスタのソース領域及びドレイン領域が、前記光電変換部とは独立して形成されている固体撮像素子。
5. 請求項４記載の固体撮像素子であって、
   前記光電変換部が、前記トランジスタが形成される領域のうち前記ソース領域と前記ドレイン領域の間の前記チャネル領域の下にのみ存在するように形成されている固体撮像素子。
6. 請求項１〜５のいずれか１項記載の固体撮像素子であって、
   前記トランジスタを駆動して前記電荷蓄積部に前記電荷を注入する制御を行う電荷注入制御手段と、
   前記トランジスタの閾値電圧変化を信号として読み出す制御を行う信号読み出し制御手段とを備える固体撮像素子。
7. 請求項４又は５記載の固体撮像素子であって、
   前記トランジスタを駆動して前記電荷蓄積部に前記電荷を注入する制御を行う電荷注入制御手段と、
   前記トランジスタの閾値電圧変化を信号として読み出す制御を行う信号読み出し制御手段とを備え、
   前記電荷注入制御手段が、前記電荷の注入時に前記トランジスタの前記ゲート電極に電圧を印加すると共に、前記トランジスタの前記ソース領域と前記ドレイン領域に前記ゲート電極に印加する電圧とは逆極性の電圧を印加する固体撮像素子。
8. 請求項４、５、又は７記載の固体撮像素子であって、
   前記電荷蓄積部に蓄積された電荷を前記半導体基板に引き抜いてこれを消去する電荷消去手段を備え、
   前記電荷消去手段は、前記電荷の引き抜き時、前記トランジスタの前記ゲート電極に電圧を印加すると共に、前記トランジスタの前記ソース領域と前記ドレイン領域に前記ゲート電極に印加する電圧とは逆極性の電圧を印加する固体撮像素子。
9. 請求項１〜８のいずれか１項記載の固体撮像素子を備える撮像装置。
10. 請求項４又は５記載の固体撮像素子の駆動方法であって、
    前記トランジスタを駆動して前記電荷蓄積部に前記電荷を注入する制御を行う電荷注入制御ステップと、
    前記トランジスタの閾値電圧変化を信号として読み出す制御を行う信号読み出し制御ステップとを備え、
    前記電荷注入制御ステップでは、前記電荷の注入時に前記トランジスタの前記ゲート電極に電圧を印加すると共に、前記トランジスタの前記ソース領域と前記ドレイン領域に前記ゲート電極に印加する電圧とは逆極性の電圧を印加する固体撮像素子の駆動方法。
11. 請求項１０記載の固体撮像素子の駆動方法であって、
    前記電荷蓄積部に蓄積された電荷を前記半導体基板に引き抜いてこれを消去する電荷消去ステップを備え、
    前記電荷消去ステップでは、前記電荷の引き抜き時、前記トランジスタの前記ゲート電極に電圧を印加すると共に、前記トランジスタの前記ソース領域と前記ドレイン領域に前記ゲート電極に印加する電圧とは逆極性の電圧を印加する固体撮像素子の駆動方法。
12. 請求項４又は５記載の固体撮像素子の駆動方法であって、
    前記電荷蓄積部に蓄積された電荷を前記半導体基板に引き抜いてこれを消去する電荷消去ステップを備え、
    前記電荷消去ステップでは、前記電荷の引き抜き時、前記トランジスタの前記ゲート電極に電圧を印加すると共に、前記トランジスタの前記ソース領域と前記ドレイン領域に前記ゲート電極に印加する電圧とは逆極性の電圧を印加する固体撮像素子の駆動方法。

Images