JP2010199529A - 薄膜トランジスタの製造方法 - Google Patents
薄膜トランジスタの製造方法 Download PDFInfo
- Publication number
- JP2010199529A JP2010199529A JP2009096692A JP2009096692A JP2010199529A JP 2010199529 A JP2010199529 A JP 2010199529A JP 2009096692 A JP2009096692 A JP 2009096692A JP 2009096692 A JP2009096692 A JP 2009096692A JP 2010199529 A JP2010199529 A JP 2010199529A
- Authority
- JP
- Japan
- Prior art keywords
- film
- silicon
- oxide film
- film transistor
- silicon oxide
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000010409 thin film Substances 0.000 title claims abstract description 62
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 45
- 238000000034 method Methods 0.000 title description 13
- 239000010408 film Substances 0.000 claims abstract description 320
- 238000005530 etching Methods 0.000 claims abstract description 16
- 239000004065 semiconductor Substances 0.000 claims description 36
- 239000000758 substrate Substances 0.000 claims description 24
- 238000009751 slip forming Methods 0.000 claims description 14
- QJGQUHMNIGDVPM-UHFFFAOYSA-N nitrogen group Chemical group [N] QJGQUHMNIGDVPM-UHFFFAOYSA-N 0.000 claims description 13
- 238000010521 absorption reaction Methods 0.000 claims description 10
- 229910052710 silicon Inorganic materials 0.000 abstract description 100
- 239000010703 silicon Substances 0.000 abstract description 100
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 abstract description 99
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 abstract description 59
- 229910052814 silicon oxide Inorganic materials 0.000 abstract description 58
- 239000000969 carrier Substances 0.000 abstract description 21
- 239000012535 impurity Substances 0.000 abstract description 18
- 229910052581 Si3N4 Inorganic materials 0.000 description 42
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 42
- 229910021424 microcrystalline silicon Inorganic materials 0.000 description 17
- 239000007789 gas Substances 0.000 description 16
- 150000002500 ions Chemical class 0.000 description 12
- 239000013078 crystal Substances 0.000 description 11
- 229910052751 metal Inorganic materials 0.000 description 9
- 239000002184 metal Substances 0.000 description 9
- 238000000623 plasma-assisted chemical vapour deposition Methods 0.000 description 9
- 229910001415 sodium ion Inorganic materials 0.000 description 8
- BLRPTPMANUNPDV-UHFFFAOYSA-N Silane Chemical compound [SiH4] BLRPTPMANUNPDV-UHFFFAOYSA-N 0.000 description 7
- 229910021417 amorphous silicon Inorganic materials 0.000 description 7
- 238000005268 plasma chemical vapour deposition Methods 0.000 description 7
- UFHFLCQGNIYNRP-UHFFFAOYSA-N Hydrogen Chemical compound [H][H] UFHFLCQGNIYNRP-UHFFFAOYSA-N 0.000 description 6
- 230000001678 irradiating effect Effects 0.000 description 6
- 229910002601 GaN Inorganic materials 0.000 description 5
- JMASRVWKEDWRBT-UHFFFAOYSA-N Gallium nitride Chemical compound [Ga]#N JMASRVWKEDWRBT-UHFFFAOYSA-N 0.000 description 5
- 239000001257 hydrogen Substances 0.000 description 5
- 229910052739 hydrogen Inorganic materials 0.000 description 5
- QGZKDVFQNNGYKY-UHFFFAOYSA-N Ammonia Chemical compound N QGZKDVFQNNGYKY-UHFFFAOYSA-N 0.000 description 4
- BOTDANWDWHJENH-UHFFFAOYSA-N Tetraethyl orthosilicate Chemical compound CCO[Si](OCC)(OCC)OCC BOTDANWDWHJENH-UHFFFAOYSA-N 0.000 description 4
- 239000011521 glass Substances 0.000 description 4
- 238000009616 inductively coupled plasma Methods 0.000 description 4
- 238000000206 photolithography Methods 0.000 description 4
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 4
- 229910052782 aluminium Inorganic materials 0.000 description 3
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 3
- 230000008859 change Effects 0.000 description 3
- 239000010936 titanium Substances 0.000 description 3
- GQPLMRYTRLFLPF-UHFFFAOYSA-N Nitrous Oxide Chemical compound [O-][N+]#N GQPLMRYTRLFLPF-UHFFFAOYSA-N 0.000 description 2
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 description 2
- 229910021529 ammonia Inorganic materials 0.000 description 2
- 230000015572 biosynthetic process Effects 0.000 description 2
- 230000007423 decrease Effects 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 239000011159 matrix material Substances 0.000 description 2
- 238000002161 passivation Methods 0.000 description 2
- 238000004544 sputter deposition Methods 0.000 description 2
- 229910052719 titanium Inorganic materials 0.000 description 2
- 229910018125 Al-Si Inorganic materials 0.000 description 1
- 229910018520 Al—Si Inorganic materials 0.000 description 1
- ZOKXTWBITQBERF-UHFFFAOYSA-N Molybdenum Chemical compound [Mo] ZOKXTWBITQBERF-UHFFFAOYSA-N 0.000 description 1
- XYFCBTPGUUZFHI-UHFFFAOYSA-N Phosphine Chemical compound P XYFCBTPGUUZFHI-UHFFFAOYSA-N 0.000 description 1
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 1
- 229910004298 SiO 2 Inorganic materials 0.000 description 1
- 229910045601 alloy Inorganic materials 0.000 description 1
- 239000000956 alloy Substances 0.000 description 1
- 238000000354 decomposition reaction Methods 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 238000009792 diffusion process Methods 0.000 description 1
- PZPGRFITIJYNEJ-UHFFFAOYSA-N disilane Chemical compound [SiH3][SiH3] PZPGRFITIJYNEJ-UHFFFAOYSA-N 0.000 description 1
- 229910052732 germanium Inorganic materials 0.000 description 1
- GNPVGFCGXDBREM-UHFFFAOYSA-N germanium atom Chemical compound [Ge] GNPVGFCGXDBREM-UHFFFAOYSA-N 0.000 description 1
- 230000006872 improvement Effects 0.000 description 1
- 239000004973 liquid crystal related substance Substances 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 230000008018 melting Effects 0.000 description 1
- 238000002844 melting Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 229910052750 molybdenum Inorganic materials 0.000 description 1
- 239000011733 molybdenum Substances 0.000 description 1
- 239000001272 nitrous oxide Substances 0.000 description 1
- 229910052698 phosphorus Inorganic materials 0.000 description 1
- 239000011574 phosphorus Substances 0.000 description 1
- 229920002120 photoresistant polymer Polymers 0.000 description 1
- 229910021426 porous silicon Inorganic materials 0.000 description 1
- 230000008569 process Effects 0.000 description 1
- 239000010453 quartz Substances 0.000 description 1
- 150000003376 silicon Chemical class 0.000 description 1
- 229910052715 tantalum Inorganic materials 0.000 description 1
- GUVRBAGPIYLISA-UHFFFAOYSA-N tantalum atom Chemical compound [Ta] GUVRBAGPIYLISA-UHFFFAOYSA-N 0.000 description 1
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 description 1
- 229910052721 tungsten Inorganic materials 0.000 description 1
- 239000010937 tungsten Substances 0.000 description 1
Images
Landscapes
- Thin Film Transistor (AREA)
- Recrystallisation Techniques (AREA)
Abstract
【課題】
信頼性試験中に、キャリアが界面準位にトラップされることによって生じる電気的特性の変動を抑制することができる薄膜トランジスタを提供する。
【解決手段】薄膜トランジスタのゲート絶縁膜５０に含まれる酸化シリコン膜４０、チャネル層６１となるシリコン膜６０、ソース／ドレイン層８１ａ、８１ｂを形成するときのエッチングストッパ層７１となる酸化シリコン膜７０を、大気に晒すことなく連続して成膜する。このように、酸化シリコン膜４０、シリコン膜６０および酸化シリコン膜７０を大気に晒すことなく連続して成膜するので、製造プロセス時にそれらの界面に付着する不純物が少なくなり、界面準位の密度が低くなる。このため、信頼性試験中に、キャリアが界面準位にトラップされることによって生じる固定電荷が少なくなる。
【選択図】図２
信頼性試験中に、キャリアが界面準位にトラップされることによって生じる電気的特性の変動を抑制することができる薄膜トランジスタを提供する。
【解決手段】薄膜トランジスタのゲート絶縁膜５０に含まれる酸化シリコン膜４０、チャネル層６１となるシリコン膜６０、ソース／ドレイン層８１ａ、８１ｂを形成するときのエッチングストッパ層７１となる酸化シリコン膜７０を、大気に晒すことなく連続して成膜する。このように、酸化シリコン膜４０、シリコン膜６０および酸化シリコン膜７０を大気に晒すことなく連続して成膜するので、製造プロセス時にそれらの界面に付着する不純物が少なくなり、界面準位の密度が低くなる。このため、信頼性試験中に、キャリアが界面準位にトラップされることによって生じる固定電荷が少なくなる。
【選択図】図２
Description
本発明は、薄膜トランジスタの製造方法に関し、特にボトムゲート型薄膜トランジスタの製造方法に関する。
薄膜トランジスタ（Thin Film Transistor：以下、「ＴＦＴ」という）は、アクティブマトリクス型液晶表示装置の画素形成部のスイッチング素子等として使用され、その電気的特性（特に閾値電圧）は、チャネル層である半導体膜と半導体膜の上面または下面に形成された絶縁膜との界面の固定電荷や、絶縁膜中の可動性イオンによって大きな影響を受ける。
界面の固定電荷は、製造工程において発生した結晶欠陥や付着した不純物に起因する界面準位にキャリアがトラップされて生じたものであり、ＴＦＴの電気的特性に影響を与える。このような製造工程において付着する不純物を少なくするため、ＴＦＴを清浄な雰囲気中で製造する必要がある。また、ナトリウムイオンはガラス基板に含まれる可動性イオンであるため、ＴＦＴをガラス基板上に形成する場合、ナトリウムイオンを絶縁膜中に拡散させないようにする必要がある。
ＴＦＴの半導体膜と半導体膜を挟む絶縁膜とを、大気に晒すことなく連続して成膜すれば、製造工程においてそれらの界面に付着する不純物を少なくすることができる。不純物が少なくなれば、界面準位の密度も低くなるので、界面準位にトラップされたキャリアによって生じる固定電荷がＴＦＴの電気的特性に及ぼす影響を最小限にとどめることができる。
特許文献１には、ボトムゲート型ＴＦＴにおいて、プラズマ化学気相成長（Plasma Enhanced Chemical Vapor Deposition：以下「ＰＥＣＶＤ」）法により、ゲート絶縁膜、チャネル層となるシリコン膜およびエッチングストッパ層となる絶縁膜を大気に晒すことなく連続して成膜することが開示されている。この場合、製造工程においてそれらの界面に付着する不純物を少なくすることができる。
しかし、特許文献１に記載のボトムゲート型ＴＦＴでは、ゲート絶縁膜とエッチングストッパ層となる絶縁膜はいずれも窒化シリコン（ＳｉＮX）膜である。このように窒化シリコン膜によって挟まれたシリコン膜の表面には、酸化シリコン膜（ＳｉＯ2）によって挟まれたシリコン膜の表面と比べて、格子不整合に起因するシリコンの未結合手（dangling bond）が多く存在する。これらの未結合手は界面準位になるので、シリコン膜と窒化シリコン膜との界面における界面準位の密度は、シリコン膜と酸化シリコン膜との界面におけるそれよりも高くなる。このような界面準位は、信頼性試験中にシリコン膜中のキャリア（電子や正孔）をトラップして固定電荷となり、ＴＦＴの電気的特性（特に閾値電圧）に大きな影響を与えるという問題がある。
また、シリコン膜にレーザ光を照射して、シリコン膜の結晶性を上げたい場合がある。しかし、シリコン膜によるレーザ光の吸収率が低い場合、レーザ光は、シリコン膜を透過し、下方に形成されたゲート電極に吸収されて、熱エネルギーに変換される。ゲート絶縁膜が窒化シリコン膜、または、窒化シリコン膜と酸化シリコン膜とからなる場合、ゲート電極で発生した熱は窒化シリコン膜に与えられ、窒化シリコン膜が加熱される。その結果、ＰＥＣＶＤ法によって形成された窒化シリコン膜中のシリコンの未結合手を終端していた水素が脱離し、シリコンの未結合手が増加する。このような窒化シリコン膜をゲート絶縁膜とするＴＦＴの信頼性試験を行なえば、窒化シリコン中のシリコンの未結合手は、チャネル層中のキャリアをトラップして固定電荷となり、ＴＦＴの電気的特性（特に閾値電圧）に大きな影響を与えるという問題もある。
そこで、本発明は、信頼性試験中に、キャリアが界面準位にトラップされることによって生じる電気的特性の変動を抑制することができる薄膜トランジスタを提供することを目的とする。
第１の発明は、絶縁性基板上に形成されたゲート電極と、
第１の酸化膜からなり、前記ゲート電極が形成された前記絶縁性基板を覆うように成膜されたゲート絶縁膜と、
半導体膜からなり、前記ゲート絶縁膜を介して前記ゲート電極の上方に形成されたチャネル層と、
前記チャネル層の上方に、前記チャネル層の両端部近傍とそれぞれ重なるように形成されたソース電極およびドレイン電極と、
前記チャネル層の両端部近傍と前記ソース電極およびドレインとをそれぞれ電気的に接続するソース層およびドレイン層と、
第２の酸化膜からなり、エッチングにより前記ソース層およびドレイン層を形成するときに前記チャネル層の表面を保護するエッチングストッパ層とを含む薄膜トランジスタの製造方法であって、
前記第１の酸化膜、前記半導体膜および前記第２の酸化膜を大気に晒すことなく連続して成膜することを特徴とする。
第１の酸化膜からなり、前記ゲート電極が形成された前記絶縁性基板を覆うように成膜されたゲート絶縁膜と、
半導体膜からなり、前記ゲート絶縁膜を介して前記ゲート電極の上方に形成されたチャネル層と、
前記チャネル層の上方に、前記チャネル層の両端部近傍とそれぞれ重なるように形成されたソース電極およびドレイン電極と、
前記チャネル層の両端部近傍と前記ソース電極およびドレインとをそれぞれ電気的に接続するソース層およびドレイン層と、
第２の酸化膜からなり、エッチングにより前記ソース層およびドレイン層を形成するときに前記チャネル層の表面を保護するエッチングストッパ層とを含む薄膜トランジスタの製造方法であって、
前記第１の酸化膜、前記半導体膜および前記第２の酸化膜を大気に晒すことなく連続して成膜することを特徴とする。
第２の発明は、第１の発明において、
ゲート絶縁膜は、窒素含有絶縁膜をさらに含み、
前記窒素含有絶縁膜を形成した後にその表面を大気に晒すことなく連続して前記第１の酸化膜を成膜することを特徴とする。
ゲート絶縁膜は、窒素含有絶縁膜をさらに含み、
前記窒素含有絶縁膜を形成した後にその表面を大気に晒すことなく連続して前記第１の酸化膜を成膜することを特徴とする。
第３の発明は、第１または第２の発明において、
前記半導体膜は、非晶質半導体膜、微結晶半導体膜および多結晶半導体膜のいずれかであることを特徴とする。
前記半導体膜は、非晶質半導体膜、微結晶半導体膜および多結晶半導体膜のいずれかであることを特徴とする。
第４の発明は、第２の発明において、
前記第２の酸化膜を形成後に、前記半導体膜による吸収率が５０％以上のレーザ光を前記第２の酸化膜の上方から前記半導体膜に照射して、前記半導体膜の結晶性を上げることを特徴とする。
前記第２の酸化膜を形成後に、前記半導体膜による吸収率が５０％以上のレーザ光を前記第２の酸化膜の上方から前記半導体膜に照射して、前記半導体膜の結晶性を上げることを特徴とする。
上記第１の発明によれば、薄膜トランジスタのチャネル層となる半導体膜を第１の酸化膜と第２の酸化膜とによって挟むように形成するので、半導体膜と第１の酸化膜との界面および半導体膜と第２の酸化膜との界面に形成され、格子不整合による未結合手に起因する界面準位の密度を低くすることができる。この結果、キャリアが界面準位にトラップされて生じる固定電荷が少なくなり、薄膜トランジスタの電気的特性（主に閾値電圧、以下同じ）の信頼性試験の前後における変動が抑制される。また、第１の酸化膜および半導体膜の表面を大気に晒すことなく、第１の酸化膜、半導体膜および第２の酸化膜を連続して成膜するので、製造工程においてそれらの界面に付着する不純物を減らすことができる。このような製造方法で製造された薄膜トランジスタでは、製造工程で界面に付着した不純物に起因する界面準位の密度を低くすることができるので、信頼性試験中にキャリアが界面準位にトラップされて生じる固定電荷がさらに少なくなり、電気的特性の変動が一層抑制される。
上記第２の発明によれば、ゲート絶縁膜は窒素含有絶縁膜を含む。絶縁性基板に含まれるナトリウムイオン等の可動性イオンが、第１の酸化膜中に拡散しないように、窒素含有絶縁膜によってブロックされ、可動イオンによる電気的特性の変動が抑制される。また、窒素含有絶縁膜を形成した後にその表面を大気に晒すことなく連続して第１の酸化膜を成膜するので、窒素含有絶縁膜の表面に付着する不純物を少なくなくすることができる。このため、窒素含有絶縁膜と第１の酸化膜との界面の不純物に起因する界面準位の密度を低くすることができる。そこで、このような製造方法で製造された薄膜トランジスタでは、信頼性試験中にキャリアが窒素含有絶縁膜と第１の酸化膜との界面に形成された界面準位にトラップされて生じる固定電荷が少なくなり、電気的特性の変動が抑制される。
上記第３の発明によれば、半導体膜の結晶状態にかかわらず、薄膜トランジスタでは、信頼性試験中にキャリアをトラップする界面準位が少なくなり、電気的特性の変動が抑制される。
上記第４の発明によれば、半導体膜による吸収率が５０％以上となる波長のレーザ光を照射するので、半導体膜を透過してゲート電極に達するレーザ光が減少する。この結果、ゲート電極で熱エネルギーに変換され、窒素含有絶縁膜に与えられる熱も減少するので、窒素含有絶縁膜中の未結合手を終端する水素が脱離しにくくなる。このように、信頼性試験中に、キャリアをトラップする、窒素含有絶縁膜中の未結合手が少ないので、薄膜トランジスタの電気的特性の変動が抑制される。
以下、本発明を適用した実施形態を図面に基づいて詳細に説明する。
＜１．第１の実施形態＞
＜１．１ 薄膜トランジスタの製造方法＞
図１〜図８は、本発明の第１の実施形態に係る薄膜トランジスタであるボトムゲート型薄膜トランジスタの各製造工程を示す断面図である。図１に示すように、まず、ガラス基板等の絶縁性基板１０上にモリブデン（Ｍｏ）、タングステン（Ｗ）、タンタル（Ｔａ）等のいずれかからなる金属膜をスパッタリング法によって成膜する。この金属膜の膜厚は、例えば１００〜５００ｎｍ程度である。次に、フォトリソグラフィ技術を用いて金属膜の上面に形成されたレジスト膜をパターニングして、所定の形状のレジストパターン（図示しない）を形成する。次に、レジストパターンをマスクとして金属膜をエッチングすることにより、ゲート電極２１を形成する。
＜１．１ 薄膜トランジスタの製造方法＞
図１〜図８は、本発明の第１の実施形態に係る薄膜トランジスタであるボトムゲート型薄膜トランジスタの各製造工程を示す断面図である。図１に示すように、まず、ガラス基板等の絶縁性基板１０上にモリブデン（Ｍｏ）、タングステン（Ｗ）、タンタル（Ｔａ）等のいずれかからなる金属膜をスパッタリング法によって成膜する。この金属膜の膜厚は、例えば１００〜５００ｎｍ程度である。次に、フォトリソグラフィ技術を用いて金属膜の上面に形成されたレジスト膜をパターニングして、所定の形状のレジストパターン（図示しない）を形成する。次に、レジストパターンをマスクとして金属膜をエッチングすることにより、ゲート電極２１を形成する。
そして、レジストパターンを剥離し、ゲート電極２１を含む絶縁性基板１０上に、ＰＥＣＶＤ法によって膜厚１００〜３００ｎｍの窒化シリコン膜３０を成膜する。なお、窒化シリコン膜３０を成膜するための原料ガスとして、モノシラン（ＳｉＨ4）とアンモニア（ＮＨ3）を含む混合ガスを使用する。
図２に示すように、窒化シリコン膜３０の上面に、ＰＥＣＶＤ法により、酸化シリコン膜４０、非晶質シリコンからなり、不純物を含まないシリコン膜６０、および、酸化シリコン膜７０をこの順で連続して成膜する。この場合、酸化シリコン膜４０、シリコン膜６０および酸化シリコン膜７０を順に成膜した積層膜は、プラズマＣＶＤ装置のチャンバに供給するガスの種類を切り換えるだけで、成膜された酸化シリコン膜４０の表面およびシリコン膜６０の表面を大気に晒すことなく成膜される。このため、製造工程において、酸化シリコン膜４０とシリコン膜６０との界面、および、シリコン膜６０と酸化シリコン膜７０との界面に付着する不純物を少なくすることができる。なお、窒化シリコン膜３０、酸化シリコン膜４０、シリコン膜６０および酸化シリコン膜７０を連続して形成してもよい。この場合、さらに窒化シリコン膜３０と酸化シリコン膜４０の界面に付着する不純物を少なくすることができる。
酸化シリコン膜４０を成膜するための原料ガスとしてテトラエチルオルソシリケート（Tetra Ethyl Ortho Silicate：以下「ＴＥＯＳ」という）ガス等が使用され、その膜厚は、例えば１００〜２００ｎｍである。この酸化シリコン膜４０は、窒化シリコン膜３０とともにゲート絶縁膜５０として機能する。シリコン膜６０を成膜するための原料ガスとしてモノシランまたはジシラン（Ｓｉ2Ｈ6）が使用され、その膜厚は、例えば３０〜１００ｎｍである。また、酸化シリコン膜７０を成膜するための原料ガスとしてＴＥＯＳガス等が使用され、その膜厚は、例えば５０〜１５０ｎｍである。この酸化シリコン膜７０は、後述するソース層８１ａおよびドレイン層８１ｂをエッチングによって形成する際のエッチングストッパとして機能する。
この実施形態において、ゲート絶縁膜５０を２層構造としたのは以下の理由による。窒化シリコン膜３０は、比較的緻密な膜であるため、ガラス製の絶縁性基板１０に含まれるナトリウムイオン等の可動性イオンが酸化シリコン膜４０中に拡散しないようにブロックする。しかし、ゲート絶縁膜５０を窒化シリコン膜３０だけで構成すると、既に説明したように、窒化シリコン膜３０とシリコン膜６０との界面に形成される界面準位の密度が高くなる。このような界面準位は、ＴＦＴの信頼性試験中に、後述のチャネル層６１のキャリアをトラップして、ＴＦＴの電気的特性（主に閾値電圧、以下同じ）を変化させる。このように、界面準位の密度が高ければ、電気的特性は大きく変化する。これに対して、酸化シリコン膜４０とシリコン膜６０との界面に形成される界面準位の密度は低いので、電気的特性が大きく変化することはない。そこで、さらに窒化シリコン膜３０とシリコン膜６０との界面における界面準位の密度を低くするため、窒化シリコン膜３０とシリコン膜６０との間に酸化シリコン膜４０が形成されている。
図３に示すように、酸化シリコン膜７０の上面に形成されたレジスト膜をフォトリソグラフィ法によりパターニングして、所定の形状のレジストパターン７５を形成する。そして、レジストパターン７５をマスクにして酸化シリコン膜７０をエッチングし、エッチングストッパ層７１を形成する。図４に示すように、レジストパターン７５を剥離した後、エッチングストッパ層７１が形成された絶縁性基板１０の全体を覆うように、ＰＥＣＶＤ法によって、高濃度のｎ型の不純物を含むｎ+シリコン膜８０を成膜する。ｎ+シリコン膜８０を成膜するための原料ガスとして、モノシランとｎ型の不純物（例えばリン）を含むホスフィン（ＰＨ3）とからなる混合ガスが使用される。
図５に示すように、ｎ+シリコン膜８０の上面に形成されたレジスト膜をフォトリソグラフィ法によりパターニングして、所定の形状のレジストパターン８５を形成する。そして、レジストパターン８５をマスクとして、ｎ+シリコン膜８０およびシリコン膜６０をエッチングする。その結果、ｎ+シリコン層８１およびチャネル層６１が形成される。
図６に示すように、レジストパターン８５を剥離した後に、スパッタリング法により、絶縁性基板１０上に、膜厚５０〜２００ｎｍのチタン（Ｔｉ）膜、膜厚２００〜１０００ｎｍのアルミニウム（Ａｌ）膜、膜厚５０〜２００ｎｍのチタン膜の順に成膜した積層金属膜９０を成膜する。次に、積層金属膜９０の上面に形成されたレジスト膜をフォトリソグラフィ法によりパターニングして、エッチングストッパ層７１の上方に開口部を有するレジストパターン９５を形成する。
図７に示すように、レジストパターン９５をマスクとして積層金属膜９０およびｎ+シリコン層８１を連続してエッチングする。その結果、ｎ+シリコン層８１は左右に分離され、ソース層８１ａとドレイン層８１ｂが形成される。このとき、チャネル層６１の表面はエッチングストッパ層７１で覆われているので、ｎ+シリコン層８１のオーバエッチングによって、チャネル層６１の表面がエッチングされることはない。また、積層金属膜９０は、エッチングされることにより、ソース層８１ａに電気的に接続され、右側に延在するソース電極９１ａと、ドレイン層８１ｂに電気的に接続され、左側に延在するドレイン電極９１ｂとなる。
図８に示すように、レジストパターン９５を剥離した後に、絶縁性基板１０の全体を覆うように、ＰＥＣＶＤ法によって窒化シリコンからなるパッシベーション膜１００を成膜し、ＴＦＴを保護する。なお、積層金属膜９０を構成するアルミニウム膜の代わりに、アルミニウムとシリコンからなる合金（Ａｌ−Ｓｉ）膜を用いてもよい。
＜１．２ 効果＞
上記第１の実施形態に係る薄膜トランジスタによれば、シリコン膜６０を挟むように、酸化シリコン膜４０と酸化シリコン膜７０とを成膜するので、シリコン膜６０と酸化シリコン膜４０との界面、および、シリコン膜６０と酸化シリコン膜７０との界面に形成される界面準位の密度を低くすることができる。また、酸化シリコン膜４０、シリコン膜６０および酸化シリコン膜７０を大気に晒すことなく連続して成膜するので、製造工程においてそれらの界面に付着する不純物を少なくし、不純物に起因する界面準位の密度を低くすることができる。そこで、このような製造方法で製造された薄膜トランジスタでは、信頼性試験中にキャリアが界面準位にトラップされて生じる固定電荷が少なくなり、電気的特性の変動が抑制される。
上記第１の実施形態に係る薄膜トランジスタによれば、シリコン膜６０を挟むように、酸化シリコン膜４０と酸化シリコン膜７０とを成膜するので、シリコン膜６０と酸化シリコン膜４０との界面、および、シリコン膜６０と酸化シリコン膜７０との界面に形成される界面準位の密度を低くすることができる。また、酸化シリコン膜４０、シリコン膜６０および酸化シリコン膜７０を大気に晒すことなく連続して成膜するので、製造工程においてそれらの界面に付着する不純物を少なくし、不純物に起因する界面準位の密度を低くすることができる。そこで、このような製造方法で製造された薄膜トランジスタでは、信頼性試験中にキャリアが界面準位にトラップされて生じる固定電荷が少なくなり、電気的特性の変動が抑制される。
また、絶縁性基板１０と酸化シリコン膜４０との間に形成された窒化シリコン膜３０によって、絶縁性基板１０に含まれるナトリウムイオン等の可動性イオンは、酸化シリコン膜４０中に拡散しないようにブロックされ、可動イオンによる電気的特性の変動が抑制される。また、窒化シリコン膜３０の表面を大気に晒すことなく、連続して酸化シリコン膜４０を形成する。このため、窒化シリコン膜３０と酸化シリコン膜４０との界面に付着する不純物が少なくなり、界面準位密度が低くなる。そこで、このような製造方法で製造された薄膜トランジスタでは、信頼性試験中にキャリアが界面準位にトラップされて生じる固定電荷が少なくなり、電気的特性の変動が抑制される。
＜２． 第２の実施形態＞
＜２．１ 半導体膜の結晶性改善＞
薄膜トランジスタの移動度を大きくするため、非晶質シリコンよりも結晶性の高い微結晶シリコンによってチャネル層６１が形成される場合がある。しかし、微結晶シリコンを用いた薄膜トランジスタの移動度は約１ｃｍ2／Ｖ・ｓｅｃと十分な大きさではないので、さらにレーザ光を照射して結晶性を上げた微結晶性シリコンが用いられるようになってきた。
＜２．１ 半導体膜の結晶性改善＞
薄膜トランジスタの移動度を大きくするため、非晶質シリコンよりも結晶性の高い微結晶シリコンによってチャネル層６１が形成される場合がある。しかし、微結晶シリコンを用いた薄膜トランジスタの移動度は約１ｃｍ2／Ｖ・ｓｅｃと十分な大きさではないので、さらにレーザ光を照射して結晶性を上げた微結晶性シリコンが用いられるようになってきた。
この場合、照射されたレーザ光の一部は、シリコン膜６０中のシリコンによって吸収され、吸収されなかったレーザ光は、シリコン膜６０を透過してゲート電極２１に到達し、ゲート電極２１に吸収されて熱エネルギーに変換される。
薄膜トランジスタはボトムゲート型であるので、ゲート電極の上面に、ゲート絶縁膜５０の一部を構成する窒化シリコン膜３０が形成されている。窒化シリコン膜３０は、ＰＥＣＶＤ法によって形成されるので、その内部にシリコンの未結合手を終端させる水素を多量に含んでいる。このような窒化シリコン膜３０にゲート電極２１で発生した熱が与えられると、窒化シリコン膜３０は加熱されてシリコンの未結合手を終端していた水素が脱離するので、窒化シリコン膜３０中のシリコンの未結合手の数が増加する。このような未結合手は界面準位となるので、界面準位の密度が高くなる。そこで、界面準位の密度が高くなった窒化シリコン膜３０をゲート絶縁膜として含む薄膜トランジスタの信頼性試験中に、シリコン膜６０中のキャリアが窒化シリコン膜３０内のトラップ準位にトラップされて固定電荷となり、閾値電圧が変動するという問題が生じる。例えば、薄膜トランジスタがｎチャネル型の場合、シリコン膜６０中の多数キャリアである電子がトラップ準位にトラップされて負の固定電荷となり、閾値電圧が高くなる。
レーザ光のシリコン膜６０による吸収率は、レーザ光の波長およびシリコン膜６０の膜厚によって変化する。表１は、照射されるレーザ光の波長およびシリコン膜６０の膜厚と、レーザ光のシリコン膜６０による吸収率との関係を示す表である。発明者による検討の結果、照射されるレーザ光のシリコン膜６０による吸収率が５０％以上の場合、信頼性試験の前後における薄膜トランジスタの閾値電圧の変動が抑えられることがわかった。表１からわかるように、シリコン膜６０の膜厚が３０ｎｍ、５０ｎｍ、１００ｎｍの場合について、吸収率を５０％とするためにはレーザ光の波長をそれぞれ３８０ｎｍ、３９０ｎｍ、４００ｎｍとすればよく、また吸収率を７０％とするためにはレーザ光の波長をそれぞれ３７５ｎｍ、３８０ｎｍ、３９０ｎｍとすればよいことがわかる。
また、結晶性を上げるために使用されるレーザの種類として、従来、ＸｅＣｌレーザやＸｅＦレーザ等のエキシマレーザが使用されていた。しかし、エキシマレーザの出力は不安定で、出力強度が±３％の範囲で変動する。このため、エキシマレーザを使用してシリコン膜６０の結晶性を上げると、シリコン膜６０の結晶粒径のばらつきが大きくなるという問題がある。そこで、出力が安定し、出力強度のばらつきが１％以下と小さな半導体レーザを使用して結晶性を上げたシリコン膜６０では、結晶粒径のばらつきを小さくすることができる。
このような半導体レーザのうちＧａＮ（窒化ガリウム）系レーザは、禁制帯幅が３．５ｅＶであるため、３．５ｅＶに相当する波長３５４ｎｍから、４００ｎｍ程度までのレーザ光を発振することができる。したがって、本実施形態におけるシリコン膜６０の結晶性を上げるために、ＧａＮ系レーザが使用される。
＜２．２ 薄膜トランジスタの製造方法＞
薄膜トランジスタのシリコン膜６０を微結晶シリコンによって形成し、次にＧａＮ系レーザが発振するレーザ光を照射して結晶性を上げたシリコン膜６０からなるチャネル層６１を有する薄膜トランジスタの製造方法について説明する。
薄膜トランジスタのシリコン膜６０を微結晶シリコンによって形成し、次にＧａＮ系レーザが発振するレーザ光を照射して結晶性を上げたシリコン膜６０からなるチャネル層６１を有する薄膜トランジスタの製造方法について説明する。
図９は、第２の実施形態に係る薄膜トランジスタであるボトムゲート型薄膜トランジスタの製造工程を示す断面図であり、第１の実施形態に係る薄膜トランジスタの製造工程を示す断面図である図１〜図８のうち、図２に示す断面図に相当する図である。また、図２を除く、他の製造工程を示す断面図は、図１および図３〜図８に示す断面図と同一であるため、それらの断面図およびその説明を省略する。また、図９において、図２に示す構成要素と同じ構成要素には、同じ参照符号を付している。
絶縁性基板１０上にゲート電極２１を形成する工程、および、窒化シリコン膜３０と酸化シリコン膜４０とからなるゲート絶縁膜５０を形成する工程は、第１の実施形態の場合と同じなので、その説明を省略する。
図９に示すように、酸化シリコン膜４０を形成後、さらに、酸化シリコン膜４０の表面を大気に晒すことなく、プラズマＣＶＤ法により、微結晶シリコンからなるシリコン膜６０を連続して成膜する。微結晶シリコンは、高密度プラズマＣＶＤ法によってモノシランを分解することにより成膜される。高密度プラズマＣＶＤ法を用いれば、モノシランの分解率が高くなるので、微結晶シリコンを形成しやすくなる。本実施形態では、高密度プラズマＣＶＤ法の１つであるＩＣＰ（Inductively Coupled Plasma：誘導結合型プラズマ）法を用いて成膜される。成膜されるシリコン膜６０の膜厚は３０〜１００ｎｍであればよく、本実施形態では５０ｎｍとする。
ＩＣＰ法によるシリコン膜６０の主な成膜条件は次のとおりである。原料ガスとしてモノシランと水素ガス（Ｈ2）とを用い、その流量比を１：５０〜１：１、好ましくは１：１とし、ＲＦ（Radio Frequency）パワーを０．１〜１０Ｗ／ｃｍ2、好ましくは１Ｗ／ｃｍ2とし、チャンバ内の圧力を１〜２００ｍＴｏｒｒ、好ましくは２０ｍＴｏｒｒとし、基板温度を３００℃とする。このときのシリコン膜６０中の微結晶シリコンの結晶粒径は１０〜２０ｎｍになる。なお、シリコン膜６０を、ＩＣＰ法の代わりに、ＥＣＲ（Electron Cyclotron Resonance Plasma：電子サイクロトロン共鳴プラズマ）法やＳＷＰ（Surface Wave Plasma：プラズマ（表面波プラズマ）法等、他の高密度プラズマＣＶＤ法を用いて成膜してもよい。
シリコン膜６０を成膜後、さらに、シリコン膜６０の表面を大気に晒すことなく、プラズマＣＶＤ法により、酸化シリコン膜７０を連続して成膜する。酸化シリコン膜７０の成膜にも、原料ガスとしてＴＥＯＳガスを使用し、その膜厚は５０ｎｍである。
次に、シリコン膜６０中の微結晶シリコンの結晶粒径１０〜２０ｎｍを１０〜１００ｎｍ程度にするため、酸化シリコン膜７０の上面から、シリコン膜６０にＧａＮ系レーザから発振された、波長３９０ｎｍのレーザ光をシリコン膜６０に照射する。このレーザ光は、エネルギー密度を２００〜５００ｍＪ／ｃｍ2、好ましくは３００ｍＪ／ｃｍ2とし、スキャン速度を５００〜３０００ｍｍ／ｓｅｃ、好ましくは１０００ｍｍ／ｓｅｃとする。波長３９０ｎｍのレーザ光を照射することによって、表１からわかるように、レーザ光の５０％がシリコン膜６０によって吸収される。より詳細に説明すると、レーザ光をシリコン膜６０に照射したとき、シリコン膜６０の表面付近だけが完全に溶融するような条件で、レーザ光が照射される。このとき、シリコン膜６０の温度は、表面付近では融点（１４１０℃）と同じ温度になるが、厚み方向に徐々に低くなり、シリコン膜６０の底面では、表面よりも１００℃程度低い温度になっていると推測される。このようなシリコン膜６０の表面付近の溶融した微結晶シリコンが冷却されて種結晶となり、厚み方向に微結晶シリコンの結晶粒径が大きくなる。
なお、シリコン膜６０にレーザ光を照射するレーザ装置は、所定の波長のレーザ光を照射する照射ヘッドを１つだけ有する装置であってもよく、あるいは特開２００４−６４０６６号公報の図２に記載されたような、複数の照射ヘッドをマトリクス状に配列した装置であってもよい。
微結晶シリコンからなるシリコン膜６０の結晶性を上げ、シリコン膜６０の結晶粒径を１０〜１００ｎｍとした後に、第１の実施形態と同様に、フォトレジストパターン７５をマスクにして酸化シリコン膜７０をエッチングし、エッチングストッパ層７１を形成する。以後、図３から図８の断面図に示すように、第１の実施形態の薄膜トランジスタと同じ製造工程を経て、薄膜トランジスタを製造する。このため、エッチングストッパ層７１を形成する工程からパッシベーション膜１００を形成するまでの製造工程の説明を省略する。
＜２．３ 効果＞
上記第２の実施形態に係る薄膜トランジスタの製造方法によれば、第１の実施形態に係る薄膜トランジスタの製造方法の場合と同様に、酸化シリコン膜４０、シリコン膜６０および酸化シリコン膜７０を連続して成膜するので、それらの界面における界面準位の密度を低くすることができる。界面準位の密度が低くなれば、それらにトラップされて固定電荷となるキャリアが少なくなるので、このような製造方法で製造された薄膜トランジスタでは、信頼性試験中に、キャリアが界面準位にトラップされて生じる固定電荷が少なくなり、電気的特性の変動が抑制される。
上記第２の実施形態に係る薄膜トランジスタの製造方法によれば、第１の実施形態に係る薄膜トランジスタの製造方法の場合と同様に、酸化シリコン膜４０、シリコン膜６０および酸化シリコン膜７０を連続して成膜するので、それらの界面における界面準位の密度を低くすることができる。界面準位の密度が低くなれば、それらにトラップされて固定電荷となるキャリアが少なくなるので、このような製造方法で製造された薄膜トランジスタでは、信頼性試験中に、キャリアが界面準位にトラップされて生じる固定電荷が少なくなり、電気的特性の変動が抑制される。
また、第１の実施形態に係る薄膜トランジスタの製造方法の場合と同様に、窒化シリコン膜３０によって、絶縁性基板１０に含まれるナトリウムイオン等の可動性イオンが酸化シリコン膜４０中を拡散しないようにブロックされ、可動性イオンによる電気的特性の変動が抑制される。また、窒化シリコン膜３０の表面を大気に晒すことなく、連続して酸化シリコン膜４０を形成するので、それらの界面に付着する不純物が少なくなり、界面準位密度が低くなる。そこで、このような製造方法で製造された薄膜トランジスタでは、信頼性試験中にキャリアが界面準位にトラップされて生じる固定電荷が少なくなり、電気的特性の変動が抑制される。
また、シリコン膜６０の結晶性を上げるために、シリコン膜６０による吸収率が５０％以上のレーザ光をシリコン膜６０に照射するので、シリコン膜６０を透過してゲート電極２１で熱エネルギーに変換されるレーザ光が少なくなる。この場合、窒化シリコン膜３０が加熱されにくくなるので、窒化シリコン膜３０に含まれる水素が脱離しにくくなる。このため、窒化シリコン膜３０内のシリコンの未結合手の数の増加が抑えられ、界面準位の密度が低くなる。そこで、信頼性試験中に、キャリアがシリコンの未結合手にトラップされることにより生じる固定電荷が少なくなり、電気的特性の変動が抑制される。
＜３．変形例＞
上述の実施形態では、ゲート絶縁膜５０は、窒化シリコン膜３０と酸化シリコン膜４０とによって構成されるとして説明した。しかし、窒化シリコン膜３０の代わりに、酸窒化シリコン（ＳｉＯＮ）膜を成膜してもよい。酸窒化シリコン膜もＰＥＣＶＤ法を用いて成膜され、原料ガスとして、モノシラン、亜酸化窒素ガス（Ｎ2Ｏ）およびアンモニアを含む混合ガスが使用される。この酸窒化シリコン膜も、窒化シリコン膜３０と同様に、絶縁性基板１０に含まれるナトリウムイオン等の可動性イオンが酸化シリコン膜４０中に拡散しないようにブロックすることができる。
上述の実施形態では、ゲート絶縁膜５０は、窒化シリコン膜３０と酸化シリコン膜４０とによって構成されるとして説明した。しかし、窒化シリコン膜３０の代わりに、酸窒化シリコン（ＳｉＯＮ）膜を成膜してもよい。酸窒化シリコン膜もＰＥＣＶＤ法を用いて成膜され、原料ガスとして、モノシラン、亜酸化窒素ガス（Ｎ2Ｏ）およびアンモニアを含む混合ガスが使用される。この酸窒化シリコン膜も、窒化シリコン膜３０と同様に、絶縁性基板１０に含まれるナトリウムイオン等の可動性イオンが酸化シリコン膜４０中に拡散しないようにブロックすることができる。
また、絶縁性基板１０として石英基板を用いれば、ナトリウムイオン等の可動性イオンを含まない。したがって、可動性イオンの拡散をブロックする必要がないので、絶縁性基板１０と酸化シリコン膜４０との間に窒化シリコン膜３０や酸窒化シリコン膜を形成しなくてもよい。この場合、ゲート絶縁膜５０は、酸化シリコン膜４０のみによって構成される。
第１の実施形態のシリコン膜６０として、非晶質シリコンの代わりに、微結晶シリコンを用いてもよい。チャネル層６１として微結晶シリコンを用いる場合にも、非晶質シリコンを用いる場合と同様に、酸化シリコン膜４０、シリコン膜６０および酸化シリコン膜７０を順に連続して成膜する。
また、第２の実施形態のシリコン膜６０として、微結晶シリコンにレーザ光を照射して結晶粒径をより大きくした微結晶シリコンを用いる代わりに、非晶質シリコンにレーザ光を照射して結晶化した多結晶シリコンを用いてもよい。この場合、チャネル層６１が微結晶シリコンからなるＴＦＴと同様に、酸化シリコン膜４０、非晶質シリコンからなるシリコン膜６０および酸化シリコン膜７０を順に連続して成膜する。なお、非晶質シリコンからなるシリコン膜６０に、レーザ光を照射して多結晶シリコンからなるシリコン膜６０とする場合、酸化シリコン膜７０を成膜する前に、大気に晒すことなく、非晶質シリコンにレーザ光を照射して多結晶シリコンとし、多結晶シリコンの表面に酸化シリコン膜７０を積層してもよい。
また、シリコン膜６０の代わりに、例えばゲルマニウム（Ｇｅ）等、シリコン以外の半導体材料からなる半導体膜を用いて薄膜トランジスタを形成してもよい。
１０…絶縁性基板
２１…ゲート電極
３０…窒化シリコン膜
４０…酸化シリコン膜
５０…ゲート絶縁膜
６０…シリコン膜
６１…チャネル層
７０…酸化シリコン膜
７１…チャネルストップ層
８１ａ…ソース層
８１ｂ…ドレイン層
９１ａ…ソース電極
９１ｂ…ドレイン電極
２１…ゲート電極
３０…窒化シリコン膜
４０…酸化シリコン膜
５０…ゲート絶縁膜
６０…シリコン膜
６１…チャネル層
７０…酸化シリコン膜
７１…チャネルストップ層
８１ａ…ソース層
８１ｂ…ドレイン層
９１ａ…ソース電極
９１ｂ…ドレイン電極
Claims (4)
- 絶縁性基板上に形成されたゲート電極と、
第１の酸化膜からなり、前記ゲート電極が形成された前記絶縁性基板を覆うように成膜されたゲート絶縁膜と、
半導体膜からなり、前記ゲート絶縁膜を介して前記ゲート電極の上方に形成されたチャネル層と、
前記チャネル層の上方に、前記チャネル層の両端部近傍とそれぞれ重なるように形成されたソース電極およびドレイン電極と、
前記チャネル層の両端部近傍と前記ソース電極およびドレインとをそれぞれ電気的に接続するソース層およびドレイン層と、
第２の酸化膜からなり、エッチングにより前記ソース層およびドレイン層を形成するときに前記チャネル層の表面を保護するエッチングストッパ層とを含む薄膜トランジスタの製造方法であって、
前記第１の酸化膜、前記半導体膜および前記第２の酸化膜を大気に晒すことなく連続して成膜することを特徴とする、薄膜トランジスタの製造方法。 - ゲート絶縁膜は、窒素含有絶縁膜をさらに含み、
前記窒素含有絶縁膜を形成した後にその表面を大気に晒すことなく連続して前記第１の酸化膜を成膜することを特徴とする、請求項１に記載の薄膜トランジスタの製造方法。 - 前記半導体膜は、非晶質半導体膜、微結晶半導体膜および多結晶半導体膜のいずれかであることを特徴とする、請求項１または２に記載の薄膜トランジスタの製造方法。
- 前記第２の酸化膜を形成後に、前記半導体膜による吸収率が５０％以上のレーザ光を前記第２の酸化膜の上方から前記半導体膜に照射して、前記半導体膜の結晶性を上げることを特徴とする、請求項２に記載の薄膜トランジスタの製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2009096692A JP2010199529A (ja) | 2009-01-30 | 2009-04-13 | 薄膜トランジスタの製造方法 |
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2009018968 | 2009-01-30 | ||
| JP2009096692A JP2010199529A (ja) | 2009-01-30 | 2009-04-13 | 薄膜トランジスタの製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2010199529A true JP2010199529A (ja) | 2010-09-09 |
Family
ID=42823916
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2009096692A Pending JP2010199529A (ja) | 2009-01-30 | 2009-04-13 | 薄膜トランジスタの製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2010199529A (ja) |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2012127769A1 (ja) * | 2011-03-22 | 2012-09-27 | パナソニック株式会社 | 半導体薄膜の形成方法、半導体装置、半導体装置の製造方法、基板及び薄膜基板 |
| WO2013018126A1 (ja) * | 2011-07-29 | 2013-02-07 | パナソニック株式会社 | 薄膜トランジスタ及びその製造方法 |
| WO2013018123A1 (ja) * | 2011-07-29 | 2013-02-07 | パナソニック株式会社 | 薄膜トランジスタ及びその製造方法 |
| WO2013061553A1 (ja) * | 2011-10-25 | 2013-05-02 | パナソニック株式会社 | 薄膜半導体装置及びその製造方法 |
| KR20180040678A (ko) * | 2015-08-19 | 2018-04-20 | 쿤산 뉴 플랫 패널 디스플레이 테크놀로지 센터 씨오., 엘티디. | 박막 트랜지스터 및 그 제조방법 |
-
2009
- 2009-04-13 JP JP2009096692A patent/JP2010199529A/ja active Pending
Cited By (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2012127769A1 (ja) * | 2011-03-22 | 2012-09-27 | パナソニック株式会社 | 半導体薄膜の形成方法、半導体装置、半導体装置の製造方法、基板及び薄膜基板 |
| JP5508535B2 (ja) * | 2011-03-22 | 2014-06-04 | パナソニック株式会社 | 半導体薄膜の形成方法、半導体装置、半導体装置の製造方法、基板及び薄膜基板 |
| US9275855B2 (en) | 2011-03-22 | 2016-03-01 | Joled Inc. | Semiconductor thin-film forming method, semiconductor device, semiconductor device manufacturing method, substrate, and thin-film substrate |
| WO2013018126A1 (ja) * | 2011-07-29 | 2013-02-07 | パナソニック株式会社 | 薄膜トランジスタ及びその製造方法 |
| WO2013018123A1 (ja) * | 2011-07-29 | 2013-02-07 | パナソニック株式会社 | 薄膜トランジスタ及びその製造方法 |
| WO2013061553A1 (ja) * | 2011-10-25 | 2013-05-02 | パナソニック株式会社 | 薄膜半導体装置及びその製造方法 |
| JPWO2013061553A1 (ja) * | 2011-10-25 | 2015-04-02 | パナソニック株式会社 | 薄膜半導体装置及びその製造方法 |
| US9112034B2 (en) | 2011-10-25 | 2015-08-18 | Panasonic Liquid Crystal Display Co., Ltd. | Thin-film semiconductor device and method of manufacturing the same |
| KR20180040678A (ko) * | 2015-08-19 | 2018-04-20 | 쿤산 뉴 플랫 패널 디스플레이 테크놀로지 센터 씨오., 엘티디. | 박막 트랜지스터 및 그 제조방법 |
| JP2018523928A (ja) * | 2015-08-19 | 2018-08-23 | クンシャン ニュー フラット パネル ディスプレイ テクノロジー センター カンパニー リミテッド | 薄膜トランジスタ及びその製造方法 |
| KR102035847B1 (ko) | 2015-08-19 | 2019-10-23 | 쿤산 뉴 플랫 패널 디스플레이 테크놀로지 센터 씨오., 엘티디. | 박막 트랜지스터 및 그 제조방법 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100881992B1 (ko) | 반도체장치 제조방법 | |
| JP5454727B1 (ja) | 薄膜トランジスタの作製方法 | |
| CN1156016C (zh) | 金属绝缘体半导体类型的半导体器件及其制造方法 | |
| JP5706670B2 (ja) | Ｓｏｉ基板の作製方法 | |
| US7960295B2 (en) | Film transistor and method for fabricating the same | |
| US20100093137A1 (en) | Thin Film Transistor Structure and Method of Fabricating the Same | |
| JP5508535B2 (ja) | 半導体薄膜の形成方法、半導体装置、半導体装置の製造方法、基板及び薄膜基板 | |
| JP2009283930A (ja) | 薄膜トランジスタ | |
| US20050236622A1 (en) | Electronic device and method of manufacturing the same | |
| JP2010199529A (ja) | 薄膜トランジスタの製造方法 | |
| JP5309387B2 (ja) | 半導体層とこの半導体層を用いた半導体装置および表示装置 | |
| US20110248277A1 (en) | Method of crystalizing amorphous silicon layer, method of manufacturing thin film transistor using the same, and thin film transistor using the manufacturing method | |
| JP2010182760A (ja) | 薄膜トランジスタ、その製造方法、半導体装置および表示装置 | |
| JP3596188B2 (ja) | 薄膜トランジスタの製造方法 | |
| JP4216003B2 (ja) | 半導体装置の作製方法 | |
| JP3874815B2 (ja) | 半導体装置の作製方法 | |
| JP4212844B2 (ja) | 半導体装置の作製方法 | |
| JP2006332172A (ja) | 半導体装置及び半導体装置の製造方法 | |
| JP2000091331A (ja) | 絶縁膜の作製方法および半導体装置の製造方法 | |
| JP2004241784A (ja) | 薄膜トランジスタの製造方法 | |
| CN100485872C (zh) | 非晶半导体膜和半导体器件的制造方法 | |
| JP5669439B2 (ja) | 半導体基板の作製方法 | |
| JP2877129B2 (ja) | 薄膜トランジスタおよびその製造方法 | |
| JP2012043819A (ja) | 薄膜トランジスタの製造方法及び薄膜トランジスタ | |
| JP2005057045A (ja) | 薄膜トランジスタの製造方法、薄膜トランジスタおよび液晶表示装置 |