[go: up one dir, main page]

JP2010177274A - 電子部品実装基板及び電子部品実装基板の製造方法 - Google Patents

電子部品実装基板及び電子部品実装基板の製造方法 Download PDF

Info

Publication number
JP2010177274A
JP2010177274A JP2009015644A JP2009015644A JP2010177274A JP 2010177274 A JP2010177274 A JP 2010177274A JP 2009015644 A JP2009015644 A JP 2009015644A JP 2009015644 A JP2009015644 A JP 2009015644A JP 2010177274 A JP2010177274 A JP 2010177274A
Authority
JP
Japan
Prior art keywords
electrode
electronic component
connection
connection confirmation
component mounting
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP2009015644A
Other languages
English (en)
Inventor
Ikutoshi Matsumoto
郁俊 松本
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Oki Electric Industry Co Ltd
Original Assignee
Oki Electric Industry Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Oki Electric Industry Co Ltd filed Critical Oki Electric Industry Co Ltd
Priority to JP2009015644A priority Critical patent/JP2010177274A/ja
Publication of JP2010177274A publication Critical patent/JP2010177274A/ja
Withdrawn legal-status Critical Current

Links

Landscapes

  • Electric Connection Of Electric Components To Printed Circuits (AREA)

Abstract

【課題】放電電極の半田付けの状態を簡便に短時間で確認する方法が望まれている。
【解決手段】プリント基板10に設けられたリード用半田パッド11b、放熱電極用の半田パッド11a、及び半田パッド11aから突出したテストポイント12を有するプリント基板10と、ボディ22に設けられたリード23、ボディ22の底面に形成された放熱電極21、及びボディ22の底面において放熱電極21から突出した半田付け確認部24とを有する電子部品20とを、半田13を溶融して接続し、その際、テストポイント12及び、半田付け確認部24の間からの半田フィレット15の形成の有無を確認することで接続が正常にされたか否かを目視により確認する。
あるいは、半田13を加熱、溶融、硬化させた後に2箇所のテストポイント12間をテスタにより導通測定することにより、半田付けが正常にされたか否かを確認する。
【選択図】図1

Description

本発明は、プリント基板上に電子部品が搭載された電子部品実装基板に関するものであって、特に、プリント基板の主表面に形成された放熱電極接続用の電極から突出した第1の接続確認部と電子部品の底面に設けられた放熱電極から突出し、前記第1の接続確認部上に接続剤により接続された第2の接続確認部とを有する電子部品実装基板及びその製造方法に関するものである。
従来、プリント基板の表面に電子部品を実装する場合、実装後の半田付け状態は、一般的に部品のリードの外観を確認して行っている。しかし、BGA(Ball Grid Array)やリードレス部品の場合は、外部からの確認が困難なため、X線検査装置等を用いて、半田付けが正常であるか否かの確認を行っている。
一方、最近の電子部品は、半導体チップの集積度の向上により、その放熱性が問題になっている。このため、放熱用の電極を電子部品のボディに設け、電子部品の熱をプリント基板に伝導させて冷却する部品が多くなってきている。
図8(a)、(b)は、従来の電子部品実装基板を示す構成図である。
図8(a)は、放熱電極1を有する電子部品で、電子部品の底面に放電電極1が設けられている。電子部品のボディ2の対向する2辺からはリード3が突出している。
図8(b)は、電子部品を搭載するプリント基板上に設けられた半田パッド4a、4bであり、半田パッド4a、4bには、クリーム半田5が印刷されている。
この状態で、電子部品をプリント基板の所定の位置に搭載し、リフロー炉等で加熱してクリーム半田5を溶融し、半田付けを行う。
放熱電極1を電子部品のボディ2に設け、電子部品の熱をプリント基板に伝導させて冷却する場合、この放熱電極1がプリント基板に正常に半田付けされていないと、電子部品の放熱が不十分になり冷却効果が低減する。このため、電子部品が正常に機能しなくなり誤動作につながる虞がある。放熱を効果的に行うには、放熱電極1が、プリント基板にできるだけ大きな面積で接触することが望ましいため、放熱電極1は電子部品のボディ2の底辺の内側に設けられている。このことから、半田付けの状態を外観から判断することは困難となっている。
更に、放熱電極1は、他の部分、例えば、リード3の半田付け部に比べ面積が大きいため、半田溶融時に、クリーム半田5に含まれるフラックスがガス化し、半田から外部に逃げ出せずにボイドとして残ることが多い。このボイドの発生は、熱の伝導性と機械的接続強度の低下につながる。
このような、電子部品が発生する熱を効果的に放熱させるプリント基板の技術が特許文献1に記載されている。
特許文献1には、例えば、絶縁基板の表面に設けられた電子部品が接続される導体回路と、絶縁基板の裏面に設けられた半田ボールと、絶縁基板の内部に設けられた内層導体とを備えたプリント基板において、導体回路及び絶縁基板に凹部を形成し、電子部品を直接、内層導体であるメタルコアに搭載するプリント基板の技術が記載されている。メタルコアが露出するので、効率よく内部の熱を放散できる。
特開2000−228452号公報
しかしながら、従来の電子部品実装基板の技術おいては、電子部品が発生させる熱を効果的に放散させる技術は開示されているが、電子部品の放熱電極1とプリント基板の半田付けの状態を確認する技術に関しては解決されていない。
放電電極1の半田付けの状態の確認は、X線検査装置を用いることで実施できるが、放電電極1の半田付け部は、通常のパッドの半田付け部よりも、半田領域が広いため、検査時間がかかること、更に、前述したボイドによる接続面積の合否判定に処理時間が必要となる。
そこで、ボイドの発生を抑制し、放電電極1の半田付けの状態を簡便に短時間で確認できる電子部品実装基板及びその製造方法が望まれている。
本発明の電子部品実装基板は、プリント基板上に電子部品が搭載された電子部品実装基板であって、前記プリント基板は、主表面を有する基板本体と、前記基板本体に形成された導体パターンと、前記基板本体の主表面に形成されて前記導体パターンに電気的に接続された回路接続用の第1の電極と、前記主表面に形成された放熱電極接続用の第2の電極と、前記主表面において前記第2の電極から突出した第1の接続確認部とを有している。
前記電子部品は、電子回路が収納されたパッケージ本体と、前記電子回路に電気的に接続されて前記パッケージ本体に設けられて前記第1の電極上に導電性の接続材料により接続された回路接続用の第3の電極と、前記パッケージ本体の底面に形成されて前記第2の電極上に前記接続材料により接続された放熱電極と、前記パッケージ本体の底面において前記放熱電極から突出し、前記第1の接続確認部上に前記接続材料により接続された第2の接続確認部とを有することを特徴とする。
本発明の電子部品実装基板の製造方法は、基板本体、前記基板本体の主表面に設けられた回路接続用の第1の電極、放熱電極用の第2の電極、及び前記第2の電極から突出した第1の接続確認部を有するプリント基板と、電子回路が収納されたパッケージ本体、前記パッケージ本体に設けられた回路接続用の第3の電極、前記パッケージ本体の底面に形成された放熱電極、及び前記パッケージ本体の底面において前記放熱電極から突出した第2の接続確認部を有する電子部品とを用意する第1の工程を有している。
更に、前記第1の電極、前記第2の電極、及び前記第1の接続確認部に前記第3の電極、前記放熱電極、及び前記第2の接続確認部をそれぞれ載置する第2の工程と、接続材料を硬化させて前記第1の電極、前記第2の電極、及び前記第1の接続確認部と、前記第3の電極、前記放熱電極、及び前記第2の接続確認部のそれぞれを接続する第3の工程と、前記第1及び第2の接続確認部間からの前記接続剤の露出の有無を確認する第4の工程とを備えたことを特徴とする。
本発明の他の電子部品実装基板の製造方法は、基板本体、前記基板本体の主表面に設けられた回路接続用の第1の電極、放熱電極用の複数の第2の電極、及び前記第2の電極から突出した複数の第1の接続確認部を有するプリント基板と、電子回路が収納されたパッケージ本体、前記パッケージ本体に設けられた回路接続用の第3の電極、前記パッケージ本体の底面に形成された放熱電極、及び前記パッケージ本体の底面において前記放熱電極から突出した複数の第2の接続確認部を有する電子部品とを用意する第1の工程を有している。
更に、前記第1の電極、前記第2の電極、及び前記第1の接続確認部に前記第3の電極、前記放熱電極、及び前記第2の接続確認部をそれぞれ載置する第2の工程と、接続材料を硬化させて前記第1の電極、前記第2の電極、及び前記第1の接続確認部と、前記第3の電極、前記放熱電極、及び前記第2の接続確認部のそれぞれを接続する第3の工程と、複数の前記第1の接続確認部の内の2箇所にテスタを接触させてその導通状態により、前記放電電極と前記第2の電極の接続が正常か否かを確認する第4の工程とを備えたことを特徴とする。
本発明の電子部品実装基板及び電子部品実装基板の製造方法によれば、次の(1)〜(3)のような効果がある。
(1) 放熱電極用の第2の電極、及び前記第2の電極から突出した第1の接続確認部を有するプリント基板上に、前記パッケージ本体の底面に形成された放熱電極、及び前記パッケージ本体の底面において前記放熱電極から突出した第2の接続確認部とを有する電子部品を載置して、導電性の接続剤を硬化させて前記プリント基板と前記電子部品とを接続させたとき、前記第1及び第2の接続確認部間からの前記接続剤の露出の有無を確認することで接続が正常にされたか否かを目視により簡便、迅速に確認できる。
(2) 放熱電極用の第2の電極、及び前記第2の電極から突出した第1の接続確認部を有するプリント基板上に、前記パッケージ本体の底面に形成された放熱電極、及び前記パッケージ本体の底面において前記放熱電極から突出した第2の接続確認部とを有する電子部品を載置して、導電性の接続剤を硬化させて前記プリント基板と前記電子部品とを接続させた後、複数の第1の接続確認部相互間をテスタにより導通測定することにより、半田付けが正常にされたか否かを容易に確認できる。
(3) 電子部品をプリント基板に実装する際に、放熱電極用の第2の電極を複数の部分に分割した場合は、フラックスのガス化によるボイドは、分割された第2の電極の間隙から抜けるためボイドの発生が低減する。このため、電子部品の放熱効果、及び電子部品とプリント基板との機械的接続強度を高めることができる。
本発明の実施例1における電子部品実装基板を示す構成図である。 図1の電子部品実装基板を示す斜視図である。 図1の電子部品実装基板の外観を示す斜視図である。 実施例1の基板実装方法を示す説明図である。 本発明の実施例2の電子部品20を示す構成図である。 本発明の実施例3の電子部品実装基板を示す構成図である。 本発明の実施例4の電子部品実装基板を示す構成図である。 従来の電子部品実装基板を示す構成図である。
本発明を実施するための形態は、以下の好ましい実施例の説明を添付図面と照らし合わせて読むと、明らかになるであろう。但し、図面はもっぱら解説のためのものであって、本発明の範囲を限定するものではない。
(実施例1の構成)
図1(a)、(b)は、本発明の実施例1における電子部品実装基板を示す構成図である。図2(a)、(b)は、図1の電子部品実装基板を示す斜視図である。
本実施例1の電子部品実装基板は、プリント基板10上に電子部品20が搭載された電子部品実装基板であって、プリント基板10は、主表面を有する基板本体と、前記基板本体に形成された導体パターン(例えば、配線パターン)14と、基板本体の主表面に形成されて配線パターン14に電気的に接続された回路接続用の第1の電極(例えば、リード用半田パッド)11bと、主表面に形成された放熱電極接続用の第2の電極(例えば、半田パッド)11aと、主表面において半田パッド11aから突出した第1の接続確認部(例えば、テストポイント)12とを有している。
電子部品20は、ICチップ等の電子回路をモールド樹脂等で封入したパッケージ本体(例えば、ボディ)22と、電子回路に電気的に接続されてボディ22に設けられてリード用半田パッド11b上に導電性の接続材料(例えば、クリーム半田(以下、単に「半田」という。)13により接続された回路接続用の第3の電極(例えば、リード)23と、ボディ22の底面に形成されて半田パッド11a上に半田13により接続された放熱電極21と、ボディ22の底面において放熱電極21から突出し、テストポイント12上に半田13により接続された第2の接続確認部(例えば、半田付け確認部)24とを有している。
(実施例1の基板製造方法)
図3は、図1の電子部品実装基板の外観を示す斜視図である。図4(a)、(b)、(c)、(d)は、実施例1の基板実装方法を示す説明図である。尚、図4は便宜上、半田パッドやクリーム半田を透過して記載している。図3及び図4では、実施例1を示す図1中の要素と共通の要素には共通の符号が付されている。
本実施例1の電子部品実装基板の製造方法は、次の通りである。
(1) 第1の工程
図4(a)、(b)に示すように、図示しない基板本体、基板本体の主表面に設けられたリード用半田パッド11b、放熱電極21用のはんだパッド11a、及びはんだパッド11aから突出したテストポント12を有するプリント基板10と、電子回路が収納されたボディ22、ボディ22に設けられた回路接続用のリード23、ボディ22の底面に形成された放熱電極21、及びボディ22の底面において放熱電極21から突出した半田付け確認部24とを有する電子部品20とを用意する。半田パッド11a及び、11b上に半田13を、例えば、印刷用メタルマスクを用いて塗布する。なお、はんだパッド11aは、2個に分割されている。
(2) 第2の工程
図4(c)に示すように、リード用半田パッド11b上にリード23が、はんだパッド11a上に放熱電極21が、テストポイント12に半田付け確認部24が搭載されるように、例えば、マウンタ等を用いて電子部品20をプリント基板10に載置する。
(3) 第3の工程
図4(d)に示すように、例えば、リフロー装置を用いてプリント基板10及び、電子部品20を加熱し、半田13を溶融させてプリント基板10及び、電子部品20を接続する。
(4) 第4の工程
加熱処理の結果、半田13が、放熱電極21及び半田パッド11aに濡れ広がる。濡れ広がったクリーム半田13は、電子部品20のボディ22の側面に設けられた半田付け確認部24及びテストポイント12により、電子部品20のボディ22の外側まで濡れ広がり、図3に示すように、半田フィレット15が形成される。
(実施例1の効果)
本実施例1によれば、次の(1)〜(2)のような効果がある。
(1) 放熱電極用の半田パッド11a、及び半田パッド11aから突出したテストポイント12を有するプリント基板10上に、ボディ22の底面に形成された放熱電極21、及びボディ22の底面において放熱電極21から突出した半田付け確認部24とを有する電子部品20を載置して、クリームはんだ13溶融させて硬化し、プリント基板10と電子部品20とを接続させたとき、テストポイント12及び、半田付け確認部24間からの半田フィレット15の形成の有無を確認することで接続が正常にされたか否かを目視により簡便、迅速に確認できる。
(2) 本実施例1では、半田パッド11aを2つに分割しているので、第4の工程で、半田13を加熱、溶融、硬化させた後に2箇所のテストポイント12間をテスタにより導通測定することにより、半田付けが正常にされたか否かを簡便、迅速に確認できる。更に、半田13の接続状態を電気的に確認するため、外観確認よりも早く正確に確認できる。また、本実施例1の形状の放熱電極21を持つ電子部品20の交換や改修時に誤って放熱電極21の部分を接続し忘れた際に、実施例1の半田パッド11aを用いて電気的導通チェックをおこなうことで、改修漏れのチェックを容易に行なうことができる。
(実施例2の構成)
図5(a)、(b)は、本発明の実施例2の電子部品20を示す構成図であり、実施例1を示す図1中の要素と共通の要素には共通の符号が付されている。
実施例2では、本発明の電子部品20の例について説明する。
図5(a)は、実施例1における電子部品20の例で、対向する2辺にリード23をもつ電子部品20の例である。このような形状の電子部品20には、例えば、SOP(Small Outline Package)がある。図5(b)は、4辺にリード23の代わりに電極25を持つ電子部品20で、一部の電極24は、電子部品20の内部の信号とは未接続で、放熱電極21の半田付け確認部24となっている。このような形状の電子部品20には、例えば、QFN(Quad Flat Non-Leaded package)がある。
(実施例2の基板製造方法)
実施例2の電子部品20は、実施例1とほぼ同様の基板製造方法で使用される。
(実施例2の効果)
実施例3の電子部品20は、実施例1又は実施例2とほぼ同様の基板製造方法で使用されることにより、実施例1又は実施例2と同様の効果がある。
(実施例3の構成)
図6(a)、(b)は、本発明の実施例3の電子部品実装基板を示す構成図であり、実施例1を示す図1中の要素と共通の要素には共通の符号が付されている。
実施例3では、本発明の半田パッド11aの例について説明する。本実施例2の半田パッド11aは、電子部品20の放熱電極21に対して、2つ以上で接続される。図6(b)では、半田パッド11aが6分割されているケースが図示されている。各半田パッド11aごとにテストポイント12も6個設けられ、そのテストポイント12に対応して、本図(a)に示す電子部品20には、半田付け確認部24が6個設けられている。
(実施例3の基板製造方法)
実施例3の半田パッド11aは、実施例1又は実施例2とほぼ同様の基板製造方法で使用される。
(実施例3の効果)
実施例3の半田パッド11aは、実施例1又は実施例2とほぼ同様の基板製造方法で使用されることにより、実施例1又は実施例2と同様の効果がある。
更に、半田パッド11aを6分割しているので放熱電極21への接続数及びテストポイント12数が6箇所となり、複数の組み合わせのテストポイント12を相互に導通確認することにより、半田付けは正常にできているか否かの確認がより正確にできる。又、放熱電極21への接続が6分割化したことにより、クリーム半田13に含まれるフラックスのガス化の抜け道を設けることになり、ボイドの発生を低減できる。このため、電子部品20の放熱効果及び電子部品20とプリント基板10との機械的接続強度を高めることができる。
(実施例4の構成)
図7(a)、(b)は、本発明の実施例4の電子部品実装基板を示す構成図であり、実施例1を示す図1中の要素と共通の要素には共通の符号が付されている。
実施例4では、本発明の半田パッド11aの別の例について説明する。本実施例4の半田パッド11aは、電子部品20の放熱電極21に対して、14個に細分化されている。テストポイント12は、6個設けられ、そのテストポイント12に対応して、本図(a)に示す電子部品20には、半田付け確認部24が6個設けられている。
(実施例4の基板製造方法)
実施例4の半田パッド11aは、実施例1又は実施例2とほぼ同様の基板製造方法で使用される。
(実施例4の効果)
実施例4の半田パッド11aの効果は、実施例3とほぼ同様である。但し、実施例3が半田パッド11aを6個に分割しているのに対し、実施例4は、14個に分割しており、より細分化している。このことにより、テストポイント12を用いて電気的に導通テストを行った場合は、半田付けが、正常にできているか否かの確認は、実施例4に比べ更に精度が上がる。
クリーム半田13に含まれるフラックスのガス化の抜け道が設けられ、ボイドの発生を低減できる効果についても実施例4に比べ効果が向上する。
(変形例)
本発明は、上記実施例に限定されず、種々の利用形態や変形が可能である。この利用形態や変形例としては、例えば、次の(a)〜(d)のようなものがある。
(a) 導電性接続剤として、実施例では、クリーム半田13の例で説明したが、半田13の種類は、クリーム半田に限定されない。
(b) 導電性接続剤として、実施例では、クリーム半田13の例で説明したが、導電性樹脂による接続剤でもよい。
(c) 電子部品20のパケージは、SOPタイプ及びQFNタイプを例示したが、QFP(Quad Flat Package)、QFJ(Quad Flat J-leaded package)等の表面実装タイプのパッケージでもよい。
(d) 半田パッド11aの分割数を6個及び14個の例で説明したが、この数は、特に限定されない。
10 プリント基板
11a 半田パッド
11b リード用半田パッド
12 テストポント
13 クリーム半田
14 配線パターン
15 半田フィレット
20 電子部品
21 放熱電極
22 ボディ
23 リード
24 半田付け確認部

Claims (8)

  1. プリント基板上に電子部品が搭載された電子部品実装基板であって、
    前記プリント基板は、
    主表面を有する基板本体と、
    前記基板本体に形成された導体パターンと、
    前記基板本体の主表面に形成されて前記導体パターンに電気的に接続された回路接続用の第1の電極と、
    前記主表面に形成された放熱電極接続用の第2の電極と、
    前記主表面において前記第2の電極から突出した第1の接続確認部とを有し、
    前記電子部品は、
    電子回路が収納されたパッケージ本体と、
    前記電子回路に電気的に接続されて前記パッケージ本体に設けられて前記第1の電極上に接続材料により接続された回路接続用の第3の電極と、
    前記パッケージ本体の底面に形成されて前記第2の電極上に前記接続材料により接続された放熱電極と、
    前記パッケージ本体の底面において前記放熱電極から突出し、前記第1の接続確認部上に前記接続材料により接続された第2の接続確認部と、
    を有することを特徴とする電子部品実装基板。
  2. 前記接続材料は、半田であることを特徴とする請求項1記載の電子部品実装基板。
  3. 前記接続材料は、導電性接続剤であることを特徴とする請求項1記載の電子部品実装基板。
  4. 前記第2の電極は、複数の電極に細分化されていることを特徴とする請求項1〜3のいずれか1項に記載の電子部品実装基板。
  5. 基板本体、前記基板本体の主表面に設けられた回路接続用の第1の電極、放熱電極用の第2の電極、及び前記第2の電極から突出した第1の接続確認部を有するプリント基板と、電子回路が収納されたパッケージ本体、前記パッケージ本体に設けられた回路接続用の第3の電極、前記パッケージ本体の底面に形成された放熱電極、及び前記パッケージ本体の底面において前記放熱電極から突出した第2の接続確認部を有する電子部品とを用意する第1の工程と、
    前記第1の電極、前記第2の電極、及び前記第1の接続確認部に前記第3の電極、前記放熱電極、及び前記第2の接続確認部をそれぞれ載置する第2の工程と、
    接続材料を硬化させて前記第1の電極、前記第2の電極、及び前記第1の接続確認部と、前記第3の電極、前記放熱電極、及び前記第2の接続認部のそれぞれを接続する第3の工程と、
    前記第1及び第2の接続確認部間からの前記接続材料の露出の有無を確認する第4の工程と、
    を備えたことを特徴とする電子部品実装基板の製造方法。
  6. 基板本体、前記基板本体の主表面に設けられた回路接続用の第1の電極、放熱電極用の複数の第2の電極、及び前記第2の電極から突出した複数の第1の接続確認部を有するプリント基板と、電子回路が収納されたパッケージ本体、前記パッケージ本体に設けられた回路接続用の第3の電極、前記パッケージ本体の底面に形成された放熱電極、及び前記パッケージ本体の底面において前記放熱電極から突出した複数の第2の接続確認部とを有する電子部品を用意する第1の工程と、
    前記第1の電極、前記第2の電極、及び前記第1の接続確認部に前記第3の電極、前記放熱電極、及び前記第2の接続確認部をそれぞれ載置する第2の工程と、
    接続材料を硬化させて前記第1の電極、前記第2の電極、及び前記第1の接続確認部と、前記第3の電極、前記放熱電極、及び前記第2の接続確認部のそれぞれを接続する第3の工程と、
    複数の前記第1の接続確認部の内の2箇所にテスタを接触させてその導通状態により、前記放電電極と前記第2の電極の接続が正常か否かを確認する第4の工程と、
    を備えたことを特徴とする電子部品実装基板の製造方法。
  7. 前記接続材料は、半田であり、前記第3の工程において、前記接続材料を加熱により溶融してその後、硬化させて前記第1の電極、前記第2の電極、及び前記第1の接続確認部と、前記第3の電極、前記放熱電極、及び前記第2の接続確認部のそれぞれを接続することを特徴とする請求項5又は6記載の電子部品実装基板の製造方法。
  8. 前記第2の電極は、複数の電極に細分化されていることを特徴とする請求項5〜7のいずれか1項に記載の電子部品実装基板の製造方法。
JP2009015644A 2009-01-27 2009-01-27 電子部品実装基板及び電子部品実装基板の製造方法 Withdrawn JP2010177274A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2009015644A JP2010177274A (ja) 2009-01-27 2009-01-27 電子部品実装基板及び電子部品実装基板の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2009015644A JP2010177274A (ja) 2009-01-27 2009-01-27 電子部品実装基板及び電子部品実装基板の製造方法

Publications (1)

Publication Number Publication Date
JP2010177274A true JP2010177274A (ja) 2010-08-12

Family

ID=42707954

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2009015644A Withdrawn JP2010177274A (ja) 2009-01-27 2009-01-27 電子部品実装基板及び電子部品実装基板の製造方法

Country Status (1)

Country Link
JP (1) JP2010177274A (ja)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2012136331A1 (fr) * 2011-04-08 2012-10-11 Continental Automotive France Composant électronique avec pastille de dissipation thermique et carte utilisant ce composant
KR101298514B1 (ko) * 2012-07-18 2013-08-22 대덕지디에스 주식회사 연성회로기판의 보강대 누락 검사방법
JP2020004858A (ja) * 2018-06-28 2020-01-09 株式会社デンソー プリント配線基板、及び、プリント回路基板
US11410450B2 (en) 2018-04-17 2022-08-09 Samsung Electronics Co., Ltd. Method for manufacturing an electronic device including multiple fixing members to fix a biometric sensor to a display

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2012136331A1 (fr) * 2011-04-08 2012-10-11 Continental Automotive France Composant électronique avec pastille de dissipation thermique et carte utilisant ce composant
CN103548425A (zh) * 2011-04-08 2014-01-29 法国大陆汽车公司 具有散热片的电子元件和使用该元件的板
KR101298514B1 (ko) * 2012-07-18 2013-08-22 대덕지디에스 주식회사 연성회로기판의 보강대 누락 검사방법
US11410450B2 (en) 2018-04-17 2022-08-09 Samsung Electronics Co., Ltd. Method for manufacturing an electronic device including multiple fixing members to fix a biometric sensor to a display
JP2020004858A (ja) * 2018-06-28 2020-01-09 株式会社デンソー プリント配線基板、及び、プリント回路基板

Similar Documents

Publication Publication Date Title
JP4805901B2 (ja) 半導体パッケージ
KR101388328B1 (ko) 통합 tht 히트 스프레더 핀을 구비한 리드 프레임 기반 오버-몰딩 반도체 패키지와 그 제조 방법
JP5503322B2 (ja) 半導体装置の製造方法
JPH0621326A (ja) Pcb基板上の多重パッケージ・モジュールとその作成方法
JP3851797B2 (ja) ボールグリッドアレーパッケージとそれに用いられる回路基板
US9698132B1 (en) Chip package stack up for heat dissipation
US10314161B2 (en) Circuit board and on-board structure of semiconductor integrated circuit
CN102843861B (zh) 印刷电路板以及印刷电路板组合结构
US20110068445A1 (en) Chip package and process thereof
JP2010177274A (ja) 電子部品実装基板及び電子部品実装基板の製造方法
KR101101550B1 (ko) 솔더 볼 및 반도체 패키지
JP3527162B2 (ja) 電子部品の放熱構造および電子部品の製造方法
JPH1167947A (ja) ハイブリッド集積回路装置の表面実装方法及びハイブリッド集積回路装置及びハイブリッド集積回路装置の実装体
JP2005259860A (ja) 電子回路装置
JP2002151634A (ja) 基板放熱装置
US20040080034A1 (en) Area array semiconductor device and electronic circuit board utilizing the same
JP2016103604A (ja) 切り欠き形状のサーマルパッドを有するプリント基板
JPH11297882A (ja) 半導体装置,その製造方法,電子装置およびその製造方法
JP2009076812A (ja) 半導体装置の製造方法
JPH10125833A (ja) Bga型パッケージ実装基板及びbga型パッケージ実装方法
KR200317709Y1 (ko) 전자부품용 방열판 및 그 장착구조
JP3019027B2 (ja) リジッド・フレキシブル基板を用いたicパッケージの構造
Package Quad Flat Pack No-Lead (QFN) Micro Dual Flat Pack No-Lead (uDFN)
JP2007036035A (ja) 半導体装置
JP2000031315A (ja) Bgaパッケージ及びその製造方法

Legal Events

Date Code Title Description
A300 Withdrawal of application because of no request for examination

Free format text: JAPANESE INTERMEDIATE CODE: A300

Effective date: 20120403