JP2010175489A

JP2010175489A - 回路基板検査装置および回路基板検査方法

Info

Publication number: JP2010175489A
Application number: JP2009021070A
Authority: JP
Inventors: Takahiro Shimizu; 隆弘清水
Original assignee: Hioki EE Corp
Current assignee: Hioki EE Corp
Priority date: 2009-02-02
Filing date: 2009-02-02
Publication date: 2010-08-12
Anticipated expiration: 2029-02-02
Also published as: JP5208787B2

Abstract

【課題】数多くの導体パターン、および導体パターンに接続された電子部品を有する回路基板に対する検査の効率を向上させる。
【解決手段】電子部品（Ｅ１〜Ｅ４）が接続されている第１導体パターン群Ｇｆ内の導体パターン（Ｐ１〜Ｐ１２）と電子部品が接続されていない第２導体パターン群Ｇｓ内の導体パターン（Ｐ１３〜Ｐ２４）との間の絶縁状態を検査する第１絶縁検査において絶縁状態が良好と判別したときに、第１導体パターン群Ｇｆ内の導体パターン間の絶縁状態を検査する第２絶縁検査、および第２導体パターン群Ｇｓ内の導体パターン間の絶縁状態を検査する第３絶縁検査を実行すると共に、第２、第３絶縁検査のいずれもが実行されていない導体パターンの導通状態を検査する導通検査を両絶縁検査の少なくとも一方と並行して実行する検査部を備えている。
【選択図】図２

Description

本発明は、複数の導体パターン、および導体パターンに接続された電子部品を有する回路基板における各導体パターン間の絶縁状態および各導体パターンの導通状態を検査する回路基板検査装置および回路基板検査方法に関するものである。

この種の回路基板検査装置として、特開２００１−６６３５１号公報に開示された回路基板検査装置が知られている。この回路基板検査装置は、フィクスチャおよび接続計測部を備えて、回路基板における各導体パターン（ランドパターン）の導通検査や各導体パターンの間の絶縁検査を実行可能に構成されている。この場合、フィクスチャは、回路基板の各導体パターンに対応する複数のプローブピンがその上面に突出形成された下側フィクスチャと、回路基板の他面に実装された各電子部品間の隙間に対応して複数の当接ピンがその下面に形成されると共に昇降機構によって上下方向に移動させられる上側フィクスチャとで構成されている。この回路基板検査装置では、下側フィクスチャと上側フィクスチャとの間に回路基板を挟み込むことによって下側フィクスチャのプローブピンを各導体パターンに接触させて所定のプローブピンに信号を供給した状態で、接続計測部がプローブピンを介して入力する信号に基づいて各導体パターンの間の絶縁検査や各導体パターンの導通検査を行う。この場合、この種の回路基板検査装置では、絶縁検査および導通検査のいずれか一方を行い、その後に両検査の他方が行われる。

特開２００１−６６３５１号公報（第３−５頁、第１図）

ところが、上記した回路基板検査装置を含む従来の回路基板検査装置には、以下の問題点がある。すなわち、従来の回路基板検査装置では、絶縁検査および導通検査の一方を行った後に両検査の他方を行っている。このため、従来の回路基板検査装置には、数多くの導体パターンを有する回路基板に対する検査を行う際には、導通検査および絶縁検査のそれぞれに多くの時間を要する結果、検査効率の向上が困難であるという問題点が存在する。

本発明は、かかる改善すべき課題に鑑みてなされたものであり、数多くの導体パターン、および導体パターンに接続された電子部品を有する回路基板に対する検査の効率を向上し得る回路基板検査装置および回路基板検査方法を提供することを主目的とする。

上記目的を達成すべく請求項１記載の回路基板検査装置は、複数の導体パターンおよび当該導体パターンに接続された電子部品を有する回路基板における当該各導体パターン間の絶縁状態および当該各導体パターンの導通状態を検査する検査部を備えた回路基板検査装置であって、前記検査部は、前記電子部品が接続されている前記導体パターンで構成される第１導体パターン群内の当該導体パターンを互いに同電位とすると共に当該電子部品が接続されていない前記導体パターンで構成される第２導体パターン群内の当該導体パターンを互いに同電位としつつ当該第１導体パターン群内の当該導体パターンと当該第２導体パターン群内の当該導体パターンとの間の絶縁状態を検査する第１絶縁検査を実行し、当該第１絶縁検査において当該絶縁状態が良好と判別したときに、前記第１導体パターン群内の前記導体パターン間の絶縁状態を検査する第２絶縁検査、および前記第２導体パターン群内の前記導体パターン間の絶縁状態を検査する第３絶縁検査を実行すると共に、前記第２絶縁検査および前記第３絶縁検査のいずれもが実行されていない前記導体パターンの導通状態を検査する導通検査を当該両絶縁検査の少なくとも一方と並行して実行する。

また、請求項２記載の回路基板検査装置は、請求項１記載の回路基板検査装置において、前記検査部は、前記第２絶縁検査において、前記第１導体パターン群内の前記各導体パターンのうちの前記電子部品を介して互いに接続されている導体パターンで構成される第３導体パターン群内の当該導体パターンを互いに同電位としつつ、当該第３導体パターン群内の当該導体パターンと、当該第１導体パターン群内であってかつ当該第３導体パターン群外の前記導体パターンとの間の絶縁状態を検査する。

また、請求項３記載の回路基板検査装置は、請求項１または２記載の回路基板検査装置において、前記電子部品が接続されている前記導体パターンを特定可能な接続データを記憶する記憶部と、前記接続データに基づいて前記各導体パターン群を特定する特定処理を実行する処理部とを備えている。

また、請求項４記載の回路基板検査方法は、複数の導体パターンおよび当該導体パターンに接続された電子部品を有する回路基板における当該各導体パターン間の絶縁状態および当該各導体パターンの導通状態を検査する回路基板検査方法であって、前記電子部品が接続されている前記導体パターンで構成される第１導体パターン群内の当該導体パターンを互いに同電位とすると共に当該電子部品が接続されていない前記導体パターンで構成される第２導体パターン群内の当該導体パターンを互いに同電位としつつ当該第１導体パターン群内の当該導体パターンと当該第２導体パターン群内の当該導体パターンとの間の絶縁状態を検査する第１絶縁検査を実行し、当該第１絶縁検査において当該絶縁状態が良好と判別したときに、前記第１導体パターン群内の前記導体パターン間の絶縁状態を検査する第２絶縁検査、および前記第２導体パターン群内の前記導体パターン間の絶縁状態を検査する第３絶縁検査を実行すると共に、前記第２絶縁検査および前記第３絶縁検査のいずれもが実行されていない前記導体パターンの導通状態を検査する導通検査を当該両絶縁検査の少なくとも一方と並行して実行する。

請求項１記載の回路基板検査装置、および請求項４記載の回路基板検査方法では、第１絶縁検査において絶縁状態が良好と判別したときに、第２絶縁検査および第３絶縁検査を実行すると共に、第２絶縁検査および第３絶縁検査のいずれもが実行されていない導体パターンの導通状態を検査する導通検査を第２絶縁検査および第３絶縁検査の少なくとも一方と並行して実行する。このため、この回路基板検査装置および回路基板検査方法によれば、絶縁検査および導通検査のいずれか一方を実行した後に両検査の他方を実行する従来の回路基板検査装置と比較して、第１絶縁検査および第２絶縁検査の少なくとも一方と導通検査とを並行して行う時間の分だけ、全体としての検査時間を短縮することができる。したがって、この回路基板検査装置および回路基板検査方法によれば、数多くの導体パターンを有する回路基板に対する検査を行う際の検査効率を十分に向上させることができる。

また、請求項２記載の回路基板検査装置では、検査部が第２絶縁検査において、第１導体パターン群内の各導体パターンのうちの電子部品を介して互いに接続されている導体パターンで構成される第３導体パターン群内の導体パターンを互いに同電位としつつ、その第３導体パターン群内の導体パターンと、第１導体パターン群内であってかつその第３導体パターン群外の導体パターンとの間の絶縁状態を検査する。このため、この回路基板検査装置によれば、同一の第３導体パターン群内における各導体パターンの間に電位差が生じることに起因する電子部品の損傷を確実に回避することができる。

また、請求項３記載の回路基板検査装置によれば、処理部が、記憶部に記憶されている接続データに基づいて各導体パターン群を特定することにより、どの導体パターンが電子部品によって接続されているかを調査して各導体パターン群を特定する作業を不要とすることができる結果、その分、検査効率を向上させることができる。

回路基板検査装置１の構成を示す構成図である。回路基板１００の構成を示す構成図である。接続データＤｃの構成を概念的に示すデータ構成図である。導体パターン群データＤｇの構成を概念的に示すデータ構成図である。検査処理５０のフローチャートである。

以下、本発明に係る回路基板検査装置および回路基板検査方法の実施の形態について、添付図面を参照して説明する。

最初に、回路基板検査装置１の構成について説明する。図１に示す回路基板検査装置１は、本発明に係る回路基板検査装置の一例であって、例えば、複数の導体パターンＰ１〜Ｐ２４（図２参照：以下、区別しないときには「導体パターンＰ」ともいう）、および導体パターンＰに接続された電子部品Ｅ１〜Ｅ４（同図参照：以下、区別しないときには「電子部品Ｅ」ともいう）を有する回路基板１００における各導体パターンＰの間の絶縁状態および各導体パターンＰの導通状態を、本発明に係る回路基板検査方法に従って検査可能に構成されている。具体的には、回路基板検査装置１は、図１に示すように、基板保持部２、プローブユニット３、移動機構４および検査部５を備えて構成されている。

基板保持部２は、保持板と、保持板に取り付けられて回路基板１００の端部を挟み込んで固定するクランプ機構（いずれも図示せず）とを備えて、回路基板１００を保持可能に構成されている。プローブユニット３は、複数のプローブピン２１を備えて治具型に構成されている。この場合、プローブユニット３は、回路基板１００の各導体パターンＰに設けられている電気部品接続用の接続点Ｈ（図２参照）の位置に応じて、プローブピン２１の数や配列パターンが規定されている。移動機構４は、制御部１５の制御に従い、上下方向にプローブユニット３を移動させることによってプロービングを実行する。

検査部５は、図１に示すように、スキャナ部１１、検査用信号生成部１２、測定部１３、記憶部１４および制御部１５を備えて構成されている。スキャナ部１１は、複数のスイッチ（図示せず）を備えて構成され、制御部１５の制御に従って各スイッチをオン状態またはオフ状態に移行させることにより、プローブユニット３におけるプローブピン２１と検査用信号生成部１２との接断（接続および切断）、およびプローブピン２１と測定部１３との接断を行う。

検査用信号生成部１２は、電圧信号生成回路３１および電流信号生成回路３２を備えて構成されている。電圧信号生成回路３１は、制御部１５の制御に従い、電圧信号Ｓｖ（本発明における絶縁検査用信号）を生成する。電流信号生成回路３２は、制御部１５の制御に従い、電流信号Ｓｉ（本発明における導通検査用信号）を生成する。測定部１３は、電圧信号Ｓｖの供給に伴って導体パターンＰ間に流れる電流（本発明における物理量の一例）を測定する。また、測定部１３は、電流信号Ｓｉの供給に伴って導体パターンＰの両端部間（両接続点Ｈ，Ｈ間）に生じる電圧（本発明における物理量の他の一例）を測定する。

記憶部１４は、制御部１５によって実行される検査処理５０（図５参照）において用いられる接続データＤｃを記憶する。この場合、接続データＤｃは、本発明における接続データの一例であって、図３に概念的に示すように、回路基板１００に実装されている各電子部品Ｅ１〜Ｅ４が接続されている導体パターンＰを特定可能な情報を含んで構成されている。また、記憶部１４は、制御部１５によって生成される導体パターン群データＤｇ（図４参照）を記憶する。

制御部１５は、図外の操作部から出力される操作信号に従って移動機構４および検査部５を構成する各構成要素を制御する。具体的には、制御部１５は、移動機構４によるプローブユニット３の移動を制御する。また、制御部１５は、検査用信号生成部１２による電圧信号Ｓｖおよび電流信号Ｓｉの生成を制御すると共にスキャナ部１１による接断処理を制御することにより、回路基板１００の導体パターンＰに対して電圧信号Ｓｖおよび電流信号Ｓｉを供給させる。また、制御部１５は、検査処理５０において、後にそれぞれ詳述する、第１絶縁検査、第２絶縁検査、第３絶縁検査および導通検査を実行する。

また、制御部１５は、本発明における処理部として機能し、回路基板１００における各導体パターンＰの中から、電子部品Ｅが接続されている全ての導体パターンＰで構成される第１導体パターン群Ｇｆ（図２参照）を接続データＤｃに基づいて特定する。また、制御部１５は、電子部品Ｅが接続されていない全ての導体パターンＰで構成される第２導体パターン群Ｇｓ（同図参照）を接続データＤｃに基づいて特定する。さらに、制御部１５は、電子部品Ｅを介して互いに接続されている導体パターンＰで構成される第３導体パターン群Ｇｔ１〜Ｇｔ３（同図参照：以下、区別しないときには「第３導体パターン群Ｇｔ」ともいう）を接続データＤｃに基づいて特定する。また、制御部１５は、各導体パターン群Ｇｆ，Ｇｓ，Ｇｔをそれぞれ構成する導体パターンＰを示す情報を含んだ導体パターン群データＤｇ（図４参照）を生成して記憶部１４に記憶させる。なお、各導体パターン群Ｇｆ，Ｇｓ，Ｇｔを特定する処理が本発明における特定処理に相当する。

次に、回路基板検査装置１を用いて本発明に係る回路基板検査方法に従い、回路基板１００における各導体パターンＰの間の絶縁状態および各導体パターンＰの導通状態を検査する方法、およびその際の回路基板検査装置１の動作について、図面を参照して説明する。

まず、検査対象の回路基板１００を基板保持部２における保持板（図示せず）に載置し、次いで、基板保持部２のクランプ機構（図示せず）で回路基板１００の端部を挟み込んで固定することにより、回路基板１００を基板保持部２に保持させる。続いて、図外の操作部を用いて検査開始操作を行う。この際に、制御部１５が、操作部から出力された操作信号に従い、移動機構４を制御してプローブユニット３を下向きに移動させる。これにより、プローブユニット３の各プローブピン２１の先端部が各導体パターンＰの各接続点Ｈに接触（プロービング）させられる。

次いで、制御部１５は、図５に示す検査処理５０を実行する。この検査処理５０では、制御部１５は、記憶部１４から接続データＤｃを読み出す（ステップ５１）。続いて、制御部１５は、接続データＤｃに基づいて各導体パターン群Ｇｆ，Ｇｓ，Ｇｔを特定する特定処理を実行する（ステップ５２）。この特定処理では、制御部１５は、図２に示すように、いずれかの電子部品Ｅが接続されている導体パターンＰ１〜Ｐ１２で構成される第１導体パターン群Ｇｆを特定すると共に、電子部品Ｅが接続されていない導体パターンＰ１３〜Ｐ２４で構成される第２導体パターン群Ｇｓを特定する。また、制御部１５は、同図に示すように、電子部品Ｅ１を介して接続されている導体パターンＰ１〜Ｐ８で構成される第３導体パターン群Ｇｔ１、電子部品Ｅ２，Ｅ３を介して接続されている導体パターンＰ９，Ｐ１０で構成される第３導体パターン群Ｇｔ２、および電子部品Ｅ４を介して接続されている導体パターンＰ１１，Ｐ１２で構成される第３導体パターン群Ｇｔ３を特定する。次いで、制御部１５は、各導体パターン群Ｇｆ，Ｇｓ，Ｇｔをそれぞれ構成する導体パターンＰを示す情報を含んだ導体パターン群データＤｇ（図４参照）を生成して記憶部１４に記憶させる（ステップ５３：導体パターン群データＤｇの生成および記録）。

この場合、上記したように、この回路基板検査装置１では、制御部１５が接続データＤｃに基づいて第１導体パターン群Ｇｆ、第２導体パターン群Ｇｓおよび第３導体パターン群Ｇｔを特定する。このため、この回路基板検査装置１では、どの導体パターンＰが電子部品Ｅによって接続されているかを調査して各導体パターン群Ｇｆ，Ｇｓ，Ｇｔを特定する作業が不要なため、その分、検査効率を向上させることが可能となっている。

続いて、制御部１５は、第１絶縁検査を実行する（ステップ５４）。この第１絶縁検査では、制御部１５は、検査用信号生成部１２の電圧信号生成回路３１を制御して電圧信号Ｓｖ（一例として、１０Ｖ〜１０００Ｖ程度の高い直流電圧）を生成させる。次いで、制御部１５は、記憶部１４から導体パターン群データＤｇを読み出して、その導体パターン群データＤｇに基づいて第１導体パターン群Ｇｆを構成する導体パターンＰ１〜Ｐ１２、および第２導体パターン群Ｇｓを構成する導体パターンＰを特定する。

続いて、制御部１５は、スキャナ部１１を制御して、第１導体パターン群Ｇｆ内の（第１導体パターン群Ｇｆを構成する）全ての導体パターンＰ１〜Ｐ１２の各接続点Ｈに接触しているプローブピン２１を電圧信号生成回路３１に接続すると共に、第２導体パターン群Ｇｓ内（第２導体パターン群Ｇｓを構成する）の全ての導体パターンＰ１３〜Ｐ２４の各接続点Ｈに接触しているプローブピン２１をグランド電位に接続する。これにより、電圧信号Ｓｖが各プローブピン２１を介して、第１導体パターン群Ｇｆ内の各導体パターンＰと第２導体パターン群Ｇｓ内の各導体パターンＰとの間に供給（印加）される。

この場合、上記したように、第１導体パターン群Ｇｆ内の全ての導体パターンＰがプローブピン２１を介して検査用信号生成部１２に接続されて各導体パターンＰが同電位（この例では、電圧信号Ｓｖの電位）に維持され、第２導体パターン群Ｇｓ内の全ての導体パターンＰがプローブピン２１を介してグランド電位に接続されて各導体パターンＰが同電位（この例では、グランド電位）に維持されている。このため、第１導体パターン群Ｇｆ内の各導体パターンＰの間に大きな電位差が生じることに起因して各導体パターンＰの間に接続されている電子部品Ｅが破損する事態が確実に防止される。

次いで、制御部１５は、測定部１３に対して、電圧信号Ｓｖの供給に伴って第１導体パターン群Ｇｆと第２導体パターン群Ｇｓとの間に流れる電流を測定させる。続いて、制御部１５は、測定部１３によって測定された電流の測定値および電圧信号Ｓｖの電圧値に基づいて抵抗値を算出し、その抵抗値と所定の基準値とを比較して第１導体パターン群Ｇｆ内の導体パターンＰと第２導体パターン群Ｇｓ内の導体パターンＰとの間の絶縁状態の良否を検査する。この場合、制御部１５は、算出した抵抗値が基準値未満のときには、絶縁状態が不良と判別して、その旨を図外の表示部に表示させて検査処理５０を終了する。

一方、上記の第１絶縁検査において、算出した抵抗値が基準値以上のときには、制御部１５は、絶縁状態が良好と判別して、次いで、第２絶縁検査を実行する（ステップ５５）。この第２絶縁検査では、制御部１５は、検査用信号生成部１２の電圧信号生成回路３１を制御して電圧信号Ｓｖを生成させる。続いて、制御部１５は、記憶部１４から導体パターン群データＤｇを読み出して、その導体パターン群データＤｇに基づき、各第３導体パターン群Ｇｔのうちの１つの第３導体パターン群Ｇｔ（例えば、第３導体パターン群Ｇｔ１：図２参照）を構成する導体パターンＰ（この例では、導体パターンＰ１〜Ｐ８：同図参照）を特定すると共に、他の第３導体パターン群Ｇｔ（例えば、第３導体パターン群Ｇｔ２：同図参照）を構成する導体パターンＰ（この例では、導体パターンＰ９，Ｐ１０：同図参照）を特定する。次いで、制御部１５は、スキャナ部１１を制御して、第３導体パターン群Ｇｔ１内の全ての導体パターンＰ１〜Ｐ８の各接続点Ｈに接触しているプローブピン２１を電圧信号生成回路３１に接続すると共に、第３導体パターン群Ｇｔ１以外の他の第３導体パターン群Ｇｔ２内の全ての導体パターンＰ９，Ｐ１０の各接続点Ｈに接触しているプローブピン２１をグランド電位に接続する。

これにより、電圧信号Ｓｖが、第３導体パターン群Ｇｔ１内の各導体パターンＰと、第３導体パターン群Ｇｔ２内の各導体パターンＰとの間に各プローブピン２１を介して供給（印加）される。なお、この例では、第３導体パターン群Ｇｔ１側から見たときの第３導体パターン群Ｇｔ２内の各導体パターンＰ、および第３導体パターン群Ｇｔｆ２側から見たときの第３導体パターン群Ｇｔ１内の各導体パターンＰが、本発明における「第１導体パターン群内であってかつ第３導体パターン群外の導体パターン」にそれぞれ相当する。

この場合、この第２絶縁検査においても、第３導体パターン群Ｇｔ１内の全ての各導体パターンＰが同電位に維持され、第３導体パターン群Ｇｔ２内の全ての各導体パターンＰが同電位に維持されているため、上記した第１絶縁検査と同様にして、同じ第３導体パターン群Ｇｔ内の各導体パターンＰ間に接続されている電子部品Ｅが破損する事態が確実に防止される。

続いて、制御部１５は、測定部１３に対して、電圧信号Ｓｖの供給に伴って第３導体パターン群Ｇｔ１と第３導体パターン群Ｇｔ２との間に流れる電流を測定させる。次いで、制御部１５は、測定部１３によって測定された電流の測定値および電圧信号Ｓｖの電圧値に基づいて抵抗値を算出し、その抵抗値と所定の基準値とを比較して第３導体パターン群Ｇｔ１内の導体パターンＰと第３導体パターン群Ｇｔ２内の導体パターンＰとの間（電圧信号Ｓｖを供給している導体パターンＰの間）の絶縁状態の良否を検査する。

続いて、制御部１５は、上記と同様にして、第３導体パターン群Ｇｔ１内の導体パターンＰと第３導体パターン群Ｇｔ３内の導体パターンＰとの間、および第３導体パターン群Ｇｔ２内の導体パターンＰと第３導体パターン群Ｇｔ３内の導体パターンＰとの間の絶縁状態の良否検査を順次行う。

次いで、制御部１５は、全ての第３導体パターン群Ｇｔ間についての絶縁状態の良否検査が終了したときには、各第３導体パターン群Ｇｔ内の各導体パターンＰの間の絶縁状態の良否を検査する。この場合、制御部１５は、電圧信号生成回路３１を制御して、電子部品Ｅに印加しても破損しない程度の低電圧の電圧信号Ｓｖ（一例として、０．１Ｖ〜０．５Ｖ程度の直流電圧）を生成させる。続いて、各第３導体パターン群Ｇｔの１つ（例えば第３導体パターン群Ｇｔ１）内の各導体パターンＰの中から２つの導体パターンＰを選択して、一方の導体パターンＰの接続点Ｈに接触しているプローブピン２１を電圧信号生成回路３１に接続すると共に、他方の導体パターンＰの接続点Ｈに接触しているプローブピン２１をグランド電位に接続する。これにより、低電圧の電圧信号Ｓｖが各プローブピン２１を介して、両導体パターンＰの間に供給（印加）される。

次いで、制御部１５は、測定部１３に対して、電圧信号Ｓｖの供給に伴って両導体パターンＰの間に流れる電流を測定させる。続いて、制御部１５は、測定部１３によって測定された電流の測定値および電圧信号Ｓｖの電圧値に基づいて抵抗値を算出し、その抵抗値と所定の基準値とを比較して両導体パターンＰの間の絶縁状態の良否を検査する。次いで、制御部１５は、第３導体パターン群Ｇｔ１内の各導体パターンＰの中から２つを選択する全ての組み合わせについての絶縁状態の良否検査を順次行う。続いて、制御部１５は、同様にして、他の第３導体パターン群Ｇｔ内における導体パターンＰの間の絶縁状態の良否検査を行い、全ての第３導体パターン群Ｇｔについての良否検査を終了したときには、検査結果を図外の表示部に表示させる。

この場合、２つの導体パターンＰに電圧信号Ｓｖを供給して行う絶縁状態の良否検査を、第３導体パターン群Ｇｔ内の各導体パターンＰの中から２つを選択する全ての組み合わせについて行う上記の方式（総当たり方式）の検査に代えて、バルクショート方式で検査を行うこともできる。このバルクショート方式の検査では、第３導体パターン群Ｇｔ内の各導体パターンＰの中から１つの導体パターンＰを選択し、その１つを除く他の全ての導体パターンＰを互いに接続した状態で、上記１つの導体パターンＰと互いに接続した他の各導体パターンＰとの間に電圧信号Ｓｖを供給して、その１つの導体パターンと他の各導体パターンＰとの間の抵抗値を測定し、その抵抗値と基準値とを比較して絶縁状態を検査する。このバルクショート方式の検査では、（第３導体パターン群Ｇｔ内の全ての導体パターンＰの数−１）回の検査を行うことで、第３導体パターン群Ｇｔ内の全ての導体パターンＰについての絶縁状態の良否検査を行うことができるため、第３絶縁検査の検査効率の向上が可能となる。

また、上記した総当たり方式の検査やバルクショート方式の検査に代えて、いわゆるマルチプル方式で検査を行うこともできる。このマルチプル方式の検査では、第３導体パターン群Ｇｔ内の各導体パターンＰを２つのグループ（Ａグループ、Ｂグループ）にグループ分けし、各グループ内において各導体パターンＰを互いに同電位としつつ各導体パターンＰに電圧信号Ｓｖを供給して、各導体パターンＰ間の絶縁状態が良好であるか否かを検査する。そして、この検査を、グループ分けの内容（各グループに所属させる導体パターンＰやその数）を所定の規則に従って変更しつつ所定の回数だけ行う。この場合、全ての導体パターンＰ間の絶縁状態が良好であるか否かを検査するのに必要な検査回数（グループ分けの回数）は、全ての導体パターンＰの数をＮとしたときに、ｌｏｇ_２Ｎ以上であってｌｏｇ_２Ｎに最も近い整数で規定される（例えば、Ｎ＝８のときには３回）。このため、このマルチプル方式の検査では、上記した総当たり方式の検査やバルクショート方式の検査よりもさらに少ない検査回数で第３導体パターン群Ｇｔ内の全ての導体パターンＰについての絶縁状態の良否検査を行うことができる。

次いで、制御部１５は、第３絶縁検査を実行する（ステップ５６）。この第３絶縁検査では、制御部１５は、検査用信号生成部１２の電圧信号生成回路３１を制御して電圧信号Ｓｖを生成させる。続いて、制御部１５は、記憶部１４から導体パターン群データＤｇを読み出して、その導体パターン群データＤｇに基づいて第２導体パターン群Ｇｓを構成する導体パターンＰ１３〜Ｐ２４を特定する。

次いで、制御部１５は、スキャナ部１１を制御して、第２導体パターン群Ｇｓ内の（第２導体パターン群Ｇｓを構成する）各導体パターンＰの中から２つの導体パターンＰを選択して、一方の導体パターンＰの接続点Ｈに接触しているプローブピン２１を電圧信号生成回路３１に接続すると共に、他方の導体パターンＰの接続点Ｈに接触しているプローブピン２１をグランド電位に接続する。これにより、電圧信号Ｓｖが各プローブピン２１を介して、両導体パターンＰの間に供給（印加）される。

続いて、制御部１５は、測定部１３に対して、電圧信号Ｓｖの供給に伴って両導体パターンＰの間に流れる電流を測定させる。次いで、制御部１５は、測定部１３によって測定された電流の測定値および電圧信号Ｓｖの電圧値に基づいて抵抗値を算出し、その抵抗値と所定の基準値とを比較して両導体パターンＰの間の絶縁状態の良否を検査する。続いて、制御部１５は、第２導体パターン群Ｇｓ内の各導体パターンＰの中から２つを選択する全ての組み合わせについての絶縁状態の良否検査を順次行う。次いで、制御部１５は、全ての導体パターンＰの間についての絶縁状態の良否検査を終了したときには、検査結果を図外の表示部に表示させる。この場合、第２絶縁検査と同様にして、総当たり方式の検査に代えて、上記したバルクショート方式やマルチプル方式で検査を行うこともできる。

また、制御部１５は、上記した第２絶縁検査および第３絶縁検査の少なくとも一方（いずれかまたは双方）に並行して導通検査を実行する（ステップ５７）。この導通検査では、制御部１５は、検査用信号生成部１２の電流信号生成回路３２を制御して電流信号Ｓｉを生成させる。続いて、制御部１５は、各導体パターンＰの中から、第２絶縁検査および第３絶縁検査のいずれもが行われていない導体パターンＰ（両絶縁検査の対象となっていない導体パターンＰ）を導通検査対象の導体パターンＰとして選択する。次いで、制御部１５は、スキャナ部１１を制御して、選択した導体パターンＰの一端部の接続点Ｈに接触しているプローブピン２１を電流信号生成回路３２に接続すると共に、その導体パターンＰの他端部の接続点Ｈに接触しているプローブピン２１をグランド電位に接続する。これにより、その導体パターンＰに電流信号Ｓｉが供給される。

続いて、制御部１５は、測定部１３に対して、電流信号Ｓｉの供給に伴って導通検査対象の導体パターンＰの両端部間（両接続点Ｈ，Ｈ間）に生じる電圧を測定させる。次いで、制御部１５は、測定部１３によって測定された電圧の測定値および電流信号Ｓｉの電流値に基づいて抵抗値を算出し、その抵抗値と所定の基準値とを比較してその導体パターンＰの導電状態を検査する。続いて、制御部１５は、導通検査対象の導体パターンＰを他の導体パターンＰに変更して導通検査を順次実行する。

次いで、制御部１５は、第２絶縁検査、第３絶縁検査および導通検査の全てが完了したときには、検査処理５０を終了する。この場合、この回路基板検査装置１および回路基板検査方法では、上記したように第１絶縁検査および第２絶縁検査の少なくとも一方と導通検査とを並行して実行している。このため、この回路基板検査装置１および回路基板検査方法では、絶縁検査および導通検査のいずれか一方を行い、その後に両検査の他方を行う従来の回路基板検査装置と比較して、第１絶縁検査および第２絶縁検査の少なくとも一方と導通検査とを並行して行う時間の分だけ、全体としての検査時間を短縮することが可能となっている。

このように、この回路基板検査装置１および回路基板検査方法では、第１絶縁検査において絶縁状態が良好と判別したときに、第２絶縁検査および第３絶縁検査を実行すると共に、第２絶縁検査および第３絶縁検査のいずれもが実行されていない導体パターンＰの導通状態を検査する導通検査を第２絶縁検査および第３絶縁検査の少なくとも一方と並行して実行する。このため、この回路基板検査装置１および回路基板検査方法によれば、絶縁検査および導通検査のいずれか一方を実行した後に両検査の他方を実行する従来の回路基板検査装置と比較して、第１絶縁検査および第２絶縁検査の少なくとも一方と導通検査とを並行して行う時間の分だけ、全体としての検査時間を短縮することができる。したがって、この回路基板検査装置１および回路基板検査方法によれば、数多くの導体パターンＰを有する回路基板に対する検査を行う際の検査効率を十分に向上させることができる。

また、この回路基板検査装置１および回路基板検査方法では、第２絶縁検査において、第１導体パターン群Ｇｆ内の各導体パターンＰのうちの電子部品Ｅを介して互いに接続されている導体パターンＰで構成される第３導体パターン群Ｇｔ内の導体パターンＰを互いに同電位としつつ第１導体パターン群Ｇｆ内であってかつその第３導体パターン群Ｇｔ外の他の導体パターンＰとの間に電圧信号Ｓｖを供給したときに生じる電流値に基づいて電圧信号Ｓｖが供給されている導体パターンＰの間の絶縁状態を検査する。このため、この回路基板検査装置１および回路基板検査方法によれば、同一の第３導体パターン群Ｇｔ内における各導体パターンＰの間に電位差が生じることに起因する電子部品Ｅの損傷を確実に回避することができる。

また、この回路基板検査装置１および回路基板検査方法によれば、記憶部１４に記憶されている接続データＤｃに基づいて各導体パターン群Ｇｆ，Ｇｓ，Ｇｔを特定することにより、どの導体パターンＰが電子部品Ｅによって接続されているかを調査して各導体パターン群Ｇｆ，Ｇｓ，Ｇｔを特定する作業を不要とすることができる結果、その分、検査効率を向上させることができる。

なお、本発明は、上記した構成および方法に限定されない。例えば、第２絶縁検査を実行した後に第３絶縁検査を実行し、これらの両絶縁検査の少なくとも一方と並行して導通検査を実行する例について上記したが、第３絶縁検査を実行した後に第２絶縁検査を実行し、これらの両絶縁検査の少なくとも一方と並行して導通検査を実行する構成および方法を採用することもできる。また、第２絶縁検査と第３絶縁検査とを並行して実行し、さらに両絶縁検査と並行して導通検査を実行する構成および方法を採用することもできる。また、上記した第１絶縁検査、第２絶縁検査、第３絶縁検査および導通検査に加えて電子部品Ｅの良否検査を行う回路基板検査装置および回路基板検査方法に適用することもできる。

また、第２絶縁検査において、各第３導体パターン群Ｇｔ内の各導体パターンＰを同電位として高電圧の電圧信号Ｓｖ（上記の例では、１０Ｖ〜１０００Ｖ程度の直流電圧）を用いて絶縁状態の良否検査を行った後に、低電圧の電圧信号Ｓｖ（上記の例では、０．１Ｖ〜０．５Ｖ程度の直流電圧）を用いて各第３導体パターン群Ｇｔ内の各導体パターンＰの間の絶縁状態の良否検査を行う例について上記したが、第１導体パターン群Ｇｆ内の全ての導体パターンＰ（つまり、全ての第３導体パターン群Ｇｔ内の全ての導体パターンＰ）を対象として、低電圧の電圧信号Ｓｖを用いて、総当たり方式、バルクショート方式およびマルチプル方式のいずれかの方式で絶縁状態の良否検査を行う構成および方法を採用することもできる。

さらに、一面に導体パターンＰが形成された回路基板１００に対する検査を実行する構成および方法について上記したが、一対のプローブユニット３を備えて、両面に導体パターンＰが形成された回路基板に対して検査を実行する構成および方法に適用することもできる。また、多層の回路基板や、基板内部に電子部品が内蔵された部品内蔵型の回路基板を検査する構成および方法に適用することもできる。さらに、プローブユニット３を備えて各導体パターンＰにプローブピン２１を一度に接触させる構成例について上記したが、一対（または複数対）のプローブピンを移動させて、電圧信号Ｓｖを供給すべき導体パターンＰにのみプローブピンを接触させるフライングプローブタイプの回路基板検査装置に適用することもできる。また、３個の第３導体パターン群Ｇｔ、および１２個の単独の導体パターンＰを有する回路基板１００に対して検査を実行する例について上記したが、第３導体パターン群Ｇｔの数や単独の導体パターンＰの数が回路基板１００とは異なる各種の回路基板に対して検査を実行する際にも上記と同様の効果を実現することができるのは勿論である。

１回路基板検査装置
５検査部
１４記憶部
１５制御部
１００回路基板
Ｄｃ接続データ
Ｅ１〜Ｅ４電子部品
Ｇｆ第１導体パターン群
Ｇｓ第２導体パターン群
Ｇｔ１〜Ｇｔ３第３導体パターン群
Ｐ１〜Ｐ２４導体パターン
Ｓｉ電流信号
Ｓｖ電圧信号

Claims

複数の導体パターンおよび当該導体パターンに接続された電子部品を有する回路基板における当該各導体パターン間の絶縁状態および当該各導体パターンの導通状態を検査する検査部を備えた回路基板検査装置であって、
前記検査部は、前記電子部品が接続されている前記導体パターンで構成される第１導体パターン群内の当該導体パターンを互いに同電位とすると共に当該電子部品が接続されていない前記導体パターンで構成される第２導体パターン群内の当該導体パターンを互いに同電位としつつ当該第１導体パターン群内の当該導体パターンと当該第２導体パターン群内の当該導体パターンとの間の絶縁状態を検査する第１絶縁検査を実行し、当該第１絶縁検査において当該絶縁状態が良好と判別したときに、
前記第１導体パターン群内の前記導体パターン間の絶縁状態を検査する第２絶縁検査、および前記第２導体パターン群内の前記導体パターン間の絶縁状態を検査する第３絶縁検査を実行すると共に、前記第２絶縁検査および前記第３絶縁検査のいずれもが実行されていない前記導体パターンの導通状態を検査する導通検査を当該両絶縁検査の少なくとも一方と並行して実行する回路基板検査装置。
前記検査部は、前記第２絶縁検査において、前記第１導体パターン群内の前記各導体パターンのうちの前記電子部品を介して互いに接続されている導体パターンで構成される第３導体パターン群内の当該導体パターンを互いに同電位としつつ、当該第３導体パターン群内の当該導体パターンと、当該第１導体パターン群内であってかつ当該第３導体パターン群外の前記導体パターンとの間の絶縁状態を検査する請求項１記載の回路基板検査装置。
前記電子部品が接続されている前記導体パターンを特定可能な接続データを記憶する記憶部と、前記接続データに基づいて前記各導体パターン群を特定する特定処理を実行する処理部とを備えている請求項１または２記載の回路基板検査装置。
複数の導体パターンおよび当該導体パターンに接続された電子部品を有する回路基板における当該各導体パターン間の絶縁状態および当該各導体パターンの導通状態を検査する回路基板検査方法であって、
前記電子部品が接続されている前記導体パターンで構成される第１導体パターン群内の当該導体パターンを互いに同電位とすると共に当該電子部品が接続されていない前記導体パターンで構成される第２導体パターン群内の当該導体パターンを互いに同電位としつつ当該第１導体パターン群内の当該導体パターンと当該第２導体パターン群内の当該導体パターンとの間の絶縁状態を検査する第１絶縁検査を実行し、当該第１絶縁検査において当該絶縁状態が良好と判別したときに、
前記第１導体パターン群内の前記導体パターン間の絶縁状態を検査する第２絶縁検査、および前記第２導体パターン群内の前記導体パターン間の絶縁状態を検査する第３絶縁検査を実行すると共に、前記第２絶縁検査および前記第３絶縁検査のいずれもが実行されていない前記導体パターンの導通状態を検査する導通検査を当該両絶縁検査の少なくとも一方と並行して実行する回路基板検査方法。