[go: up one dir, main page]

JP2010141087A - 素子の転写方法、素子配置基板、並びにデバイス及びその製造方法 - Google Patents

素子の転写方法、素子配置基板、並びにデバイス及びその製造方法 Download PDF

Info

Publication number
JP2010141087A
JP2010141087A JP2008315382A JP2008315382A JP2010141087A JP 2010141087 A JP2010141087 A JP 2010141087A JP 2008315382 A JP2008315382 A JP 2008315382A JP 2008315382 A JP2008315382 A JP 2008315382A JP 2010141087 A JP2010141087 A JP 2010141087A
Authority
JP
Japan
Prior art keywords
substrate
elements
pitch
adhesive layer
mounting base
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2008315382A
Other languages
English (en)
Other versions
JP4640498B2 (ja
Inventor
Suguru Otorii
英 大鳥居
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Corp
Original Assignee
Sony Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Corp filed Critical Sony Corp
Priority to JP2008315382A priority Critical patent/JP4640498B2/ja
Priority to US12/632,385 priority patent/US8324029B2/en
Publication of JP2010141087A publication Critical patent/JP2010141087A/ja
Application granted granted Critical
Publication of JP4640498B2 publication Critical patent/JP4640498B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10F—INORGANIC SEMICONDUCTOR DEVICES SENSITIVE TO INFRARED RADIATION, LIGHT, ELECTROMAGNETIC RADIATION OF SHORTER WAVELENGTH OR CORPUSCULAR RADIATION
    • H10F55/00—Radiation-sensitive semiconductor devices covered by groups H10F10/00, H10F19/00 or H10F30/00 being structurally associated with electric light sources and electrically or optically coupled thereto
    • H10F55/10—Radiation-sensitive semiconductor devices covered by groups H10F10/00, H10F19/00 or H10F30/00 being structurally associated with electric light sources and electrically or optically coupled thereto wherein the radiation-sensitive semiconductor devices control the electric light source, e.g. image converters, image amplifiers or image storage devices
    • H10F55/15—Radiation-sensitive semiconductor devices covered by groups H10F10/00, H10F19/00 or H10F30/00 being structurally associated with electric light sources and electrically or optically coupled thereto wherein the radiation-sensitive semiconductor devices control the electric light source, e.g. image converters, image amplifiers or image storage devices wherein the radiation-sensitive devices and the electric light source are all semiconductor devices
    • H10F55/155—Radiation-sensitive semiconductor devices covered by groups H10F10/00, H10F19/00 or H10F30/00 being structurally associated with electric light sources and electrically or optically coupled thereto wherein the radiation-sensitive semiconductor devices control the electric light source, e.g. image converters, image amplifiers or image storage devices wherein the radiation-sensitive devices and the electric light source are all semiconductor devices formed in, or on, a common substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same main group of the same subclass of class H10, e.g. assemblies of rectifier diodes
    • H01L2225/04—All the devices being of a type provided for in the same main group of the same subclass of class H10, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same main group of the same subclass of class H10
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06513—Bump or bump-like direct electrical connections between devices, e.g. flip-chip connection, solder bumps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same main group of the same subclass of class H10, e.g. assemblies of rectifier diodes
    • H01L2225/04—All the devices being of a type provided for in the same main group of the same subclass of class H10, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same main group of the same subclass of class H10
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06527—Special adaptation of electrical connections, e.g. rewiring, engineering changes, pressure contacts, layout
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10F—INORGANIC SEMICONDUCTOR DEVICES SENSITIVE TO INFRARED RADIATION, LIGHT, ELECTROMAGNETIC RADIATION OF SHORTER WAVELENGTH OR CORPUSCULAR RADIATION
    • H10F77/00—Constructional details of devices covered by this subclass
    • H10F77/40—Optical elements or arrangements
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T428/00—Stock material or miscellaneous articles
    • Y10T428/24—Structurally defined web or sheet [e.g., overall dimension, etc.]
    • Y10T428/24479—Structurally defined web or sheet [e.g., overall dimension, etc.] including variation in thickness

Landscapes

  • Led Device Packages (AREA)
  • Semiconductor Lasers (AREA)
  • Die Bonding (AREA)

Abstract

【課題】 電気素子や光学素子などの複数の素子を作製した素子形成基板から、素子を素子配置基板へ異なるピッチで間引き転写する方法であって、転写を繰り返しても歩留まりが悪化しない転写方法、それを実施するための素子配置基板、並びにその転写方法を適用して作製されるデバイス及びその製造方法を提供すること。
【解決手段】ピッチｐ1で作製された複数個の素子を、個片化されてはいるものの、ピッチｐ1を保ったひとまとまりの状態で、一時保持用基板２１上に保持する。他方、座面が周囲の基板主部表面よりわずかに高い台座３２が、ピッチｐ1の整数倍の大きさのピッチＰ1で複数個形成された素子配置基板３１を形成する。台座３２上に接着剤層３３を配置した後、一時保持用基板２１と素子配置基板３１とを接近させ、一部の素子５ａを接着剤層３３に接触させる。接着剤層３３を硬化させた後、素子５ａを台座３２上に残して、基板２１と３１とを離間させる。
【選択図】 図５

Description

本発明は、電気素子や光学素子などの、複数の素子を作製した素子形成基板から素子を素子配置基板へ異なるピッチで転写する転写方法、その転写方法を実施するための素子配置基板、並びにその転写方法を適用して作製されるデバイス及びその製造方法に関するものである。
従来、ＬＳＩ（大規模集積回路）などの半導体チップ間の信号伝達は、すべて基板配線を介した電気信号によってなされてきた。しかしながら、昨今のＭＰＵ（Microprocessor Unit）の高機能化にともない、チップ間にて必要となるデータの授受量は著しく増大し、信号の高速化や信号配線の高密度化が必要となっており、その結果として様々な高周波問題が浮上している。それらの代表的なものとして、配線の抵抗と容量による信号の遅延、インピーダンスのミスマッチング、或いはノイズやクロストークの発生などのＥＭＣ／ＥＭＩ（Electro-Magnetic Compatibility／Interference；電子機器が電磁波妨害を与えたり、受けたりすることを防止する、電磁環境に対する適合性）などが挙げられる。
これらの問題を解決するため、配線配置の最適化や新素材開発などが行われてきたが、更なる高機能化を実現するためには、単純な半導体チップの実装を前提とした実装構造そのものを見直す必要が生じてきている。そこで、マルチチップモジュール（ＭＣＭ）化による微細配線結合などが提案されている。このモジュールでは、高機能チップをセラミック基板やシリコン基板などの精密実装基板上に実装し、従来の多層プリント基板では形成不可能な微細配線結合を実現する。これによって配線の狭ピッチ化が可能となり、バス幅を広げることでデータ授受量を増大させることができる。
また、より根本的に信号授受の高速化および大容量化を実現する技術として、光配線による光伝送結合技術（光インターコネクション）が注目されている（例えば、“光配線との遭遇”、日経エレクトロニクス、２００１年１２月３日、１２２〜１２５頁、図４〜７、および、安藤泰博、”光インタコネクション技術の動向と次世代装置実装技術”、NTT R&D, Vol.48, No.3, p.271-280(1999) 参照。）。この技術では、電気信号を光信号に変換し、チップ間の伝送速度そのものを大幅に向上させる。また、光信号は電磁波ノイズやクロストークに関する対策を全く必要とせず、比較的自在な配線設計が可能となる。
光配線は、電子機器間、電子機器内のボード間又はボード内のチップ間など、種々の箇所に適用可能である。例えば、チップ間のような短距離間の信号の伝送では、図８に示すように、チップが搭載されているプリント配線基板１００の上に光導波路１０１を形成し、信号変調された発光素子（例えば面発光レーザー）１０４の出射光（例えばレーザー光）を光導波路１０１の入り口側端部１０２から取り込み、光導波路１０１内を出口側端部１０３へ導波し、出口側端部１０３から受光素子（例えばフォトダイオード）１０５に入射させる。このようにして、光導波路１０１を信号変調されたレーザー光などの伝送路とした光伝送・通信システムを構築することができる。
光配線システムにおいては、光部品（発光素子、受光素子、光導波路、光ファイバ、あるいはレンズなど）の間の位置合わせを行い、光路を接続して位置固定する手段が不可欠である。この際、光部品間で入出力される光の接続損失が許容範囲に収まるように、光部品間の相対的な位置精度を良好に保つ必要がある。以下、本明細書において、発光素子および受光素子を区別しない場合に、これらを光電素子と呼ぶことがある。また、光部品間で位置合わせを行い、光路を接続して位置固定する工程を、「光部品間に光結合を形成する」と表現することがある。
従来、位置合わせの方法としては、信号光の強さを実際に観察しながら位置合わせを行うアクティブアライメント法や、基板などに設けた位置合わせマーカを顕微鏡で観察しながら行う方法などがある。しかし、これらの方法は手間がかかり、光配線システムをコスト高にする原因の１つである。従って、嵌合（嵌め合わせ）や当接（突き当て）などの、外形に基づくセルフアライメント法によって、生産性よく、低コストで位置合わせする方法が望まれる。
また、位置合わせを行うには、何らかの位置基準が必要である。例えば、図８を用いて説明した表面実装方式では、プリント配線基板１００などの実装基板を位置基準としている。しかし、実装基板を位置基準として所望の位置精度を実現するには、実装基板自体を高精度化することが必要になり、高コスト化の原因になる。また、本来そのような目的で設計されていない実装基板を位置基準にしようとしても、熱膨張などによって所定の性能を実現できない可能性が高い。
そこで、本発明者は、鋭意検討を重ねた結果、後述の特許文献１に、実装基板の代わりにソケットを用い、一組のソケット間に光導波路アレイを架け渡した光情報処理装置を形成し、これにより光配線システムを構成することを提案した。このソケットは、ＰＧＡ（Pin Grid Array）パッケージまたはＬＧＡ（Land Grid Array）パッケージなどのＩＣパッケージのソケットをベースとし、光導波路アレイ設置部である凹部を４つ、十文字型に設けたもので、光導波路アレイを位置決めする位置決め手段を有する。
図９（ａ）は、光導波路が設置される面側からソケット１１０を見た概略斜視図であり、図９（ｂ）は、その反対の面側から見た概略斜視図である。ソケット１１０には、（図示省略した）光導波路アレイを位置決めして固定するための凹部１１２と突起部１１３が４箇所に設けられている。光導波路アレイは、１つの凹部１１２に嵌め込まれて幅方向の位置決めが行われ、突起部１１３に突き当てられて長さ方向の位置決めが行われる。なお、凹部１１２の深さは、光導波路アレイ１１１の厚さよりも大きい。ソケット１１０の凸面１１４には、ソケット１１０の表面と裏面とを導通するための導通手段、例えばターミナルピンの凹部１１５が設けられている。
図１０は、ソケット１１０を用いた光情報処理装置を分解して示す概略断面図（ａ）と、これらを１つに組み立てた光情報処理装置の概略断面図（ｂ）とである。この光情報処理装置は、プリント配線板１３０の上に固定された１組のソケット１１０−１および１１０−２、これらのソケット間に架け渡されて設置された光導波路アレイ１１１、そしてインターポーザー１２０−１および１２０−２で構成されている。
図１０（ａ）に示すように、インターポーザー１２０−１および１２０−２には、それぞれ、上面側に半導体集積回路チップ１２４および１２５が実装されている。そして、下面側に光導波路アレイ１１１に光を出射するための発光素子アレイ１２２、及び／又は光導波路アレイ１１１からの入射光を受光するための受光素子アレイ１２３がフリップチップ実装され、周辺部には再配線電極１２１が設けられている。
ソケット１１０−１および１１０−２にインターポーザー１２０−１および１２０−２をそれぞれ固定する際には、図１０（ｂ）に示すように、それぞれの再配線電極１２１をソケット１１０−１および１１０−２のターミナルピン凹部１１５にさし込み、下面をソケット１１０−１および１１０−２の凸面１１４に接触させる。この結果、インターポーザー１２０は、再配線電極１２１とターミナルピン凹部１１５との凹凸嵌合、およびインターポーザー１２０下面とソケット１１０凸面１１４との当接によって、ソケットに対して位置決めされる。
この例ように、光導波路アレイ１１１と、発光素子１２２及び／又は受光素子１２３とは、ソケット１１０およびインターポーザー１２０を介して位置合わせされる。そのため、光導波路アレイ１１１と発光素子１２２及び／又は受光素子１２３との光結合の精度は、ソケット１１０およびインターポーザー１２０の作製精度にのみ依存し、プリント配線基板１３０などの実装基板の作製精度には無関係である。
さらに本発明者は、後述の特許文献２に、ソケットやインターポーザーの作製精度に依存しない位置合わせ手段を有し、高精度な光結合を低コストで形成可能な光電変換装置を提案した。図１１は、その光電変換装置２１０の下面側（光出射または光入射側）の平面図（ａ）と断面図（ｂ）、および光導波モジュールの断面図（ｃ）である。なお、断面図（ｂ）および（ｃ）は、平面図（ａ）に１１Ｂ−１１Ｂ線で示した位置における断面図である。また、図中の点線は、断面位置をはずれた位置にある重要部材を示している（以下、同様。）。
図１１（ａ）および（ｂ）に示すように、光電変換装置２１０では、素子実装基板２１１に、光電素子２０５が複数個、配置されている。図１１には３個の光電素子２０５を示したが、これは作図上の便宜的なものであって、光電素子２０５の個数は特に限定されるものではない。
光電素子２０５は、面発光レーザー（ＶＣＳＥＬ）などの発光素子、またはフォトダイオードなどの受光素子である。光電素子２０５は、上面に形成された電極２０６によって、はんだバンプなどを介して（図示省略した）インターポーザーなどにフリップチップ接続され、インターポーザーなどに搭載された（図示省略した）制御用半導体チップなどと電気的に接続される。半導体チップは、例えばウエ−ハレベルＣＳＰ（Chip Scale Package）である。
光電素子２０５の下面は、光出射または光入射面になっていて、光路を妨げないように電極が形成されている。光透過性電極には、強度補強用のベースガラス２１２が接合され、ベースガラス２１２にガラス基板２１３が接合されている。ベースガラス２１２は機械的強度を保つためのもので、省略することもできる（特開２００６−２３７４２８号公報参照。）。ガラス基板２１３にはレンズ部２１４が設けられており、光電素子２０５が発光素子である場合には出射光をコリメートして拡散するのを防止し、光電素子２０５が受光素子である場合には入射光を受光素子に集光させる働きをする。
図１１（ｃ）に示すように、光電変換装置２１０と、光電変換装置２１０から出射される光を外部に導き、または外部からの入射光を光電変換装置２１０に導く光導波路アレイ２２０とが組み合わされて、光導波モジュール２３０が形成されている。光導波モジュール２３０は、光信号の送信側と受信側との２つの光導波モジュール２３０を組み合わせれば、光情報処理装置を構成することができる光情報処理装置の単位モジュールである。
光導波路アレイ２２０の各光導波路は、導光路であるコア２２１と、上クラッド２２２および下クラッド２２３で構成されており、コア２２１の端面は、光電素子２０５と光の入出射を行うための４５度傾斜反射面２２４になっている。端面２２４近傍の上クラッド２２２にはレンズ部２２５が設けられており、光電素子２０５が発光素子である場合には、その出射光を４５度傾斜反射面２２４に集光してコア２２１の内部へ導き、光電素子２０５が受光素子である場合には、外部からコア２２１に入射し、コア２２１内部を伝播し、４５度傾斜反射面２２４で反射された入射光を、コリメートして拡散するのを防止し、光電素子２０５へ送る働きをする。
ガラス基板２１３には、位置合わせ手段である凸部（ピン）２３１が設けられ、光導波路上クラッド２２２には、凸部（ピン）２３１と凹凸嵌合する凹部２３２が設けられている。光電変換装置２１０の光電素子２０５と光導波路２２０のコア２２１は、凸部（ピン）２３１と凹部２３２との凹凸嵌合によって位置合わせされ、光結合される。このとき、光電素子２０５と４５度傾斜反射面２２４とが光軸を一致させて対向し、両者を結ぶ光軸上にレンズ部２１３とレンズ部２２５の中心が位置するように構成するのがよい。このようにすれば、光電素子２０５が発光素子である場合には、出射光はレンズ部２１３によって例えば平行光束にコリメートされて送り出され、その光はレンズ部２２５によって光導波路２２０の４５度傾斜反射面２２４に集光され、効率よく光導波路２２０のコア２２１に導かれる。光電素子２０５が受光素子である場合には、外部からコア２２１に入射してコア２２１内部を伝播し、４５度傾斜反射面２２４で反射された入射光は、レンズ部２２５によって例えば平行光束にコリメートされて光電素子２０５側へ送り込まれ、その光はレンズ部２１３によって光電素子２０５の受光面に効率よく集光される。
従って、位置合わせ手段である凸部（ピン）２３１、それと凹凸嵌合する凹部２３２、およびレンズ部２１３と２２５のみを所定の精度で作製すれば、所望の精度で光電素子２０５と光導波路コア２２１との光結合を形成することができる。このように光結合に関与する部材が小型化するため、光結合の精度が向上し、低コスト化が可能になる。また、熱膨張率が低いものや、加工特性が優れているものなど、材料特性の優れた材料があれば、高価であっても用いることができ、さらに精度を向上させることができる。
さて、上述した光電変換装置のように、半導体チップを用いて半導体装置を製造する際に、素子形成基板に一括して形成された多数の半導体チップを個片化し、素子実装基板上に所望のピッチで再配列した後、電源との配線などを形成し、目的の半導体装置を製造する例は多い。
例えば、表示素子として発光ダイオード（ＬＥＤ）を用いる画像表示装置もその１つである。この場合、素子形成基板をダイシングして、各画素を形成するＬＥＤチップを個片化して取り出し、個別にワイヤーボンド接続、もしくはフリップチップによるバンプ接続によって外部電極に接続することが行われている。通常、素子形成基板におけるＬＥＤチップのピッチに比べ、画像表示装置におけるＬＥＤチップのピッチははるかに大きい。
一般に、素子形成基板では、高価な基板を有効に利用し、かつ生産性を向上させるために、素子の寸法と同程度のピッチで、できるだけ隙間なく、多数の素子を作製することが望ましい。一方、素子実装基板では、素子間のピッチは、その利用目的などに最適な大きさに定められる。本来、これらの２つのピッチは無関係であり、従来のように、素子を個片化した後、素子実装基板上に素子を所定のピッチで１個ずつ配置する場合には、２つのピッチの違いが問題になることはない。
しかし、半導体チップの数が多くなるほど、このような配置工程は手間がかかり、コスト高の工程になる。また、半導体チップのサイズが小さくなるほど、個片化して取り扱うことが困難になる。かといって、素子形成基板上に形成された複数の素子を個片化せずに一括して扱おうとすると、素子形成基板上に素子実装基板と同じピッチで半導体チップを形成することが必要になる。これは、高価な素子形成基板を有効に利用するためにも、生産性を向上させるためにも、許されることではない。
そこで、素子形成基板に形成された複数の素子を個片化するものの、完全にばらばらにしてしまうのではなく、作製時の素子形成基板におけるピッチを保ったまま、一時保持用基板上にひとまとめに保持しておき、その後、この一時保持用基板上の素子群から、半導体チップ間のピッチが所定のピッチになるように素子を間引いて選別し、選別した素子を一括して一時保持用基板から素子配置基板上に転写する間引き転写方法が知られている。
図１２は、後述の特許文献３に示されている間引き転写方法のフローを示す断面図である。以下、図１２を用いてその要点を説明する。
この転写方法では、まず、図１２（ａ）に示すように、素子形成基板に形成された複数の素子３０５を、一時保持用基板３２１上にひとまとめに保持する。一時保持用基板３２１の表面には（図示省略した）粘着剤層などが形成されており、その粘着力で素子３０５を保持することができる。素子３０５は個片化されているが、素子３０５間のピッチは素子形成基板におけるピッチと同じである。さらに、素子３０５の表面に紫外線硬化性樹脂層３０８を配置する。
次に、図１２（ｂ）に示すように、紫外線硬化性樹脂層３０８が未硬化である状態で、一時保持用基板３２１上の素子３０５と素子配置基板３３１とを密着させる。素子配置基板３３１の裏面には素子搭載位置に開口部３３３を有するマスク層３３２が配置されている。
次に、図１２（ｃ）に示すように、素子配置基板３３１の裏面側から、マスク層３３２の開口部３３３を通じて紫外線を照射し、素子搭載位置にある素子３０５ａに付着している紫外線硬化性樹脂層３０８ａを選択的に硬化させる。この結果、素子３０５ａは素子配置基板３３１上に固着する。
次に、図１２（ｄ）に示すように、一時保持用基板３２１と素子配置基板３３１とを穏やかに離間させる。素子配置基板３３１上に固着された素子搭載位置の素子３０５ａは素子配置基板３３１上に残り、一時保持用基板３２１から素子配置基板３３１へ選択的に転写される（素子３０６）。一方、紫外線の照射を受けず、未硬化のままである紫外線硬化性樹脂層３０８が付着している、その他の素子３０５は、一時保持用基板３２１に保持されたまま、素子配置基板３３１から離間する（素子３０７）。転写されなかった素子３０７は、次回以後の転写工程によって転写されるのを待つことになる。
この例では素子３０５の表面に紫外線硬化性樹脂層３０８を配置する例を示したが、素子配置基板３３１の表面に紫外線硬化性樹脂層を配置しても、同様の転写を行うことができる。
特開２００５−１８１６１０号公報（第８、１０及び１１頁、図１、５及び１７） 特開２００６−２５８８３５号公報（第８及び９頁、図１） 特開２００２−１９８５６９号公報（第４及び５頁、図１及び２）
上述したように、素子形成基板に一括して形成された多数の素子を個片化し、素子実装基板上に所望のピッチで再配置して目的のデバイスを製造する方法は、素子の数が多くなるほど、手間がかかり、コスト高になる。また、素子のサイズが小さくなるほど、素子の取り扱いが困難になる。
そこで、特許文献３に示されている間引き転写方法のように、個片化されているものの、素子形成基板におけるピッチを保ったまま一時保持用基板３２１上に保持されている素子群３０５から、素子間のピッチが所定のピッチになるように素子を選別し、選別した素子３０６を一括して転写して、素子配置基板３３１上に再配置する方法が知られている。しかし、図１２に示したその方法では、１回目の転写工程で、転写されない素子３０７の表面にも紫外線硬化性樹脂層３０８が配置される。この紫外線硬化性樹脂は、この後、素子３０７の表面以外の領域へ回り込むおそれがある。この場合、一時保持用基板３２１上に保持されている素子３０７が外径１０〜２０μｍ程度の非常に小さい素子であるため、回り込んだ紫外線硬化性樹脂の表面張力などで動いてしまうことがある。また、次の転写工程を直ぐに行わないと、溶剤が揮発した紫外線硬化性樹脂がゲル状に固まり、後の転写工程の歩留まりを悪化させる原因になることがある。
これらの不都合を防止するには、転写工程の度ごとに、転写されない素子３０７に付着した紫外線硬化性樹脂層３０８を洗浄除去する工程が必要になるが、これは手間がかかり、生産性が低下する原因になる。また、素子３０７は一時保持用基板３２１上に粘着剤などで一時的に保持された状態であるので、素子３０７間の隙間に回りこんだ紫外線硬化性樹脂を超音波洗浄やスピナーなどで完全に除去しようとすると、素子３０７が一時保持用基板３２１から脱落してしまうことがある。
素子配置基板３３１の表面に紫外線硬化性樹脂層を配置する場合でも、一時保持用基板３２１上の素子３０５と素子配置基板３３１とを密着させる際に、転写されない素子３０７にも紫外線硬化性樹脂が付着するため、同様の問題が生じる。
本発明は、上述したような問題点を解決するためになされたものであって、その目的は、電気素子や光学素子などの、複数の素子を作製した素子形成基板から素子を素子配置基板へ異なるピッチで転写する転写方法であって、転写を繰り返し行っても転写の歩留まりが悪化しない転写方法、その転写方法を実施するための素子配置基板、並びにその転写方法を適用して作製されるデバイス及びその製造方法を提供することにある。
本発明は、
素子形成基板に第１のピッチで作製された複数個の素子を、個片化されてはいるもの の、前記第１のピッチを保ったひとまとまりの状態で、一時保持用基板上に保持する工 程と、
素子配置基板主部表面に、平面形状が前記第１のピッチ未満の大きさであり、座面が 周囲の基板主部表面よりわずかに高い素子搭載用台座を、前記第１のピッチの整数倍の 大きさの第２のピッチで複数個形成して、素子配置基板を得る工程と、
前記素子搭載用台座の前記座面に未硬化の接着剤層を配置する工程と、
互いの主面が対向した状態で前記一時保持用基板と前記素子配置基板とを接近させ、 前記複数個の素子のうちの一部の素子を、前記未硬化の接着剤層に接触させる工程と、
前記未硬化の接着剤層を硬化させ、この接着剤層に接触している前記一部の素子を前 記素子搭載用台座上に固定する工程と、
前記接着剤層に接触した前記一部の素子を前記素子搭載用台座上に残して、前記一時 保持用基板と前記素子配置基板とを離間させる工程と
を有する、素子の転写方法に係わるものである。
本発明は、また、
素子形成基板に複数個の素子が第１のピッチで作製されている場合に、
基板主部と、
この基板主部表面に、平面形状が前記第１のピッチ未満の大きさであり、座面が周囲 の基板主部表面よりわずかに高く、前記第１のピッチの整数倍の大きさの第２のピッチ で複数個形成されている素子搭載用台座と
からなる、素子配置基板に係わるものである。
本発明は、また、
素子形成基板に第１のピッチで作製された複数個の素子を、個片化されてはいるもの の、前記第１のピッチを保ったひとまとまりの状態で、一時保持用基板上に保持する工 程と、
素子配置基板主部表面に、平面形状が前記第１のピッチ未満の大きさであり、座面が 周囲の基板主部表面よりわずかに高い素子搭載用台座を、前記第１のピッチの整数倍の 大きさの第２のピッチで複数個形成して、素子配置基板を得る工程と、
前記素子搭載用台座の前記座面に未硬化の接着剤層を配置する工程と、
互いの主面が対向した状態で前記一時保持用基板と前記素子配置基板とを接近させ、 前記複数個の素子のうちの一部の素子を、前記未硬化の接着剤層に接触させる工程と、
前記未硬化の接着剤層を硬化させ、この接着剤層に接触している前記一部の素子を前 記素子搭載用台座上に固定する工程と、
前記接着剤層に接触した前記一部の素子を前記素子搭載用台座上に残して、前記一時 保持用基板と前記素子配置基板とを離間させる工程と、
前記素子配置基板を所定の形状に切断分割すること、及び／又は、複数枚の前記素子 配置基板を連結することによって、所定の形状の、素子が実装された基板を形成するアセンブル工程と
を有する、デバイスの製造方法に係わるものである。
本発明は、また、
素子形成基板に複数個の素子が第１のピッチで作製されている場合に、基板主部と、 この基板主部表面に、平面形状が前記第１のピッチ未満の大きさであり、座面が周囲の 基板主部表面よりわずかに高く、前記第１のピッチの整数倍の大きさの第２のピッチで 複数個形成されている素子搭載用台座とからなる素子配置基板が、切断分割、及び／又 は、複数枚の連結によって、所定の形状にアセンブルされてなる実装基板と、
前記素子搭載用台座上に接着剤層によって固定された前記素子と
を有する、デバイスに係わるものである。
本発明の素子の転写方法によれば、素子形成基板に第１のピッチで作製された複数個の素子を、個片化されてはいるものの、前記第１のピッチを保ったひとまとまりの状態で、一時保持用基板上に一旦保持する。後述の実施の形態で図３〜図５を用いて説明するように、前記素子を一旦一時保持用基板上に保持することによって、前記素子の向きの調整、前記素子形成基板の薄型化、および前記素子の個片化などをスムーズに行うことができる。
一方、素子配置基板主部表面に、平面形状が前記第１のピッチ未満の大きさであり、座面が周囲の基板主部表面よりわずかに高い素子搭載用台座を、前記第１のピッチの整数倍の大きさの第２のピッチで複数個形成し、前記素子搭載用台座の前記座面に未硬化の接着剤層を配置する。
このようにして準備した前記一時保持用基板と前記素子配置基板とを、互いの主面が対向した状態で接近させ、前記複数個の素子のうちの一部の素子を、前記未硬化の接着剤層に接触させる。このとき、前記第１のピッチに対する前記第２のピッチの比を整数ｎとすると、前記一時保持用基板上に並んだ前記素子のうち、（ｎ−１）個おきに１個の素子のみが、前記一部の素子として前記素子搭載用台座上の前記未硬化の接着剤層に接触するようにすることができる。
この後、適当な時点で前記未硬化の接着剤層を硬化させ、この接着剤層に接触している前記一部の素子を前記素子搭載用台座上に固定する。また、前記接着剤層に接触している前記一部の素子を、硬化させた接着剤層の固着力または前記未硬化の接着剤層の粘着力によって前記素子搭載用台座上にとどめたまま、前記一時保持用基板と前記素子配置基板とを離間させる。このようにして、前記一時保持用基板上に並んだ前記素子のうち、（ｎ−１）個おきに１個の素子を、一括して前記素子配置基板上に転写することができる。
前記一時保持用基板に残された他の素子は、次回以後の転写工程で転写されるのを待つことになる。この際、前記素子搭載用台座の平面形状が前記第１のピッチ未満の大きさであるので、これら他の素子が前記素子搭載用台座上の前記接着剤層に接触することはない。また、その座面が周囲の素子配置基板主部表面よりわずかに高いので、周囲の基板主部表面に接着剤層が配置されている場合でも、他の素子がこの接着剤層に接触することはない。従って、転写される前記一部の素子以外の他の素子に接着剤が付着することはなく、前の転写工程で付着した接着剤によって後の転写工程の歩留まりが悪化することはない。
本発明のデバイスの製造方法によれば、上述した素子の転写方法に加えて、前記素子配置基板を所定の形状に切断分割すること、及び／又は、複数枚の前記素子配置基板を連結することによって、所定の形状の、素子が実装された基板を形成するアセンブル工程を有するので、素子が実装された実使用サイズの実装基板を得ることができる。例えば、光学素子を搭載した場合には、このままでデバイスとして利用することができる。能動素子や受動素子などの電気素子を搭載した場合には、配線や電極を形成する工程を追加することで電子デバイスを得ることができる。
なお、前記素子形成基板や前記素子配置基板として、直径２〜４インチのウエーハを用いた場合、間引き転写後の前記素子配置基板にも、莫大な数の前記素子が搭載されている。従ってこれらの素子に対する加工も、個別に行うのではなく、ウエーハレベルの半導体技術を利用して、すべての素子に対し一括処理を行うのがよい。本発明の前記素子配置基板は、このようなウエーハレベルでの一括処理に最適であり、生産性よく前記デバイスを製造することができる。また、前記アセンブル工程は、通常、大きな前記素子配置基板を小さな実装基板サイズに切り分ける工程であるが、大画面のＬＥＤ画像表示装置を作製する場合には、複数枚の前記素子配置基板を連結して、画面サイズの大きな実装基板を得る工程になる。
本発明の素子配置基板は、基板主部と、上述した素子搭載用台座とからなるので、本発明の素子の転写方法を実施することができる。また、本発明のデバイスは、上述した実装基板上に上述した素子の転写方法によって素子が実装されており、簡易に、生産性よく、作製可能である。
本発明の素子の転写方法において、前記素子搭載用台座として、平面形状が前記素子の平面形状と同じである台座を形成するのがよい。
また、前記素子搭載用台座を、前記素子配置基板の表面をエッチングすることによって形成するのがよい。或いは、前記素子搭載用台座を有する前記素子配置基板を、射出成形によって作製するのがよい。或いは、また、前記素子搭載用台座を、前記素子配置基板の表面に紫外線硬化性樹脂層を形成した後、この層をフォトリソグラフィによってパターニングすることによって形成するか、または、前記素子搭載用台座を、前記素子配置基板の表面に樹脂層を形成した後、この層をフォトリソグラフィとエッチングによってパターニングすることによって形成するのがよい。
また、前記未硬化の接着剤層を硬化させる工程の後に、前記一時保持用基板と前記素子配置基板とを離間させる工程を行うのがよい。或いは、前記未硬化の接着剤層の材料として微粘着性の材料を用い、前記一時保持用基板と前記素子配置基板とを離間させる工程の後に、前記未硬化の接着剤層を硬化させる工程を行うこともできる。
前記未硬化の接着剤層の材料として紫外線硬化性樹脂を用い、前記未硬化の接着剤層を硬化させる工程を紫外線の照射によって行うのがよい。
本発明の素子配置基板において、前記素子搭載用台座の平面形状が前記素子の平面形状と同じであるのがよい。
また、前記素子が光電素子及び／又は光学素子であり、前記素子から出射する光又は前記素子に入射する光に対して光透過性であるのがよい。
本発明のデバイスの製造方法において、前記素子搭載用台座として、平面形状が前記素子の平面形状と同じである台座を形成するのがよい。
また、前記素子として半導体素子を搭載し、これらの半導体素子に対する配線及び／又は電極を、前記アセンブル工程の前に一括して形成するのがよい。
本発明のデバイスにおいて、前記素子搭載用台座の平面形状が前記素子の平面形状と同じであるのがよい。
また、前記素子として半導体素子が搭載され、これらの半導体素子に対して配線及び／又は電極が設けられ、電子デバイスとして構成されているのがよい。
この際、前記半導体素子が裏面側から光を出射又は入射させる裏面型の光電素子であり、前記光電素子から出射される光、又は前記光電素子に入射する光に対して、前記素子搭載用台座と前記実装基板とが光透過性である光電変換装置として構成されているのがよい。
さらに、前記実装基板の、前記素子が搭載されている面とは反対側の面に、前記素子から出射される光、又は前記素子に入射する光の進路を制御するレンズが、前記素子に対向して設けられているのがよい。
次に、本発明の好ましい実施の形態を、図面参照下に具体的かつ詳細に説明する。本実施の形態では、前記デバイスの例として光電変換装置をとり、請求項１〜９に記載した素子の転写方法、請求項１０〜１２に記載した素子配置基板、請求項１３〜１５に記載したデバイスの製造方法、および請求項１６〜２０に記載したデバイスについて説明する。
図１は、本実施の形態に基づく光電変換装置１０の構造を示す平面図（ａ）、断面図（ｂ）、および部分拡大断面図（ｃ）である。図１（ｂ）および図１（ｃ）は、それぞれ、平面図（ａ）に１Ｂ−１Ｂ線および１Ｃ−１Ｃ線で示した位置における断面図である。また、図１（ｂ）中の点線は、断面位置をはずれた位置にある重要部材を示している。
図１（ａ）に示すように、光電変換装置１０では、素子実装基板主部３６に、前記素子である光電素子６が複数個、配置されている。図１（ａ）には６個の光電素子６を示したが、これは作図上の便宜的なものであって、光電素子６の個数は特に限定されるものではない。光電変換装置１０は、図１１に示した光電変換装置２１０と同様、光導波路アレイなど組み合わされて、光導波モジュールを形成する。光導波モジュールは、光信号の送信側と受信側との２つの光導波モジュールを組み合わせれば、光情報処理装置を構成することができる光情報処理装置の単位モジュールである。
光電素子６は、面発光レーザー（ＶＣＳＥＬ）などの発光素子、またはフォトダイオードなどの受光素子である。光電素子６がＶＣＳＥＬである場合には、図１（ｃ）に示すように、光電素子６の半導体層２は、ｎ型ガリウム砒素ＧaＡs層などのｎ型層２ａ、発光部２ｂ、およびｐ型ガリウム砒素ＧaＡs層などのｐ型層２ｃからなり、ｎ型層２ａおよびｐ型層２ｃのそれぞれに接して、ｎ側電極１およびｐ側電極３が設けられている。光電素子６は、上部に形成されたはんだバンプ５０などを介して（図示省略した）インターポーザーなどにフリップチップ接続され、インターポーザーなどに搭載された（図示省略した）制御用半導体チップなどと電気的に接続される。半導体チップは、例えばウエーハレベルＣＳＰ（Chip Scale Package）である（図１０参照。）。
発光部２は、例えばダブルへテロ構造を有し、ガリウム砒素ＧaＡsなどの発光層が、下方からｎ型アルミニウムガリウム砒素ＡlＧaＡsクラッド層とｎ型ＤＢＲ（分布ブラッグ反射鏡）層とで、上方からｐ型アルミニウムガリウム砒素ＡlＧaＡsクラッド層とｐ型ＤＢＲ層とで、それぞれ挟まれている。電流狭窄効果を得るため、ｎ型層２ａ以外の半導体層２は、円柱形のメサ構造に成形されている。レーザー光は、光透過性のｎ型ＧaＡs層２ａを介して下方に出射される。ｎ型層２ａの平面形状は、例えば、１辺の長さが４６μｍの正方形である。ｎ側電極１の平面形状は、外形がｎ型層２ａの平面形状と同じで、内部に空孔が設けられた形状である。空孔の内径は、メサ部との絶縁性を確保するためにメサ部の外径より一回り大きく、例えば約４０μｍである。
光電素子６の下面は、光出射面または光入射面になっている。光電素子６は、下面で接着剤層３３によって素子搭載用の台座３２に接合されている。素子実装基板主部３６にはレンズ部３４が設けられており、光電素子６が発光素子である場合には、出射光をコリメートして、出射光の広がりを防止し、光電素子６が受光素子である場合には、入射光を受光素子に集光させる働きをする（図１１参照。）。レンズ部３４の直径は例えば１８０μｍで、中心の位置は素子搭載位置、従って台座３２の中心の位置に一致させる。また、その周囲にレンズ部３４を保護するための保護壁３５が設けられているのがよい。保護壁３５の厚さは、レンズ部３４の厚さよりやや厚く、例えば５０μｍとする。これによって、不測の接触によってレンズ部３４を傷つけるおそれが少なくなり、素子実装基板主部３６の取り扱いが容易になる。また、特許文献２と同様、導波路との位置合わせのための凸部を設けてもよい。
図２は、光電変換装置の作製工程における、素子形成基板および素子配置基板の上面図である。また、図３〜図７は、光電変換装置１０の作製工程のフローを示す部分断面図であり、図４（ｇ）、図６（ｋ）〜図７（ｏ）には平面図も付した。以下、主に光電素子として赤色光を発光する面発光レーザー（ＶＣＳＥＬ）素子を作製する場合を例として、図２を適宜参照しながら、図３〜図７に沿って光電変換装置１０の作製工程について説明する。また、これに合わせて光電変換装置１０についての説明を補足する。
まず、図３（ａ）に示すように、素子形成基板１１上に、（図示省略した）エッチングストッパー層、および、後の加工で光電素子５の光電変換部などになる半導体材料層１２を形成する。例えば、光電素子５として赤色光を発光するＶＣＳＥＬ素子を作製する場合には、素子形成基板１１として直径２〜４インチ、厚さ５００μｍのガリウム砒素ＧaＡs基板などを用いる。そして、厚さ０．５μｍ程度のエッチングストッパー層を形成した後に、半導体材料層１２としてｎ型ＧaＡs層、ｎ型ＤＢＲ層、ｎ型ＡlＧaＡsクラッド層、ＧaＡs発光層、ｐ型ＡlＧaＡsクラッド層、ｐ型ＤＢＲ層、およびｐ型ＧaＡs層を積層して形成する。
次に、図３（ｂ）に示すように、フォトリソグラフィとエッチングによって、ｎ型ＧaＡs層２ａ以外の半導体材料層１２をメサ構造に成形し、各光電素子５の半導体層２を形成する。このとき、図２（ａ）にも示すように、素子形成基板１１上には、素子分離のためのスペース以外の隙間をなくし、できるだけ密に光電素子５を形成する。例えば、光電素子５間の横方向のピッチｐ1および縦方向のピッチｐ2をそれぞれ５０μｍとし、メサ部の外径を４０μｍ弱程度とする。
次に、図３（ｃ）に示すように、全面に蒸着法やスパッタリング法などによって電極材料層を形成した後、フォトリソグラフィとエッチングなどによってパターニングして、ｎ側電極１およびｐ側電極３を形成する。その後、光電素子５間の凹部を埋め、ｐ側電極３上部を薄く被覆するように、ポリイミドなどからなる絶縁層４を形成する。
次に、図３（ｄ）に示すように、フォトリソグラフィとエッチングなどによって、各光電素子５のｎ側電極１およびｎ型ＧaＡs層２ａを互いに分離する溝１３を形成し、ｎ側電極１、半導体層２、ｐ側電極３、および絶縁層４からなる各光電素子５を形成する。このとき、例えば、分離溝１３の幅を４μｍとし、分離溝１３を縦方向の分離溝と横方向の分離溝とが直交する格子状に形成する。この結果、光電素子５間のピッチｐ1およびｐ2が５０μｍであれば、ｎ型層２ａの平面形状は４６μｍ×４６μｍの正方形になる。
次に、図３（ｅ）に示すように、表面に（図示省略した）微粘着剤層が設けられた一時保持用基板２１を、絶縁体層４の上部に貼り付ける。一時保持用基板２１は、例えば厚さ５００μｍの石英基板である。微粘着剤はシリコーン樹脂などで、スピンコート法などの塗布法によって配置する。
次に、図４（ｆ）に示すように、素子形成基板１１の裏面側（光電素子５の光入出射側）をエッチングによって除去して、薄型化する。この際、前述したように、半導体層２の下部にはエッチングストッパー層が設けられているので、エッチングはエッチングストッパー層で自動的に停止する。光電素子５の高さは、面発光レーザー素子であれば、例えば４μｍである。素子形成基板１１のエッチングによって、各光電素子５は一時保持用基板２１上に保持されたまま、一括して個片化される。一時保持用基板２１上における光電素子５間の横方向のピッチおよび縦方向のピッチは、それぞれ、素子形成基板１１上における光電素子５間のピッチｐ1およびｐ2と同じである。
一方、これらとは別に、図２（ｂ）および図４（ｇ）に示すように、素子配置基板主部３１を用意する。素子配置基板主部３１として、例えば直径６インチ、厚さ５００μｍのガラス基板などを用いる。図４（ｇ）に付した平面図は、図２（ｂ）の拡大図に点線で囲んで示した領域の、裏面側の平面図である。また、図４（ｇ）の断面図は、平面図に４Ｇ−４Ｇ線で示した位置における断面図である。
本発明の特徴として、素子配置基板主部３１の表面の素子搭載位置には、素子搭載用の台座３２を配置する。台座３２の平面形状は、一時保持用基板２１における光電素子５間のピッチ、言い換えれば、素子形成基板１１における光電素子５間のピッチｐ1（またはｐ2）未満の大きさであることが必要である。また、台座３２の座面は、周囲の素子配置基板主部３１の表面よりわずかに高くなっていること、少なくとも後に形成する接着剤層３３の厚さよりも高くなっていることが必要である。高すぎる台座は他の工程の障害になることもあるので、台座３２の厚さは接着剤層３３の厚さよりもわずかに厚くするのがよい。また、台座３２間の横方向のピッチＰ1および縦方向のピッチＰ2が、それぞれ、先述した光電素子５間のピッチｐ1およびｐ2の整数倍に正確に等しいことが必要である（図２（ｂ）参照。）。一般的には、これら以外に台座３２が満たすべき条件はない。
ただし、本実施の形態のように、搭載する素子が光電素子で、光の入射または出射が台座３２を通じて行われる場合には、入射または出射される光に対し台座３２が光透過性であることが必要である。また、素子をはんだ付けするため、はんだの融点程度の高温（１６０〜２５０℃程度）に耐える耐熱性が必要である。台座３２にその他に良好な電気伝導性や熱伝導性が求められる場合には、台座３２の材料としてそれに適した材料を適宜選択する。素子搭載用の台座３２の形成方法は、とくに限定されるものではない。
本実施の形態では、上述した光透過性と耐熱性を満たすものとして、素子配置基板主部３１がガラス基板であれば、ガラス基板の表面をエッチングすることによって台座３２を形成することができる。また、素子配置基板主部３１が光透過性樹脂基板であれば、台座３２を有する素子配置基板を、射出成形によって作製することができる。また、素子配置基板主部３１の表面に紫外線硬化性樹脂、例えばＶＰＡ series（商品名；新日鐵化学社製、アクリル系樹脂）の層を形成した後、この層をフォトリソグラフィによってパターニングすることによって、台座３２を形成することができる。また、素子配置基板主部３１の表面にポリイミドやＳＯＧ（Spin-On-Glass）などの樹脂層を形成した後、この層をフォトリソグラフィとエッチングによってパターニングすることによって台座３２を形成することができる。
次に、台座３２および素子配置基板主部３１の表面全面に、スピンコート法などの塗布法などによって接着剤層３３を配置する。接着剤層３３の材料として、紫外線の照射によって簡易に形状安定性よく硬化させることのできる紫外線硬化性樹脂が好ましいが、形状安定性が確保できるのであれば、熱硬化性樹脂を用いることも可能である。一般的には、これ以外に接着剤層３３が満たすべき条件はないが、本実施の形態では、光透過性であることと、はんだの融点程度の温度に耐える耐熱性が必要である。
素子配置基板主部３１の裏面側には、光の入射または出射を効率よく行うためのレンズ部３４を設ける。また、その周囲にレンズ部３４を保護するための保護壁３５が設けられているのがよい。レンズ部３４や保護壁３５や凸部は、ウエーハレベルでの半導体作製工程を応用することで、高精度に歩留まりよく形成することができる。より具体的には、グレイマスクを用いた三次元露光技術などによる三次元形状形成法などを応用する。
次に、図５（ｈ）に示すように、接着剤層３３が未硬化である状態で素子配置基板主部３１の上部に、一時保持用基板２１に保持された光電素子５を押し当てる。このとき、台座３２の座面は周囲の素子配置基板主部３１の表面よりわずかに高くなっているので、一時保持用基板２１に保持された光電素子５のうち、素子搭載位置に対応する光電素子５ａのみが、台座３２上に配置された接着剤層３３に接触する。この際、台座３２の厚さが接着剤層３３の厚さよりも厚いので、光電素子５ａ以外の光電素子が、台座３２の周囲の素子配置基板主部３１上に配置された接着剤層３３に接触することはない。
次に、接着剤層３３を硬化させ、光電素子５ａを台座３１に固定する。接着剤層３３が紫外線硬化性樹脂からなる場合には、素子配置基板主部３１の裏面側から紫外線を照射する。例えば、Ｉ線を６０秒間、照射する。接着剤層３３の材料として紫外線硬化性樹脂を用いると、常温で硬化させることができるので、温度変化に起因する位置ずれなどが生じない利点がある。
続いて、図５（ｉ）に示すように、一時保持用基板２１と素子配置基板主部３１とを穏やかに離間させる。この結果、台座３１上の接着剤層３３に接触していた光電素子５ａは台座３２上に残り、一時保持用基板２１から素子配置基板主部３１へ選択的に転写される（光電素子６）。一方、接着剤層３３に接触することのなかった、その他の光電素子５は、一時保持用基板２１に保持されたままである（光電素子７）。転写されなかった光電素子７は、次回以後の転写工程によって転写されるのを待つことになる。
図５（ｈ）および（ｉ）から明らかなように、上記の転写が確実に行われるための条件は、横方向に関しては、台座３２間の横方向のピッチＰ1が、一時保持用基板２１における光電素子５間の横方向のピッチ、言い換えれば、素子形成基板１１における光電素子５間の横方向のピッチｐ1の、正確にｎ倍（ｎは正の整数）になっていることである。このとき、一時保持用基板２１上で横方向に一列に並んでいる光電素子５のうち、（ｎ−１）個おきに１個が一括して素子配置基板主部３１の台座３２上へ転写される。図５（ｈ）および（ｉ）に示した例はｎ＝４の例であり、図上で横方向に一列に並んでいる光電素子５のうち、３個おきに１個が一括して転写される。
横方向に関しては上述した通りであるが、図２（ａ）に示したように、光電素子５は素子形成基板１１上で二次元の配列を形成しているので、縦方向に関しても同様の転写が行われる。すなわち、素子配置基板主部３１における台座３１間の縦方向のピッチＰ2が、素子形成基板１１における光電素子５間の縦方向のピッチｐ2のｍ倍（ｍは正の整数）に正確になっていると、素子形成基板１１上で縦方向に一列に並んでいる光電素子５のうち、（ｍ−１）個おきに１個が一括して素子配置基板主部３１の台座３２上へ転写される。図２（ｂ）に示した例は、ｍ＝４の例であり、図上で縦方向に一列に並んでいる光電素子５のうち、３個おきに１個が一括して転写される。
まとめると、１回の転写によって、図２（ａ）に黒丸で示した、素子形成基板１１上の光電素子５が、図２（ｂ）に示す素子配置基板主部３１の台座３２上へ一括して転写される。例えば、素子配置基板の直径が６インチで、素子形成基板１１の直径３インチの２倍である場合には、位置をずらせながら転写を４回繰り返すことで、１枚の素子配置基板主部３１への転写が終了する。横方向と縦方向とは独立であるので、ｐ1＝ｐ2、あるいはｎ＝ｍである必要はなく、一般的には、ｐ1≠ｐ2、ｎ≠ｍ、Ｐ1≠Ｐ2であってよい。また、１回の転写によって二次元の転写を必ず行う必要もなく、印刷法などによって特定の台座３２上にだけ接着剤層３３を配置しておくことによって、特定の台座３２上にだけ光電素子５を転写することもできる。特定の台座３２の近傍にだけ選択的に接着剤層３３を配置する方法は、転写される特定の光電素子に選択的に接着剤を付着させる方法に比べ、精度を必要とせず、有利である。
本発明に基づく選択的な転写には、接着剤層３３の厚さは、薄ければ薄いほど好都合である。例えば、０．５μｍ程度の厚さの接着剤層３３によって光電素子６を安定して固定できるのであれば理想的である。この場合、光電素子５ａ以外の光電素子が、台座３２の周囲の素子配置基板主部３１上に配置された接着剤層３３に接触するのを防止するためには、接着剤層３３の厚さのばらつきなどを考慮しても、台座３２の高さ（厚さ）として１〜２μｍ程度の高さ（厚さ）があればよい。しかし、接着剤層３３の厚さがもう少し厚くないと接着力が不足する場合もある。例えば、光電素子６を安定して固定するのに５μｍ程度の厚さの接着剤層３３が必要である場合には、光電素子５ａ以外の光電素子が接着剤層３３に接触するのを防止するために、接着剤層３３の厚さのばらつきなどを考慮すると、台座３２の高さ（厚さ）として８〜１５μｍ程度の高さ（厚さ）が必要になる。請求項１、１０、１３および１６に記載した「基板主部表面よりわずかに高い（く）」の「わずかに」とは、このように「接着剤層３３の厚さに応じて適宜変化させるのが好ましい」という主旨も含んでいる。
台座３１の平面形状は、理想的には、搭載される光電素子５の平面形状と同じであるのがよい。光電素子５を安定に保持するためには、光電素子５の平面形状と同等以上の大きさの平面形状を有する必要がある。一方、大きすぎると、台座３２上の接着剤層３３が転写しない光電素子５に接触してしまい、転写に乱れが生じる。台座３２の位置及び／又は形状に許容される誤差は、素子形成基板１１上における光電素子５間の分離溝１３の幅に依存する。分離溝１３の幅が４μｍ程度であるとき、台座３２の位置及び／又は形状に許容される誤差は±２μｍ程度である。
しかし、接着剤層３３の厚さが厚い場合には、接着剤の押圧によるはみ出し量を考慮すると、台座３１の平面形状を、光電素子５の平面形状よりも小さめにするのがよい場合がある。例えば、接着剤層３３の厚さが５μｍ程度である場合には、台座３１の平面形状を、光電素子５の平面形状よりも５〜１５μｍ程度小さめにするのがよい場合がある。
上述した例は、未硬化の接着剤層３３を硬化させる工程の後に、一時保持用基板２１と素子配置基板とを離間させる工程を行う例である。このようにすると、台座３１上の光電素子５ａが台座３２上に固定されてから離間工程を行うので、光電素子５ａが素子配置基板上へ確実に転写され、好ましい。しかし、何らかの事情でそれができない場合に、接着剤層３３の材料として微粘着性の材料を用い、一時保持用基板２１と素子配置基板とを離間させる工程の後に、接着剤層３３を硬化させる工程を行うこともできる。
次に、図５（ｊ）に示すように、転写された光電素子６を被覆し保護するように、ポリイミドなどからなる、厚さ５μｍ程度の絶縁層４１を形成する。以下、図６（ｋ）〜図７（ｏ）に示すように、公知の工程によってフリップチップ接続のための配線とバンプを形成する。なお、図６（ｋ）〜図７（ｏ）は、図１（ａ）に１Ｃ−１Ｃ線で示した位置における断面図である。
まず、図６（ｋ）に示すように、絶縁層４１および絶縁層４に、ｎ側電極１およびｐ側電極３に接続するための、孔径１０μｍ程度のビアホール４２および４３を、レーザー加工によって形成する。ビアホール４２を３本形成するのは、位置ずれが生じても３本のうちの１本は必ず導通させ、導通不良を減らすためである。
次に、図６（ｌ）に示すように、厚さ５０ｎｍのチタンＴi層と、厚さ１０００ｎｍの銅Ｃu層とをスパッタリング法などによって積層して、配線４４および４５を形成する。
次に、図６（ｍ）に示すように、配線４４および４５を被覆するように厚さ２μｍ程度のポリイミドなどからなるパッシベーション層４６を形成する。その後、配線４４および４５の引き出し位置に直径６０μｍ程度の開口部を形成し、電極パッド４７および４８を形成する。
次に、図７（ｎ）に示すように、電極パッド４７および４８の上に無電解めっき法によって直径８０μｍのＵＢＭ（Under Bump Metal）層４９を形成する。ＵＢＭ層４９としては、例えば、厚さ５０ｎｍの金Ａu層と、厚さ５μｍのニッケルＮi層を積層して形成する。
次に、図７（ｏ）に示すように、直径８０μｍのはんだバンプ５０を形成する。はんだバンプ５０の材料としては、例えば、一般的なＳn・Ａg・Ｃu合金を用い、はんだペーストをスクリーン印刷法などで配置する。
次に、図７（ｐ）に示すように、保護壁３５の中央を通るスクライブライン３７に沿って素子配置基板主部３１を切断し、素子実装基板主部３６を得る。素子実装基板主部３６に形成または搭載された諸部材が１機能単位として光電変換装置１０を構成する。
以上、本発明を実施の形態に基づいて説明したが、本発明はこれらの例に何ら限定されるものではなく、発明の主旨を逸脱しない範囲で適宜変更可能であることは言うまでもない。
本発明の光電変換装置及び光導波部材は、電子機器間、電子機器内のボード間、とりわけボード内の半導体チップ間など、種々の箇所に適用可能な光配線システムにおいて好適に用いられ、高速、高密度、低コストの光伝送・光通信システムを構築するのに寄与することができる。
本発明の実施の形態に基づく光電変換装置の構造を示す上面図（ａ）、断面図（ｂ）、および部分拡大断面図（ｃ）である。 同、光電変換装置の作製工程における、素子形成基板および素子配置基板の上面図である。 同、光電変換装置の作製工程のフローを示す断面図である。 同、光電変換装置の作製工程のフローを示す断面図である。 同、光電変換装置の作製工程のフローを示す断面図である。 同、光電変換装置の作製工程のフローを示す断面図である。 同、光電変換装置の作製工程のフローを示す断面図である。 従来の、光配線による光信号伝送装置の一例を示す説明図である。 特許文献１に提案されているソケットの概略斜視図である。 同、光情報処理装置の断面図である。 特許文献２に提案されている光電変換装置の下面側（光出射または光入射側）の平面図（ａ）と断面図（ｂ）、および光導波モジュールの断面図（ｃ）である。 特許文献３に示されている素子の転写方法を示す断面図である。
符号の説明
１…ｎ側電極、２…半導体層、３…ｐ側電極、４…絶縁層、５…光電素子、
５ａ…素子搭載位置に対応する光電素子、６…転写された光電素子、
７…転写されなかった光電素子、１０…光電変換装置、１１…素子形成基板、
１２…半導体材料層、１３…分離溝、２１…一時保持用基板、３１…素子配置基板主部、
３２…台座、３３…接着剤層、３４…レンズ部、３５…保護壁、
３６…素子実装基板主部、３７…スクライブライン、４１…絶縁層、
４２、４３…ビアホール、４４、４５…配線（など）、４７、４８…電極パッド、
４９…ＵＢＭ（Under Bump Metal）層、５０…はんだバンプ、
１００…プリント配線基板、１０１…光導波路、１０２…入り口側端部、
１０３…出口側端部、１０４…発光素子（例えば面発光レーザー）、
１０５…受光素子（例えばフォトダイオード）、
１１０、１１０−１、１１０−２…ソケット、１１１…光導波路アレイ、
１１２…ソケット凹部、１１３…突起部、１１４…凸面、１１５…ターミナルピン凹部、
１１６…ターミナルピン凸部、１２０、１２０−１、１２０−２…インターポーザー、
１２１…再配線電極、１２２…発光素子アレイ、１２３…受光素子アレイ、
１２４、１２５…半導体集積回路チップ、１３０…プリント配線板、２０５…光電素子、
２０６…電極、２１０…光電変換装置、２１１…素子実装基板、２１２…ベースガラス、
２１３…ガラス基板、２１４…レンズ部、２２０…光導波路アレイ、２２１…コア、
２２２…上クラッド、２２３…下クラッド、２２４…４５度傾斜反射面、
２２５…レンズ部、２３０…光導波モジュール、２３１…凸部（ピン）、
２３２…凹部、３０５…素子、３０５ａ…素子搭載位置の素子、
３０６…転写された素子、３０７…転写されなかった素子、
３０８…紫外線硬化性樹脂層、
３０８ａ…素子搭載位置の素子に付着した紫外線硬化性樹脂層、
３２１…一時保持用基板、３３１…素子配置基板、３３３…開口部、３３２…マスク層

Claims (20)

  1. 素子形成基板に第１のピッチで作製された複数個の素子を、個片化されてはいるもの の、前記第１のピッチを保ったひとまとまりの状態で、一時保持用基板上に保持する工 程と、
    素子配置基板主部表面に、平面形状が前記第１のピッチ未満の大きさであり、座面が 周囲の基板主部表面よりわずかに高い素子搭載用台座を、前記第１のピッチの整数倍の 大きさの第２のピッチで複数個形成して、素子配置基板を得る工程と、
    前記素子搭載用台座の前記座面に未硬化の接着剤層を配置する工程と、
    互いの主面が対向した状態で前記一時保持用基板と前記素子配置基板とを接近させ、 前記複数個の素子のうちの一部の素子を、前記未硬化の接着剤層に接触させる工程と、
    前記未硬化の接着剤層を硬化させ、この接着剤層に接触している前記一部の素子を前 記素子搭載用台座上に固定する工程と、
    前記接着剤層に接触した前記一部の素子を前記素子搭載用台座上に残して、前記一時 保持用基板と前記素子配置基板とを離間させる工程と
    を有する、素子の転写方法。
  2. 前記素子搭載用台座として、平面形状が前記素子の平面形状と同じである台座を形成する、請求項１に記載した素子の転写方法。
  3. 前記素子搭載用台座を、前記素子配置基板の表面をエッチングすることによって形成する、請求項１に記載した素子の転写方法。
  4. 前記素子搭載用台座を有する前記素子配置基板を、射出成形によって作製する、請求項１に記載した素子の転写方法。
  5. 前記素子搭載用台座を、前記素子配置基板の表面に紫外線硬化性樹脂層を形成した後、この層をフォトリソグラフィによってパターニングすることによって形成する、請求項１に記載した素子の転写方法。
  6. 前記素子搭載用台座を、前記素子配置基板の表面に樹脂層を形成した後、この層をフォトリソグラフィとエッチングによってパターニングすることによって形成する、請求項１に記載した素子の転写方法。
  7. 前記未硬化の接着剤層を硬化させる工程の後に、前記一時保持用基板と前記素子配置基板とを離間させる工程を行う、請求項１に記載した素子の転写方法。
  8. 前記未硬化の接着剤層の材料として微粘着性の材料を用い、前記一時保持用基板と前記素子配置基板とを離間させる工程の後に、前記未硬化の接着剤層を硬化させる工程を行う、請求項１に記載した素子の転写方法。
  9. 前記未硬化の接着剤層の材料として紫外線硬化性樹脂を用い、前記未硬化の接着剤層を硬化させる工程を紫外線の照射によって行う、請求項１に記載した素子の転写方法。
  10. 素子形成基板に複数個の素子が第１のピッチで作製されている場合に、
    基板主部と、
    この基板主部表面に、平面形状が前記第１のピッチ未満の大きさであり、座面が周囲 の基板主部表面よりわずかに高く、前記第１のピッチの整数倍の大きさの第２のピッチ で複数個形成されている素子搭載用台座と
    からなる、素子配置基板。
  11. 前記素子搭載用台座の平面形状が前記素子の平面形状と同じである、請求項１０に記載した素子配置基板。
  12. 前記素子が光電素子及び／又は光学素子であり、前記素子から出射する光又は前記素子に入射する光に対して光透過性である、請求項１０に記載した素子配置基板。
  13. 素子形成基板に第１のピッチで作製された複数個の素子を、個片化されてはいるもの の、前記第１のピッチを保ったひとまとまりの状態で、一時保持用基板上に保持する工 程と、
    素子配置基板主部表面に、平面形状が前記第１のピッチ未満の大きさであり、座面が 周囲の基板主部表面よりわずかに高い素子搭載用台座を、前記第１のピッチの整数倍の 大きさの第２のピッチで複数個形成して、素子配置基板を得る工程と、
    前記素子搭載用台座の前記座面に未硬化の接着剤層を配置する工程と、
    互いの主面が対向した状態で前記一時保持用基板と前記素子配置基板とを接近させ、 前記複数個の素子のうちの一部の素子を、前記未硬化の接着剤層に接触させる工程と、
    前記未硬化の接着剤層を硬化させ、この接着剤層に接触している前記一部の素子を前 記素子搭載用台座上に固定する工程と、
    前記接着剤層に接触した前記一部の素子を前記素子搭載用台座上に残して、前記一時 保持用基板と前記素子配置基板とを離間させる工程と、
    前記素子配置基板を所定の形状に切断分割すること、及び／又は、複数枚の前記素子 配置基板を連結することによって、所定の形状の、素子が実装された基板を形成するアセンブル工程と
    を有する、デバイスの製造方法。
  14. 前記素子搭載用台座として、平面形状が前記素子の平面形状と同じである台座を形成する、請求項１３に記載したデバイスの製造方法。
  15. 前記素子として半導体素子を搭載し、これらの半導体素子に対する配線及び／又は電極を、前記アセンブル工程の前に一括して形成する、請求項１３に記載したデバイスの製造方法。
  16. 素子形成基板に複数個の素子が第１のピッチで作製されている場合に、基板主部と、 この基板主部表面に、平面形状が前記第１のピッチ未満の大きさであり、座面が周囲の 基板主部表面よりわずかに高く、前記第１のピッチの整数倍の大きさの第２のピッチで 複数個形成されている素子搭載用台座とからなる素子配置基板が、切断分割、及び／又 は、複数枚の連結によって、所定の形状にアセンブルされてなる実装基板と、
    前記素子搭載用台座上に接着剤層によって固定された前記素子と
    を有する、デバイス。
  17. 前記素子搭載用台座の平面形状が前記素子の平面形状と同じである、請求項１６に記載したデバイス。
  18. 前記素子として半導体素子が搭載され、これらの半導体素子に対して配線及び／又は電極が設けられ、電子デバイスとして構成されている、請求項１６に記載したデバイス。
  19. 前記半導体素子が裏面側から光を出射又は入射させる裏面型の光電素子であり、前記光電素子から出射される光、又は前記光電素子に入射する光に対して、前記素子搭載用台座と前記実装基板とが光透過性である光電変換装置として構成されている、請求項１８に記載したデバイス。
  20. 前記実装基板の、前記素子が搭載されている面とは反対側の面に、前記素子から出射される光、又は前記素子に入射する光の進路を制御するレンズが、前記素子に対向して設けられている、請求項１９に記載したデバイス。
JP2008315382A 2008-12-11 2008-12-11 素子の転写方法、素子配置基板、並びにデバイス及びその製造方法 Expired - Fee Related JP4640498B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2008315382A JP4640498B2 (ja) 2008-12-11 2008-12-11 素子の転写方法、素子配置基板、並びにデバイス及びその製造方法
US12/632,385 US8324029B2 (en) 2008-12-11 2009-12-07 Method of transferring elements, element disposition substrate, device and method of manufacturing the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2008315382A JP4640498B2 (ja) 2008-12-11 2008-12-11 素子の転写方法、素子配置基板、並びにデバイス及びその製造方法

Publications (2)

Publication Number Publication Date
JP2010141087A true JP2010141087A (ja) 2010-06-24
JP4640498B2 JP4640498B2 (ja) 2011-03-02

Family

ID=42239088

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2008315382A Expired - Fee Related JP4640498B2 (ja) 2008-12-11 2008-12-11 素子の転写方法、素子配置基板、並びにデバイス及びその製造方法

Country Status (2)

Country Link
US (1) US8324029B2 (ja)
JP (1) JP4640498B2 (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2012209345A (ja) * 2011-03-29 2012-10-25 Sony Corp 発光素子・受光素子組立体及びその製造方法
JP2013084846A (ja) * 2011-10-12 2013-05-09 Sony Corp 半導体レーザ素子、光電変換装置および光情報処理装置
JPWO2022118861A1 (ja) * 2020-12-01 2022-06-09

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4640498B2 (ja) * 2008-12-11 2011-03-02 ソニー株式会社 素子の転写方法、素子配置基板、並びにデバイス及びその製造方法
GB2484711A (en) * 2010-10-21 2012-04-25 Optovate Ltd Illumination Apparatus
US8746923B2 (en) 2011-12-05 2014-06-10 Cooledge Lighting Inc. Control of luminous intensity distribution from an array of point light sources
US9036956B2 (en) * 2012-02-17 2015-05-19 Haynes and Boone, LLP Method of fabricating a polymer waveguide
US9490148B2 (en) 2012-09-27 2016-11-08 Taiwan Semiconductor Manufacturing Company, Ltd. Adhesion promoter apparatus and method
DE102013216709B4 (de) * 2013-08-22 2021-03-25 Infineon Technologies Ag Halbleiteranordnung, verfahren zur herstellung einer anzahl von chipbaugruppen und verfahren zur herstellung einer halbleiteranordnung
JP6255235B2 (ja) * 2013-12-20 2017-12-27 株式会社ディスコ 発光チップ
CN105870265A (zh) 2016-04-19 2016-08-17 京东方科技集团股份有限公司 发光二极管基板及其制备方法、显示装置
US10217729B2 (en) * 2016-09-30 2019-02-26 Intel Corporation Apparatus for micro pick and bond
CN113497016B (zh) * 2020-04-07 2025-06-20 重庆康佳光电科技有限公司 一种led显示装置及巨量转移方法

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH11307878A (ja) * 1998-04-27 1999-11-05 Sharp Corp 光入出力素子アレイ装置の製造法
JP2003307751A (ja) * 2003-03-07 2003-10-31 Toshiba Corp アクティブマトリクス基板及びその製造方法
JP2005181610A (ja) * 2003-12-18 2005-07-07 Sony Corp 光電複合装置、この装置に用いられるソケット、並びに光電複合装置の実装構造
JP2006196712A (ja) * 2005-01-13 2006-07-27 Toshiba Corp 薄膜素子の製造方法
JP2006237428A (ja) * 2005-02-28 2006-09-07 Sony Corp 光電変換装置及びその製造方法、並びに光導波モジュール及び光情報処理装置
JP2008235349A (ja) * 2007-03-16 2008-10-02 Sony Corp 発光素子及びその駆動方法、並びに、画像表示装置

Family Cites Families (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4409014B2 (ja) * 1999-11-30 2010-02-03 リンテック株式会社 半導体装置の製造方法
JP3906653B2 (ja) * 2000-07-18 2007-04-18 ソニー株式会社 画像表示装置及びその製造方法
JP4461616B2 (ja) * 2000-12-14 2010-05-12 ソニー株式会社 素子の転写方法、素子保持基板の形成方法、及び素子保持基板
JP2002198569A (ja) 2000-12-26 2002-07-12 Sony Corp 素子の転写方法、半導体装置、及び画像表示装置
JP3690340B2 (ja) * 2001-03-06 2005-08-31 ソニー株式会社 半導体発光素子及びその製造方法
US6872635B2 (en) * 2001-04-11 2005-03-29 Sony Corporation Device transferring method, and device arraying method and image display unit fabricating method using the same
JP3747807B2 (ja) * 2001-06-12 2006-02-22 ソニー株式会社 素子実装基板及び不良素子の修復方法
US6887650B2 (en) * 2001-07-24 2005-05-03 Seiko Epson Corporation Transfer method, method of manufacturing thin film devices, method of manufacturing integrated circuits, circuit board and manufacturing method thereof, electro-optical apparatus and manufacturing method thereof, ic card, and electronic appliance
JP2003045901A (ja) * 2001-08-01 2003-02-14 Sony Corp 素子の転写方法及びこれを用いた素子の配列方法、画像表示装置の製造方法
JP2003077940A (ja) * 2001-09-06 2003-03-14 Sony Corp 素子の転写方法及びこれを用いた素子の配列方法、画像表示装置の製造方法
JP4055405B2 (ja) * 2001-12-03 2008-03-05 ソニー株式会社 電子部品及びその製造方法
JP2003282478A (ja) * 2002-01-17 2003-10-03 Sony Corp 合金化方法及び配線形成方法、表示素子の形成方法、画像表示装置の製造方法
US7585703B2 (en) * 2002-11-19 2009-09-08 Ishikawa Seisakusho, Ltd. Pixel control element selection transfer method, pixel control device mounting device used for pixel control element selection transfer method, wiring formation method after pixel control element transfer, and planar display substrate
JP4151421B2 (ja) * 2003-01-23 2008-09-17 セイコーエプソン株式会社 デバイスの製造方法
JP2006258835A (ja) 2005-03-15 2006-09-28 Sony Corp 光導波モジュール、並びに、光電変換装置及び光導波部材
CN102148179B (zh) * 2006-06-23 2012-05-30 日立化成工业株式会社 粘结薄膜的使用方法
JP4640498B2 (ja) * 2008-12-11 2011-03-02 ソニー株式会社 素子の転写方法、素子配置基板、並びにデバイス及びその製造方法

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH11307878A (ja) * 1998-04-27 1999-11-05 Sharp Corp 光入出力素子アレイ装置の製造法
JP2003307751A (ja) * 2003-03-07 2003-10-31 Toshiba Corp アクティブマトリクス基板及びその製造方法
JP2005181610A (ja) * 2003-12-18 2005-07-07 Sony Corp 光電複合装置、この装置に用いられるソケット、並びに光電複合装置の実装構造
JP2006196712A (ja) * 2005-01-13 2006-07-27 Toshiba Corp 薄膜素子の製造方法
JP2006237428A (ja) * 2005-02-28 2006-09-07 Sony Corp 光電変換装置及びその製造方法、並びに光導波モジュール及び光情報処理装置
JP2008235349A (ja) * 2007-03-16 2008-10-02 Sony Corp 発光素子及びその駆動方法、並びに、画像表示装置

Cited By (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2012209345A (ja) * 2011-03-29 2012-10-25 Sony Corp 発光素子・受光素子組立体及びその製造方法
US9159712B2 (en) 2011-03-29 2015-10-13 Sony Corporation Light emitting device-light receiving device assembly, and manufacturing method thereof
JP2013084846A (ja) * 2011-10-12 2013-05-09 Sony Corp 半導体レーザ素子、光電変換装置および光情報処理装置
US8724670B2 (en) 2011-10-12 2014-05-13 Sony Corporation Semiconductor laser device, photoelectric converter, and optical information processing unit
US9270081B2 (en) 2011-10-12 2016-02-23 Sony Corporation Semiconductor laser device, photoelectric converter, and optical information processing unit
US9577404B2 (en) 2011-10-12 2017-02-21 Sony Corporation Semiconductor laser device, photoelectric converter, and optical information processing unit
US9979156B2 (en) 2011-10-12 2018-05-22 Sony Corporation Semiconductor laser device, photoelectric converter, and optical information processing unit
US10498103B2 (en) 2011-10-12 2019-12-03 Sony Corporation Semiconductor laser device, photoelectric converter, and optical information processing unit
JPWO2022118861A1 (ja) * 2020-12-01 2022-06-09
WO2022118861A1 (ja) * 2020-12-01 2022-06-09 シチズン電子株式会社 光デバイス
JP7331272B2 (ja) 2020-12-01 2023-08-22 シチズン電子株式会社 光デバイス

Also Published As

Publication number Publication date
US20100147358A1 (en) 2010-06-17
JP4640498B2 (ja) 2011-03-02
US8324029B2 (en) 2012-12-04

Similar Documents

Publication Publication Date Title
JP4640498B2 (ja) 素子の転写方法、素子配置基板、並びにデバイス及びその製造方法
CN114830003B (zh) 用于封装内光互连的垂直集成光子小芯片
US10254476B1 (en) Stackable optoelectronics chip-to-chip interconnects and method of manufacturing
JP4425936B2 (ja) 光モジュール
CN113451150B (zh) 封装件及其制造方法
JP5273120B2 (ja) 電気的相互連結及び光学的相互連結を具備した多層光電子基板並びにその製造方法
KR101238977B1 (ko) 광 전기 복합 배선 모듈 및 그 제조 방법
JP5659903B2 (ja) 発光素子・受光素子組立体及びその製造方法
JP3731542B2 (ja) 光モジュール及び光モジュールの実装方法
US8871570B2 (en) Method of fabricating integrated optoelectronic interconnects with side mounted transducer
JP4643891B2 (ja) パラレル光学系接続装置用の位置決め方法
WO1987004566A1 (en) Interconnects for wafer-scale-integrated assembly
JP2006258835A (ja) 光導波モジュール、並びに、光電変換装置及び光導波部材
WO2005117146A1 (ja) 光電変換素子アレイ、その集積装置及びこれらの実装構造、並びに光情報処理装置
JP4517461B2 (ja) 光配線モジュールの製造方法
CN218887173U (zh) 半导体封装装置
Li et al. 48-channel matrix optical transmitter on a single direct fiber connector
JP2006310417A (ja) 光電変換装置及びその製造方法、並びに光情報処理装置
JP2005252041A (ja) 光電変換装置及びその実装構造、インターポーザー、並びに光情報処理装置
JP2006140178A (ja) 回路基板の製造方法、及び光電融合回路基板
CN120085422A (zh) 一种基于3d封装的光引擎以及封装方法
JP2005286116A (ja) 発光素子装置、及びそれを用いた光導波装置及び光電融合配線基板
JP2014212166A (ja) 光導波路デバイス

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20100921

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20100928

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20101015

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20101102

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20101115

R151 Written notification of patent or utility model registration

Ref document number: 4640498

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R151

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20131210

Year of fee payment: 3

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees