JP2010118501A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法 Download PDFInfo
- Publication number
- JP2010118501A JP2010118501A JP2008290744A JP2008290744A JP2010118501A JP 2010118501 A JP2010118501 A JP 2010118501A JP 2008290744 A JP2008290744 A JP 2008290744A JP 2008290744 A JP2008290744 A JP 2008290744A JP 2010118501 A JP2010118501 A JP 2010118501A
- Authority
- JP
- Japan
- Prior art keywords
- mask material
- pattern
- core material
- mask
- resist pattern
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000000034 method Methods 0.000 title claims abstract description 64
- 239000004065 semiconductor Substances 0.000 title claims abstract description 30
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 20
- 239000000463 material Substances 0.000 claims abstract description 135
- 239000011162 core material Substances 0.000 claims abstract description 52
- 239000002253 acid Substances 0.000 claims abstract description 39
- 238000012545 processing Methods 0.000 claims description 5
- 230000008569 process Effects 0.000 abstract description 39
- 230000007261 regionalization Effects 0.000 abstract description 3
- OKTJSMMVPCPJKN-UHFFFAOYSA-N Carbon Chemical compound [C] OKTJSMMVPCPJKN-UHFFFAOYSA-N 0.000 description 24
- 229910052799 carbon Inorganic materials 0.000 description 24
- 238000004132 cross linking Methods 0.000 description 12
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 9
- 229910052814 silicon oxide Inorganic materials 0.000 description 9
- 239000000758 substrate Substances 0.000 description 9
- 238000005530 etching Methods 0.000 description 6
- 230000015572 biosynthetic process Effects 0.000 description 5
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 4
- 239000010703 silicon Substances 0.000 description 4
- 229910052710 silicon Inorganic materials 0.000 description 4
- WGTYBPLFGIVFAS-UHFFFAOYSA-M tetramethylammonium hydroxide Chemical compound [OH-].C[N+](C)(C)C WGTYBPLFGIVFAS-UHFFFAOYSA-M 0.000 description 4
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 3
- 238000005229 chemical vapour deposition Methods 0.000 description 3
- 238000000576 coating method Methods 0.000 description 3
- 150000001875 compounds Chemical class 0.000 description 3
- 238000001312 dry etching Methods 0.000 description 3
- 238000007654 immersion Methods 0.000 description 3
- 238000001459 lithography Methods 0.000 description 3
- 229910052760 oxygen Inorganic materials 0.000 description 3
- 239000001301 oxygen Substances 0.000 description 3
- XLYOFNOQVPJJNP-UHFFFAOYSA-N water Substances O XLYOFNOQVPJJNP-UHFFFAOYSA-N 0.000 description 3
- 230000002378 acidificating effect Effects 0.000 description 2
- 239000007864 aqueous solution Substances 0.000 description 2
- 238000004380 ashing Methods 0.000 description 2
- 239000011248 coating agent Substances 0.000 description 2
- 230000007547 defect Effects 0.000 description 2
- 238000011161 development Methods 0.000 description 2
- 230000018109 developmental process Effects 0.000 description 2
- 238000010894 electron beam technology Methods 0.000 description 2
- 239000007788 liquid Substances 0.000 description 2
- 239000003960 organic solvent Substances 0.000 description 2
- 239000002245 particle Substances 0.000 description 2
- 229920000642 polymer Polymers 0.000 description 2
- 239000000126 substance Substances 0.000 description 2
- TXEYQDLBPFQVAA-UHFFFAOYSA-N tetrafluoromethane Chemical compound FC(F)(F)F TXEYQDLBPFQVAA-UHFFFAOYSA-N 0.000 description 2
- 238000012546 transfer Methods 0.000 description 2
- 230000008901 benefit Effects 0.000 description 1
- 238000009792 diffusion process Methods 0.000 description 1
- 238000007687 exposure technique Methods 0.000 description 1
- 239000011521 glass Substances 0.000 description 1
- 238000010438 heat treatment Methods 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 229920002120 photoresistant polymer Polymers 0.000 description 1
- 229920000548 poly(silane) polymer Polymers 0.000 description 1
- 229920001709 polysilazane Polymers 0.000 description 1
- 125000006239 protecting group Chemical group 0.000 description 1
- 230000009467 reduction Effects 0.000 description 1
- 239000011347 resin Substances 0.000 description 1
- 229920005989 resin Polymers 0.000 description 1
- 150000004756 silanes Chemical class 0.000 description 1
- -1 siloxane compounds Chemical class 0.000 description 1
- 239000000243 solution Substances 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
- H01L21/0271—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers
- H01L21/0273—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers characterised by the treatment of photoresist layers
-
- G—PHYSICS
- G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
- G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
- G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
- G03F7/26—Processing photosensitive materials; Apparatus therefor
- G03F7/40—Treatment after imagewise removal, e.g. baking
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
- H01L21/033—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers
- H01L21/0334—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane
- H01L21/0337—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane characterised by the process involved to create the mask, e.g. lift-off masks, sidewalls, or to modify the mask, e.g. pre-treatment, post-treatment
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
- H01L21/033—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers
- H01L21/0334—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane
- H01L21/0338—Process specially adapted to improve the resolution of the mask
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
- H01L21/3105—After-treatment
- H01L21/311—Etching the insulating layers by chemical or physical means
- H01L21/31144—Etching the insulating layers by chemical or physical means using masks
Landscapes
- Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Physics & Mathematics (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Power Engineering (AREA)
- Chemical & Material Sciences (AREA)
- Inorganic Chemistry (AREA)
- Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)
- Photosensitive Polymer And Photoresist Processing (AREA)
- Exposure And Positioning Against Photoresist Photosensitive Materials (AREA)
- Drying Of Semiconductors (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
【課題】芯材パターンの側壁に形成するマスク材を利用したパターン形成において工程数を削減できる半導体装置の製造方法を提供する。
【解決手段】本発明の半導体装置の製造方法は、露光により酸を発生する酸発生剤を含む芯材パターン１５を下地膜上に形成する工程と、芯材パターン１５における長手方向の端部１５ａを除く部分を選択的に露光する工程と、芯材パターン１５から酸の供給を受けて架橋可能なマスク材１６を芯材パターン１５を覆うように下地膜上に供給する工程と、マスク材１６をエッチバックして、芯材パターン１５の上面を露出させると共に、マスク材１６における芯材パターン１５の端部１５ａに形成された部分を除去し、芯材パターン１５の側壁に形成されたマスク材側壁部１６ａを残す工程と、芯材パターン１５を除去し、下地膜上に残されたマスク材側壁部１６ａをマスクにして下地膜を加工する工程と、を備えた。
【選択図】図５
【解決手段】本発明の半導体装置の製造方法は、露光により酸を発生する酸発生剤を含む芯材パターン１５を下地膜上に形成する工程と、芯材パターン１５における長手方向の端部１５ａを除く部分を選択的に露光する工程と、芯材パターン１５から酸の供給を受けて架橋可能なマスク材１６を芯材パターン１５を覆うように下地膜上に供給する工程と、マスク材１６をエッチバックして、芯材パターン１５の上面を露出させると共に、マスク材１６における芯材パターン１５の端部１５ａに形成された部分を除去し、芯材パターン１５の側壁に形成されたマスク材側壁部１６ａを残す工程と、芯材パターン１５を除去し、下地膜上に残されたマスク材側壁部１６ａをマスクにして下地膜を加工する工程と、を備えた。
【選択図】図５
Description
本発明は、半導体装置の製造方法に関し、特に芯材パターンの側壁に形成されるマスク材を利用したパターン形成工程を有する半導体装置の製造方法に関する。
一般に、半導体デバイスにおける回路パターンの微細化を進めるためには、リソグラフィにおける露光波長や開口数ＮＡを改善する必要がある。その開口数ＮＡの改善を図るものとして、対物レンズと半導体ウェーハとの間を純水で満たして露光するいわゆる液浸露光技術が実用化されている。しかし、デバイスの微細化の進展は液浸露光装置の解像限界を超えた微細化を要求してきている。
このようなリソグラフィ技術の限界を超えるパターンの微細化を実現するための技術の一つとして、下地膜上に芯材となるラインパターンを形成した後、そのラインパターンの側壁部に別の材料からなるマスク材を形成し、芯材パターンを除去した後に残されたマスク材をマスクにして下地膜を加工することにより、下地膜に微細パターンを形成する技術（いわゆる側壁転写法）が知られている（例えば、特許文献１参照）。
しかし、この側壁転写法では、工程数増加による、線幅ばらつきの増大、工程間搬送時のパーティクル付着などによる欠陥の増加、ひいては歩留まりの低下といった問題が懸念されている。
米国特許第６０６３６８８号明細書
本発明は、芯材パターンの側壁に形成するマスク材を利用したパターン形成において工程数を削減できる半導体装置の製造方法を提供する。
本発明の一態様によれば、露光により酸を発生する材料を含む芯材パターンを下地膜上に形成する工程と、前記芯材パターンの一部を選択的に露光する工程と、酸の供給を受けることにより架橋可能なマスク材を、前記芯材パターンを覆うように前記下地膜上に供給する工程と、前記マスク材の一部を除去することにより、前記芯材パターンの上面を露出させると共に、前記芯材パターンの露光されていない領域の周囲に形成された前記マスク材を除去し、前記芯材パターンの側壁に形成されたマスク材側壁部を残す工程と、前記芯材パターンを除去し、前記下地膜上に残された前記マスク材側壁部をマスクにして前記下地膜を加工する工程と、を備えたことを特徴とする半導体装置の製造方法が提供される。
本発明によれば、芯材パターンの側壁に形成するマスク材を利用したパターン形成において工程数を削減できる半導体装置の製造方法が提供される。
以下、図面を参照し、本発明の実施形態について説明する。
本発明の実施形態に係る半導体装置の製造方法は、半導体基板上に形成された下地膜を、例えばラインアンドスペースに対応するパターンに加工する工程を有する。以下の実施形態では、半導体基板上に形成された下地膜として、シリコン酸化膜、カーボン膜、有機反射防止膜を含む構造を一例として示して説明する。
［第１の実施形態］
図１〜図３は本発明の第１の実施形態に係る半導体製造方法における工程を示す模式断面図であり、図４〜図７は同第１の実施形態における要部工程を示す模式平面図である。
図１〜図３は本発明の第１の実施形態に係る半導体製造方法における工程を示す模式断面図であり、図４〜図７は同第１の実施形態における要部工程を示す模式平面図である。
まず、図１（ａ）に示すように、半導体基板（例えばシリコン基板）１１上にシリコン酸化膜１２を例えば膜厚２００ｎｍに形成し、その後、シリコン酸化膜１２上に炭素を主成分として含むカーボン膜１３を例えばＣＶＤ（chemical vapor deposition）法で膜厚２００ｎｍに形成する。さらに、カーボン膜１３上に、反射防止膜１４を形成する。反射防止膜１４としては例えば有機反射防止膜を用い、膜厚８０ｎｍに形成する。この反射防止膜１４を形成することで、この上に形成されるレジスト膜との界面での露光光の反射率が１％以下になることが望ましい。なお、カーボン膜１３はＣＶＤ法に限らず、塗布法によって形成してもよい。
次に、反射防止膜１４上にレジスト膜を例えば膜厚１００ｎｍに形成する。このレジスト膜は、露光により酸を発生する酸発生剤、ポリマー、有機溶剤などを含むいわゆる化学増幅型レジストである。
そのレジスト膜に対して、例えば、開口数ＮＡが１．３以上のＡｒＦ液浸露光装置により、レチクルを介して露光を行い、その後、ホットプレート上でＰＥＢ（Post Exposure Bake）および現像を行い、線幅４０ｎｍ（ピッチ８０ｎｍ）のラインアンドスペースのレジストパターン１５が得られる（図１（ａ）、図４（ａ））。その後、レジストパターン１５上に酸性樹脂の水溶液を塗布し、ホットプレート上で１５０℃で６０秒間ベークする。このレジストパターン１５は、後述するマスク材側壁部を形成するための芯材パターンとして機能する。
上記レジスト膜は化学増幅型ポジレジストであり、露光された部分に酸が発生してその酸が現像液（例えばアルカリ系）に対するポリマーの不溶性保護基を可溶性基に変化させる。したがって、レジスト膜は露光された部分が現像液に可溶し、ライン状に残されたレジストパターン１５は露光されていない（遮光されていた）部分である。
上記リソグラフィ工程で得られたレジストパターン１５に対しては、必要に応じて、線幅を細らせる処理（スリミング処理）を行い、後述するマスク材供給前に、所望の寸法とすることが望ましい。例えば、本実施形態では、酸性薬液によりレジストパターン表面をアルカリ可溶にした後、２．３８重量％のＴＭＡＨ（テトラメチルアンモニウムハイドロオキサイド）水溶液中で３０秒間現像し、さらに純水にてリンスすることで、線幅を図１（ａ）、図４（ａ）の状態から２０ｎｍスリミングし、図１（ｂ）、図４（ｂ）に示すように線幅２０ｎｍのレジストパターン１５にした。
その他に、レジストパターン１５のスリミングは、反射防止膜１４を除去するためのドライエッチング時に、一部等方的なエッチングを行うことでも実現可能である。あるいは、ライン幅とスペース幅が１：１を形成する露光量よりも多くの露光量を照射する方法（オーバードーズ法）によって線幅を２０ｎｍに形成することも可能である。
レジストパターン１５は前述したレジスト膜の露光後の現像により残った部分であり、その露光の際には遮光され露光を受けていない部分である。したがって、図１（ｂ）、図４（ｂ）に示すレジストパターン１５は、酸が発生していないもしくは酸の発生量が抑えられた状態となっている。そして、次工程にて、そのレジストパターン１５を選択的に露光して、露光された部分に酸を発生させる。
具体的には、図５（ａ）に示すように、ライン状のレジストパターン１５の長手方向の端部１５ａを遮光マスク２１で遮光した状態で、その端部１５ａ以外の部分に対して露光を行う。この露光光は、レジストパターン１５に含まれる酸発生剤と反応して酸を発生させることができるものであり、レジストパターン材料に応じて、ｇ線、ｉ線、ＫｒＦエキシマレーザー光、ＡｒＦエキシマレーザー光、電子線、ＥＵＶ（Extreme Ultra Violet）光、Ｘ線などを適宜選択して用いることができる。なお、端部１５ａを遮光するために、必ずしも図示するような遮光マスク２１を用いる必要はない。例えば、電子線照射であれば、照射領域を制御することが容易であり遮光マスク２１を用いる必要はない。
このレジストパターン１５の選択的露光により、遮光されていた端部１５ａにおいては酸の発生が抑えられ、その端部１５ａ以外の露光を受けた部分には、酸（図５（ｂ）においてＨ＋で表す）が発生する。このときのレジストパターン１５に対する露光光量の増大に伴い、酸の発生量も増大する。なお、上記露光後、ベーク処理を行ってもよい。
次に、図２（ａ）、図６（ａ）に示すように、レジストパターン１５の周囲も含めたレジストパターン１５全体を覆うように、カーボン膜１３上にマスク材１６を供給する。このマスク材１６は、レジストパターン１５から酸の供給を受けて架橋可能な成分、水、水溶性有機溶媒などを含む。例えば、マスク材１６はシリコン含有物質であり、シラン化合物（ポリシラン化合物も含む）、シラザン化合物（ポリシラザン化合物も含む）、シロキサン化合物、ＳＯＧ（Spin On Glass）材料、シリコン含有ネガレジスト材などが挙げられる。
マスク材１６は、流動性を有する液状の状態で、レジストパターン１５を覆うようにカーボン膜１３上に塗布され、その後ベーク（加熱）処理にて硬化される。このベーク処理により、レジストパターン１５からマスク材１６に酸が供給され、マスク材１６におけるレジストパターン１５に接している部分から架橋反応が起こり、マスク材１６とレジストパターン１５との界面及びその近傍に架橋層が形成される。
次に、例えばシンナーをマスク材１６上に吐出して、マスク材１６が架橋していない部分を除去する。これにより、図６（ｂ）において斜線部で示すように、レジストパターン１５の上面及び周囲に形成されたマスク材架橋層が残される。ここで、レジストパターン１５の周囲におけるマスク材架橋層の形成量（レジストパターン１５周辺への突出量）は、レジストパターン１５に含まれる酸の量に依存する。その酸の量は、図５（ａ）における前述した露光時の露光量に依存する。
すなわち、その露光時に遮光されていたレジストパターン１５の端部１５ａでは酸の存在が少なく、その端部１５ａではマスク材１６の架橋反応が抑えられ、レジストパターン端部１５ａは、例えば数ｎｍの非常に薄いマスク材架橋層によって覆われる程度である。これに対して、レジストパターン１５において端部１５ａ以外の露光された部分の側壁には、露光量に応じた厚さ（レジストパターン１５周辺への突出量）でマスク材架橋層が形成される。本実施形態では、そのマスク材側壁部１６ａの厚さ（レジストパターン１５周辺への突出量）が、レジストパターン１５の線幅と同じ２０ｎｍになるように前記工程での露光量を調整している。なお、次工程のエッチバックによるマスク材１６のスリミング量によっては、マスク材側壁部１６ａをもっと厚くしてもよい。
次に、例えばフッ化カーボンを含むプラズマを用いて、マスク材（架橋層）１６をおよそ２０ｎｍエッチバックし、図２（ｂ）、図７（ａ）に示すようにレジストパターン１５の表面（上面）を露出させる。ここで、レジストパターン端部１５ａの周囲を覆うマスク材（架橋層）１６の被覆厚さは数ｎｍ程度と非常に薄いことから、マスク材エッチバック工程の際に、その薄い部分もスリミングされ、除去される。すなわち、レジストパターン端部１５ａに形成されていた部分が除去されることで、各レジストパターン１５の側壁に隣接して形成されたマスク材側壁部１６ａは、図７（ａ）に示すように、他のマスク材側壁部１６ａとつながることなく各々が独立したライン状に分離される。
その後、マスク材側壁部１６ａをマスクにして、レジストパターン１５、反射防止膜１４およびカーボン膜１３に対して酸素を含むプラズマを用いて、連続的に異方性エッチングを行う。これにより、カーボン膜１３において、図３（ａ）に示すようにマスク材側壁部１６ａの下の部分１３ａがシリコン酸化膜１２上に残され、４０ｎｍピッチ（線幅２０ｎｍ）のラインアンドスペースパターンであるカーボン膜パターン１３ａを得ることができる。
その後、マスク材側壁部１６ａおよびその下の反射防止膜１４を除去した後、図３（ｂ）に示すように、カーボン膜パターン１３ａをマスクにして、ドライエッチング法により、被加工膜であるシリコン酸化膜１２を加工する。その後、カーボン膜パターン１３ａを酸素アッシング方法により除去することで、図３（ｃ）、図７（ｂ）に示すように、半導体基板１１上に、４０ｎｍピッチ（線幅２０ｎｍ）のラインアンドスペースパターンであるシリコン酸化膜パターン１２ａが得られる。
芯材パターンの側壁にマスク材を形成するにあたって、従来、芯材パターンの側壁のみに選択的にライン状にマスク材を塗布することは困難であった。したがって、マスク材は、まず芯材パターン全体を覆うように塗布されることになる。その場合、芯材パターンの長手方向の端部も含めた芯材パターンの周囲を覆うようにマスク材が存在することから、マスク材の架橋反応も芯材パターンの周囲全体で起こり、芯材パターンの周囲を囲むようにマスク材架橋層が形成されることになる。ラインアンドスペースパターンを形成するためには、マスク材架橋層をライン状にする必要があり、よって、芯材パターンの両側壁部に隣接して形成されたマスク材側壁部をつなげるように芯材パターン端部でまわりこんで形成されているマスク材架橋層を除去する工程が別途必要になる。
これに対して、本実施形態では、図５（ａ）を参照して前述したように、芯材パターンであるレジストパターン１５に酸を発生させるための露光工程において、レジストパターン１５の端部１５ａを遮光してその端部１５ａに光を照射しないことから、その端部１５ａにおいて酸を発生させないもしくは酸発生量を抑えることができる。
したがって、レジストパターン端部１５ａでは、マスク材１６の架橋反応が抑えられ、前述した図６（ｂ）に示すように、レジストパターン１５の側壁部に形成されるマスク材側壁部１６ａに比べて、レジストパターン端部１５ａを覆うマスク材架橋層は非常に薄いものとなる。このようなことから、レジストパターン１５の表面を露出させるためのマスク材エッチバック時に、レジストパターン端部１５ａに形成されたマスク材も同時に除去される。
レジストパターン１５の表面を露出させるエッチバック工程は、マスク材側壁部１６ａの形成後不要となった芯材パターンであるレジストパターン１５を除去するために従来より必要不可欠な工程であり、そのエッチバック工程時に併せてレジストパターン端部のマスク材除去も行えるということは工程数の削減になる。この工程数の削減により、線幅ばらつき、工程間搬送時のパーティクル付着などによる欠陥、ひいては歩留まり低下といったことを抑制することができる。
ここで、図８は、図５（ａ）の露光工程におけるレジストパターン１５に対する露光量と、そのレジストパターン１５に対するマスク材架橋層の形成量（ｎｍ）との関係を示すグラフである。ここでのマスク材架橋層の形成量は、下地膜に対してのマスク材架橋層の厚さではなく、レジストパターン１５に対してのマスク材架橋層の厚さである。
この図８のグラフより、露光量が５０（ｍＪ／ｃｍ２）ぐらいまでは、露光量の増大に伴い、マスク材架橋層の形成量も増大する。また、露光量が０の場合でも、マスク材架橋層がまったく形成されないというわけではなく、露光部で発生した酸が非露光部に拡散することなどによって、数ｎｍ程度はマスク材架橋層が形成される。
このような図８の関係に基づいて、露光部であるレジストパターン１５の側壁部に形成されるマスク材側壁部１６ａが所望の形成量（厚さ）となるように、図５（ａ）の工程における露光量を調整する。遮光されたレジストパターン端部１５ａに形成されるマスク材架橋層は数ｎｍほどと非常に薄いため、前述したように次工程のエッチバックにより除去され、結果としてマスク材側壁部１６ａのみがライン状に残される。なお、上記エッチバック時に、マスク材側壁部１６ａも若干スリミングされるので、露光量を設定するにあたってはマスク材側壁部１６ａの所望の形成量よりも若干大きめの形成量に対応した露光量に設定することが望ましい。
［第２の実施形態］
次に、図９〜図１３は、本発明の第２の実施形態に係る半導体装置の製造方法における要部工程を示す模式平面図である。なお、上記第１の実施形態と実質同じ要素には同一符号を付している。
次に、図９〜図１３は、本発明の第２の実施形態に係る半導体装置の製造方法における要部工程を示す模式平面図である。なお、上記第１の実施形態と実質同じ要素には同一符号を付している。
所望の線幅のレジストパターン１５をカーボン膜１３上に形成する工程までは上記第１の実施形態と同じである。その後、本実施形態においても図９に示すようにレジストパターン１５の選択的露光を行う。
本実施形態におけるレジストパターン１５の選択的露光においても、レジストパターン１５の端部１５ａを遮光マスク２１で遮光する点は上記第１の実施形態と同じである。そして、本実施形態においては、レジストパターン端部１５ａ以外の被露光部に対して露光光量を選択的に変化させて露光を行う。
例えば、図９に示す例では、レジストパターン１５における端部１５ａ以外の被露光部の一部１５ｃを半透明マスク２２で覆った状態で露光を行う。したがって、レジストパターン１５において、遮光マスク２１で遮光された端部１５ａ以外の部分に対する露光量に差がある。
レジストパターン１５において、遮光マスク２１及び半透明マスク２２のいずれにも覆われていない部分１５ｂが最も受ける露光量が多く、半透明マスク２２で覆われた部分１５ｃは、上記部分１５ｂよりも少ない露光量の露光を受ける。したがって、その半透明マスク２２で覆われた部分１５ｃでの酸発生量は、部分１５ｂでの酸発生量よりも少ない。
このレジストパターン１５の選択的露光の後、上記第１の実施形態と同様な工程が続けられる。
すなわち、図１０に示すように、レジストパターン１５の周囲も含めたレジストパターン１５全体を覆うように、カーボン膜１３上にマスク材１６を供給する。マスク材１６は、流動性を有する液状の状態で塗布され、その後ベーク処理にて硬化される。このベーク処理により、レジストパターン１５からマスク材１６に酸が供給され、マスク材１６におけるレジストパターン１５に接している部分から架橋反応が起こり、マスク材１６とレジストパターン１５との界面及びその近傍に架橋層が形成される。
次に、例えばシンナーをマスク材１６上に吐出して、マスク材１６が架橋していない部分を除去する。これにより、図１１において斜線部で示すように、レジストパターン１５の上面及び周囲に形成されたマスク材架橋層が残される。
このときのレジストパターン１５周囲におけるマスク材架橋層の形成量（レジストパターン１５周辺への突出量）は、レジストパターン１５に含まれる酸の量に依存する。その酸の量は、図９における前述した露光時の露光量に依存する。
すなわち、その露光時に遮光されていたレジストパターン端部１５ａでは酸の存在が少なく、その端部１５ａではマスク材１６の架橋反応が抑えられ、レジストパターン端部１５ａは、例えば数ｎｍの非常に薄いマスク材架橋層によって覆われる程度である。
これに対して、レジストパターン１５において端部１５ａ以外の部分の側壁には、露光量に応じた厚さ（レジストパターン１５側壁に対しての被覆厚）でマスク材架橋層が形成される。そして、本実施形態では、前述したレジストパターン１５における部分１５ｂの方が部分１５ｃよりも露光量が多く、よって酸の存在量が多いため、部分１５ｂの側壁に形成されたマスク材側壁部１６ｂの方が、部分１５ｃの側壁に形成されたマスク材側壁部１６ａよりも厚く（レジストパターン１５側壁部からの突出量が大きく）形成される。
その後、例えばフッ化カーボンを含むプラズマを用いて、マスク材架橋層をおよそ２０ｎｍエッチバックし、図１２に示すようにレジストパターン１５の表面（上面）を露出させる。そして、レジストパターン端部１５ａの周囲を覆うマスク材架橋層１６の被覆厚さは数ｎｍ程度と非常に薄いことから、このエッチバック工程の際に、その薄い部分もスリミングされ、除去される。
その後、芯材パターンであるレジストパターン１５を除去することで、図１３に示すように、端部でつながらずに、個々に独立したライン状のマスク材側壁部１６ａ、１６ｂが得られる。
そして、上記第１の実施形態と同様に、レジストパターン１５除去に続けて、マスク材側壁部１６ａ、１６ｂをマスクにして、反射防止膜１４およびカーボン膜１３に対して連続的に異方性エッチングを行う。これにより、マスク材側壁部１６ａ、１６ｂの平面パターン形状と同じ平面パターン形状のカーボン膜パターンが得られる。
そして、マスク材側壁部１６ａ、１６ｂを除去した後、カーボン膜パターンをマスクにして、ドライエッチング法により、被加工膜であるシリコン酸化膜１２を加工する。その後、カーボン膜パターンを酸素アッシング方法により除去することで、半導体基板１１上に、マスク材側壁部１６ａ、１６ｂの平面パターン形状と同じ平面パターン形状のシリコン酸化膜パターンが得られる。
本実施形態によれば、マスク材１６に酸を供給するレジストパターン１５における被露光部に対する露光量を選択的に変えることで、レジストパターン１５中における酸の発生量を部分的に変化させることができ、この結果、図１３に示すように、線幅を長手方向で変化させ、細長い部分１６ａと、この部分１６ａの両端に一体に設けられたパッド状の部分１６ｂとを有するマスク材側壁部を得ることができる。
このような形状のマスク材側壁部１６ａ、１６ｂをマスクに半導体デバイスのパターニングを行えば、例えば、部分１６ａに対応して形成される配線パターンと、部分１６ｂに対応して形成されるパッド（ボンディングパッド）とを同時に形成することが可能である。
レジストパターン１５の選択的露光時に設定された露光量に基づくマスク材架橋層の膜厚制御性をよくするには、前述した第１、第２の実施形態のように、レジストパターン１５に対するマスク材１６の供給を、レジストパターン１５の選択的露光の後に行うことが望ましい。
［第３の実施形態］
本実施形態では、図４（ｂ）に示すように、所望の線幅のレジストパターン１５をカーボン膜１３上に形成した後、そのレジストパターン１５の選択的露光を行う前に、図１４（ａ）に示すように、レジストパターン１５全体を覆うようにカーボン膜１３上にマスク材１６を先に塗布する。
本実施形態では、図４（ｂ）に示すように、所望の線幅のレジストパターン１５をカーボン膜１３上に形成した後、そのレジストパターン１５の選択的露光を行う前に、図１４（ａ）に示すように、レジストパターン１５全体を覆うようにカーボン膜１３上にマスク材１６を先に塗布する。
このマスク材１６が塗布された後に、本実施形態では、図１４（ｂ）に示すように、マスク材１６の上からレジストパターン１５の端部１５ａを遮光マスク２１で遮光した状態で、その端部１５ａ以外の部分に対して露光を行う。
その後、ベーク処理により、レジストパターン１５からマスク材１６に酸が供給され、マスク材１６におけるレジストパターン１５に接している部分から架橋反応が起こり、マスク材１６とレジストパターン１５との界面及びその近傍に架橋層が形成される。
そして、例えばシンナーをマスク材１６上に吐出して、マスク材１６が架橋していない部分を除去する。これにより、図６（ｂ）において斜線部で示すように、レジストパターン１５の上面及び周囲に形成されたマスク材架橋層が残される。
以降、前述した第１の実施形態と同様に工程が進められ、マスク材１６のエッチバックにより、レジストパターン端部１５ａに形成されたマスク材架橋層が除去されて、マスク材側壁部１６ａが残され、このマスク材側壁部１６ａをマスクに、カーボン膜等の加工が進められいく。
以上、具体例を参照しつつ本発明の実施形態について説明した。しかし、本発明は、それらに限定されるものではなく、本発明の技術的思想に基づいて種々の変形が可能である。
前述した実施形態では、半導体基板上の被加工膜であるシリコン酸化膜上に、カーボン膜と有機反射防止膜を形成した上で、芯材パターンとなるレジストパターンを形成し、さらにその上にマスク材を供給したが、カーボン膜や有機反射防止膜は必ずしも必要ではない。
例えば、被加工膜に対してエッチング選択性が十分にあるマスク材を用いれば、被加工膜上に直接芯材パターンとマスク材側壁部を形成し、芯材パターンを除去した後残ったマスク材側壁部をマスクにして直接被加工膜を加工してもよい。いずれにしても、芯材パターンとマスク材との間には十分なエッチング選択性がある必要がある。
１１…半導体基板、１２…被加工膜（シリコン酸化膜）、１３…カーボン膜、１４…反射防止膜、１５…芯材パターン（レジストパターン）、１６…マスク材、１６ａ…マスク材側壁部。２１…遮光マスク、２２…半透明マスク
Claims (5)
- 露光により酸を発生する材料を含む芯材パターンを下地膜上に形成する工程と、
前記芯材パターンの一部を選択的に露光する工程と、
酸の供給を受けることにより架橋可能なマスク材を、前記芯材パターンを覆うように前記下地膜上に供給する工程と、
前記マスク材の一部を除去することにより、前記芯材パターンの上面を露出させると共に、前記芯材パターンの露光されていない領域の周囲に形成された前記マスク材を除去し、前記芯材パターンの側壁に形成されたマスク材側壁部を残す工程と、
前記芯材パターンを除去し、前記下地膜上に残された前記マスク材側壁部をマスクにして前記下地膜を加工する工程と、
を備えたことを特徴とする半導体装置の製造方法。 - 前記芯材パターンを選択的に露光した後に、前記マスク材を前記下地膜上に供給することを特徴とする請求項１記載の半導体装置の製造方法。
- 前記芯材パターンにおける前記露光される部分に対する露光量を選択的に変化させることを特徴とする請求項１または２に記載の半導体装置の製造方法。
- 前記マスク材の一部を除去する工程の前に、前記芯材パターンからの酸の供給により前記マスク材における前記芯材パターンに接する部分を架橋させた後に前記マスク材における架橋していない部分を除去する工程を含むことを特徴とする請求項１〜３のいずれか１つに記載の半導体装置の製造方法。
- 前記芯材パターンの一部を選択的に露光する工程では、前記芯材パターンの端部を除く領域を選択的に露光することを特徴とする請求項１〜４のいずれか１つに記載の半導体装置の製造方法。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2008290744A JP2010118501A (ja) | 2008-11-13 | 2008-11-13 | 半導体装置の製造方法 |
| US12/564,440 US8138059B2 (en) | 2008-11-13 | 2009-09-22 | Semiconductor device manufacturing method |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2008290744A JP2010118501A (ja) | 2008-11-13 | 2008-11-13 | 半導体装置の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2010118501A true JP2010118501A (ja) | 2010-05-27 |
Family
ID=42165608
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2008290744A Pending JP2010118501A (ja) | 2008-11-13 | 2008-11-13 | 半導体装置の製造方法 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US8138059B2 (ja) |
| JP (1) | JP2010118501A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2014061652A1 (ja) * | 2012-10-17 | 2014-04-24 | 大日本印刷株式会社 | パターン構造体の形成方法 |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP5112380B2 (ja) * | 2009-04-24 | 2013-01-09 | 信越化学工業株式会社 | パターン形成方法 |
Family Cites Families (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6063688A (en) * | 1997-09-29 | 2000-05-16 | Intel Corporation | Fabrication of deep submicron structures and quantum wire transistors using hard-mask transistor width definition |
| US6924191B2 (en) | 2002-06-20 | 2005-08-02 | Applied Materials, Inc. | Method for fabricating a gate structure of a field effect transistor |
| US7354847B2 (en) * | 2004-01-26 | 2008-04-08 | Taiwan Semiconductor Manufacturing Company | Method of trimming technology |
| US7253118B2 (en) * | 2005-03-15 | 2007-08-07 | Micron Technology, Inc. | Pitch reduced patterns relative to photolithography features |
| JP2007073684A (ja) | 2005-09-06 | 2007-03-22 | Toshiba Corp | パターン形成方法 |
| US7923373B2 (en) * | 2007-06-04 | 2011-04-12 | Micron Technology, Inc. | Pitch multiplication using self-assembling materials |
-
2008
- 2008-11-13 JP JP2008290744A patent/JP2010118501A/ja active Pending
-
2009
- 2009-09-22 US US12/564,440 patent/US8138059B2/en not_active Expired - Fee Related
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2014061652A1 (ja) * | 2012-10-17 | 2014-04-24 | 大日本印刷株式会社 | パターン構造体の形成方法 |
| JP5618033B2 (ja) * | 2012-10-17 | 2014-11-05 | 大日本印刷株式会社 | パターン構造体の形成方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| US8138059B2 (en) | 2012-03-20 |
| US20100120255A1 (en) | 2010-05-13 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US8053368B2 (en) | Method for removing residues from a patterned substrate | |
| KR0170253B1 (ko) | 실리레이션을 이용한 사진식각방법 | |
| CN106226998A (zh) | 光刻方法 | |
| WO2009096371A1 (ja) | 微細パターンマスクおよびその製造方法、ならびにそれを用いた微細パターンの形成方法 | |
| US8158332B2 (en) | Method of manufacturing a semiconductor device | |
| US8268535B2 (en) | Pattern formation method | |
| JP5086283B2 (ja) | パターン形成方法及び半導体装置の製造方法 | |
| CN107168010B (zh) | 光刻掩膜版的制造方法 | |
| KR20160138302A (ko) | 기판 상의 콘택 개구 패터닝 방법 | |
| JP2002134379A (ja) | パターン形成方法 | |
| KR100415091B1 (ko) | 미세패턴 형성 방법 | |
| US8138059B2 (en) | Semiconductor device manufacturing method | |
| US20100167213A1 (en) | Semiconductor device manufacturing method | |
| JP2009139695A (ja) | 半導体装置の製造方法 | |
| CN101221889A (zh) | 形成图案的方法 | |
| JP2013115198A (ja) | パターン形成方法 | |
| JP2008066467A (ja) | パターン形成方法 | |
| JP2009105218A (ja) | パターン形成方法 | |
| JP2009004478A (ja) | パターン形成方法及び半導体装置の製造方法 | |
| KR20010037049A (ko) | 실리레이션을 이용한 리소그라피 방법 | |
| KR100576835B1 (ko) | 두 번의 포토 공정들 동안 이용되는 포토 마스크들 및그의 사용방법들 | |
| JP2013045864A (ja) | 半導体装置の製造方法、及び周辺露光装置 | |
| JP2008135649A (ja) | 半導体装置の製造方法 | |
| JP2012178394A (ja) | 半導体装置の製造方法および半導体装置ならびに露光装置 | |
| US20100112823A1 (en) | Method of forming a resist pattern |