[go: up one dir, main page]

JP2010114288A - Method of manufacturing semiconductor device, semiconductor device, and electronic apparatus - Google Patents

Method of manufacturing semiconductor device, semiconductor device, and electronic apparatus Download PDF

Info

Publication number
JP2010114288A
JP2010114288A JP2008286211A JP2008286211A JP2010114288A JP 2010114288 A JP2010114288 A JP 2010114288A JP 2008286211 A JP2008286211 A JP 2008286211A JP 2008286211 A JP2008286211 A JP 2008286211A JP 2010114288 A JP2010114288 A JP 2010114288A
Authority
JP
Japan
Prior art keywords
substrate
dividing
semiconductor device
bonded
bonding
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2008286211A
Other languages
Japanese (ja)
Inventor
Hironaga Yasukawa
浩永 安川
Hideko Inoyae
英子 猪八重
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Corp
Original Assignee
Sony Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Corp filed Critical Sony Corp
Priority to JP2008286211A priority Critical patent/JP2010114288A/en
Publication of JP2010114288A publication Critical patent/JP2010114288A/en
Pending legal-status Critical Current

Links

Images

Landscapes

  • Dicing (AREA)

Abstract

<P>PROBLEM TO BE SOLVED: To part into individual chip unit bodies while preventing an element formation part from large chipping and cracking, etc., even in the case that a stuck substrate is used. <P>SOLUTION: A semiconductor is manufactured through a first parting stage of parting a first substrate of a stuck substrate, constituted by sticking a first substrate 11 and a second substrate 12 together, from the side of the first substrate 11 along a scribe line set for the first substrate 11, a second parting stage of parting the second substrate 12 of the stuck substrate from the side of the second substrate 12 along a scribe line set for the second substrate 12, and an expanding stage of expanding and separating the stuck substrate having been processed through the first parting stage and second parting stage. <P>COPYRIGHT: (C)2010,JPO&INPIT

Description

本発明は、半導体装置の製造方法、半導体装置および当該半導体装置を備えた電子機器に関する。   The present invention relates to a method for manufacturing a semiconductor device, a semiconductor device, and an electronic apparatus including the semiconductor device.

近年、基板上の微細化製造技術の進展に伴い、いわゆるマイクロマシンと呼ばれる微小電気機械装置(Micro Electro-Mechanical Systems、以下「MEMS」という。)やそのMEMSを組み込んだ小型機器等が注目されている。
具体的には、MEMS構造を利用した機能素子の一つとして、例えば角速度や加速度等を検出する慣性センサが知られている。これらは、外部からの慣性力で変位するように支持された振動子の移動によって生じる静電容量変化や振動子を保持する弾性支持体上に形成されたピエゾ抵抗素子や圧電素子の抵抗変化を利用して慣性力を測定している。
このようなMEMS構造を利用した機能素子は、半導体プロセスを用いて形成することが可能であり、他の半導体デバイスとのインテグレーション(統合)が容易であるという特徴を有している。
In recent years, with the progress of miniaturization manufacturing technology on substrates, so-called micro electro-mechanical devices (hereinafter referred to as “MEMS”) called micromachines and small devices incorporating the MEMS have attracted attention. .
Specifically, an inertial sensor that detects, for example, angular velocity and acceleration is known as one of functional elements using the MEMS structure. These include capacitance changes caused by the movement of a vibrator supported so as to be displaced by an external inertia force, and resistance changes of a piezoresistive element or a piezoelectric element formed on an elastic support that holds the vibrator. The inertial force is measured using it.
Such a functional element using the MEMS structure can be formed by using a semiconductor process, and has a feature that integration with other semiconductor devices is easy.

ところで、半導体プロセスでは、半導体基板上に多数の半導体デバイスを形成した後に、当該半導体基板をダイシングしてデバイス(チップ)単体に分割して個片化する、という手順を経ることが一般的である。
チップ単体への個片化は、通常、ダイシングブレードを用いて行われる。すなわち、予め設定されたスクライブラインに沿って、基板表面よりダイシングブレードを用いて一括でダイシングを行うことで、半導体基板をチップ単体に分割するのである。
これに対して、最近は、一括してダイシングを行う際の欠けやクラック等を抑制すべく、スクライブラインの両側に金属膜を形成したり(例えば、特許文献1参照。)、基板表面にコ−テイング剤を塗布すること(例えば、特許文献2参照。)が提案されている。また、ダイシングブレードではなく、エネルギビームを用いてダイシングを行うことも提案されている(例えば、特許文献3,4参照。)。
By the way, in a semiconductor process, after forming a large number of semiconductor devices on a semiconductor substrate, the semiconductor substrate is generally diced and divided into individual devices (chips) to be separated into individual pieces. .
Dividing into single chips is usually performed using a dicing blade. That is, the semiconductor substrate is divided into single chips by performing dicing in a lump using a dicing blade from the substrate surface along a preset scribe line.
On the other hand, recently, a metal film is formed on both sides of the scribe line in order to suppress chipping or cracking when dicing all at once (for example, refer to Patent Document 1), or a coating is formed on the substrate surface. -It has been proposed to apply a tailing agent (see, for example, Patent Document 2). It has also been proposed to perform dicing using an energy beam instead of a dicing blade (see, for example, Patent Documents 3 and 4).

特許第2052789号公報Japanese Patent No. 2052789 特許第3221394号公報Japanese Patent No. 3221394 特許第3509985号公報Japanese Patent No. 3509985 特開2007−83309号公報JP 2007-83309 A

しかしながら、上述した従来技術では、複数の基板を貼り合わせて構成された貼り合わせ基板を用いた半導体デバイスについて、これをチップ単体に個片化する場合に、以下のような問題が生じるおそれがある。   However, in the above-described conventional technology, the following problems may occur when a semiconductor device using a bonded substrate formed by bonding a plurality of substrates is divided into individual chips. .

例えば、MEMS構造では、SOI(Silicon on insulator)基板が用いられることが多い。SOI基板は、支持層上にシリコンからなる活性層が積層されてなる貼り合わせ基板である。具体的には、表面に酸化膜(例えば、アモルファス(非晶質)状態のシリコン)を形成したウエハ基板と当該酸化膜を形成していないウエハ基板との二枚を互いに貼り合わせ、その一方の表面を削ることによって構成されたものである。このような構成のSOI基板では、貼り合せ面で各基板の結晶状態(結晶方位)が異なる。   For example, in a MEMS structure, an SOI (Silicon on insulator) substrate is often used. The SOI substrate is a bonded substrate in which an active layer made of silicon is stacked on a support layer. Specifically, two wafer substrates each having an oxide film (for example, silicon in an amorphous state) and a wafer substrate having no oxide film formed thereon are bonded to each other, It is constructed by scraping the surface. In the SOI substrate having such a configuration, the crystal state (crystal orientation) of each substrate differs on the bonding surface.

そのため、SOI基板のような貼り合わせ基板に対して、上述した従来技術のように、基板の一方の面側から一括でダイシングを行うと、各基板の貼り合せ面での亀裂の伝播方向が一様にはならない。つまり、当該貼り合せ面での各基板の結晶方位の違いに起因して、それぞれの結晶方位が揃っている場合に比べて、欠けやクラック等が大きくなってしまうことが考えられる。このことは、結晶方位の違いに起因するため、上記特許文献1,2のように金属膜またはコ−テイング剤を用いた場合も、また上記特許文献3,4のようにダイシングブレードではなくエネルギビームを用いた場合にも、起こり得る。
したがって、貼り合わせ基板に対して従来技術による個片化を行うと、各基板の貼り合せ面における欠けやクラック等が、形成する素子の機能に悪影響が及んでしまうおそれがある。特に、MEMS構造のように、構造体内部が気密状態を維持する必要のあるデバイスの場合、当該気密状態を維持できなくなってしまうことが考えられる。また、貼り合せ基板の中間層においてスクライブラインを横断するように配線が存在する場合については、当然ながらダイシングにより当該配線を切ってしまうことになる。
For this reason, when dicing is performed on a bonded substrate such as an SOI substrate from one side of the substrate at a time as in the related art described above, the propagation direction of cracks on the bonded surface of each substrate is uniform. It will not be like. That is, it is considered that due to the difference in crystal orientation of each substrate on the bonding surface, chipping, cracks, and the like become larger than when the respective crystal orientations are aligned. This is due to the difference in crystal orientation. Therefore, when a metal film or a coating agent is used as in Patent Documents 1 and 2, energy is used instead of a dicing blade as in Patent Documents 3 and 4. It can also happen when using a beam.
Therefore, when the conventional technique is used to separate the bonded substrates, chips and cracks on the bonded surfaces of the substrates may adversely affect the function of the element to be formed. In particular, in the case of a device in which the inside of a structure needs to maintain an airtight state like a MEMS structure, it is considered that the airtight state cannot be maintained. Further, in the case where the wiring exists so as to cross the scribe line in the intermediate layer of the bonded substrate, the wiring is naturally cut by dicing.

そこで、本発明は、貼り合わせ基板を用いた場合であっても、素子形成部に大きな欠けやクラック等が入ることを防止しつつ、チップ単体への個片化を行うことのできる半導体装置の製造方法、半導体装置および電子機器を提供することを目的とする。   Accordingly, the present invention provides a semiconductor device that can be singulated into single chips while preventing large chips or cracks from entering the element formation portion even when a bonded substrate is used. An object is to provide a manufacturing method, a semiconductor device, and an electronic apparatus.

本発明は、上記目的を達成するために案出された半導体装置の製造方法で、第一基板と第二基板とを貼り合わせて構成された貼り合わせ基板に対して、前記第一基板の側から、当該第一基板について設定されたスクライブラインに沿って、当該第一基板を分断する第一分断工程と、前記貼り合わせ基板に対して、前記第二基板の側から、当該第二基板について設定されたスクライブラインに沿って、当該第二基板を分断する第二分断工程と、前記第一分断工程および前記第二分断工程を経た後の前記貼り合わせ基板をエキスパンド分離するエキスパンド工程とを含む。   The present invention provides a method for manufacturing a semiconductor device devised to achieve the above object, wherein the first substrate and the second substrate are bonded to the bonded substrate formed by bonding the first substrate and the second substrate. From the second substrate side with respect to the bonded substrate, the first dividing step of dividing the first substrate along the scribe line set for the first substrate, and the second substrate. A second dividing step of dividing the second substrate along the set scribe line; and an expanding step of expanding and separating the bonded substrate after the first dividing step and the second dividing step. .

上記手順の半導体装置の製造方法によれば、貼り合わせ基板の両面側から第一基板と第二基板とのそれぞれについての分断を行った後にエキスパンド分離を行うことで、チップ単体への個片化を行うことになる。つまり、第一基板および第二基板についての分断がそれぞれ別個独立して行われ、これら各基板の貼り合わせ面を跨いで一括して行われることがない。したがって、第一基板と第二基板とで結晶方位が異なっていても、その影響(例えば、各基板の貼り合せ面での亀裂の伝播方向が一様にはならないこと。)が、チップ単体への個片化に及んでしまうことがない。   According to the method for manufacturing a semiconductor device in the above procedure, by separating each of the first substrate and the second substrate from both sides of the bonded substrate and then performing expansion separation, the chip is separated into individual pieces. Will do. That is, the first substrate and the second substrate are divided separately and are not collectively performed across the bonding surfaces of these substrates. Therefore, even if the crystal orientations of the first substrate and the second substrate are different, the effect (for example, the propagation direction of cracks on the bonding surface of each substrate does not become uniform) affects the single chip. There is no end to individualization.

本発明によれば、貼り合わせ基板を構成する第一基板と第二基板とで結晶方位が異なる場合であっても、その影響を排除しつつチップ単体への個片化を行うことができる。つまり、第一基板と第二基板とで結晶方位が異なり、各基板の貼り合せ面での亀裂の伝播方向が一様にはならなくても、その影響で素子形成部に欠けやクラック等が生じてしまうことを防止できる。したがって、例えばMEMS構造のように構造体内部が気密状態を維持する必要のあるデバイスにおいては、当該気密状態を維持できなくなってしまうことを未然に回避し得るようになる。さらに、第一基板および第二基板についての分断をそれぞれ別個独立して行うので、例えば貼り合せ基板の中間層においてスクライブラインを横断するように配線が存在する場合であっても、当該配線を保護することが可能になる。さらにまた、各基板の分断を別個独立して行うことで、例えば分断にダイシングブレードを用いる場合であれば、各基板を一括して分断するのに比べて、カット深さが浅くなるためブレード刃を短くすることができ、結果としてブレード刃の破損低減が期待できる。   According to the present invention, even if the crystal orientations of the first substrate and the second substrate constituting the bonded substrate are different, it is possible to singulate into single chips while eliminating the influence. In other words, even if the crystal orientation is different between the first substrate and the second substrate, and the propagation direction of cracks on the bonding surface of each substrate does not become uniform, the element formation part is chipped or cracked due to the influence. It can be prevented from occurring. Therefore, for example, in a device in which the inside of the structure needs to be maintained in an airtight state, such as a MEMS structure, it becomes possible to avoid that the airtight state cannot be maintained. In addition, since the first substrate and the second substrate are separated separately and independently, for example, even when wiring exists across the scribe line in the intermediate layer of the bonded substrate, the wiring is protected. It becomes possible to do. Furthermore, by cutting each substrate separately and independently, for example, when a dicing blade is used for dividing, the blade depth is reduced because the cutting depth is smaller than dividing each substrate at once. Can be shortened, and as a result, the blade blade can be expected to be reduced in breakage.

以下、図面に基づき本発明に係る半導体装置の製造方法、半導体装置および電子機器について説明する。   Hereinafter, a semiconductor device manufacturing method, a semiconductor device, and an electronic apparatus according to the present invention will be described with reference to the drawings.

図1は、本発明に係る半導体装置の製造方法の概要を模式的に示す説明図である。
図例のように、ここで説明する半導体装置の製造方法は、半導体プロセスの一工程を構成するもので、半導体基板1上に形成された複数の半導体デバイス2を、デバイス(チップ)単体に分割して個片化するためのものである。
なお、半導体基板1は、複数の基板を貼り合わせて構成された貼り合わせ基板であるものとする。貼り合わせ基板としては、例えばMEMS構造を利用した機能素子に用いられるSOI基板が挙げられる。ただし、SOI基板に限定されるものではない。
FIG. 1 is an explanatory view schematically showing an outline of a method for manufacturing a semiconductor device according to the present invention.
As shown in the figure, the semiconductor device manufacturing method described here constitutes one step of a semiconductor process, and a plurality of semiconductor devices 2 formed on a semiconductor substrate 1 are divided into single devices (chips). It is for singulation.
The semiconductor substrate 1 is a bonded substrate configured by bonding a plurality of substrates. As the bonded substrate, for example, an SOI substrate used for a functional element using a MEMS structure can be given. However, it is not limited to the SOI substrate.

<第1の実施の形態>
ここで、先ず、本発明の第1の実施の形態を説明する。
第1の実施の形態では、分割対象となる半導体基板1が、第一基板と第二基板とを貼り合わせて構成されたもの、すなわち二枚の基板を貼り合わせてなるものである場合を例に挙げる。
<First Embodiment>
Here, first, a first embodiment of the present invention will be described.
In the first embodiment, the semiconductor substrate 1 to be divided is an example in which the first substrate and the second substrate are bonded to each other, that is, the two substrates are bonded to each other. To

[半導体装置の製造方法の説明]
図2は、第1の実施の形態における半導体装置の製造方法の一具体例を示す説明図である。
図例のように、第1の実施の形態では、半導体基板1が、第一基板11と第二基板12との貼り合わせによって構成されている。このような半導体基板(以下「貼り合わせ基板」ともいう。)1としては、例えば、熱酸化膜(ただし不図示)を間に挟んだSOI基板が挙げられる。SOI基板である場合、第一基板11には当該SOI基板を構成する活性層が相当し、第二基板12には当該SOI基板を構成する支持層が相当することになる。また、第一基板11は例えば10〜50μm程度の厚さで、第二基板12は例えば400μm程度の厚さで、それぞれ形成されることになる。
ただし、貼り合わせ基板1は、SOI基板に限定されることはなく、第一基板11および第二基板12として、シリコン基板、GaAs基板、ガラス基板等のいずれかを適宜組み合わせて構成されたものであってもよい。
第一基板11と第二基板12との貼り合わせは、公知の手法であるAu−Au接合法、Au−Sn接合法の金属接合、常温接合法等による接合を利用して行うことが考えられる。また、一方がガラス基板で形成されている場合には、例えば陽極接合法による接合を利用することも可能である。
[Description of Manufacturing Method of Semiconductor Device]
FIG. 2 is an explanatory diagram showing a specific example of the method of manufacturing the semiconductor device according to the first embodiment.
As shown in the figure, in the first embodiment, the semiconductor substrate 1 is configured by bonding a first substrate 11 and a second substrate 12 together. Examples of such a semiconductor substrate (hereinafter also referred to as “bonded substrate”) 1 include an SOI substrate having a thermal oxide film (not shown) sandwiched therebetween. In the case of an SOI substrate, the first substrate 11 corresponds to an active layer constituting the SOI substrate, and the second substrate 12 corresponds to a support layer constituting the SOI substrate. The first substrate 11 is formed with a thickness of about 10 to 50 μm, for example, and the second substrate 12 is formed with a thickness of about 400 μm, for example.
However, the bonded substrate 1 is not limited to an SOI substrate, and is configured by appropriately combining any one of a silicon substrate, a GaAs substrate, a glass substrate, and the like as the first substrate 11 and the second substrate 12. There may be.
The bonding of the first substrate 11 and the second substrate 12 may be performed by using a well-known technique such as Au-Au bonding method, Au-Sn bonding metal bonding, room temperature bonding, or the like. . Moreover, when one side is formed with the glass substrate, it is also possible to utilize, for example, bonding by an anodic bonding method.

このような貼り合わせ基板1について、チップ単体への個片化を行う場合には、先ず、図2(a)に示すように、第一基板11を分断する第一分断工程を実行する。第一分断工程では、貼り合わせ基板1における第二基板12側の面にダイシングテープ13を貼付した状態で、当該貼り合わせ基板1における第一基板11を、当該第一基板11の側から当該第一基板11について設定されたスクライブラインに沿って分断する。 In the case where such a bonded substrate 1 is divided into single chips, first, as shown in FIG. 2A, a first dividing step for dividing the first substrate 11 is performed. In the first dividing step, the first substrate 11 in the bonded substrate 1 is moved from the first substrate 11 side with the dicing tape 13 applied to the surface of the bonded substrate 1 on the second substrate 12 side. Cut along the scribe line set for one substrate 11.

このとき、第一基板11について設定されたスクライブラインは、第二基板12について設定されたスクライブラインと同一のものでよい。すなわち、第二基板12について設定されたスクライブラインに対して、基板厚さ方向の延長線上に相当する部分を、第一基板11についてのスクライブラインとすればよい。ただし、第二基板12についてのスクライブラインとは別個に設定したものであっても構わない。   At this time, the scribe line set for the first substrate 11 may be the same as the scribe line set for the second substrate 12. That is, the portion corresponding to the extension line in the substrate thickness direction with respect to the scribe line set for the second substrate 12 may be the scribe line for the first substrate 11. However, it may be set separately from the scribe line for the second substrate 12.

また、第一基板11についての分断は、当該第一基板11を脆弱化することによって行うことが考えられる。ここで、「脆弱化」とは、基板分断のための一手法のことをいい、当該基板を分断可能な脆弱な状態にすることをいう。具体的には、除去、切断または改質のいずれかを行うことによって、第一基板11を脆弱な状態にすることが考えられる。   Further, it is conceivable to divide the first substrate 11 by weakening the first substrate 11. Here, “weakening” refers to a technique for dividing a substrate, and means that the substrate is in a fragile state that can be divided. Specifically, it is conceivable that the first substrate 11 is made fragile by performing any one of removal, cutting, and modification.

除去による脆弱化は、例えば第一基板11に対するエッチング処理によって行えばよい。すなわち、第一基板11に対するエッチング処理により、当該第一基板11の形成材料をスクライブラインに沿って部分的に除去加工することで、当該第一基板11を分断可能な状態にするのである。
エッチング処理は、例えばDRIE(Deep Reactive Ion Etching)法のドライエッチングにより行うことが考えられる。その場合、先ず、第一基板11表面にスクライブラインを除去加工するためのマスクパターンを形成して、DRIE法のドライエッチングを行い、第一基板11に対する脆弱化を行う。
ただし、エッチング処理は、ドライエッチングに限定されるものではなく、例えば化学的ドライエッチングまたはウェットエッチングを用いることもできる。その場合に、ウェットエッチングのエッチング液には、例えばテトラメチルアンモニウムハイドロキシド(TMAH:tetramethylammonium hydroxide)や水酸化カリウム(KOH)水溶液等を用いることが考えられる。
The weakening by the removal may be performed by, for example, an etching process on the first substrate 11. That is, the first substrate 11 can be divided by partially removing the forming material of the first substrate 11 along the scribe line by etching the first substrate 11.
For example, the etching process may be performed by dry etching using a DRIE (Deep Reactive Ion Etching) method. In that case, first, a mask pattern for removing a scribe line is formed on the surface of the first substrate 11, and dry etching of the DRIE method is performed to weaken the first substrate 11.
However, the etching process is not limited to dry etching, and for example, chemical dry etching or wet etching can be used. In that case, for example, tetramethylammonium hydroxide (TMAH) or a potassium hydroxide (KOH) aqueous solution may be used as an etchant for wet etching.

切断による脆弱化は、例えば第一基板11に対するダイシングによって行えばよい。ただし、このときのダイシングは、ハーフカットダイシングとする。すなわち、第一基板11に対して、ダイシングブレードを用いたハーフカットダイシングを行って、当該第一基板11の形成材料をスクライブラインに沿って厚さ方向に部分的に切断加工することで、当該第一基板11を分断可能な状態にするのである。なお、ハーフカットダイシングの深さは、特に限定されるものではなく、第一基板11の厚さや形成材料等を考慮して、後述するエキスパンド分離で当該第一基板11を分断し得る量に設定すればよい。   For example, the weakening by cutting may be performed by dicing the first substrate 11. However, the dicing at this time is half-cut dicing. That is, the first substrate 11 is subjected to half-cut dicing using a dicing blade, and the forming material of the first substrate 11 is partially cut along the scribe line in the thickness direction, The first substrate 11 is brought into a state where it can be divided. The depth of the half-cut dicing is not particularly limited, and is set to an amount that can divide the first substrate 11 by expanding separation described later in consideration of the thickness of the first substrate 11 and the forming material. do it.

改質による脆弱化は、例えば第一基板11に対するレーザ加工処理によって行えばよい。すなわち、第一基板11の内部に焦光点を合わせてレーザ光を照射し、当該第一基板11の内部にスクライブラインに沿って改質領域(例えば、結晶構造が分断された領域。)を形成することで、当該第一基板11を分断可能な状態にするのである。このようなレーザ加工処理としては、ステルスダイシングと呼ばれる加工処理が知られている。なお、レーザ加工処理に際しては、第一基板11の表面近傍に焦光点を合わせると、当該第一基板11の表面にアブレーションによるパーティクル発生の問題が生じるので、アブレーションが発生しない焦光点の設定が好ましい。   The weakening by the modification may be performed by, for example, laser processing for the first substrate 11. In other words, the first substrate 11 is irradiated with laser light with the focal point being aligned, and a modified region (for example, a region where the crystal structure is divided) along the scribe line in the first substrate 11. By forming the first substrate 11, the first substrate 11 can be divided. As such a laser processing, a processing called stealth dicing is known. In the laser processing, if a focal point is set near the surface of the first substrate 11, there is a problem of particle generation due to ablation on the surface of the first substrate 11. Is preferred.

このような第一分断工程の実行により、第一基板11を脆弱化した後は、続いて、図2(b)に示すように、第二基板12を分断する第二分断工程を実行する。第二分断工程では、貼り合わせ基板1における第一基板11側の面にダイシングテープ14を貼付した状態で、当該貼り合わせ基板1における第二基板12を、当該第二基板12の側から当該第二基板12について設定されたスクライブラインに沿って分断する。   After weakening the 1st board | substrate 11 by execution of such a 1st cutting process, as shown in FIG.2 (b), the 2nd cutting process which cuts the 2nd board | substrate 12 is then performed. In the second dividing step, the second substrate 12 in the bonded substrate 1 is moved from the second substrate 12 side to the first substrate with the dicing tape 14 applied to the surface of the bonded substrate 1 on the first substrate 11 side. Cut along the scribe line set for the two substrates 12.

第二基板12についての分断は、第一基板11の場合と厚さが相違することから、切断または改質のいずれかによって行うことが考えられる。   Since the thickness of the second substrate 12 is different from that of the first substrate 11, it may be considered that the second substrate 12 is cut or modified.

切断による分断は、第一分断工程と同様に、第二基板12に対するダイシングによって行えばよい。ただし、このときのダイシングは、ハーフカットダイシングとする。すなわち、第二基板12に対して、ダイシングブレードを用いたハーフカットダイシングを行って、当該第一基板11の形成材料をスクライブラインに沿って厚さ方向に部分的に切断加工するのである。なお、ハーフカットダイシングの深さは、特に限定されるものではないが、後述するエキスパンド分離で第二基板12を分断し得る量に設定すればよい。具体的には、例えば400μm程度の厚さの第二基板12に対して、当該第二基板12におけるダイシング残し量を20〜100μm程度とすることが考えられる。   Dividing by cutting may be performed by dicing on the second substrate 12 as in the first dividing step. However, the dicing at this time is half-cut dicing. That is, half-cut dicing using a dicing blade is performed on the second substrate 12, and the forming material of the first substrate 11 is partially cut along the scribe line in the thickness direction. The depth of the half-cut dicing is not particularly limited, but may be set to an amount that can divide the second substrate 12 by expanding separation described later. Specifically, for example, with respect to the second substrate 12 having a thickness of about 400 μm, the remaining dicing amount on the second substrate 12 may be about 20 to 100 μm.

改質による分断についても、第一分断工程と同様に行えばよい。すなわち、ステルスダイシングと呼ばれるレーザ加工処理によって、第二基板12の内部にスクライブラインに沿って改質領域を形成することで、当該第二基板12を分断可能な状態にする。   What is necessary is just to perform the division | segmentation by modification | reformation similarly to a 1st parting process. That is, by forming a modified region along the scribe line in the second substrate 12 by laser processing called stealth dicing, the second substrate 12 can be divided.

その後は、図2(c)に示すように、第一分断工程および第二分断工程を経た後の貼り合わせ基板1に対して、エキスパンド工程を実行する。エキスパンド工程では、貼り合わせ基板1に対してエキスパンド分離を行う。ここで、エキスパンド分離とは、貼り合わせ基板1の面に沿った方向に力を加えて、当該貼り合わせ基板1を第一基板11および第二基板12についてのスクライブラインに沿って分断することをいう。なお、エキスパンド分離の手法については、公知技術を利用すればよいため、ここではその詳細な説明を省略する。   Thereafter, as shown in FIG. 2C, the expanding process is performed on the bonded substrate 1 after the first dividing process and the second dividing process. In the expanding step, expanding separation is performed on the bonded substrate 1. Here, the expansion separation means that a force is applied in the direction along the surface of the bonded substrate 1 to divide the bonded substrate 1 along the scribe lines for the first substrate 11 and the second substrate 12. Say. In addition, since a well-known technique should just be utilized about the technique of an expand separation, the detailed description is abbreviate | omitted here.

エキスパンド分離をした後は、ダイシングテープ14からの取り外しを行う。ダイシングテープ14からの取り外しは、例えば紫外光の照射により、当該ダイシングテープ14の粘着層を硬化させることで、容易に行うことができる。   After the expansion separation, removal from the dicing tape 14 is performed. Removal from the dicing tape 14 can be easily performed by curing the adhesive layer of the dicing tape 14 by, for example, irradiation with ultraviolet light.

以上のような第一分断工程、第二分断工程およびエキスパンド工程を経ると、貼り合わせ基板1は、図2(d)に示すように、第一基板11および第二基板12についてのスクライブラインによって区分けされるデバイス(チップ)単体に、分割されて個片化されることになる。   After passing through the first dividing step, the second dividing step and the expanding step as described above, the bonded substrate 1 is subjected to scribe lines for the first substrate 11 and the second substrate 12 as shown in FIG. The device (chip) to be divided is divided into individual pieces.

図3は、第1の実施の形態におけるスクライブラインの一具体例を示す説明図である。
既に説明したように、第一基板11についてのスクライブライン(図中における破線参照。)と、第二基板12についてのスクライブライン(図中における一点鎖線参照。)とは、互いに同一のものでよい。具体的には、図例のように、各スクライブラインを格子状に設定することが考えられる。格子の大きさは、例えば一つの格子の幅が10〜100μm程度となるように設定することが考えられる。
FIG. 3 is an explanatory diagram illustrating a specific example of a scribe line according to the first embodiment.
As already described, the scribe line for the first substrate 11 (see the broken line in the figure) and the scribe line for the second substrate 12 (see the dashed line in the figure) may be the same as each other. . Specifically, it is conceivable to set each scribe line in a lattice shape as shown in the figure. It is conceivable that the size of the lattice is set so that, for example, the width of one lattice is about 10 to 100 μm.

[半導体装置の説明]
図4は、第1の実施の形態における半導体装置の一具体例を示す外観図である。
図例のように、以上に説明した手順を経て製造される半導体装置としては、第一基板11と第二基板12との貼り合わせによって構成され、かつ、例えば平面が四辺形に分割されて個片化されることで構成されたものが挙げられる。
[Description of Semiconductor Device]
FIG. 4 is an external view showing a specific example of the semiconductor device according to the first embodiment.
As shown in the figure, the semiconductor device manufactured through the above-described procedure is configured by bonding the first substrate 11 and the second substrate 12, and the plane is divided into quadrilaterals, for example. What was comprised by being separated is mentioned.

この半導体装置は、上述したように、貼り合わせ基板1の両面側から第一基板11と第二基板12とのそれぞれについての分断を行った後にエキスパンド分離を行うことで、個片化されて構成されている。つまり、第一基板11と第二基板12との貼り合わせによって構成されるものであっても、第一基板11および第二基板12についての分断がそれぞれ別個独立して行われ、これら各基板11,12の貼り合わせ面を跨いで一括して行われることがない。したがって、第一基板11と第二基板12とで結晶方位が異なっていても、その影響(例えば、各基板11,12の貼り合せ面での亀裂の伝播方向が一様にはならないこと。)が、半導体装置の個片化に及んでしまうことがない。   As described above, this semiconductor device is divided into pieces by performing expand separation after dividing the first substrate 11 and the second substrate 12 from both sides of the bonded substrate 1. Has been. That is, even if the first substrate 11 and the second substrate 12 are bonded together, the first substrate 11 and the second substrate 12 are divided separately and independently. , 12 are not performed at once across the bonding surfaces. Therefore, even if the crystal orientations of the first substrate 11 and the second substrate 12 are different, the influence (for example, the propagation direction of cracks on the bonding surfaces of the substrates 11 and 12 is not uniform). However, the semiconductor device is not divided into individual pieces.

また、このような構成の半導体装置を製造するのにあたり、第一分断工程において、第一基板11に対する脆弱化をエッチング処理によって行えば、当該脆弱化を適切かつ柔軟に行うことが可能となる。すなわち、エッチング処理によれば、基板形成材料やエッチングガスまたはエッチング液等の選択により、第一基板11のみを除去し、第二基板12には影響を及ぼさないようにすることが容易に実現可能となり、これにより脆弱化の適切化が図れる。また、フォトリソグラフィ技術を利用してスクライブラインを特定し得るので、これにより脆弱化の柔軟性も確保することができる。このようなエッチング処理による脆弱化は、第一基板11の厚さが第二基板12に比べて十分に薄い場合に適用すると、非常に有効である。
一方、第一分断工程において、第一基板11に対する脆弱化をレーザ加工処理による改質を利用して行う場合も、レーザ光の照射位置がスクライブラインの位置となるため、当該スクライブラインの設定自由度を十分に確保できる。したがって、第一基板11の脆弱化について、柔軟な対応が実現可能となる。しかも、レーザ加工処理による場合には、ダイシング等による場合に比べて、スクライブラインの幅を狭くすることができる。そのため、半導体基板1上の限られたスペースを有効に活用する上で非常に好適なものとなる。
また、第二分断工程において、第二基板12の分断を当該第二基板12の厚さ方向途中までで止めるハーフカットダイシングによって行えば、当該分断の影響が第一基板11に及んでしまうことがなくなる。つまり、当該分断の適切化が図れ、チップ単体への個片化の際の欠けやクラック等を防止する上で非常に好適なものとなる。
Further, in manufacturing the semiconductor device having such a configuration, if the weakening of the first substrate 11 is performed by the etching process in the first dividing step, the weakening can be appropriately and flexibly performed. That is, according to the etching process, it is possible to easily remove only the first substrate 11 without affecting the second substrate 12 by selecting a substrate forming material, an etching gas, an etching solution, or the like. As a result, vulnerability can be appropriately optimized. In addition, since the scribe line can be specified by using the photolithography technique, it is possible to secure the flexibility of weakening. Such weakening due to the etching process is very effective when applied when the thickness of the first substrate 11 is sufficiently thinner than the second substrate 12.
On the other hand, in the first dividing step, even when weakening the first substrate 11 is performed using modification by laser processing, the laser beam irradiation position becomes the position of the scribe line, so that the scribe line can be set freely. A sufficient degree can be secured. Therefore, it is possible to flexibly cope with the weakness of the first substrate 11. Moreover, the width of the scribe line can be made narrower in the case of laser processing than in the case of dicing or the like. Therefore, it is very suitable for effectively utilizing the limited space on the semiconductor substrate 1.
In the second dividing step, if the second substrate 12 is divided by half-cut dicing that stops halfway in the thickness direction of the second substrate 12, the influence of the division may affect the first substrate 11. Disappear. In other words, the division can be made appropriate, which is very suitable for preventing chipping, cracking, and the like when the chip is divided into individual pieces.

<第2の実施の形態>
次に、本発明の第2の実施の形態を説明する。なお、ここでは、主に、上述した第1の実施の形態との相違点を説明する。
第2の実施の形態では、分割対象となる半導体基板1(図1参照。)が、第一基板および第二基板に加えて第三基板を備えて構成されたもの、すなわち三枚の基板を貼り合わせてなるものである場合を例に挙げる。
<Second Embodiment>
Next, a second embodiment of the present invention will be described. Here, differences from the above-described first embodiment will be mainly described.
In the second embodiment, a semiconductor substrate 1 to be divided (see FIG. 1) is configured to include a third substrate in addition to the first substrate and the second substrate, that is, three substrates. The case where it is what is bonded together is given as an example.

[半導体装置の製造方法の説明]
図5は、第2の実施の形態における半導体装置の製造方法の一具体例を示す説明図である。
[Description of Manufacturing Method of Semiconductor Device]
FIG. 5 is an explanatory diagram showing a specific example of a method for manufacturing a semiconductor device according to the second embodiment.

第2の実施の形態では、第1の実施の形態の場合と同様に、第一基板11と第二基板12との貼り合わせによって構成された貼り合わせ基板1について、第一分断工程を実行して、当該第一基板11に対する脆弱化を行う。そして、第一分断工程の後、図5(a)に示すように、脆弱化を行った第一基板11側の面に、第三基板15を貼り合わせる。
第三基板15としては、シリコン基板、GaAs基板、ガラス基板等のいずれかを用いることが考えられる。また、第三基板15の貼り合わせは、公知の手法であるAu−Au接合法、Au−Sn接合法の金属接合、常温接合法等による接合を利用して行うことが考えられる。また、一方がガラス基板で形成されている場合には、例えば陽極接合法による接合を利用することも可能である。
In the second embodiment, as in the case of the first embodiment, the first dividing step is performed on the bonded substrate 1 configured by bonding the first substrate 11 and the second substrate 12. Thus, the first substrate 11 is weakened. And after a 1st parting process, as shown to Fig.5 (a), the 3rd board | substrate 15 is bonded together to the surface by the side of the 1st board | substrate 11 which performed weakening.
As the third substrate 15, it is possible to use any one of a silicon substrate, a GaAs substrate, a glass substrate, and the like. In addition, the third substrate 15 may be bonded by using a well-known technique such as Au-Au bonding method, Au-Sn bonding metal bonding, room temperature bonding, or the like. Moreover, when one side is formed with the glass substrate, it is also possible to utilize, for example, bonding by an anodic bonding method.

第三基板15を貼り合わせ後は、続いて、図5(b)に示すように、当該第三基板15側の面にダイシングテープ16を貼付した状態で、第二基板12を分断する第二分断工程を実行する。すなわち、第1の実施の形態の場合と同様に、第二基板12をスクライブラインに沿って分断する。   After the third substrate 15 is bonded, as shown in FIG. 5B, the second substrate 12 is divided with the dicing tape 16 attached to the surface on the third substrate 15 side. Perform the cutting process. That is, as in the case of the first embodiment, the second substrate 12 is divided along the scribe line.

その後は、図5(c)に示すように、分断された第二基板12側の面にダイシングテープ17を貼付した状態で、第三基板15を分断する第三分断工程を実行する。第三分断工程では、第三基板15を、当該第三基板15の側から当該第三基板15について設定されたスクライブラインに沿って分断する。第三基板15について設定されたスクライブラインは、第一基板11および第二基板12について設定されたスクライブラインと同一のものでよい。また、このときの分断は、第二分断工程の場合と同様にして行えばよい。ただし、このときの分断をダイシングによって行う場合には、ハーフカットダイシングではなく、第一基板11に達する深さまでフルカットダイシングを行うものとする。   Thereafter, as shown in FIG. 5C, a third dividing step of dividing the third substrate 15 is performed in a state where the dicing tape 17 is applied to the divided surface of the second substrate 12 side. In the third dividing step, the third substrate 15 is divided along the scribe line set for the third substrate 15 from the third substrate 15 side. The scribe line set for the third substrate 15 may be the same as the scribe line set for the first substrate 11 and the second substrate 12. Moreover, what is necessary is just to perform the division | segmentation at this time similarly to the case of a 2nd parting process. However, when the division at this time is performed by dicing, full-cut dicing is performed to a depth reaching the first substrate 11 instead of half-cut dicing.

このような第一分断工程、第二分断工程および第三分断工程を経た後は、図5(d)に示すように、エキスパンド工程を実行する。すなわち、第1の実施の形態の場合と同様に、第一基板11、第二基板12および第三基板15からなる積層体をスクライブラインに沿って分断する。   After passing through such a first parting process, a second parting process, and a third parting process, an expanding process is performed as shown in FIG. That is, as in the case of the first embodiment, the laminate including the first substrate 11, the second substrate 12, and the third substrate 15 is divided along the scribe line.

以上のような各工程を経ると、第一基板11、第二基板12および第三基板15からなる積層体は、図5(d)に示すように、第一基板11、第二基板12および第三基板15についてのスクライブラインによって区分けされるデバイス(チップ)単体に、分割されて個片化されることになる。   After passing through each process as described above, the laminate composed of the first substrate 11, the second substrate 12 and the third substrate 15 becomes the first substrate 11, the second substrate 12 and the second substrate 12, as shown in FIG. The device (chip) divided by the scribe line for the third substrate 15 is divided into individual pieces.

図6は、第2の実施の形態におけるスクライブラインの一具体例を示す説明図である。
既に説明したように、第一基板11についてのスクライブライン(図中における破線参照。)と、第二基板12および第三基板15についてのスクライブライン(図中における一点鎖線参照。)とは、それぞれが互いに同一のものでよい。具体的には、図例のように、各スクライブラインを格子状に設定することが考えられる。格子の大きさは、例えば一つの格子の幅が10〜100μm程度となるように設定することが考えられる。
FIG. 6 is an explanatory diagram showing a specific example of the scribe line in the second embodiment.
As already described, the scribe line for the first substrate 11 (see the broken line in the figure) and the scribe line for the second substrate 12 and the third substrate 15 (see the dashed line in the figure) are respectively. May be the same as each other. Specifically, it is conceivable to set each scribe line in a lattice shape as shown in the figure. It is conceivable that the size of the lattice is set so that, for example, the width of one lattice is about 10 to 100 μm.

[半導体装置の説明]
図7は、第2の実施の形態における半導体装置の一具体例を示す外観図である。
図例のように、以上に説明した手順を経て製造される半導体装置としては、第一基板11、第二基板12および第三基板15の貼り合わせによって構成され、かつ、例えば平面が四辺形に分割されて個片化されることで構成されたものが挙げられる。
[Description of Semiconductor Device]
FIG. 7 is an external view showing a specific example of the semiconductor device according to the second embodiment.
As shown in the figure, the semiconductor device manufactured through the procedure described above is configured by bonding the first substrate 11, the second substrate 12, and the third substrate 15, and the plane is, for example, a quadrilateral. What was comprised by being divided | segmented into pieces is mentioned.

この半導体装置は、上述したように、第一基板11、第二基板12および第三基板15のそれぞれについて各面側からの分断を行った後にエキスパンド分離を行うことで、個片化されて構成されている。つまり、第一基板11、第二基板12および第三基板15の貼り合わせによって構成されるものであっても、各基板11,12,15についての分断がそれぞれ別個独立して行われ、これら各基板11,12,15の貼り合わせ面を跨いで一括して行われることがない。したがって、各基板11,12,15で結晶方位が異なっていても、その影響(例えば、各基板11,12,15の貼り合せ面での亀裂の伝播方向が一様にはならないこと。)が、半導体装置の個片化に及んでしまうことがない。   As described above, the semiconductor device is divided into individual pieces by performing expand separation after dividing each of the first substrate 11, the second substrate 12, and the third substrate 15 from each side. Has been. That is, even if the first substrate 11, the second substrate 12, and the third substrate 15 are bonded to each other, the division for each of the substrates 11, 12, and 15 is performed separately. The process is not performed collectively across the bonding surfaces of the substrates 11, 12, and 15. Therefore, even if the crystal orientations of the substrates 11, 12, and 15 are different from each other, the influence thereof (for example, the propagation direction of cracks on the bonding surfaces of the substrates 11, 12, and 15 does not become uniform). The semiconductor device is not separated into individual pieces.

なお、第2の実施の形態においても、第一分断工程をエッチング処理もしくはレーザ加工処理を利用して行い、または第二分断工程をハーフカットダイシングによって行うと好適であることについては、上述した第1の実施の形態の場合と全く同様である。   In the second embodiment, it is preferable that the first dividing step is performed by using etching or laser processing, or the second dividing step is performed by half-cut dicing. This is exactly the same as in the first embodiment.

<第3の実施の形態>
次に、本発明の第3の実施の形態を説明する。なお、ここでは、主に、上述した第1または第2の実施の形態との相違点を説明する。
第3の実施の形態では、分割対象となる半導体基板1(図1参照。)が、第一基板および第二基板に加えて第三基板を備えて構成されたもの、すなわち三枚の基板を貼り合わせてなるものである場合を例に挙げる。
<Third Embodiment>
Next, a third embodiment of the present invention will be described. Here, differences from the above-described first or second embodiment will be mainly described.
In the third embodiment, a semiconductor substrate 1 (see FIG. 1) to be divided includes a third substrate in addition to the first substrate and the second substrate, that is, three substrates. The case where it is what is bonded together is given as an example.

[半導体装置の製造方法の説明]
図8は、第3の実施の形態における半導体装置の製造方法の一具体例を示す説明図である。
[Description of Manufacturing Method of Semiconductor Device]
FIG. 8 is an explanatory view showing a specific example of the method of manufacturing a semiconductor device according to the third embodiment.

第3の実施の形態においても、第1の実施の形態の場合と同様に、第一基板11と第二基板12との貼り合わせによって構成された貼り合わせ基板1について、第一分断工程を実行して、当該第一基板11に対する脆弱化を行う。このとき、後述するエキスパンド工程でのエキスパンド分離を容易に行い得るように、不要部分となる第一基板11の一部については(図8(d)中矢印A参照。)、その周囲の面(第三基板21との貼り合わせ面。)よりも数μm程度低くなるように、エッチングしておくことが望ましい。   Also in the third embodiment, as in the case of the first embodiment, the first dividing step is performed on the bonded substrate 1 configured by bonding the first substrate 11 and the second substrate 12 together. Then, the first substrate 11 is weakened. At this time, a part of the first substrate 11 that is an unnecessary portion (see arrow A in FIG. 8D) is used to facilitate the separation of the expansion in the expanding step described later (see arrow A in FIG. 8D). Etching is preferably performed so as to be lower by several μm than the bonding surface with the third substrate 21.

そして、第一分断工程の後、図8(a)に示すように、脆弱化を行った第一基板11側の面に第三基板21を貼り合わせる第三基板貼り合せ工程を実行する。
第三基板21としては、シリコン基板、GaAs基板、ガラス基板等のいずれかを用いることが考えられる。
ただし、第三基板21には、上述した第2の実施の形態の場合とは異なり、第一基板11との貼り付け面側に、配線層22が形成されている。配線層22は、例えばスパッタリングによって、アルミニウム、銅、ケイ素等を主組成とするアルミニウム合金を成膜することによって形成することが考えられる。
第三基板21の貼り合わせは、公知の手法であるAu−Au接合法、Au−Sn接合法の金属接合、常温接合法等による接合を利用して行えばよい。また、一方がガラス基板で形成されている場合には、例えば陽極接合法による接合を利用することも可能である。
なお、第三基板21の貼り合わせにあたり、第三基板貼り合せ工程では、当該第三基板21に配線層22が形成されていることから、脆弱化を行った第一基板11側の面を、当該第三基板21の配線形成面上に貼り合せることになる。また、第三基板21には配線層22が形成されていることから、当該第三基板21の貼り合わせは、当該第三基板21における配線層22の形成位置と、第一基板11における脆弱化の箇所とが、互いに合致するように位置合わせをした状態で、行われるものとする。
And after a 1st parting process, as shown to Fig.8 (a), the 3rd board | substrate bonding process which bonds the 3rd board | substrate 21 to the surface by the side of the 1st board | substrate 11 which performed weakening is performed.
As the third substrate 21, it is possible to use any one of a silicon substrate, a GaAs substrate, a glass substrate, and the like.
However, unlike the case of the second embodiment described above, the wiring layer 22 is formed on the third substrate 21 on the surface to be bonded to the first substrate 11. It is conceivable that the wiring layer 22 is formed by forming an aluminum alloy containing aluminum, copper, silicon or the like as a main composition by sputtering, for example.
The bonding of the third substrate 21 may be performed using a well-known technique such as Au-Au bonding method, Au-Sn bonding metal bonding, room temperature bonding, or the like. Moreover, when one side is formed with the glass substrate, it is also possible to utilize, for example, bonding by an anodic bonding method.
In bonding the third substrate 21, in the third substrate bonding step, since the wiring layer 22 is formed on the third substrate 21, the weakened first substrate 11 side surface is Bonding is performed on the wiring formation surface of the third substrate 21. Further, since the wiring layer 22 is formed on the third substrate 21, the bonding of the third substrate 21 is caused by the position where the wiring layer 22 is formed on the third substrate 21 and the weakening on the first substrate 11. Are performed in a state where the positions are aligned with each other.

第三基板貼り合せ工程の後は、続いて、図8(b)に示すように、当該第三基板21側の面にダイシングテープ23を貼付した状態で、第二基板12を分断する第二分断工程を実行する。すなわち、第1の実施の形態の場合と同様に、第二基板12をスクライブラインに沿って分断する。   After the third substrate bonding step, subsequently, as shown in FIG. 8B, the second substrate 12 is divided with the dicing tape 23 applied to the surface on the third substrate 21 side. Perform the cutting process. That is, as in the case of the first embodiment, the second substrate 12 is divided along the scribe line.

その後は、図8(c)に示すように、分断された第二基板12側の面にダイシングテープ24を貼付した状態で、第三基板21を分断する第三分断工程を実行する。第三分断工程では、第三基板21を、当該第三基板21の側から当該第三基板21について設定されたスクライブラインに沿って分断する。第三基板21についてのスクライブラインは、上述した第2の実施の形態の場合とは異なり、第一基板11および第二基板12についてのスクライブラインと異なる位置に設定されているものとする。また、このときの分断は、第二分断工程の場合と同様にして行えばよい。ただし、このときの分断をダイシングによって行う場合には、ハーフカットダイシングではなく、第一基板11に達する深さまでフルカットダイシングを行うものとする。   Thereafter, as shown in FIG. 8C, a third dividing step of dividing the third substrate 21 is performed in a state where the dicing tape 24 is stuck on the divided second substrate 12 side. In the third dividing step, the third substrate 21 is divided along the scribe line set for the third substrate 21 from the third substrate 21 side. It is assumed that the scribe line for the third substrate 21 is set at a position different from the scribe lines for the first substrate 11 and the second substrate 12, unlike the case of the second embodiment described above. Moreover, what is necessary is just to perform the division | segmentation at this time similarly to the case of a 2nd parting process. However, when the division at this time is performed by dicing, full-cut dicing is performed to a depth reaching the first substrate 11 instead of half-cut dicing.

このような第一分断工程、第三基板貼り合せ工程、第二分断工程および第三分断工程を経た後は、図8(d)に示すように、エキスパンド工程を実行する。すなわち、第一基板11、第二基板12および第三基板21からなる積層体に対して、エキスパンド分離を行う。ただし、このとき、第三基板21についてのスクライブラインは、第一基板11および第二基板12についてのスクライブラインと異なる位置に設定されている。そのため、エキスパンド分離を行うと、第一基板11および第二基板12の一部が不要部分となるように(図中矢印A参照。)、第一基板11、第二基板12および第三基板21からなる積層体が分断されることになる。   After such a first dividing step, a third substrate bonding step, a second dividing step, and a third dividing step, an expanding step is performed as shown in FIG. That is, the expanded separation is performed on the laminated body including the first substrate 11, the second substrate 12, and the third substrate 21. However, at this time, the scribe line for the third substrate 21 is set at a position different from the scribe line for the first substrate 11 and the second substrate 12. Therefore, the first substrate 11, the second substrate 12, and the third substrate 21 are formed so that part of the first substrate 11 and the second substrate 12 becomes unnecessary portions when the expand separation is performed (see arrow A in the figure). The laminated body which consists of will be parted.

以上のような各工程を経ると、第一基板11、第二基板12および第三基板21からなる積層体は、図8(e)に示すように、第一基板11、第二基板12および第三基板21についてのスクライブラインによって区分けされるデバイス(チップ)単体に、分割されて個片化される(図中矢印B参照)。   After going through each of the steps as described above, the laminate composed of the first substrate 11, the second substrate 12, and the third substrate 21 becomes the first substrate 11, the second substrate 12, and the second substrate 12 as shown in FIG. The device is divided into individual devices (chips) separated by the scribe lines for the third substrate 21 (see arrow B in the figure).

図9は、第3の実施の形態におけるスクライブラインの一具体例を示す説明図である。
第3の実施の形態では、既に説明したように、第三基板21についてのスクライブライン(図中における二点鎖線参照。)が、第一基板11についてのスクライブライン(図中における破線参照。)および第二基板12についてのスクライブライン(図中における一点鎖線参照。)と異なる位置に設定されている。具体的には、第三基板21についてのスクライブラインが形成する領域内に、第一基板11および第二基板12についてのスクライブラインが形成する領域が包含されるように、各スクライブラインが設定されている。
なお、第一基板11および第二基板12についてのスクライブラインは、図9(a)に示すように、それぞれが互いに同一で、領域の幅が10〜100μm程度となるように設定することが考えられる。ただし、図9(b)に示すように、同一の領域を画定するものであれば、必ずしも同一である必要はない。
FIG. 9 is an explanatory diagram illustrating a specific example of a scribe line according to the third embodiment.
In the third embodiment, as already described, the scribe line for the third substrate 21 (see the two-dot chain line in the drawing) is the scribe line for the first substrate 11 (see the broken line in the drawing). And it is set in a position different from the scribe line (refer to the alternate long and short dash line in the figure) for the second substrate 12. Specifically, each scribe line is set so that the region where the scribe line for the first substrate 11 and the second substrate 12 is included in the region where the scribe line for the third substrate 21 is formed. ing.
Note that the scribe lines for the first substrate 11 and the second substrate 12 may be set so that each is the same and the width of the region is about 10 to 100 μm, as shown in FIG. 9A. It is done. However, as shown in FIG. 9B, it is not necessarily the same as long as it defines the same region.

[半導体装置の説明]
図10は、第3の実施の形態における半導体装置の一具体例を示す外観図である。
図例のように、以上に説明した手順を経て製造される半導体装置としては、第一基板11、第二基板12および第三基板21の貼り合わせによって構成され、エキスパンド分離によりチップ単体への個片化を行った状態である。
なお、上述したように、第三基板21には配線層22が形成されており、エキスパンド分離の際に第一基板11および第二基板12の一部が不要部分となる。したがって、第3の実施の形態で得られる半導体装置は、第一基板11および第二基板12による形成部分の周囲に、第三基板21上に形成された配線層22の一部が露出するような構成となる。
[Description of Semiconductor Device]
FIG. 10 is an external view showing a specific example of the semiconductor device according to the third embodiment.
As shown in the figure, the semiconductor device manufactured through the procedure described above is configured by bonding the first substrate 11, the second substrate 12, and the third substrate 21. It is in a state where it is separated.
As described above, the wiring layer 22 is formed on the third substrate 21, and a part of the first substrate 11 and the second substrate 12 becomes unnecessary portions during the expansion separation. Therefore, in the semiconductor device obtained in the third embodiment, a part of the wiring layer 22 formed on the third substrate 21 is exposed around the portion formed by the first substrate 11 and the second substrate 12. It becomes the composition.

この半導体装置は、第一基板11、第二基板12および第三基板21のそれぞれについて各面側からの分断を行った後にエキスパンド分離を行うことで、個片化されて構成されている。つまり、第一基板11、第二基板12および第三基板21の貼り合わせによって構成されるものであっても、各基板11,12,21についての分断がそれぞれ別個独立して行われ、これら各基板11,12,21の貼り合わせ面を跨いで一括して行われることがない。したがって、各基板11,12,21で結晶方位が異なっていても、その影響(例えば、各基板11,12,21の貼り合せ面での亀裂の伝播方向が一様にはならないこと。)が、半導体装置の個片化に及んでしまうことがない。   This semiconductor device is configured to be separated into individual pieces by performing expansion separation after dividing each of the first substrate 11, the second substrate 12 and the third substrate 21 from the respective surfaces. That is, even if the first substrate 11, the second substrate 12, and the third substrate 21 are bonded to each other, the division for each of the substrates 11, 12, and 21 is performed separately. It is not performed collectively across the bonding surfaces of the substrates 11, 12, and 21. Therefore, even if the crystal orientations of the substrates 11, 12, and 21 are different, the influence thereof (for example, the propagation direction of cracks on the bonding surfaces of the substrates 11, 12, and 21 is not uniform). The semiconductor device is not separated into individual pieces.

また、第3の実施の形態で得られる半導体装置では、各基板11,12,21についての分断がそれぞれ別個独立して行われることから、配線層22が存在していても、当該配線層22が切断されるのを未然に回避でき、当該配線層22を適切に保護できる。
このことは、配線層22が存在する場合のみならず、中空構造が存在する場合についても同様である。すなわち、例えばMEMS構造を構成する中空構造が、貼り合わせ積層体の内部に形成されている場合においても、当該中空構造の構成壁を破壊することなく、チップ個片化ができるようになる。
Further, in the semiconductor device obtained in the third embodiment, since the division for each of the substrates 11, 12, and 21 is performed separately and independently, even if the wiring layer 22 exists, the wiring layer 22 is present. Can be avoided in advance, and the wiring layer 22 can be appropriately protected.
This is the same not only when the wiring layer 22 is present but also when the hollow structure is present. That is, for example, even when the hollow structure constituting the MEMS structure is formed inside the bonded laminated body, the chip can be singulated without destroying the constituent walls of the hollow structure.

さらに、第3の実施の形態で得られる半導体装置は、配線層22の一部を露出させる構造であっても、その薄型化の実現が容易なものとなる。
例えば、従来の一般的な積層構造体については、スペーサーを介在させて複数の基板を貼り合せ、これにハーフカットダイシングを繰り返すことで、内側の電極パッドを外部に露出させることが提案されている(例えば、特開2007−208230号公報参照。)。ただし、このような積層構造体では、スペーサーを介在させ間隔をあけて各基板を貼り合せるため、その分厚くなり、薄型化できないというおそれがある。また、スペーサーをエポキシ樹脂で貼り合せると、アウトガスの影響で素子部の腐食反応や還元反応等が発生するおそれがある。さらには、基板貼り合せ方向に変位を検出する素子の場合、エポキシ樹脂の厚みバラツキ(数十μmオーダー)により、変位検出感度バラツキが大きくなってしまうおそれもある。
ところが、第3の実施の形態で得られる半導体装置によれば、各基板11,12,21を直接的に貼り合せているため、全体の厚さが必要以上に厚くなることがない。また、各基板11,12,21の貼り合わせが陽極接合、Si接合、金属接合等によるので、アウトガスの影響がなく、気密封止状態を保てる。さらに、貼り合せ方向の厚みバラツキを、数nmオーダー(基板表面ラフネスレベル)にすることも可能となる。これらのことから、第3の実施の形態で得られる半導体装置は、その薄型化を、従来に比べて容易かつ適切に実現することができる。
Furthermore, even if the semiconductor device obtained in the third embodiment has a structure in which a part of the wiring layer 22 is exposed, it is easy to realize the thinning.
For example, with respect to a conventional general laminated structure, it is proposed that a plurality of substrates are bonded with a spacer interposed therebetween, and half-cut dicing is repeated to expose the inner electrode pad to the outside. (For example, refer to JP 2007-208230 A.). However, in such a laminated structure, since each substrate is bonded together with a spacer interposed therebetween, the thickness is increased and there is a possibility that the thickness cannot be reduced. Further, when the spacer is bonded with an epoxy resin, there is a possibility that a corrosion reaction or a reduction reaction of the element portion may occur due to the influence of outgas. Furthermore, in the case of an element that detects displacement in the substrate bonding direction, there is a possibility that variations in displacement detection sensitivity may increase due to variations in the thickness of the epoxy resin (in the order of several tens of micrometers).
However, according to the semiconductor device obtained in the third embodiment, since the substrates 11, 12, and 21 are directly bonded together, the overall thickness does not increase more than necessary. Further, since the substrates 11, 12, and 21 are bonded by anodic bonding, Si bonding, metal bonding, etc., there is no influence of outgas, and an airtight sealed state can be maintained. Furthermore, the thickness variation in the bonding direction can be set to the order of several nanometers (substrate surface roughness level). For these reasons, the semiconductor device obtained in the third embodiment can be easily and appropriately reduced in thickness as compared with the prior art.

なお、第3の実施の形態においても、第一分断工程をエッチング処理もしくはレーザ加工処理を利用して行い、または第二分断工程をハーフカットダイシングによって行うと好適であることについては、上述した第1の実施の形態の場合と全く同様である。   In the third embodiment, the first dividing step is preferably performed using etching or laser processing, or the second dividing step is preferably performed by half-cut dicing. This is exactly the same as in the first embodiment.

<第4の実施の形態>
次に、本発明の第4の実施の形態を説明する。なお、ここでも、主として、上述した第1〜第3の実施の形態との相違点を説明する。
第4の実施の形態では、分割対象となる半導体基板1(図1参照。)が、第一基板、第二基板および第三基板に加えて第四基板を備えて構成されたもの、すなわち四枚の基板を貼り合わせてなるものである場合を例に挙げる。
<Fourth embodiment>
Next, a fourth embodiment of the present invention will be described. Note that here also, the differences from the first to third embodiments described above will be mainly described.
In the fourth embodiment, a semiconductor substrate 1 (see FIG. 1) to be divided is configured to include a fourth substrate in addition to the first substrate, the second substrate, and the third substrate, that is, four. An example is a case in which a plurality of substrates are bonded together.

[半導体装置の製造方法の説明]
図11は、第4の実施の形態における半導体装置の製造方法の一具体例を示す説明図である。
[Description of Manufacturing Method of Semiconductor Device]
FIG. 11 is an explanatory diagram showing a specific example of a method for manufacturing a semiconductor device according to the fourth embodiment.

第4の実施の形態においても、第3の実施の形態の場合と同様に、第一基板11と第二基板12とからなる貼り合わせ基板1について、第一分断工程を実行して、当該第一基板11に対する脆弱化を行う。そして、第一分断工程の後、図11(a)に示すように、第三基板貼り合せ工程を実行して、脆弱化を行った第一基板11側の面を、配線層22が形成された第三基板21の配線形成面上に貼り合せる。   Also in the fourth embodiment, as in the case of the third embodiment, the first dividing step is performed on the bonded substrate 1 composed of the first substrate 11 and the second substrate 12, and the first One board 11 is weakened. Then, after the first dividing step, as shown in FIG. 11A, a wiring layer 22 is formed on the weakened first substrate 11 side by executing the third substrate bonding step. The third substrate 21 is bonded to the wiring forming surface.

第三基板貼り合せ工程の後は、続いて、図11(b)に示すように、第二基板12側の面に第四基板25を貼り合わせる第四基板貼り合せ工程を実行する。
第四基板25としては、シリコン基板、GaAs基板、ガラス基板等のいずれかを用いることが考えられる。また、第四基板25の貼り合わせは、公知の手法であるAu−Au接合法、Au−Sn接合法の金属接合、常温接合法等による接合を利用して行うことが考えられる。また、一方がガラス基板で形成されている場合には、例えば陽極接合法による接合を利用することも可能である。
After the third substrate bonding step, subsequently, as shown in FIG. 11B, a fourth substrate bonding step is performed in which the fourth substrate 25 is bonded to the surface on the second substrate 12 side.
As the fourth substrate 25, it is conceivable to use any one of a silicon substrate, a GaAs substrate, a glass substrate, and the like. In addition, the fourth substrate 25 may be bonded using a known technique such as Au-Au bonding, metal bonding using Au-Sn bonding, or room temperature bonding. Moreover, when one side is formed with the glass substrate, it is also possible to utilize, for example, bonding by an anodic bonding method.

第四基板貼り合せ工程の後は、続いて、図11(c)に示すように、第三基板15側の面にダイシングテープ26を貼付した状態で、第二基板12を分断する第二分断工程を実行する。ただし、第二基板12側の面には、第四基板25が貼り合わされている。したがって、第二分断工程では、第二基板12について設定されたスクライブラインに沿って、当該第二基板12と第四基板25とを合わせて分断する。すなわち、第一基板11、第二基板12、第三基板21および第四基板25とを貼り合わせて構成された積層体に対して、当該第四基板25の側から、当該第二基板12と当該第四基板25とを合わせて分断するのである。   After the fourth substrate bonding step, subsequently, as shown in FIG. 11 (c), the second cutting that divides the second substrate 12 with the dicing tape 26 applied to the surface on the third substrate 15 side. Execute the process. However, the fourth substrate 25 is bonded to the surface on the second substrate 12 side. Therefore, in the second dividing step, the second substrate 12 and the fourth substrate 25 are divided along the scribe line set for the second substrate 12. That is, with respect to the laminate formed by bonding the first substrate 11, the second substrate 12, the third substrate 21, and the fourth substrate 25, from the fourth substrate 25 side, The fourth substrate 25 and the fourth substrate 25 are divided.

その後は、図11(d)に示すように、分断された第四基板25側の面にダイシングテープ27を貼付した状態で、第三基板21を分断する第三分断工程を実行する。第三分断工程では、第三基板21を、当該第三基板21の側から当該第三基板21について設定されたスクライブラインに沿って分断する。第三基板21についてのスクライブラインは、上述した第3の実施の形態の場合と同様に、第一基板11、第二基板12および第四基板25についてのスクライブラインと異なる位置に設定されているものとする。また、このときの分断をダイシングによって行う場合には、ハーフカットダイシングではなく、第一基板11に達する深さまでフルカットダイシングを行うものとする。   Thereafter, as shown in FIG. 11 (d), a third dividing step of dividing the third substrate 21 is performed in a state where the dicing tape 27 is stuck on the divided surface of the fourth substrate 25. In the third dividing step, the third substrate 21 is divided along the scribe line set for the third substrate 21 from the third substrate 21 side. The scribe line for the third substrate 21 is set at a position different from the scribe lines for the first substrate 11, the second substrate 12, and the fourth substrate 25, as in the case of the third embodiment described above. Shall. Further, when the division at this time is performed by dicing, full-cut dicing is performed to a depth reaching the first substrate 11 instead of half-cut dicing.

このような第一分断工程、第三基板貼り合せ工程、第四基板貼り合せ工程、第二分断工程および第三分断工程を経た後は、図11(d)に示すように、エキスパンド工程を実行する。すなわち、第一基板11、第二基板12、第三基板21および第四基板25からなる積層体に対して、エキスパンド分離を行う。ただし、このとき、第三基板21についてのスクライブラインは、第一基板11、第二基板12および第四基板25についてのスクライブラインと異なる位置に設定されている。そのため、エキスパンド分離を行うと、第一基板11、第二基板12および第四基板25の一部が不要部分となるように(図中矢印C参照。)、第一基板11、第二基板12、第三基板21および第四基板25からなる積層体が分断されることになる。   After passing through the first dividing step, the third substrate bonding step, the fourth substrate bonding step, the second dividing step, and the third dividing step, the expanding step is performed as shown in FIG. To do. That is, the expanded separation is performed on the laminated body including the first substrate 11, the second substrate 12, the third substrate 21, and the fourth substrate 25. However, at this time, the scribe line for the third substrate 21 is set at a position different from the scribe lines for the first substrate 11, the second substrate 12, and the fourth substrate 25. Therefore, when expanded separation is performed, the first substrate 11, the second substrate 12, and the first substrate 11, the second substrate 12, and the fourth substrate 25 become unnecessary portions (see arrow C in the figure). The laminated body composed of the third substrate 21 and the fourth substrate 25 is divided.

以上のような各工程を経ると、第一基板11、第二基板12、第三基板21および第四基板25からなる積層体は、図11(e)に示すように、第一基板11、第二基板12、第三基板21および第四基板25についての各スクライブラインによって区分けされるデバイス(チップ)単体に、分割されて個片化される(図中矢印D参照)。   After passing through each process as described above, the laminated body composed of the first substrate 11, the second substrate 12, the third substrate 21 and the fourth substrate 25 is, as shown in FIG. The second substrate 12, the third substrate 21, and the fourth substrate 25 are divided into individual devices (chips) divided by scribe lines (see arrow D in the figure).

図12は、第4の実施の形態におけるスクライブラインの一具体例を示す説明図である。
第4の実施の形態では、既に説明したように、第三基板21についてのスクライブライン(図中における二点鎖線参照。)が、第一基板11についてのスクライブライン(図中における破線参照。)並びに第二基板12および第四基板25についてのスクライブライン(図中における一点鎖線参照。)と異なる位置に設定されている。具体的には、第三基板21についてのスクライブラインが形成する領域内に、第一基板11、第二基板12および第四基板25についてのスクライブラインが形成する領域が包含されるように、各スクライブラインが設定されている。
なお、第一基板11、第二基板12および第四基板25についてのスクライブラインは、図12(a)に示すように、それぞれが互いに同一で、領域の幅が10〜100μm程度となるように設定することが考えられる。ただし、図12(b)に示すように、同一の領域を画定するものであれば、必ずしも同一である必要はない。
FIG. 12 is an explanatory diagram showing a specific example of the scribe line in the fourth embodiment.
In the fourth embodiment, as already described, the scribe line for the third substrate 21 (see the two-dot chain line in the drawing) is the scribe line for the first substrate 11 (see the broken line in the drawing). In addition, the second substrate 12 and the fourth substrate 25 are set at positions different from the scribe lines (see the alternate long and short dash line in the drawing). Specifically, each region is formed so that scribe lines for the first substrate 11, the second substrate 12, and the fourth substrate 25 are included in the regions where the scribe lines for the third substrate 21 are formed. A scribe line is set.
Note that the scribe lines for the first substrate 11, the second substrate 12, and the fourth substrate 25 are the same as each other and the width of the region is about 10 to 100 μm, as shown in FIG. It is possible to set. However, as shown in FIG. 12B, it is not necessarily the same as long as it defines the same region.

[半導体装置の説明]
図13は、第4の実施の形態における半導体装置の一具体例を示す外観図である。
図例のように、以上に説明した手順を経て製造される半導体装置としては、第一基板11、第二基板12、第三基板21および第四基板25の貼り合わせによって構成され、エキスパンド分離によりチップ単体への個片化を行った状態である。
なお、上述したように、第三基板21には配線層22が形成されており、しかもエキスパンド分離の際に第一基板11、第二基板12および第四基板25の一部が不要部分となる。したがって、第4の実施の形態で得られる半導体装置は、第一基板11、第二基板12および第四基板25による形成部分の周囲に、第三基板21上に形成された配線層22の一部が露出するような構成となる。
[Description of Semiconductor Device]
FIG. 13 is an external view showing a specific example of the semiconductor device according to the fourth embodiment.
As shown in the figure, the semiconductor device manufactured through the procedure described above is configured by bonding the first substrate 11, the second substrate 12, the third substrate 21, and the fourth substrate 25, and by expanding separation. This is a state where individual chips are separated.
As described above, the wiring layer 22 is formed on the third substrate 21, and part of the first substrate 11, the second substrate 12, and the fourth substrate 25 becomes unnecessary portions during the expansion separation. . Therefore, the semiconductor device obtained in the fourth embodiment has one wiring layer 22 formed on the third substrate 21 around the portion formed by the first substrate 11, the second substrate 12, and the fourth substrate 25. The part is exposed.

この半導体装置は、第一基板11、第二基板12、第三基板21および第四基板25のそれぞれについて各面側からの分断を行った後にエキスパンド分離を行うことで、個片化されて構成されている。つまり、第一基板11、第二基板12、第三基板21および第四基板25の貼り合わせによって構成されるものであっても、少なくとも各基板11,12,21についての分断がそれぞれ別個独立して行われ、これら各基板11,12,21の貼り合わせ面を跨いで一括して行われることがない。したがって、各基板11,12,21で結晶方位が異なっていても、その影響(例えば、各基板11,12,21の貼り合せ面での亀裂の伝播方向が一様にはならないこと。)が、半導体装置の個片化に及んでしまうことがない。   This semiconductor device is configured as a single piece by performing expand separation after dividing each of the first substrate 11, the second substrate 12, the third substrate 21, and the fourth substrate 25 from each side. Has been. That is, even if the first substrate 11, the second substrate 12, the third substrate 21, and the fourth substrate 25 are bonded together, at least the divisions for the substrates 11, 12, and 21 are independent of each other. And is not performed collectively across the bonding surfaces of these substrates 11, 12, and 21. Therefore, even if the crystal orientations of the substrates 11, 12, and 21 are different, the influence thereof (for example, the propagation direction of cracks on the bonding surfaces of the substrates 11, 12, and 21 is not uniform). The semiconductor device is not separated into individual pieces.

また、第4の実施の形態で得られる半導体装置では、少なくとも各基板11,12,21についての分断がそれぞれ別個独立して行われることから、配線層22が存在していても、当該配線層22が切断されるのを未然に回避でき、その適切な保護が図れる。
このことは、配線層22が存在する場合のみならず、中空構造が存在する場合についても同様である。すなわち、例えばMEMS構造を構成する中空構造が、貼り合わせ積層体の内部に形成されている場合においても、当該中空構造の構成壁を破壊することなく、チップ個片化ができるようになる。
Further, in the semiconductor device obtained in the fourth embodiment, at least each of the substrates 11, 12, and 21 is divided and independently performed. Therefore, even if the wiring layer 22 exists, the wiring layer 22 is present. 22 can be prevented from being cut, and appropriate protection can be achieved.
This is the same not only when the wiring layer 22 is present but also when the hollow structure is present. That is, for example, even when the hollow structure constituting the MEMS structure is formed inside the bonded laminated body, the chip can be singulated without destroying the constituent walls of the hollow structure.

さらに、第4の実施の形態で得られる半導体装置は、配線層22の一部を露出させる構造であっても、その薄型化の実現が容易なものとなる。このことは、上述した第3の実施の形態の場合と全く同様である。
また、第4の実施の形態においても、第一分断工程をエッチング処理もしくはレーザ加工処理を利用して行い、または第二分断工程をハーフカットダイシングによって行うと好適であることについては、上述した第1の実施の形態の場合と全く同様である。
Furthermore, even if the semiconductor device obtained in the fourth embodiment has a structure in which a part of the wiring layer 22 is exposed, it is easy to realize the thinning. This is exactly the same as in the case of the third embodiment described above.
Also in the fourth embodiment, the first dividing step is preferably performed using etching or laser processing, or the second dividing step is preferably performed by half-cut dicing. This is exactly the same as in the first embodiment.

[半導体装置の適用例の説明]
以上のような構成の半導体装置の具体例としては、加速度や角速度等を検出する慣性センサが挙げられる。
例えば、加速度を検出する慣性センサとしては、以下に述べる基本構造および動作原理によるものが知られている。慣性センサでは、基板に形成された質量部が加速度に比例した力を受けて変位することで、弾性支持体にたわみが生じる。この弾性支持体の上面側には、各12ヶ所(計24ヵ所)の変位検出手段が形成されている。変位検出手段は、弾性支持体上にある2つの直行する検出軸(X軸とY軸)および弾性支持体に垂直な1つの検出軸(Z軸)に対応して、各軸それぞれ4ヶ所のピエゾ抵抗素子または圧電素子で構成されたホイートストンブリッジ回路を用いて構成されている。したがって、弾性支持体にたわみが生じると、変位検出手段が3軸方向の加速度を検出するようになっている(例えば、特開2003−172745号公報参照)。
図14は、慣性力を検出する慣性センサの動作原理を示す信号ブロック図である。図例のように、慣性力の検出には、各慣性センサで得られた信号を増幅するアンプ、温度補正回路、フィルタを、各1系統ずつ設けるようにする。
図15は、慣性力検出処理の一例を示したフローチャートである。図例の慣性力検出処理では、慣性センサが「加速度」を検出すると、「しきい値範囲」で、検出した加速度が予め慣性センサに設定された検出可能な加速度か否かを判定する。この判定部において、検出した加速度がしきい値範囲であれば「yes」と判定し、所定の処理を実行する。一方、判定部において、検出した加速度がしきい値範囲でない「no」と判定した場合は、再度、慣性センサで加速度の検出を行う。
図16は、慣性センサを含むSIP(System in a Package)の一具体例を示す概略構成斜視図である。図例のSIPは、1つのパッケージ71内に、本発明が適用された構成の慣性センサ100、メモリチップ81およびASIC(Application Specific Integrated Circuit)チップ91を搭載してなる。なお、ここで示したSIPは一具体例に過ぎず、上記チップ以外にも如何なる半導体チップも搭載することができ、それらの半導体チップと慣性センサ100とを組み合わせて、システムが構成されていてもよい。
[Description of application example of semiconductor device]
As a specific example of the semiconductor device having the above configuration, an inertial sensor that detects acceleration, angular velocity, and the like can be given.
For example, as an inertial sensor for detecting acceleration, one based on the basic structure and operation principle described below is known. In an inertial sensor, a mass portion formed on a substrate is displaced by receiving a force proportional to acceleration, whereby a deflection occurs in an elastic support. On the upper surface side of this elastic support, 12 displacement detection means (total 24 locations) are formed. The displacement detection means corresponds to two orthogonal detection axes (X axis and Y axis) on the elastic support and one detection axis (Z axis) perpendicular to the elastic support. It is configured using a Wheatstone bridge circuit composed of a piezoresistive element or a piezoelectric element. Therefore, when a deflection occurs in the elastic support, the displacement detector detects the acceleration in the triaxial direction (see, for example, JP-A-2003-172745).
FIG. 14 is a signal block diagram showing the operating principle of the inertial sensor that detects the inertial force. As shown in the figure, for detecting the inertial force, an amplifier, a temperature correction circuit, and a filter for amplifying the signal obtained by each inertial sensor are provided for each one system.
FIG. 15 is a flowchart showing an example of the inertial force detection process. In the inertial force detection process of the illustrated example, when the inertial sensor detects “acceleration”, it is determined in the “threshold range” whether the detected acceleration is a detectable acceleration set in advance in the inertial sensor. In this determination unit, if the detected acceleration is within the threshold range, it is determined as “yes”, and a predetermined process is executed. On the other hand, when the determination unit determines that the detected acceleration is “no” that is not within the threshold range, the inertial sensor detects the acceleration again.
FIG. 16 is a schematic configuration perspective view showing a specific example of a SIP (System in a Package) including an inertial sensor. The SIP shown in FIG. 1 includes an inertial sensor 100, a memory chip 81, and an ASIC (Application Specific Integrated Circuit) chip 91, to which the present invention is applied, in one package 71. Note that the SIP shown here is only a specific example, and any semiconductor chip other than the above chips can be mounted. Even if the semiconductor chip and the inertial sensor 100 are combined, the system is configured. Good.

[半導体装置を備える電子機器の説明]
次に、半導体装置の一具体例である慣性センサを備えて構成された電子機器について、具体例を挙げて説明する。
[Description of electronic device including semiconductor device]
Next, an electronic device including an inertial sensor, which is a specific example of a semiconductor device, will be described with a specific example.

図17は、電子機器の一具体例であるハードディスク駆動(Hard disk drive、以下「HDD」と略す。)の概略構成を示す説明図である。
図例のHDD装置110は、ベース部材111と、これを覆うカバー112と、を有している。そして、ベース部材111のベース基板113上には、磁気ディスク114、その駆動モータ115、支軸116を中心に回動するアクチュエータアーム117、その先端部にヘッドサスペンション118を介して形成された磁気ヘッド119等が設けられている。さらに、ベース基板113上には、慣性センサ100が設置されている。なお、慣性センサ100は、ベース部材111、カバー112等に設置することも可能である。
FIG. 17 is an explanatory diagram showing a schematic configuration of a hard disk drive (hereinafter abbreviated as “HDD”), which is a specific example of an electronic device.
The HDD device 110 in the example includes a base member 111 and a cover 112 that covers the base member 111. On the base substrate 113 of the base member 111, a magnetic disk 114, its drive motor 115, an actuator arm 117 that rotates about a support shaft 116, and a magnetic head formed at the tip of the head via a head suspension 118. 119 etc. are provided. Furthermore, the inertial sensor 100 is installed on the base substrate 113. The inertial sensor 100 can be installed on the base member 111, the cover 112, and the like.

図18は、電子機器の一具体例であるノート型パーソナルコンピュータの概略構成を示す説明図である。
図例では、HDD装置を搭載したノート型パーソナルコンピュータの一例を示しており、(a)には表示部を開いた状態を示し、(b)には表示部を閉じた状態を示している。
図例のノート型パーソナルコンピュータ130は、本体131内に、文字等を入力するとき操作されるキーボード132、画像を表示する表示部133、HDD装置134等を含んで構成されている。これらのうち、HDD装置134は、上述した慣性センサ100が搭載されたものを用いることにより作製されている。また、慣性センサ100は、ノート型パーソナルコンピュータ130の基板(図示せず)や本体131や表示部133を構成する筐体の内側の空いている領域に取付けてもよい。
FIG. 18 is an explanatory diagram illustrating a schematic configuration of a notebook personal computer which is a specific example of the electronic apparatus.
In the illustrated example, an example of a notebook personal computer equipped with an HDD device is shown. (A) shows a state in which the display unit is opened, and (b) shows a state in which the display unit is closed.
A notebook personal computer 130 in the illustrated example includes a main body 131 including a keyboard 132 that is operated when characters and the like are input, a display unit 133 that displays an image, an HDD device 134, and the like. Among these, the HDD device 134 is manufactured by using a device on which the above-described inertial sensor 100 is mounted. In addition, the inertial sensor 100 may be attached to a board (not shown) of the notebook personal computer 130, a vacant area inside the casing constituting the main body 131 and the display unit 133.

図19は、電子機器の一具体例であるビデオカメラ装置の概略構成を示す説明図である。
図例のビデオカメラ装置170は、本体171に、前方を向いた側面に被写体撮影用のレンズ172、撮影時のスタート/ストップスイッチ173、表示部174、ファインダー175、撮影した画像を記録するHDD装置176等を含んで構成されている。これらのうち、HDD装置176は、上述した慣性センサ100が搭載されたものを用いることにより作製されている。また、慣性センサ100は、ビデオカメラ装置170の基板(図示せず)や本体171を構成する筐体の内部側の空いている領域に取付けてもよい。
FIG. 19 is an explanatory diagram showing a schematic configuration of a video camera device which is a specific example of the electronic apparatus.
The video camera device 170 shown in the figure has a main body 171 with a subject photographing lens 172 on the side facing forward, a start / stop switch 173 at the time of photographing, a display unit 174, a viewfinder 175, and an HDD device for recording the photographed image. 176 etc. are comprised. Among these, the HDD device 176 is manufactured by using a device on which the above-described inertial sensor 100 is mounted. Further, the inertial sensor 100 may be attached to a vacant area on the inner side of the casing constituting the substrate (not shown) of the video camera device 170 or the main body 171.

図20は、電子機器の一具体例であるゲーム機の概略構成を示す説明図である。
図例のゲーム機150は、本体151に、画面等を操作する第1操作ボタン群152、第2操作ボタン群153、画像を表示する表示部154、HDD装置155等を含んで構成されている。これらのうち、HDD装置155は、上述した慣性センサ100が搭載されたものを用いることにより作製されている。また、慣性センサ100は、ゲーム機150の基板(図示せず)や本体151を構成する筐体の内部側の空いている領域に取付けてもよい。
FIG. 20 is an explanatory diagram showing a schematic configuration of a game machine which is a specific example of the electronic device.
A game machine 150 shown in the figure includes a main body 151 including a first operation button group 152, a second operation button group 153 for operating a screen, a display unit 154 for displaying an image, an HDD device 155, and the like. . Among these, the HDD device 155 is manufactured by using a device on which the above-described inertial sensor 100 is mounted. Further, the inertial sensor 100 may be attached to a vacant region on the inner side of the casing (not shown) of the game machine 150 or the casing constituting the main body 151.

図21は、電子機器の一具体例である携帯端末装置の概略構成を示す説明図である。
図例では、携帯端末装置の一例として携帯電話機を示しており、(a)は開いた状態での正面図、(b)はその側面図、(c)は閉じた状態での正面図、(d)は左側面図、(e)は右側面図、(f)は上面図、(g)は下面図である。
図例の携帯電話機190は、上側筐体191、下側筐体192、連結部(ここではヒンジ部)193、ディスプレイ194、サブディスプレイ195、ピクチャーライト196、カメラ197、加速度センサ198等を含んで構成されている。これらのうち、加速度センサ198は、上述した慣性センサ100を用いることにより作製される。また、加速度センサ198は、携帯電話機190の上側筐体191の内部側の他の位置、下側筐体192の内部側の空いている領域に取付けてもよい。
FIG. 21 is an explanatory diagram illustrating a schematic configuration of a mobile terminal device which is a specific example of the electronic apparatus.
In the illustrated example, a mobile phone is shown as an example of a mobile terminal device, (a) is a front view in an open state, (b) is a side view thereof, (c) is a front view in a closed state, ( d) is a left side view, (e) is a right side view, (f) is a top view, and (g) is a bottom view.
A cellular phone 190 shown in the figure includes an upper casing 191, a lower casing 192, a connecting portion (here, a hinge portion) 193, a display 194, a sub-display 195, a picture light 196, a camera 197, an acceleration sensor 198, and the like. It is configured. Among these, the acceleration sensor 198 is manufactured by using the inertial sensor 100 described above. Further, the acceleration sensor 198 may be attached to another position on the inner side of the upper casing 191 of the mobile phone 190, or to a vacant region on the inner side of the lower casing 192.

なお、上述した第1〜第4の実施の形態では、本発明の好適な実施具体例を説明したが、本発明はその内容に限定されるものではなく、その要旨を逸脱しない範囲で適宜変更することが可能である。
例えば、上述した実施の形態では、半導体装置の一具体例として慣性センサを挙げたが、他の半導体装置であっても、貼り合わせ基板を用いて構成されたものであれば、本発明を適用することが可能である。
In the above-described first to fourth embodiments, preferred specific examples of the present invention have been described. However, the present invention is not limited to the contents, and may be appropriately changed without departing from the gist thereof. Is possible.
For example, in the above-described embodiment, the inertial sensor is given as a specific example of the semiconductor device, but the present invention is applied to other semiconductor devices as long as they are configured using a bonded substrate. Is possible.

本発明に係る半導体装置の製造方法の概要を模式的に示す説明図である。It is explanatory drawing which shows typically the outline | summary of the manufacturing method of the semiconductor device which concerns on this invention. 本発明の第1の実施の形態における半導体装置の製造方法の一具体例を示す説明図である。It is explanatory drawing which shows one specific example of the manufacturing method of the semiconductor device in the 1st Embodiment of this invention. 本発明の第1の実施の形態におけるスクライブラインの一具体例を示す説明図である。It is explanatory drawing which shows a specific example of the scribe line in the 1st Embodiment of this invention. 本発明の第1の実施の形態における半導体装置の一具体例を示す外観図である。1 is an external view showing a specific example of a semiconductor device according to a first embodiment of the present invention. 本発明の第2の実施の形態における半導体装置の製造方法の一具体例を示す説明図である。It is explanatory drawing which shows one specific example of the manufacturing method of the semiconductor device in the 2nd Embodiment of this invention. 本発明の第2の実施の形態におけるスクライブラインの一具体例を示す説明図である。It is explanatory drawing which shows a specific example of the scribe line in the 2nd Embodiment of this invention. 本発明の第2の実施の形態における半導体装置の一具体例を示す外観図である。It is an external view which shows one specific example of the semiconductor device in the 2nd Embodiment of this invention. 本発明の第3の実施の形態における半導体装置の製造方法の一具体例を示す説明図である。It is explanatory drawing which shows one specific example of the manufacturing method of the semiconductor device in the 3rd Embodiment of this invention. 本発明の第3の実施の形態におけるスクライブラインの一具体例を示す説明図である。It is explanatory drawing which shows a specific example of the scribe line in the 3rd Embodiment of this invention. 本発明の第3の実施の形態における半導体装置の一具体例を示す外観図である。It is an external view which shows one specific example of the semiconductor device in the 3rd Embodiment of this invention. 本発明の第4の実施の形態における半導体装置の製造方法の一具体例を示す説明図である。It is explanatory drawing which shows one specific example of the manufacturing method of the semiconductor device in the 4th Embodiment of this invention. 本発明の第4の実施の形態におけるスクライブラインの一具体例を示す説明図である。It is explanatory drawing which shows a specific example of the scribe line in the 4th Embodiment of this invention. 本発明の第4の実施の形態における半導体装置の一具体例を示す外観図である。It is an external view which shows one specific example of the semiconductor device in the 4th Embodiment of this invention. 慣性力を検出する慣性センサの動作原理を示す信号ブロック図である。It is a signal block diagram which shows the operating principle of the inertial sensor which detects an inertial force. 慣性力検出処理の一例を示したフローチャートである。It is the flowchart which showed an example of the inertial force detection process. 慣性センサを含むSIPの一具体例を示す概略構成斜視図である。It is a schematic structure perspective view which shows one specific example of SIP containing an inertial sensor. 電子機器の一具体例であるHDDの概略構成を示す説明図である。It is explanatory drawing which shows schematic structure of HDD which is a specific example of an electronic device. 電子機器の一具体例であるノート型パーソナルコンピュータの概略構成を示す説明図である。It is explanatory drawing which shows schematic structure of the notebook type personal computer which is a specific example of an electronic device. 電子機器の一具体例であるビデオカメラ装置の概略構成を示す説明図である。It is explanatory drawing which shows schematic structure of the video camera apparatus which is a specific example of an electronic device. 電子機器の一具体例であるゲーム機の概略構成を示す説明図である。It is explanatory drawing which shows schematic structure of the game machine which is a specific example of an electronic device. 電子機器の一具体例である携帯端末装置の概略構成を示す説明図である。It is explanatory drawing which shows schematic structure of the portable terminal device which is a specific example of an electronic device.

符号の説明Explanation of symbols

1…半導体基板(貼り合わせ基板)、11…第一基板、12…第二基板、15,21…第三基板、22…配線層、25…第四基板、100…慣性センサ   DESCRIPTION OF SYMBOLS 1 ... Semiconductor substrate (bonded substrate), 11 ... First substrate, 12 ... Second substrate, 15, 21 ... Third substrate, 22 ... Wiring layer, 25 ... Fourth substrate, 100 ... Inertial sensor

Claims (7)

第一基板と第二基板とを貼り合わせて構成された貼り合わせ基板に対して、前記第一基板の側から、当該第一基板について設定されたスクライブラインに沿って、当該第一基板を分断する第一分断工程と、
前記貼り合わせ基板に対して、前記第二基板の側から、当該第二基板について設定されたスクライブラインに沿って、当該第二基板を分断する第二分断工程と、
前記第一分断工程および前記第二分断工程を経た後の前記貼り合わせ基板をエキスパンド分離するエキスパンド工程と
を含む半導体装置の製造方法。
For the bonded substrate configured by bonding the first substrate and the second substrate, the first substrate is divided along the scribe line set for the first substrate from the first substrate side. A first dividing step to perform,
A second dividing step of dividing the second substrate along the scribe line set for the second substrate from the second substrate side with respect to the bonded substrate;
And an expanding step of expanding and separating the bonded substrate after the first dividing step and the second dividing step.
第一基板と第二基板とを貼り合わせて構成された貼り合わせ基板に対して、前記第一基板の側から、当該第一基板について設定されたスクライブラインに沿って、当該第一基板を分断する第一分断工程と、
前記第一分断工程を経た後の前記貼り合わせ基板における前記第一基板の側の面を、第三基板の配線形成面上に貼り合せる第三基板貼り合せ工程と、
前記第一分断工程を経た後の前記貼り合わせ基板における前記第二基板の側の面に第四基板を貼り合せる第四基板貼り合せ工程と、
前記貼り合わせ基板に前記第三基板および前記第四基板を貼り合わせて構成された積層体に対して、前記第四基板の側から、前記第二基板について設定されたスクライブラインに沿って、当該第二基板および当該第四基板を分断する第二分断工程と、
前記第二分断工程を経た後の前記積層体をエキスパンド分離するエキスパンド工程と
を含む半導体装置の製造方法。
For the bonded substrate configured by bonding the first substrate and the second substrate, the first substrate is divided along the scribe line set for the first substrate from the first substrate side. A first dividing step to perform,
A third substrate laminating step of laminating the surface of the bonded substrate after the first dividing step on the wiring forming surface of the third substrate;
A fourth substrate bonding step of bonding a fourth substrate to the surface of the bonded substrate after the first dividing step on the second substrate side;
For the laminate configured by bonding the third substrate and the fourth substrate to the bonded substrate, from the side of the fourth substrate, along the scribe line set for the second substrate, A second dividing step of dividing the second substrate and the fourth substrate;
And a expanding process for expanding and separating the laminate after the second dividing process.
前記第一分断工程では、前記第一基板に対してエッチング処理による分断を行う
請求項2記載の半導体装置の製造方法。
The method for manufacturing a semiconductor device according to claim 2, wherein in the first dividing step, the first substrate is divided by an etching process.
前記第一分断工程では、前記第一基板に対するレーザ照射による改質を行って当該第一基板を分断する
請求項2記載の半導体装置の製造方法。
The method of manufacturing a semiconductor device according to claim 2, wherein in the first dividing step, the first substrate is divided by performing modification by laser irradiation on the first substrate.
前記第二分断工程では、前記第二基板の分断を当該第二基板の厚さ方向途中までで止める
請求項2、3または4記載の半導体装置の製造方法。
5. The method of manufacturing a semiconductor device according to claim 2, wherein in the second dividing step, the dividing of the second substrate is stopped halfway in the thickness direction of the second substrate.
第一基板と第二基板とを貼り合わせて構成された貼り合わせ基板を備え、
前記貼り合わせ基板は、
前記第一基板の側から、当該第一基板について設定されたスクライブラインに沿って、当該第一基板を分断する第一分断工程と、
前記第二基板の側から、当該第二基板について設定されたスクライブラインに沿って、当該第二基板を分断する第二分断工程と、
前記第一分断工程および前記第二分断工程を経た後にエキスパンド分離するエキスパンド工程と
を経て形成されている半導体装置。
Provided with a bonded substrate configured by bonding a first substrate and a second substrate;
The bonded substrate is
From the first substrate side, along the scribe line set for the first substrate, a first cutting step for dividing the first substrate;
From the second substrate side, along a scribe line set for the second substrate, a second dividing step of dividing the second substrate;
A semiconductor device that is formed through an expanding process of expanding and separating after the first dividing process and the second dividing process.
第一基板と第二基板とを貼り合わせて構成された貼り合わせ基板を有する半導体装置を備え、
前記半導体装置における前記貼り合わせ基板は、
前記第一基板の側から、当該第一基板について設定されたスクライブラインに沿って、当該第一基板を分断する第一分断工程と、
前記第二基板の側から、当該第二基板について設定されたスクライブラインに沿って、当該第二基板を分断する第二分断工程と、
前記第一分断工程および前記第二分断工程を経た後にエキスパンド分離するエキスパンド工程と
を経て形成されている電子機器。
A semiconductor device having a bonded substrate configured by bonding a first substrate and a second substrate,
The bonded substrate in the semiconductor device is
From the first substrate side, along the scribe line set for the first substrate, a first cutting step for dividing the first substrate;
From the second substrate side, along a scribe line set for the second substrate, a second dividing step of dividing the second substrate;
An electronic device formed through an expanding step of expanding and separating after the first dividing step and the second dividing step.
JP2008286211A 2008-11-07 2008-11-07 Method of manufacturing semiconductor device, semiconductor device, and electronic apparatus Pending JP2010114288A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2008286211A JP2010114288A (en) 2008-11-07 2008-11-07 Method of manufacturing semiconductor device, semiconductor device, and electronic apparatus

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2008286211A JP2010114288A (en) 2008-11-07 2008-11-07 Method of manufacturing semiconductor device, semiconductor device, and electronic apparatus

Publications (1)

Publication Number Publication Date
JP2010114288A true JP2010114288A (en) 2010-05-20

Family

ID=42302622

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2008286211A Pending JP2010114288A (en) 2008-11-07 2008-11-07 Method of manufacturing semiconductor device, semiconductor device, and electronic apparatus

Country Status (1)

Country Link
JP (1) JP2010114288A (en)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2022110511A (en) * 2021-01-18 2022-07-29 株式会社ディスコ Wafer division method
JP7611710B2 (en) 2021-01-12 2025-01-10 株式会社ディスコ How the chip is manufactured

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP7611710B2 (en) 2021-01-12 2025-01-10 株式会社ディスコ How the chip is manufactured
JP2022110511A (en) * 2021-01-18 2022-07-29 株式会社ディスコ Wafer division method
JP7584309B2 (en) 2021-01-18 2024-11-15 株式会社ディスコ Wafer division method

Similar Documents

Publication Publication Date Title
US10138118B2 (en) Structure to reduce backside silicon damage
US7250353B2 (en) Method and system of releasing a MEMS structure
CN103011051B (en) Electronic installation and manufacture method thereof and electronic equipment
US20100193884A1 (en) Method of Fabricating High Aspect Ratio Transducer Using Metal Compression Bonding
US20080225505A1 (en) Method of producing a MEMS device
JP4744463B2 (en) Manufacturing method of semiconductor device
US10840430B2 (en) Piezoelectric package-integrated sensing devices
CN104591075A (en) Protecting microelectromechanical system microphone sound port and method of forming same at wafer level
JP2005342808A (en) Manufacturing method of mems device
US20140113412A1 (en) Chip package and fabrication method thereof
CN1740087B (en) Method for forming individual semi-conductor devices
KR20140047552A (en) Mems device and method of manufacturing a mems device
JP2013069858A (en) Electronic device, manufacturing method thereof, and electronic equipment
US9731958B2 (en) Microelectromechanical system and fabricating process having decoupling structure that includes attaching element for fastening to carrier
US11161734B2 (en) MEMS assembly and manufacturing method thereof
JP2010114288A (en) Method of manufacturing semiconductor device, semiconductor device, and electronic apparatus
US8129805B2 (en) Microelectromechanical system (MEMS) device and methods for fabricating the same
TWI469914B (en) Schutzsystem und verfahren zur vereinzelung von mems-strukturen
JP2008192762A (en) Method of manufacturing semiconductor device, and semiconductor device
US11608265B2 (en) Method and structure for sensors on glass
JP2009154215A (en) Method of manufacturing mems device
JP2008244174A (en) Method of manufacturing sensor element
JP4600033B2 (en) Protective sheet peeling jig
JP2007103595A (en) Semiconductor chip and cut-out method therefor
JP5757174B2 (en) Sensor device and manufacturing method thereof