JP2010104075A - 電源回路 - Google Patents

Abstract

【課題】実装面積を小さくし、かつ製品の低価格化を実現するために、カレントトランスを使用せずに同様の機能を発揮可能な電源回路を提供すること。
【解決手段】共通ラインと他方の入力端子との間に入力される交流電圧に対して、昇圧チョッパ回路兼力率改善用フィルタにおいて制御回路の制御の下で昇圧チョッピングを行うことで共通ラインの正側と負側に昇圧した直流電圧を得るとともに力率改善を行って安定化された直流電圧をその後段のハーフブリッジ型ＤＣ−ＡＣインバータによって交流電圧に変換し、リアクトル及びコンデンサで構成される出力フィルタで高周波成分を除去して出力するようにした電源回路において、制御回路で必要とする入力電流及び出力電流情報を得るために、共通ライン上でかつスイッチング素子の前段に入力電流検出抵抗を設け、出力フィルタを構成するリアクトルの入力側又はリアクトルとコンデンサの間に出力電流検出抵抗を設けた。
【選択図】図１

Description

本発明は、電源回路に関するもので、さらに具体的には、力率改善を施した交流安定化電源回路および無停電電源回路に関するものである。

従来、交流入力線と出力線とのそれぞれの一方を共通ラインとして結合した力率改善型安定化電源回路として、様々な回路が提案されている。例えば、本特許出願人は、特許文献１において、図５に示す電源回路を既に提案している。

この図５に示す電源回路は、以前の電源回路において無駄に電力消費がなされていたという問題に鑑みて提案されたものであり、部品点数を増やすことなく、消費電力を抑えて回路の高効率化を図り、かつ、小型化を実現した電源回路を提供することを目的として提案された。この図５の電源回路によれば、昇圧チョッパ回路兼力率改善用フィルタ３２において、スイッチング素子２３、２４をリアクトル１１の出力側と共通ライン１６との間に互いに逆向きでかつ直列に接続して設けたので、従来において必要であった整流回路が省略可能となることで部品点数の削減による小型化を実現し、また、整流ダイオードの数を減らすことでスイッチング素子がＯＮ／ＯＦＦを繰返す際に消費する電力を削減することが可能となった。
特開２００６−１５８１００号公報

図５の従来の電源回路についてもう少し説明すると、図５に示すように、交流入力端子２、３の間には、入力電圧検出回路１５と、入力電流検出兼絶縁手段としてのカレントトランス１７と、昇圧チョッパ回路兼力率改善用フィルタ３２とが接続され、この昇圧チョッパ回路兼力率改善用フィルタ３２の後段には、ＤＣ−ＡＣインバータ３７、フィルタ回路９６、出力電圧検出回路１２、出力電流検出兼絶縁手段としてのカレントトランス１３が順次接続されている。これらのうち、入力電圧検出回路１５、カレントトランス１７の２次コイル側、出力電圧検出回路１２、及び、カレントトランス１３の２次コイル側は、後述する制御回路４３に接続されている。

このように、図５の電源回路では入力電流の検出と出力電流の検出にカレントトランス１７及びカレントトランス１３を使用している。カレントトランスを適用することによって、絶縁を保ったまま電流検出が可能となり、また、ノイズ耐性が非常に強いというメリットがある。

一方で、カレントトランスは例えば３０ｍｍ×３０ｍｍと一つのサイズが大きく、実装面積を大きく必要とするため、電源回路全体の小型化の妨げとなるという問題があった。また、カレントトランスは高価であるため、製品の低価格化についても妨げとなるという問題がある。

本発明は、上記問題点に鑑みなされたものであり、力率改善した交流安定化電源回路又は無停電電源回路において、実装面積を小さくし、かつ製品の低価格化を実現するためにカレントトランスを使用せずに同様の機能を発揮可能な電源回路を提供することを目的とするものである。

本発明の請求項１は、交流入力端子（２、３）と交流出力端子（８、９）のそれぞれの一方の端子（３、９）間を結合して共通ライン（１６）とし、この共通ライン（１６）と他方の入力端子（２）との間に入力される交流電圧に対して、昇圧チョッパ回路兼力率改善用フィルタ（３２）において制御回路（４３）の制御の下で昇圧チョッピングを行うことで共通ライン（１６）の正側と負側に昇圧した直流電圧を得るとともに力率改善を行い、正側と負側でそれぞれ安定化された直流電圧をさらにその後段のハーフブリッジ型ＤＣ−ＡＣインバータ（３７）によって交流電圧に変換し、その後段のリアクトル（３５）及びコンデンサ（３６）で構成される出力フィルタ（９６）で高周波成分を除去して出力するようにした電源回路において、前記昇圧チョッパ回路兼力率改善用フィルタ（３２）は、他方の入力端子（２）に接続されたリアクトル（１１）と、このリアクトル（１１）の出力側と共通ライン（１６）との間に設けた互いに逆向きでかつ直列に接続された２つのスイッチング素子（２３、２４）とを具備し、これらのリアクトル（１１）及びスイッチング素子（２３、２４）を共通ライン（１６）に対して正側と負側とで共用して昇圧チョッピングを行うようにし、前記制御回路（４３）で必要とする入力電流情報及び出力電流情報を得るために、前記共通ライン（１６）上でかつスイッチング素子（２３、２４）の前段に入力電流検出抵抗（４）を設け、前記出力フィルタ（９６）を構成するリアクトル（３５）の入力側又はリアクトル（３５）とコンデンサ（３６）の間に出力電流検出抵抗（５）を設けたことを特徴とする電源回路である。

本発明の請求項２は、請求項１に加えて、昇圧チョッパ回路兼力率改善用フィルタ（３２）は、直流出力電圧を位相調整した信号により、入力電流を入力電圧に相似した正弦波状にして力率改善用フィルタとして用いるようにしたことを特徴とする電源回路である。

本発明の請求項３は、請求項１に加えて、制御回路（４３）は、交流入力電圧の大きさに応じて昇圧後の目的電圧の設定値を調整して昇圧チョッパ回路兼力率改善用フィルタ（３２）における昇圧率の制御を行う機能を具備してなることを特徴とする電源回路である。

請求項１記載の発明によれば、昇圧チョッパ回路兼力率改善用フィルタ３２において、スイッチング素子２３、２４をリアクトル１１の出力側と共通ライン１６との間に互いに逆向きでかつ直列に接続して設けたので、従来回路において必要であった整流回路が省略可能となることで部品点数の削減による小型化を実現し、また、整流ダイオードの数を減らすことでスイッチング素子がＯＮ／ＯＦＦを繰返す際に消費する電力を削減することが可能となった。
また、前記制御回路４３で必要とする入力電流情報及び出力電流情報を得るために、前記共通ライン１６上でかつスイッチング素子２３、２４の前段に入力電流検出抵抗４を設け、前記出力フィルタ９６を構成するリアクトル３５の入力側又はリアクトル３５とコンデンサ３６の間に出力電流検出抵抗５を設けたので、従来実装面積を大きく必要としていたカレントトランスを使用せずに小型な抵抗素子を用いて入力電流情報及び出力電流情報を得ることが可能となるため、より実装面積を小さくすることが可能となる。さらに、入力電流検出抵抗４及び出力電流検出抵抗５を本発明の配置とすることによって、出力側を地絡したばあいにも電流値を読み取ることが可能となり、装置を適切に保護することができる。

請求項２記載の発明によれば、昇圧チョッパ回路兼力率改善用フィルタ３２は、直流出力電圧を位相調整した信号により、入力電流を入力電圧に相似した正弦波状にして力率改善用フィルタとして用いるようにしたので、力率改善された出力を得ることができる。

請求項３記載の発明によれば、制御回路４３は、交流入力電圧の大きさに応じて昇圧後の目的電圧の設定値を調整して昇圧チョッパ回路兼力率改善用フィルタ３２における昇圧率の制御を行う機能を具備してなるので、例えば、入力電圧が低いとき（１０７Ｖ_ＡＣ未満）には昇圧する目的電圧を１５１Ｖ_ＤＣに設定し、入力電圧が高いとき（１０７Ｖ_ＡＣ以上）には入力電圧に比例させて昇圧する目的電圧を１５１Ｖ_ＤＣ以上に上げるように、制御回路４３で制御することで、昇圧率を低い状態に保つことができ、大幅な高効率化が実現可能となる。

本発明による電源回路は、交流入力端子２、３と交流出力端子８、９のそれぞれの一方の端子３、９間を結合して共通ライン１６とし、この共通ライン１６と他方の入力端子２との間に入力される交流電圧に対して、昇圧チョッパ回路兼力率改善用フィルタ３２において制御回路４３の制御の下で昇圧チョッピングを行うことで共通ライン１６の正側と負側に昇圧した直流電圧を得るとともに力率改善を行い、正側と負側でそれぞれ安定化された直流電圧をさらにその後段のハーフブリッジ型ＤＣ−ＡＣインバータ３７によって交流電圧に変換し、その後段のリアクトル３５及びコンデンサ３６で構成される出力フィルタ９６で高周波成分を除去して出力するようにした電源回路において、前記昇圧チョッパ回路兼力率改善用フィルタ３２は、他方の入力端子２に接続されたリアクトル１１と、このリアクトル１１の出力側と共通ライン１６との間に設けた互いに逆向きでかつ直列に接続された２つのスイッチング素子２３、２４とを具備し、これらのリアクトル１１及びスイッチング素子２３、２４を共通ライン１６に対して正側と負側とで共用して昇圧チョッピングを行うようにし、前記制御回路４３で必要とする入力電流情報及び出力電流情報を得るために、前記共通ライン１６上でかつスイッチング素子２３、２４の前段に入力電流検出抵抗４を設け、前記出力フィルタ９６を構成するリアクトル３５の入力側又はリアクトル３５とコンデンサ３６の間に出力電流検出抵抗５を設けたことを特徴とするものである。
以下、図面を用いて詳細に説明する。

本発明による電源回路の構成を図１に示す回路図に基づいて説明する。図１において、２、３はそれぞれ交流電源１０を接続するための交流入力端子であり、８、９はそれぞれ安定化後の交流出力端子である。これらの入出力端子のうち一方の交流入力端子３と一方の交流出力端子９との間を共通ライン１６で直結し、また、他方の交流入力端子２と他方の交流出力端子９との間を直送ライン１と切替回路１４を介して接続することで直送回路を構成している。

前記交流入力端子２、３の間には、入力電圧検出回路１５と、昇圧チョッパ回路兼力率改善用フィルタ３２とが接続され、この昇圧チョッパ回路兼力率改善用フィルタ３２の後段には、ＤＣ−ＡＣインバータ３７、リアクトル３５及びコンデンサ３６で構成されたフィルタ回路９６、出力電圧検出回路１２が順次接続されている。また、昇圧チョッパ回路兼力率改善用フィルタ３２の前段の共通ライン１６上に入力電流検出抵抗４を設け、前記前記出力フィルタ９６を構成するリアクトル３５とコンデンサ３６の間に出力電流検出抵抗５を設けている。
これらのうち、入力電圧検出回路１５、入力電流検出抵抗４、出力電圧検出回路１２、及び、出力電流検出抵抗５からの情報は、後述する制御回路４３に入力される。なお、出力電流検出抵抗５の情報を制御回路４３に送る信号路には、差動アンプ６を介在させている。

前記昇圧チョッパ回路兼力率改善用フィルタ３２は、図１に示すように、他方の入力端子２に接続されたリアクトル１１と、このリアクトル１１の出力側と共通ライン１６との間に設けられた互いに逆向きでかつ直列に接続されたフライホイールダイオード入りのＭＯＳＦＥＴからなるスイッチング素子２３、２４と、前記リアクトル１１の出力側から分岐した正側ラインに設けた整流ダイオード２７と前記リアクトル１１の出力側から分岐した負側ラインに設けた整流ダイオード２８とからなるフライホイールダイオード部２１と、前記正側ラインと共通ライン１６との間に設けたコンデンサ２９と、前記負側ラインと共通ライン１６との間に設けたコンデンサ３０とで構成されている。これらの素子で構成された昇圧チョッパ回路兼力率改善用フィルタ３２は、共通ライン１６に対して正側と負側の両方において共通に使用される構成部分であり、正側と負側のそれぞれで昇圧を行う。これらのうち、スイッチング素子２３、２４のゲートは、後述する制御回路４３に接続されている。また、コンデンサ２９、３０には、正側の検出回路１９と負側の検出回路２０とがそれぞれ接続されており、これらの検出回路１９、２０の検出結果は、後述する制御回路４３に入力される。

前記ＤＣ−ＡＣインバータ３７は、ＩＧＢＴからなるスイッチング素子３３、３４と、コンデンサ２９、３０とからなるハーフブリッジ型で構成されており、このコンデンサ２９、３０は、前記昇圧チョッパ回路兼力率改善用フィルタ３２の構成部品と共用しているものである。これらのうち、スイッチング素子３３、３４ゲートは、後述する制御回路４３に接続されている。このＤＣ−ＡＣインバータ３７によって直流を交流に変換し、さらに後段のリアクトル３５とコンデンサ３６とからなるフィルタ回路９６によって、変換後の交流電圧の高調波成分を圧縮して出力する構成となっている。

制御回路４３は、接続された入力電圧検出回路１５と入力電流検出抵抗４とから入力電圧と入力電流とを検出し、これに基づいて前記昇圧チョッパ回路兼力率改善用フィルタ３２におけるスイッチング素子２３、２４のＯＮ／ＯＦＦを制御することで、正側と負側の昇圧動作を行う。また、この制御回路４３は、コンデンサ２９、３０にそれぞれ接続された検出回路１９、２０の検出結果、及び、出力電圧検出回路１２と出力電流検出抵抗５とから検出した出力電圧と出力電流に基づいて、前記ＤＣ−ＡＣインバータ３７におけるスイッチング素子３３、３４のＯＮ／ＯＦＦを制御して、交流出力端子８、９から出力する交流電圧の生成を制御する。

また、バッテリ３８と逆流阻止スイッチ素子３９を直列に接続したものを、前記リアクトル１１の入力側とダイオード２８のカソード側との間に設けている。このバッテリ３８は、商用電源の停電時に電力を供給するためのもので、また、逆流阻止スイッチ素子３９は、交流入力電圧が低下したときにバッテリ３８を放電させないためのものである。
ここで、４０は、交流入力電圧が低くなった際に動作するスイッチ素子であり、入力が低くなり停電と判断すると逆流阻止スイッチ３９がＯＮしてバッテリ３８の電圧がスイッチ素子４０に加わり、スイッチ素子４０、リアクトル１１及びダイオード２７、２８でチョッパ回路を形成して、停電時もコンデンサ２９、３０に昇圧された電圧を蓄え、ＤＣ−ＡＣインバータ３７によって交流に変換して出力する構成となっている。

次に、上記の回路の作用を図面に基づいて説明する。
前記昇圧チョッパ回路兼力率改善用フィルタ３２は、正側と負側で共通して作用するものであり、交流電源１０からの交流入力の正負によって動作する素子が若干異なるが、基本的には同じ原理に基づくものであるため、交流入力が正の場合について主に説明を行う。図１において、交流入力端子２、３の間に交流電源１０が印加されると、入力電圧検出回路１５によって入力電圧を検出して制御回路４３に検出結果が送られ、これを受けて制御回路４３では、スイッチング素子２３、２４のゲートをＯＮさせる。ここでのゲートの開閉には２０ｋＨｚの高周波が用いられる。ここで、交流入力が正側であった場合には、スイッチング素子２３、２４がＯＮ状態となると、交流電源１０、リアクトル１１、スイッチング素子２３、スイッチング素子２４、交流電源１０というループによって電流が流れ、リアクトル１１にエネルギが蓄えられる。

次に、スイッチング素子２３、２４がＯＦＦ状態となると、リアクトル１１に蓄えられたエネルギが放出され、交流電源１０、リアクトル１１、ダイオード２７、コンデンサ２９、交流電源１０という経路で電流が流れて、昇圧された電圧がコンデンサ２９に蓄えられる。このようにしてコンデンサ２９に蓄えられた直流電圧は、ＤＣ−ＡＣインバータ３７のスイッチング素子３３のスイッチング動作によってパルス幅変調され、これに対してフィルタ回路９６によって高調波成分の圧縮を行ったものが、正側の交流電圧として交流出力端子８、９から出力される。

交流電源１０からの交流入力が負側の場合についても同様に、スイッチング素子２３、２４がＯＮ状態となると、交流電源１０、スイッチング素子２４、スイッチング素子２３、リアクトル１１、交流電源１０というループによって電流が流れ、リアクトル１１にエネルギが蓄えられ、スイッチング素子２３、２４がＯＦＦ状態となると、リアクトル１１に蓄えられたエネルギが放出され、交流電源１０、コンデンサ３０、ダイオード２８、リアクトル１１、交流電源１０という経路で電流が流れて、昇圧された電圧がコンデンサ３０に蓄えられ、このコンデンサ３０に蓄えられた直流電圧は、ＤＣ−ＡＣインバータ３７のスイッチング素子３３のスイッチング動作、及び、フィルタ回路９６の高調波成分の圧縮によって、負側の交流電圧として交流出力端子８、９から出力される。

このように、本発明の電源回路は、フライホイールダイオード入りスイッチ素子２３、２４をそれぞれ逆向きでかつ直列に繋いだものを、交流入力端子２、３の間でかつリアクトル１１の後段となる部分に挿入して構成したことで、交流電圧整流素子が不要となるとともに、ダイオードに電流が流れることで無駄に消費していた電力を本発明の電源回路では抑えることが可能となった。

具体的には、ダイオードにかかる電圧＝０．６Ｖ、スイッチング素子がＯＮ時のドレイン−ソース間の抵抗Ｒ_ＤＳ＝０．０２Ω、入力平均電流＝１０Ａ、スイッチングＯＮデューティ平均＝０．５とすると、交流電圧整流素子としてダイオードを用いた従来回路における消費電力は、
（１．２Ｖ×１０Ａ×０．５＋１．２Ｖ×１０Ａ×０．５）×２＝２４Ｗ
となるのに対して、本発明回路における消費電力は、
（１０Ａ×１０Ａ×０．０２Ω×０．５＋０．６Ｖ×１０Ａ×０．５）×２＝８Ｗ
となり、本発明の方が１６Ｗ分の消費電力を抑えた構成となっているのが分かる。実際には他の素子の影響もあるため、もっと大きな差となって現れる。

また、前記昇圧チョッパ回路兼力率改善用フィルタ３２において入力電圧を昇圧してコンデンサ２９、３０に蓄えているが、この昇圧率を制御回路４３において制御して調整可能とすることで、大幅な高効率化を実現している。本発明の構成では、前記ＤＣ−ＡＣインバータ３７の入力であるコンデンサ２９、３０に蓄えるべき電圧は、それぞれ出力電圧＋１０Ｖ_ＤＣ程度で良いので、出力電圧として１００Ｖ_ＡＣが必要な場合は、１４１Ｖ_ＤＣ（１００Ｖ_ＡＣ×√２）＋１０Ｖ_ＤＣ＝１５１Ｖ_ＤＣ有れば十分である。よって、目的電圧を１５１Ｖ_ＤＣに設定しておくことで、出力電圧として１００Ｖ_ＡＣを出力することが可能となる。しかし、入力電圧が低い場合には目的電圧の設定は１５１Ｖ_ＤＣで問題ないが、この設定状況において入力電圧が１０７Ｖ_ＡＣ（１５１Ｖ_ＤＣ÷√２）を超えると、入力電圧の方が昇圧後の電圧よりも高くなってしまうため、スイッチング素子２３、２４のスイッチング動作が止まってしまい、力率改善も行わなくなってしまう。これを避けるために、通常は昇圧後の目的電圧を最大入力電圧よりも高い電圧となるように設定するが、この設定では交流入力電圧が低い場合に昇圧率が高くなってしまい電源効率が低下するという問題があった。

そこで、本発明では、制御回路４３において入力電圧検出回路１５で検出した入力電圧に応じて前記昇圧チョッパ回路兼力率改善用フィルタ３２での昇圧する目的電圧を調整するように制御する。例えば、入力電圧が低いとき（１０７Ｖ_ＡＣ未満）には昇圧する目的電圧を１５１Ｖ_ＤＣに設定し、入力電圧が高いとき（１０７Ｖ_ＡＣ以上）には入力電圧に比例させて昇圧する目的電圧を１５１Ｖ_ＤＣ以上に上げるように、制御回路４３で制御することで、昇圧率を低い状態に保つことができ、大幅な高効率化が実現可能となる。

ところで、本発明の最も特徴的な構成は、従来の図５の回路において用いられていたカレントトランス１７、１３に替えて、昇圧チョッパ回路兼力率改善用フィルタ３２の前段の共通ライン１６上に入力電流検出抵抗４を設け、前記出力フィルタ９６を構成するリアクトル３５とコンデンサ３６の間に出力電流検出抵抗５を設けたことにある。
このような電流検出抵抗の配置することによる効果を説明するために、以下、入力電流検出抵抗４及び出力電流検出抵抗５の他の配置例を示して説明を行う。なお、以下に示す配置例１〜３では、入力電流検出抵抗４及び出力電流検出抵抗５の配置に関するもの以外は共通の構成である。

［配置例１］
図２に示すのは、入力電流検出抵抗４及び出力電流検出抵抗５の本発明とは異なる配置例１である。この図２に示す配置例１では、図５におけるカレントトランス１７が配置されていた位置に入力電流検出抵抗４を配置し、出力フィルタ９６を構成するリアクトル３５とコンデンサ３６の間に出力電流検出抵抗５を配置している。また、このような配置を行う場合、入力側からのノイズによる悪影響を除去するためと、制御回路４３とグランドポイントを合わせるために、それぞれ差動アンプ６、７を介した上で制御回路４３に入力電圧及び出力電圧情報を入力する構成をとる必要がある。

この図２に示した配置例１によれば、カレントトランス１７、１３を使用せずとも入力電圧及び出力電圧情報を検出することが可能となるが、入力側からのノイズによる誤動作を防ぐためと、制御回路４３とグランドポイントを合わせるために２つの差動アンプ６、７を必要とするため、実装面積の小型化という観点からの効果は小さくなってしまう。

［配置例２］
図３に示すのは、入力電流検出抵抗４及び出力電流検出抵抗５の本発明とは異なる配置例２である。この図３に示す配置例２では、入力電流検出抵抗４及び出力電流検出抵抗５を共に共通ライン１６上に配置している。このような配置を行う場合、配置例１においてグランドポイントの違いのために必要であった差動アンプ６、７が不要となるため、実装面積の小型化という観点からの効果は非常に大きい。また、共通ライン１６上に配置することでノイズ耐性も向上するというメリットがある。

しかし、この図３に示した配置例２の場合、交流出力端子８、９間を短絡したときには出力電流検出抵抗５によって電流検出可能であるが、交流出力端子８を地絡したときには、入力、出力共に電流値を検出できなくなり、電源装置の保護が出来なくなってしまうという問題点が生じるため、製品として不完全である。

［配置例３］
図４に示すのは、入力電流検出抵抗４及び出力電流検出抵抗５の本発明とは異なる配置例３である。この図４に示す配置例３では、図５におけるカレントトランス１７が配置されていた位置に入力電流検出抵抗４を配置し、出力電流検出抵抗５を共通ライン１６上に配置している。このような配置を行う場合、配置例２において問題であった交流出力端子８を地絡した場合の電流検出を入力電流検出抵抗４において行うようにすることが可能となるため、配置例２の問題点は解消している。

しかし、この図４に示した配置例３において、交流出力端子８を地絡した場合の電流検出を入力電流検出抵抗４で行うためには、出力側だけでなく入力側にも別途ピークカット用の構成が必要となるため、実装面積の小型化という観点からの効果は小さくなってしまう。

［本発明の配置による効果］
これに対して、図１に示した本発明による入力電流検出抵抗４及び出力電流検出抵抗５の配置では、交流出力端子８を地絡した場合には出力電流検出抵抗５によって電流検出が可能となるため、配置例２、３の問題点を解消しており、また、配置例１よりも実装面積を小型化できるという利点がある。
以上のように、本発明の入力電流検出抵抗４及び出力電流検出抵抗５の配置により、交流出力端子８を地絡した場合の電流検出、制御回路４３とのグランドポイントの違い、入力側からのノイズに対する耐性、回路全体の実装面積の小型化という複数の課題を全て解決することが出来る。
また、本発明の図１の構成では、商用電源を直接出力するための直送ライン１を設けて切換回路１４で切り換え可能な構成をとっているが、配置例１の場合には直送ライン１側に切り換えたときに電流を検出できないが、本発明の配置では共通ライン１６上に配置した入力電流検出抵抗４によって電流検出ができるというメリットもある。

なお、図１に示す実施例においては、出力フィルタ９６を構成するリアクトル３５とコンデンサ３６の間に出力電流検出抵抗５を設けているが、リアクトル３５の前段、即ちＤＣ−ＡＣインバータ３７とリアクトル３５の間に出力電流検出抵抗５を設けるようにしてもよい。
一方で、出力フィルタ９６を構成するコンデンサ３６の後段に出力電流検出抵抗５を設けると、平滑化後の電流値を検出することになるため、電流値変化に対する応答速度が遅くなってしまい、適切な制御が行えないという問題点がある。よって、平滑化前の電流値を検出することが望ましい。

前記実施例において、スイッチング素子２３、２４は、フライホイールダイオード入りのＭＯＳＦＥＴで構成したが、本発明はこれに限られるものではない。例えば、フライホイールダイオード無しにしたＭＯＳＦＥＴのみで構成してもよいし、また、これ以外の素子としてバイポーラトランジスタ、ＩＧＢＴ等のスイッチング素子で構成してもよく、このバイポーラトランジスタ、ＩＧＢＴ等のスイッチング素子の場合にはフライホイールダイオード入りであることが望ましい。さらに、スイッチング素子３３、３４も、ＩＧＢＴに限られるものではなく、ＭＯＳＦＥＴ等の他のスイッチング素子を用いてもよい。

本発明による電源回路の構成を示した回路図である。 入力電流検出抵抗４及び出力電流検出抵抗５の異なる配置例１を示した回路図である。 入力電流検出抵抗４及び出力電流検出抵抗５の異なる配置例２を示した回路図である。 入力電流検出抵抗４及び出力電流検出抵抗５の異なる配置例３を示した回路図である。 従来のカレントトランスを使用した電源回路の構成を示した回路図である。

符号の説明

１…直送ライン、２、３…交流入力端子、４…入力電流検出抵抗、５…出力電流検出抵抗、６…差動アンプ、７…差動アンプ、８、９…交流出力端子、１０…交流電源、１１…リアクトル、１２…出力電圧検出回路、１３…カレントトランス、１４…切換回路、１５…入力電圧検出回路、１６…共通ライン、１７…カレントトランス、１９、２０…検出回路、２１…フライホイールダイオード部、２３…スイッチング素子、２４…スイッチング素子、２７、２８…整流ダイオード、２９、３０…コンデンサ、３２…昇圧チョッパ回路兼力率改善用フィルタ、３３、３４…スイッチング素子、３５…リアクトル、３６…コンデンサ、３７…ＤＣ−ＡＣインバータ、３８…バッテリ、３９…逆流阻止スイッチ素子、４０…スイッチング素子、４３…制御回路、９６…フィルタ回路。

Claims (3)

1. 交流入力端子（２、３）と交流出力端子（８、９）のそれぞれの一方の端子（３、９）間を結合して共通ライン（１６）とし、この共通ライン（１６）と他方の入力端子（２）との間に入力される交流電圧に対して、昇圧チョッパ回路兼力率改善用フィルタ（３２）において制御回路（４３）の制御の下で昇圧チョッピングを行うことで共通ライン（１６）の正側と負側に昇圧した直流電圧を得るとともに力率改善を行い、正側と負側でそれぞれ安定化された直流電圧をさらにその後段のハーフブリッジ型ＤＣ−ＡＣインバータ（３７）によって交流電圧に変換し、その後段のリアクトル（３５）及びコンデンサ（３６）で構成される出力フィルタ（９６）で高周波成分を除去して出力するようにした電源回路において、前記昇圧チョッパ回路兼力率改善用フィルタ（３２）は、他方の入力端子（２）に接続されたリアクトル（１１）と、このリアクトル（１１）の出力側と共通ライン（１６）との間に設けた互いに逆向きでかつ直列に接続された２つのスイッチング素子（２３、２４）とを具備し、これらのリアクトル（１１）及びスイッチング素子（２３、２４）を共通ライン（１６）に対して正側と負側とで共用して昇圧チョッピングを行うようにし、前記制御回路（４３）で必要とする入力電流情報及び出力電流情報を得るために、前記共通ライン（１６）上でかつスイッチング素子（２３、２４）の前段に入力電流検出抵抗（４）を設け、前記出力フィルタ（９６）を構成するリアクトル（３５）の入力側又はリアクトル（３５）とコンデンサ（３６）の間に出力電流検出抵抗（５）を設けたことを特徴とする電源回路。
2. 昇圧チョッパ回路兼力率改善用フィルタ（３２）は、直流出力電圧を位相調整した信号により、入力電流を入力電圧に相似した正弦波状にして力率改善用フィルタとして用いるようにしたことを特徴とする請求項１記載の電源回路。
3. 制御回路（４３）は、交流入力電圧の大きさに応じて昇圧後の目的電圧の設定値を調整して昇圧チョッパ回路兼力率改善用フィルタ（３２）における昇圧率の制御を行う機能を具備してなることを特徴とする請求項１記載の電源回路。

Images