[go: up one dir, main page]

JP2010080667A - 実装基板、および実装方法 - Google Patents

実装基板、および実装方法 Download PDF

Info

Publication number
JP2010080667A
JP2010080667A JP2008247158A JP2008247158A JP2010080667A JP 2010080667 A JP2010080667 A JP 2010080667A JP 2008247158 A JP2008247158 A JP 2008247158A JP 2008247158 A JP2008247158 A JP 2008247158A JP 2010080667 A JP2010080667 A JP 2010080667A
Authority
JP
Japan
Prior art keywords
mounting
land
hole
metal layer
solder
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2008247158A
Other languages
English (en)
Inventor
Hideyuki Sano
英之 佐野
Akihiro Tamura
明弘 田村
Tatsuo Otani
達夫 大谷
Kanji Takagi
寛二 高木
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Omron Corp
Original Assignee
Omron Corp
Omron Tateisi Electronics Co
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Omron Corp, Omron Tateisi Electronics Co filed Critical Omron Corp
Priority to JP2008247158A priority Critical patent/JP2010080667A/ja
Publication of JP2010080667A publication Critical patent/JP2010080667A/ja
Pending legal-status Critical Current

Links

Images

Landscapes

  • Electric Connection Of Electric Components To Printed Circuits (AREA)

Abstract

【課題】リフロー工法で回路部品の実装が適正に行えるとともに、必用な半田の量が抑えられる実装基板を提供する。
【解決手段】実装基板1は、スルーホール11の周囲にランド12を形成している。また、実装面および裏面においては、ランド12の外周部を覆うように、レジスト層13を形成している。ランド12は、隣接する別のスルーホール11の周囲に形成されているランド12とつながらない大きさである。さらに、クリーム半田が、露出しているランド12の上だけでなく、ランド12を覆っているレジスト層13の上にも塗布されている。
【選択図】図2

Description

この発明は、回路部品が半田付けにより実装される実装基板、および、この実装基板に対して回路部品を実装する実装方法に関する。
従来、回路部品(リード部品)を半田付けにより実装した実装基板が広く一般に利用されている(特許文献1参照)。実装基板には、貫通孔(スルーホール)と、その周辺に半田接続用の金属層(ランド)と、が形成されている。回路部品の実装は、リードをスルーホールに挿入し、このリードをランドに半田付けすることにより行われる。回路部品を実装する工法として、リフロー工法がある。このリフロー工法では、ランドにクリーム半田を塗布した実装基板を用いる。まず、実装する回路部品毎に、その回路部品のリードを対応するスルーホールに挿入し、実装基板に載置する。次に、実装する各回路部品を載置した実装基板を加熱炉に入れ、ランドに塗布しているクリーム半田を溶融し、リードをランドに半田付けする。
実装基板は、実装する回路部品のリードの太さに応じた径のスルーホールを形成する必用がある。このため、リードが太い回路部品ほど、スルーホールの径が大きくなり、また実装に必用な半田の量も増加する。したがって、リードが太いコネクタ等の回路部品を上述のリフロー工法で実装すると、クリーム半田を塗布するランドの面積が限られていることから、半田不足による接続不良が生じやすい。そこで、リードが太い回路部品については、リードを手作業で半田付けしたり、溶融した半田を実装基板の裏面から供給して接続するフロー工法で半田付けしていた。このように、リフロー工法に加えて、手作業またはフロー工法を行って回路部品を実装していたので、回路部品の実装にかかる実装工程が煩雑であり、コストアップを生じさせていた。
なお、クリーム半田を塗布する量を増やすために、ランドの面積を大きくすることが考えられるが、ランド面積を大きくすると、回路部品の実装効率が低下する。また、一般的な実装基板は、ランド以外の部分にレジスト層を形成している。リードを固定するための半田量を増やすために、ランド周辺のレジスト層の上にもクリーム半田を塗布することが考えられる。しかし、レジスト層は、金属であるランドに比べて熱伝導率が低い。このため、半田の量を増やすために、半田をランド上だけでなく、周辺のレジスト層まで広げて塗布すると、リフロー工法で、レジスト層に塗布した半田を適正に溶融させることができない。また、隣接するスルーホールが、溶け残りの半田によって短絡する等の不良が生じることもある。
そこで、リフロー工法による回路部品の実装において、上述した、半田不足による接続不良が生じるのを防止するために、スルーホールへ半田を供給するタインプレートを用いる提案がなされている(特許文献2参照)。タインプレートとは、半田を供給するスルーホールに対応する穴を有し、スルーホールに供給する半田を、この穴の周囲に付着させた実装基板とは別の基板である。リフロー工法による回路部品の実装は、タインプレートの穴を実装基板のスルーホールに合わせ、回路部品のリードをタインプレート側から挿入した状態で行われる。このリフロー工法では、タインプレートの穴の周囲に付着させておいた半田が溶融して、スルーホールに供給される。したがって、半田不足による回路部品の接続不良の発生が抑えられる。
また、ランドの周辺にランドから放射状に延びる導電パターンを形成し、この導電パターンを含む円形内に半田を塗布する提案もなされている(特許文献3参照)。さらには、ランドに連続して、スルーホールに供給する半田を塗布するクリーム半田印刷用ランドを設けるとともに、クリーム半田印刷用ランドの内側に非半田付け部としてレジスト等を設ける提案もなされている(特許文献4参照)。
特開平8−181424号公報 特開2007−173342号公報 実開平5−41184号公報 特開2002−26497号公報
しかしながら、特許文献2は、実装基板とは別にタインプレートを用いる構成であるので、部品点数の増加によるコストアップという問題があった。
また、特許文献3は、必用な半田の量の増加にともなって、ランドから放射状に延びる導電パターンの外形を大きくする必用がある。隣接する導電パターンの間隔は、外側ほど広くなる。したがって、導電パターンの外形がある程度の大きさを超えると、リフロー工法で、半田を適正に溶融させることができず、隣接するスルーホールが、溶け残りの半田によって短絡する等の不良が生じることがある。
また、特許文献4は、ランドに連続して、スルーホールに供給する半田を塗布するクリーム半田印刷用ランドを設けるため、このクリーム半田印刷用ランドを設けるスペースを確保しなければならず、リードの間隔が狭いコネクタ等の回路部品に対応できない。
さらに、特許文献3では、リフロー工法で溶融させた半田が導電パターンに付着し、特許文献4では、リフロー工法で溶融させた半田がクリーム半田印刷用ランドに付着する。すなわち、導電パターンや、クリーム半田印刷用ランドに付着する半田が余分に必用になるという問題もあった。
この発明の目的は、リフロー工法で回路部品の実装が適正に行えるとともに、必用な半田の量が抑えられる実装基板を提供することにある。
また、この発明は、上記実装基板に対して回路部品を実装する実装方法を提供することにある。
この発明の実装基板は、上記課題を解決し、その目的を達するために、以下の構成を備えている。
この実装基板には、実装する回路部品のリードを挿入する複数の貫通孔が形成されている。回路部品は、例えば、コネクタ、抵抗、コンデンサ、コイルである。貫通孔は、所謂スルーホールである。また、回路部品の実装面側には、貫通孔の周辺に金属層、およびこの金属層の外周部を覆うレジスト層が形成されている。すなわち、レジスト層を、貫通孔の周辺に形成した金属層の外周に接するように形成しているのではなく、金属層の外周部を覆うように形成している。したがって、貫通孔の周辺に形成する金属層の外形については大きくなるが、回路部品の実装効率については、実質的に低下させることはない。さらに、レジスト層に覆われていない金属層の上だけでなく、この金属層を覆っているレジスト層の上にも、半田を塗布している。
このため、実装する回路部品のリードを貫通孔に挿入し、加熱炉に入れて回路部品を実装するリフロー工法を行うと、レジスト層においても金属層を覆っている部分、すなわち半田を塗布している部分、については、この金属層から伝達される熱によって十分に高温になる。したがって、レジスト層の上に塗布した半田も適正に溶融させることができ、半田不足による接続不良の発生が抑えられる。
また、レジスト層に覆われていない金属層の面積を増大させることもないので、この金属層に付着する溶融した半田の量を増加させることもない。すなわち、回路部品の実装に必用な半田の量が抑えられる。
また、金属層は、貫通孔を通して、実装面の反対面である裏面に連続して形成してもよい。このようにすれば、リフロー工法で、実装基板の裏面から加えられる熱を効率的に利用することができ、レジスト層に塗布している半田を一層確実に溶融させることができる。
また、この裏面側においても、貫通孔の周辺に金属層、およびこの金属層の外周部を覆うレジスト層を形成してもよい。このようにすれば、溶融したクリーム半田が裏面まで流れても、裏面側の金属層全体に広がらず、リード近傍で固着させることができる。さらに、回路部品が実装される実装面側よりも、裏面側に形成する金属層の外形を大きくしたほうが、リフロー工法で加えられる熱を効率的に利用できる。
また、隣接する貫通孔の周辺に形成している金属層については、この金属層よりも熱伝導率の低い部材で区切っておけばよい。
さらに、金属層の外形形状については、円形や、矩形等のどのような形状であってもよいが、回路部品の実装効率の面からみると、矩形にするのが好ましい。
この発明によれば、リフロー工法で回路部品の実装が適正に行えるとともに、必用な半田の量が抑えられる。
以下、この発明の実施形態にかかる実装基板について説明する。
図1は、回路部品を実装基板に実装した状態を示す概略図である。図1(A)は、この実装基板の上面図である。図1(B)は、この実装基板の側面図である。実装基板1には、回路部品(リード部品)が半田付けにより実装される。図1では、実装されている回路部品としてコネクタ5、抵抗6、およびコンデンサ7を示している。実装基板1に対する回路部品の実装は、後述するリフロー工法により行われる。
実装基板1には、実装する回路部品毎に、その回路部品のリードを挿入する貫通孔11(スルーホール11)が形成されている。図2、および図3は、このスルーホール部分の拡大図である。図2はクリーム半田を実装面に塗布する前の状態を示しており、図3はクリーム半田を実装面に塗布した後の状態を示している。図2(A)、図3(A)は、実装面の平面図である。図2(B)、図3(B)は、側面断面図である。図2(C)は、裏面(実装面の反対側の面)の平面図である。図2、および図3では、隣接する2つのスルーホール11を示している。スルーホール11の外形は、実装する回路部品のリードの太さよりも、少し大きい。
スルーホール11の周囲には、実装する回路部品のリードを半田接続するための金属層12(ランド12)が形成されている。ランド12は、半田付けされた回路部品のリードと電気的に接続される。ランド12は、スルーホール11を通して、実装面から裏面にわたって形成されている。実装面、および裏面におけるランド12の外形は、それぞれ矩形である。また、ここでは、ランド12の面積は、実装面よりも、裏面のほうを大きくしている。
なお、図2では、隣接する2つのスルーホール11の周囲に形成したランド12は、つながっていないが、これら2つのスルーホール11に挿入される回路部品のリードを電気的に接続する場合には、これら2つのスルーホール11の周囲に形成したランド12をつなげてもよい。
また、この実装基板1は、ランド12の外周部を覆うレジスト層13を実装面、および裏面に形成している。図2(A)、(C)、および図3(A)では、形成されている金属層の外形を破線で示している。また、ランド12やレジスト層13形成されている範囲を図示するために、実装基板1の外形を便宜的に示している。ここでは、ランド12、およびレジスト層13が形成されていない領域が存在する実装基板1を例示しているが、このランド12、およびレジスト層13が形成されていない領域は、レジスト層13を形成しておいてもよい。
ランド12は、実装面、および裏面において、その大半がレジスト層13に覆われており、スルーホール11の周辺の一部が露出しているだけである。レジスト層13は、ランド12や回路パターン(不図示)が形成されていない領域にも形成されている。例えば、レジスト層13は、図2(B)に示すように、隣接する2つのスルーホール11の周辺に形成されているランド12間にも形成している。実装面、および裏面に形成しているレジスト層13の厚さは、ほぼ均一である。
この実装基板1は、図3に示すように、実装面にクリーム半田14を塗布している。クリーム半田14は、露出しているランド12の上だけでなく、スルーホール11の上や、ランド12を覆っているレジスト層13の上にも塗布している。すなわち、実装面において、ランド12が形成されている範囲にクリーム半田14を塗布している。図3(A)では、塗布したクリーム半田14の下方の位置するランド12や、レジスト層13についても、破線で示している。
なお、クリーム半田14を塗布している領域は、図3(A)ではランド12が形成されている範囲よりも少し大きいが、ランド12が形成されている範囲と同じであってもよいし、また、ランド12が形成されている範囲よりも少し小さくてもよい。また、実装基板1の裏面には、クリーム半田14は塗布されていない。ただし、クリーム半田14を実装面に塗布するときに、その一部がスルーホール11を通って、裏面に達していてもよい。また、図3(B)では、スルーホール11内を半分ほど満たすようにクリーム半田14を塗布した例を示しているが、スルーホール11内全体を満たすようにクリーム半田14を塗布してもよい。
このように、この実装基板1は、スルーホール11の周囲に形成しているランド12の外周部を覆うように、レジスト層13を形成している。また、ランド12は、隣接する別のスルーホール11の周囲に形成されているランド12とつながらない大きさであればよい。このため、スルーホール11の周辺に形成するランド12の外形については大きくなるが、回路部品の実装効率については、実質的に低下させることはない。ただし、隣接する2つのスルーホール11に挿入される回路部品のリードを電気的に接続する場合には、これら2つのスルーホール11の周囲に形成したランド12がつながっていてもよい。さらに、クリーム半田14は、露出しているランド12の上だけでなく、ランド12を覆っているレジスト層13の上にも塗布されている。
次に、この実装基板1に対して、回路部品を実装する工法について説明する。回路部品の実装は、リフロー工法により行われる。図4、および図5は、回路部品を実装する工程を説明する図である。図4(A)は、クリーム半田が塗布されていない状態であり、図4(B)に示すように、実装基板1に対してクリーム半田14を塗布する。そして、実装する回路部品を実装基板1に載置する。具体的には、実装する回路部品毎に、その回路部品のリードを対応するスルーホール11に実装面側から挿入する(図4(C)参照)。
回路部品を載置した実装基板1を、加熱炉に入れる。加熱炉に入れた実装基板1は、熱伝導率が高いランド12に直接塗布されているクリーム半田14が十分に加熱されて溶融し、スルーホール11に流入する(図5(A)参照)。また、時間的に少し遅れて、ランド12を覆っているレジスト層13に塗布しているクリーム半田14が、この覆っているランド12から伝わる熱によって十分に加熱されて溶融する。ランド12を覆っているレジスト層13に塗布していたクリーム半田14は、先にスルーホール11への流入を開始しているクリーム半田14(ランド12に直接塗布されていたクリーム半田14)に引っ張られ、スルーホール11に流入する(図5(B)参照)。
実装面には、実装するコネクタ5、抵抗6、コンデンサ7等の回路部品が載置される。このため、実装基板1では、実装面側のほうが、加えられる熱量に生じるロスが大きい。この実装基板1は、上述したように、ランド12の面積を実装面よりも裏面のほうを大きくしている。すなわち、実装基板1の裏面側からの熱を効率的に利用し、レジスト層13に塗布しているクリーム半田14を溶融することができる。
その後、実装基板1が加熱炉から取り出されると、溶融しているクリーム半田14は温度が下がり、周辺の金属(ランド12や回路部品のリード)、およびスルーホール内に付着して固まる(図5(C)参照)。これにより、回路部品のリードがスルーホール11にハンダ付けされる。すなわち、回路部品が、実装基板1に実装される。
このように、回路部品の実装面において、レジスト層13をランド12の外周部を覆うように形成したので、このランド12を覆っているレジスト層13の上に塗布したクリーム半田を十分に加熱し、溶融することができる。したがって、リードが太いコネクタ等の回路部品であっても、半田不足による接続不良が生じるのを抑えられる。また、ランド12は、実装面、および裏面において露出している部分が抑えられるので、リフロー工法によってランド12に付着する余分な半田が抑えられる。すなわち、回路部品の実装に必用な半田の量が抑えられる。さらに、裏面側においても、スルーホール11の周辺にランド12、およびこのランド12の外周部を覆うレジスト層13を形成しているので、溶融したクリーム半田14が裏面まで流れても、裏面側のランド12全体に広がるのを防止できる。
また、実装面や裏面に形成するランド12の外形形状は、矩形に限らず、図6に示す楕円であってもよいし、図7に示す真円であってもよい。また、クリームハンド14を塗布する領域は、図6(A)や図7(A)に示すように、ランド12に外接する矩形形状としてもよいし、図6(B)や図7(B)に示すように、角部がランド12に内接する矩形形状としてもよい。さらには、ランド12と同じ楕円や真円としてもよい。また、クリーム半田14を塗布する領域は、ランド12を形成している領域よりも少し小さくしたり、少し大きくしたりしてもよい。
また、隣接する2つのスルーホール11のランド12間におけるレジスト層13の厚さは、図8(A)に示すように、ランド12の厚さと、このランド12を覆っているレジスト層13の厚さと、の和と同じ厚さにしてもよいし、図8(B)に示すように、少し厚くしてもよい。このようにすれば、リフロー工法で溶けた半田によって、隣接する2つのスルーホール11が短絡するのを一層確実に防止できる。
回路部品を実装基板に実装した状態を示す概略図である。 実装基板のスルーホール部分の拡大図である。 実装基板のスルーホール部分の拡大図である。 回路部品を実装する工程を説明する図である。 回路部品を実装する工程を説明する図である。 別の実装基板のスルーホール部分の拡大図である。 別の実装基板のスルーホール部分の拡大図である。 別の実装基板のスルーホール部分の拡大図である。
符号の説明
1−実装基板
11−スルーホール(貫通孔)
12−ランド(金属層)
13−レジスト層
14−クリーム半田

Claims (7)

  1. 実装する回路部品のリードを挿入する複数の貫通孔を形成した実装基板において、
    前記回路部品の実装面側には、前記貫通孔の周辺に金属層、およびこの金属層の外周部を覆うレジスト層が形成されており、
    さらに、前記レジスト層に覆われていない前記金属層の上だけでなく、前記金属層を覆っている前記レジスト層の上にも、半田を塗布した、実装基板。
  2. 前記金属層は、前記貫通孔を通して、実装面から反対面である裏面に連続して形成しており、
    前記裏面側も、前記貫通孔の周辺に金属層を形成している、請求項1に記載の実装基板。
  3. 前記貫通孔の周辺に形成している金属層の面積は、前記実装面側よりも、前記裏面側のほうが大きい、請求項2に記載の実装基板。
  4. 前記裏面側の前記金属層も、その外周部をレジスト層で覆っている、請求項2、または3に記載の実装基板。
  5. 隣接する前記貫通孔の周辺に形成している前記金属層を、この金属層よりも熱伝導率の低い部材で区切っている、請求項1〜4のいずれかに記載の実装基板。
  6. 前記金属層の外形形状は、矩形である、請求項1〜5のいずれかに記載の実装基板。
  7. 請求項1〜6のいずれかに記載の実装基板に回路部品を実装する実装方法であって、
    この実装基板に実装する回路部品毎に、その回路部品のリードを対応する前記貫通孔に挿入して、前記実装基板に載置し、
    実装する回路部品を載置した前記実装基板を加熱炉に入れ、前記実装基板に載置している回路部品をリフロー工法で半田付けする、実装方法。
JP2008247158A 2008-09-26 2008-09-26 実装基板、および実装方法 Pending JP2010080667A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2008247158A JP2010080667A (ja) 2008-09-26 2008-09-26 実装基板、および実装方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2008247158A JP2010080667A (ja) 2008-09-26 2008-09-26 実装基板、および実装方法

Publications (1)

Publication Number Publication Date
JP2010080667A true JP2010080667A (ja) 2010-04-08

Family

ID=42210782

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2008247158A Pending JP2010080667A (ja) 2008-09-26 2008-09-26 実装基板、および実装方法

Country Status (1)

Country Link
JP (1) JP2010080667A (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2013162103A (ja) * 2012-02-08 2013-08-19 Juki Corp 電子部品実装方法、電子部品実装装置及び電子部品実装システム
JP2013162102A (ja) * 2012-02-08 2013-08-19 Juki Corp 電子部品実装装置、電子部品実装システム及び電子部品実装方法
JP2013179190A (ja) * 2012-02-08 2013-09-09 Juki Corp 電子部品実装装置、電子部品実装システム及び電子部品実装方法

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05259622A (ja) * 1992-03-16 1993-10-08 Matsushita Electric Ind Co Ltd プリント配線板
JP2002026497A (ja) * 2000-07-04 2002-01-25 Hitachi Media Electoronics Co Ltd プリント配線基板
JP2004071661A (ja) * 2002-08-02 2004-03-04 Hitachi Ltd プリント配線板
JP2007173687A (ja) * 2005-12-26 2007-07-05 Mitsubishi Electric Corp 電子部品実装プリント配線基板。

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05259622A (ja) * 1992-03-16 1993-10-08 Matsushita Electric Ind Co Ltd プリント配線板
JP2002026497A (ja) * 2000-07-04 2002-01-25 Hitachi Media Electoronics Co Ltd プリント配線基板
JP2004071661A (ja) * 2002-08-02 2004-03-04 Hitachi Ltd プリント配線板
JP2007173687A (ja) * 2005-12-26 2007-07-05 Mitsubishi Electric Corp 電子部品実装プリント配線基板。

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2013162103A (ja) * 2012-02-08 2013-08-19 Juki Corp 電子部品実装方法、電子部品実装装置及び電子部品実装システム
JP2013162102A (ja) * 2012-02-08 2013-08-19 Juki Corp 電子部品実装装置、電子部品実装システム及び電子部品実装方法
JP2013179190A (ja) * 2012-02-08 2013-09-09 Juki Corp 電子部品実装装置、電子部品実装システム及び電子部品実装方法

Similar Documents

Publication Publication Date Title
JP5142119B2 (ja) 放熱構造を備えたプリント基板の製造方法および該方法で製造されたプリント基板の放熱構造
JP2008041995A (ja) プリント配線基板及びプリント配線基板の製造方法
JP2010080667A (ja) 実装基板、および実装方法
JP2010080945A (ja) 挿入実装部品の半田付け方法、挿入実装部品の半田付け構造及び電子回路基板
JP2001156488A (ja) シールドケース付き電子部品及びその製造方法
JP4274264B2 (ja) モジュールの製造方法
JP2008066344A (ja) 多層基板と金属接合材料の印刷方法
JP4952904B2 (ja) プリント配線基板とこれを備えたモータ制御装置
JP2008205101A (ja) 電子部品実装基板の製造方法及び電子部品実装基板
JP4863851B2 (ja) プリント基板
JP4919932B2 (ja) プリント基板
JP2005129927A (ja) 接合材料ステンシル
JP4838277B2 (ja) 電子部品実装基板の配線基板構造と電子部品の実装構造
JP2007266510A (ja) プリント配線板と電気機器
JP2008091557A (ja) 電子部品の実装方法および実装装置
WO2013136575A1 (ja) プリント配線板及び回路基板
JP2007299816A (ja) 電子部品実装基板及び電子部品実装基板の製造方法
JP2008103547A (ja) 半田ペースト塗布方法及び電子回路基板
JP2009076632A (ja) プリント配線板の部品取付部構造及びその製造方法
JP2005033042A (ja) プリント配線板
JP2007311428A (ja) 鍍金方法およびマスク板
JP2018107381A (ja) プリント回路アセンブリ及びその製造方法
JP2013004570A (ja) はんだ塗布方法
JP2010267679A (ja) プリント配線板と筐体との接続方法
JP2005286258A (ja) プリント配線板接続機構及びプリント配線板接続方法

Legal Events

Date Code Title Description
A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A712

Effective date: 20100802

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20110331

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20120427

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20120508

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20120911