[go: up one dir, main page]

JP2010045093A - Thermal processing apparatus - Google Patents

Thermal processing apparatus Download PDF

Info

Publication number
JP2010045093A
JP2010045093A JP2008206758A JP2008206758A JP2010045093A JP 2010045093 A JP2010045093 A JP 2010045093A JP 2008206758 A JP2008206758 A JP 2008206758A JP 2008206758 A JP2008206758 A JP 2008206758A JP 2010045093 A JP2010045093 A JP 2010045093A
Authority
JP
Japan
Prior art keywords
analog signal
flash lamp
switching element
trigger
heat treatment
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2008206758A
Other languages
Japanese (ja)
Other versions
JP5372430B2 (en
Inventor
Tatsufumi Kusuda
達文 楠田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Dainippon Screen Manufacturing Co Ltd
Original Assignee
Dainippon Screen Manufacturing Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Dainippon Screen Manufacturing Co Ltd filed Critical Dainippon Screen Manufacturing Co Ltd
Priority to JP2008206758A priority Critical patent/JP5372430B2/en
Publication of JP2010045093A publication Critical patent/JP2010045093A/en
Application granted granted Critical
Publication of JP5372430B2 publication Critical patent/JP5372430B2/en
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Recrystallisation Techniques (AREA)

Abstract

【課題】アニール時のアニール時間および温度プロファイルを自由に設定することができる熱処理装置を提供する。
【解決手段】コンデンサ93と、コイル94と、フラッシュランプFLと、IGBT等のスイッチング素子96とが直列に接続されている。アナログ信号出力部10は、フラッシュランプFLの両端電極間にフラッシュランプFLが発光を開始する閾値以上の電圧を印加するためのトリガー用信号を出力した後、所定波形のアナログ信号をスイッチング素子96のゲートに出力する。スイッチング素子96のゲートにトリガー用信号が出力されているときに、トリガー電極91にトリガー電圧が印加されてフラッシュランプFLが発光を開始する。その後は、アナログ信号出力部10が出力するアナログ信号に従ってフラッシュランプFLに流れる電流が制御される。
【選択図】図6
A heat treatment apparatus capable of freely setting an annealing time and a temperature profile during annealing.
A capacitor, a coil, a flash lamp, and a switching element such as an IGBT are connected in series. The analog signal output unit 10 outputs a trigger signal for applying a voltage equal to or higher than a threshold value at which the flash lamp FL starts to emit light between both end electrodes of the flash lamp FL, and then outputs an analog signal having a predetermined waveform to the switching element 96. Output to the gate. When a trigger signal is output to the gate of the switching element 96, a trigger voltage is applied to the trigger electrode 91, and the flash lamp FL starts to emit light. Thereafter, the current flowing through the flash lamp FL is controlled in accordance with the analog signal output from the analog signal output unit 10.
[Selection] Figure 6

Description

本発明は、半導体ウェハーや液晶表示装置用ガラス基板等(以下、単に「基板」と称する)に対して光を照射することによって該基板を加熱する熱処理装置に関する。   The present invention relates to a heat treatment apparatus for heating a substrate by irradiating light onto a semiconductor wafer, a glass substrate for a liquid crystal display device or the like (hereinafter simply referred to as “substrate”).

従来より、短時間アニールが可能な装置として、ハロゲンランプより照射される光のエネルギーを利用して毎秒数百度程度の速度で半導体ウェハーを昇温する高速ランプアニール装置が使用されていた(例えば、特許文献1)。短時間アニールとは言っても、カンタルヒータ等を使用した抵抗加熱方式の熱処理装置と比較すればの話であり、そのアニール時間は概ね数秒程度であった。   Conventionally, as a device capable of short-time annealing, a high-speed lamp annealing device that uses a light energy irradiated from a halogen lamp to raise the temperature of a semiconductor wafer at a speed of about several hundred degrees per second has been used (for example, Patent Document 1). Even if it is short-time annealing, it is a story compared with a resistance heating type heat treatment apparatus using a cantal heater or the like, and the annealing time was about several seconds.

一方、より短時間のアニールが可能な装置として、キセノンフラッシュランプ(以下、単に「フラッシュランプ」とするときにはキセノンフラッシュランプを意味する)を使用して半導体ウェハーの表面にフラッシュ光(閃光)を照射するフラッシュランプアニール装置が知られている(例えば、特許文献2)。キセノンフラッシュランプのフラッシュ光照射時間は10ミリ秒以下の極めて短時間である。また、キセノンフラッシュランプの放射分光分布は紫外域から近赤外域であり、従来のハロゲンランプよりも波長が短く、シリコンの半導体ウェハーの基礎吸収帯とほぼ一致している。よって、キセノンフラッシュランプから半導体ウェハーにフラッシュ光を照射したときには、透過光が少なく半導体ウェハーを急速に昇温することが可能である。また、10ミリ秒以下の極めて短時間のフラッシュ光照射であれば、半導体ウェハーの表面近傍のみを選択的に昇温できることも判明している。このため、フラッシュランプアニール装置は、イオン注入後の半導体ウェハーのイオン活性化処理に好適であり、イオンの熱拡散を生じさせることなくイオン活性化のみを行って浅い接合を形成することができる。   On the other hand, as a device capable of annealing in a shorter time, a xenon flash lamp (hereinafter simply referred to as “flash lamp” means xenon flash lamp) is used to irradiate the surface of a semiconductor wafer with flash light (flash). A flash lamp annealing apparatus is known (for example, Patent Document 2). The flash light irradiation time of the xenon flash lamp is an extremely short time of 10 milliseconds or less. The xenon flash lamp has a radiation spectral distribution from the ultraviolet region to the near-infrared region, which has a shorter wavelength than that of a conventional halogen lamp, and almost coincides with the fundamental absorption band of a silicon semiconductor wafer. Therefore, when the semiconductor wafer is irradiated with flash light from the xenon flash lamp, the semiconductor wafer can be rapidly heated with little transmitted light. Further, it has been found that if the flash light irradiation is performed for an extremely short time of 10 milliseconds or less, only the vicinity of the surface of the semiconductor wafer can be selectively heated. For this reason, the flash lamp annealing apparatus is suitable for ion activation treatment of a semiconductor wafer after ion implantation, and can form a shallow junction by performing only ion activation without causing thermal diffusion of ions.

また、フラッシュランプアニール装置よりもさらに短時間のアニールが可能な装置としてはレーザアニール装置がある。レーザアニール装置は、数十ナノ秒のパルスレーザをX−Y両方向にスキャンさせてアニールする装置である。   As an apparatus capable of annealing in a shorter time than a flash lamp annealing apparatus, there is a laser annealing apparatus. The laser annealing apparatus is an apparatus that anneals by scanning a pulse laser of several tens of nanoseconds in both X and Y directions.

特開2000−199688号公報JP 2000-199688 A 特開2004−055821号公報JP 2004-055821 A

しかしながら、従来においては、ハロゲンランプを使用した高速ランプアニール装置とフラッシュランプアニール装置との中間域のアニール時間を実現できる技術が存在しなかった。すなわち、半導体ウェハーの主面各位置におけるアニール時間が10ミリ秒〜1秒程度となる熱処理装置が存在しなかった。近年、このような中間域のアニール時間での熱処理がトランジスタ製作における活性化処理や金属処理、また配線処理工程などの各種工程で必要とされつつある。   However, conventionally, there has been no technology that can realize an annealing time in an intermediate region between a high-speed lamp annealing apparatus using a halogen lamp and a flash lamp annealing apparatus. That is, there has been no heat treatment apparatus in which the annealing time at each position on the main surface of the semiconductor wafer is about 10 milliseconds to 1 second. In recent years, such heat treatment with an intermediate annealing time has been required in various processes such as activation processing, metal processing, and wiring processing in transistor fabrication.

ハロゲンランプによって上記中間域のアニール時間を実現しようとすれば、より大きな出力が必要なるためにフィラメントを太くしなければならず、そうすると熱量量が大きくなって却って昇温降温速度が遅くなるという問題が生じる。   If an intermediate annealing time is to be realized with a halogen lamp, the filament must be made thicker because a larger output is required. If this is done, the amount of heat increases and the temperature rise / fall rate slows down. Occurs.

また、レーザアニール装置においては、パルスレーザが半導体ウェハー上の各位置に留まる時間を長くすれば、理論上は上記中間域のアニール時間を達成することもできる。ところが、パルスレーザが特定位置に留まる時間が長くなると、露光されていない領域まで昇温されて、昇温の重ね合わせ部分に生じるスイッチングという現象が顕著となる。より大きな問題として、パルスレーザが各位置に留まる時間が長くなった結果、1枚の半導体ウェハーを処理するのに1時間程度を要することとなり、現実味のないスループットとなる。   In the laser annealing apparatus, the annealing time in the intermediate region can theoretically be achieved by increasing the time during which the pulse laser stays at each position on the semiconductor wafer. However, when the time during which the pulse laser stays at a specific position becomes long, the temperature rises to an unexposed area, and the phenomenon of switching that occurs in the overlapping portion of the temperature rise becomes significant. As a larger problem, as a result of the longer time that the pulse laser stays at each position, it takes about one hour to process one semiconductor wafer, resulting in an unrealistic throughput.

また、単に急速に昇温して急速に降温するだけでなく、アニール時の温度プロファイルを自由に変更したいという要望もある。   Further, there is a demand not only to rapidly raise the temperature and to rapidly lower the temperature, but also to freely change the temperature profile during annealing.

本発明は、上記課題に鑑みてなされたものであり、アニール時のアニール時間および温度プロファイルを自由に設定することができる熱処理装置を提供することを目的とする。   The present invention has been made in view of the above problems, and an object thereof is to provide a heat treatment apparatus capable of freely setting an annealing time and a temperature profile during annealing.

上記課題を解決するため、請求項1の発明は、基板に対して光を照射することによって該基板を加熱する熱処理装置において、基板を保持する保持手段と、前記保持手段に保持された基板に光を照射するフラッシュランプと、前記フラッシュランプ、コンデンサおよびコイルと直列に接続されたスイッチング素子と、前記スイッチング素子にアナログ信号を出力することによって前記スイッチング素子の駆動を制御するアナログ信号出力手段と、を備えることを特徴とする。   In order to solve the above problems, the invention of claim 1 is directed to a heat treatment apparatus that heats a substrate by irradiating the substrate with light, the holding means for holding the substrate, and the substrate held by the holding means. A flash lamp for irradiating light; a switching element connected in series with the flash lamp, a capacitor and a coil; and an analog signal output means for controlling driving of the switching element by outputting an analog signal to the switching element; It is characterized by providing.

また、請求項2の発明は、請求項1の発明に係る熱処理装置において、前記フラッシュランプの外部から発光のためのトリガー電圧を印加するトリガー電圧印加手段をさらに備え、前記アナログ信号出力手段は、前記トリガー電圧印加手段がトリガー電圧を印加する時点で前記フラッシュランプの両端電極間に前記フラッシュランプが発光を開始する閾値以上の電圧を印加するためのトリガー用信号を前記スイッチング素子に出力した後、所定の波形のアナログ信号を前記スイッチング素子に出力することを特徴とする。   The invention of claim 2 is the heat treatment apparatus according to claim 1, further comprising trigger voltage applying means for applying a trigger voltage for light emission from the outside of the flash lamp, wherein the analog signal output means is After outputting a trigger signal for applying a voltage equal to or higher than a threshold at which the flash lamp starts to emit light between both end electrodes of the flash lamp when the trigger voltage applying means applies the trigger voltage, An analog signal having a predetermined waveform is output to the switching element.

また、請求項3の発明は、請求項2の発明に係る熱処理装置において、前記アナログ信号出力手段は、前記トリガー電圧印加手段がトリガー電圧を印加してから一定時間前記トリガー用信号を出力した後に、前記所定の波形のアナログ信号を前記スイッチング素子に出力することを特徴とする。   The invention according to claim 3 is the heat treatment apparatus according to claim 2, wherein the analog signal output means outputs the trigger signal for a predetermined time after the trigger voltage applying means applies the trigger voltage. The analog signal having the predetermined waveform is output to the switching element.

また、請求項4の発明は、請求項2または請求項3の発明に係る熱処理装置において、前記アナログ信号出力手段は、所定間隔ごとの波形のレベルをデジタルデータとして記憶する波形記憶部と、前記波形記憶部に記憶されたデジタルデータをアナログ信号に変換するD/A変換器と、を備え、前記波形記憶部には、前記トリガー用信号を生成するためのデータを記憶するトリガーデータ領域および前記所定の波形のアナログ信号を生成するためのデータを記憶する波形データ領域が設定されることを特徴とする。   According to a fourth aspect of the present invention, in the heat treatment apparatus according to the second or third aspect of the invention, the analog signal output means includes a waveform storage unit that stores a waveform level at predetermined intervals as digital data, and A D / A converter that converts the digital data stored in the waveform storage unit into an analog signal, and the waveform storage unit includes a trigger data area that stores data for generating the trigger signal; and A waveform data area for storing data for generating an analog signal having a predetermined waveform is set.

また、請求項5の発明は、請求項2または請求項3の発明に係る熱処理装置において、前記アナログ信号出力手段は、1以上のパルスを含むパルス信号を発生するパルス信号発生手段と、前記パルス信号発生手段にて発生されたパルス信号にローパスフィルタ処理を施してアナログ信号を生成するローパスフィルタと、を備え、前記パルス信号発生手段は、前記トリガー用信号を生成するための単一のパルスおよび前記所定の波形のアナログ信号を生成するためのパルス群を発生することを特徴とする。   According to a fifth aspect of the present invention, in the heat treatment apparatus according to the second or third aspect of the present invention, the analog signal output means includes a pulse signal generating means for generating a pulse signal including one or more pulses, and the pulse. A low-pass filter that generates an analog signal by subjecting the pulse signal generated by the signal generation means to low-pass filter processing, and the pulse signal generation means includes a single pulse for generating the trigger signal and A pulse group for generating an analog signal having the predetermined waveform is generated.

また、請求項6の発明は、請求項1から請求項5のいずれかの発明に係る熱処理装置において、前記フラッシュランプの発光が終了した後に前記コンデンサに残留している電荷量に応じて前記アナログ信号出力手段から出力されたアナログ信号を増幅する増幅器をさらに備えることを特徴とする。   According to a sixth aspect of the present invention, in the heat treatment apparatus according to any one of the first to fifth aspects of the present invention, the analog is in accordance with the amount of charge remaining in the capacitor after the flash lamp has finished emitting light. It further includes an amplifier that amplifies the analog signal output from the signal output means.

また、請求項7の発明は、請求項1から請求項6のいずれかの発明に係る熱処理装置において、前記スイッチング素子はトランジスタであり、前記アナログ信号出力手段は、前記トランジスタのゲートにアナログ信号を出力することを特徴とする。   According to a seventh aspect of the present invention, in the heat treatment apparatus according to any one of the first to sixth aspects, the switching element is a transistor, and the analog signal output means outputs an analog signal to the gate of the transistor. It is characterized by outputting.

また、請求項8の発明は、請求項7の発明に係る熱処理装置において、前記トランジスタは絶縁ゲートバイポーラトランジスタであることを特徴とする。   According to an eighth aspect of the present invention, in the heat treatment apparatus according to the seventh aspect of the present invention, the transistor is an insulated gate bipolar transistor.

請求項1から請求項8の発明によれば、フラッシュランプ、コンデンサおよびコイルと直列に接続されたスイッチング素子にアナログ信号を出力することによってスイッチング素子の駆動を制御するため、アナログ信号の波形によってフラッシュランプに流れる電流および発光を自由に制御することができ、アニール時のアニール時間および温度プロファイルを自由に設定することができる。   According to the first to eighth aspects of the present invention, since the driving of the switching element is controlled by outputting the analog signal to the switching element connected in series with the flash lamp, the capacitor, and the coil, the flash is generated by the waveform of the analog signal. The current flowing through the lamp and the light emission can be freely controlled, and the annealing time and temperature profile during annealing can be set freely.

特に、請求項2の発明によれば、アナログ信号出力手段は、トリガー電圧印加手段がトリガー電圧を印加する時点でフラッシュランプの両端電極間にフラッシュランプが発光を開始する閾値以上の電圧を印加するためのトリガー用信号をスイッチング素子に出力した後、所定の波形のアナログ信号をスイッチング素子に出力するため、確実にフラッシュランプの発光を開始させることができる。   In particular, according to the invention of claim 2, the analog signal output means applies a voltage equal to or higher than a threshold value at which the flash lamp starts to emit light between both end electrodes of the flash lamp when the trigger voltage applying means applies the trigger voltage. After the trigger signal for outputting is output to the switching element, an analog signal having a predetermined waveform is output to the switching element, so that the flash lamp can be surely started to emit light.

特に、請求項3の発明によれば、アナログ信号出力手段は、トリガー電圧印加手段がトリガー電圧を印加してから一定時間経過後に、所定の波形のアナログ信号をスイッチング素子に出力するため、当該アナログ信号が出力される時点では既にフラッシュランプに電流が流れており、アナログ信号の波形によってフラッシュランプに流れる電流および発光を確実に制御することができる。   In particular, according to the invention of claim 3, the analog signal output means outputs an analog signal having a predetermined waveform to the switching element after a predetermined time has elapsed since the trigger voltage applying means applied the trigger voltage. Current is already flowing through the flash lamp at the time when the signal is output, and the current flowing through the flash lamp and light emission can be reliably controlled by the waveform of the analog signal.

特に、請求項6の発明によれば、フラッシュランプの発光が終了した後にコンデンサに残留している電荷量に応じてアナログ信号出力手段から出力されたアナログ信号を増幅する増幅器をさらに備えるため、スイッチング素子の機差による誤差を補正することができる。   In particular, according to the sixth aspect of the present invention, the switching circuit further includes an amplifier that amplifies the analog signal output from the analog signal output means in accordance with the amount of charge remaining in the capacitor after the flash lamp has finished emitting light. Errors due to device differences can be corrected.

特に、請求項8の発明によれば、スイッチング素子を絶縁ゲートバイポーラトランジスタとしているため、大電力を必要とするフラッシュランプの発光に適切である。   In particular, according to the invention of claim 8, since the switching element is an insulated gate bipolar transistor, it is suitable for light emission of a flash lamp that requires high power.

以下、図面を参照しつつ本発明の実施の形態について詳細に説明する。   Hereinafter, embodiments of the present invention will be described in detail with reference to the drawings.

<1.第1実施形態>
まず、本発明に係る熱処理装置の全体構成について概説する。図1は、本発明に係る熱処理装置1の構成を示す縦断面図である。熱処理装置1は基板として略円形の半導体ウェハーWに光を照射してその半導体ウェハーWを加熱するランプアニール装置である。
<1. First Embodiment>
First, the overall configuration of the heat treatment apparatus according to the present invention will be outlined. FIG. 1 is a longitudinal sectional view showing a configuration of a heat treatment apparatus 1 according to the present invention. The heat treatment apparatus 1 is a lamp annealing apparatus that irradiates a substantially circular semiconductor wafer W as a substrate with light and heats the semiconductor wafer W.

熱処理装置1は、半導体ウェハーWを収容する略円筒形状のチャンバー6と、複数のフラッシュランプFLを内蔵するランプハウス5と、を備える。また、熱処理装置1は、チャンバー6およびランプハウス5に設けられた各動作機構を制御して半導体ウェハーWの熱処理を実行させる制御部3を備える。   The heat treatment apparatus 1 includes a substantially cylindrical chamber 6 that accommodates a semiconductor wafer W, and a lamp house 5 that houses a plurality of flash lamps FL. Further, the heat treatment apparatus 1 includes a control unit 3 that controls each operation mechanism provided in the chamber 6 and the lamp house 5 to execute the heat treatment of the semiconductor wafer W.

チャンバー6は、ランプハウス5の下方に設けられており、略円筒状の内壁を有するチャンバー側部63、および、チャンバー側部63の下部を覆うチャンバー底部62によって構成される。また、チャンバー側部63およびチャンバー底部62によって囲まれる空間が熱処理空間65として規定される。熱処理空間65の上方は上部開口60とされており、上部開口60にはチャンバー窓61が装着されて閉塞されている。   The chamber 6 is provided below the lamp house 5 and includes a chamber side 63 having a substantially cylindrical inner wall and a chamber bottom 62 covering the lower part of the chamber side 63. A space surrounded by the chamber side 63 and the chamber bottom 62 is defined as a heat treatment space 65. An upper opening 60 is formed above the heat treatment space 65, and a chamber window 61 is attached to the upper opening 60 to be closed.

チャンバー6の天井部を構成するチャンバー窓61は、石英により形成された円板形状部材であり、ランプハウス5から出射された光を熱処理空間65に透過する石英窓として機能する。チャンバー6の本体を構成するチャンバー底部62およびチャンバー側部63は、例えば、ステンレススチール等の強度と耐熱性に優れた金属材料にて形成されており、チャンバー側部63の内側面の上部のリング631は、光照射による劣化に対してステンレススチールより優れた耐久性を有するアルミニウム(Al)合金等で形成されている。   The chamber window 61 constituting the ceiling portion of the chamber 6 is a disk-shaped member made of quartz and functions as a quartz window that transmits the light emitted from the lamp house 5 to the heat treatment space 65. The chamber bottom 62 and the chamber side 63 constituting the main body of the chamber 6 are formed of, for example, a metal material having excellent strength and heat resistance such as stainless steel, and a ring on the upper side of the inner side surface of the chamber side 63. 631 is formed of an aluminum (Al) alloy or the like having durability superior to stainless steel against deterioration due to light irradiation.

また、熱処理空間65の気密性を維持するために、チャンバー窓61とチャンバー側部63とはOリングによってシールされている。すなわち、チャンバー窓61の下面周縁部とチャンバー側部63との間にOリングを挟み込むとともに、クランプリング90をチャンバー窓61の上面周縁部に当接させ、そのクランプリング90をチャンバー側部63にネジ止めすることによって、チャンバー窓61をOリングに押し付けている。   Further, in order to maintain the airtightness of the heat treatment space 65, the chamber window 61 and the chamber side portion 63 are sealed by an O-ring. That is, the O-ring is sandwiched between the lower surface peripheral portion of the chamber window 61 and the chamber side portion 63, the clamp ring 90 is brought into contact with the upper peripheral portion of the chamber window 61, and the clamp ring 90 is attached to the chamber side portion 63. The chamber window 61 is pressed against the O-ring by screwing.

チャンバー底部62には、保持部7を貫通して半導体ウェハーWをその下面(ランプハウス5からの光が照射される側とは反対側の面)から支持するための複数(本実施の形態では3本)の支持ピン70が立設されている。支持ピン70は、例えば石英により形成されており、チャンバー6の外部から固定されているため、容易に取り替えることができる。   The chamber bottom 62 has a plurality (in this embodiment) for supporting the semiconductor wafer W from the lower surface (surface opposite to the side irradiated with light from the lamp house 5) through the holding portion 7. 3) support pins 70 are provided upright. The support pin 70 is made of, for example, quartz and is fixed from the outside of the chamber 6 and can be easily replaced.

チャンバー側部63は、半導体ウェハーWの搬入および搬出を行うための搬送開口部66を有し、搬送開口部66は、軸662を中心に回動するゲートバルブ185により開閉可能とされる。チャンバー側部63における搬送開口部66とは反対側の部位には熱処理空間65に処理ガス(例えば、窒素(N2)ガスやヘリウム(He)ガス、アルゴン(Ar)ガス等の不活性ガス、あるいは、酸素(02)ガス等)を導入する導入路81が形成され、その一端は弁82を介して図示省略の給気機構に接続され、他端はチャンバー側部63の内部に形成されるガス導入バッファ83に接続される。また、搬送開口部66には熱処理空間65内の気体を排出する排出路86が形成され、弁87を介して図示省略の排気機構に接続される。 The chamber side 63 has a transfer opening 66 for carrying in and out the semiconductor wafer W, and the transfer opening 66 can be opened and closed by a gate valve 185 that rotates about a shaft 662. A portion of the chamber side 63 opposite to the transfer opening 66 is provided with a processing gas (for example, an inert gas such as nitrogen (N 2 ) gas, helium (He) gas, argon (Ar) gas) in the heat treatment space 65, Alternatively, an introduction path 81 for introducing oxygen (0 2 ) gas or the like is formed, one end of which is connected to an air supply mechanism (not shown) via a valve 82, and the other end is formed inside the chamber side portion 63. Connected to the gas introduction buffer 83. A discharge passage 86 for discharging the gas in the heat treatment space 65 is formed in the transfer opening 66 and is connected to an exhaust mechanism (not shown) via a valve 87.

図2は、チャンバー6をガス導入バッファ83の位置にて水平面で切断した断面図である。図2に示すように、ガス導入バッファ83は、図1に示す搬送開口部66の反対側においてチャンバー側部63の内周の約1/3に亘って形成されており、導入路81を介してガス導入バッファ83に導かれた処理ガスは、複数のガス供給孔84から熱処理空間65内へと供給される。   FIG. 2 is a cross-sectional view of the chamber 6 cut along a horizontal plane at the position of the gas introduction buffer 83. As shown in FIG. 2, the gas introduction buffer 83 is formed over about 3 of the inner periphery of the chamber side 63 on the opposite side of the transfer opening 66 shown in FIG. Then, the processing gas guided to the gas introduction buffer 83 is supplied into the heat treatment space 65 from the plurality of gas supply holes 84.

また、熱処理装置1は、チャンバー6の内部において半導体ウェハーWを水平姿勢にて保持しつつ光照射前にその保持する半導体ウェハーWの予備加熱を行う略円板状の保持部7と、保持部7をチャンバー6の底面であるチャンバー底部62に対して昇降させる保持部昇降機構4と、を備える。図1に示す保持部昇降機構4は、略円筒状のシャフト41、移動板42、ガイド部材43(本実施の形態ではシャフト41の周りに3本配置される)、固定板44、ボールネジ45、ナット46およびモータ40を有する。チャンバー6の下部であるチャンバー底部62には保持部7よりも小さい直径を有する略円形の下部開口64が形成されており、ステンレススチール製のシャフト41は、下部開口64を挿通して、保持部7(厳密には保持部7のホットプレート71)の下面に接続されて保持部7を支持する。   The heat treatment apparatus 1 also includes a substantially disk-shaped holding unit 7 that holds the semiconductor wafer W in a horizontal position in the chamber 6 and performs preheating of the semiconductor wafer W held before light irradiation, and a holding unit. And a holding unit elevating mechanism 4 that elevates 7 with respect to the chamber bottom 62 which is the bottom surface of the chamber 6. 1 includes a substantially cylindrical shaft 41, a moving plate 42, guide members 43 (three arranged around the shaft 41 in the present embodiment), a fixed plate 44, a ball screw 45, It has a nut 46 and a motor 40. A substantially circular lower opening 64 having a smaller diameter than the holding portion 7 is formed in the chamber bottom 62 which is the lower portion of the chamber 6, and the stainless steel shaft 41 is inserted through the lower opening 64 to hold the holding portion. 7 (strictly speaking, the hot plate 71 of the holding unit 7) is connected to the lower surface of the holding unit 7 to support it.

移動板42にはボールネジ45と螺合するナット46が固定されている。また、移動板42は、チャンバー底部62に固定されて下方へと伸びるガイド部材43により摺動自在に案内されて上下方向に移動可能とされる。また、移動板42は、シャフト41を介して保持部7に連結される。   A nut 46 that is screwed into the ball screw 45 is fixed to the moving plate 42. The moving plate 42 is slidably guided by a guide member 43 that is fixed to the chamber bottom 62 and extends downward, and is movable in the vertical direction. Further, the moving plate 42 is connected to the holding unit 7 via the shaft 41.

モータ40は、ガイド部材43の下端部に取り付けられる固定板44に設置され、タイミングベルト401を介してボールネジ45に接続される。保持部昇降機構4により保持部7が昇降する際には、駆動部であるモータ40が制御部3の制御によりボールネジ45を回転し、ナット46が固定された移動板42がガイド部材43に沿って鉛直方向に移動する。この結果、移動板42に固定されたシャフト41が鉛直方向に沿って移動し、シャフト41に接続された保持部7が図1に示す半導体ウェハーWの受渡位置と図5に示す半導体ウェハーWの処理位置との間で滑らかに昇降する。   The motor 40 is installed on a fixed plate 44 attached to the lower end of the guide member 43, and is connected to the ball screw 45 via the timing belt 401. When the holding part 7 is raised and lowered by the holding part raising / lowering mechanism 4, the motor 40 as the driving part rotates the ball screw 45 under the control of the control part 3, and the moving plate 42 to which the nut 46 is fixed follows the guide member 43. Move vertically. As a result, the shaft 41 fixed to the moving plate 42 moves along the vertical direction, and the holding unit 7 connected to the shaft 41 moves between the delivery position of the semiconductor wafer W shown in FIG. 1 and the semiconductor wafer W shown in FIG. Move up and down smoothly between the processing positions.

移動板42の上面には略半円筒状(円筒を長手方向に沿って半分に切断した形状)のメカストッパ451がボールネジ45に沿うように立設されており、仮に何らかの異常により移動板42が所定の上昇限界を超えて上昇しようとしても、メカストッパ451の上端がボールネジ45の端部に設けられた端板452に突き当たることによって移動板42の異常上昇が防止される。これにより、保持部7がチャンバー窓61の下方の所定位置以上に上昇することはなく、保持部7とチャンバー窓61との衝突が防止される。   On the upper surface of the moving plate 42, a mechanical stopper 451 having a substantially semi-cylindrical shape (a shape obtained by cutting the cylinder in half along the longitudinal direction) is provided so as to extend along the ball screw 45. If the upper limit of the mechanical stopper 451 is struck against the end plate 452 provided at the end of the ball screw 45, the moving plate 42 is prevented from rising abnormally. Thereby, the holding part 7 does not rise above a predetermined position below the chamber window 61, and the collision between the holding part 7 and the chamber window 61 is prevented.

また、保持部昇降機構4は、チャンバー6の内部のメンテナンスを行う際に保持部7を手動にて昇降させる手動昇降部49を有する。手動昇降部49はハンドル491および回転軸492を有し、ハンドル491を介して回転軸492を回転することより、タイミングベルト495を介して回転軸492に接続されるボールネジ45を回転して保持部7の昇降を行うことができる。   The holding unit lifting mechanism 4 has a manual lifting unit 49 that manually lifts and lowers the holding unit 7 when performing maintenance inside the chamber 6. The manual elevating part 49 has a handle 491 and a rotating shaft 492. By rotating the rotating shaft 492 via the handle 491, the ball screw 45 connected to the rotating shaft 492 is rotated via the timing belt 495 to hold the holding part. 7 can be moved up and down.

チャンバー底部62の下側には、シャフト41の周囲を囲み下方へと伸びる伸縮自在のベローズ47が設けられ、その上端はチャンバー底部62の下面に接続される。一方、ベローズ47の下端はベローズ下端板471に取り付けられている。べローズ下端板471は、鍔状部材411によってシャフト41にネジ止めされて取り付けられている。保持部昇降機構4により保持部7がチャンバー底部62に対して上昇する際にはベローズ47が収縮され、下降する際にはべローズ47が伸張される。そして、保持部7が昇降する際にも、ベローズ47が伸縮することによって熱処理空間65内の気密状態が維持される。   A telescopic bellows 47 that surrounds the shaft 41 and extends downward is provided below the chamber bottom 62, and its upper end is connected to the lower surface of the chamber bottom 62. On the other hand, the lower end of the bellows 47 is attached to the bellows lower end plate 471. The bellows lower end plate 471 is attached by being screwed to the shaft 41 by a flange-shaped member 411. The bellows 47 is contracted when the holding portion 7 is raised with respect to the chamber bottom 62 by the holding portion lifting mechanism 4, and the bellows 47 is expanded when the holding portion 7 is lowered. When the holding unit 7 moves up and down, the airtight state in the heat treatment space 65 is maintained by the expansion and contraction of the bellows 47.

図3は、保持部7の構成を示す断面図である。保持部7は、半導体ウェハーWを予備加熱(いわゆるアシスト加熱)するホットプレート(加熱プレート)71、および、ホットプレート71の上面(保持部7が半導体ウェハーWを保持する側の面)に設置されるサセプタ72を有する。保持部7の下面には、既述のように保持部7を昇降するシャフト41が接続される。サセプタ72は石英(あるいは、窒化アルミニウム(AIN)等であってもよい)により形成され、その上面には半導体ウェハーWの位置ずれを防止するピン75が設けられる。サセプタ72は、その下面をホットプレート71の上面に面接触させてホットプレート71上に設置される。これにより、サセプタ72は、ホットプレート71からの熱エネルギーを拡散してサセプタ72上面に載置された半導体ウェハーWに伝達するとともに、メンテナンス時にはホットプレート71から取り外して洗浄可能とされる。   FIG. 3 is a cross-sectional view showing the configuration of the holding unit 7. The holding unit 7 is installed on a hot plate (heating plate) 71 that preheats the semiconductor wafer W (so-called assist heating), and an upper surface of the hot plate 71 (a surface on the side where the holding unit 7 holds the semiconductor wafer W). The susceptor 72 is provided. As described above, the shaft 41 that moves up and down the holding unit 7 is connected to the lower surface of the holding unit 7. The susceptor 72 is made of quartz (or may be aluminum nitride (AIN) or the like), and a pin 75 for preventing displacement of the semiconductor wafer W is provided on the upper surface thereof. The susceptor 72 is installed on the hot plate 71 with its lower surface in surface contact with the upper surface of the hot plate 71. Thus, the susceptor 72 diffuses the thermal energy from the hot plate 71 and transmits it to the semiconductor wafer W placed on the upper surface of the susceptor 72, and can be removed from the hot plate 71 and cleaned during maintenance.

ホットプレート71は、ステンレススチール製の上部プレート73および下部プレート74にて構成される。上部プレート73と下部プレート74との間には、ホットプレート71を加熱するニクロム線等の抵抗加熱線76が配設され、導電性のニッケル(Ni)ロウが充填されて封止されている。また、上部プレート73および下部プレート74の端部はロウ付けにより接着されている。   The hot plate 71 includes an upper plate 73 and a lower plate 74 made of stainless steel. A resistance heating wire 76 such as a nichrome wire for heating the hot plate 71 is disposed between the upper plate 73 and the lower plate 74, and is filled with a conductive nickel (Ni) solder and sealed. The end portions of the upper plate 73 and the lower plate 74 are bonded by brazing.

図4は、ホットプレート71を示す平面図である。図4に示すように、ホットプレート71は、保持される半導体ウェハーWと対向する領域の中央部に同心円状に配置される円板状のゾーン711および円環状のゾーン712、並びに、ゾーン712の周囲の略円環状の領域を周方向に4等分割した4つのゾーン713〜716を備え、各ゾーン間には若干の間隙が形成されている。また、ホットプレート71には、支持ピン70が挿通される3つの貫通孔77が、ゾーン711とゾーン712との隙間の周上に120°毎に設けられる。   FIG. 4 is a plan view showing the hot plate 71. As shown in FIG. 4, the hot plate 71 includes a disc-shaped zone 711 and an annular zone 712 that are concentrically arranged in a central portion of a region facing the held semiconductor wafer W, and a zone 712. There are four zones 713 to 716 obtained by equally dividing a peripheral substantially annular region into four equal parts in the circumferential direction, and a slight gap is formed between the zones. The hot plate 71 is provided with three through holes 77 through which the support pins 70 are inserted, every 120 ° on the circumference of the gap between the zone 711 and the zone 712.

6つのゾーン711〜716のそれぞれには、相互に独立した抵抗加熱線76が周回するように配設されてヒータが個別に形成されており、各ゾーンに内蔵されたヒータにより各ゾーンが個別に加熱される。保持部7に保持された半導体ウェハーWは、6つのゾーン711〜716に内蔵されたヒータにより加熱される。また、ゾーン711〜716のそれぞれには、熱電対を用いて各ゾーンの温度を計測するセンサ710が設けられている。各センサ710は略円筒状のシャフト41の内部を通り制御部3に接続される。   In each of the six zones 711 to 716, heaters are individually formed so that mutually independent resistance heating wires 76 circulate, and each zone is individually formed by a heater built in each zone. Heated. The semiconductor wafer W held by the holding unit 7 is heated by heaters built in the six zones 711 to 716. Each of the zones 711 to 716 is provided with a sensor 710 that measures the temperature of each zone using a thermocouple. Each sensor 710 passes through the inside of a substantially cylindrical shaft 41 and is connected to the control unit 3.

ホットプレート71が加熱される際には、センサ710により計測される6つのゾーン711〜716のそれぞれの温度が予め設定された所定の温度になるように、各ゾーンに配設された抵抗加熱線76への電力供給量が制御部3により制御される。制御部3による各ゾーンの温度制御はPID(Proportional,Integral,Derivative)制御により行われる。ホットプレート71では、半導体ウェハーWの熱処理(複数の半導体ウェハーWを連続的に処理する場合は、全ての半導体ウェハーWの熱処理)が終了するまでゾーン711〜716のそれぞれの温度が継続的に計測され、各ゾーンに配設された抵抗加熱線76への電力供給量が個別に制御されて、すなわち、各ゾーンに内蔵されたヒータの温度が個別に制御されて各ゾーンの温度が設定温度に維持される。なお、各ゾーンの設定温度は、基準となる温度から個別に設定されたオフセット値だけ変更することが可能とされる。   When the hot plate 71 is heated, the resistance heating wire disposed in each zone is set so that the temperature of each of the six zones 711 to 716 measured by the sensor 710 becomes a predetermined temperature. The amount of power supplied to 76 is controlled by the control unit 3. The temperature control of each zone by the control unit 3 is performed by PID (Proportional, Integral, Derivative) control. In the hot plate 71, the temperature of each of the zones 711 to 716 is continuously measured until the heat treatment of the semiconductor wafer W (when plural semiconductor wafers W are continuously processed, the heat treatment of all the semiconductor wafers W) is completed. Then, the power supply amount to the resistance heating wire 76 disposed in each zone is individually controlled, that is, the temperature of the heater built in each zone is individually controlled, and the temperature of each zone becomes the set temperature. Maintained. The set temperature of each zone can be changed by an offset value set individually from the reference temperature.

6つのゾーン711〜716にそれぞれ配設される抵抗加熱線76は、シャフト41の内部を通る電力線を介して電力供給源(図示省略)に接続されている。電力供給源から各ゾーンに至る経路途中において、電力供給源からの電力線は、マグネシア(マグネシウム酸化物)等の絶縁体を充填したステンレスチューブの内部に互いに電気的に絶縁状態となるように配置される。なお、シャフト41の内部は大気開放されている。   The resistance heating wires 76 respectively disposed in the six zones 711 to 716 are connected to a power supply source (not shown) via a power line passing through the inside of the shaft 41. On the way from the power supply source to each zone, the power lines from the power supply source are arranged so as to be electrically insulated from each other inside a stainless tube filled with an insulator such as magnesia (magnesium oxide). The The interior of the shaft 41 is open to the atmosphere.

次に、ランプハウス5は、筐体51の内側に、複数本(本実施形態では30本)のキセノンフラッシュランプFLからなる光源と、その光源の上方を覆うように設けられたリフレクタ52と、を備えて構成される。また、ランプハウス5の筐体51の底部にはランプ光放射窓53が装着されている。ランプハウス5の床部を構成するランプ光放射窓53は、石英により形成された板状部材である。ランプハウス5がチャンバー6の上方に設置されることにより、ランプ光放射窓53がチャンバー窓61と相対向することとなる。ランプハウス5は、チャンバー6内にて保持部7に保持される半導体ウェハーWにランプ光放射窓53およびチャンバー窓61を介してフラッシュランプFLから光を照射することにより半導体ウェハーWを加熱する。   Next, the lamp house 5 includes a light source composed of a plurality of (30 in this embodiment) xenon flash lamps FL inside the housing 51, and a reflector 52 provided so as to cover the light source, It is configured with. A lamp light emission window 53 is attached to the bottom of the casing 51 of the lamp house 5. The lamp light radiation window 53 constituting the floor of the lamp house 5 is a plate-like member made of quartz. By installing the lamp house 5 above the chamber 6, the lamp light emission window 53 faces the chamber window 61. The lamp house 5 heats the semiconductor wafer W by irradiating the semiconductor wafer W held by the holding unit 7 in the chamber 6 with light from the flash lamp FL through the lamp light emission window 53 and the chamber window 61.

複数のフラッシュランプFLは、それぞれが長尺の円筒形状を有する棒状ランプであり、それぞれの長手方向が保持部7に保持される半導体ウェハーWの主面に沿って(つまり水平方向に沿って)互いに平行となるように平面状に配列されている。よって、フラッシュランプFLの配列によって形成される平面も水平面である。   Each of the plurality of flash lamps FL is a rod-shaped lamp having a long cylindrical shape, and the longitudinal direction of each of the flash lamps FL is along the main surface of the semiconductor wafer W held by the holding unit 7 (that is, along the horizontal direction). They are arranged in a plane so as to be parallel to each other. Therefore, the plane formed by the arrangement of the flash lamps FL is also a horizontal plane.

リフレクタ52は、複数のフラッシュランプFLの上方にそれら全体を覆うように設けられている。リフレクタ52の基本的な機能は、複数のフラッシュランプFLから出射された光を保持部7の側に反射するというものである。リフレクタ52はアルミニウム合金板にて形成されており、その表面(フラッシュランプFLに臨む側の面)はブラスト処理により粗面化加工が施されて梨地模様を呈する。このような粗面化加工を施しているのは、リフレクタ52の表面が完全な鏡面であると、複数のフラッシュランプFLからの反射光の強度に規則パターンが生じて半導体ウェハーWの表面温度分布の均一性が低下するためである。   The reflector 52 is provided above the plurality of flash lamps FL so as to cover all of them. The basic function of the reflector 52 is to reflect the light emitted from the plurality of flash lamps FL toward the holding unit 7. The reflector 52 is formed of an aluminum alloy plate, and the surface (the surface facing the flash lamp FL) is roughened by blasting to exhibit a satin pattern. The roughening process is performed when the surface of the reflector 52 is a perfect mirror surface, and a regular pattern is generated in the intensity of the reflected light from the plurality of flash lamps FL, so that the surface temperature distribution of the semiconductor wafer W is obtained. This is because the uniformity of the is reduced.

図6は、フラッシュランプFLの駆動回路を示す図である。同図に示すように、コンデンサ93と、コイル94と、フラッシュランプFLと、スイッチング素子96とが直列に接続されている。フラッシュランプFLは、その内部にキセノンガスが封入されその両端部に陽極および陰極が配設された棒状のガラス管(放電管)92と、該ガラス管92の外周面上に付設されたトリガー電極91とを備える。コンデンサ93には、電源ユニット95によって所定の電圧が印加され、その印加電圧に応じた電荷が充電される。また、トリガー電極91にはトリガー回路97からトリガー電圧を印加することができる。トリガー回路97がトリガー電極91に電圧を印加するタイミングは制御部3によって制御される。また、フラッシュランプFLの駆動回路には、逆起電力等による過電圧からスイッチング素子96を保護するための保護ダイオード98が設けられている。   FIG. 6 is a diagram showing a driving circuit for the flash lamp FL. As shown in the figure, a capacitor 93, a coil 94, a flash lamp FL, and a switching element 96 are connected in series. The flash lamp FL includes a rod-shaped glass tube (discharge tube) 92 in which xenon gas is sealed and an anode and a cathode are disposed at both ends thereof, and a trigger electrode provided on the outer peripheral surface of the glass tube 92. 91. A predetermined voltage is applied to the capacitor 93 by the power supply unit 95, and a charge corresponding to the applied voltage is charged. A trigger voltage can be applied from the trigger circuit 97 to the trigger electrode 91. The timing at which the trigger circuit 97 applies a voltage to the trigger electrode 91 is controlled by the control unit 3. The driving circuit for the flash lamp FL is provided with a protection diode 98 for protecting the switching element 96 from an overvoltage caused by a counter electromotive force or the like.

本実施の形態では、スイッチング素子96として絶縁ゲートバイポーラトランジスタ(IGBT;Insulated gate bipolar transistor)を用いている。IGBTは、ゲート部にMOSFET(Metal Oxide Semiconductor Field effect transistor)を組み込んだバイポーラトランジスタであり、大電力を取り扱うのに適したスイッチング素子である。IGBTを用いたスイッチング素子96のエミッタ・コレクタがフラッシュランプFLの両端電極に接続される。また、スイッチング素子96のゲートにはアナログ信号出力部10からアナログ信号が出力される。これによってゲート・エミッタ間に電圧が印加されてIGBTの駆動が制御される。   In the present embodiment, an insulated gate bipolar transistor (IGBT) is used as the switching element 96. The IGBT is a bipolar transistor in which a MOSFET (Metal Oxide Semiconductor Field Effect Transistor) is incorporated in a gate portion, and is a switching element suitable for handling high power. The emitter / collector of the switching element 96 using IGBT is connected to both end electrodes of the flash lamp FL. An analog signal is output from the analog signal output unit 10 to the gate of the switching element 96. As a result, a voltage is applied between the gate and the emitter to control the driving of the IGBT.

コンデンサ93が充電された状態でスイッチング素子96がオン状態とされてガラス管92の両端電極に高電圧が印加されたとしても、キセノンガスは電気的には絶縁体であることから、通常の状態ではガラス管92内に電気は流れない。しかしながら、トリガー回路97がトリガー電極91に高電圧を印加して絶縁を破壊した場合にはガラス管92内の両端電極間で電流が瞬時に流れ、そのときのキセノンの原子あるいは分子の励起によって光が放出される。すなわち、コンデンサ93を充電した状態でスイッチング素子96をオン状態とし、かつ、トリガー電極91に電圧を印加することによってフラッシュランプFLは発光を開始する。フラッシュランプFLに流れる電流はスイッチング素子96によって制御される。   Even if the switching element 96 is turned on while the capacitor 93 is charged and a high voltage is applied to both end electrodes of the glass tube 92, the xenon gas is electrically an insulator, so that the normal state Then, no electricity flows in the glass tube 92. However, when the trigger circuit 97 applies a high voltage to the trigger electrode 91 to break the insulation, a current flows instantaneously between the both end electrodes in the glass tube 92, and light is generated by excitation of atoms or molecules of xenon at that time. Is released. That is, when the capacitor 93 is charged and the switching element 96 is turned on and a voltage is applied to the trigger electrode 91, the flash lamp FL starts to emit light. The current flowing through the flash lamp FL is controlled by the switching element 96.

図7は、第1実施形態におけるスイッチング素子96の駆動機構の構成を示すブロック図である。アナログ信号出力部10は、波形記憶部101とD/A変換器(デジタル−アナログ変換回路)102とを備えて構成される。波形記憶部101は、格納しているデジタルデータを例えば50マイクロセカンド毎に読み出すことができるメモリによって構成される。アナログ信号出力部10から出力されるアナログ信号の波形は制御部3によって設定されてデジタルデータとして波形記憶部101に格納される。   FIG. 7 is a block diagram showing the configuration of the drive mechanism of the switching element 96 in the first embodiment. The analog signal output unit 10 includes a waveform storage unit 101 and a D / A converter (digital-analog conversion circuit) 102. The waveform storage unit 101 is configured by a memory that can read out stored digital data, for example, every 50 microseconds. The waveform of the analog signal output from the analog signal output unit 10 is set by the control unit 3 and stored in the waveform storage unit 101 as digital data.

制御部3のハードウェアとしての構成は一般的なコンピュータと同様である。すなわち、制御部3は、各種演算処理を行うCPU、基本プログラムを記憶する読み出し専用のメモリであるROM、各種情報を記憶する読み書き自在のメモリであるRAMおよび制御用ソフトウェアやデータなどを記憶しておく磁気ディスクを備えて構成される。また、制御部3には、オペレータがコマンドやデータを入力するための入力部(例えば、キーボードやマウス)および種々の情報を確認するための表示部(例えば、ディスプレイ)が設けられている。制御部3は、予め格納されている制御用ソフトウェアを実行することによって、熱処理装置1に設けられた各種動作機構を制御する。また、制御部3はアナログ信号出力部10から出力するアナログ信号の波形をデジタルデータとして設定し、その波形データをアナログ信号出力部10に転送して波形記憶部101に格納する。   The configuration of the control unit 3 as hardware is the same as that of a general computer. That is, the control unit 3 stores a CPU that performs various arithmetic processes, a ROM that is a read-only memory that stores basic programs, a RAM that is a readable and writable memory that stores various information, control software, data, and the like. It is configured with a magnetic disk. Further, the control unit 3 is provided with an input unit (for example, a keyboard and a mouse) for an operator to input commands and data and a display unit (for example, a display) for confirming various information. The control unit 3 controls various operation mechanisms provided in the heat treatment apparatus 1 by executing control software stored in advance. The control unit 3 sets the waveform of the analog signal output from the analog signal output unit 10 as digital data, transfers the waveform data to the analog signal output unit 10, and stores it in the waveform storage unit 101.

図8は、波形記憶部101に記憶された波形データのデータ構造の一例を示す図である。なお、図8においては、波形記憶部101のメモリアドレスおよびそこに格納されているデータを16進数にて表記している。波形記憶部101には、制御部3によって設定された波形データがデジタルデータのまま格納されている。各メモリアドレスには1バイトのデジタルデータが格納される。   FIG. 8 is a diagram illustrating an example of the data structure of the waveform data stored in the waveform storage unit 101. In FIG. 8, the memory address of the waveform storage unit 101 and the data stored therein are represented in hexadecimal. In the waveform storage unit 101, the waveform data set by the control unit 3 is stored as digital data. Each memory address stores 1-byte digital data.

波形記憶部101においては、トリガーデータ領域TRと波形データ領域DRとが設定されている。トリガーデータ領域TR(図8の例ではアドレス”000”〜”07F”)には、全てのアドレスに最大値である”FF(10進数で255)”が格納されている。一方、波形データ領域DR(図8の例ではアドレス”080”〜”1FF”)には、各アドレスに”00”〜”FF”までの間のいずれかの値が格納されている。波形記憶部101は、トリガーデータ領域TRおよび波形データ領域DRのいずれにおいても、所定間隔(本実施形態では50マイクロセカンド)ごとのアナログ信号の波形のレベルをデジタルデータとして記憶する。   In the waveform storage unit 101, a trigger data area TR and a waveform data area DR are set. In the trigger data area TR (addresses “000” to “07F” in the example of FIG. 8), the maximum value “FF (decimal number 255)” is stored in all addresses. On the other hand, any value between “00” and “FF” is stored in each waveform address DR (addresses “080” to “1FF” in the example of FIG. 8). The waveform storage unit 101 stores the waveform level of the analog signal at predetermined intervals (50 microseconds in the present embodiment) as digital data in both the trigger data region TR and the waveform data region DR.

波形記憶部101に記憶されているデジタルデータはアドレス”000”から順に50マイクロセカンドごとに読み出され、D/A変換器102によってアナログ信号に変換され、アナログ信号出力部10から出力される。アナログ信号出力部10から出力されたアナログ信号は増幅器99を経て30個のスイッチング素子96のゲートに送信される。なお、本実施形態のランプハウス5には30本のフラッシュランプFLが設けられているが、波形データの設定を行う制御部3および波形データをアナログ信号として出力するアナログ信号出力部10は30本のフラッシュランプFLに共通に1つ設けられている。一方、スイッチング素子96は30本のフラッシュランプFLのそれぞれの駆動回路に1つ設けられており、増幅器99も30個のスイッチング素子96のそれぞれに対応して1つ設けられている。なお、トリガー回路97も30本のフラッシュランプFLのそれぞれに1つ設けられている。   The digital data stored in the waveform storage unit 101 is read every 50 microseconds sequentially from the address “000”, converted into an analog signal by the D / A converter 102, and output from the analog signal output unit 10. The analog signal output from the analog signal output unit 10 is transmitted to the gates of 30 switching elements 96 through the amplifier 99. The lamp house 5 of the present embodiment is provided with 30 flash lamps FL. However, the control unit 3 that sets waveform data and the analog signal output unit 10 that outputs waveform data as analog signals are 30. One flash lamp FL is provided in common. On the other hand, one switching element 96 is provided for each drive circuit of 30 flash lamps FL, and one amplifier 99 is also provided for each of the 30 switching elements 96. One trigger circuit 97 is also provided for each of the 30 flash lamps FL.

上記の構成以外にも熱処理装置1は、半導体ウェハーWの熱処理時にフラッシュランプFLおよびホットプレート71から発生する熱エネルギーによるチャンバー6およびランプハウス5の過剰な温度上昇を防止するため、様々な冷却用の構造を備えている。例えば、チャンバー6のチャンバー側部63およびチャンバー底部62には水冷管(図示省略)が設けられている。また、ランプハウス5は、内部に気体流を形成して排熱するための気体供給管55および排気管56が設けられて空冷構造とされている(図1,5参照)。また、チャンバー窓61とランプ光放射窓53との間隙にも空気が供給され、ランプハウス5およびチャンバー窓61を冷却する。   In addition to the above configuration, the heat treatment apparatus 1 is used for various cooling purposes in order to prevent excessive temperature rise of the chamber 6 and the lamp house 5 due to the heat energy generated from the flash lamp FL and the hot plate 71 during the heat treatment of the semiconductor wafer W. It has the structure of For example, water-cooled tubes (not shown) are provided on the chamber side 63 and the chamber bottom 62 of the chamber 6. The lamp house 5 has an air cooling structure provided with a gas supply pipe 55 and an exhaust pipe 56 for exhausting heat by forming a gas flow therein (see FIGS. 1 and 5). Air is also supplied to the gap between the chamber window 61 and the lamp light emission window 53 to cool the lamp house 5 and the chamber window 61.

次に、熱処理装置1における半導体ウェハーWの処理手順について説明する。以下に説明する熱処理装置1の処理手順は、制御部3が熱処理装置1の各動作機構を制御することにより進行する。   Next, a processing procedure for the semiconductor wafer W in the heat treatment apparatus 1 will be described. The processing procedure of the heat treatment apparatus 1 described below proceeds by the control unit 3 controlling each operation mechanism of the heat treatment apparatus 1.

まず、保持部7が図5に示す処理位置から図1に示す受渡位置に下降する。「処理位置」とは、フラッシュランプFLから半導体ウェハーWに光照射が行われるときの保持部7の位置であり、図5に示す保持部7のチャンバー6内における位置である。また、「受渡位置」とは、チャンバー6に半導体ウェハーWの搬出入が行われるときの保持部7の位置であり、図1に示す保持部7のチャンバー6内における位置である。熱処理装置1における保持部7の基準位置は処理位置であり、処理前にあっては保持部7は処理位置に位置しており、これが処理開始に際して受渡位置に下降するのである。図1に示すように、保持部7が受渡位置にまで下降するとチャンバー底部62に近接し、支持ピン70の先端が保持部7を貫通して保持部7の上方に突出する。   First, the holding unit 7 is lowered from the processing position shown in FIG. 5 to the delivery position shown in FIG. The “processing position” is the position of the holding unit 7 when the semiconductor wafer W is irradiated with light from the flash lamp FL, and is the position in the chamber 6 of the holding unit 7 shown in FIG. Further, the “delivery position” is the position of the holding unit 7 when the semiconductor wafer W is carried in and out of the chamber 6, and is the position of the holding unit 7 shown in FIG. The reference position of the holding unit 7 in the heat treatment apparatus 1 is the processing position. Before the processing, the holding unit 7 is located at the processing position, and this is lowered to the delivery position at the start of processing. As shown in FIG. 1, when the holding portion 7 is lowered to the delivery position, the holding portion 7 comes close to the chamber bottom portion 62, and the tip of the support pin 70 penetrates the holding portion 7 and protrudes above the holding portion 7.

次に、保持部7が受渡位置に下降したときに、弁82および弁87が開かれてチャンバー6の熱処理空間65内に常温の窒素ガスが導入される。続いて、ゲートバルブ185が開いて搬送開口部66が開放され、装置外部の搬送ロボットにより搬送開口部66を介して半導体ウェハーWがチャンバー6内に搬入され、複数の支持ピン70上に載置される。   Next, when the holding unit 7 is lowered to the delivery position, the valve 82 and the valve 87 are opened, and normal temperature nitrogen gas is introduced into the heat treatment space 65 of the chamber 6. Subsequently, the gate valve 185 is opened to open the transfer opening 66, and the semiconductor wafer W is loaded into the chamber 6 through the transfer opening 66 by the transfer robot outside the apparatus and placed on the plurality of support pins 70. Is done.

半導体ウェハーWの搬入時におけるチャンバー6への窒素ガスのパージ量は約40リットル/分とされ、供給された窒素ガスはチャンバー6内においてガス導入バッファ83から図2中に示す矢印AR4の方向へと流れ、図1に示す排出路86および弁87を介してユーティリティ排気により排気される。また、チャンバー6に供給された窒素ガスの一部は、べローズ47の内側に設けられる排出口(図示省略)からも排出される。なお、以下で説明する各ステップにおいて、チャンバー6には常に窒素ガスが供給および排気され続けており、窒素ガスの供給量は半導体ウェハーWの処理工程に合わせて様々に変更される。   The purge amount of nitrogen gas into the chamber 6 when the semiconductor wafer W is loaded is about 40 liters / minute, and the supplied nitrogen gas is moved from the gas introduction buffer 83 in the direction of the arrow AR4 shown in FIG. Then, the exhaust gas is exhausted by utility exhaust via the discharge path 86 and the valve 87 shown in FIG. A part of the nitrogen gas supplied to the chamber 6 is also discharged from an outlet (not shown) provided inside the bellows 47. In each step described below, nitrogen gas is continuously supplied to and exhausted from the chamber 6, and the supply amount of the nitrogen gas is variously changed according to the processing process of the semiconductor wafer W.

半導体ウェハーWがチャンバー6内に搬入されると、ゲートバルブ185により搬送開口部66が閉鎖される。そして、保持部昇降機構4により保持部7が受渡位置からチャンバー窓61に近接した処理位置にまで上昇する。保持部7が受渡位置から上昇する過程において、半導体ウェハーWは支持ピン70から保持部7のサセプタ72へと渡され、サセプタ72の上面に載置・保持される。保持部7が処理位置にまで上昇するとサセプタ72に保持された半導体ウェハーWも処理位置に保持されることとなる。   When the semiconductor wafer W is loaded into the chamber 6, the transfer opening 66 is closed by the gate valve 185. The holding unit lifting mechanism 4 raises the holding unit 7 from the delivery position to a processing position close to the chamber window 61. In the process in which the holding unit 7 is lifted from the delivery position, the semiconductor wafer W is transferred from the support pins 70 to the susceptor 72 of the holding unit 7 and is placed and held on the upper surface of the susceptor 72. When the holding unit 7 is raised to the processing position, the semiconductor wafer W held by the susceptor 72 is also held at the processing position.

ホットプレート71の6つのゾーン711〜716のそれぞれは、各ゾーンの内部(上部プレート73と下部プレート74との間)に個別に内蔵されたヒータ(抵抗加熱線76)により所定の温度まで加熱されている。保持部7が処理位置まで上昇して半導体ウェハーWが保持部7と接触することにより、その半導体ウェハーWはホットプレート71に内蔵されたヒータによって予備加熱されて温度が次第に上昇する。   Each of the six zones 711 to 716 of the hot plate 71 is heated to a predetermined temperature by a heater (resistive heating wire 76) individually incorporated in each zone (between the upper plate 73 and the lower plate 74). ing. When the holding unit 7 rises to the processing position and the semiconductor wafer W comes into contact with the holding unit 7, the semiconductor wafer W is preheated by the heater built in the hot plate 71 and the temperature gradually rises.

この処理位置にて約60秒間の予備加熱が行われ、半導体ウェハーWの温度が予め設定された予備加熱温度T1まで上昇する。予備加熱温度T1は、半導体ウェハーWに添加された不純物が熱により拡散する恐れのない、200℃ないし800℃程度、好ましくは350℃ないし550℃程度とされる。また、保持部7とチャンバー窓61との間の距離は、保持部昇降機構4のモータ40の回転量を制御することにより任意に調整することが可能とされている。   Preheating for about 60 seconds is performed at this processing position, and the temperature of the semiconductor wafer W rises to a preset preheating temperature T1. The preheating temperature T1 is set to about 200 ° C. to 800 ° C., preferably about 350 ° C. to 550 ° C., in which impurities added to the semiconductor wafer W are not likely to diffuse due to heat. Further, the distance between the holding unit 7 and the chamber window 61 can be arbitrarily adjusted by controlling the rotation amount of the motor 40 of the holding unit lifting mechanism 4.

約60秒間の予備加熱時間が経過した後、フラッシュランプFLによる半導体ウェハーWの光照射加熱(アニール)が開始される。フラッシュランプFLからの光照射を行うに際しては、予め電源ユニット95によってコンデンサ93に電荷を蓄積しておく。そして、コンデンサ93に電荷が蓄積された状態にて、制御部3の制御によりアナログ信号出力部10からスイッチング素子96のゲートにアナログ信号を出力するとともに、トリガー回路97からトリガー電極91に高電圧を印加してフラッシュランプFLを発光させる。   After the preheating time of about 60 seconds elapses, light irradiation heating (annealing) of the semiconductor wafer W by the flash lamp FL is started. When irradiating light from the flash lamp FL, charges are accumulated in the capacitor 93 by the power supply unit 95 in advance. Then, in the state where electric charges are accumulated in the capacitor 93, an analog signal is output from the analog signal output unit 10 to the gate of the switching element 96 under the control of the control unit 3, and a high voltage is applied from the trigger circuit 97 to the trigger electrode 91. Applied to cause the flash lamp FL to emit light.

図9は、トリガー電圧、スイッチング素子96のゲートに出力されるアナログ信号およびフラッシュランプFLに流れる電流の相関を示すタイミングチャートである。上述したように、アナログ信号出力部10の波形記憶部101には制御部3によって図8に示す如き波形データがデジタルデータとして予め格納されている。図8のデジタルデータのうち、波形データ領域DRについてはオペレータが制御部3によって適宜設定する。一方、トリガーデータ領域TRについてはオペレータが波形データ領域DRとともに設定しても良いし、設定された波形データ領域DRの手前のアドレスに制御部3が自動的に付加するようにしても良い。なお、オペレータによる設定は、入力部から制御部3に手動にて入力するようにしても良いし、制御部3の磁気ディスクから読み出すようにしても良いし、ネットワークを介して制御部3にダウンロードするようにしても良い。   FIG. 9 is a timing chart showing the correlation between the trigger voltage, the analog signal output to the gate of the switching element 96, and the current flowing through the flash lamp FL. As described above, waveform data as shown in FIG. 8 is stored in advance as digital data by the control unit 3 in the waveform storage unit 101 of the analog signal output unit 10. Of the digital data in FIG. 8, the waveform data region DR is appropriately set by the control unit 3 by the operator. On the other hand, the trigger data region TR may be set by the operator together with the waveform data region DR, or the control unit 3 may automatically add to the address before the set waveform data region DR. The setting by the operator may be manually input from the input unit to the control unit 3, read from the magnetic disk of the control unit 3, or downloaded to the control unit 3 via the network. You may make it do.

波形記憶部101に格納された図8のデジタルデータは、アドレス”000”から順に所定間隔(50マイクロセカンド)ごとに読み出され、D/A変換器102によってアナログ信号に変換され、アナログ信号出力部10から出力される。出力されたアナログ信号は増幅器99を経てスイッチング素子96のゲートに送信される。その結果、スイッチング素子96のゲートには図9(b)に示すアナログ信号が出力される。すなわち、波形記憶部101のトリガーデータ領域TRであるアドレス”000”〜”07F”には最大値である”FF”が格納されており、時刻t0から時刻t2までの間は最大かつ一定電圧のトリガー用信号がスイッチング素子96のゲートに出力される。これにより、スイッチング素子96がオン状態となり、フラッシュランプFLの両端電極間にはコンデンサ93から最大電圧が印加される。   The digital data in FIG. 8 stored in the waveform storage unit 101 is read out at predetermined intervals (50 microseconds) in order from the address “000”, converted into an analog signal by the D / A converter 102, and output as an analog signal. Output from the unit 10. The output analog signal is transmitted to the gate of the switching element 96 through the amplifier 99. As a result, the analog signal shown in FIG. 9B is output to the gate of the switching element 96. That is, “FF”, which is the maximum value, is stored in the addresses “000” to “07F” that are the trigger data region TR of the waveform storage unit 101, and the maximum and constant voltage is maintained from time t0 to time t2. A trigger signal is output to the gate of the switching element 96. As a result, the switching element 96 is turned on, and the maximum voltage is applied from the capacitor 93 between the both end electrodes of the flash lamp FL.

そして、この状態にて、図9(a)に示すように時刻t1にトリガー回路97からトリガー電極91にトリガー電圧を印加する。なお、時刻t1はトリガーデータ領域TRの例えばアドレス”070”のデジタルデータが読み出されるタイミングであり、アドレス”070”のデジタルデータが読み出されたことを検知した制御部3がトリガー回路97を制御してトリガー電極91にトリガー電圧を印加するようにすれば良い。また、アドレス”070”のデジタルデータが読み出されたことアナログ信号出力部10から直接トリガー回路97に伝達してトリガー電極91にトリガー電圧を印加するようにしても良い。   In this state, a trigger voltage is applied from the trigger circuit 97 to the trigger electrode 91 at time t1, as shown in FIG. Note that time t1 is a timing at which, for example, digital data at address “070” in the trigger data area TR is read out, and the control unit 3 that has detected that the digital data at address “070” has been read out controls the trigger circuit 97. Then, the trigger voltage may be applied to the trigger electrode 91. Alternatively, the trigger signal may be applied to the trigger electrode 91 by transmitting the digital data of the address “070” directly from the analog signal output unit 10 to the trigger circuit 97.

フラッシュランプFLの両端電極間にコンデンサ93からの最大電圧が印加された状態において、トリガー電極91に電圧が印加されると、フラッシュランプFLの絶縁が破壊されて図9(c)の如く両端電極間で電流が流れ始める。これによってフラッシュランプFLが発光を開始する。   When a voltage is applied to the trigger electrode 91 in a state where the maximum voltage from the capacitor 93 is applied between the both end electrodes of the flash lamp FL, the insulation of the flash lamp FL is broken, and both end electrodes as shown in FIG. Current begins to flow between them. As a result, the flash lamp FL starts to emit light.

時刻t1にてトリガー電極91に電圧が印加されてフラッシュランプFLが発光を開始した後、一定時間が経過した時刻t2にトリガーデータ領域TRからのデータ読み出しが完了して波形データ領域DRからのデータ読み出しに移行する。すなわち、アドレス”080”以降の読み出しが実行される。その結果、時刻t2以降は波形データ領域DRに格納されたデジタルデータに従ってD/A変換された図9(b)にて示すような波形のアナログ信号がスイッチング素子96のゲートに出力される。なお、フラッシュランプFLが発光を開始した後の時刻t1から時刻t2までの間もトリガーデータ領域TRから読み出されたデジタルデータがD/A変換された最大かつ一定電圧のトリガー用信号がスイッチング素子96のゲートに出力されている。   After a voltage is applied to the trigger electrode 91 at time t1 and the flash lamp FL starts to emit light, data reading from the trigger data region TR is completed at time t2 when a predetermined time has elapsed, and data from the waveform data region DR is obtained. Move to read. That is, reading after the address “080” is executed. As a result, after time t2, an analog signal having a waveform as shown in FIG. 9B which is D / A converted in accordance with the digital data stored in the waveform data region DR is output to the gate of the switching element 96. Note that the trigger signal with the maximum and constant voltage obtained by D / A converting the digital data read from the trigger data area TR is also the switching element from time t1 to time t2 after the flash lamp FL starts to emit light. It is output to 96 gates.

時刻t1にてフラッシュランプFLの発光が一旦開始した後は抵抗が低くなっているため、両端電極間の電圧が低くなったとしてもフラッシュランプFLに電流は流れ続ける。このため、アナログ信号出力部10から出力されたアナログ信号に従ってスイッチング素子96が回路に流れる電流を制御し、フラッシュランプFLには図9(c)に示すような電流が流れることとなる。   Since the resistance is low after the flash lamp FL starts to emit light at the time t1, the current continues to flow through the flash lamp FL even if the voltage between the electrodes is low. Therefore, the switching element 96 controls the current flowing through the circuit according to the analog signal output from the analog signal output unit 10, and the current as shown in FIG. 9C flows through the flash lamp FL.

フラッシュランプFLの発光出力は、フラッシュランプFLに流れる電流にほぼ比例する。従って、フラッシュランプFLの発光出力の出力波形も図9(c)に示すようなパターンとなる。かかる出力波形にてフラッシュランプFLが発光し、処理位置の保持部7に保持された半導体ウェハーWの光照射加熱が行われる。その結果、半導体ウェハーWの表面温度が昇温する。このときの半導体ウェハーWの温度変化のパターンはフラッシュランプFLからの発光出力の波形に依存する。   The light emission output of the flash lamp FL is substantially proportional to the current flowing through the flash lamp FL. Therefore, the output waveform of the light emission output of the flash lamp FL also has a pattern as shown in FIG. The flash lamp FL emits light with such an output waveform, and light irradiation heating of the semiconductor wafer W held by the holding portion 7 at the processing position is performed. As a result, the surface temperature of the semiconductor wafer W rises. The temperature change pattern of the semiconductor wafer W at this time depends on the waveform of the light emission output from the flash lamp FL.

従来のように、スイッチング素子96を使用することなくフラッシュランプFLを発光させた場合には、その光が照射時間0.1ミリ秒ないし10ミリ秒程度の極めて短く強い閃光となり、半導体ウェハーWの表面温度も数ミリ秒程度で最高温度に到達することとなる。これに対して、本実施の形態のように、回路中にスイッチング素子96を接続してそのゲートに図9(b)のようなアナログ信号を出力することにより、フラッシュランプFLの発光がアナログ信号の波形に応じて制御されることとなり、半導体ウェハーWの表面温度を従来のフラッシュ加熱に比較すると長時間をかけて最高温度に到達させることができる。なお、半導体ウェハーWの表面温度が到達する最高温度は従来のフラッシュ加熱とほぼ同程度の1000℃ないし1300℃程度の処理温度T2である。   When the flash lamp FL is caused to emit light without using the switching element 96 as in the prior art, the light becomes an extremely short and strong flash with an irradiation time of about 0.1 milliseconds to 10 milliseconds, and the semiconductor wafer W The surface temperature reaches the maximum temperature in about several milliseconds. On the other hand, as in the present embodiment, the switching element 96 is connected in the circuit and the analog signal as shown in FIG. Therefore, the surface temperature of the semiconductor wafer W can reach the maximum temperature over a long time compared to the conventional flash heating. The maximum temperature that the surface temperature of the semiconductor wafer W reaches is a processing temperature T2 of about 1000 ° C. to about 1300 ° C., which is almost the same as that of the conventional flash heating.

光照射加熱が終了し、処理位置における約10秒間の待機の後、保持部7が保持部昇降機構4により再び図1に示す受渡位置まで下降し、半導体ウェハーWが保持部7から支持ピン70へと渡される。続いて、ゲートバルブ185により閉鎖されていた搬送開口部66が開放され、支持ピン70上に載置された半導体ウェハーWは装置外部の搬送ロボットにより搬出され、熱処理装置1における半導体ウェハーWの光照射アニール処理が完了する。   After the light irradiation heating is finished and the standby for about 10 seconds at the processing position, the holding unit 7 is lowered again to the delivery position shown in FIG. 1 by the holding unit lifting mechanism 4, and the semiconductor wafer W is moved from the holding unit 7 to the support pins 70. Passed to. Subsequently, the transfer opening 66 closed by the gate valve 185 is opened, and the semiconductor wafer W placed on the support pins 70 is unloaded by the transfer robot outside the apparatus, and the light of the semiconductor wafer W in the heat treatment apparatus 1 is transferred. The irradiation annealing process is completed.

既述のように、熱処理装置1における半導体ウェハーWの熱処理時には窒素ガスがチャンバー6に継続的に供給されており、その供給量は、保持部7が処理位置に位置するときには約30リットル/分とされ、保持部7が処理位置以外の位置に位置するときには約40リットル/分とされる。   As described above, nitrogen gas is continuously supplied to the chamber 6 during the heat treatment of the semiconductor wafer W in the heat treatment apparatus 1, and the supply amount is about 30 liters / minute when the holding unit 7 is located at the processing position. When the holding unit 7 is located at a position other than the processing position, the rate is about 40 liters / minute.

第1実施形態においては、フラッシュランプFLの駆動回路にIGBTのスイッチング素子96を直列に接続し、そのスイッチング素子96のゲートにアナログ信号を出力することによってフラッシュランプFLに流れる電流を制御し、フラッシュランプFLの発光を制御している。スイッチング素子96のゲートに印加するアナログ信号の波形は、波形記憶部101の波形データ領域DRに格納するデジタルデータによって自由に設定することが可能である。そして、スイッチング素子96のゲートに出力するアナログ信号の波形を変更することによって、フラッシュランプFLに流れる電流の波形が変化して発光態様も変化する。その結果、半導体ウェハーWの表面温度が描く温度プロファイルも変化することとなる。すなわち、スイッチング素子96のゲートに出力するアナログ信号の波形を変更することによって、フラッシュランプFLの光照射アニール時間および半導体ウェハーWの表面温度の温度プロファイルを自由に設定することができるのである。   In the first embodiment, an IGBT switching element 96 is connected in series to the driving circuit of the flash lamp FL, and an analog signal is output to the gate of the switching element 96 to control the current flowing through the flash lamp FL. The light emission of the lamp FL is controlled. The waveform of the analog signal applied to the gate of the switching element 96 can be freely set by digital data stored in the waveform data region DR of the waveform storage unit 101. Then, by changing the waveform of the analog signal output to the gate of the switching element 96, the waveform of the current flowing through the flash lamp FL changes and the light emission mode also changes. As a result, the temperature profile drawn by the surface temperature of the semiconductor wafer W also changes. That is, the temperature profile of the light irradiation annealing time of the flash lamp FL and the surface temperature of the semiconductor wafer W can be freely set by changing the waveform of the analog signal output to the gate of the switching element 96.

ところで、スイッチング素子96のゲートに出力する信号によっては、コイル94に大きな逆起電力が発生することがある。例えば、スイッチング素子96のゲートにオンオフを繰り返すパルス信号を出力した場合、フラッシュランプFLの駆動回路に流れる電流もオンオフ制御(チョッパ制御)されることとなり、オンとオフとが切り替わる瞬間にコイル94に極めて大きな逆起電力が発生する。このような大きな逆起電力からスイッチング素子96を保護するために保護ダイオード98が設けられているのではあるが、耐圧限度を超えるような逆起電力が発生した場合には保護ダイオード98やスイッチング素子96が破損するおそれもある。このため、フラッシュランプFLに流す電流を低く抑制しなければならない。また、パルス信号のオンオフ周波数とコンデンサ93およびコイル94の関係から決まる固有振動周波数とから決定されるうなりの効果によってフラッシュランプFLに流れる電流波形が乱れることがあった。   Incidentally, depending on the signal output to the gate of the switching element 96, a large back electromotive force may be generated in the coil 94. For example, when a pulse signal that repeatedly turns on and off is output to the gate of the switching element 96, the current flowing through the drive circuit of the flash lamp FL is also on / off controlled (chopper control), and the coil 94 is switched to the coil 94 at the moment of switching on and off. A very large counter electromotive force is generated. Although the protective diode 98 is provided to protect the switching element 96 from such a large counter electromotive force, when the counter electromotive force exceeding the withstand voltage limit is generated, the protective diode 98 and the switching element are provided. There is also a possibility that 96 may be damaged. For this reason, the current flowing through the flash lamp FL must be kept low. Further, the current waveform flowing through the flash lamp FL may be disturbed by the beat effect determined from the on / off frequency of the pulse signal and the natural vibration frequency determined from the relationship between the capacitor 93 and the coil 94.

そこで、本実施形態においては、スイッチング素子96のゲートにアナログ信号を出力することによってスイッチング素子96の駆動を制御している。アナログ信号はオンオフを繰り返すパルス信号に比較すると顕著に周波数が低い。このため、フラッシュランプFLの駆動回路に流れる電流の変化も低周波となり、コイル94に発生する逆起電力も小さなものとすることができる。その結果、保護ダイオード98やスイッチング素子96に大きな逆起電力が作用して破損するおそれはなくなり、アニール処理に必要とされるならば大電流をフラッシュランプFLに流すことも可能となる。また、アナログ信号であれば、上述したようなうなりの効果も緩和される。   Therefore, in the present embodiment, driving of the switching element 96 is controlled by outputting an analog signal to the gate of the switching element 96. Analog signals have a significantly lower frequency than pulse signals that repeatedly turn on and off. For this reason, the change in the current flowing through the drive circuit of the flash lamp FL also becomes a low frequency, and the back electromotive force generated in the coil 94 can be made small. As a result, there is no possibility that a large back electromotive force acts on the protection diode 98 and the switching element 96 and breaks them, and if necessary for the annealing process, a large current can be passed through the flash lamp FL. In addition, if the signal is an analog signal, the above-described beat effect is alleviated.

但し、スイッチング素子96のゲートに図9(b)の時刻t2以降に示すような波形のアナログ信号のみを出力してフラッシュランプFLを発光させようとしても、信号レベルによってはフラッシュランプFLの両端電極に十分な電圧が印加されておらず、トリガー電極91に電圧を印加してもフラッシュランプFLに電流が流れない可能性がある。このため、本実施形態においては、所定波形のアナログ信号を生成するためのデジタルデータを記憶する波形データ領域DRに加えてトリガー用信号を生成するためのデジタルデータを記憶するトリガーデータ領域TRを波形記憶部101に設定している。   However, even if only the analog signal having a waveform as shown after time t2 in FIG. 9B is output to the gate of the switching element 96 to cause the flash lamp FL to emit light, both end electrodes of the flash lamp FL depend on the signal level. There is a possibility that no sufficient voltage is applied to the flash lamp FL even if a voltage is applied to the trigger electrode 91. For this reason, in the present embodiment, in addition to the waveform data area DR that stores digital data for generating an analog signal having a predetermined waveform, the trigger data area TR that stores digital data for generating a trigger signal has a waveform. It is set in the storage unit 101.

トリガーデータ領域TRに記憶されたデジタルデータをD/A変換した最大かつ一定電圧のトリガー用信号をスイッチング素子96のゲートに出力することにより、トリガー回路97がトリガー電極91にトリガー電圧を印加する時点(時刻t1)では、フラッシュランプFLの両端電極間にフラッシュランプFLが発光を開始する閾値以上の電圧であるコンデンサ93からの最大電圧が印加される。このため、時刻t1にてトリガー回路97がトリガー電極91にトリガー電圧を印加したときには、確実にフラッシュランプFLの両端電極間に電流が流れてフラッシュランプFLが発光を開始する。   When the trigger circuit 97 applies the trigger voltage to the trigger electrode 91 by outputting a trigger signal having a maximum and constant voltage obtained by D / A converting the digital data stored in the trigger data region TR to the gate of the switching element 96. At (time t1), a maximum voltage from the capacitor 93, which is a voltage equal to or higher than a threshold value at which the flash lamp FL starts to emit light, is applied between both end electrodes of the flash lamp FL. For this reason, when the trigger circuit 97 applies the trigger voltage to the trigger electrode 91 at time t1, the current surely flows between both end electrodes of the flash lamp FL, and the flash lamp FL starts to emit light.

そして、時刻t1にてトリガー回路97がトリガー電圧を印加してから一定時間経過後の時刻t2に、波形データ領域DRに記憶されたデジタルデータをD/A変換した所定波形のアナログ信号がスイッチング素子96のゲートに出力される。その一定時間が経過する間もトリガーデータ領域TRから読み出されたデジタルデータがD/A変換された最大かつ一定電圧のトリガー用信号がスイッチング素子96のゲートに出力されているため、フラッシュランプFLの両端電極間にはコンデンサ93からの最大電圧が印加され続け、時刻t2にはフラッシュランプFLに安定して電流が流れている。このため、波形データ領域DRに記憶されたデジタルデータをD/A変換したアナログ信号の信号レベルが低かったとしても、フラッシュランプFLには電流が流れ続け、そのアナログ信号の波形に従ってフラッシュランプFLに流れる電流の波形を制御することができる。   Then, at time t2 after a predetermined time has elapsed since the trigger circuit 97 applied the trigger voltage at time t1, an analog signal having a predetermined waveform obtained by D / A converting the digital data stored in the waveform data region DR is a switching element. It is output to 96 gates. Since the digital signal read out from the trigger data region TR is D / A converted and the trigger signal having the maximum and constant voltage is output to the gate of the switching element 96 even during the lapse of the predetermined time, the flash lamp FL The maximum voltage from the capacitor 93 continues to be applied between the two end electrodes, and a current flows stably to the flash lamp FL at time t2. For this reason, even if the signal level of the analog signal obtained by D / A converting the digital data stored in the waveform data area DR is low, current continues to flow through the flash lamp FL, and the flash lamp FL follows the waveform of the analog signal. The waveform of the flowing current can be controlled.

また、図7に示すように、第1実施形態の熱処理装置1には、アナログ信号出力部10から出力されたアナログ信号を増幅する増幅器99が設けられている。増幅器99は、30個のスイッチング素子96のそれぞれに設けられている。増幅器99は、フラッシュランプFLの発光が終了した後にコンデンサ93に残留している電荷量に応じてアナログ信号出力部10から出力されたアナログ信号を増幅する。具体的には、フラッシュランプFLの発光が終了した後にコンデンサ93に残留している電荷量が多いほどアナログ信号の増幅率を大きくしている。   As shown in FIG. 7, the heat treatment apparatus 1 of the first embodiment is provided with an amplifier 99 that amplifies the analog signal output from the analog signal output unit 10. The amplifier 99 is provided in each of the 30 switching elements 96. The amplifier 99 amplifies the analog signal output from the analog signal output unit 10 in accordance with the amount of charge remaining in the capacitor 93 after the flash lamp FL has finished emitting light. Specifically, the larger the amount of charge remaining in the capacitor 93 after the flash lamp FL has finished emitting light, the larger the amplification factor of the analog signal.

第1実施形態の熱処理装置1においては、スイッチング素子96のゲートに所定波形のアナログ信号を出力してスイッチング素子96の駆動を制御することによりフラッシュランプFLに流れる電流を抑制している。このため、フラッシュランプFLの発光が終了した後もコンデンサ93に電荷が残留する。コンデンサ93に残留している電荷量は、図示を省略する電圧計によってコンデンサ93の両端電圧を計測することにより測定することができる。コンデンサ93に残留している電荷量が多いことは、フラッシュランプFLにて消費された電力が少ないことを意味している。このため、フラッシュランプFLの発光が終了した後にコンデンサ93に残留している電荷量が多いときには、そのフラッシュランプFLに対応する増幅器99がアナログ信号の増幅率を大きくすることによってフラッシュランプFLに流れる電流が多くなるようにしている。このようにすれば、スイッチング素子96の機差による誤差を増幅器99によって補正することができる。なお、コンデンサ93の残留電荷量を検知した制御部3が増幅器99の増幅率を調整するようにしても良い。   In the heat treatment apparatus 1 of the first embodiment, the current flowing through the flash lamp FL is suppressed by outputting an analog signal having a predetermined waveform to the gate of the switching element 96 to control the driving of the switching element 96. For this reason, electric charge remains in the capacitor 93 even after the flash lamp FL has finished emitting light. The amount of charge remaining in the capacitor 93 can be measured by measuring the voltage across the capacitor 93 with a voltmeter (not shown). A large amount of charge remaining in the capacitor 93 means that the power consumed by the flash lamp FL is small. Therefore, when the amount of charge remaining in the capacitor 93 is large after the flash lamp FL has finished emitting light, the amplifier 99 corresponding to the flash lamp FL increases the analog signal amplification factor to flow into the flash lamp FL. The current is increased. In this way, the error due to the machine difference of the switching element 96 can be corrected by the amplifier 99. The control unit 3 that detects the residual charge amount of the capacitor 93 may adjust the amplification factor of the amplifier 99.

<2.第2実施形態>
次に、本発明の第2実施形態について説明する。第2実施形態の熱処理装置の全体構成および半導体ウェハーWの処理手順は第1実施形態の熱処理装置1と同様である。第2実施形態の熱処理装置は、スイッチング素子96の駆動機構の構成が第1実施形態と異なる。
<2. Second Embodiment>
Next, a second embodiment of the present invention will be described. The overall configuration of the heat treatment apparatus of the second embodiment and the processing procedure for the semiconductor wafer W are the same as those of the heat treatment apparatus 1 of the first embodiment. The heat treatment apparatus of the second embodiment is different from the first embodiment in the configuration of the drive mechanism of the switching element 96.

図10は、第2実施形態におけるスイッチング素子96の駆動機構の構成を示すブロック図である。第1実施形態と同一の要素については同一の符合を付している。アナログ信号出力部20は、波形記憶部201、パルス発生器202およびローパスフィルタ203を備えて構成される。   FIG. 10 is a block diagram showing the configuration of the drive mechanism of the switching element 96 in the second embodiment. The same elements as those in the first embodiment are denoted by the same reference numerals. The analog signal output unit 20 includes a waveform storage unit 201, a pulse generator 202, and a low-pass filter 203.

波形記憶部201は、メモリによって構成されており、制御部3によって設定された波形データが格納される。但し、第2実施形態の波形データは第1実施形態と異なり、パルスの立ち上がっている時間(オン時間)とパルス間のスペース時間(オフ時間)とを順次規定したものである。すなわち、第2実施形態においては、制御部3がパルス信号の波形データを設定して波形記憶部201に格納しているのである。なお、波形データの設定は、第1実施形態と同様に、オペレータが入力部から制御部3に手動にて入力するようにしても良いし、制御部3の磁気ディスクから読み出すようにしても良いし、ネットワークを介して制御部3にダウンロードするようにしても良い。   The waveform storage unit 201 is configured by a memory, and stores waveform data set by the control unit 3. However, unlike the first embodiment, the waveform data of the second embodiment sequentially defines a pulse rising time (on time) and a space time between pulses (off time). That is, in the second embodiment, the control unit 3 sets the waveform data of the pulse signal and stores it in the waveform storage unit 201. The waveform data can be set manually by the operator from the input unit to the control unit 3 or read from the magnetic disk of the control unit 3 as in the first embodiment. However, it may be downloaded to the control unit 3 via a network.

パルス発生器202は、波形記憶部201に記憶された波形データに従って1以上のパルスを含むパルス信号を発生して出力する。パルス発生器202から出力されたパルス信号は、ローパスフィルタ203によってローパスフィルタ処理が施される。すなわち、ローパスフィルタ203は、パルス信号から高周波成分を抑制しつつ低周波成分を取り出して通過させる。ローパスフィルタ処理が施されたパルス信号はアナログ信号となる。よって、アナログ信号出力部20は、30個のスイッチング素子96にアナログ信号を出力することとなる。   The pulse generator 202 generates and outputs a pulse signal including one or more pulses according to the waveform data stored in the waveform storage unit 201. The pulse signal output from the pulse generator 202 is subjected to low-pass filter processing by the low-pass filter 203. That is, the low-pass filter 203 takes out a low-frequency component from the pulse signal and passes it while suppressing the high-frequency component. The pulse signal subjected to the low-pass filter processing becomes an analog signal. Therefore, the analog signal output unit 20 outputs an analog signal to the 30 switching elements 96.

第2実施形態においても、半導体ウェハーWの予備加熱が終了した後、コンデンサ93に電荷が蓄積された状態にて、制御部3の制御によりアナログ信号出力部20からスイッチング素子96のゲートにアナログ信号を出力するとともに、トリガー回路97からトリガー電極91に高電圧を印加してフラッシュランプFLを発光させる。図11は、パルス信号、トリガー電圧、ローパスフィルタ203からの出力信号およびフラッシュランプFLに流れる電流の相関を示すタイミングチャートである。波形記憶部201に記憶された波形データに従って、パルス発生器202は図11(a)に示すような波形のパルス信号を発生する。   Also in the second embodiment, after the preheating of the semiconductor wafer W is completed, the analog signal is transferred from the analog signal output unit 20 to the gate of the switching element 96 under the control of the control unit 3 in a state where electric charges are accumulated in the capacitor 93. And a high voltage is applied from the trigger circuit 97 to the trigger electrode 91 to cause the flash lamp FL to emit light. FIG. 11 is a timing chart showing the correlation among the pulse signal, the trigger voltage, the output signal from the low-pass filter 203, and the current flowing through the flash lamp FL. In accordance with the waveform data stored in the waveform storage unit 201, the pulse generator 202 generates a pulse signal having a waveform as shown in FIG.

同図に示すように、パルス発生器202は、トリガー用信号を生成するための単一のパルスPTおよび所定の波形のアナログ信号を生成するためのパルス群PGを含むパルス信号を発生する。これらのうちパルス群PGについてはオペレータが制御部3によって適宜設定する。一方、単一のパルスPTについてはオペレータがパルス群PGとともに設定しても良いし、設定されたパルス群PGの前に制御部3が所定長さのパルスのデータを自動的に付加するようにしても良い。   As shown in the figure, the pulse generator 202 generates a pulse signal including a single pulse PT for generating a trigger signal and a pulse group PG for generating an analog signal having a predetermined waveform. Among these, the pulse group PG is appropriately set by the operator by the control unit 3. On the other hand, the operator may set the single pulse PT together with the pulse group PG, or the control unit 3 automatically adds the pulse data of a predetermined length before the set pulse group PG. May be.

図11(a)に示すような波形のパルス信号にローパスフィルタ処理が施されることによって、ローパスフィルタ203から出力される信号は図11(c)の如き波形を有するアナログ信号となる。そして、アナログ信号出力部20から図11(c)に示す波形のアナログ信号がスイッチング素子96のゲートに出力される。   By applying low-pass filter processing to a pulse signal having a waveform as shown in FIG. 11A, the signal output from the low-pass filter 203 becomes an analog signal having a waveform as shown in FIG. Then, an analog signal having the waveform shown in FIG. 11C is output from the analog signal output unit 20 to the gate of the switching element 96.

時刻t10にパルス発生器202から発信された比較的長い単一のパルスPTにローパスフィルタ処理が施されることによってローパスフィルタ203からの出力信号のレベルも徐々に高くなり、やがて最大電圧のアナログ信号がスイッチング素子96のゲートに出力される。これにより、スイッチング素子96がオン状態となり、フラッシュランプFLの両端電極間にはコンデンサ93から最大電圧が印加される。   By applying low-pass filter processing to a relatively long single pulse PT transmitted from the pulse generator 202 at time t10, the level of the output signal from the low-pass filter 203 gradually increases, and eventually the analog signal having the maximum voltage is reached. Is output to the gate of the switching element 96. As a result, the switching element 96 is turned on, and the maximum voltage is applied from the capacitor 93 between the both end electrodes of the flash lamp FL.

そして、この状態にて、図11(b)に示すように時刻t11にトリガー回路97からトリガー電極91にトリガー電圧を印加する。フラッシュランプFLの両端電極間にコンデンサ93からの最大電圧が印加された状態において、トリガー電極91にトリガー電圧が印加されると、フラッシュランプFLの絶縁が破壊されて図11(d)の如く両端電極間で電流が流れ始める。これによってフラッシュランプFLが発光を開始する。   In this state, a trigger voltage is applied from the trigger circuit 97 to the trigger electrode 91 at time t11 as shown in FIG. When the trigger voltage is applied to the trigger electrode 91 in a state where the maximum voltage from the capacitor 93 is applied between the both ends of the flash lamp FL, the insulation of the flash lamp FL is broken and both ends as shown in FIG. Current begins to flow between the electrodes. As a result, the flash lamp FL starts to emit light.

時刻t11にてトリガー電極91に電圧が印加されてフラッシュランプFLが発光を開始した後、時刻t12にパルス群PGにローパスフィルタ処理が施されたアナログ信号がスイッチング素子96のゲートに出力される。なお、フラッシュランプFLが発光を開始した時刻t11から一定時間の間も単一のパルスPTはオンとなっており、ローパスフィルタ203からの出力信号は最大レベルを維持する。   After a voltage is applied to the trigger electrode 91 at time t11 and the flash lamp FL starts to emit light, an analog signal in which the pulse group PG is subjected to low-pass filter processing is output to the gate of the switching element 96 at time t12. Note that the single pulse PT remains on for a certain period from time t11 when the flash lamp FL starts to emit light, and the output signal from the low-pass filter 203 maintains the maximum level.

時刻t11にてフラッシュランプFLの発光が一旦開始した後は抵抗が低くなっているため、両端電極間の電圧が低くなったとしてもフラッシュランプFLに電流は流れ続ける。このため、パルス群PGにローパスフィルタ処理が施されたアナログ信号に従ってスイッチング素子96が回路に流れる電流を制御し、フラッシュランプFLには図11(d)に示すような電流が流れることとなる。   Since the resistance is low after the flash lamp FL starts to emit light at time t11, the current continues to flow through the flash lamp FL even if the voltage between the electrodes is low. For this reason, the switching element 96 controls the current flowing through the circuit in accordance with the analog signal in which the pulse group PG is subjected to the low-pass filter processing, and the current as shown in FIG. 11D flows through the flash lamp FL.

フラッシュランプFLの発光出力は、フラッシュランプFLに流れる電流にほぼ比例する。従って、フラッシュランプFLの発光出力の出力波形も図11(d)に示すようなパターンとなる。かかる出力波形にてフラッシュランプFLが発光し、半導体ウェハーWの光照射加熱が行われる。その結果、半導体ウェハーWの表面温度が昇温する。このときの半導体ウェハーWの温度変化のパターンはフラッシュランプFLからの発光出力の波形に依存する。   The light emission output of the flash lamp FL is substantially proportional to the current flowing through the flash lamp FL. Therefore, the output waveform of the light emission output of the flash lamp FL also has a pattern as shown in FIG. The flash lamp FL emits light with such an output waveform, and light irradiation heating of the semiconductor wafer W is performed. As a result, the surface temperature of the semiconductor wafer W rises. The temperature change pattern of the semiconductor wafer W at this time depends on the waveform of the light emission output from the flash lamp FL.

第2実施形態においても、フラッシュランプFLの駆動回路にIGBTのスイッチング素子96を直列に接続し、そのスイッチング素子96のゲートにアナログ信号を出力することによってフラッシュランプFLに流れる電流を制御し、フラッシュランプFLの発光を制御している。スイッチング素子96のゲートに印加するアナログ信号の波形は、波形記憶部201に格納する波形データによって自由に設定することが可能である。そして、スイッチング素子96のゲートに出力するアナログ信号の波形を変更することによって、フラッシュランプFLに流れる電流の波形が変化して発光態様も変化する。その結果、半導体ウェハーWの表面温度が描く温度プロファイルも変化することとなる。すなわち、第1実施形態と同様に、スイッチング素子96のゲートに出力するアナログ信号の波形を変更することによって、フラッシュランプFLの光照射アニール時間および半導体ウェハーWの表面温度の温度プロファイルを自由に設定することができる。   Also in the second embodiment, an IGBT switching element 96 is connected in series to the driving circuit of the flash lamp FL, and an analog signal is output to the gate of the switching element 96 to control the current flowing through the flash lamp FL. The light emission of the lamp FL is controlled. The waveform of the analog signal applied to the gate of the switching element 96 can be freely set by the waveform data stored in the waveform storage unit 201. Then, by changing the waveform of the analog signal output to the gate of the switching element 96, the waveform of the current flowing through the flash lamp FL changes and the light emission mode also changes. As a result, the temperature profile drawn by the surface temperature of the semiconductor wafer W also changes. That is, as in the first embodiment, the temperature profile of the light irradiation annealing time of the flash lamp FL and the surface temperature of the semiconductor wafer W can be freely set by changing the waveform of the analog signal output to the gate of the switching element 96. can do.

また、第2実施形態においては、スイッチング素子96のゲートに、パルス信号にローパスフィルタ処理を施したアナログ信号を出力することによってスイッチング素子96の駆動を制御している。ローパスフィルタ203によってローパスフィルタ処理が施されたアナログ信号はパルス発生器202が発生したパルス信号に比較して顕著に周波数が低い。このため、フラッシュランプFLの駆動回路に流れる電流の変化も低周波となり、コイル94に発生する逆起電力も小さなものとすることができる。その結果、第1実施形態と同様に、保護ダイオード98やスイッチング素子96に大きな逆起電力が作用して破損するおそれはなくなり、アニール処理に必要とされるならば大電流をフラッシュランプFLに流すことも可能となる。   In the second embodiment, the driving of the switching element 96 is controlled by outputting an analog signal obtained by applying a low-pass filter process to the pulse signal to the gate of the switching element 96. The analog signal that has been low-pass filtered by the low-pass filter 203 has a significantly lower frequency than the pulse signal generated by the pulse generator 202. For this reason, the change in the current flowing through the drive circuit of the flash lamp FL also becomes a low frequency, and the back electromotive force generated in the coil 94 can be made small. As a result, as in the first embodiment, there is no possibility that a large back electromotive force acts on the protection diode 98 and the switching element 96 and breaks them, and a large current is passed through the flash lamp FL if necessary for the annealing process. It is also possible.

また、第2実施形態においては、パルス発生器202が所定波形のアナログ信号を生成するためのパルス群PGに加えてトリガー用信号を生成するための単一のパルスPTを発生している。比較的長い単一のパルスPTにローパスフィルタ処理を施した最大電圧のトリガー用信号をスイッチング素子96のゲートに出力することにより、トリガー回路97がトリガー電極91にトリガー電圧を印加する時点(時刻t11)では、フラッシュランプFLの両端電極間にフラッシュランプFLが発光を開始する閾値以上の電圧であるコンデンサ93からの最大電圧が印加される。このため、時刻t11にてトリガー回路97がトリガー電極91にトリガー電圧を印加したときには、確実にフラッシュランプFLの両端電極間に電流が流れてフラッシュランプFLが発光を開始する。   In the second embodiment, the pulse generator 202 generates a single pulse PT for generating a trigger signal in addition to the pulse group PG for generating an analog signal having a predetermined waveform. A trigger signal having a maximum voltage obtained by applying a low-pass filter process to a relatively long single pulse PT is output to the gate of the switching element 96, whereby the trigger circuit 97 applies a trigger voltage to the trigger electrode 91 (time t11). ), A maximum voltage from the capacitor 93, which is a voltage equal to or higher than a threshold value at which the flash lamp FL starts to emit light, is applied between both end electrodes of the flash lamp FL. For this reason, when the trigger circuit 97 applies the trigger voltage to the trigger electrode 91 at time t11, the current surely flows between both end electrodes of the flash lamp FL, and the flash lamp FL starts to emit light.

そして、時刻t11にてトリガー回路97がトリガー電圧を印加した後の時刻t12に、パルス群PGにローパスフィルタ処理を施したアナログ信号がスイッチング素子96のゲートに出力される。トリガー電圧を印加した後、一定時間の間、パルスPTはオンとなっており、ローパスフィルタ203からの出力されるトリガー用信号は最大レベルを維持する。このため、フラッシュランプFLの両端電極間にはコンデンサ93からの最大電圧が印加され続け、時刻t12にはフラッシュランプFLに安定して電流が流れている。その結果、第1実施形態と同様に、パルス群PGにローパスフィルタ処理を施したアナログ信号の信号レベルが低かったとしても、フラッシュランプFLには電流が流れ続け、そのアナログ信号の波形に従ってフラッシュランプFLに流れる電流の波形を制御することができる。   Then, at time t12 after the trigger circuit 97 applies the trigger voltage at time t11, an analog signal obtained by subjecting the pulse group PG to low-pass filter processing is output to the gate of the switching element 96. After applying the trigger voltage, the pulse PT is on for a certain period of time, and the trigger signal output from the low-pass filter 203 maintains the maximum level. For this reason, the maximum voltage from the capacitor 93 is continuously applied between the both ends of the flash lamp FL, and a current flows stably to the flash lamp FL at time t12. As a result, as in the first embodiment, even if the signal level of the analog signal obtained by subjecting the pulse group PG to the low-pass filter processing is low, current continues to flow through the flash lamp FL, and the flash lamp follows the waveform of the analog signal. The waveform of the current flowing through the FL can be controlled.

<3.第3実施形態>
次に、本発明の第3実施形態について説明する。第3実施形態の熱処理装置の全体構成および半導体ウェハーWの処理手順は第1実施形態の熱処理装置1と同様である。第3実施形態の熱処理装置は、スイッチング素子96の駆動機構の構成が第1実施形態と異なる。
<3. Third Embodiment>
Next, a third embodiment of the present invention will be described. The overall configuration of the heat treatment apparatus of the third embodiment and the processing procedure for the semiconductor wafer W are the same as those of the heat treatment apparatus 1 of the first embodiment. The heat treatment apparatus of the third embodiment differs from the first embodiment in the configuration of the drive mechanism of the switching element 96.

図12は、第3実施形態におけるスイッチング素子96の駆動機構の構成を示すブロック図である。アナログ信号出力部30は、2つのアナログスイッチ301,302とインバータ303とを備えて構成される。   FIG. 12 is a block diagram showing the configuration of the drive mechanism of the switching element 96 in the third embodiment. The analog signal output unit 30 includes two analog switches 301 and 302 and an inverter 303.

アナログスイッチ301は、スイッチング素子96のゲートに送信されるトリガー用信号のオンオフを切り替える。トリガー用信号は、上記第1,2実施形態と同様に、スイッチング素子96がオン状態となる最大電圧の信号である。   The analog switch 301 switches on / off of the trigger signal transmitted to the gate of the switching element 96. As in the first and second embodiments, the trigger signal is a signal having the maximum voltage at which the switching element 96 is turned on.

また、アナログスイッチ302は、スイッチング素子96のゲートに送信されるアナログ信号のオンオフを切り替える。アナログ信号は、上記第1実施形態における波形データ領域DRに記憶されたデジタルデータがD/A変換されたアナログ信号、または、第2実施形態におけるパルス群PGにローパスフィルタ処理が施されたアナログ信号と同様の所定波形の信号である。   The analog switch 302 switches on / off of an analog signal transmitted to the gate of the switching element 96. The analog signal is an analog signal obtained by D / A converting the digital data stored in the waveform data region DR in the first embodiment, or an analog signal obtained by performing low-pass filter processing on the pulse group PG in the second embodiment. It is a signal of a predetermined waveform similar to.

アナログスイッチ301およびアナログスイッチ302は切替信号によってオンオフ制御される。アナログスイッチ302に入力される切替信号はインバータ303によって反転されるため、アナログスイッチ301とアナログスイッチ302とは常にいずれか一方のみがオン状態となる。すなわち、切替信号がオンのときはアナログスイッチ301がオン状態となってアナログスイッチ302がオフ状態となり、逆に切替信号がオフのときはアナログスイッチ301がオフ状態となってアナログスイッチ302がオン状態となる。なお、切替信号は制御部3から出力しても良い。   The analog switch 301 and the analog switch 302 are on / off controlled by a switching signal. Since the switching signal input to the analog switch 302 is inverted by the inverter 303, only one of the analog switch 301 and the analog switch 302 is always on. That is, when the switching signal is on, the analog switch 301 is on and the analog switch 302 is off. Conversely, when the switching signal is off, the analog switch 301 is off and the analog switch 302 is on. It becomes. The switching signal may be output from the control unit 3.

第3実施形態においても、半導体ウェハーWの予備加熱が終了した後、コンデンサ93に電荷が蓄積された状態にて、制御部3の制御によりアナログ信号出力部30からスイッチング素子96のゲートにアナログ信号を出力するとともに、トリガー回路97からトリガー電極91に高電圧を印加してフラッシュランプFLを発光させる。図13は、切替信号、トリガー電圧、アナログ信号、スイッチング素子96のゲートへ出力される信号およびフラッシュランプFLに流れる電流の相関を示すタイミングチャートである。   Also in the third embodiment, after the preheating of the semiconductor wafer W is completed, the analog signal is output from the analog signal output unit 30 to the gate of the switching element 96 under the control of the control unit 3 in a state where electric charges are accumulated in the capacitor 93. And a high voltage is applied from the trigger circuit 97 to the trigger electrode 91 to cause the flash lamp FL to emit light. FIG. 13 is a timing chart showing the correlation among the switching signal, the trigger voltage, the analog signal, the signal output to the gate of the switching element 96, and the current flowing through the flash lamp FL.

図13(a)に示すように、時刻t20から時刻t22の間は切替信号がオンである。よって、アナログスイッチ301はオン状態であり、アナログスイッチ302はオフ状態である。このため、時刻t20から時刻t22までの間は図13(d)に示すように、スイッチング素子96がオン状態となる最大電圧の信号であるトリガー用信号がスイッチング素子96のゲートに出力されている。これにより、スイッチング素子96がオン状態となり、フラッシュランプFLの両端電極間にはコンデンサ93から最大電圧が印加される。   As shown in FIG. 13A, the switching signal is on from time t20 to time t22. Therefore, the analog switch 301 is on and the analog switch 302 is off. For this reason, from time t20 to time t22, as shown in FIG. 13D, a trigger signal, which is a maximum voltage signal for turning on the switching element 96, is output to the gate of the switching element 96. . As a result, the switching element 96 is turned on, and the maximum voltage is applied from the capacitor 93 between the both end electrodes of the flash lamp FL.

そして、この状態にて、図13(b)に示すように時刻t21にトリガー回路97からトリガー電極91にトリガー電圧を印加する。フラッシュランプFLの両端電極間にコンデンサ93からの最大電圧が印加された状態において、トリガー電極91に電圧が印加されると、フラッシュランプFLの絶縁が破壊されて図13(e)の如く両端電極間で電流が流れ始める。これによってフラッシュランプFLが発光を開始する。   In this state, a trigger voltage is applied from the trigger circuit 97 to the trigger electrode 91 at time t21 as shown in FIG. When a voltage is applied to the trigger electrode 91 in a state where the maximum voltage from the capacitor 93 is applied between the both end electrodes of the flash lamp FL, the insulation of the flash lamp FL is broken, and both end electrodes as shown in FIG. Current begins to flow between them. As a result, the flash lamp FL starts to emit light.

時刻t21にてトリガー電極91に電圧が印加されてフラッシュランプFLが発光を開始した後、一定時間が経過した時刻t22に切替信号がオンからオフとなり、アナログスイッチ301はオフ状態に切り替わるとともに、アナログスイッチ302はオン状態に切り替わる。その結果、時刻t22以降は図13(d)に示すように、スイッチング素子96のゲートに図13(c)のアナログ信号がそのまま出力される。なお、フラッシュランプFLが発光を開始した後の時刻t21から時刻t22までの間もトリガー用信号がスイッチング素子96のゲートに出力されている。   After a voltage is applied to the trigger electrode 91 at time t21 and the flash lamp FL starts to emit light, the switching signal is turned from on to off at time t22 when a certain time has elapsed, and the analog switch 301 is switched from the off state to the analog state. The switch 302 is turned on. As a result, after time t22, as shown in FIG. 13D, the analog signal of FIG. 13C is output to the gate of the switching element 96 as it is. Note that the trigger signal is output to the gate of the switching element 96 from time t21 to time t22 after the flash lamp FL starts to emit light.

時刻t21にてフラッシュランプFLの発光が一旦開始した後は抵抗が低くなっているため、両端電極間の電圧が低くなったとしてもフラッシュランプFLに電流は流れ続ける。このため、図13(c)のアナログ信号に従ってスイッチング素子96が回路に流れる電流を制御し、フラッシュランプFLには図13(e)に示すような電流が流れることとなる。   Since the resistance is low after the flash lamp FL starts to emit light at time t21, the current continues to flow through the flash lamp FL even if the voltage between the electrodes is low. Therefore, the switching element 96 controls the current flowing through the circuit in accordance with the analog signal of FIG. 13C, and the current as shown in FIG. 13E flows through the flash lamp FL.

フラッシュランプFLの発光出力は、フラッシュランプFLに流れる電流にほぼ比例する。従って、フラッシュランプFLの発光出力の出力波形も図13(e)に示すようなパターンとなる。かかる出力波形にてフラッシュランプFLが発光し、半導体ウェハーWの光照射加熱が行われる。その結果、半導体ウェハーWの表面温度が昇温する。このときの半導体ウェハーWの温度変化のパターンはフラッシュランプFLからの発光出力の波形に依存する。   The light emission output of the flash lamp FL is substantially proportional to the current flowing through the flash lamp FL. Therefore, the output waveform of the light emission output of the flash lamp FL also has a pattern as shown in FIG. The flash lamp FL emits light with such an output waveform, and the semiconductor wafer W is heated by light irradiation. As a result, the surface temperature of the semiconductor wafer W rises. The temperature change pattern of the semiconductor wafer W at this time depends on the waveform of the light emission output from the flash lamp FL.

第3実施形態においても、フラッシュランプFLの駆動回路にIGBTのスイッチング素子96を直列に接続し、そのスイッチング素子96のゲートにアナログ信号を出力することによってフラッシュランプFLに流れる電流を制御し、フラッシュランプFLの発光を制御している。第1,2実施形態と同様に、スイッチング素子96のゲートに印加するアナログ信号の波形は自由に設定することが可能である。よって、第3実施形態のようにしても、フラッシュランプFLの光照射アニール時間および半導体ウェハーWの表面温度の温度プロファイルを自由に設定することができる。   Also in the third embodiment, an IGBT switching element 96 is connected in series to the driving circuit of the flash lamp FL, and an analog signal is output to the gate of the switching element 96 to control the current flowing through the flash lamp FL. The light emission of the lamp FL is controlled. Similar to the first and second embodiments, the waveform of the analog signal applied to the gate of the switching element 96 can be freely set. Therefore, even in the third embodiment, the temperature profile of the light irradiation annealing time of the flash lamp FL and the surface temperature of the semiconductor wafer W can be freely set.

また、第1,2実施形態と同様に、スイッチング素子96のゲートにアナログ信号を出力してスイッチング素子96の駆動を制御しているため、保護ダイオード98やスイッチング素子96に大きな逆起電力が作用して破損するおそれはない。   Further, as in the first and second embodiments, an analog signal is output to the gate of the switching element 96 to control the driving of the switching element 96, so that a large back electromotive force acts on the protection diode 98 and the switching element 96. There is no risk of damage.

また、第3実施形態においては、アナログ信号出力部30からアナログ信号を出力する前にトリガー用信号を出力することにより、トリガー回路97がトリガー電極91にトリガー電圧を印加する時点(時刻t21)では、フラッシュランプFLの両端電極間にフラッシュランプFLが発光を開始する閾値以上の電圧であるコンデンサ93からの最大電圧が印加される。このため、時刻t21にてトリガー回路97がトリガー電極91にトリガー電圧を印加したときには、確実にフラッシュランプFLの両端電極間に電流が流れてフラッシュランプFLが発光を開始する。   In the third embodiment, the trigger signal is output before the analog signal is output from the analog signal output unit 30, so that the trigger circuit 97 applies the trigger voltage to the trigger electrode 91 (time t21). The maximum voltage from the capacitor 93, which is a voltage equal to or higher than the threshold value at which the flash lamp FL starts to emit light, is applied between the both ends of the flash lamp FL. For this reason, when the trigger circuit 97 applies the trigger voltage to the trigger electrode 91 at time t21, the current surely flows between both end electrodes of the flash lamp FL, and the flash lamp FL starts to emit light.

そして、時刻t21にてトリガー回路97がトリガー電圧を印加してから一定時間経過後の時刻t22に、所定波形のアナログ信号がスイッチング素子96のゲートに出力される。その一定時間が経過する間もトリガー用信号がスイッチング素子96のゲートに出力されているため、フラッシュランプFLの両端電極間にはコンデンサ93からの最大電圧が印加され続け、時刻t22にはフラッシュランプFLに安定して電流が流れている。その結果、第1,2実施形態と同様に、所定波形のアナログ信号の信号レベルが低かったとしても、フラッシュランプFLには電流が流れ続け、そのアナログ信号の波形に従ってフラッシュランプFLに流れる電流の波形を制御することができる。   Then, an analog signal having a predetermined waveform is output to the gate of the switching element 96 at time t22 after a predetermined time has elapsed since the trigger circuit 97 applied the trigger voltage at time t21. Since the trigger signal is output to the gate of the switching element 96 even after the predetermined time has elapsed, the maximum voltage from the capacitor 93 is continuously applied between the both end electrodes of the flash lamp FL, and the flash lamp at time t22. A current flows stably through FL. As a result, as in the first and second embodiments, even if the signal level of the analog signal having a predetermined waveform is low, the current continues to flow through the flash lamp FL, and the current flowing through the flash lamp FL according to the waveform of the analog signal is reduced. The waveform can be controlled.

<4.変形例>
以上、本発明の実施の形態について説明したが、この発明はその趣旨を逸脱しない限りにおいて上述したもの以外に種々の変更を行うことが可能である。例えば、上記第1実施形態においてはデジタルデータをD/A変換することによってアナログ信号を生成し、第2実施形態においてはパルス信号にローパスフィルタ処理を施すことによってアナログ信号を生成していたが、所定波形のアナログ信号を生成できればこれらに限定されるものではない。すなわち、本発明は、フラッシュランプFLの駆動回路に接続されたスイッチング素子96のゲートに所定波形のアナログ信号を出力してスイッチング素子96の駆動を制御する形態であれば良い。好ましくは、フラッシュランプFLが発光を開始する閾値以上の電圧をフラッシュランプFLの両端電極間に印加するためのトリガー用信号をスイッチング素子96のゲートに出力した後、フラッシュランプFLに流れる電流を制御する所定波形のアナログ信号を当該ゲートに出力する形態が良い。
<4. Modification>
While the embodiments of the present invention have been described above, the present invention can be modified in various ways other than those described above without departing from the spirit of the present invention. For example, in the first embodiment, an analog signal is generated by D / A converting digital data, and in the second embodiment, an analog signal is generated by performing low-pass filter processing on the pulse signal. The present invention is not limited to these as long as an analog signal having a predetermined waveform can be generated. That is, the present invention may be any form that controls the driving of the switching element 96 by outputting an analog signal having a predetermined waveform to the gate of the switching element 96 connected to the driving circuit of the flash lamp FL. Preferably, after a trigger signal for applying a voltage equal to or higher than a threshold value at which the flash lamp FL starts to emit light between both ends of the flash lamp FL is output to the gate of the switching element 96, the current flowing through the flash lamp FL is controlled. It is preferable to output an analog signal having a predetermined waveform to the gate.

また、第1実施形態において設けていた増幅器99を第2実施形態および第3実施形態に設けるようにしても良い。   Further, the amplifier 99 provided in the first embodiment may be provided in the second embodiment and the third embodiment.

また、上記各実施形態においては、ランプハウス5に30本のフラッシュランプFLを備えるようにしていたが、これに限定されるものではなく、フラッシュランプFLの本数は任意の数とすることができる。また、フラッシュランプFLはキセノンフラッシュランプに限定されるものではなく、クリプトンフラッシュランプであっても良い。   In the above embodiments, the lamp house 5 is provided with 30 flash lamps FL. However, the present invention is not limited to this, and the number of flash lamps FL can be any number. . The flash lamp FL is not limited to a xenon flash lamp, and may be a krypton flash lamp.

また、本発明に係る熱処理装置によって処理対象となる基板は半導体ウェハーに限定されるものではなく、液晶表示装置などに用いるガラス基板であっても良い。   The substrate to be processed by the heat treatment apparatus according to the present invention is not limited to a semiconductor wafer, and may be a glass substrate used for a liquid crystal display device or the like.

本発明に係る熱処理装置の構成を示す縦断面図である。It is a longitudinal cross-sectional view which shows the structure of the heat processing apparatus which concerns on this invention. 図1の熱処理装置のガス路を示す断面図である。It is sectional drawing which shows the gas path of the heat processing apparatus of FIG. 保持部の構成を示す断面図である。It is sectional drawing which shows the structure of a holding | maintenance part. ホットプレートを示す平面図である。It is a top view which shows a hot plate. 図1の熱処理装置の構成を示す縦断面図である。It is a longitudinal cross-sectional view which shows the structure of the heat processing apparatus of FIG. フラッシュランプの駆動回路を示す図である。It is a figure which shows the drive circuit of a flash lamp. 第1実施形態におけるスイッチング素子の駆動機構の構成を示すブロック図である。It is a block diagram which shows the structure of the drive mechanism of the switching element in 1st Embodiment. 波形記憶部に記憶された波形データのデータ構造の一例を示す図である。It is a figure which shows an example of the data structure of the waveform data memorize | stored in the waveform memory | storage part. トリガー電圧、スイッチング素子のゲートに出力されるアナログ信号およびフラッシュランプに流れる電流の相関を示すタイミングチャートである。It is a timing chart which shows the correlation of a trigger voltage, the analog signal output to the gate of a switching element, and the electric current which flows into a flash lamp. 第2実施形態におけるスイッチング素子の駆動機構の構成を示すブロック図である。It is a block diagram which shows the structure of the drive mechanism of the switching element in 2nd Embodiment. パルス信号、トリガー電圧、ローパスフィルタからの出力信号およびフラッシュランプに流れる電流の相関を示すタイミングチャートである。It is a timing chart which shows the correlation of the electric current which flows into a pulse signal, a trigger voltage, the output signal from a low-pass filter, and a flash lamp. 第3実施形態におけるスイッチング素子の駆動機構の構成を示すブロック図である。It is a block diagram which shows the structure of the drive mechanism of the switching element in 3rd Embodiment. 切替信号、トリガー電圧、アナログ信号、スイッチング素子のゲートへ出力される信号およびフラッシュランプに流れる電流の相関を示すタイミングチャートである。It is a timing chart which shows the correlation of the electric current which flows into a switching signal, a trigger voltage, an analog signal, the signal output to the gate of a switching element, and a flash lamp.

符号の説明Explanation of symbols

1 熱処理装置
3 制御部
4 保持部昇降機構
5 ランプハウス
6 チャンバー
7 保持部
10,20,30 アナログ信号出力部
60 上部開口
61 チャンバー窓
65 熱処理空間
71 ホットプレート
72 サセプタ
91 トリガー電極
92 ガラス管
93 コンデンサ
94 コイル
96 スイッチング素子
97 トリガー回路
98 保護ダイオード
99 増幅器
101,201 波形記憶部
102 D/A変換器
202 パルス発生器
203 ローパスフィルタ
301,302 アナログスイッチ
303 インバータ
FL フラッシュランプ
DR 波形データ領域
TR トリガーデータ領域
W 半導体ウェハー
DESCRIPTION OF SYMBOLS 1 Heat processing apparatus 3 Control part 4 Holding part raising / lowering mechanism 5 Lamphouse 6 Chamber 7 Holding part 10,20,30 Analog signal output part 60 Upper opening 61 Chamber window 65 Heat processing space 71 Hotplate 72 Susceptor 91 Trigger electrode 92 Glass tube 93 Capacitor 94 Coil 96 Switching element 97 Trigger circuit 98 Protection diode 99 Amplifier 101, 201 Waveform storage unit 102 D / A converter 202 Pulse generator 203 Low-pass filter 301, 302 Analog switch 303 Inverter FL Flash lamp DR Waveform data area TR Trigger data area W Semiconductor wafer

Claims (8)

基板に対して光を照射することによって該基板を加熱する熱処理装置であって、
基板を保持する保持手段と、
前記保持手段に保持された基板に光を照射するフラッシュランプと、
前記フラッシュランプ、コンデンサおよびコイルと直列に接続されたスイッチング素子と、
前記スイッチング素子にアナログ信号を出力することによって前記スイッチング素子の駆動を制御するアナログ信号出力手段と、
を備えることを特徴とする熱処理装置。
A heat treatment apparatus for heating a substrate by irradiating the substrate with light,
Holding means for holding the substrate;
A flash lamp for irradiating light onto the substrate held by the holding means;
A switching element connected in series with the flash lamp, capacitor and coil;
Analog signal output means for controlling driving of the switching element by outputting an analog signal to the switching element;
A heat treatment apparatus comprising:
請求項1記載の熱処理装置において、
前記フラッシュランプの外部から発光のためのトリガー電圧を印加するトリガー電圧印加手段をさらに備え、
前記アナログ信号出力手段は、前記トリガー電圧印加手段がトリガー電圧を印加する時点で前記フラッシュランプの両端電極間に前記フラッシュランプが発光を開始する閾値以上の電圧を印加するためのトリガー用信号を前記スイッチング素子に出力した後、所定の波形のアナログ信号を前記スイッチング素子に出力することを特徴とする熱処理装置。
The heat treatment apparatus according to claim 1, wherein
A trigger voltage applying means for applying a trigger voltage for light emission from the outside of the flash lamp;
The analog signal output means outputs a trigger signal for applying a voltage equal to or higher than a threshold at which the flash lamp starts to emit light between both end electrodes of the flash lamp when the trigger voltage applying means applies the trigger voltage. After outputting to a switching element, the heat processing apparatus characterized by outputting the analog signal of a predetermined waveform to the said switching element.
請求項2記載の熱処理装置において、
前記アナログ信号出力手段は、前記トリガー電圧印加手段がトリガー電圧を印加してから一定時間前記トリガー用信号を出力した後に、前記所定の波形のアナログ信号を前記スイッチング素子に出力することを特徴とする熱処理装置。
The heat treatment apparatus according to claim 2,
The analog signal output means outputs the analog signal having the predetermined waveform to the switching element after outputting the trigger signal for a predetermined time after the trigger voltage applying means applies the trigger voltage. Heat treatment equipment.
請求項2または請求項3に記載の熱処理装置において、
前記アナログ信号出力手段は、
所定間隔ごとの波形のレベルをデジタルデータとして記憶する波形記憶部と、
前記波形記憶部に記憶されたデジタルデータをアナログ信号に変換するD/A変換器と、
を備え、
前記波形記憶部には、前記トリガー用信号を生成するためのデータを記憶するトリガーデータ領域および前記所定の波形のアナログ信号を生成するためのデータを記憶する波形データ領域が設定されることを特徴とする熱処理装置。
In the heat treatment apparatus according to claim 2 or claim 3,
The analog signal output means includes
A waveform storage unit for storing the waveform level at predetermined intervals as digital data;
A D / A converter for converting the digital data stored in the waveform storage unit into an analog signal;
With
In the waveform storage unit, a trigger data area for storing data for generating the trigger signal and a waveform data area for storing data for generating an analog signal of the predetermined waveform are set. Heat treatment equipment.
請求項2または請求項3に記載の熱処理装置において、
前記アナログ信号出力手段は、
1以上のパルスを含むパルス信号を発生するパルス信号発生手段と、
前記パルス信号発生手段にて発生されたパルス信号にローパスフィルタ処理を施してアナログ信号を生成するローパスフィルタと、
を備え、
前記パルス信号発生手段は、前記トリガー用信号を生成するための単一のパルスおよび前記所定の波形のアナログ信号を生成するためのパルス群を発生することを特徴とする熱処理装置。
In the heat treatment apparatus according to claim 2 or claim 3,
The analog signal output means includes
Pulse signal generating means for generating a pulse signal including one or more pulses;
A low-pass filter that generates an analog signal by applying a low-pass filter process to the pulse signal generated by the pulse signal generating means;
With
The heat treatment apparatus, wherein the pulse signal generating means generates a single pulse for generating the trigger signal and a pulse group for generating an analog signal having the predetermined waveform.
請求項1から請求項5のいずれかに記載の熱処理装置において、
前記フラッシュランプの発光が終了した後に前記コンデンサに残留している電荷量に応じて前記アナログ信号出力手段から出力されたアナログ信号を増幅する増幅器をさらに備えることを特徴とする熱処理装置。
In the heat processing apparatus in any one of Claims 1-5,
A heat treatment apparatus, further comprising an amplifier that amplifies an analog signal output from the analog signal output means in accordance with an amount of electric charge remaining in the capacitor after light emission of the flash lamp is completed.
請求項1から請求項6のいずれかに記載の熱処理装置において、
前記スイッチング素子はトランジスタであり、
前記アナログ信号出力手段は、前記トランジスタのゲートにアナログ信号を出力することを特徴とする熱処理装置。
In the heat processing apparatus in any one of Claims 1-6,
The switching element is a transistor;
The heat treatment apparatus, wherein the analog signal output means outputs an analog signal to the gate of the transistor.
請求項7記載の熱処理装置において、
前記トランジスタは絶縁ゲートバイポーラトランジスタであることを特徴とする熱処理装置。
The heat treatment apparatus according to claim 7, wherein
The heat treatment apparatus, wherein the transistor is an insulated gate bipolar transistor.
JP2008206758A 2008-08-11 2008-08-11 Heat treatment equipment Active JP5372430B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2008206758A JP5372430B2 (en) 2008-08-11 2008-08-11 Heat treatment equipment

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2008206758A JP5372430B2 (en) 2008-08-11 2008-08-11 Heat treatment equipment

Publications (2)

Publication Number Publication Date
JP2010045093A true JP2010045093A (en) 2010-02-25
JP5372430B2 JP5372430B2 (en) 2013-12-18

Family

ID=42016274

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2008206758A Active JP5372430B2 (en) 2008-08-11 2008-08-11 Heat treatment equipment

Country Status (1)

Country Link
JP (1) JP5372430B2 (en)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2012064699A (en) * 2010-09-15 2012-03-29 Dainippon Screen Mfg Co Ltd Thermal treatment apparatus and thermal treatment method
JP2016208015A (en) * 2015-04-24 2016-12-08 ヴェリティー インストルメンツ,インコーポレイテッド High dynamic range measurement system for process monitoring

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05152653A (en) * 1991-11-26 1993-06-18 Hoya Corp Power supply device for laser pumping lamp
JP2000349376A (en) * 1999-06-09 2000-12-15 Nec Corp Power unit for laser oscillator
JP2001110737A (en) * 1999-10-07 2001-04-20 Ushio Inc Control unit for light irradiation type rapid heat treatment equipment
JP2005197024A (en) * 2004-01-05 2005-07-21 Ushio Inc Flash lamp light emitting device
JP2008147533A (en) * 2006-12-13 2008-06-26 Ushio Inc Flash emission device

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05152653A (en) * 1991-11-26 1993-06-18 Hoya Corp Power supply device for laser pumping lamp
JP2000349376A (en) * 1999-06-09 2000-12-15 Nec Corp Power unit for laser oscillator
JP2001110737A (en) * 1999-10-07 2001-04-20 Ushio Inc Control unit for light irradiation type rapid heat treatment equipment
JP2005197024A (en) * 2004-01-05 2005-07-21 Ushio Inc Flash lamp light emitting device
JP2008147533A (en) * 2006-12-13 2008-06-26 Ushio Inc Flash emission device

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2012064699A (en) * 2010-09-15 2012-03-29 Dainippon Screen Mfg Co Ltd Thermal treatment apparatus and thermal treatment method
JP2016208015A (en) * 2015-04-24 2016-12-08 ヴェリティー インストルメンツ,インコーポレイテッド High dynamic range measurement system for process monitoring
US9801265B2 (en) 2015-04-24 2017-10-24 Verity Instruments, Inc. High dynamic range measurement system for process monitoring

Also Published As

Publication number Publication date
JP5372430B2 (en) 2013-12-18

Similar Documents

Publication Publication Date Title
JP5465373B2 (en) Heat treatment equipment
JP5221099B2 (en) Heat treatment apparatus and heat treatment method
JP5346484B2 (en) Heat treatment method and heat treatment apparatus
JP5356725B2 (en) Heat treatment equipment
JP5642359B2 (en) Heat treatment method and heat treatment apparatus
JP5562572B2 (en) Heat treatment apparatus and heat treatment method
JP5238729B2 (en) Heat treatment method and heat treatment apparatus
JP5209237B2 (en) Heat treatment equipment
JP5465416B2 (en) Heat treatment method
JP5828998B2 (en) Manufacturing method of semiconductor device
JP5372430B2 (en) Heat treatment equipment
JP2010192663A (en) Heat treatment device
JP2010238767A (en) Heat treatment apparatus and heat treatment method
JP5378817B2 (en) Heat treatment apparatus and heat treatment method
JP5706118B2 (en) Heat treatment apparatus and heat treatment method
JP5507195B2 (en) Heat treatment method and heat treatment apparatus
JP2010258425A (en) Heat treatment apparatus
JP5828997B2 (en) Heat treatment method and heat treatment apparatus
JP5813291B2 (en) Heat treatment apparatus and heat treatment method
JP5562571B2 (en) Heat treatment equipment
JP5998191B2 (en) Heat treatment method
JP6068556B2 (en) Heat treatment apparatus and heat treatment method
JP6087874B2 (en) Heat treatment method and heat treatment apparatus
JP5718975B2 (en) Heat treatment method
JP2011082439A (en) Heat treatment method and heat treatment apparatus

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20110606

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20130607

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20130625

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20130822

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20130910

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20130918

R150 Certificate of patent or registration of utility model

Ref document number: 5372430

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

S533 Written request for registration of change of name

Free format text: JAPANESE INTERMEDIATE CODE: R313533

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250