JP2010009581A - レイテンシガイダンスに基づくプラットフォームのパワーマネジメント - Google Patents
レイテンシガイダンスに基づくプラットフォームのパワーマネジメント Download PDFInfo
- Publication number
- JP2010009581A JP2010009581A JP2009085357A JP2009085357A JP2010009581A JP 2010009581 A JP2010009581 A JP 2010009581A JP 2009085357 A JP2009085357 A JP 2009085357A JP 2009085357 A JP2009085357 A JP 2009085357A JP 2010009581 A JP2010009581 A JP 2010009581A
- Authority
- JP
- Japan
- Prior art keywords
- power management
- components
- processor
- management controller
- latency
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000000034 method Methods 0.000 claims abstract description 13
- 230000000694 effects Effects 0.000 claims description 4
- 230000008878 coupling Effects 0.000 claims 1
- 238000010168 coupling process Methods 0.000 claims 1
- 238000005859 coupling reaction Methods 0.000 claims 1
- 239000000306 component Substances 0.000 description 91
- 238000007726 management method Methods 0.000 description 57
- 238000010586 diagram Methods 0.000 description 7
- 238000004891 communication Methods 0.000 description 6
- 230000006870 function Effects 0.000 description 4
- 230000002411 adverse Effects 0.000 description 3
- 230000003068 static effect Effects 0.000 description 3
- 238000005516 engineering process Methods 0.000 description 2
- 230000002093 peripheral effect Effects 0.000 description 2
- 230000004044 response Effects 0.000 description 2
- 241000233805 Phoenix Species 0.000 description 1
- 206010062519 Poor quality sleep Diseases 0.000 description 1
- 230000006978 adaptation Effects 0.000 description 1
- 230000003139 buffering effect Effects 0.000 description 1
- 230000008859 change Effects 0.000 description 1
- 239000008358 core component Substances 0.000 description 1
- 239000004973 liquid crystal related substance Substances 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 230000007246 mechanism Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 229920000729 poly(L-lysine) polymer Polymers 0.000 description 1
- 239000000725 suspension Substances 0.000 description 1
- 230000007704 transition Effects 0.000 description 1
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
- G06F1/26—Power supply means, e.g. regulation thereof
- G06F1/32—Means for saving power
- G06F1/3203—Power management, i.e. event-based initiation of a power-saving mode
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Power Sources (AREA)
Abstract
【課題】さまざまなレイテンシガイドラインに基づきプラットフォームの電力を管理する方法を提供する。
【解決手段】システムの複数のコンポーネントからパワーマネジメントガイドラインを受信し、受信されたパワーマネジメントガイドラインの少なくとも一部に基づき、システムの第2の複数のコンポーネントの1つ以上を管理するためのパワーマネジメントポリシーを作成するシステム。
【選択図】図2
【解決手段】システムの複数のコンポーネントからパワーマネジメントガイドラインを受信し、受信されたパワーマネジメントガイドラインの少なくとも一部に基づき、システムの第2の複数のコンポーネントの1つ以上を管理するためのパワーマネジメントポリシーを作成するシステム。
【選択図】図2
Description
本開示の実施形態は、パワーマネジメントの分野に関し、より詳しくは、さまざまなレイテンシガイドラインに基づきプラットフォームの電力を管理する方法および装置に関する。
今日の科学技術の世界において、電子デバイスの性能は急速なペースで向上しており、それに伴い消費電力も急速に増大している。消費電力が増すにつれ、デバイスは電力欠乏状態になる、すなわち、ますます電力を消費するようになる。電力を節約すべく、デバイスのプロセッサは、短いアイドル状態の間はスリープモード(例えば、低電力状態)に入ってよい。
例えば、ヒューレット・パッカード(登録商標)、インテル(登録商標)、マイクロソフト(登録商標)、フェニックス(登録商標)、および、東芝(登録商標)により共同開発されたACPI(Advanced Configuration and Power Interface)仕様(2005年12月30日にリリースされたバージョン3.0aなど)は、ACPI互換システムにおけるさまざまな電力状態(デバイスの正常なG0/S0動作の間のプロセッサの電力状態C0からC3)を規定する。ACPI仕様によれば、C0状態は、プロセッサの正常な実行状態でありうる。しかしながら、短いアイドル状態の間のC1状態では、プロセッサは、命令を実行することができないが、ほぼ即座に実行状態に戻ることはでき、一方、C3状態(C1に比べてスリープ状態が深く、C1より節電である)では、プロセッサのキャッシュは、あらゆるスヌープも無視して状態を維持しうる。プロセッサは、正常な実行状態(C0)に復帰するのに、C1状態からよりC3状態からのほうが時間がかかる可能性がある。C3状態を含む(例えば、深いスリープ、さらに深いスリープなど)を含む、各状態におけるばらつきもありえ、それによって、プロセッサのスリープ状態の深さ(すなわち、電力を節約するためにプロセッサのどの機能がディセーブルになるか)、および、ウェイクアップにかかる時間に差が生じ得る。
ACPI規格により規定される上記を含む従来のパワーマネジメントは、プロセッサに結集された経験則と、オペレーティングシステムにより与えられるガイダンスとに基づき実行されてよく、パワーマネジメントアルゴリズムは、過去のプロセッサアクティビティを観察して未来のアクティビティを予測してよい。例えば、オペレーティングシステムは、CPUの利用を観察してこのガイダンスを提供してよい。これらの要因に基づき、プロセッサは、複数のスリープ状態のうちの1つに入ることができる。プロセッサは、断続的に低電力状態に入ることができるが、ウェイクアップに時間のかかる他のプラットフォームのコンポーネントは、通常そのような低電力状態には入らないことでよりよいパフォーマンスを保証しうる。
図1は、アイドル状態になる前のアプリケーション動作中のアクティブ期間における従来技術のコンピューティングシステムのプラットフォーム(ラインA)の総電力消費と、当該コンピューティングシステムの従来のプロセッサ(ラインB)の電力消費とのグラフ表示の一例である。図1を参照すると、プロセッサは、短いアクティブ期間の最大20ワット(W)からアイドル状態のときのほぼ1Wまでその電力を減少させうる。プロセッサがアイドル状態の間、プラットフォームのアイドル電力下限値は、まだ〜9Wであり、プロセッサによるものは、そのうち1W未満であろう。すなわち、コンピューティングシステムにおける残りのプラットフォームコンポーネントは、アイドル状態のプロセッサと同様にスケールダウンしなくてよい。本例のコンピューティングデバイスのプラットフォームアイドル状態において、レイテンシの長い(すなわちスリープ状態からのウェイクアップに時間がかかる)システムリソースの大部分により、まだ約8から10Wの電力を消費し、より優れたパフォーマンスを保証すべく電力を消費し続ける一方で、プロセッサは、アイドル期間中に断続的に適切なスリープ状態に入ってよい。
本開示の実施形態が例示的実施形態を用いて説明されるが、限定ではなく、添付の図面では、同様の参照符号は同様の構成要素を示す。
例示的実施形態は、レイテンシガイダンスに基づくプラットフォームのパワーマネジメントのための方法および装置を含むが、これらに限定されない。
例示的実施形態のさまざまな側面は、当業者が用いる一般的な用語で説明されることにより、それらの内容を他の当業者に伝えるであろう。しかしながら、説明された側面の一部だけを用いても別の実施形態を実施することができるのは当業者にとって明らかであろう。例示的実施形態の完全なる理解をもたらすべく説明する目的で、特定の数、材料、および、構成が記載されている。しかしながら、当業者であれば、特定の詳細がなくても別の実施形態を実施できることは明らかであろう。他の例においては、例示的実施形態をあいまいにすることを避けるべく、よく知られた特徴は省略または簡略化される。
さらに、さまざまな動作は、例示的実施形態を理解する上で最も有益な方法で、多数の個別の動作として順に説明される。しかしながら、説明の順序は、必ずこのとおり行われることを意味すると解釈されないものとする。特に、これらの動作は、提示される順序で実行される必要はない。
「いくつかの実施形態において」および「さまざまな実施形態において」というフレーズが繰り返し用いられる。これらのフレーズは、通常同じ実施形態を指すものではないが、そうであってもよい。「備える」「有する」および「含む」という用語は、特に説明しない限り、同義である。「Aおよび/またはB」は、「(A)、(B)、または、(AおよびB)」を意味する。「A/B」は、「(A)および/または(B)」と同様の「(A)、(B)、または、(AおよびB)」を意味する。「A、B、および、Cのうちの少なくとも1つは」は、「(A)、(B)、(C)、(AおよびB)、(AおよびC)、(BおよびC)、または、(A、B、および、C)を意味する。「(A)B」は、「(B)または(AB)を意味し、すなわち、Aはオプションである。
図2は、さまざまな実施形態におけるパワーマネジメントシステム10のブロック図である。さまざまな実施形態において、パワーマネジメントシステム10は、例えば、ラップトップ、携帯電話、パソコン、パーソナル携帯情報機器、パームトップ、セットトップボックスなどでありうるコンピューティングデバイス、または、他のあらゆるタイプのコンピューティングデバイスで用いられうる。さまざまな実施形態では、パワーマネジメントシステム10は、モバイルコンピューティングデバイスで用いられうる。
パワーマネジメントシステム10は、パワーマネジメントコントローラ(PMC)15を有してよい。PMC15は、第1の複数のコンポーネント20、22、26に結合されてよく、コンポーネント20、22、26からパワーマネジメントガイドライン30、32、36をそれぞれ受け取ってよい。さまざまな実施形態では、PMCコントローラは、以下に説明するように情報40を受信してよい。受信されたパワーマネジメントガイドライン30、32、36および/または情報40の少なくとも一部に応じて、PMC15は、コンピューティングデバイスに関連する第2の複数のコンポーネント、および/または、リソース60、62、66の電力を管理するパワーマネジメントポリシー(PMポリシー)50を作成してよい。
さまざまな実施形態では、第1の複数のコンポーネント20、22、26は、コンピューティングデバイスに関連する1つ以上のハードウェア/ソフトウェアコンポーネントを含んでよい。さまざまな実施形態では、コンポーネント20、22、26は、例えば、コンピューティングデバイスに結合される外部デバイス、および/または、コンピューティングデバイス内のデバイス/ハードウェアを含んでよく、外部デバイス、および/または、内部デバイス/ハードウェアは、USB(universal serial bus)デバイス(例えば、USB2.0、3.0などのさまざまなUSB規格に準拠するデバイスを含む)、PCI(peripheral component interconnect)デバイス、PCI Express (PCIe)デバイス、ネットワークインターフェースカード、周辺デバイス、プリンタ、スキャナ、ディスクドライブ、カメラ、ネットワークアダプタ、シリアルATA(serial advanced technology attachment)、パラレルATA(parallel advanced technology attachment)などを含むが、これらに限定されない。さまざまな実施形態では、コンポーネント20、22、26は、コンピューティングデバイス内の1つ以上のデバイス/機能を制御する1つ以上のコントローラも含んでよく、当該コントローラは、USBホストコントローラ、メモリコントローラ、イーサネットコントローラ、グラフィックコントローラ、ハードディスクコントローラ(HDD)、オーディオコントローラ、AHCI(Advanced Host Controller Interface)などを含むがこれらに限定されない。さまざまな実施形態では、コンポーネント20、22、26は、コンピューティングデバイス、1つ以上のデバイスドライバ、オペレーティングシステムなどにおいて実行される1つ以上のソフトウェアアプリケーションを含んでもよい。
さまざまな実施形態では、コンポーネント20、22、26のそれぞれは、パワーマネジメントガイドライン30、32、36のそれぞれをPMC15に動的に送信してよい。パワーマネジメントガイドラインは、それぞれのコンポーネントの1つ以上のレイテンシパラメータを有してよい。例えば、パワーマネジメントガイドラインは、コンポーネントのレイテンシトレランスを有してよい。さまざまな実施形態では、レイテンシトレランスは、コンポーネントがそのパフォーマンスに悪影響を与えることなく許容しうる最大レイテンシに一部基づいてよい。例えば、コンポーネント20のレイテンシトレランスは、プロセッサが電力を遮断(例えばハードウェア(HW)を一時停止するなど)してもコンポーネント20が耐えることができるその最大レイテンシに少なくとも一部基づいてよく、その一方で、コンピューティングデバイスの1つ以上のコンポーネントは、スリープモードにあり、正常/実行状態(例えばC0)に入ると同時に、コンポーネント20に関連する第1の命令が実行される。さまざまな実施形態では、システムの特定のコンポーネントおよび/または他のコンポーネントがスリープモードから正常/実行状態へと遷移する場合は、コンポーネントのレイテンシトレランスは、コンポーネントがそのパフォーマンスに悪影響を与えることなく許容しうる遅延に一部基づいてよい。
さまざまな実施形態では、コンポーネントのPMガイドラインは、1つ以上の他の要素を含んでよく、当該要素は、コンポーネントのサービス品質(QoS)パラメータ、内部経験則のような割込み周波数、入出力(I/O)トラフィックパターン、アイドル期間(すなわち、コンポーネントが次に予定されたタイマー割り込みまでの時間を知っているかどうか)、予測仕事量、および/または、PMポリシー50を作成するPMC15にとって有用でありうる、コンポーネントに関する他のいかなる適切な情報を含むが、これらに限定されない。さまざまな実施形態では、コンポーネント20、22、26の1つ以上は、そのPMガイドラインにおけるコンポーネントのメモリアクセスレイテンシも含んでよい。
例えば、さまざまな実施形態では、コンポーネント20、22、26の1つは、オーディオ再生ソフトウェアアプリケーションであってよい。オーディオ再生アプリケーションは、オーディオファイルをアクティブに再生している間は、いかなるレイテンシも許容しなくてよい。しかしながら、オーディオ再生アプリケーションは、アイドル、すなわち、オーディオファイルを受信/再生しないときは、アプリケーションがオーディオファイルの受信を開始する時間と、アプリケーションがデータの喪失を防止するためにオーディオファイルの再生を開始しなければならない時間との差に少なくとも一部基づきうる長いレイテンシを許容しうる。当業者であれば、アプリケーションのレイテンシトレランスは、そのバッファリング能力に一部基づくことが理解できよう。さまざまな実施形態では、アプリケーションは、そのレイテンシトレランスをそのパワーマネジメントガイドラインの一部としてPMC15に動的に送信してよい。したがって、オーディオ再生アプリケーションは、オーディオファイルを再生する間に、ゼロまたは最小レイテンシトレランスをPMC15へと送信し、一方で、アイドル状態の間は、大きいレイテンシトレランスを送信してよい。
さまざまな実施形態では、コンポーネントは、アクティブ期間においてドーズしてもよい。例えば、無線LAN(WLAN)クライアントは、IEEE(米国電気電子学会)802.11規格(例えば802.11e−2005年改正)により規定されるように、アイドル状態のときはいつでも節電(ドーズ)状態に入ってよい。WLANクライアントは、アクセスポイント(AP)がクライアントのデータをバッファしうる間は、例えば、IEEE802.11e規格のWi−Fiマルチメディア(WMM)節電モードにより規定される期間、その無線通信をオフにしてよい。これらのドーズ期間は、数ミリ秒オーダー内であってよい。WLANネットワークインターフェースカード(NIC)は、無線通信をオンにすべきときを知っており、WLANクライアントをウェイクアップする、および/または、通信を開始してよい。図5は、本発明のさまざまな実施形態における、WMM節電モードのレイテンシトレランス報告システムの典型的なブロック図を示す。図5に示すように、WLANクライアントがウェイクアップしている場合は、例えば、100マイクロ秒(μ秒)の小さいレイテンシしか許容しなくてよい。しかしながら、ドーズ中は、クライアントは、例えば、約1ミリ秒(m秒)の大きいレイテンシを許容しうる。さまざまな実施形態では、NICは、クライアントのウェイクアップ状態の間に、100μ秒のレイテンシトレランスをそのPMガイドラインの一部としてPMC15(図1)にしかるべく送信してよい。しかしながら、クライアントがドーズ中は、NICは、1m秒のレイテンシトレランスをPMC15へと送信してよい。
図2を参照すると、さまざまな実施形態において、PMC15は、パワーマネジメントポリシー50を生成するのに用いられうる情報40も受信してよい。例えば、さまざまな実施形態では、情報40は、コンピューティングデバイス、および/または、プロセッサを含むそのコンポーネントのトラフィックおよびアクティビティパターンにおける経験則を含みうる。さまざまな実施形態における情報40は、当業者に知られる追加の情報、例えば、従来のACPIコンパチブルシステム、または、他の従来の電力制御システムにおける電力管理に必要な情報を含んでよい。さまざまな実施形態では、コンピューティングデバイスのOSおよび/またはプロセッサは、情報40を生成しうる。
受信されたパワーマネジメントガイドライン30、32、36、および、情報40の少なくとも一部に応じて、PMC15は、コンピューティングデバイスに関連する第2の複数のコンポーネントおよび/またはリソース60、62、66の電力を管理するためのPMポリシー50を作成してよい。さまざまな実施形態では、第2の複数のコンポーネントおよび/またはリソース60、62、66は、例えば、プロセッサ、電圧調整器、ディスプレイパネル、クロックジェネレータ、フェーズロックドループなどの、コンピューティングデバイスのさまざまなコアコンポーネント、および、プラットフォームコンポーネントを含みうる。さまざまな実施形態では、第1のコンポーネント20、22、26、および、第2の複数のコンポーネントおよび/またはリソース60、62、66は、1つ以上の共通コンポーネントを有してよい。例えば、さまざまな実施形態では、PMC15は、PMガイドラインを受信し、USBホストコントローラ用のPMポリシー50を生成してよい。
さまざまな実施形態では、PMポリシー50は、コンポーネント60、62、66の1つ以上を特定し、複数のスリープレベルのうちの1つに入ってよい。例えば、すべてのコンポーネント20、22、26がそれぞれのPMガイドラインにおいて少なくとも1m秒のレイテンシトレランスを特定済みであれば、PMC15は、プロセッサが電力を遮断する、ハードウェア(HW)が一時停止するなどの中断に応じて1つ以上のコンポーネントがそれぞれのスリープレベルからウェイクアップするのに1m秒以上かからないように、第2の複数のコンポーネントおよび/またはリソース60、62、66に複数のスリープレベルの1つに入るよう命じる。同様に、すべてのコンポーネント20、22、26の特定された最大レイテンシトレランスが少なくとも例えば5m秒であった場合、PMポリシー50は、コンポーネントがウェイクアップするのに5m秒以上はかからないようなさらに深いスリープレベルに入るよう、第2の複数のコンポーネントおよび/またはリソース60、62、66の1つ以上に命じる。さまざまな実施形態では、複数の可能なスリープレベルは、ACPI仕様で特定されるC状態、および/または、当業者が想定しうる他のスリープレベルと同様であってよい。すなわち、コンポーネント20、22、26のPMガイドラインにおけるレイテンシトレランスおよび他の情報を知ることにより、PMポリシー50は、レイテンシトレランスが十分高いときはいつでもコンポーネント60、62、66の1つ以上を適切なスリープモードに入らせることができ、それによって、コンポーネント20、22、26のパフォーマンスに悪影響を与えずに節電できるようになる。
さまざまな実施形態では、PMポリシー50を作成する間にいくつかの他の要因も考慮されうる。例えば、コンポーネント20、22、26の1つがそのPMガイドラインにおいて、高いQoSパラメータと、例えば100μ秒のレイテンシトレランスとを特定する場合、PMC15は、コンポーネント60、62、66が100μ秒よりかなり前にウェイクアップできるよう、コンポーネントのスリープレベルを決定することにより、高いQoSパラメータを満たしてよい。
さまざまな実施形態では、PMC15は、コンポーネント60、62、66のいくつかにスリープモードに入るよう命じる一方で、1つ以上のコンポーネントにはスリープモードに入らないよう(または、異なるスリープモードに入るよう)命じてよい。例えば、コンポーネント60、62、66のうちの2つが電圧調整器およびクロックジェネレータであり、かつ、クロックジェネレータより電圧調整器のほうがウェイクアップに時間がかかる場合、PMC15は、コンポーネント20、22、26から受信した所定のレイテンシトレランスについて、クロックジェネレータの深いスリープレベルに比較して軽いスリープレベルに入るよう(あるいはスリープレベルに全く入らないよう)電圧調整器に命じてよい。しかしながら、コンポーネント20、22、26から受信したレイテンシトレランスが十分高い場合、電圧調整器およびクロックジェネレータはいずれも、PMポリシー50に基づき、深いスリープレベルに入ってよい。
さまざまな実施形態では、スリープレベルが深いほど、コンポーネントはさらに機能しなくなり、より節電でき、コンポーネントが正常な実行状態へと(すなわちウェイクアップする)戻るのにはより時間がかかる。
さまざまな実施形態では、例えば、クロックジェネレータ、電圧調整器、PLLのいくつかなどの第2の複数のコンポーネントおよび/またはリソース60、62、66は、オン/オフを切り替えられるだけでよい。すなわち、これらのコンポーネント20、22、26のいくつかについては、それらのレイテンシトレランスが十分高い場合には、それらを一時的にオフにしうる単一のスリープレベル(低電力モード)しかなくてよい。したがって、PMポリシー50は、これらのコンポーネントのいくつか/すべてのオン/オフの切り替えを制御してもよい。
さまざまな実施形態では、コンポーネント20、22、26は、それぞれのPMガイドラインを連続的にPMC15に送信してよい。あるいは、コンポーネント20、22、26は、それぞれのPMガイドラインを一定の間隔で送信してもよい。さまざまな別の状況設定も可能であり、いくつかのコンポーネントがそれぞれのPMガイドラインを連続的に送信する一方で、残りのコンポーネントは、PMガイドラインを一定の間隔で周期的に送信してよい。さまざまな実施形態では、コンポーネントは、始めにそのPMガイドラインを送信し、当該PMガイドラインに変更があった場合のみ、そのPMガイドラインを再送信する。
図3は、本発明のさまざまな実施形態に従うパワーマネジメントシステム100のブロック図である。さまざまな実施形態では、システム100は、入出力(I/O)複合体パワーマネジメントコントローラ(IOPMC)110に結合されたプロセッサ複合体パワーマネジメントコントローラ(PCPMC)105を有してよい。さまざまな実施形態では、PCPMC105は、コンピューティングデバイスの中央処理複合体に配置され、一方、IOPMC110は、コンピューティングデバイスのI/O複合体に配置されてよい。
当業者であればただちに理解できるように、図3では2つパワーマネジメントコントローラ(PCPMC105およびIOPMC110)しか示されていないが、さまざまな実施形態では、3つ以上のパワーマネジメントコントローラが存在してよい。例えば、マルチプロセッサ環境では、各処理複合体は、関連するプロセッサ複合体パワーマネジメントコントローラを有してよい。さまざまな実施形態では、単一の処理複合体は、2つ以上のプロセッサ複合体パワーマネジメントコントローラを有してよい。さまざまな実施形態では、パワーマネジメントコントローラは、コンピューティングデバイスの、図3には示されていない他のさまざまな領域に配置されてよい。
さまざまな実施形態では、PCPMC105は、複数のソフトウェア(SW)アプリケーション、デバイスドライバ、および/または、オペレーティングシステム(OS)150からPMガイドラインを受信してよい。当業者には理解できるように、150は単一のブロックとして図示されているが、複数のコンポーネントを表してもよい。さまざまな実施形態では、レイテンシトレランスを含むSW/OS PMガイドラインは、レジスタインターフェースを介し、および/または、例えば、ACPI対応C状態インターフェースへの拡張部を介してPCPMC105へと送信されてよい。PMガイドラインは、OSがプロセッサの電力遮断(例えばHWの一時停止)を許容できる最大レイテンシトレランスを含み、一方、スリープ状態では、正常/実行状態に入ると同時に第1の命令が実行される。
図3を参照すると、IOPMC110は、複数のデバイス112、114、116、118、複数のリンク122、124、126、128、および/または、複数のサブシステム132、134、136からPMガイドラインを受信してよい。リンクおよび/またはサブシステムは、1つ以上のデバイスをコンピューティングデバイスに結合するために用いられてよい。例えば、デバイス112は、USBデバイスであってよく、対応するサブシステム132はUSBコントローラであってよく、リンク122は、USBリンクであってよく、各自がレイテンシ制約を有してよい。さまざまな実施形態では、複数のデバイス(例えば116および118)は、単一のサブシステムに結合されてよい。さまざまな実施形態では、サブシステム132、134、および/または、136は、USBホストコントローラ、メモリコントローラ、イーサネットコントローラ、または、グラフィックコントローラを含みうるが、これらに限定されない。さまざまな実施形態では、デバイス112、...、118のそれぞれは、パワーマネジメントガイドラインをそれぞれのリンクに送ってよい。さまざまな実施形態では、リンク122、...、128の1つ以上は、リンクパワーマネジメントガイドラインによりデバイスパワーマネジメントガイドラインを強化し、サブシステム132、134、136の1つに送信してよい。
サブシステム132、134、136は、それぞれのリンクおよび/またはデバイスから受信したPMガイドラインを考慮してサブシステムPMガイドラインを生成し、それをIOPMC110に送信してよい。例えば、USBデバイス112および関連するUSBコントローラ(サブシステム132)は、1m秒および800μ秒のレイテンシトレランスをそれぞれ有し、USBコントローラは、サブシステムPMガイドラインにおける、2つのレイテンシトレランスの低い方、すなわち、800μ秒を有し、それをIOPMC110に送信してよい。
さまざまな実施形態では、デバイス116、118、リンク126、128、および/または、サブシステム136が異なるPMガイドライン(異なるレイテンシトレランスを含む)を有する場合、サブシステム136は、受信されたPMガイドラインのそれぞれを(各自のPMガイドラインと共に)をIOPMC110に再送するだけでよい。あるいは、さまざまな実施形態では、サブシステム136は、受信されたすべてのPMガイドラインを考慮し、統合されたサブシステムPMガイドラインを作成してよい。例えば、サブシステム136は、デバイス116、118、リンク126、128、および/または、サブシステム136のレイテンシトレランスの最小値をIOPMC110に送信してよい。
デバイス112、...、118、リンク122、...、128、サブシステム132、...、136、および/または、アプリケーション、デバイスドライバ、OS150は、送信されたPMガイドラインにおける追加情報を有しうる。例えば、さまざまな実施形態では、PMガイドラインは、QoSパラメータ、内部経験則のような割込み周波数、入出力(I/O)トラフィックパターン、アイドル期間(すなわち、デバイス/サブシステムが次に予定されたタイマー割り込みまでの時間を知っているかどうか)、予測仕事量、および/または、パワーマネジメントコントローラとって有用でありうる他のいかなる適切な情報を含むが、これらに限定されない。さまざまな実施形態では、デバイス/サブシステムの1つ以上は、それらのPMガイドラインにそれぞれのメモリアクセスレイテンシも含みうる。さまざまな実施形態では、PMコントローラは、レイテンシトレランスと共にメモリアクセスレイテンシを考慮に入れることにより、適切なPMポリシーを生成してよい。さまざまな実施形態では、レイテンシトレランスは、関連するメモリアクセスレイテンシに少なくとも一部基づいてよい。
PCPMC105およびIOPMC110は、アプリケーション、デバイスドライバ、OS、デバイス、リンク、および/または、サブシステムからパワーマネジメントガイドラインを受信すると、ガイドラインを交換し、調整し合い、および/または、コンピューティングデバイスに関連する複数のコンポーネント(図3には示していない)のダイナミックパワーマネジメントポリシーを共同で策定してよく、コンピューティングデバイスに関連する複数のコンポーネントは、プロセッサ、電圧調整器、ディスプレイパネル、クロックジェネレータ、および/または、フェーズロックドループを含むがこれらに限定されない、コンピューィングデバイスのさまざまなコアコンポーネント、および、プラットフォームコンポーネントであってよい。さまざまな実施形態では、作成されたパワーマネジメントポリシーは、図2のPMポリシー50と同様であってよい。
さまざまな実施形態では、IOPMC110およびPCPMC105は、他の要因も考慮しつつ、PMポリシーを作成してよい。例えば、コンピューティングデバイスがダイレクトメディアインターフェース(DMI)を有する場合、DMIのレイテンシも考慮しつつ、PMポリシーを作成してよい。
さまざまな実施形態では、アプリケーション、ドライバ、および/または、OS150、デバイス112、...、118、リンク122、...、128、および/または、サブシステム132、...、136は、それぞれのPMガイドラインにパフォーマンスアドバイスを含んでよく、その場合、パフォーマンスアドバイスは、それぞれのコンポーネントの現在のパフォーマンスレベル、そして、可能な場合は、予測される未来のパフォーマンスレベルも含んでよい。さまざまな実施形態では、パワーマネジメントコントローラは、受信されたパフォーマンスアドバイスから、これらのコンポーネントのレイテンシトレランスを計算してよい。あるいは、送信されたパフォーマンスアドバイスは、レイテンシトレランスを含んでよい。
さまざまな実施形態では、図3のデバイス112、...、118、および、サブシステム132、...、136は、IOPMC110に結合されているように示されているが、デバイスおよびサブシステムのいくつかは、IOPMC110ではなく(あるいは任意に追加して)PCPMC105に結合されてよい。例えば、PCIeグラフィック(PEG)ポートにおける外部バスおよび/またはグラフィックカードがPCPMC105に結合され、それぞれのPMガイドラインをPCPMC105に提供してよい。
図4は、さまざまな実施形態における、図2および3のパワーマネジメントシステムに適したパワーマネジメント方法200のフローチャートである。図2および3を参照すると、210において、PCPMC105およびIOPMC110は、1つ以上のアプリケーションおよびデバイスドライバ、OS150、デバイス112、...、118、リンク122、...、128、および/または、サブシステム132、...、136を含む第1の複数のコンポーネントからパワーマネジメントガイドラインを受け取ってよい。220において、PCPMC105およびIOPMC110は、例えば、コンピューティングデバイスの、プロセッサ、電圧調整器、ディスプレイパネル、クロックジェネレータ、および/または、フェーズロックドループを含む1つ以上のコアコンポーネントおよびプラットフォームコンポーネントを含む第2の複数のデバイスのPMポリシーを共同で作成してよい。さまざまな実施形態では、第1の複数のコンポーネントの1つ以上は、第2の複数のコンポーネントに含まれてよい。
230では、作成されたPMポリシーの少なくとも一部に基づき、第2の複数のコンポーネントおよび/またはリソースの1つ以上がスリープモード(例えば低電力モード)に入るべきかどうかが決定される。スリープモードに入るコンポーネントが1つもなければ、210において、PCPMC105およびIOPMC110は、引き続き第1の複数のコンポーネントからパワーマネジメントガイドラインを受信してよい。
230において、作成されたPMポリシーが第2の複数のコンポーネントおよび/またはリソースの1つ以上がスリープモードに入ることを示す場合、240において、指示されたコンポーネントは、作成されたPMポリシーの少なくとも一部に基づき、適切なスリープモードに入ってよい。例えば、プロセッサが電力を遮断する、HWが一次停止するなどの中断、あるいは、当業者によく知られる他の適切な中断がない限り、コンポーネントは、適切なスリープモードを維持してよい。250において、このような中断を検出したら、260において、コンポーネントは、スリープ状態から抜けて正常な実行状態に入り、210において、PCPMC105およびIOPMC110は、第1の複数のコンポーネントからパワーマネジメントガイドラインを引き続き受信してよい。
図6は、いくつかの実施形態を実行するのに適するであろう典型的なコンピュータシステム500を示すブロック図であり、コンピュータシステム500は、パワーマネジメントガイドラインを受信し、受信したパワーマネジメントガイドラインの少なくとも一部に基づき、パワーマネジメントポリシーを作成するシステムを有してよい。いくつかの実施形態では、コンピュータシステム500は、情報を通信するための通信機構またはバス511、および、当該バス511に結合され、情報を処理するプロセッサ512などの集積回路コンポーネントを有してよい。
コンピュータシステム500は、バス511に結合され、情報、および、プロセッサ512により実行される命令を格納するランダムアクセスメモリ(RAM)、または、他の動的記憶装置504(メインメモリと称する)をさらに有する。メインメモリ504は、プロセッサ512により命令を実行する間に一時変数または他の中間情報を格納するために用いられてよい。
ファームウェア503は、例えば、EPROMのようなソフトウェアとハードウェアとの組合せであってよく、当該EPROMに記録されたルーチンの動作を行う。ファームウェア503は、組込み基礎コード、BIOS(基本入出力システム)コード、または、他の同様のコードであってよい。ファームウェア503により、コンピュータシステム500は独力でブートできるようになる。
コンピュータシステム500は、バス511に結合されて、プロセッサ512のための静的情報および命令を格納するROM(リードオンリーメモリ)および/または他の静的記憶装置506も有する。静的記憶装置506は、OSレベル、および、アプリケーションレベルソフトウェアを格納してよい。
コンピュータシステム500は、バス511に結合され、コンピュータのユーザに情報を提示する、例えばブラウン管(CRT)、または、液晶ディスプレイ(LCD)などのディスプレイデバイス521にさらに結合されてよい。チップセット536などのチップセットは、ディスプレイデバイス521と接続してよい。
英数字および他のキーを有する英数字入力デバイス(キーボード)522もバス511に結合され、情報およびコマンド選択をプロセッサ512に伝達してよい。追加のユーザ入力デバイスは、例えば、マウス、トラックボール、トラックパッド、スタイラス、または、カーソル方向キーなどのカーソルコントロールデバイス523であり、バス511に結合されて方向情報およびコマンド選択をプロセッサ512に伝達し、ディスプレイデバイス521上のカーソルの動きを制御する。例えばチップセット536などのチップセットは、入出力デバイスと接続してよい。
バス511に結合されうる他のデバイスは、紙などの媒体に命令、データ、または、他の情報を印刷するのに用いられうるハードコピーデバイス524である。さらに、スピーカおよび/またはマイクロフォン(図示せず)などの音声記録再生デバイスも任意でバス511に結合され、コンピュータシステム500とのオーディオインターフェースとなってよい。バス511に結合されうる他のデバイスは、有線/無線通信機能525である。
コンピュータシステム500は、当業者であれば、本願明細書において提供される技術に少なくとも基づくことが理解できるような、バッテリ、AC電源プラグ接続、および、整流器などの電源528を有する。
さまざまな実施形態では、図2のPMC15、および/または、図3のPCPMC105/IOPMC110と同様に、パワーマネジメントコントローラ(図6には示されていない)は、図6のコンピュータシステム500に含まれてよい。さまざまな実施形態では、パワーマネジメントコントローラは、バス511に結合され、コンピュータシステム500の複数のコンポーネントからパワーマネジメントガイドラインを受信してよい。複数のコンポーネントは、例えば、プロセッサ512により実行される1つ以上のアプリケーション、コンピュータシステム500のOS、コンピュータシステム500の1つ以上のデバイスドライバ、ファームウェア503、チップセット536、コンピュータシステム500の1つ以上のコントローラ(例えば、図に示されていないUSBホストコントローラ、メモリコントローラ、イーサネットコントローラ、グラフィックコントローラなど)、および、コンピュータシステム500に結合される1つ以上のデバイスであってよく、当該1つ以上のデバイスは、ディスプレイデバイス521、キーボード522、カーソルコントロールデバイス523、ハードコピーデバイス524、通信インターフェース525などを含むがこれらに限定されない。さまざまな実施形態では、パワーマネジメントコントローラは、コンピュータシステム500の複数のコンポーネントのためのパワーマネジメントガイドラインを作成してよく、複数のコンポーネントとは、例えば、コンピュータシステム500の1つ以上のプラットフォームコンポーネント、コンピュータシステム500に含まれるプロセッサ512、チップセット536、1つ以上の電圧調整器、および、クロックジェネレータ、フェーズロックドループ、ディスプレイパネル(例えばディスプレイデバイス521)であってよい。さまざまな実施形態では、プロセッサ512は、複数のタスクを実行してオペレーティングシステムサービス、デバイスドライバサービス、および/または、1つ以上のアプリケーション機能を提供してよい。さまざまな実施形態では、パワーマネジメントコントローラは、プロセッサ512により実行される1つ以上のタスクから、前述のようなパワーマネジメントガイドライン、および、パフォーマンスアドバイスを受信してよい。
さまざまな実施形態では、プロセッサ512およびパワーマネジメントコントローラは、1つの集積回路に共に配置されてよい。パワーマネジメントコントローラがPCPMCおよびIOPMCを有する場合(図3と同様に)、さまざまな実施形態では、プロセッサ512およびPCPMCは、1つの集積チップに共に配置されてよく、さまざまな実施懈形態では、IOPMCは、コンピュータシステム500のI/O複合体(図示せず)内に配置されてよい。さまざまな実施形態では、プロセッサ512は、前述の1つ以上のパワーマネジメントコントローラとして動作してよい。さまざまな実施形態では、プロセッサ512、さまざまなハードウェアコンポーネント、および/または、パワーマネジメントコントローラを含むコンピュータシステム500は、モバイルコンピューティングに用いられることが可能な寸法または形状を有してよい。さまざまな実施形態では、コンピュータシステム500は、携帯電話、ラップトップ、パーソナル携帯情報機器、パームトップ、MP3プレーヤ、パソコン、セットトップボックス、または、あらゆる他の適切なタイプのコンピューティングデバイスとして用いられてよい。さまざまな実施形態では、コンピュータシステム500は、モバイルコンピューティングデバイスとして用いられてよい。さまざまな実施形態では、コンピュータシステム500のプロセッサ512およびさまざまなコンポーネントは、モバイルコンピューティングに用いられることができる寸法および形状を有する本体内に収容されてよい。
これまで特定の実施形態を図示および説明してきたが、当業者であれば、本発明の実施形態から逸脱することなく、さまざまな変更および/または同等な実施態様が上述の特定の実施形態の代わりになりうることが理解できよう。本出願は、ここに採り上げられた実施形態のいかなる改作および変更も含むことを意図される。したがって、本発明の実施形態は、請求項およびその等価物によってのみ限定されることが明確に意図される。
Claims (24)
- プラットフォームのパワーマネジメントコントローラによって、前記プラットフォームを提供するシステムに関連する第1の複数のコンポーネントからパワーマネジメントガイドラインを受信する段階と、
前記パワーマネジメントコントローラによって、前記受信されたパワーマネジメントガイドラインの少なくとも一部に基づき、前記システムの1つ以上の第2の複数のコンポーネントを管理するパワーマネジメントポリシーを作成する段階と、
を備える方法。 - 前記作成する段階は、前記第2の複数のコンポーネントの少なくとも1つについてのスリープレベルを前記パワーマネジメントコントローラによって決定する段階を含む、請求項1に記載の方法。
- 前記受信する段階は、前記第1の複数のコンポーネントの1つ以上から、前記第1の複数のコンポーネントの1つ以上のレイテンシトレランスを、前記パワーマネジメントコントローラによって受信する段階を含む、請求項1に記載の方法。
- 前記作成する段階は、前記第2の複数のコンポーネントの1つ以上について決定されたスリープレベルからウェイクアップするのにかかる時間が、前記第1の複数のコンポーネントの1つ以上の前記レイテンシトレランス未満であるように、前記第2の複数のコンポーネントの1つ以上の複数のスリープレベルを前記パワーマネジメントコントローラによって決定する段階を含む、請求項3に記載の方法。
- 前記受信する段階は、前記第1の複数のコンポーネントの少なくとも1つの予測仕事量、サービス品質パラメータ、および/または、レイテンシトレランスを、前記パワーマネジメントコントローラによって受信する段階を含む、請求項1に記載の方法。
- 前記作成する段階は、前記システムのトラフィックおよび/またはアクティビティパターンに結集された経験則にさらに少なくとも一部基づき、前記パワーマネジメントポリシーを、前記パワーマネジメントコントローラによって作成する段階を含む、請求項1に記載の方法。
- 前記作成する段階は、プロセッサ、電圧調整器、ディスプレイパネル、クロックジェネレータ、および、フェーズロックドループからなる群から選ばれるコンポーネントのための前記パワーマネジメントポリシーを、前記パワーマネジメントコントローラによって作成する段階を含む、請求項1に記載の方法。
- 前記受信する段階は、ソフトウェアアプリケーション、デバイスドライバ、前記システムに結合される外部デバイス、前記外部デバイスを前記システムに結合するリンク、コントローラ、および、オペレーティングシステムからなる群から選ばれるコンポーネントから、パワーマネジメントガイドラインを、前記パワーマネジメントコントローラによって受信する段階を含む、請求項1に記載の方法。
- 前記作成する段階は、前記第2の複数のコンポーネントの1つ以上を一時的にオフにする段階を含むパワーマネジメントポリシーを、前記パワーマネジメントコントローラによって作成する段階を含む、請求項1に記載の方法。
- パワーマネジメントコントローラを備え、前記パワーマネジメントコントローラは、第1の複数のコンポーネントから、前記第1の複数のコンポーネントの1つ以上のレイテンシパラメータを受信し、前記受信されたレイテンシパラメータに少なくとも一部基づき、第2の複数のコンポーネントの消費電力を管理するためのパワーマネジメントポリシーを決定する、装置。
- 前記パワーマネジメントコントローラは、
プラットフォームの中央処理複合体内に配置され、前記第1の複数のコンポーネントの第1のコンポーネントの前記レイテンシパラメータを受信するプロセッサパワーマネジメントコントローラと、
前記プラットフォームのI/O処理複合体内に配置され、前記第1の複数のコンポーネントのうちの第2のコンポーネントの前記レイテンシパラメータを受信する入出力(I/O)パワーマネジメントコントローラと、
を備え、
前記プロセッサパワーマネジメントコントローラと、前記I/Oパワーマネジメントコントローラとは、前記受信されたレイテンシパラメータを交換し、前記第2の複数のコンポーネントのための前記パワーマネジメントポリシーを共同で決定する、請求項10に記載の装置。 - 前記第2の複数のコンポーネントの一のコンポーネントは、プロセッサ、電圧調整器、ディスプレイパネル、クロックジェネレータ、および、フェーズロックドループからなる群から選ばれる、請求項10に記載の装置。
- 前記第1の複数のコンポーネントの1つ以上の前記受信されたレイテンシパラメータは、それぞれのレイテンシトレランスを有し、
前記パワーマネジメントコントローラは、前記第2の複数のコンポーネントの1つ以上について決定されたスリープレベルからウェイクアップするのにかかる時間が、前記第1の複数のコンポーネントの1つ以上の前記レイテンシトレランス未満であるように、前記第2の複数のコンポーネントの1つ以上の複数のスリープレベルを決定することにより、前記パワーマネジメントポリシーをさらに決定する、請求項10に記載の装置。 - 前記第1のコンポーネントは、ソフトウェアアプリケーション、デバイスドライバ、および、オペレーティングシステムからなる群から選ばれ、前記第2のコンポーネントは、前記装置に結合される外部デバイス、前記デバイスが結合される前記装置内のサブシステム、および、前記装置の機能を制御するコントローラからなる群から選ばれる、請求項11に記載の装置。
- 前記I/Oパワーマネジメントコントローラは、USBホストコントローラから、前記USBホストコントローラの前記レイテンシパラメータを受信し、前記USBホストコントローラの前記レイテンシパラメータは、前記USBホストコントローラに結合される1つ以上のUSBデバイスのレイテンシパラメータを含む、請求項11に記載の装置。
- 前記装置は、モバイルコンピューティング用のコンピューティングデバイス内に配置されるプラットフォームである、請求項10に記載の装置。
- コンピューティングデバイスであって、
複数のタスクを実行するプロセッサと、
前記プロセッサに結合される複数のハードウェアコンポーネントと、
前記プロセッサおよび前記複数のハードウェアコンポーネントに結合され、前記複数のタスクの1つ以上により提供されるパフォーマンスアドバイスの観点から、前記複数のハードウェアコンポーネントの1つ以上の電力使用を管理するパワーマネジメントコントローラと、
前記プロセッサ、前記複数のハードウェアコンポーネント、および、前記パワーマネジメントコントローラを収容し、前記コンピューティングデバイスをモバイルコンピューティングに用いることができるような寸法または形状を有する本体と
を備える、コンピューティングデバイス。 - 前記複数のタスクは、オペレーティングシステムサービス、デバイスドライバサービス、または、アプリケーション機能から選択される1つを提供する、請求項17に記載のコンピューティングデバイス。
- 前記複数のハードウェアコンポーネントの1つ以上は、電圧調整器、ディスプレイパネル、クロックジェネレータ、および、フェーズロックドループからなる群から選ばれる、請求項17に記載のコンピューティングデバイス。
- 前記プロセッサおよび前記パワーマネジメントコントローラは、一の集積回路内に共に配置される、請求項17に記載のコンピューティングデバイス。
- 前記パワーマネジメントコントローラは、前記プロセッサに結合される1つ以上のハードウェアコンポーネントにより提供されるパフォーマンスアドバイスのさらなる観点から、前記複数のハードウェアコンポーネントの1つ以上の電力使用を管理する、請求項17に記載のコンピューティングデバイス。
- コンピュータ可読記憶媒体と、
前記記憶媒体に格納され、プロセッサをプログラムする命令と、
を備え、
前記命令は、前記プロセッサに、
前記プロセッサに結合される第1の複数のコンポーネントからパワーマネジメントガイドラインを受信する段階と、
前記受信されたパワーマネジメントガイドラインに少なくとも一部基づき、前記プロセッサに結合される第2の複数のコンポーネントの1つ以上を管理するためのパワーマネジメントポリシーを作成する段階と、
を実行させる、物品。 - 前記プロセッサは、前記第2の複数のコンポーネントの1つについてのスリープレベルを決定することにより、前記パワーマネジメントポリシーを作成することができる、請求項22に記載の物品。
- 前記プロセッサは、前記第2の複数のコンポーネントの1つ以上について決定されたスリープレベルからウェイクアップするのにかかる時間が、前記第1の複数のコンポーネントの1つ以上のレイテンシトレランス未満であるように、前記第2の複数のコンポーネントの複数のスリープレベルを決定することにより、前記パワーマネジメントポリシーを作成することができる、請求項22に記載の物品。
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US12/059,992 US8176341B2 (en) | 2008-03-31 | 2008-03-31 | Platform power management based on latency guidance |
Related Child Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2012151332A Division JP2012212467A (ja) | 2008-03-31 | 2012-07-05 | レイテンシガイダンスに基づくプラットフォームのパワーマネジメント |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2010009581A true JP2010009581A (ja) | 2010-01-14 |
Family
ID=40672072
Family Applications (3)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2009085357A Pending JP2010009581A (ja) | 2008-03-31 | 2009-03-31 | レイテンシガイダンスに基づくプラットフォームのパワーマネジメント |
JP2012151332A Pending JP2012212467A (ja) | 2008-03-31 | 2012-07-05 | レイテンシガイダンスに基づくプラットフォームのパワーマネジメント |
JP2014123103A Expired - Fee Related JP6060445B2 (ja) | 2008-03-31 | 2014-06-16 | レイテンシガイダンスに基づくプラットフォームのパワーマネジメント |
Family Applications After (2)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2012151332A Pending JP2012212467A (ja) | 2008-03-31 | 2012-07-05 | レイテンシガイダンスに基づくプラットフォームのパワーマネジメント |
JP2014123103A Expired - Fee Related JP6060445B2 (ja) | 2008-03-31 | 2014-06-16 | レイテンシガイダンスに基づくプラットフォームのパワーマネジメント |
Country Status (6)
Country | Link |
---|---|
US (2) | US8176341B2 (ja) |
JP (3) | JP2010009581A (ja) |
CN (2) | CN101598969B (ja) |
DE (1) | DE102009015495B4 (ja) |
GB (1) | GB2458805B (ja) |
TW (1) | TWI400604B (ja) |
Cited By (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2012249523A (ja) * | 2010-01-20 | 2012-12-13 | Railway Technical Research Institute | 空転滑走発生検出方法及び電動機制御装置 |
JP2013516025A (ja) * | 2010-01-11 | 2013-05-09 | クアルコム,インコーポレイテッド | コンピューティングデバイスのための動的低電力モード実装 |
US9182810B2 (en) | 2010-01-11 | 2015-11-10 | Qualcomm Incorporated | Domain specific language, compiler and JIT for dynamic power management |
KR20150145241A (ko) * | 2013-06-28 | 2015-12-29 | 인텔 코포레이션 | 일반 호스트 기반 제어기 레이턴시 방법 및 장치 |
JP2016181235A (ja) * | 2015-03-25 | 2016-10-13 | 株式会社東芝 | 半導体装置、電力制御方法及びプログラム |
JP7658948B2 (ja) | 2019-07-23 | 2025-04-08 | テキサス インスツルメンツ インコーポレイテッド | 低電力モードからのウェイクアップのためのプリエンプティブウェイクアップ回路 |
Families Citing this family (41)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US8176341B2 (en) * | 2008-03-31 | 2012-05-08 | Intel Corporation | Platform power management based on latency guidance |
US8255713B2 (en) * | 2008-06-26 | 2012-08-28 | Intel Corporation | Management of link states using plateform and device latencies |
US8607075B2 (en) * | 2008-12-31 | 2013-12-10 | Intel Corporation | Idle duration reporting for power management |
US8601296B2 (en) | 2008-12-31 | 2013-12-03 | Intel Corporation | Downstream device service latency reporting for power management |
US9244866B2 (en) | 2010-04-30 | 2016-01-26 | International Business Machines Corporation | Remote access of peripheral device connected to serial bus |
US8595522B2 (en) * | 2010-09-30 | 2013-11-26 | Intel Corporation | Monitoring transaction requests using a policy engine within a storage drive driver to change power capability and latency settings for a storage drive |
US9285856B2 (en) * | 2010-12-21 | 2016-03-15 | Qualcomm Incorporated | Method and system for rapid entry into and for rapid exiting from sleep states for processors of a portable computing device |
US9104499B2 (en) | 2010-12-21 | 2015-08-11 | Qualcomm Incorporated | System for minimizing resource latency between processor application states in a portable computing device by scheduling resource state set transitions |
US8417979B2 (en) * | 2010-12-23 | 2013-04-09 | Western Digital Technologies, Inc. | Method and system for progressive power reduction of inactive device while maintaining ready status with host |
US8560749B2 (en) * | 2011-02-11 | 2013-10-15 | Intel Corporation | Techniques for managing power consumption state of a processor involving use of latency tolerance report value |
US8689028B2 (en) | 2011-07-01 | 2014-04-01 | Intel Corporation | Method and apparatus to reduce idle link power in a platform |
JP5893336B2 (ja) * | 2011-10-24 | 2016-03-23 | キヤノン株式会社 | 電源制御装置、電源制御装置の制御方法、およびプログラム |
US8954980B2 (en) | 2011-11-11 | 2015-02-10 | Qualcomm Incorporated | Conserving power through work load estimation for a portable computing device using scheduled resource set transitions |
CN105607729B (zh) * | 2011-12-09 | 2018-11-16 | 英特尔公司 | 自适应图像子系统功率和性能管理 |
US9250688B2 (en) | 2011-12-09 | 2016-02-02 | Intel Corporation | Adaptive graphics subsystem power and performance management |
WO2013101180A1 (en) * | 2011-12-30 | 2013-07-04 | Intel Corporation | Pcie device power state control |
US20130275791A1 (en) * | 2012-04-12 | 2013-10-17 | Qualcomm Incorporated | Method and System for Tracking and Selecting Optimal Power Conserving Modes of a PCD |
CN102662458B (zh) * | 2012-04-18 | 2015-07-08 | 华为技术有限公司 | 一种pcie设备动态节能方法、装置及其通信系统 |
WO2013165357A1 (en) * | 2012-04-30 | 2013-11-07 | Intel Corporation | Master slave qpi protocol for coordinated idle power management in glueless and clustered systems |
US9264986B2 (en) | 2012-06-25 | 2016-02-16 | Qualcomm Incorporated | System and method for reducing power consumption in a wireless communication system |
US9015510B2 (en) * | 2012-06-29 | 2015-04-21 | Intel Corporation | Optimizing energy efficiency using device idle duration information and latency tolerance based on a pre-wake configuration of a platform associated to the device |
CN103064669B (zh) * | 2012-12-18 | 2017-03-08 | 希姆通信息技术(上海)有限公司 | 智能设备的定时唤醒方法及系统 |
US20140173306A1 (en) * | 2012-12-19 | 2014-06-19 | Barnes Cooper | System and method for providing for power savings in a processor environment |
US9195285B2 (en) | 2012-12-27 | 2015-11-24 | Intel Corporation | Techniques for platform duty cycling |
US9158357B2 (en) | 2012-12-28 | 2015-10-13 | Intel Corporation | System and method for conveying service latency requirements for devices connected to low power input/output sub-systems |
US9213390B2 (en) * | 2012-12-28 | 2015-12-15 | Intel Corporation | Periodic activity alignment |
US9176570B2 (en) | 2012-12-29 | 2015-11-03 | Intel Corporation | System and method for providing universal serial bus link power management policies in a processor environment |
US9195292B2 (en) * | 2013-06-26 | 2015-11-24 | Intel Corporation | Controlling reduced power states using platform latency tolerance |
US10025370B2 (en) * | 2013-08-13 | 2018-07-17 | Apple Inc. | Overriding latency tolerance reporting values in components of computer systems |
US9395795B2 (en) * | 2013-09-20 | 2016-07-19 | Apple Inc. | System power management using communication bus protocols |
US9471132B2 (en) * | 2013-09-27 | 2016-10-18 | Intel Corporation | Techniques for putting platform subsystems into a lower power state in parallel |
CN103544133B (zh) * | 2013-10-12 | 2017-01-25 | 北京旋极信息技术股份有限公司 | 一种转换装置及方法 |
KR102149679B1 (ko) | 2014-02-13 | 2020-08-31 | 삼성전자주식회사 | 데이터 저장 장치, 그 동작 방법, 및 이를 포함하는 데이터 처리 시스템 |
US9268938B1 (en) | 2015-05-22 | 2016-02-23 | Power Fingerprinting Inc. | Systems, methods, and apparatuses for intrusion detection and analytics using power characteristics such as side-channel information collection |
JP7163002B2 (ja) * | 2016-05-25 | 2022-10-31 | キヤノン株式会社 | プロセッサに接続されるデバイスから通知される復帰時間に応じてプロセッサの省電力のレベルを決定する情報処理装置及びプロセッサの省電力方法 |
US20180181186A1 (en) * | 2016-12-27 | 2018-06-28 | Paul S. Diefenbaugh | Buffering data from high-speed i/o to enable longer reduced power consumption state residency |
TWI641944B (zh) * | 2017-05-12 | 2018-11-21 | 飛捷科技股份有限公司 | 具有喚醒輔助裝置之電子系統與應用於其中之喚醒輔助方法 |
WO2021030208A1 (en) * | 2019-08-09 | 2021-02-18 | Rajasekaran Ramasubramanian | Power management and distributed audio processing techniques for playback devices |
US12199849B2 (en) * | 2020-12-21 | 2025-01-14 | Intel Corporation | Methods and devices for adaptive rate based latency tolerance reporting |
US20220011852A1 (en) * | 2021-09-24 | 2022-01-13 | Venkateshan Udhayan | Methods and apparatus to align network traffic to improve power consumption |
CN115617146B (zh) * | 2022-10-05 | 2024-07-02 | 深圳市国鑫恒运信息安全有限公司 | 一种服务器独立同分布错峰上电的方法及系统 |
Citations (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2000214963A (ja) * | 1999-01-25 | 2000-08-04 | Toshiba Corp | コンピュ―タシステムおよび設定情報の自動設定方法 |
JP2000222057A (ja) * | 1999-01-29 | 2000-08-11 | Toshiba Corp | 情報処理システムおよび自動停止時間の最適化方法 |
JP2001142588A (ja) * | 1999-11-17 | 2001-05-25 | Ricoh Co Ltd | 省電力制御方式およびその方式を用いた印刷装置 |
JP2001285543A (ja) * | 2000-03-31 | 2001-10-12 | Minolta Co Ltd | 複合型画像処理装置 |
JP2002082743A (ja) * | 2000-09-06 | 2002-03-22 | Casio Comput Co Ltd | 電子機器及び電子機器制御プログラムを記憶した記憶媒体 |
JP2002244834A (ja) * | 2001-02-15 | 2002-08-30 | Fuji Xerox Co Ltd | 印刷装置 |
JP2002292973A (ja) * | 2001-03-29 | 2002-10-09 | Ricoh Co Ltd | 画像処理システム |
JP2005018662A (ja) * | 2003-06-30 | 2005-01-20 | Nec Engineering Ltd | パワーマネジメントシステム |
JP2006350715A (ja) * | 2005-06-16 | 2006-12-28 | Fuji Xerox Co Ltd | 情報処理装置及び情報処理装置の制御方法 |
Family Cites Families (30)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP3343346B2 (ja) * | 1990-11-28 | 2002-11-11 | 株式会社日立製作所 | 消費電力制御方式、情報処理装置および複合部品 |
US5481732A (en) * | 1993-12-14 | 1996-01-02 | Shahbazi; Horyeh D. | CRT monitor power control unit |
JPH09237136A (ja) * | 1996-02-29 | 1997-09-09 | Toshiba Corp | 表示制御方法及び表示制御装置 |
US5758173A (en) * | 1996-03-05 | 1998-05-26 | Vlsi Technology, Inc. | Detection of hand location as an input for power controls in a computing system |
US5944829A (en) * | 1996-09-30 | 1999-08-31 | Intel Corporation | Adjusting software characteristics by user interface based upon battery level and the amount of time the user wants the battery to last |
US6418557B1 (en) * | 1998-02-06 | 2002-07-09 | Nec Corporation | On-demand system enabling control of power-on/off of on-demand server |
US20030065497A1 (en) | 2001-09-28 | 2003-04-03 | Rhoads Monte J. | Power management system to select a power state for a network computer system based on load |
US6865653B2 (en) * | 2001-12-18 | 2005-03-08 | Intel Corporation | System and method for dynamic power management using data buffer levels |
US7222252B2 (en) * | 2003-02-13 | 2007-05-22 | Standard Microsystems Corporation | Power management of computer peripheral devices which determines non-usage of a device through usage detection of other devices |
KR100563691B1 (ko) | 2003-06-09 | 2006-03-28 | 엘지전자 주식회사 | 컴퓨터 시스템에서의 전원 관리장치 및 방법 |
US7117380B2 (en) * | 2003-09-30 | 2006-10-03 | International Business Machines Corporation | Apparatus, system, and method for autonomic power adjustment in an electronic device |
US7752470B2 (en) * | 2003-12-03 | 2010-07-06 | International Business Machines Corporation | Method and system for power management including device controller-based device use evaluation and power-state control |
TWI250414B (en) * | 2004-01-30 | 2006-03-01 | Genesys Logic Inc | Power-saving method suitable for operating USB control chips and related devices thereof |
JP4316399B2 (ja) | 2004-02-18 | 2009-08-19 | インターナショナル・ビジネス・マシーンズ・コーポレーション | プログラム、記録媒体、制御方法、及び情報処理装置 |
US7343502B2 (en) * | 2004-07-26 | 2008-03-11 | Intel Corporation | Method and apparatus for dynamic DLL powerdown and memory self-refresh |
JP4082706B2 (ja) * | 2005-04-12 | 2008-04-30 | 学校法人早稲田大学 | マルチプロセッサシステム及びマルチグレイン並列化コンパイラ |
JP4555140B2 (ja) * | 2005-04-22 | 2010-09-29 | 株式会社日立製作所 | 複合型計算機装置およびその管理方法 |
WO2007019600A1 (en) * | 2005-08-19 | 2007-02-22 | Silverbrook Research Pty Ltd | An electronic stylus with a force re-directing coupling |
US7487371B2 (en) * | 2005-12-16 | 2009-02-03 | Nvidia Corporation | Data path controller with integrated power management to manage power consumption of a computing device and its components |
US7406365B2 (en) * | 2006-03-31 | 2008-07-29 | Intel Corporation | Power manager with selective load reduction |
US7490256B2 (en) * | 2006-04-04 | 2009-02-10 | Microsoft Corporation | Identifying a target processor idle state |
US7529956B2 (en) * | 2006-07-17 | 2009-05-05 | Microsoft Corporation | Granular reduction in power consumption |
US7716506B1 (en) * | 2006-12-14 | 2010-05-11 | Nvidia Corporation | Apparatus, method, and system for dynamically selecting power down level |
US7984314B2 (en) * | 2007-05-14 | 2011-07-19 | Intel Corporation | Power management of low power link states |
US9146892B2 (en) * | 2007-10-11 | 2015-09-29 | Broadcom Corporation | Method and system for improving PCI-E L1 ASPM exit latency |
US20090172434A1 (en) * | 2007-12-31 | 2009-07-02 | Kwa Seh W | Latency based platform coordination |
US8176341B2 (en) * | 2008-03-31 | 2012-05-08 | Intel Corporation | Platform power management based on latency guidance |
US8255713B2 (en) * | 2008-06-26 | 2012-08-28 | Intel Corporation | Management of link states using plateform and device latencies |
US8607075B2 (en) * | 2008-12-31 | 2013-12-10 | Intel Corporation | Idle duration reporting for power management |
US8601296B2 (en) * | 2008-12-31 | 2013-12-03 | Intel Corporation | Downstream device service latency reporting for power management |
-
2008
- 2008-03-31 US US12/059,992 patent/US8176341B2/en active Active
-
2009
- 2009-03-30 DE DE102009015495A patent/DE102009015495B4/de active Active
- 2009-03-30 TW TW098110507A patent/TWI400604B/zh active
- 2009-03-31 CN CN2009101497805A patent/CN101598969B/zh not_active Expired - Fee Related
- 2009-03-31 JP JP2009085357A patent/JP2010009581A/ja active Pending
- 2009-03-31 CN CN201310549215.4A patent/CN103645793B/zh active Active
- 2009-03-31 GB GB0905585A patent/GB2458805B/en active Active
-
2012
- 2012-04-12 US US13/445,809 patent/US8631257B2/en active Active
- 2012-07-05 JP JP2012151332A patent/JP2012212467A/ja active Pending
-
2014
- 2014-06-16 JP JP2014123103A patent/JP6060445B2/ja not_active Expired - Fee Related
Patent Citations (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2000214963A (ja) * | 1999-01-25 | 2000-08-04 | Toshiba Corp | コンピュ―タシステムおよび設定情報の自動設定方法 |
JP2000222057A (ja) * | 1999-01-29 | 2000-08-11 | Toshiba Corp | 情報処理システムおよび自動停止時間の最適化方法 |
JP2001142588A (ja) * | 1999-11-17 | 2001-05-25 | Ricoh Co Ltd | 省電力制御方式およびその方式を用いた印刷装置 |
JP2001285543A (ja) * | 2000-03-31 | 2001-10-12 | Minolta Co Ltd | 複合型画像処理装置 |
JP2002082743A (ja) * | 2000-09-06 | 2002-03-22 | Casio Comput Co Ltd | 電子機器及び電子機器制御プログラムを記憶した記憶媒体 |
JP2002244834A (ja) * | 2001-02-15 | 2002-08-30 | Fuji Xerox Co Ltd | 印刷装置 |
JP2002292973A (ja) * | 2001-03-29 | 2002-10-09 | Ricoh Co Ltd | 画像処理システム |
JP2005018662A (ja) * | 2003-06-30 | 2005-01-20 | Nec Engineering Ltd | パワーマネジメントシステム |
JP2006350715A (ja) * | 2005-06-16 | 2006-12-28 | Fuji Xerox Co Ltd | 情報処理装置及び情報処理装置の制御方法 |
Cited By (10)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2013516025A (ja) * | 2010-01-11 | 2013-05-09 | クアルコム,インコーポレイテッド | コンピューティングデバイスのための動的低電力モード実装 |
US9182810B2 (en) | 2010-01-11 | 2015-11-10 | Qualcomm Incorporated | Domain specific language, compiler and JIT for dynamic power management |
US9235251B2 (en) | 2010-01-11 | 2016-01-12 | Qualcomm Incorporated | Dynamic low power mode implementation for computing devices |
JP2012249523A (ja) * | 2010-01-20 | 2012-12-13 | Railway Technical Research Institute | 空転滑走発生検出方法及び電動機制御装置 |
KR20150145241A (ko) * | 2013-06-28 | 2015-12-29 | 인텔 코포레이션 | 일반 호스트 기반 제어기 레이턴시 방법 및 장치 |
JP2016523413A (ja) * | 2013-06-28 | 2016-08-08 | インテル コーポレイション | ジェネリックホストベースのコントローラレイテンシ方法及び装置 |
US9541987B2 (en) | 2013-06-28 | 2017-01-10 | Intel Corporation | Generic host-based controller latency method and appartus |
KR101707096B1 (ko) * | 2013-06-28 | 2017-02-15 | 인텔 코포레이션 | 일반 호스트 기반 제어기 레이턴시 방법 및 장치 |
JP2016181235A (ja) * | 2015-03-25 | 2016-10-13 | 株式会社東芝 | 半導体装置、電力制御方法及びプログラム |
JP7658948B2 (ja) | 2019-07-23 | 2025-04-08 | テキサス インスツルメンツ インコーポレイテッド | 低電力モードからのウェイクアップのためのプリエンプティブウェイクアップ回路 |
Also Published As
Publication number | Publication date |
---|---|
US20090249103A1 (en) | 2009-10-01 |
TW201003377A (en) | 2010-01-16 |
JP2014206996A (ja) | 2014-10-30 |
US8631257B2 (en) | 2014-01-14 |
CN101598969A (zh) | 2009-12-09 |
GB0905585D0 (en) | 2009-05-13 |
JP2012212467A (ja) | 2012-11-01 |
CN101598969B (zh) | 2013-12-04 |
GB2458805B (en) | 2010-10-06 |
US8176341B2 (en) | 2012-05-08 |
TWI400604B (zh) | 2013-07-01 |
US20120198248A1 (en) | 2012-08-02 |
DE102009015495A1 (de) | 2009-12-24 |
DE102009015495B4 (de) | 2013-06-06 |
GB2458805A (en) | 2009-10-07 |
CN103645793B (zh) | 2016-08-17 |
JP6060445B2 (ja) | 2017-01-18 |
CN103645793A (zh) | 2014-03-19 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP6060445B2 (ja) | レイテンシガイダンスに基づくプラットフォームのパワーマネジメント | |
US11009938B1 (en) | Power management for a graphics processing unit or other circuit | |
US9600059B2 (en) | Facilitating power management in a multi-core processor | |
US8683247B2 (en) | Method and apparatus for controlling power supply to primary processor and portion of peripheral devices by controlling switches in a power/reset module embedded in secondary processor | |
KR101021405B1 (ko) | 제로 전압 프로세서 슬립 상태를 위한 방법 및 장치 | |
JP6197196B2 (ja) | 電力効率の優れたプロセッサアーキテクチャ | |
US9250665B2 (en) | GPU with dynamic performance adjustment | |
TWI518586B (zh) | 協同處理器與系統效能及電力管理技術 | |
US9152199B2 (en) | Power state dependent wake-up alarm | |
US9256271B2 (en) | Predictive power management based on user category | |
JP2002099433A (ja) | 演算処理システム及び演算処理制御方法、タスク管理システム及びタスク管理方法、並びに記憶媒体 | |
CN114710563A (zh) | 一种集群节能方法及装置 | |
US20170177068A1 (en) | Systems, methods and devices for standby power savings | |
US20120036378A1 (en) | Computer and control method thereof | |
KR101087429B1 (ko) | 전력 관리 방법 및 장치 | |
CN109478087A (zh) | 用于为共享功率供给的系统维持节点功率预算的方法和装置 | |
KR20090084255A (ko) | 멀티-코어 프로세서의 전원제어장치 및 방법 | |
JP6409218B2 (ja) | 電力効率の優れたプロセッサアーキテクチャ | |
KR20060056643A (ko) | 컴퓨터 시스템의 전원 관리 방법 및 장치 | |
JP2016212907A (ja) | 電力効率の優れたプロセッサアーキテクチャ | |
JP2017021811A (ja) | 電力効率の優れたプロセッサアーキテクチャ |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20110322 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20110621 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20120306 |