JP2010003836A - 半導体装置 - Google Patents

Abstract

【課題】 スナップバック現象が発生する時のドレイン電流値を大きくすることによって、ＥＳＤ耐量を改善する。
【解決手段】 半導体装置１０は、ソース領域２３とボディ領域２１の間の少なくとも一部に絶縁領域２２を備えている。絶縁領域２２は、ソース領域２３とボディ領域２１とドリフト領域２５で構成される寄生のnpnトランジスタのベース・エミッタ間の接合面積を小さくするので、寄生のnpnトランジスタがオンした後にソース領域２３から注入される電子量を低減する。これにより、スナップバック現象が発生する時のドレイン電流値を大きくすることができる。
【選択図】 図２

Description

本発明は、絶縁ゲート部を有する半導体装置に関する。

絶縁ゲート部を有する半導体装置は、例えば車載用の電力変換器で用いられる。この種の半導体装置の特性には、高いＥＳＤ（Electro-Static Discharge：静電気放電）耐量が望まれている。

図１７に、横型の半導体装置４００の断面図を模式的に示す。半導体装置４００は、ｐ型のボディ領域４２１と、ｎ^＋型のソース領域４２３と、ｐ^＋型のボディコンタクト領域４２４と、ｎ型のドリフト領域４２５と、ｎ^＋型のドレイン領域４２６を備えている。これら各半導体領域４２１，４２３，４２４，４２５，４２６は、半導体層４２０の表層部に設けられている。半導体領域４２７は、半導体層４２０のうちのこれら各半導体領域４２１，４２３，４２４，４２５，４２６の残部である。ソース領域４２３とボディコンタクト領域４２４は、ソース電極に電気的に接続されている。ドレイン領域４２６は、ドレイン電極に電気的に接続されている。

図示４４０の破線は、紙面奥行き方向においてトレンチ型絶縁ゲート部が存在する範囲を示している。トレンチ型絶縁ゲート部４４０は、半導体層４２０の表面から深部に向けて伸びており、半導体層２２０内でボディ領域４２１に対向している。図示４３４はフィールド酸化膜であり、図示４３２はフィールドプレート電極である。

特開２００４−２１４６１１号公報

半導体装置４００では、ＥＳＤのような高いサージ電圧がドレイン領域４２６に印加されると、ドリフト領域４２５に空乏層が形成され、インパクトイオン化現象が発生し、半導体層４２０内に電子・正孔が生成する。インパクトイオン化現象は、トレンチ型絶縁ゲート部４４０の右側面のエッジ中央４４０ａ近傍で発生することが多い。インパクトイオン化現象によって発生した電子は、ドリフト領域４２５を介してドレイン領域４２６に流れる。インパクトイオン化現象によって発生した正孔は、ボディ領域４２１を介してボディコンタクト領域４２４に流れる。

ボディ領域４２１内を正孔電流が流れる際、ボディ領域４２１の抵抗成分により電圧降下が生じる。この電圧降下によってソース領域端４２３ａの電位が上昇し、ソース領域４２３とボディ領域４２１とドリフト領域４２５で構成される寄生のnpnトランジスタのベース・エミッタ間の順方向電圧を越えると、この寄生のnpnトランジスタがオンする。

寄生のnpnトランジスタがオンすると、ソース領域４２３から電子が注入される。注入された電子は、ドリフト領域４２５を介してドレイン領域４２６に流れる。これにより、局所に電流が集中し、ドレイン電圧−ドレイン電流特性において、抵抗が正性から負性になるスナップバック現象が発生する。スナップバック現象が発生すると、局所で発熱が生じ、半導体装置４００が熱破壊される虞がある。

スナップバック現象が発生する時のドレイン電流値は、ＥＳＤ耐量とほぼ比例関係にある。このため、この種の半導体装置では、スナップバック現象が発生する時のドレイン電流値を大きくすることが望まれている。例えば、図１８に示す特許文献１の半導体装置４１０では、ボディコンタクト領域４２４がソース領域４２３とドリフト領域４２５の間に形成されている。この半導体装置４１０では、インパクトイオン化現象によって発生した正孔がボディコンタクト領域４２４に直接流れることができる。このため、ソース領域４２３直下の電位が上昇しにくく、寄生のnpnトランジスタがオンしにくい。特許文献１は、ESD耐量を改善する１つの技術を開示する。
本発明は、従来とは異なる技術思想によって、ＥＳＤ耐量が改善された半導体装置を提供することを目的としている。

本明細書で開示される半導体装置は、ソース領域とボディ領域の間の一部に絶縁領域が設けられていることを特徴としている。絶縁領域が設けられていると、寄生のトランジスタのベース・エミッタの接合面積が小さくなり、寄生のトランジスタがオンした後の電流値を小さくすることができる。これにより、スナップバック現象が発生する時のドレイン電流値を大きくすることができ、ＥＳＤ耐量を改善することができる。

本明細書で開示される技術は、横型の半導体装置と縦型の半導体装置の双方に適用可能である。本明細書で開示される半導体装置は、ドレイン電極と、ドレイン領域と、ドリフト領域と、ボディ領域と、ソース領域と、ボディコンタクト領域と、絶縁ゲート部と、絶縁領域を備えている。ドレイン領域は、ドレイン電極に接しており、第１導電型の不純物を含む。ドリフト領域は、そのドレイン領域に接しており、第１導電型の不純物を含む。ドリフト領域の不純物濃度は、ドレイン領域の不純物濃度よりも薄い。ボディ領域は、ドリフト領域に接しており、ドリフト領域及びドレイン領域によってドレイン電極から隔てられている。ボディ領域は、第２導電型の不純物を含む。ソース領域は、ボディ領域に接しており、ボディ領域によってドリフト領域から隔てられている。ソース領域は、第１導電型の不純物を含む。ボディコンタクト領域は、ボディ領域に接しており、第２導電型の不純物を含む。ボディコンタクト領域の不純物濃度は、ボディ領域の不純物濃度よりも濃い。ソース電極は、ソース領域とボディコンタクト領域に接している。絶縁ゲート部は、ドリフト領域とソース領域を隔てているボディ領域に対向している。絶縁ゲート部には、トレンチ型、プレーナー型、又はその他の形態が含まれる。絶縁領域は、ソース領域とボディ領域の間の一部に設けられている。この形態によると、寄生のトランジスタのベース・エミッタ間の接合面積が小さくなる。このため、寄生のトランジスタがオンした後の電流値が小さくなる。この結果、スナップバック現象が発生する時のドレイン電流値を大きくすることができ、ESD耐量を改善することができる。

上記の半導体装置では、ソース領域とボディコンタクト領域が隣接しているのが好ましい。また、ソース領域とボディ領域は、絶縁領域とボディコンタクト領域の間で接しているのが好ましい。この場合、絶縁領域は、ソース領域とボディ領域の間のうちのボディコンタクト領域から離れた側に設けられている。
この形態によると、最も寄生のトランジスタが動作し易い箇所を強制的に動作しないようにすることができる。このため、寄生のトランジスタがオンしにくくなり、スナップバック現象が発生する時のドレイン電流値をさらに大きくすることができる。

本明細書で開示される半導体装置は、横型の半導体装置に具現化することができる。この場合、ドレイン領域とドリフト領域とボディ領域とソース領域とボディコンタクト領域は、半導体層の表層部に設けられている。ボディコンタクト領域は、ドレイン領域とソース領域の間に配置されているのが好ましい。絶縁ゲート部は、その半導体層の表層部に形成されているトレンチ型絶縁ゲート部であるのが好ましい。
この形態によると、トレンチ型ゲート部の側面のエッジ中央近傍でインパクトイオン化現象によって発生した正孔は、ボディ領域に流れ込むが、ボディコンタクト領域から離れたソース領域の直下には絶縁領域が設けられているので、この領域の寄生のトランジスタがオンしない。絶縁領域が設けられていないソース領域の側面の電位が寄生のトランジスタのベース・エミッタ間の順方向電圧を越えるまで寄生のトランジスタはオンしない。この結果、スナップバック現象が発生する時のドレイン電流値をさらに大きくすることができる。

本明細書で開示される技術によると、寄生のトランジスタがオンした後の電流値を小さくすることによって、スナップバック現象が発生する時のドレイン電流値を大きくすることができ、ＥＳＤ耐量が改善された半導体装置を提供することができる。

以下、図面を参照して実施形態を詳細に説明する。なお、各図面において、共通する構成要素に関しては共通の符号を付し、その説明を省略する。以下の実施形態では、半導体材料としてシリコンを用いているが、他の半導体材料を用いてもよい。例えば、炭化シリコン、ガリウムヒ素、窒化ガリウム等の半導体材料を用いてもよい。以下の実施形態に係る技術は、他の半導体材料においても有用である。また、各半導体領域の導電型（ｎ型、ｐ型）を逆にしたとしても、以下の実施形態に係る技術は再現され得る。また、以下の実施形態に係る技術は、ＭＯＳＦＥＴ（Metal Oxide Semiconductor Field Effect Transistor）以外の半導体装置にも有用である。

図１に、横型の半導体装置１０の要部平面図を模式的に示す。図２に、図１のII-II線に対応した縦断面図を模式的に示す。図３に、図１のIII-III線に対応した縦断面図を模式的に示す。なお、図１の要部平面図では、図２及び図３に示される半導体層２０上のフィールド酸化膜３４及びフィールドプレート電極３２を便宜の上で省略している。

半導体装置１０は、シリコン単結晶の半導体層２０を利用して形成されている。半導体層２０は、例えばＳＯＩ基板の活性層である。したがって、図２及び図３の断面図では、半導体層２０のみを図示し、ＳＯＩ基板を構成する他の半導体基板及び埋め込み絶縁層を省略している。

半導体装置１０は、ｐ型のボディ領域２１と、ｎ^＋型のソース領域２３と、ｐ^＋型のボディコンタクト領域２４と、ｎ型のドリフト領域２５と、ｎ^＋型のドレイン領域２６を備えている。これら各半導体領域２１，２３，２４，２５，２６は、半導体層２０の表層部に設けられている。半導体領域２７は、半導体層２０のうちのこれら各半導体領域２１，２３，２４，２５，２６の残部である。

ソース領域２３とボディコンタクト領域２４は隣接している。ソース領域２３は、ボディ領域２１によってドリフト領域２５から隔てられている。ソース領域２３は、ボディコンタクト領域２４よりも深く形成されている。ボディコンタクト領域２４は、ソース領域２３とドレイン領域２６の間に設けられている。ボディコンタクト領域２４は、ボディ領域２１よりも不純物濃度が濃い。ソース領域２３とボディコンタクト領域２４は、ソース電極に接している。ソース領域２３及びボディコンタクト領域２４は、例えばイオン注入技術を利用して、半導体層２０の表層部に形成される。

ボディ領域２１とドリフト領域２５は隣接している。ボディ領域２１は、ドリフト領域２５及びドレイン領域２６によってドレイン電極から隔てられている。ボディ領域２１は、ドリフト領域２５よりも浅く形成されている。ドリフト領域２５の不純物濃度は、水平方向で変化しており、ボディ領域２１側からドレイン領域２６側に向けて増加している。ボディ領域２１及びドリフト領域２５は、例えばイオン注入技術を利用して、半導体層２０の表層部に形成することができる。

ドレイン領域２６は、ドリフト領域２５によってボディ領域２１から隔てられている。ドレイン領域２６の不純物濃度は、ドリフト領域２５の不純物濃度よりも濃い。ドレイン領域２６は、ボディ領域２１よりも深く形成されており、トレンチ型絶縁ゲート部４０と略同等の深さである。ドレイン領域２６は、ドレイン電極に接している。ドレイン領域２６は、例えば、深いトレンチを形成した後に、そのトレンチの内壁に不純物を導入して形成することができる。あるいは、ドレイン領域２６は、深いトレンチ内にドープドポリシリコンを充填することによっても形成することができる。

半導体装置１０はさらに、トレンチ型絶縁ゲート部４０を備えている。トレンチ型絶縁ゲート部４０は、半導体層２０の表面から深部に向けて伸びており、ボディ領域２１よりも深く形成されている。トレンチ型絶縁ゲート部４０は、酸化シリコンのゲート絶縁膜４４と、そのゲート絶縁膜４４で被覆されたポリシリコンのゲート電極４２を有している。図２では、紙面奥行き方向においてトレンチ型絶縁ゲート部４０が存在する範囲を破線で示している。図２に示すように、トレンチ型絶縁ゲート部４０は、ソース領域２３とドリフト領域２５を隔てているボディ領域２１に対向している。図示３４はフィールド酸化膜であり、図示３２はフィールドプレート電極である。フィールドプレート電極３２は、トレンチ型絶縁ゲート部４０のゲート電極４２に電気的に接続されている。

半導体装置１０はさらに、酸化シリコンの絶縁領域２２を備えている。絶縁領域２２は、ソース領域２３とボディ領域２１の間に設けられており、ソース領域２３の底面の一部に接している。絶縁領域２２は、ソース領域２３とボディ領域２１の間のうちボディコンタクト領域２４から離れた側に設けられている。これにより、ソース領域２３とボディ領域２１は、絶縁領域２２とボディコンタクト領域２４の間で接している。

図４に、半導体装置１０のドレイン電圧（ＶＤ）とドレイン電流（ＩＤ）の関係を示す。比較例として、絶縁領域２２が設けられていない場合の結果も併せて示す。図４に示すように、本実施形態の半導体装置１０では、スナップバック現象が発生する時のドレイン電流値が１３８Ａである。一方、絶縁領域２２が設けられていない比較例では、スナップバック現象が発生する時のドレイン電流値が２８Ａである。絶縁領域２２を設けることによって、スナップバック現象が発生する時のドレイン電流値が約５倍に増加する。

ここで、スナップバック現象に関して説明する。スナップバック現象とは、ソース・ドレイン間耐圧特性において、ブレークダウン電圧に達した後に、さらにドレイン電流（ＩＤ）を流していくと、ドレイン電圧（ＶＤ）が減少する現象のことをいう。即ち、スナップバック現象とは、負性抵抗を示す点が現れる現象のことをいう。このスナップバック現象が発生する時のドレイン電流値とＥＳＤ耐量の間にはほぼ比例の関係があることが知られている。したがって、このドレイン電流値が高い半導体装置は、ＥＳＤ耐量も高い。このため、図４の結果から、本実施形態の半導体装置１０のＥＳＤ耐量は、比較例の約５倍であると推測される。

次に、半導体装置１０の作用効果を、図５を参照して説明する。図５（Ａ）は、絶縁領域２２が設けられていない比較例である。図５（Ｂ）は、絶縁領域２２が設けられている本実施形態である。

図５（Ａ）では、ボディコンタクト領域２４から最も離れたソース領域２３の直下の箇所２３ａでホールによる電圧降下が大きく、寄生のnpnトランジスタがオンし易い。また、寄生のトランジスタのベースであるボディ領域２１とエミッタであるソース領域２３の接合面積が大きいので、寄生のトランジスタがオンした後に流れる電流が大きい。寄生のトランジスタがオンすることにより、局所で電流が集中して負性抵抗が生じる。このため、図５（Ａ）のように、寄生のトランジスタがオンし易い構造の場合、スナップバック現象が発生する時のドレイン電流が小さくなる。

一方、図５（Ｂ）に示す本実施形態の半導体装置１０では、絶縁領域２２が設けられていることによって、最も寄生のトランジスタがオンし易い箇所２３ａで寄生のトランジスタが動作しない。最初に動作する箇所２３ｂの寄生トランジスタとボディコンタクト領域２４の距離が短いので、寄生のトランジスタがオンするためにはより多くの正孔電流が必要になる。また、寄生のトランジスタベース・エミッタ間の接合面積が小さいので、オンした後の電流値が小さくなる。このように、寄生のトランジスタがオンしにくくなることによって、負性抵抗が生じにくくなるので、スナップバック現象が発生する時のドレイン電流値が大きくなる。

図６に、本実施形態の半導体装置１０におけるドレイン電流（ＩＤ）、インパクトイオン化現象によって発生した正孔の正孔電流（ＩＳｈ）、寄生のnpnトランジスタがオンした後にソース領域２３から注入された電子の電子電流（ＩＴｒｅ）を示す。図７に、比較例の結果を示す。

図６に示すように、本実施形態の半導体装置１０では、電子電流ＩＴｒｅが流れ始める時の正孔電流ＩＳｈが３３Ａである。一方、図７に示すように、比較例では、電子電流ＩＴｒｅが流れ始める時の正孔電流ＩＳｈが２０Ａである。この結果から、本実施形態の半導体装置１０では、絶縁領域２２が設けられていることによって、寄生のnpnトランジスタとボディコンタクト領域２４の距離が短くなるので、寄生のトランジスタがオンするためにはより多くの正孔電流が必要になることが分かる。

図８に、寄生のnpnトランジスタのベース電圧（ＶＢ）とコレクタ電流（ＩＣ）の関係を示す。コレクタ電流（ＩＣ）がソース領域２３から注入される電子量に相当する。なお、図８は、ドレイン領域２６に１Ｖ、ソース領域２３に０Ｖ、ボディコンタクト領域２４に０〜０．９Ｖを印加したときの結果である。

図８に示すように、本実施形態の半導体装置１０では、ベース電圧（ＶＢ）が０．８Ｖのときに、コレクタ電流（ＩＣ）が比較例よりも１／３に低下している。この結果から、本実施形態の半導体装置１０では、絶縁領域２２が設けられていることによって、寄生のnpnトランジスタがオンした後にソース領域２３から注入される電子量が減少することが分かる。

上記したように、本実施形態の半導体装置１０では、（１）寄生のnpnトランジスタの位置をボディコンタクト領域２４に近づけ、寄生のnpnトランジスタをオンしにくくすること、さらに、（２）寄生のnpnトランジスタのベース・エミッタ間の接合面積を小さくして、オンした後に流れる電子電流を小さくすること、の２つの作用によって、極めて高いＥＳＤ耐量が実現される。

（半導体装置１０の製造方法）
図９〜図１３を参照して、半導体装置１０の製造方法を説明する。なお、従来技術を適用可能な工程に関しては説明を省略する。以下では、絶縁領域２２を形成する工程のみを説明する。

まず、図９に示すように、イオン注入技術を利用して、半導体層２０の表層部にボディ領域２１、ボディコンタクト領域２４、ドリフト領域２５及びドレイン領域２６を形成する。
次に、図１０に示すように、リソグラフィー技術及びエッチング技術を利用して、半導体層２０の表層部にトレンチ５２を形成する。トレンチ５２は、ボディ領域２１内に形成される。
次に、図１１に示すように、熱酸化技術を利用して、トレンチ５２の底面に絶縁領域２２を形成する。
次に、図１２に示すように、エピタキシャル成長技術を利用して、シリコンを充填し、ソース領域２３を形成する。
次に、図１３に示すように、熱処理技術を利用して、ソース領域２３を熱拡散させる。

（変形例）
図１４〜図１６に、本明細書で開示される技術を利用した他の半導体装置を例示する。なお、半導体装置１０と共通する構成要素に関しては共通の符号を付し、その説明を省略する。

図１４に示す半導体装置１００は、絶縁領域１２２が半導体層２０の裏面にまで伸びている点で半導体装置１０と相違する。例えば、半導体層２０の表面からトレンチを形成し、そのトレンチに絶縁体を充填すると、半導体装置１００が得られる。半導体装置１００は、異なる製造方法で本明細書で開示される技術を実現するものであり、その作用効果は半導体装置１０と同一である。

図１５に示す半導体装置２００は、ソース領域２２３とボディコンタクト領域２２４の位置が逆に設けられている点で半導体装置１０と相違する。また、絶縁領域２２２は、ソース領域２２３の側面のうちドレイン領域２６側の側面に接している。絶縁領域２２２はボディコンタクト領域２２４から離れた側に設けられており、ソース領域２２３とボディ領域２１は絶縁領域２２２とボディコンタクト領域２２４の間で接している。
図１５に示す半導体装置２００も、最もオンし易い寄生のnpnトランジスタが動作しない。また、寄生のトランジスタのベース・エミッタ間の接合面積が小さくなるので、オンした後にソース領域２２３から注入される電子量が減少する。その結果、スナップバック現象が発生する時のドレイン電流値を大きくすることができる。

図１６に示すように、本明細書で開示される技術は、縦型の半導体装置３００にも適用可能である。半導体装置３００は、縦型のＭＯＳＦＥＴ（Metal Oxide Semiconductor Field Effect Transistor）であり、ドレイン電極とドレイン領域３２６とドリフト領域３２５とボディ領域３２１とソース領域３２３とボディコンタクト領域３２４とトレンチ型絶縁ゲート部３４０を備えている。トレンチ型絶縁ゲート部３４０は、ゲート絶縁膜３４４と、そのゲート絶縁膜３４４に被覆されたトレンチゲート電極３４２を有する。これらの構成は、一般的な縦型のＭＯＳＦＥＴである。

半導体装置３００はさらに、絶縁領域３２２を備えている。絶縁領域３２２は、ソース領域３２３の底面の一部に接している。絶縁領域３２２は、トレンチ型絶縁ゲート部３４０の側面から離反している。これにより、ボディ領域３２１には、ソース領域３２３とドリフト領域３２５を繋ぐチャネル領域が確保される。

図１６に示す縦型の半導体装置３００も、寄生のnpnトランジスタのベース・エミッタ間の接合面積が小さくなるので、オンした後にソース領域３２３から注入される電子量が減少する。これにより、スナップバック現象が発生する時のドレイン電流値を大きくすることができる。

以上、本発明の具体例を詳細に説明したが、これらは例示に過ぎず、特許請求の範囲を限定するものではない。特許請求の範囲に記載の技術には、以上に例示した具体例を様々に変形、変更したものが含まれる。
また、本明細書または図面に説明した技術要素は、単独であるいは各種の組合せによって技術的有用性を発揮するものであり、出願時請求項記載の組合せに限定されるものではない。また、本明細書または図面に例示した技術は複数目的を同時に達成し得るものであり、そのうちの一つの目的を達成すること自体で技術的有用性を持つものである。

本実施形態の半導体装置の要部平面図を模式的に示す。 図１のII-II線に対応した縦断面図を模式的に示す。 図１のIII-III線に対応した縦断面図を模式的に示す。 本実施形態及び比較例のドレイン電圧とドレイン電流の関係を示す。 （Ａ）比較例の寄生のnpnトランジスタの位置を示す。（Ｂ）本実施形態の寄生のnpnトランジスタの位置を示す。 本実施形態の正孔電流及び電子電流とドレイン電圧の関係を示す。 比較例の正孔電流及び電子電流とドレイン電圧の関係を示す。 本実施形態及び比較例のベース電圧とコレクタ電流の関係を示す。 本実施形態の半導体装置の製造方法の１つの工程を示す。 本実施形態の半導体装置の製造方法の１つの工程を示す。 本実施形態の半導体装置の製造方法の１つの工程を示す。 本実施形態の半導体装置の製造方法の１つの工程を示す。 本実施形態の半導体装置の製造方法の１つの工程を示す。 第１の変形例の半導体装置の要部断面図を模式的に示す。 第２の変形例の半導体装置の要部断面図を模式的に示す。 第３の変形例の半導体装置の要部断面図を模式的に示す。 従来の半導体装置の要部断面図を模式的に示す。 従来の他の半導体装置の要部断面図を模式的に示す。

符号の説明

２０，２２０：半導体層
２１：ボディ領域
２２，１２２，２２２：絶縁領域
２３：ソース領域
２４：ボディコンタクト領域
２５：ドリフト領域
２６：ドレイン領域
４０：トレンチ型絶縁ゲート部

Claims (3)

1. 半導体装置であって、
   ドレイン電極と、
   そのドレイン電極に接する第１導電型のドレイン領域と、
   そのドレイン領域に接しており、ドレイン領域よりも薄い不純物濃度を有する第１導電型のドリフト領域と、
   そのドリフト領域に接しており、ドリフト領域及びドレイン領域によってドレイン電極から隔てられている第２導電型のボディ領域と、
   そのボディ領域に接しており、ボディ領域によってドリフト領域から隔てられている第１導電型のソース領域と、
   そのボディ領域に接しており、ボディ領域よりも濃い不純物濃度を有する第２導電型のボディコンタクト領域と、
   ソース領域とボディコンタクト領域に接するソース電極と、
   ドリフト領域とソース領域を隔てているボディ領域に対向する絶縁ゲート部と、
   ソース領域とボディ領域の間の一部に設けられている絶縁領域と、を備えている半導体装置。
2. ソース領域とボディコンタクト領域が隣接しており、
   ソース領域とボディ領域は、絶縁領域とボディコンタクト領域の間で接していることを特徴とする請求項１に記載の半導体装置。
3. ドレイン領域とドリフト領域とボディ領域とソース領域とボディコンタクト領域は、半導体層の表層部に設けられており、
   ボディコンタクト領域は、ドレイン領域とソース領域の間に配置されており、
   絶縁ゲート部は、その半導体層の表層部に形成されているトレンチ型絶縁ゲート部であることを特徴とする請求項１又は２に記載の半導体装置。
   
   

Images