[go: up one dir, main page]

JP2009543331A - p型化合物半導体層の形成方法 - Google Patents

p型化合物半導体層の形成方法 Download PDF

Info

Publication number
JP2009543331A
JP2009543331A JP2009517985A JP2009517985A JP2009543331A JP 2009543331 A JP2009543331 A JP 2009543331A JP 2009517985 A JP2009517985 A JP 2009517985A JP 2009517985 A JP2009517985 A JP 2009517985A JP 2009543331 A JP2009543331 A JP 2009543331A
Authority
JP
Japan
Prior art keywords
temperature
source gas
compound semiconductor
semiconductor layer
type compound
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP2009517985A
Other languages
English (en)
Inventor
ボム ナム、キ
モク キム、ファ
エス. スペック、ジェームズ
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Seoul Viosys Co Ltd
Original Assignee
Seoul Viosys Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from KR1020060060822A external-priority patent/KR100757801B1/ko
Priority claimed from KR1020060060820A external-priority patent/KR100707798B1/ko
Application filed by Seoul Viosys Co Ltd filed Critical Seoul Viosys Co Ltd
Publication of JP2009543331A publication Critical patent/JP2009543331A/ja
Withdrawn legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10HINORGANIC LIGHT-EMITTING SEMICONDUCTOR DEVICES HAVING POTENTIAL BARRIERS
    • H10H20/00Individual inorganic light-emitting semiconductor devices having potential barriers, e.g. light-emitting diodes [LED]
    • H10H20/01Manufacture or treatment
    • H10H20/011Manufacture or treatment of bodies, e.g. forming semiconductor layers
    • H10H20/013Manufacture or treatment of bodies, e.g. forming semiconductor layers having light-emitting regions comprising only Group III-V materials
    • H10H20/0133Manufacture or treatment of bodies, e.g. forming semiconductor layers having light-emitting regions comprising only Group III-V materials with a substrate not being Group III-V materials
    • H10H20/01335Manufacture or treatment of bodies, e.g. forming semiconductor layers having light-emitting regions comprising only Group III-V materials with a substrate not being Group III-V materials the light-emitting regions comprising nitride materials
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104Forming layers
    • H01L21/02365Forming inorganic semiconducting materials on a substrate
    • H01L21/02518Deposited layers
    • H01L21/02521Materials
    • H01L21/02538Group 13/15 materials
    • H01L21/0254Nitrides
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104Forming layers
    • H01L21/02365Forming inorganic semiconducting materials on a substrate
    • H01L21/02518Deposited layers
    • H01L21/0257Doping during depositing
    • H01L21/02573Conductivity type
    • H01L21/02579P-type
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104Forming layers
    • H01L21/02365Forming inorganic semiconducting materials on a substrate
    • H01L21/02612Formation types
    • H01L21/02617Deposition types
    • H01L21/0262Reduction or decomposition of gaseous compounds, e.g. CVD

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Led Devices (AREA)

Abstract

p型化合物半導体層の形成方法が開示される。この方法は、反応チェンバ内にロードされた基板を第1の温度に上昇させるステップを含む。次いで、反応チェンバ内に、III族元素のソースガス、p型不純物のソースガス、及び水素を含有する窒素のソースガスを供給し、p型化合物半導体層を成長させる。また、p型化合物半導体層の成長が完了した後、III族元素のソースガス及びp型不純物のソースガスの供給を中断し、基板の温度を第2の温度に冷却させる。その後、第2の温度で水素を含有する窒素のソースガスの供給を中断及び排出し、冷却ガスで常温まで冷却させる。これにより、基板の温度を冷却させる過程で、p型化合物半導体層に含まれたp型不純物に水素が結合することを防ぐことができる。

Description

本発明は、p型化合物半導体層の形成方法に関し、より詳しくは、半導体の製造工程を単純化することができるp型不純物を含む(Al、Ga、In)N系化合物半導体層(p層)の形成方法に関する。
(Al、Ga、In)N系化合物半導体は、例えば、発光素子(Light Emitting Diode;LED)またはレーザ素子(Laser Diode;LD)のような化合物半導体素子に応用される。図1は、従来の(Al、Ga、In)N系化合物半導体素子を概略的に示した縦断面図である。
図1を参照すると、基板11上にN型不純物を含む(Al、Ga、In)N系化合物半導体層(N層)13、活性層15及びp型不純物を含む(Al、Ga、In)N系化合物半導体層(p層)17が順次形成される。
このような従来の(Al、Ga、In)N系化合物半導体層は、有機金属化学気相蒸着法(Metaorganic Chemical Vapor Deposition:MOCVD)等の工程を通じて成長される。
有機金属化学気相蒸着法によると、(Al、Ga、In)N系化合物半導体層は、Al、Ga、またはInのようなIII族元素のソースガス、水素と窒素を含有したアンモニア(NH)ガスが反応チェンバ内に流入され、900〜1200℃で、前記基板11上にN層13、活性層15、及びp層17が順次成長される。また、マグネシウム(Mg)ドープ等でp層17が形成されると、III族元素のソースガスの流入が中断され、アンモニアの流入は維持されながら、反応チェンバの温度が降下し、基板11が冷却される。
一方、従来の(Al、Ga、In)N系化合物半導体素子10では、通常、p層17に、例えばマグネシウム(Mg)ドープ等で伝導性を確保する。ところが、マグネシウム(Mg)のようなp型不純物は、上記のような反応チェンバの温度降下過程中、アンモニアに含有された水素(H)と結合しやすくなり、これにより、p型不純物の自由正孔を提供する電子受容体としての機能が低下し、p型化合物半導体層の抵抗値が大きくなるという問題点があった。
したがって、(Al、Ga、In)N系化合物半導体のp層の製造工程では、p型不純物と水素の結合を切り離すために、別途のアニール工程が行われる。
図2は、従来の(Al、Ga、In)N系化合物半導体のp層の製造方法を説明するための流れ図である。
図2を参照すると、反応チェンバ内において、基板の温度を900〜1200℃に上昇させ、p型不純物、III族元素及びアンモニアを供給し、基板上に化合物半導体のp層を成長させる(S1)。前記p層が成長されると、p型不純物とIII族元素のソースガスの供給を中断するが、水素を含有した窒素のソースガスは、持続的に供給し、反応チェンバの温度を降下し、基板を常温に冷却させる(S2)。基板が常温に冷却されると、前記p層が成長された基板を反応チェンバから引き出し(S3)、引き出された基板に成長されたp層の抵抗値を低くするために、アニール工程を行う(S4)。米国特許US5,306,662号を参照すると、p型不純物、III族元素、及びアンモニアで化合物半導体のp層を成長させた後、400℃以上の温度で、前記p層のアニール工程を行う。その結果、p層に存在するp型不純物に結合された水素が除去され、抵抗値の低いp型(Al、Ga、In)N系化合物半導体が製造される。
このように従来の(Al、Ga、In)N系化合物半導体素子では、p層の抵抗値を低くするために、少なくとも一回のアニール工程を追加で行わなければならない。しかしながら、このような追加のアニール工程は、化合物半導体素子の製造工程を複雑かつ煩わしくするという問題があった。
また、アニール工程の追加により、製品製造に要する時間が増え、特にアニール工程のための高価の装備を購入しなければならず、装備設置のための空間を必要とする等、製造設備のための投資費用を増加させ、製品の単価を上昇させる要因となる。
一方、従来、このような問題点を解決するために、反応チェンバ内において、900〜1200℃の温度でp層の成長が完了すると、p型不純物、III族元素、及びアンモニアの供給を中断し、反応チェンバの温度を降下し、基板を常温に冷却させる方法が提案されたことがある。
しかしながら、この場合、成長されたp層からAl、Ga、InのIII族元素と窒素が分解され、p層の(Al、Ga、In)N系化合物の表面が酷く損傷するという問題点があった。
米国特許第5,306,662号明細書
本発明が解決しようとする技術的課題は、p型化合物半導体層の形成の際に、p型不純物と水素の結合を遮断するp型化合物半導体層の形成方法を提供することにある。
本発明が解決しようとする他の技術的課題は、p型化合物半導体層の形成の際に、p型不純物と水素の結合を遮断し、別途のアニール工程の必要がないp型化合物半導体層の形成方法を提供することにある。
本発明が解決しようとするまた他の技術的課題は、p型化合物半導体層の形成の際に、p型不純物と水素の結合を遮断し、p型化合物半導体層の損傷を防止するp型化合物半導体層の形成方法を提供することにある。
本発明の一実施例によるp型化合物半導体層の形成方法は、反応チェンバ内にロードされた基板を第1の温度に上昇させるステップを含む。次いで、前記反応チェンバ内に、III族元素のソースガス、p型不純物のソースガス、及び水素を含有する窒素のソースガスを供給し、p型化合物半導体層を成長させる。前記p型化合物半導体層の成長が完了した後、前記III族元素のソースガス及び前記p型不純物のソースガスの供給を中断し、前記基板の温度を第2の温度に冷却させる。前記第2の温度で、前記水素を含有する窒素のソースガスの供給を中断させる。以降、アルゴンガスを供給し、前記基板の温度を常温に冷却させる。
したがって、第2の温度に冷却された状態で、水素を含有する窒素のソースガスの供給を中断することにより、以降、基板の温度を常温に冷却させる過程で、p型化合物半導体層に含まれたp型不純物に水素が結合することを防ぐことができる。
この際、前記水素を含有する窒素のソースガスは、アンモニアであってもよい。
また、前記第2の温度は、400〜900℃であってもよい。
一方、前記p型不純物は、マグネシウム(Mg)であってもよい。
実施例により、前記第2の温度で前記水素を含有する窒素のソースガスの供給を中断するステップ以降、既設定の時間の間、前記第2の温度を維持させることができる。
実施例により、前記第2の温度で前記水素を含有する窒素のソースガスの供給を中断した後、前記反応チェンバ内に残留する水素を含有する窒素のソースガスを排出させることができる。
実施例により、前記第2の温度で前記水素を含有する窒素のソースガスの供給を中断する前に、前記III族元素のソースガス、n型またはp型不純物のソースガス、及び前記水素を含有する窒素のソースガスを供給し、ITOトンネル層を成長させることができる。
実施例により、前記第2の温度で前記ITOトンネル層の成長が完了すると、既設定の時間の間、前記第2の温度を維持させることができる。
または、前記第2の温度で前記ITOトンネルの成長が完了すると、前記反応チェンバ内に残留する水素を含有する窒素のソースガスを排出させることができる。
本発明の他の実施例によるp型化合物半導体層の形成方法は、反応チェンバ内にロードされた基板を第1の温度に上昇させるステップを含む。次いで、前記反応チェンバ内に、III族元素のソースガス、p型不純物のソースガス、及び水素を含有する窒素のソースガスを供給し、p型化合物半導体層を成長させる。前記p型化合物半導体層の成長が完了した後、前記III族元素のソースガス及び前記p型不純物のソースガスの供給を中断し、前記基板の温度を第2の温度に冷却させる。前記第2の温度で、前記III族元素のソースガス、n型またはp型不純物のソースガス、及び前記水素を含有する窒素のソースガスを供給し、ITOトンネル層を成長させる。前記ITOトンネル層の成長が完了した後、前記III族元素のソースガス、前記n型またはp型不純物のソースガスの供給を中断する。前記基板の温度を第3の温度に冷却させ、前記水素を含有する窒素のソースガスを中断する。次いで、前記基板の温度を常温に冷却させる。
ここで、前記第2の温度は、400〜900℃であってもよい。
一方、前記第3の温度は、400〜850℃であってもよい。
実施例により、前記第3の温度で前記水素を含有する窒素のソースガスの供給を中断した後、前記反応チェンバ内に残留する水素を含有する窒素のソースガスを排出させることができる。
本発明の実施例によると、p型化合物半導体層の形成の際に、p型不純物と水素の結合を適切に遮断することができ、別途のアニール工程を行う必要がなく、アニール工程無しでも、抵抗値の低いp型化合物半導体を製造することができるp型半導体の製造方法を提供することができる。
本発明では、このように、従来のp型半導体の製造方法で行われるアニール工程を省略することができ、化合物半導体素子の製造工程を単純化し、製造に要する時間を短縮することができる。
また、p型半導体層を形成した後、基板を既設定の温度に冷却させた後、水素を含有する窒素ソースガスの供給を中断し、所定の時間の間、前記温度を維持することにより、結晶体の損傷を防ぐことができる。
また、p型化合物半導体層の製造工程と共に、その冷却工程で、同一のチェンバ内でITOトンネル層を製造することにより、従来のp型半導体の製造方法で行われるアニール工程を省略することができるのみならず、化合物半導体素子の製造工程を単純化し、製造に要する時間を短縮することができる。
また、p型半導体層を形成した後、基板を既設定の温度に冷却させた後、ITOトンネル層を形成し、水素を含有する窒素ソースガスの供給を中断した後、基板を冷却することにより、結晶体の損傷を防止することができる。
以下、添付した図面に基づき、本発明の実施例について詳述する。以下に紹介される実施例は、本発明の思想を当業者に充分伝達するために、例として提供されるものである。したがって、本発明は、後述する実施例に限定されず、他の形態に具体化され得る。なお、図面において、構成要素の幅、長さ、厚さ等は、説明の便宜のために誇張して表現されることもある。明細書の全体にわたって、同一の参照番号は、同一の構成要素を示す。
図3は、本発明の好適な実施例によるp型半導体の製造方法を説明するための流れ図であり、図4は、本発明の好適な実施例によるp型半導体の製造方法を説明するためのグラフである。
本発明の好適な実施例によると、III族元素の窒化物半導体を製造するために、反応チェンバ内に基板をロードし、基板の温度を、III族元素の窒化物半導体層を成長させるための温度(T)に上昇させる(S101)。III族元素の窒化物半導体層を成長させるために、基板の温度(T)は、例えば、1050℃に加熱される。
基板としては、絶縁性材質のサファイアや炭化ケイ素(SiC)等が用いられるが、伝導性または半導体基板も使用可能である。また、このような異種基板とIII族元素の窒化物半導体層との間の格子不整合を緩和させるために、基板上にバッファ層が形成され、生成したバッファ層上にN型不純物がドープされたIII族元素の窒化物半導体層、すなわち、N型半導体層と活性層が順次形成される。このようなバッファ層は、AlN、InGaN、GaN、またはAlGaN等で形成されてもよい。また、N型半導体層は、不純物のドープ無しでも形成することができるが、Si、Ge、Se、S、またはTe等の不純物をドープして形成することが好ましい。
活性層は、単一量子井戸(SQW、Single Quantum Well)または多重量子井戸(MQW、Multi Quantum Well)構造で形成することが好ましい。
次いで、反応チェンバ内に、III族元素のソースガス、p型不純物のソースガス、及びアンモニア等の水素を含有する窒素のソースガスを供給し、p型化合物半導体層を成長させる(S103)。III族元素のソースガスとしては、例えば、トリメチルガリウム(Tri−Methyl Gallium;TMG)、窒素(N)のソースガスは、例えば、アンモニアのような水素を含有するガスが用いられ、キャリアガス(HまたはN)と一緒に供給される。また、p型不純物のソースガスとしては、Mgを不純物として用いる場合、例えば、CpMgが用いられる。p型不純物としては、Mg以外にも、Be、Sr、Ba、Zn等が使用可能である。一方、ここでは、N型半導体層上に活性層を形成し、活性層上にp型化合物半導体層を成長させるものと記載しているが、その順序は、変更されてもよい。
p型化合物半導体層の成長が完了すると、III族元素のソースガスとp型不純物のソースガスの供給を中断する(S105)。また、p型化合物半導体層が成長された基板を既設定の温度(T)に冷却させる(S107)。ここで、III族元素のソースガスとp型不純物ソースガスの供給中断ステップは、p型化合物半導体層の冷却ステップの開始後に行われ、または、冷却ステップの開始と同時に行われてもよい。
一方、ガス供給中断ステップでは、水素を含有する窒素のソースガスの供給は中断されないので、p型化合物半導体層が冷却される温度(T)は、本発明では、p型化合物半導体層のp型不純物と水素の結合が行われないような高温に設定され、これにより、p型化合物半導体層の冷却ステップが行われる間、p型不純物と窒素のソースガスに含有された水素の結合が防止されるので、形成されたp型化合物半導体層から水素を除去するための別途のアニール工程を行う必要がなくなる。ここで、p型化合物半導体層の冷却温度(T)は、例えば、400〜850℃の温度範囲で設定される。400℃以下の温度では、水素とマグネシウムの結合が発生し得るので、400℃以下で、アンモニア等の水素を含有する窒素のソースガスを中断することは好ましくない。
p型化合物半導体層が成長された基板の温度が、既設定の温度(T)に冷却されると、水素を含有する窒素ソースガスの供給を中断する(S109)。
また、反応チェンバ内に残留する窒素のソースガスを外部に排出する(S111)。図4を参照すると、窒素ソースガスの排出ステップは、所定の時間間隔(PからP)の間行われ、このような時間間隔(PからP)の間基板の温度(T)は、同一に維持される。これは、基板の温度を少なくとも、反応チェンバ内に残存する窒素ソースガスに含有された水素とp型化合物半導体層のp型不純物との間の結合反応を遮断可能な温度以上に維持するためであり、必ずしも同一の温度に維持しなければならないわけではない。
水素を含有する窒素ソースガスの供給が中断され、反応チェンバ内に残存する水素を含有する窒素ソースガスが外部に排出されると(P時点)、基板の温度を反応チェンバ内から引出できる程度まで、例えば、常温に冷却させる(S113)。
ここで、基板の冷却は、過熱を中断し、そのまま放置し、自然対流方式で行われ、または、反応チェンバを空冷または水冷方式で冷却し、基板の温度を冷却する方式で行われてもよいが、反応チェンバ内に残存するガスを完全に放出させた後、p型不純物と結合していない成分の冷却ガスとして、例えば、窒素(N)または不活性ガスであるアルゴン(Ar)ガスを注入し、基板を冷却させることがより好ましい。
図5は、本発明の好適な実施例により製造されたp型化合物半導体を備える(Al、Ga、In)N系化合物半導体の概略的な縦断面図である。
本実施例による(Al、Ga、In)N系化合物半導体200では、基板210上にN層230、活性層250、及びp層270が形成されている。基板210は、導電性または半導電性の金属、Si、SiC、またはGaN等で形成されてもよく、それ自体でN型電極としての機能を行うことができる。また、基板210は、サファイアまたはスピネルで形成されてもよい。N層230と基板210との間には、上述したようにバッファ層(図示せず)を形成してもよい。
本実施例において、p型化合物半導体層であるp層270は、図3を参照して上述したように、アニール工程無しで形成される。このため、反応チェンバ内でp層270の成長が完了すると、III族元素のソースガスとp型不純物のソースガスの供給を中断し、p型化合物半導体層が成長された基板を既設定の温度(T)に冷却させた後、窒素ソースガスの供給を中断する。ここで、p型化合物半導体層の冷却温度(T)は、例えば、400〜850℃の温度範囲で設定される。次いで、反応チェンバ内に残存する窒素ソースガスが外部に放出されると、基板の温度を、反応チェンバ内から引出できる程度に窒素(N)または不活性気体であるアルゴン(Ar)ガスを用いて冷却させ、p型化合物半導体層270が形成される。このように形成されたp型化合物半導体層は、水素と結合されていないp型不純物を含み、これにより、水素を除去するための別途のアニール工程を行う必要がない。
一方、図5には、基板210がN層230に隣接して配置された実施例について説明しているが、本発明は、これに限られず、基板がp層に隣接して配置された構成にも適用可能である。このような構成でも、上述及び図示した実施例と同様に同一の機能及び効果が提供される。
また、本発明と関連して、上述されている(Al、Ga、In)N系化合物半導体は、AlInGa1−x−yN(0≦x、y、x+y≦1)を含むことはもとより、このような化合物半導体は、例えば、発光素子(LED、Light Emitting Diode)、レーザ素子(LD、Laser Diode)、ヘテロ接合バイポーラトランジスタ、電界効果トランジスタ、または光検知器以外にも様々な分野に適用可能である。
図6及び図7は、本発明の好適な実施例によるp型化合物半導体層の形成方法による効果を説明するための図であり、原子間力顕微鏡(Atomic Force Microscope:AFM)のイメージを示す。
p型半導体層を形成した後、アンモニアガス供給を直ちに中断すると、急激な冷却により、Gaが蒸発し、これにより、p型半導体層の表面が損傷される。図6aは、このようなGa蒸発による発光ダイオードウエハの表面の損傷を示す。
しかしながら、本発明の好適な実施例によるp型半導体層の形成方法によると、p型半導体層を形成し、基板を既設定の温度(T)に冷却させた後、水素を含有する窒素ソースガスの供給を中断し、所定の時間間隔の間、前記温度(T)を維持するので、基板の急激な冷却が防止され、結晶体の損傷を防止することができる。
図7は、本発明によるp型半導体層の形成方法により形成された発光ダイオードウエハの表面を撮像した原子間力顕微鏡のイメージであり、図6のウエハの表面とは異なり、ウエハの表面の損傷がないことが分かる。
図8は、本発明の他の好適な実施例によるp型半導体の製造方法を説明するための流れ図であり、図9及び図10は、本発明の他の好適な実施例によるp型半導体の製造方法を説明するためのグラフである。
本発明の好適な実施例によると、図8の一部のステップ(S301、S303、S305、S307)は、図3のステップ(S101、S103、S105、S107)と事実上類似するので、その説明を省略する。
基板が既設定の温度(T)に冷却されると、III族元素のソースガスとn型またはp型不純物のソースガス及び水素を含有する窒素のソースガスを供給し、ITOトンネル層を成長させる(S309)。ITOトンネル層は、p型化合物半導体層と、その上に形成されるITOトンネル層のオーム接触のために形成され、ITO透明電極層とp型化合物半導体層との間の電気抵抗、及びこれによる意図しない界面発熱を減らすことができる。ITOトンネル層は、(Al、Ga、In)N系半導体層であり、n型またはp型不純物を高濃度にドープして形成されてもよい。
一方、ITOトンネル層の成長温度は、400〜900℃の温度範囲であるので、前記p型化合物半導体層の冷却温度(T)は、このような範囲内で設定されてもよい。ITOトンネル層の成長が完成すると、III族元素のソースガスとn型またはp型不純物のソースガスの供給は中断する。
次いで、基板を既設定の温度(T)に冷却させ(S311)、水素を含有する窒素のソースガスの供給を中断し(S313)、反応チェンバ内に残留する水素を含有した窒素のソースガスを外部に排出させる(S314)。p型化合物半導体層が冷却され、水素を含有する窒素のソースガスの供給が中断される温度(T)は、本発明では、p型化合物半導体層のp型不純物と水素の結合が行われないような高温に設定され、これにより、p型化合物半導体層の冷却ステップが行われる間、p型不純物と窒素のソースガスに含有された水素の結合が防止されるので、形成されたp型化合物半導体層から水素を除去するための別途のアニール工程を行う必要がなくなる。
ここで、p型化合物半導体層を冷却させ、水素を含有した窒素のソースガスの供給を中断する温度(T)は、例えば、400〜850℃の温度範囲で設定される。400℃以下の温度では、水素とマグネシウムの結合が発生し得るので、400℃以下で、アンモニア等の水素を含有する窒素のソースガスを中断することは好ましくない。
一方、前記ITOトンネル層の成長温度(T)を、水素を含有した窒素のソースガスの供給中断ステップ遂行温度(T)と一致させ、ITOトンネル層の成長が完了すると、水素を含有した窒素のソースガスの供給を中断し、ガスが反応チェンバから排出されるまで、前記温度(T)を維持した後、基板を冷却してもよい。
図9を参照すると、ITOトンネル層は、既設定の温度(T)で行われ、以降、基板が既設定の温度(T)に冷却されると、水素を含有する窒素のソースガスの排出ステップが、所定の時間間隔(PからP)の間行われ、このような時間間隔(P4からP5)の間、基板の温度(T3)は同一に維持される。これは、基板の温度を少なくとも、反応チェンバ内に残存する水素を含有する窒素ソースガスに含有された水素とp型化合物半導体層のp型不純物との間の結合反応を遮断可能な温度以上に維持するためであり、必ずしも同一の温度に維持しなければならないわけではない。
一方、図10は、ITOトンネル層の成長温度(T)と、水素が含有された窒素のソースガスの供給中断温度(T)を一致させた場合の例であり、ITOトンネル層の成長が一定の時間(PからP6)の間行われた後、水素を含有する窒素のソースガスの供給を中断し、残留ガスが反応チェンバから排出されるまで、一定の時間(PからP)の間、同一の温度(T)が維持される。
水素を含有する窒素ソースガスの供給が中断され、反応チェンバ内に残存する水素を含有する窒素ソースガスが外部に排出されると(図9のP時点または図10のP時点)、基板の温度を反応チェンバ内から引出できる程度まで、例えば、常温に冷却させる(S315)。この場合、窒素ガスを冷却ガスとして用いてもよい。
図11は、本発明の他の好適な実施例により製造されたp型半導体を備える(Al、Ga、In)N系化合物半導体の概略的な縦断面図である。
本実施例による(Al、Ga、In)N系化合物半導体400では、基板410上に、N層430、活性層450、p層470、及びITOトンネル層490が形成されている。基板410は、導電性または半導電性の金属、Si、SiC、またはGaN等で形成されてもよく、それ自体でN型電極としての機能を行うことができる。また、基板410は、サファイアまたはスピネルで形成されてもよい。N層430と基板410との間には、上述したようにバッファ層(図示せず)を形成してもよい。
本実施例において、p型化合物半導体層であるp層470は、図8を参照して上述したように、アニール工程無しで形成される。このため、反応チェンバ内でp層470の成長が完了すると、III族元素のソースガスとp型不純物のソースガスの供給を中断し、p型化合物半導体層が成長された基板を既設定の温度(T)に冷却させ、ITOトンネル層490を成長させた後、上述したように、同一の温度(T)で、または既設定の温度(T)に冷却した後、水素を含有した窒素ソースガスの供給を中断する。ここで、ITOトンネル層490の成長温度(T)は、例えば、400〜900℃の温度範囲で設定され、水素を含有した窒素のソースガス供給中断温度(T)は、400〜850℃で設定される。したがって、二つの温度を一致させ、ITOトンネル層490の成長が完了すると、水素を含有した窒素のソースガスの供給を中断し、一定の時間の間温度を維持した後、基板を冷却してもよい。次いで、反応チェンバ内に残存する水素を含有する窒素ソースガスが外部に放出されると、基板の温度を、反応チェンバ内から引出できる程度に冷却させる。このように形成されたp型化合物半導体層は、水素と結合されていないp型不純物を含み、これにより、水素を除去するための別途のアニール工程を行う必要がない。
一方、図11には、基板410がN層430に隣接して配置された実施例について説明しているが、本発明は、これに限られず、基板がp層に隣接して配置された構成にも適用可能である。このような構成でも、上述及び図示した実施例と同様に同一の機能及び効果が提供される。
また、本発明と関連して、上述されている(Al、Ga、In)N系化合物半導体は、AlInGa1−x−yN(0≦x、y、x+y≦1)を含むことはもとより、このような化合物半導体は、例えば、発光素子(LED、Light Emitting Diode)、レーザ素子(LD、Laser Diode)、ヘテロ接合バイポーラトランジスタ、電界効果トランジスタ、または光検知器以外にも様々な分野に適用可能である。
従来の(Al、Ga、In)N系化合物半導体の概略的な縦断面図。 従来の(Al、Ga、In)N系化合物半導体のp層の製造方法を説明する流れ図。 本発明の好適な実施例によるp型化合物半導体層の形成方法を説明するための流れ図。 本発明の好適な実施例によるp型化合物半導体層の形成方法を概略的に説明するためのグラフ。 本発明の好適な実施例により製造されたp型化合物半導体層を備える(Al、Ga、In)N系化合物半導体の概略的な縦断面図。 本発明の好適な実施例によるp型化合物半導体層の形成方法による効果を説明するための図。 本発明の好適な実施例によるp型化合物半導体層の形成方法による効果を説明するための図。 本発明の他の好適な実施例によるp型化合物半導体層の形成方法を説明するための流れ図。 本発明の他の好適な実施例によるp型化合物半導体層の形成方法を概略的に説明するためのグラフ。 本発明の他の好適な実施例によるp型化合物半導体層の形成方法を概略的に説明するためのグラフ。 本発明の他の好適な実施例により製造されたp型化合物半導体層を備える(Al、Ga、In)N系化合物半導体の概略的な縦断面図。

Claims (13)

  1. 反応チェンバ内にロードされた基板を第1の温度に上昇させるステップと、
    前記反応チェンバ内に、III族元素のソースガス、p型不純物のソースガス、及び水素を含有する窒素のソースガスを供給し、p型化合物半導体層を成長させるステップと、
    前記p型化合物半導体層の成長が完了した後、前記III族元素のソースガス及び前記p型不純物のソースガスの供給を中断し、前記基板の温度を第2の温度に冷却させるステップと、
    前記第2の温度で、前記水素を含有する窒素のソースガスの供給を中断するステップと、
    アルゴンガスを供給し、前記基板の温度を常温に冷却させるステップと、
    を含むことを特徴とするp型化合物半導体層の形成方法。
  2. 前記水素を含有する窒素のソースガスは、アンモニアであることを特徴とする請求項1に記載のp型化合物半導体層の形成方法。
  3. 前記第2の温度は、400〜900℃であることを特徴とする請求項1に記載のp型化合物半導体層の形成方法。
  4. 前記p型不純物は、マグネシウム(Mg)であることを特徴とする請求項1に記載のp型化合物半導体層の形成方法。
  5. 前記第2の温度で前記水素を含有する窒素のソースガスの供給を中断するステップ以降、既設定の時間の間、前記第2の温度を維持するステップをさらに含むことを特徴とする請求項1に記載のp型化合物半導体層の形成方法。
  6. 前記第2の温度で前記水素を含有する窒素のソースガスの供給を中断した後、前記反応チェンバ内に残留する水素を含有する窒素のソースガスを排出するステップをさらに含むことを特徴とする請求項1に記載のp型化合物半導体層の形成方法。
  7. 前記第2の温度で前記水素を含有する窒素のソースガスの供給を中断するステップ前に、前記III族元素のソースガス、n型またはp型不純物のソースガス、及び前記水素を含有する窒素のソースガスを供給し、ITOトンネル層を成長させるステップをさらに含むことを特徴とする請求項1に記載のp型化合物半導体層の形成方法。
  8. 前記第2の温度で前記ITOトンネル層の成長が完了すると、既設定の時間の間、前記第2の温度を維持するステップをさらに含むことを特徴とする請求項7に記載のp型化合物半導体層の形成方法。
  9. 前記第2の温度で前記ITOトンネル層の成長が完了すると、前記反応チェンバ内に残留する水素を含有する窒素のソースガスを排出するステップをさらに含むことを特徴とする請求項7に記載のp型化合物半導体層の形成方法。
  10. 反応チェンバ内にロードされた基板を第1の温度に上昇させるステップと、
    前記反応チェンバ内に、III族元素のソースガス、p型不純物のソースガス、及び水素を含有する窒素のソースガスを供給し、p型化合物半導体層を成長させるステップと、
    前記p型化合物半導体層の成長が完了した後、前記III族元素のソースガス及び前記p型不純物のソースガスの供給を中断し、前記基板の温度を第2の温度に冷却させるステップと、
    前記第2の温度で、前記III族元素のソースガス、n型またはp型不純物のソースガス、及び前記水素を含有する窒素のソースガスを供給し、ITOトンネル層を成長させるステップと、
    前記ITOトンネル層の成長が完了した後、前記III族元素のソースガス、前記n型またはp型不純物のソースガスの供給を中断するステップと、
    前記基板の温度を第3の温度に冷却させ、前記水素を含有する窒素のソースガスを中断するステップと、
    前記基板の温度を常温に冷却させるステップと、
    を含むことを特徴とするp型化合物半導体層の形成方法。
  11. 前記第2の温度は、400〜900℃であることを特徴とする請求項10に記載のp型化合物半導体層の形成方法。
  12. 前記第3の温度は、400〜850℃であることを特徴とする請求項10に記載のp型化合物半導体層の形成方法。
  13. 前記第3の温度で前記水素を含有する窒素のソースガスの供給を中断した後、前記反応チェンバ内に残留する水素を含有する窒素のソースガスを排出するステップをさらに含むことを特徴とする請求項10に記載のp型化合物半導体層の形成方法。
JP2009517985A 2006-06-30 2007-06-29 p型化合物半導体層の形成方法 Withdrawn JP2009543331A (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
KR1020060060822A KR100757801B1 (ko) 2006-06-30 2006-06-30 P형 화합물 반도체층 형성방법
KR1020060060820A KR100707798B1 (ko) 2006-06-30 2006-06-30 P형 화합물 반도체층 형성방법
PCT/KR2007/003185 WO2008002104A1 (en) 2006-06-30 2007-06-29 Method of forming p-type compound semiconductor layer

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP2012223419A Division JP5947183B2 (ja) 2006-06-30 2012-10-05 p型化合物半導体層の形成方法

Publications (1)

Publication Number Publication Date
JP2009543331A true JP2009543331A (ja) 2009-12-03

Family

ID=38845810

Family Applications (2)

Application Number Title Priority Date Filing Date
JP2009517985A Withdrawn JP2009543331A (ja) 2006-06-30 2007-06-29 p型化合物半導体層の形成方法
JP2012223419A Expired - Fee Related JP5947183B2 (ja) 2006-06-30 2012-10-05 p型化合物半導体層の形成方法

Family Applications After (1)

Application Number Title Priority Date Filing Date
JP2012223419A Expired - Fee Related JP5947183B2 (ja) 2006-06-30 2012-10-05 p型化合物半導体層の形成方法

Country Status (4)

Country Link
US (2) US7682953B2 (ja)
JP (2) JP2009543331A (ja)
DE (1) DE112007000059T5 (ja)
WO (1) WO2008002104A1 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2013016863A (ja) * 2006-06-30 2013-01-24 Seoul Opto Devices Co Ltd p型化合物半導体層の形成方法

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3110002B2 (ja) 1997-06-30 2000-11-20 株式会社巴技術研究所 バタフライ弁
US8946674B2 (en) 2005-08-31 2015-02-03 University Of Florida Research Foundation, Inc. Group III-nitrides on Si substrates using a nanostructured interlayer
US20200135489A1 (en) * 2018-10-31 2020-04-30 Atomera Incorporated Method for making a semiconductor device including a superlattice having nitrogen diffused therein
CN117051385A (zh) * 2023-07-03 2023-11-14 华灿光电(苏州)有限公司 Mocvd设备的腔体清洁方法

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06326416A (ja) * 1993-03-15 1994-11-25 Toshiba Corp 化合物半導体素子
JPH09199758A (ja) * 1996-01-19 1997-07-31 Nec Corp 低抵抗p型窒化ガリウム系化合物半導体の気相成長方法
JP2003133649A (ja) * 2001-10-29 2003-05-09 Sharp Corp 窒化物半導体レーザ素子及び窒化物半導体レーザ素子の製造方法及びこれを備えた半導体光学装置

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5306662A (en) 1991-11-08 1994-04-26 Nichia Chemical Industries, Ltd. Method of manufacturing P-type compound semiconductor
JP3620105B2 (ja) 1995-07-27 2005-02-16 日立電線株式会社 窒化ガリウム結晶の製造方法
US20020017650A1 (en) 1997-11-18 2002-02-14 Technologies & Devices III-V compound semiconductor device with an InGaN1-x-yPxASy non-continuous quantum dot layer
US6476420B2 (en) * 1997-11-18 2002-11-05 Technologies And Devices International, Inc. P-N homojunction-based structures utilizing HVPE growth III-V compound layers
JP3522610B2 (ja) * 1999-10-15 2004-04-26 松下電器産業株式会社 p型窒化物半導体の製造方法
JP2004134750A (ja) * 2002-09-19 2004-04-30 Toyoda Gosei Co Ltd p型III族窒化物系化合物半導体の製造方法
KR20050025054A (ko) 2003-09-03 2005-03-11 삼성전기주식회사 질화알루미늄갈륨인듐계 피-엔 다이오드 소자 및 그 제조방법
TWI229952B (en) 2004-05-07 2005-03-21 United Epitaxy Co Ltd Semiconductor light emitting device and method of making the same
US20080135868A1 (en) * 2004-10-01 2008-06-12 Mitsubishi Cable Industries, Ltd. Nitride Semiconductor Light Emitting Element and Method for Manufacturing the Same
JP4720519B2 (ja) 2006-01-23 2011-07-13 パナソニック株式会社 p型窒化物半導体の製造方法
JP2009543331A (ja) * 2006-06-30 2009-12-03 ソウル オプト デバイス カンパニー リミテッド p型化合物半導体層の形成方法

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06326416A (ja) * 1993-03-15 1994-11-25 Toshiba Corp 化合物半導体素子
JPH09199758A (ja) * 1996-01-19 1997-07-31 Nec Corp 低抵抗p型窒化ガリウム系化合物半導体の気相成長方法
JP2003133649A (ja) * 2001-10-29 2003-05-09 Sharp Corp 窒化物半導体レーザ素子及び窒化物半導体レーザ素子の製造方法及びこれを備えた半導体光学装置

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2013016863A (ja) * 2006-06-30 2013-01-24 Seoul Opto Devices Co Ltd p型化合物半導体層の形成方法

Also Published As

Publication number Publication date
US7682953B2 (en) 2010-03-23
US20090163002A1 (en) 2009-06-25
DE112007000059T5 (de) 2008-08-21
JP2013016863A (ja) 2013-01-24
JP5947183B2 (ja) 2016-07-06
US8470697B2 (en) 2013-06-25
WO2008002104A1 (en) 2008-01-03
US20100003810A1 (en) 2010-01-07

Similar Documents

Publication Publication Date Title
JP2872096B2 (ja) 低抵抗p型窒化ガリウム系化合物半導体の気相成長方法
US20110177678A1 (en) Method for manufacturing nitride semiconductor device
WO2007083647A1 (ja) 窒化物半導体発光装置
JP5947183B2 (ja) p型化合物半導体層の形成方法
JP3243111B2 (ja) 化合物半導体素子
JP3603598B2 (ja) 3−5族化合物半導体の製造方法
JP5568009B2 (ja) 半導体発光素子及びその製造方法
JP2004134750A (ja) p型III族窒化物系化合物半導体の製造方法
JP4940670B2 (ja) 窒化物半導体発光素子を作製する方法
JP3741528B2 (ja) 窒化ガリウム系半導体素子の製造方法
JP3322179B2 (ja) 窒化ガリウム系半導体発光素子
CN101868848B (zh) p型氮化镓基半导体的制作方法、氮化物基半导体器件的制作方法及外延晶片的制作方法
JP3497790B2 (ja) P型窒化ガリウム系半導体の製造方法及びp型窒化ガリウム系半導体を用いた発光素子
JP2004087565A (ja) 窒化ガリウム系半導体発光素子の製造方法
JP3785059B2 (ja) 窒化物半導体の製造方法
KR100707798B1 (ko) P형 화합물 반도체층 형성방법
KR100757801B1 (ko) P형 화합물 반도체층 형성방법
KR100737820B1 (ko) P형 화합물 반도체 층 형성방법
JP4137223B2 (ja) 化合物半導体の製造方法
JP2007027248A (ja) p型III族窒化物半導体層の製造方法および発光素子
JP2003264345A (ja) 窒化物半導体発光素子
WO2010116424A1 (ja) 半導体素子の製造方法
JP2000311865A (ja) 化合物半導体素子およびその製造方法
JP3505167B2 (ja) 窒化ガリウム系化合物半導体発光素子の製造方法
JP3557875B2 (ja) GaN系半導体素子及びその製造方法

Legal Events

Date Code Title Description
RD03 Notification of appointment of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7423

Effective date: 20091020

RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20091021

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20100310

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20120113

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20120117

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20120417

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20120605

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20121005

A911 Transfer to examiner for re-examination before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A911

Effective date: 20121016

A912 Re-examination (zenchi) completed and case transferred to appeal board

Free format text: JAPANESE INTERMEDIATE CODE: A912

Effective date: 20121122

A761 Written withdrawal of application

Free format text: JAPANESE INTERMEDIATE CODE: A761

Effective date: 20130618