JP2009509379A - イコライズ調整を制御するデータ通信回路 - Google Patents

Abstract

適応的イコライザは、調節可能なイコライザ回路（１０）を有し、このイコライザ回路（１０）により接続される送信チャネルで損失する伝送信号におけるコンテンツの周波数依存性を向上することができる。送信チャネルの特性に関する知識なしで動作するブラインド等化チューニング手法を提案する。等化（イコライズ）した信号における遷移の位相位置を、遷移位相検出器（４４）によって検出する。デジタル後処理回路（１４）は、複数のシンボル期間にわたって累積される遷移の検出した位相位置の拡散程度を評価する。デジタル後処理回路は、検出される拡散を最小にするように調整可能イコライザを設定することで、調整可能イコライザを制御する。

Description

本発明はデータ通信回路に関するものである。とくに、本発明は、通信チャネルで送られる信号の周波数に依存する歪みを補償するためチャネルの等化（イコライズ調整）を自動調整することに関するものである。

高速通信において信号を等化（イコライズ調整）する必要性は、２００４年ＩＥＥＥ回路およびシステムマガジンの第４〜１７頁に掲載されたＪ．リュー氏らによる記事「高速通信システムにおけるイコライゼーション」に記載されている。

有線通信システムは、概念的には、送信機（ＴＸ）、チャネル（例えばケーブルや光ファイバ）、受信機（ＲＸ）の３つの異なる構成ブロックからなる。有限帯域幅や漏話雑音のような理想的とは言えないチャネル特性が原因で、ＲＸの入力信号は劣化し、受信機側のデータ復元はビット誤り率（ＢＥＲ）が不適切になる。より長い伝送回線（ライン）との組み合わせでシステムの帯域幅要件を増幅させると、上記の問題は悪化する。

通常、大きな懸案事項は、チャネル帯域幅が制限されるということであり、これによってシンボル間干渉（ＩＳＩ）が生じる。これは、バイナリーデータのパターン（例えば、ＮＲＺやＲＺパルス）が多くの異なる周波数成分を含んでおり、これら異なる周波数成分がチャネルを経て送信された後で拡散するからである。１または０の長いデータ列後の単独の「０」または「１」が、それぞれスイッチング閾値に達しない／越さないことがあり得る。

これは、データの目が完全に閉じていることを意味する。したがって、信頼性あるデータ復元は不可能であり、ＢＥＲは悪化する。したがって、受信信号の質とともにＢＥＲを改善するタイミング（および振幅）情報を修復するためにチャネル等化（イコライズ調整）は必須である。チャネルのイコライズ調整は送信側におけるプリエンファシス（前強調）、または受信側におけるポストイコライゼーション（後イコライズ調整）により行うことができる。両技術の組み合わせによって最高の性能が実現する。

大きな懸案事項は、使用されるケーブルの長さとデータ伝送速度に基づくイコライザの伝送機能の適応化および調整（チューニング）である。多くの用途では、このことを、伝送チャネルまたは伝送されたデータに関する情報（長さおよび性能）なしでこれを行わなくてはならない。これまでに、いくつかの手法でこのことを行ってきた。すなわち、

１． 受信した信号出力を解析し、例えばメモリーに記憶する要求される出力レベルに合わせてアナログまたはデジタルフィルタを調整する。

２． イコライズ調整されたデータを短期および長期（例えば、低域、高域フィルタリングおよびこのフィルタリングに続くピーク検出器による）にわたり解析し、イコライザの伝送機能をチューニングするためにアナログの「エラー」信号を生成する。

３． 復元されたデータと（既知の）トレーニング列との間の平均平方誤差を計算する。

４． または、チャネル損失を防ぐために、（離散型フーリエ変換およびその逆変換によって）チャネルのインパルス応答を評価し、またＦＩＲフィルタの係数（）およびＩＩＲフィルタの係数（Ａｎ）を調整する。

しかし、これら手法は幾つかの用途では実用的でない。例えば、イコライザ用にトレーニング列を意図していない仕様の場合である。また上述の技術の他に、入力データの信号出力をメモリーに記憶した値と比較する技術がある。しかし、この場合、受信出力は伝送されたビットの列や順序にも依存するため、データに依存するエラーがイコライザのチューニングずれを引き起こす。第２に、ＲＯＭ／ＲＡＭメモリーを必要とする。

さらに、ほとんどの従来技術は、フィルタ、ピーク検出器、増幅器等、多くのアナログハードウェアを必要とし、これらの技術は多量の電力およびシリコン面積を消費する。

したがって、現技術状況のイコライザのチューニングアルゴリズムは若干のアプリケーションに限定されるか、または多量の電力や面積を消費するアナログ回路を必要とする。後者は、通常、ＰＶＴ（プロセス、供給電力、温度）の影響を受け易い。本明細書で提案する新技術は、競合する解決策と比較して、単にデジタル回路だけ使用し、ごく小さなシリコン面積しか必要とせず、電力効率もよいものである。したがって、本発明は、ケーブルイコライザを自動で調整する、また最良のサンプリング位相を同時に選択する場合の、構成簡単かつ堅牢な解決策を提供する。

本発明が提案するブラインドイコライザのチューニングアルゴリズムは、オーバーサンプリングした受信機のフロントエンドに適用する。

とくに、本発明の目的は、受信機における等化すなわちイコライゼーションの自動適応化を可能にすることを目的としており、それは伝送チャネルや伝送されたデータの特性に関する知識に依存しないようにする。

とくに、通信システムでのイコライゼーションにおける自動適応化を可能にすることを目的としており、それは伝送チャネルや伝送されたデータの特性に関する知識に依存しないようにする。

本発明の一つの態様として、請求項１に記載の受信機を提供する。この受信機は調整可能なイコライザを有する。イコライズ調整された信号において検出した遷移の位相位置を検出し、検出した位相位置の拡散の大きさ（程度）をイコライゼーション回路の設定を制御するのに使用する。

本発明の実施形態において、遷移位相検出器は、シンボル期間中の複数個の対応位相でイコライズ調整した信号をサンプリングするためのサンプリング回路を有し、コンパレータを使用して順次の位相位置に関してサンプル値の対を比較する。これにより遷移の位相位置を検出するのにすべてデジタルで行い、（部分的な）アナログ手法を使用する場合と比べて電力消費や回路面積を削減できる。

本発明の他の実施形態では、サンプリング回路は、個々の位相位置に各個に対応する複数個のサンプラーを有し、またシンボル期間と等しい周期で個々のクロック信号によって、また個々の位相位置に対応するそれぞれの位相によって作動する。このようにして、シンボル周波数以上の高周波数は必要なくなる。これによって最大可能速度が増し、電力消費が減る。

本発明の実施形態において、コンパレータ回路は、複数個のコンパレータユニット、例えばＮ個の排他的ＯＲゲート（または排他的ＮＯＲゲート）を有し、これらコンパレータユニットは、Ｎ対の隣接する位相位置に対するサンプラーに接続した入力部を有する。

本発明の実施形態において、拡散検出器は、遷移がカウントされない位相位置の位相数を決定される。本発明の実施形態において、拡散を、平均位置からの遷移の位相位置の偏差平方和から決定する。

本発明の実施形態において、遷移の位相位置のカウントを使用して、デジタル出力データを得るためにアナログ信号をサンプリングする位相を選択する。

通信回路や受信機のこれら、またはその他の目的や利点は、以下に図面につき例示的実施形態を説明することで明らかになるであろう。

図１は、同期受信のための受信機回路の簡略化したブロック図を示す。この回路は、調整可能イコライザ１０、複数個のサンプリング増幅器またはサンプラー１２、デジタル後処理回路１４、クロック修復回路１６を有する。回路の入力１１をイコライザ１０の信号入力に接続し、このイコライザ１０は個々のサンプリング増幅器１２に接続した出力を有する。サンプリング増幅器１２の出力をデジタル後処理回路１４に接続する。デジタル後処理回路１４は、回路の信号出力１５に接続した第１出力と、イコライザ１０の設定入力に接続した第２出力とを有する。クロック修復回路１６は、サンプリング増幅器１２に接続した出力を有する。クロック修復回路の入力は、回路入力１１、または外部クロック発信元、または回路入力１１および外部クロック発信元のいずれに接続するかを選択するためのスイッチに接続する。クロック修復回路１６の代わりにクロック乗算回路を使用することもできる。

動作にあたり、サンプリング増幅器１２は、クロック修復回路１６によって規定され、相互に位相をオフセットさせたシンボル周波数で、イコライザ１０の出力をサンプリングする。シンボル周波数は、単位時間当たりに受信するシンボルの数（例えばビット）に対応し、シンボル周波数は連続するシンボル持続期間の逆数であり、このシンボル期間は、各シンボルが送信される順次の時間間隔（インターバル）である。したがって、Ｎ個のサンプリング増幅器１２は、ともにシンボル周波数に対するＮ個のオーバーサンプリング率（ＯＳＲ）を規定する。オーバーサンプリング率は任意に選択することができるが、Ｎ＞２の条件を満たす必要がある。Ｎ＞２を満たす任意な個数の位相オフセットおよびサンプリング増幅器１２を使用することができる。

イコライザ１０は、アナログまたはデジタルのフィルタとすることができる。一般的に、イコライザ回路は、振幅および／または位相の伝達特性に依存する周波数を有する。チューニング可能なイコライザにおいては、この振幅および／または位相の伝達特性に依存する周波数は、調整可能である。特性範囲が異なる種々のイコライザは、それぞれ用途のタイプに基づいて使用することができる。このようなイコライザ自体は既知である。ある実施形態においては、調整可能なイコライザは、連続する２つの高域フィルタおよび全域フィルタのフィルタ列を有するものとすることができる。他の実施形態においては、他の高域、低域もしくは全域フィルタを使用して、上述の縦列フィルタ列の前段、または後段、またはフィルタ列における異なる部分間に、挿入することができる。他の実施形態では、調整可能なイコライザは、連続した２個の帯域通過フィルタおよび低域フィルタのフィルタ列を有するものとする。デジタル後処理回路１４からのフィードバックループによってイコライザ１０のフィルタ伝達関数を調整する。理想的には、調整は、送信チャネルに対して正確に逆となるようにする。イコライザ１０がアナログフィルタを有するとき、デジタルフィードバックのベクトル／数値は、伝達特性を調整するようにフィルタの時定数を変化させる後処理回路１４によって与えられる。送信チャネルの影響をなくすための調整可能（チューニング可能）なイコライザ回路は、それ自体従来技術で既知である。このような任意のイコライザ回路も使用することができる。

図２は異なるイコライザ１０の様々な伝達特性を示す。デジタルイコライザフィルタの実施形態において、新たな一連のフィルタ係数の組（セット）が後処理回路１４から与えられる。フィルタの必要とされる個数（フィルタサイズ／フィルタ段またはフィルタ深さ）は、一方では補償されるべきＩＳＩ（シンボル間干渉）の量に依存し、また他方ではシングルフィルタ段の効率に依存する。

サンプリング増幅器１２は、各シンボルのサブ位相におけるイコライザの出力を感知し、デジタル信号レベルを得るために信号を増幅する。クロック修復回路１６は、アナログ入力信号または外部クロック信号にロックされたＰＬＬを有するが、このクロック修復回路１６は、Ｔin期間（シンボル期間）および各位相（例えばＴin／Ｎの順次の相対的な遅延時間）を有するＮ個のサンプリングクロック（位相）を発生する。したがって、出力周波数は、入力データ率または外部受信クロックに固定され、結果的に自然数ＮによってＴＳ＝Ｔin／Ｎという理想的な位相ステップ精度をもたらす。

デジタル後処理回路１４は、本発明が提案するアルゴリズムによる実データ解析を行う。したがって、デジタルユニットは等化（イコライゼーション）ブロックでチューニングループを形成することにより、全体的な伝達特性（チャネルおよびイコライザにおける）を、得られた解析結果に基づいて最適化する。イコライザのチューニングの他に、デジタル後処理回路１４は、本発明が提案するアルゴリズムに基づいて最適なサンプリング位相の選択を可能にする。デジタル後処理回路１４は、例えばプログラム化したデータ処理回路または専用ハードウェア回路として、部分的または全体的に実装することができる。

図３は、サンプリング増幅器１２のサンプリング時点を示す。Ｔinのビット周期をもつ受信データのビットを、Ｎ個のサンプリング位相によってオーバーサンプリングする。したがって、位相精度はＴＳによって与えられる。以下では、サンプルのクロックは受信データと同期していると仮定する。したがって、Ｔinの周期を理想的に特徴付けるデータビットは、図示のようにＮ回オーバーサンプリングされる。サンプルは信号遷移に対して追跡される。もちろん、位相１／２，２／３，…，Ｎ−１／Ｎのような２つの連続したサンプリング位相間で遷移が起こる。各サブ位相に関して遷移のカウントを所定時間またはビット数について累積すると、ヒストグラムを描くことができる。

図３は、さらにヒストグラムをも示す。ヒストグラムのｘ軸は連続する位相を示し、ｙ軸は連続するサンプリング位相で発生した遷移の数を示し、例えばＮ−１／Ｎという位相の対はサンプル位相Ｎ−１とＮの間で起きた遷移の数を意味する。

本発明が提案するイコライザのチューニングアルゴリズムおよび位相選択手法は、ヒストグラム分布に対するチャネルフィルタリング作用に基づく。ヒストグラムは、過小補償チャネルおよび過大補償チャネルの双方でにおいて悪化している（すなわち、１個の位相対でまたはその周辺で遷移の集中が少ない）のが分かる。したがって、異なるイコライザ設定にするためにヒストグラムを解析する場合、適切な選択アルゴリズムを使用することで最良の設定を選択できる。最良の設定は、遷移位置の拡散を最小化し、およびこれと等価的に目の開きを最大化する、つまり遷移がカウントされない位相対の範囲を最大化する。

図４は、データビット遷移を検出する回路を示す。サンプリング増幅器１２がデジタル出力を有する場合、データビットの遷移は、サンプリング増幅器のデジタル出力が２値（バイナリ）出力のとき、デジタル領域において例えばＮ個のＸＯＲゲート４０および加算器／アキュムレータ４２（またはカウンタ）を使用することで、簡単に検出できる。ヒット数（２個の連続するサンプリング位相間の遷移のカウントに対応する）は、ある時間Ｔacc または遷移のある数Ｘacc として累積される。このことは、ｋビットの深さ（ｋ＝ｌｏｇ２（Ｔacc ／ＴＳ）またはｋ＝ｌｏｇ２（Ｘacc ））を有するＮ個の加算器４２を使用することで実行できる。Ｎ個の加算器は、ＴＳと等しいビン距離を有するヒストグラムのビン（値域）に対応する。加算器はカウント数を処理するプロセッサ１４０と共に後処理回路１４の一部をなす。

サンプリング増幅器１２、クロック修復回路１６、Ｎ個のＸＯＲゲート４０は遷移位相検出器４４を構成し、この遷移位相検出器４４は検出した遷移の位相位置を信号で伝送する。このような遷移位相検出器は様々な方法で実施できることを理解されたい。例えば、出力信号の連続する対を様々な位置の位相を検出するために使用することで、１個の高速感知増幅器を使用して、全ての位相位置に対して信号レベルを検出することができ、出力信号の順次の対を使用して異なる位置における遷移を検出する。この実施例において、クロック修復回路１６は、１個の高速オーバーサンプリングクロックを発生することにのみ必要である。代案として、複数個のサンプリング回路を複数個の位相のそれぞれに対して使用することができる。それ自体既知の他の位相検出器を使用することもできる。しかし、複数個のサンプリング増幅器を複数個の位相のそれぞれに対して使用することは、最大シンボル周波数を使えるという利点があり、オーバーサンプリングされた周波数と共にクロックを使用する必要性に制限されない。また、電力消費も、より低いクロック周波数を使用することで削減される。

一つの同期解決法（サンプリングをシンボル期間に同期して制御する）を例として示したが、代案としての非同期遷移検出も使用できることを理解されたい。この場合は、検出された遷移を加算する加算器を、遷移検出後に、シンボル期間に関連する遷移の測定された位相に基づいて選択することができる。このような非同期の遷移は、時間連続遷移検出器、またはシンボル期間に非同期のクロックで計時される計時サンプリング検出器を使用することで、検出される。排他的ＮＯＲの代わりに、他の論理回路も遷移検出に使用できる。例えば、検出された信号レベルを、サンプリングポイント毎に記憶し、プログラミングしたプロセッサを使用して遷移箇所を決定する。

好適には、例えば、アナログ入力信号が閾値以上または以下であるときに、それぞれ論理１または０を仮定して、サンプリング増幅器はアナログ入力信号を時間離散的バイナリ信号に変換する。閾値は、所定のものとするか、またはシンボル間干渉削減スキームの一部としてあらかじめ検出したビット値に依存するものとする。異なる位相位置での検出した遷移個数のカウンタとして働く加算器／アキュムレータ４２は、後処理回路１４の一部と連携して拡散検出器を構成する。

図５ａ〜ｐはこの回路の結果を示す。長いケーブルによる伝送後、および互いに異なる様々なイコライザ利得（ゲイン）による等化後における、典型的な目のダイアグラムとヒストグラム（サンプル位相カウント）を示す。この図に示される結果は、６倍ＯＳＲ受信機（レシーバ）を利用している。ここでは、Ｎ＝６のサンプリング位相を考慮する。この図は、図２に示したイコライザの伝達関数を、低周波ゲインが変化するパラメータとなる特別な実施形態において、ある一方の極限設定（図５ａおよび図５ｂ）から他方の極限設定（図５ｏおよび図５ｐ）にいたるまで変更したときの結果を示す。チャネル（例えば長いＵＴＰケーブル）による伝送後および等化後の結果として現れる（典型的な）目のダイアグラムおよび対応するヒストグラムを詳細に示す。

目の開きおよびヒストグラム（および、したがってＢＥＲ）は、イコライザの設定によって変化する。結果として、ヒストグラムは、データにおける目の質、およびしたがってイコライザ調整のための適切な指標である。

データおよびヒストグラムの解析
最適な設定を選択するために、以下に説明する方法によってヒストグラムデータを解析することができる。さらなる精度向上は、平均化技術によって実現することができる。明らかに、受信データの質は、伝送チャネルにより生ずるＩＳＩの量に強く影響され、この伝送チャネル自体も、使用するコード体系、および最大ラン長とそれに続く最小のラン長（連続する等しいビットの数）との間における比率、および連続するデジタル合計によって影響を受ける。最適なイコライザの設定を同定するために幾つかのヒストグラム解析基準が考えられる。２つの基準を以下に説明する。双方を個別に適用できるが、双方を組み合わせる場合最も高い調整精度が得られる。

図６は、目の開きを最適化する第１の基準を図示しており、この目の開きは、遷移を生じないサンプル期間の数を意味する。図６では、Ｎ個のサンプルがＴinのデータビット期間内に存在する。この例からは、４個のサンプリング期間相互の間（すなわちサンプリング周期Ｎ／１，１／２，２／３，３／４の間）で、遷移が生じていることが分かる。他の全てのサンプリング位相対はデータ遷移がない。したがって、目の開きの値はＮ−４となる。概して、遷移が２個のサンプリング位相間でのみ生じるとすれば、可能な最大の目の開きがＮ−１で与えられる。他の重要な論点は、サンプル内のヒストグラムの絶対位置は関係ないということであり、このことにより計算を簡素化することができる点である。

しかし、とくに、高い調整精度が求められる場合、この目の開きのパラメータ単独では充分でない。ヒストグラムデータの標準偏差を最適化するのに他の基準も用いる。これは、最適状況を決定するより高感度な手法である。ヒストグラム解析によって、平均値、および遷移領域内における得られたデータの目からの標準偏差が得られる。目の開きおよびヒストグラムの特徴付けは、標準偏差および平均値μによって生じ、完全にデジタル領域内でなされる。計算精度（サンプル解像度（ＴＳ／Ｎ）または副次的なサンプル精度＜ＴＳ／Ｎ、以下の記載を参照）でさえも、選択したアルゴリズムおよび対応するハードウェアの複雑性に依存する。標準偏差は、様々な精度および要求されるハードウェアの複雑性をもたらすいくつかの方法で決定される。したがって、精度とハードウェア能力との間で設計トレードオフが生じる。

得られたヒストグラムの正確な平均値および標準偏差を計算することによって解析を行うことができる。この方法は、最も正確な結果（副次的サンプル精度）を示すが、同時に最大のハードウェア能力を必要とする。平均値は、ヒストグラム中のビン（値域）の連続する指数とビン内のヒット数との積の合計をヒット総数で割ったものとして与えられる。標準偏差σの２乗は、ビンの値に、平均値から実際のビンを引いた差の２乗を掛け合わせた加重計算によって与えられる。最も簡単な（単純な）評価によって、ヒストグラムの平均値として最大のビンを定義し、また二次式的な二値（バイナリ）加重計算を適用することで標準偏差を計算する。この方法では、μが直接与えられ、また重みを決定する距離が整数値であるため、明らかに必要とされるハードウェア資源が少なくて済む。データ処理をさらに簡単にするために重みの２乗は、最も近似する適当なバイナリ（２進）値で近似させる。しかし、この方法では精度に限界があり、それはおよそサンプリング位相の精度におおよそ等しいだけである。この方法では、両側に多少対称的なテール部を有する明確なピークがあることを想定している。

より高い精度と極めて制限されたハードウェア費用との折り合いを付けるアプローチは、平均値がビン（値域）の中心、または正確に２つのビン（値域）間における端縁のいずれかに近接すると仮定することにある。これによってピークビンを平均と仮定した場合に比べて最大誤差が大いに減少し、もちろんこの計算（上述）は正確である。精度がサンプル期間以下にあるため、第１の方法の本格的な計算と比較すると、これは性能に僅かな影響しか及ぼさない。計算用の乗算距離係数が１個の顕著な２進値に概算される場合、ハードウェアの複雑さが一層少ないシフト手法で乗算動作を実現できる。異なる平方距離の乗算はこのようなシフト手法によって近似させることができることが分かっている。一般的に、乗算は加算をシフトすることによって実行し、それは平均位相位置までの各距離に対してその距離に関する所定数の遷移カウントのバージョンを計算することであり、それぞれ所定量だけシフトする。しかし、良好な近似は加算することなく実現することができる。

ピークビンとしての平均値、または最高の２個のビン間におけるちょうど中間にある平均値を選択する基準は、できるだけ小さな誤差しか出さないようなものにする必要がある。このことは、平均がＴＳ／４よりもそのピークビンに近接している場合にそのピークビンを選択することが望ましい、また平均がＴＳ／４より離れている（ＴＳ／４より中間点に近接することを意味する）場合に中間値を選択することが望ましいということを意味する。それをする最も正確な方法は、２つのオプションを計算し、またこれら２オプションのうち最良の方を選択することである。その計算自体は、精度を犠牲にして同様に単純化することができる。多数の検出された遷移でヒストグラムに単に３個のビンしか含まないと仮定することができる場合（それは小さいオーバーサンプリング率（例えば、Ｎ＝５〜１０）で生じる）、Ｘpeakをピークビンの値であり、そしてＸmax-sideおよびＸmin-sideをピークビン周辺の隣接ビンの値として、Ｘmax-side＞４×Ｘmin-side）かつＸmax-side＞Ｘpeak／２のような簡単な評価基準で上記の基準を概算することができる。しかし、その場合、簡単なピーク選択における利点は、不正確さの増大で制限される。簡素化されたσ（シグマ）計算による正確なμの決定は、合理的なハードウェア量で最良品質の結果を与える。

σ（シグマ）を計算するための係数σは、ピークビンの場合に０^２、１^２、２^２、３^２のいずれかであり、バイナリ（２進値）の遷移カウント値をシフトすることによって、これら回数と０、１、４、８のいずれかとの乗算で概算できる。ビン間の場合に対しては、係数０．５^２，１．５^２，２．５^２は、これらの回数と、０、２、８のいずれかとの乗算によって近似させることができ、この近似は、バイナリ（２進値）の遷移カウント値をシフトすることによって実現できる。ピークビンの代わりに、目の開きを使用して、シンボル期間内の逆位相で遷移期間の中心を決定することができる。この方法の利点は、ビンにわたる分布の正確な形状に対する感度が相当低くて済む点である。

平均化技術
上述の技術は、イコライザの伝達関数を正確に調整することを可能にする。しかし、回路および基板の雑音、クロックジッタ、供給電圧の変動、サンプリングユニット内のオフセット等によって生ずる一時的効果を平均化するヒストグラムに基づくチューニングアルゴリズムのデータ依存性を回避または最小化するために平均化技術の使用が推奨される。２つの平均化方法が使用できる。最も簡単な手法は、ヒストグラムに基づくチューニングアルゴリズムを数回繰り返すことである（多重測定）。得られた値（目の開きおよびシグマσ）を再び記憶し、ヒット数の最も多い最良のイコライザのベクトル／設定を選択する。

図７はキャリブレーションに対するフローチャートを示す。第１ステップ７１では、イコライザを調整／初期化する。第２ステップ７２では、受信データの質を、所定数のビットまたはデータ遷移に対してデータの目およびヒストグラムの解析に従って計算する。第３ステップ７３では、目の開きおよび標準偏差の値を記憶する。第４ステップ７４では、分析を設定回数（Ｍ）繰り返したかテストする。されていない場合、第５ステップ７５でイコライザのチューニングベクトルを変更し、第２ステップ７２からの方法を繰り返す。分析をＭ回繰り返した後、第６ステップ７６を実行し、このステップではデータの目およびヒストグラムの解析に従い最適な結果を与えるチューニングベクトルをイコライザ１０に供給する。異なる拡散値を評価する代わりに、反復プロセスを使用してイコライザの設定を選択でき、例えばフィードバックループにおいて、順次に拡散が減少して少なくとも最小拡散に達するまで、イコライザの設定を選択する。

図８は、（長期にわたる平均化）ＦＩＦＯのような方法を使用する、より高度な手法（長期間平均化）のフローチャートを示す。この場合、新しいデータ遷移（データビット）を（３つの上述したヒストグラム計算のうち一つに対して）考慮に入れ、測定から最も古いデータビットを取り除く。第２ステップ７２の後に、随意的に、第１追加ステップ８１を挿入して、ＦＩＦＯ平均化を使うべきかを決定する。その場合、第２ステップ８２を実施して、新たなデータビットまたはデータ遷移を採り入れ（つまり、ビット用のＦＩＦＯバッファに入れる）、かつデータの目およびヒストグラムの解析から最も古い値を取り除く。このことを第３追加ステップ８３の制御の下で多数回繰り返す。その後、第３ステップ７３からプロセスを再開する。

最適なサンプリング位相選択
ヒストグラムから分かるように、イコライザが最適に調整される場合、遷移のないビンが最大数存在し、および／またはシグマが最小化される。この場合、目の開きが最適であることは、明白である。データ遷移ポイントの平均値をアルゴリズムのあらゆるバージョンを駆使して何らかの方法で評価するという事実によって、最良のサンプリング位相を選択することが可能である。最適なサンプリング位相は、使用する基準に基づいて、ヒストグラム「平均値」またはヒストグラムの最大のビンから正確に１８０°ずれる。言い換えれば、目の中心に対する最良の評価である。

この状況は、図５ｃおよび５ｄにおいて明らかである。ここで、最大のビンはサンプリング位相５に対応し、その一方で１８０°離れる（サンプリング位相２）は最良のサンプリング位相を表す。ヒストグラムの平均値によって、最適なサンプリング位相は、２つの位相間に位置することができる。この場合は、図５（ｅ）および（ｆ）に示す場合と似ている。ここでヒストグラムの平均値は−０．５３を出す（これは位相５．４７に対する３６０°の位相シフトに対応する）。したがって、最適な位相は、２と３の間にある（正確な最適サンプリング位相は２．４７である）。そのため、位相２は最適な選択である。

キャリブレーション
用途および必要条件によって、上述のチューニングアルゴリズムは異なるモードで使用できる。最も単純なイコライザチューニング方法はシステム起動キャリブレーション手順に基づいており、それぞれ電源始動およびデータ伝送速度の変化時（実施形態において、ＣＲＣによって示される）に、再キャリブレーションを実行する（このことは、チャネル損失は著しく周波数に依存しているため必須である）。

さらに、目の開きおよびヒストグラム解析パラメータを通常作動時においても監視し、その結果、パラメータ変動を検出し、ある時点（あるパラメータ差を生じたポイント）で、新たなキャリブレーションサイクルを開始する。送受信機が以下のような付加的特徴を有する場合、より精緻なキャリブレーションをすることができる。
１．（例えば始動時における）所定の既知のトレーニング列（これによってイコライザのチューニングアルゴリズムが既知のデータコンテンツ用に最適化できる）。
２．受信機から送信機への逆通信を有する何らかの方法（これによって任意な種類の閉ループキャリブレーションサイクルを可能にする）。

図９は、送信機９０、受信機９２、後処理回路９４、および送信機９０と受信機９２の間に接続された通信回線（ライン）９６を有する通信システムを示す。送信機９０は、信号源９００、プリエンファシス回路９０２、ライン駆動回路９０４を含む。信号源９００はプリエンファシス回路９０２およびライン駆動回路９０４を経て通信回線９６に接続する。導電体または導体を通信ライン９６に使用するとき、ライン駆動回路９０４は電気的駆動回路となる。光ラインを通信ライン９６に使用するとき、ライン駆動回路９０４は、例えば光学変調回路となる。ここで使用される通信ライン９６を無線通信チャネルとすることもでき、この場合には、ライン駆動回路９０４は無線信号のための変調器や送信機回路となる。受信機９２は、通信ライン９６に接続される入力を有するライン受信機９２０、イコライザ９２２、サンプリング回路９２４の縦列を有する。受信機９２は、導電体の場合はバッファ回路、光ファイバ通信ラインの場合は光学信号検出器、無線チャネルを通信ラインに使用する場合は無線受信機を構成する。後処理回路９４はサンプリング回路９２４に接続する。一般的に、後処理回路９４は受信機の一部であるが、受信機９２から送信機９０への逆通信を行うときは、後処理回路９４は送信機９０の一部をもなす。後処理回路９４を個別のユニットとすることもできる。

後処理回路９４からイコライザ９２２および／またはプリエンファシス回路９０２への逆の通信を破線で示す。受信機９２から送信機９０への逆通信は、例えば通信ライン９６または他のチャネルを経る通信によって行う。受信機９２から送信機９０への逆通信は、目の開きを最大化するためにプリエンファシス回路９０２の設定における調整に使用できる。逆通信は、目の開きを最大化するためにイコライザ回路９２２の設定における調整に使用できる。

要約すると、本発明が提案するイコライザのチューニングアルゴリズムの実施形態は、イコライザの伝達関数を調整するパラメータを得るために、デジタル回路だけを使用する。したがって、この方法は、非常に電力効率がよく、従来技術よりもかさばらず、堅牢である。１個または複数個のチューニング回路を含む適応的イコライザを使用し、接続された送信チャネルにおける損失を生ずる伝達信号の高周波コンテンツの質を向上させることができる。代案として、部分的にアナログ回路も使用することができ、例えばアナログ式遷移検出器および随意的にアナログ式拡散検出器を使用することができる。しかし、高い電力効率が必要なときに、デジタル式の実施形態は相当な利点をもたらす。

ある実施形態においては、本発明が提案するブラインド等化のチューニング手順は、送信チャネルまたは送信データの特性に関する知識なしで実施する。ある実施形態においては、デジタル領域で完全に実装し、その結果、更なる電力や面積を必要とするアナログ回路を必要としない。このアルゴリズムの唯一の制限は、オーバーサンプリング方式の受信機アーキテクチャが必要であるということである。本発明が提案するイコライザチューニングおよび位相採取アルゴリズムは、ある固有のトレーニング列またはコード体系を必要としないため、このような用途に制限されない。本発明が提案する技術は、適応的チャネル等化を実行する、電力やシリコン面積効率のよい方法である。ある実施形態において、低価格な２Ｇｂ／ｓの受信機による解決策が、低質なツイストペアケーブルを２０ｍまで伸ばすのに役立つ。アナログ入力信号の受信のため、また、デジタル化した時間離散型データ信号の復元のため、調整可能イコライザ、複数個の位相信号を発生するサンプリング位相発生器、複数個のサンプラー、および調整可能イコライザの設定を調整するために構成されたデジタル後処理ブロックを有する受信機を設ける。サンプラーは、各位相信号の制御の下で時間離散型データ信号のデータクロック周波数で動作する。各サンプラーの出力信号は、それぞれの位相信号によって定義される各々の位相で、時間離散型データ信号の評価を示す。デジタル信号処理ブロックは、多数のデータクロック周期を超えるサンプラーの出力信号に基づいて調整可能イコライザの設定を最適化するために構成する。ある実施形態において、受信機はさらに、受信したアナログ入力信号から時間離散型データ信号のデータクロック周波数を復元するためのクロック復元回路を含む。もう一つの実施形態では、調整可能イコライザは、連続する２個の高域フィルタおよび全域通過フィルタを含む。さらに他の実施形態において、調整可能イコライザは、連続する２個の帯域フィルタおよび低域フィルタを含む。受信機はデータ通信システムにおいて使用することができる。ある実施形態において、データ通信システムは、ＤＶＩまたはＨＤＭＩ対応通信システムとすることができる。

受信機回路を示す回路図である。 イコライザの遷移特性を示すグラフである。 サンプリング時点と遷移ヒストグラムを図解する説明図である。 データビット遷移検出器回路を示す回路図である。 （ａ）〜（ｐ）は処理結果を示すグラフである。 目‐開口基準を示すグラフである。 キャリブレーション（較正）のフローチャートである。 他のキャリブレーションのフローチャートである。 通信システムを示すブロックである。

Claims (17)

1. アナログ入力信号を受信し、またアナログ入力信号の各シンボル期間にわたりデジタル化した時間離散型データ信号を復元する受信機において、
   −アナログ信号の入力部と、
   −前記アナログ信号の入力部に接続したイコライザ入力部およびイコライズ調整した信号の出力部、および設定入力部を有する調整可能イコライザと、
   −前記イコライズ調整した信号における遷移の位相位置を検出するための、イコライザ出力部に接続した入力部を有する遷移位相検出器と、
   −複数個のシンボル期間にわたり累積した、検出された遷移位相位置の拡散の程度を評価するために、前記遷移位相検出器の出力を受信する入力部を有する拡散検出器を有するデジタル後処理回路であって、調整可能イコライザの設定を検出された拡散を最小化するよう選択した設定に調節するために、前記調整可能イコライザの設定入力部に接続した出力を有する該デジタル後処理回路と、
   を備えたことを特徴とする受信機。
2. 請求項１に記載の受信機において、遷移位相検出器は、
   −各シンボル期間中の複数個の対応位相位置を示すクロック信号を生成または再発生するクロック発生回路と、
   −このクロック発生回路に接続したタイミング制御入力部、前記イコライザ出力部に接続した信号入力部、およびサンプル出力部を有するサンプリング回路と、
   −順次の位相位置におけるサンプル値の対を受信するよう前記サンプリング回路に接続した入力部、および前記拡散検出器の入力部に接続したコンパレータ出力部を有するコンパレータ回路と
   を有する構成とした受信機。
3. 請求項２に記載の受信機において、前記サンプリング回路は、個々の位相位置に各個に対応する複数個のサンプラーを有し、クロック発生回路は、前記各サンプラーに接続した複数個の位相出力部を有し、各位相出力部は前記シンボル期間に等しい期間および各位相位置に対応する位相を有する対応のクロック信号を供給する構成とした受信機。
4. 請求項３に記載の受信機において、コンパレータ回路は、複数個のコンパレータユニットを有し、各コンパレータユニットは、隣接する位相位置の対応する対のための１対のサンプラーに接続した入力部を有する構成とした受信機。
5. 請求項１に記載の受信機において、前記調整可能なイコライザ（１０）は、連続する２個の高域フィルタ、および全域フィルタを有する構成とした受信機。
6. 請求項１に記載の受信機において、前記調整可能なイコライザは、連続する２個の帯域フィルタ、および低域フィルタを有する構成とした受信機。
7. 請求項１に記載の受信機において、前記拡散検出器は、各位相位置の遷移をカウントし、また遷移がカウントされない位置の位相数を決定する構成とし、拡散表示を位相位置の数とした受信機。
8. 請求項１に記載の受信機において、拡散検出器は、遷移の平均位相位置、および平均位相位置と遷移位相位置との間の偏差平方和の表示を決定する構成とし、また偏差平方和の前記表示から前記拡散の前記測定値を得る構成とした受信機。
9. 請求項８に記載の受信機において、前記拡散検出器は、累積した遷移の合計が最大になる位相位置、および／または累積した遷移の合計が最も大きい位相位置と他の位相位置との中間にある位相位置に、平均位相位置を設定する構成とした受信機。
10. 請求項８に記載の受信機において、前記拡散検出器は、平均位相遷移からの距離に基づいて前記位相ポイントのそれぞれに重みを割り当て、この重みは、少なくとも平均位相遷移からの距離の自乗にほぼ比例するものとし、また依存する平均位相遷移までの距離に重みを置くために、そして前記重みによって重み付けされた各位相ポイントの遷移のカウントを合計することによって偏差平方和を計算する構成とした受信機。
11. 請求項１０に記載の受信機において、前記拡散検出器は、所定の重み値から重みを選択する構成とした受信機。
12. 請求項１０に記載の受信機において、前記重み値に対応するビット数にわたりシフトすることによって重み付けを行う構成としたシフト回路を備えた受信機。
13. 請求項１に記載の受信機において、前記後処理回路は、平均および／または最大の累積した遷移位相位置分だけ、シンボル期間の半分の期間にわたりデータ信号のサンプリング位相をずらして位相を設定する構成とした受信機。
14. 請求項１に記載の受信機において、前記受信機を無線信号受信機とし、無線受信によってアナログ信号を生成する構成とした受信機。
15. 送信機、受信機、およびこれら送信機と受信機との間を接続する通信ラインを有する通信システムにおいて、
    −送信機は、信号発生器、設定入力部を有する調整可能なプリエンファシス回路、信号発生器に接続された信号入力部、および前記通信ラインのライン信号を制御するため前記通信ラインに接続した信号出力部を有する構成とし、
    −前記受信機は、ライン信号から導き出した信号における遷移の位相位置を検出するため、前記通信ラインに接続した入力を有する遷移位相検出器（９２２）を有するものと構成し、
    前記通信システムは、さらに、
    −複数個のシンボル期間にわたって累積した検出された位相位置の拡散の程度を評価するために、前記遷移位相検出器の出力を受信するよう接続した入力を有する拡散検出器を有するデジタル後処理回路を備え、このデジタル後処理は、調整可能なプリエンファシス回路の設定を検出された拡散を最小化するために選択した設定に調整するため、前記調整可能なプリエンファシス回路の前記設定入力部に接続した出力部を有するものとした
    ことを特徴とする通信システム。
16. 請求項１５に記載の通信システムにおいて、前記送信機を無線伝達信号のための送信機とし、前記受信機を前記無線伝達信号のための無線受信機とした通信システム。
17. それぞれ対応するシンボル期間のデジタル化された時間離散的データ信号の検出のためのイコライズ調整および／またはプリエンファシス調整回路を設定する方法において、
    −通信ラインを経る送信の前および／または後に、それぞれアナログ信号をプリエンファシス調整および／またはイコライズ調整するステップと、
    −プリエンファシス調整および／またはイコライズ調整の後に、前記通信ラインで生ずるアナログ信号における遷移の位相位置を検出するステップと、
    −複数個のシンボル期間にわたって累積した遷移の検出位相位置の拡散程度を評価するステップと、
    −調整可能のプリエンファシス調整またはイコライズ調整回路の設定を、評価した拡散の最小値に対応する設定に調節するステップと
    を有することを特徴とする方法。

Images