JP2009272449A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法 Download PDFInfo
- Publication number
- JP2009272449A JP2009272449A JP2008121852A JP2008121852A JP2009272449A JP 2009272449 A JP2009272449 A JP 2009272449A JP 2008121852 A JP2008121852 A JP 2008121852A JP 2008121852 A JP2008121852 A JP 2008121852A JP 2009272449 A JP2009272449 A JP 2009272449A
- Authority
- JP
- Japan
- Prior art keywords
- film
- wafer
- melting point
- semiconductor device
- refractory metal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 31
- 239000004065 semiconductor Substances 0.000 title claims abstract description 23
- 239000003870 refractory metal Substances 0.000 claims abstract description 42
- 229910052751 metal Inorganic materials 0.000 claims abstract description 39
- 239000002184 metal Substances 0.000 claims abstract description 39
- 238000002844 melting Methods 0.000 claims abstract description 37
- 230000008018 melting Effects 0.000 claims abstract description 35
- 239000012535 impurity Substances 0.000 claims abstract description 28
- 150000002500 ions Chemical class 0.000 claims abstract description 22
- 238000000034 method Methods 0.000 claims abstract description 17
- 229910001069 Ti alloy Inorganic materials 0.000 claims description 11
- 229910018125 Al-Si Inorganic materials 0.000 claims description 8
- 229910018520 Al—Si Inorganic materials 0.000 claims description 8
- 229910001362 Ta alloys Inorganic materials 0.000 claims description 7
- 238000005229 chemical vapour deposition Methods 0.000 claims description 6
- 239000011229 interlayer Substances 0.000 claims description 6
- 230000003213 activating effect Effects 0.000 claims description 5
- 229910052715 tantalum Inorganic materials 0.000 claims description 5
- 229910018182 Al—Cu Inorganic materials 0.000 claims description 3
- 229910018594 Si-Cu Inorganic materials 0.000 claims description 3
- 229910008465 Si—Cu Inorganic materials 0.000 claims description 3
- 150000002739 metals Chemical class 0.000 claims description 2
- 238000010438 heat treatment Methods 0.000 abstract description 19
- 230000004913 activation Effects 0.000 abstract description 15
- 238000005468 ion implantation Methods 0.000 abstract description 6
- 239000010410 layer Substances 0.000 description 18
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical compound [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 description 6
- 229910000838 Al alloy Inorganic materials 0.000 description 5
- 230000004888 barrier function Effects 0.000 description 5
- 229910052796 boron Inorganic materials 0.000 description 4
- 238000004544 sputter deposition Methods 0.000 description 4
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 description 4
- 229910052721 tungsten Inorganic materials 0.000 description 4
- 239000010937 tungsten Substances 0.000 description 4
- 238000007740 vapor deposition Methods 0.000 description 4
- 239000011800 void material Substances 0.000 description 4
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 3
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 3
- 229910052710 silicon Inorganic materials 0.000 description 3
- 239000010703 silicon Substances 0.000 description 3
- 239000012528 membrane Substances 0.000 description 2
- 229910052750 molybdenum Inorganic materials 0.000 description 2
- 239000002344 surface layer Substances 0.000 description 2
- 230000015572 biosynthetic process Effects 0.000 description 1
- -1 boron ions Chemical class 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 230000003247 decreasing effect Effects 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 238000009792 diffusion process Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000002513 implantation Methods 0.000 description 1
Images
Landscapes
- Electrodes Of Semiconductors (AREA)
Abstract
【目的】ウェハを研削加工して薄化した後、不純物イオンの活性化率を高めるための加熱処理温度を１０００℃程度の高温にすることができて、素子の低オン電圧化を図ることができる半導体装置の製造方法を提供する。
【解決手段】ウェハ１を２００μｍ以下の厚さに研削加工する前に、表側に高融点金属からなる電極膜７のみをあらかじめ形成し、続いて、ウェハ１を２００μｍ以下の厚さに研削加工した後、コレクタ層８を形成するためにイオン注入を行い、導入された不純物イオンを活性化させるために１０００℃程度の加熱処理を行う。その後で、低融点金属からなる電極膜９を形成することで、低融点金属からなる電極膜９の溶け出しが無い。また、活性化率を高めることができるため、半導体装置の高性能化（低オン電圧化）を図ることができる。
【選択図】 図１
【解決手段】ウェハ１を２００μｍ以下の厚さに研削加工する前に、表側に高融点金属からなる電極膜７のみをあらかじめ形成し、続いて、ウェハ１を２００μｍ以下の厚さに研削加工した後、コレクタ層８を形成するためにイオン注入を行い、導入された不純物イオンを活性化させるために１０００℃程度の加熱処理を行う。その後で、低融点金属からなる電極膜９を形成することで、低融点金属からなる電極膜９の溶け出しが無い。また、活性化率を高めることができるため、半導体装置の高性能化（低オン電圧化）を図ることができる。
【選択図】 図１
Description
この発明は、薄型ＩＧＢＴ（ＩＧＢＴ：絶縁ゲート型バイポーラトランジスタ）などの半導体装置の製造方法に関する。
図４は、従来の薄型ＩＧＢＴの製造方法であり、同図（ａ）〜同図（ｄ）は工程順に示した要部製造工程断面図である。
シリコンなどの半導体ウェハ（以下、単にウェハ１と称す）の厚さが３００μｍ以上と厚い状態で、ウェハ１の表側にゲート電極４、層間絶縁膜５およびエミッタ領域３などの表面構造６を形成する（同図（ａ））。尚、図中の符号の２はウェル領域である。
つぎに、表側に高融点金属からなる電極膜７（Ｔｉ合金積層膜）と低融点金属からなる電極膜９（Ａｌ合金膜）の積層構造の電極膜を形成する（同図（ｂ））。尚、Ｔｉ合金積層膜はＴｉＮ／Ｔｉ膜、Ａｌ合金膜はＡｌ−Ｓｉ膜である。
つぎに、ウェハ１の裏側を研削加工して、２００μｍ以下の厚さにする（同図（ｃ））。
つぎに、ウェハ１の裏側にコレクタ層８を形成するための不純物をイオン注入し、裏面電極１０を形成した後で、４００℃〜５００℃で加熱処理して導入されたボロンなどの不純物イオンを活性化してコレクタ層８を形成して薄型ＩＧＢＴを完成させる（同図（ｄ））。
コレクタ層８を形成する不純物イオンの活性化率を高めることで、コレクタ接合での注入効率が高まり、薄型ＩＧＢＴのオン電圧を低下させることができる。この活性化率を高めるためには、加熱処理温度を１０００℃程度の高温にするとよい。
シリコンなどの半導体ウェハ（以下、単にウェハ１と称す）の厚さが３００μｍ以上と厚い状態で、ウェハ１の表側にゲート電極４、層間絶縁膜５およびエミッタ領域３などの表面構造６を形成する（同図（ａ））。尚、図中の符号の２はウェル領域である。
つぎに、表側に高融点金属からなる電極膜７（Ｔｉ合金積層膜）と低融点金属からなる電極膜９（Ａｌ合金膜）の積層構造の電極膜を形成する（同図（ｂ））。尚、Ｔｉ合金積層膜はＴｉＮ／Ｔｉ膜、Ａｌ合金膜はＡｌ−Ｓｉ膜である。
つぎに、ウェハ１の裏側を研削加工して、２００μｍ以下の厚さにする（同図（ｃ））。
つぎに、ウェハ１の裏側にコレクタ層８を形成するための不純物をイオン注入し、裏面電極１０を形成した後で、４００℃〜５００℃で加熱処理して導入されたボロンなどの不純物イオンを活性化してコレクタ層８を形成して薄型ＩＧＢＴを完成させる（同図（ｄ））。
コレクタ層８を形成する不純物イオンの活性化率を高めることで、コレクタ接合での注入効率が高まり、薄型ＩＧＢＴのオン電圧を低下させることができる。この活性化率を高めるためには、加熱処理温度を１０００℃程度の高温にするとよい。
また、特許文献１には、シリコンウエハを薄化する際に、バリアメタルとしてＴｉＮ膜をウェハの表側に形成した後、裏側を研削加工することで、ウェハの反りを小さくできることが開示されている。
また、特許文献２には、ｐベース領域およびｎエミッタ領域の表面上にＴｉバリアメタル下地膜とＴｉＮバリアメタル膜を形成し、これらの上にエミッタ電極膜をＡｌ−Ｓｉで形成する。ｎバッファ層の表面にはｐコレクタ層を積層形成している。ｐコレクタ層はコレクタ電極膜となるＡｌ膜を６００℃から７００℃の範囲の温度で加熱することによって、ｎバッファ層の表層に非常に薄く形成されることが開示されている。
特開２００７−５４２３号公報
特開２００５−１３５９７９号公報
また、特許文献２には、ｐベース領域およびｎエミッタ領域の表面上にＴｉバリアメタル下地膜とＴｉＮバリアメタル膜を形成し、これらの上にエミッタ電極膜をＡｌ−Ｓｉで形成する。ｎバッファ層の表面にはｐコレクタ層を積層形成している。ｐコレクタ層はコレクタ電極膜となるＡｌ膜を６００℃から７００℃の範囲の温度で加熱することによって、ｎバッファ層の表層に非常に薄く形成されることが開示されている。
図４に示す従来の製造方法では、加熱処理温度が１０００℃という高温にすると、表側に形成した低融点金属からなる電極膜９（Ａｌ合金膜）が溶け出して、薄型ＩＧＢＴを完成させることはできない。
また、ウェハ１を２００μｍ以下の厚さになるように研削加工した後、不純物イオンの活性化のために１０００℃の加熱処理を行ない、その後で高融点金属からなる電極膜７と低融点金属からなる電極膜９を形成する方法も考えられる。
しかし、この方法では、高融点金属からなる金属膜７がウェハ１全面に形成されるために、成膜後にウェハ１の反りが大きくなり、ウェハ１を搬送する時やパターン加工装置内でのウェハ１を固定する時に、ウェハ１が破損する。
尚、前記の特許文献２では、コレクタ電極となるＡｌ電極を形成する時の温度を６００℃から７００℃とすることで、Ａｌ電極を形成するＡｌ原子がｐ型不純物としてシリコン表層に導入されて、バッファ層の表層にコレクタ層が形成されることが記載されている。
しかし、前記の特許文献１、２には、ウェハを研削加工して薄化した後で、１０００℃程度の高温加熱処理することで、コレクタ層を形成する不純物イオン（ボロンイオンなど）を活性化して特性改善することについては記載されていない。
また、ウェハ１を２００μｍ以下の厚さになるように研削加工した後、不純物イオンの活性化のために１０００℃の加熱処理を行ない、その後で高融点金属からなる電極膜７と低融点金属からなる電極膜９を形成する方法も考えられる。
しかし、この方法では、高融点金属からなる金属膜７がウェハ１全面に形成されるために、成膜後にウェハ１の反りが大きくなり、ウェハ１を搬送する時やパターン加工装置内でのウェハ１を固定する時に、ウェハ１が破損する。
尚、前記の特許文献２では、コレクタ電極となるＡｌ電極を形成する時の温度を６００℃から７００℃とすることで、Ａｌ電極を形成するＡｌ原子がｐ型不純物としてシリコン表層に導入されて、バッファ層の表層にコレクタ層が形成されることが記載されている。
しかし、前記の特許文献１、２には、ウェハを研削加工して薄化した後で、１０００℃程度の高温加熱処理することで、コレクタ層を形成する不純物イオン（ボロンイオンなど）を活性化して特性改善することについては記載されていない。
この発明の目的は、前記の課題を解決して、ウェハを研削加工して薄化した後、不純物イオンの活性化率を高めるための加熱処理温度を１０００℃程度の高温にすることができて、素子の低オン電圧化を図ることができる半導体装置の製造方法を提供することにある。
前記の目的を達成するために、ウェハの表側に高融点金属からなる電極膜を形成する工程と、前記ウェハの裏側を研削加工して薄化する工程と、薄化された前記ウェハの裏側に不純物をイオン注入する工程と、導入された前記不純物イオンを所定の温度で活性化する工程と、ウェハの表側に前記高融点金属より融点が低い低融点金属からなる電極膜を形成する工程と、を含む製造方法とする。
また、ゲート電極、層間絶縁膜およびエミッタ領域で構成される表面構造を有する半導体装置の製造方法において、ウェハの表側に前記表面構造を形成する工程と、前記表面構造上に第１の高融点金属からなる第１の電極膜を形成する工程と、前記表面構造のコンタクト部をＣＶＤ法により第１の前記高融点金属よりさらに融点が高い第２の高融点金属で埋め込む工程と前記第１の高融点金属からなる電極膜上と前記第２の高融点金属上に前記第２の高融点金属より融点の低い第３の高融点金属からなる第２電極膜を形成する工程と、前記ウェハの裏側を研削加工して薄化する工程と、薄化された前記ウェハの裏側に不純物をイオン注入する工程と、導入された前記不純物イオンを所定の温度で活性化する工程と、ウェハの表側に前記第１、第３高融点金属より融点が低い低融点金属からなる電極膜を形成する工程と、を含む製造方法とする。
また、ゲート電極、層間絶縁膜およびエミッタ領域で構成される表面構造を有する半導体装置の製造方法において、ウェハの表側に前記表面構造を形成する工程と、前記表面構造上に第１の高融点金属からなる第１の電極膜を形成する工程と、前記表面構造のコンタクト部をＣＶＤ法により第１の前記高融点金属よりさらに融点が高い第２の高融点金属で埋め込む工程と前記第１の高融点金属からなる電極膜上と前記第２の高融点金属上に前記第２の高融点金属より融点の低い第３の高融点金属からなる第２電極膜を形成する工程と、前記ウェハの裏側を研削加工して薄化する工程と、薄化された前記ウェハの裏側に不純物をイオン注入する工程と、導入された前記不純物イオンを所定の温度で活性化する工程と、ウェハの表側に前記第１、第３高融点金属より融点が低い低融点金属からなる電極膜を形成する工程と、を含む製造方法とする。
また、前記第１、第２の電極膜は同種の高融点金属膜であるとよい。
また、前記所定の温度が８００℃〜１１００℃であるとよい。
また、前記の第１、第３の高融点金属からなる第１、第２の電極膜は、Ｔｉ膜、Ｔａ膜、Ｍｏ膜、ＴｉとＴｉ合金の積層膜、ＴａとＴａ合金の積層膜、Ｔｉ合金膜もしくはＴａ合金膜のいずれか一つであるとよい。
また、前記低融点金属からなる電極膜がＡｌ−Ｓｉ膜またはＡｌ−Ｃｕ膜もしくはＡｌ−Ｓｉ−Ｃｕ膜であるとよい。
また、前記の第２の高融点金属がＷであるとよい。
また、前記所定の温度が８００℃〜１１００℃であるとよい。
また、前記の第１、第３の高融点金属からなる第１、第２の電極膜は、Ｔｉ膜、Ｔａ膜、Ｍｏ膜、ＴｉとＴｉ合金の積層膜、ＴａとＴａ合金の積層膜、Ｔｉ合金膜もしくはＴａ合金膜のいずれか一つであるとよい。
また、前記低融点金属からなる電極膜がＡｌ−Ｓｉ膜またはＡｌ−Ｃｕ膜もしくはＡｌ−Ｓｉ−Ｃｕ膜であるとよい。
また、前記の第２の高融点金属がＷであるとよい。
この発明によれば、ウェハを２００μｍ以下の厚さに研削加工する前に、表側に高融点金属からなる電極膜（Ｔｉ合金積層膜）のみをあらかじめ形成し、続いて、ウェハを２００μｍ以下の厚さに研削加工した後、コレクタ層を形成するためにイオン注入を行い、導入された不純物イオンを活性化させるために１０００℃程度の加熱処理を行う。その後で、低融点金属からなる電極膜（Ａｌ合金膜）を形成することで、低融点金属からなる電極膜（Ａｌ合金膜）の溶け出しが無い。また、活性化率を高めることができるため、半導体装置の高性能化（低オン電圧化）を図ることができる。
また、活性化率を高めることで、イオン注入時の不純物イオンのドーズ量を低下させることができて、イオン注入時間が短縮できるるので製造コストを低減できる。
また、活性化率を高めることで、イオン注入時の不純物イオンのドーズ量を低下させることができて、イオン注入時間が短縮できるるので製造コストを低減できる。
実施の形態を以下の実施例で図面を示しながら説明する。尚、従来構造と同一部位には同一の符号を付した。
図１は、この発明の第１実施例の半導体装置の製造方法であり、同図（ａ）〜同図（ｅ）は工程順に示した要部製造工程断面図である。この半導体装置は薄型ＩＧＢＴを例に上げた。
ウェハ１の厚さが３００μｍ以上と厚い状態で、ウェハ１の表側にゲート電極４、層間絶縁膜５およびエミッタ領域３などの表面構造６を形成する（同図（ａ））。尚、図中の符号の２はウェル領域である。
つぎに、表側に高融点金属からなる電極膜７（Ｔｉ合金積層膜）を形成する（同図（ｂ））。
つぎに、ウェハ１の裏側を研削加工して、２００μｍ以下の厚さにする（同図（ｃ））。
つぎに、ボロンなどの不純物をイオン注入し、導入された不純物イオンの活性化率を高めるために１０００℃程度の高温で加熱処理を行いコレクタ層８を形成する（同図（ｄ））。
つぎに、表側に低融点金属からなる電極膜９（Ａｌ−Ｓｉ膜）をスパッタ法または蒸着法で形成し、裏側に裏面電極１０（例えば、Ｔｉ／Ｎｉ／Ａｕ膜など）をスパッタ法または蒸着法で形成して薄型ＩＧＢＴを完成させる（同図（ｅ））。
ウェハ１の厚さが３００μｍ以上と厚い状態で、ウェハ１の表側にゲート電極４、層間絶縁膜５およびエミッタ領域３などの表面構造６を形成する（同図（ａ））。尚、図中の符号の２はウェル領域である。
つぎに、表側に高融点金属からなる電極膜７（Ｔｉ合金積層膜）を形成する（同図（ｂ））。
つぎに、ウェハ１の裏側を研削加工して、２００μｍ以下の厚さにする（同図（ｃ））。
つぎに、ボロンなどの不純物をイオン注入し、導入された不純物イオンの活性化率を高めるために１０００℃程度の高温で加熱処理を行いコレクタ層８を形成する（同図（ｄ））。
つぎに、表側に低融点金属からなる電極膜９（Ａｌ−Ｓｉ膜）をスパッタ法または蒸着法で形成し、裏側に裏面電極１０（例えば、Ｔｉ／Ｎｉ／Ａｕ膜など）をスパッタ法または蒸着法で形成して薄型ＩＧＢＴを完成させる（同図（ｅ））。
尚、前記の高融点金属は、Ｔｉ、Ｔａ、Ｍｏなどである。またＴｉ合金積層膜はバリアメタルとなるＴｉＮ／Ｔｉである。またＴａ合金積層膜であるＴａＮ／ＴａやＭｏなどもバリアメタルとして適用できる。また、低融点金属からなる電極膜９はエミッタ電極となり、前記したＡｌ−Ｓｉ膜の他にＡｌ−Ｃｕ膜やＡｌ−Ｓｉ−Ｃｕ膜なども適用できる。
前記ように、コレクタ層８の不純物イオンを活性化させるための１０００℃程度の加熱処理を行なった後で、低融点金属からなる電極膜９を形成するので、低融点金属からなる電極膜９は溶けることはなく薄型ＩＧＢＴを完成させることができる。
また、不純物イオンの活性化を１０００℃程度の高温で行なうため、従来の４００℃〜５００℃の熱処理に比べ、活性化率が高まり、薄型ＩＧＢＴのオン電圧が従来に比べて小さくできる。つまり高性能化できる。
尚、活性化するための加熱処理温度は８００℃〜１１００℃とするとよい。８００℃未満では活性化率が低くオン電圧の低減に顕著な効果が現れない。また１１００℃を超えると高融点金属からなる金属膜７が軟化し出すためによくない。好ましくは１０００℃程度の温度がよい。
また、高融点金属からなる電極膜７を形成した後で、研削加工してウェハ１を薄化すると、高融点金属からなる電極膜７はパターニングされているため、ウェハ１全面に被覆していないのでウェハ１の反りは小さくなり、ウェハ１を搬送する時やパターン加工装置内でのウェハ１を固定する時に、ウェハ１の破損頻度が少なくなる。
前記ように、コレクタ層８の不純物イオンを活性化させるための１０００℃程度の加熱処理を行なった後で、低融点金属からなる電極膜９を形成するので、低融点金属からなる電極膜９は溶けることはなく薄型ＩＧＢＴを完成させることができる。
また、不純物イオンの活性化を１０００℃程度の高温で行なうため、従来の４００℃〜５００℃の熱処理に比べ、活性化率が高まり、薄型ＩＧＢＴのオン電圧が従来に比べて小さくできる。つまり高性能化できる。
尚、活性化するための加熱処理温度は８００℃〜１１００℃とするとよい。８００℃未満では活性化率が低くオン電圧の低減に顕著な効果が現れない。また１１００℃を超えると高融点金属からなる金属膜７が軟化し出すためによくない。好ましくは１０００℃程度の温度がよい。
また、高融点金属からなる電極膜７を形成した後で、研削加工してウェハ１を薄化すると、高融点金属からなる電極膜７はパターニングされているため、ウェハ１全面に被覆していないのでウェハ１の反りは小さくなり、ウェハ１を搬送する時やパターン加工装置内でのウェハ１を固定する時に、ウェハ１の破損頻度が少なくなる。
また、不純物イオンの活性化率を高めることで、イオン注入時の不純物イオンのドーズ量を減少させることができて、イオン注入時間が短縮できるので製造コストを低減できる。
尚、本実施例が適用されるウェハ１の厚みの範囲は６０μｍ〜２００μｍである。また、本実施例の１０００℃程度の加熱処理は、図示しない深いバッファ層を有する薄型ＩＧＢＴにおいて、そのバッファ層の拡散深さを深くしたり、バッファ層を形成する不純物イオンの活性化率を高めるときにも適用できる。
本実施例の製造方法では、配線の微細化が進み、コンタクト部１１の幅が１μｍ以下になると、低融点金属からなる電極膜９（Ａｌ−Ｓｉ膜）をスパッタ法や蒸着法で形成する際に、図２で示すようにコンタクト部１１にボイド１２が発生し配線不良となる場合が多くなる。
つぎに、コンタクト部１１にボイド１２を発生させない方法について説明する。
尚、本実施例が適用されるウェハ１の厚みの範囲は６０μｍ〜２００μｍである。また、本実施例の１０００℃程度の加熱処理は、図示しない深いバッファ層を有する薄型ＩＧＢＴにおいて、そのバッファ層の拡散深さを深くしたり、バッファ層を形成する不純物イオンの活性化率を高めるときにも適用できる。
本実施例の製造方法では、配線の微細化が進み、コンタクト部１１の幅が１μｍ以下になると、低融点金属からなる電極膜９（Ａｌ−Ｓｉ膜）をスパッタ法や蒸着法で形成する際に、図２で示すようにコンタクト部１１にボイド１２が発生し配線不良となる場合が多くなる。
つぎに、コンタクト部１１にボイド１２を発生させない方法について説明する。
図３は、この発明の第２実施例の半導体装置の製造方法であり、同図（ａ）〜同図（ｅ）は工程順に示した要部製造工程断面図である。この半導体装置は、薄型ＩＧＢＴを例に上げた。
ウェハ１の厚さが３００μｍ以上と厚い状態で、ウェハ１の表側にゲート電極４、層間絶縁膜５およびエミッタ領域３など表面構造６を形成する（同図（ａ））。
つぎに、表側に第１の高融点金属からなる第１の電極膜７ａ（この例ではＴｉとＴｉＮの積層膜）を形成する。さらにこれよりも融点の高い高融点金属１３（タングステン（Ｗ））をＣＶＤ（Ｃｈｅｍｉｃａｌ Ｖａｐｏｒ Ｄｅｐｏｓｉｔｉｏｎ）法を使用してコンタクト部１１への埋め込みを行う。続いて、第１の高融点金属からなる第２の電極膜１４（この例では、ＴｉとＴｉＮの積層膜）を形成する（同図（ｂ））。尚、第１、第２の電極膜７ａ、１４は、Ｔｉ膜、Ｔａ膜、Ｍｏ膜、ＴｉとＴｉ合金の積層膜、ＴａとＴａ合金の積層膜、Ｔｉ合金膜もしくはＴａ合金膜のいずれかである。第１、第２の電極膜７ａ、１４は、異種金属でもよいが、同種の金属とした方が製造プロセスを簡素化できる。
つぎに、ウェハ１の裏側を研削加工して、２００μｍ以下の厚さにする（同図（ｃ））。
ウェハ１の厚さが３００μｍ以上と厚い状態で、ウェハ１の表側にゲート電極４、層間絶縁膜５およびエミッタ領域３など表面構造６を形成する（同図（ａ））。
つぎに、表側に第１の高融点金属からなる第１の電極膜７ａ（この例ではＴｉとＴｉＮの積層膜）を形成する。さらにこれよりも融点の高い高融点金属１３（タングステン（Ｗ））をＣＶＤ（Ｃｈｅｍｉｃａｌ Ｖａｐｏｒ Ｄｅｐｏｓｉｔｉｏｎ）法を使用してコンタクト部１１への埋め込みを行う。続いて、第１の高融点金属からなる第２の電極膜１４（この例では、ＴｉとＴｉＮの積層膜）を形成する（同図（ｂ））。尚、第１、第２の電極膜７ａ、１４は、Ｔｉ膜、Ｔａ膜、Ｍｏ膜、ＴｉとＴｉ合金の積層膜、ＴａとＴａ合金の積層膜、Ｔｉ合金膜もしくはＴａ合金膜のいずれかである。第１、第２の電極膜７ａ、１４は、異種金属でもよいが、同種の金属とした方が製造プロセスを簡素化できる。
つぎに、ウェハ１の裏側を研削加工して、２００μｍ以下の厚さにする（同図（ｃ））。
つぎに、ボロンなどの不純物をイオン注入し、導入された不純物イオンの活性化率を高めるために１０００℃程度の高温で加熱処理を行いコレクタ層８を形成する（同図（ｄ））
つぎに、表側に低融点金属からなる電極膜９（Ａｌ−Ｓｉ膜）をスパッタ法または蒸着法で形成し、裏側に裏面電極１０（例えば、Ｔｉ／Ｎｉ／Ａｕ膜など）をスパッタ法または蒸着法で形成して薄型ＩＧＢＴを完成させる（同図（ｅ））。
このように、タングステン（Ｗ）の高融点金属１３でＣＶＤ法を用いてコンタクト部１１を埋め込むことで、ボイド１２の発生を抑制し、その後の１０００℃程度の加熱処理も可能にすることができる。
尚、スパッタ法や蒸着法ではなく、ＣＶＤ法を用いることで、コンタクト部１１に高融点金属１３であるタングステン（Ｗ）をボイドなしで埋め込むことができるようにる。
また、コンタクト部を埋め込むのに高融点金属１３であるタングステンを用いることで、活性化のための１０００℃程度の高温加熱処理ができるようになる。
この例では、コンタクト部１１に高融点金属１３としてＷを用いたが、第１、第２の電極膜７ａ、１４に用いる金属より高融点の金属を採用することもできる。例えば、第１、第２の金属膜７ａ、１４にＴｉを用い、コンタクト部１１をＴａを埋め込んでもよい。但し、製造プロセス上多用されている点からＷを用いるのが好適である。
つぎに、表側に低融点金属からなる電極膜９（Ａｌ−Ｓｉ膜）をスパッタ法または蒸着法で形成し、裏側に裏面電極１０（例えば、Ｔｉ／Ｎｉ／Ａｕ膜など）をスパッタ法または蒸着法で形成して薄型ＩＧＢＴを完成させる（同図（ｅ））。
このように、タングステン（Ｗ）の高融点金属１３でＣＶＤ法を用いてコンタクト部１１を埋め込むことで、ボイド１２の発生を抑制し、その後の１０００℃程度の加熱処理も可能にすることができる。
尚、スパッタ法や蒸着法ではなく、ＣＶＤ法を用いることで、コンタクト部１１に高融点金属１３であるタングステン（Ｗ）をボイドなしで埋め込むことができるようにる。
また、コンタクト部を埋め込むのに高融点金属１３であるタングステンを用いることで、活性化のための１０００℃程度の高温加熱処理ができるようになる。
この例では、コンタクト部１１に高融点金属１３としてＷを用いたが、第１、第２の電極膜７ａ、１４に用いる金属より高融点の金属を採用することもできる。例えば、第１、第２の金属膜７ａ、１４にＴｉを用い、コンタクト部１１をＴａを埋め込んでもよい。但し、製造プロセス上多用されている点からＷを用いるのが好適である。
１ ウェハ
２ ウェル領域
３ エミッタ領域
４ ゲート電極
５ 層間絶縁膜
６ 表面構造
７ 高融点金属からなる電極膜
７ａ 第１の高融点金属からなる第１の電極膜
８ コレクタ層
９ 低融点金属からなる電極膜
１０ コレクタ電極
１１ コンタクト部
１２ ボイド
１３ 第２の高融点金属
１４ 高融点金属からなる電極膜／第１の高融点金属からなる第２の金属膜
２ ウェル領域
３ エミッタ領域
４ ゲート電極
５ 層間絶縁膜
６ 表面構造
７ 高融点金属からなる電極膜
７ａ 第１の高融点金属からなる第１の電極膜
８ コレクタ層
９ 低融点金属からなる電極膜
１０ コレクタ電極
１１ コンタクト部
１２ ボイド
１３ 第２の高融点金属
１４ 高融点金属からなる電極膜／第１の高融点金属からなる第２の金属膜
Claims (7)
- ウェハの表側に高融点金属からなる電極膜を形成する工程と、
前記ウェハの裏側を研削加工して薄化する工程と、
薄化された前記ウェハの裏側に不純物をイオン注入する工程と、
導入された前記不純物イオンを所定の温度で活性化する工程と、
ウェハの表側に前記高融点金属より融点が低い低融点金属からなる電極膜を形成する工程と、
を含むことを特徴とする半導体装置の製造方法。 - ゲート電極、層間絶縁膜およびエミッタ領域で構成される表面構造を有する半導体装置の製造方法において、
ウェハの表側に前記表面構造を形成する工程と、
前記表面構造上に第１の高融点金属からなる第１の電極膜を形成する工程と、
前記表面構造のコンタクト部をＣＶＤ法により第１の前記高融点金属よりさらに融点が高い第２の高融点金属で埋め込む工程と
前記第１の高融点金属からなる電極膜上と前記第２の高融点金属上に前記第２の高融点金属より融点の低い第３の高融点金属からなる第２電極膜を形成する工程と、
前記ウェハの裏側を研削加工して薄化する工程と、
薄化された前記ウェハの裏側に不純物をイオン注入する工程と、
導入された前記不純物イオンを所定の温度で活性化する工程と、
ウェハの表側に前記第１、第３高融点金属より融点が低い低融点金属からなる電極膜を形成する工程と、
を含むことを特徴とする半導体装置の製造方法。 - 前記第１、第２の電極膜は同種の高融点金属膜であることを特徴とする請求項２に記載の半導体装置の製造方法。
- 前記所定の温度が８００℃〜１１００℃であることを特徴とする請求項１または３に記載の半導体装置の製造方法。
- 前記の第１、第３の高融点金属からなる第１、第２の電極膜は、Ｔｉ膜、Ｔａ膜、Ｍｏ膜、ＴｉとＴｉ合金の積層膜、ＴａとＴａ合金の積層膜、Ｔｉ合金膜もしくはＴａ合金膜のいずれか一つであることを特徴とする請求項１〜３のいずれか一項に記載の半導体装置の製造方法。
- 前記低融点金属からなる電極膜がＡｌ−Ｓｉ膜またはＡｌ−Ｃｕ膜もしくはＡｌ−Ｓｉ−Ｃｕ膜であることを特徴とする請求項１〜３のいずれか一項に記載の半導体装置の製造方法。
- 前記の第２の高融点金属がＷであることを特徴とする請求項２に記載の半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2008121852A JP2009272449A (ja) | 2008-05-08 | 2008-05-08 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2008121852A JP2009272449A (ja) | 2008-05-08 | 2008-05-08 | 半導体装置の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2009272449A true JP2009272449A (ja) | 2009-11-19 |
Family
ID=41438747
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2008121852A Pending JP2009272449A (ja) | 2008-05-08 | 2008-05-08 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2009272449A (ja) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US9741805B2 (en) | 2014-12-04 | 2017-08-22 | Fuji Electric Co., Ltd. | Semiconductor device and method for manufacturing the semiconductor device |
| JP2018093209A (ja) * | 2018-01-09 | 2018-06-14 | ローム株式会社 | 半導体装置 |
| US10692978B2 (en) | 2014-05-16 | 2020-06-23 | Rohm Co., Ltd. | SiC semiconductor device with insulating film and organic insulating layer |
| WO2021039348A1 (ja) * | 2019-08-26 | 2021-03-04 | ローム株式会社 | 半導体装置およびその製造方法 |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0637190A (ja) * | 1992-07-14 | 1994-02-10 | Mitsubishi Electric Corp | 半導体装置およびその製造方法 |
| JP2005268469A (ja) * | 2004-03-18 | 2005-09-29 | Renesas Technology Corp | 半導体装置の製造方法 |
-
2008
- 2008-05-08 JP JP2008121852A patent/JP2009272449A/ja active Pending
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0637190A (ja) * | 1992-07-14 | 1994-02-10 | Mitsubishi Electric Corp | 半導体装置およびその製造方法 |
| JP2005268469A (ja) * | 2004-03-18 | 2005-09-29 | Renesas Technology Corp | 半導体装置の製造方法 |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US10692978B2 (en) | 2014-05-16 | 2020-06-23 | Rohm Co., Ltd. | SiC semiconductor device with insulating film and organic insulating layer |
| US12046641B2 (en) | 2014-05-16 | 2024-07-23 | Rohm Co., Ltd. | SiC semiconductor device with insulating film and organic insulating layer |
| US9741805B2 (en) | 2014-12-04 | 2017-08-22 | Fuji Electric Co., Ltd. | Semiconductor device and method for manufacturing the semiconductor device |
| JP2018093209A (ja) * | 2018-01-09 | 2018-06-14 | ローム株式会社 | 半導体装置 |
| WO2021039348A1 (ja) * | 2019-08-26 | 2021-03-04 | ローム株式会社 | 半導体装置およびその製造方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100243286B1 (ko) | 반도체 장치의 제조방법 | |
| TWI355076B (ja) | ||
| JP4788390B2 (ja) | 半導体装置の製造方法 | |
| US7396767B2 (en) | Semiconductor structure including silicide regions and method of making same | |
| JP2985692B2 (ja) | 半導体装置の配線構造及びその製造方法 | |
| JP4221012B2 (ja) | 半導体装置とその製造方法 | |
| JP5889171B2 (ja) | 炭化珪素半導体装置及びその製造方法 | |
| US8183144B2 (en) | Method of manufacturing semiconductor device | |
| JP2003324197A (ja) | 半導体装置およびその製造方法 | |
| EP2637210A1 (en) | Power semiconductor device and method for manufacturing thereof | |
| JP6728097B2 (ja) | 半導体装置、半導体装置の製造方法、インバータ回路、駆動装置、車両、及び、昇降機 | |
| JP2009272449A (ja) | 半導体装置の製造方法 | |
| JP7283053B2 (ja) | 炭化珪素半導体装置、炭化珪素半導体組立体および炭化珪素半導体装置の製造方法 | |
| JP2001284587A (ja) | 半導体装置およびその製造方法 | |
| JP5228308B2 (ja) | 半導体装置の製造方法 | |
| JP4087368B2 (ja) | ＳｉＣ半導体装置の製造方法 | |
| CN107195616A (zh) | 包括金属粘附和阻挡结构的半导体器件及其形成方法 | |
| JP4768231B2 (ja) | 半導体装置の製造方法 | |
| JP2009010421A (ja) | 半導体装置を回路基板に実装する方法 | |
| JP2005135979A (ja) | 絶縁ゲート型バイポーラトランジスタ及びその製造方法 | |
| JP2006324431A (ja) | 半導体装置およびその製造方法 | |
| JPH0578181B2 (ja) | ||
| JP2009059890A (ja) | 半導体装置 | |
| JP5303008B2 (ja) | 半導体素子及び半導体素子の製造方法 | |
| JPH11297824A (ja) | 半導体装置及びその製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A712 Effective date: 20091112 |
|
| A625 | Written request for application examination (by other person) |
Free format text: JAPANESE INTERMEDIATE CODE: A625 Effective date: 20110414 |
|
| A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A712 Effective date: 20110422 |
|
| A977 | Report on retrieval |
Effective date: 20130430 Free format text: JAPANESE INTERMEDIATE CODE: A971007 |
|
| A131 | Notification of reasons for refusal |
Effective date: 20130528 Free format text: JAPANESE INTERMEDIATE CODE: A131 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20130716 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20140304 |