JP2009268206A - 交流電源装置 - Google Patents

Abstract

【課題】１つの制御回路を用い特別な部品定数を管理することなく２つのインバータの出力電圧や出力電流を均等化させる交流電源装置。
【解決手段】第１直流電源Vinaの直流電圧を第１スイッチ手段Q1,Q2のオン／オフにより第１交流電圧を発生して負荷7の一端に出力するインバータ1c、第１直流電源の直流電圧又は第２直流電源Vinbの直流電圧を第２スイッチ手段Q3,Q4のオン／オフにより第１交流電圧に対して略１８０度の位相差を有する第２交流電圧を発生して負荷の他端に出力するインバータ1d、第１スイッチ手段のオンデューティを制御して第１交流電力を制御し、第１スイッチ手段のオン／オフに対して位相差を設けて第２スイッチ手段のオンデューティを制御して第２交流電力を制御する制御回路10a、インバータ1c,1dのそれぞれの出力電力の内の出力電圧と出力電流との少なくとも１つを均等化させるように位相差を制御する位相差制御手段15を有する。
【選択図】図５

Description

本発明は、直流電圧をトランスを介して交流電圧に変換し変換された交流電圧を負荷に供給する交流電源装置に関し、特に交流電圧を負荷としての放電灯に供給して放電灯を点灯させる技術に関する。

交流電源装置は、直流電圧をトランスを介して交流電圧に変換するもので、交流電圧により負荷を駆動することができる。この交流電源装置に負荷を接続した装置の一例としては、交流電圧により負荷としての冷陰極放電灯を点灯させる放電灯点灯装置が知られている。

冷陰極放電灯（ＣＣＥＬ：Cold Cathode Fluorescent Lamp）は、一般的に、交流電源装置により、数１０ｋＨｚの周波数で且つ数百Ｖ〜千数百Ｖの電圧が印加されることにより点灯する。また、外部電極蛍光灯（ＥＥＦＬ：External Electrode Fluorescent Lamp）と呼ばれる蛍光管もある。外部電極蛍光灯と冷陰極放電灯とは電極の構造が相違し、それ以外の相違はほとんどなく、発光原理も冷陰極放電灯と同じである。このため、外部電極蛍光灯や冷陰極放電灯を点灯させるための交流電源装置は、原理的には同じである。このため、以下、冷陰極放電灯（放電灯と略称する。）を用いて説明する。

放電灯の長さが長くなるほど、点灯に必要な電圧が高くなり、トランスの出力電圧も高い電圧が必要になる。放電灯が長い場合には、図１７に示すような交流電源装置が用いられる。図１７は従来の交流電源装置の構成を示す一般的なインバータと制御回路の回路例である。この交流電源装置は、インバータ１ｅ内のトランスＴ１とインバータ１ｆ内のトランスＴ２とを制御回路１００によりそれぞれ逆位相で動作することにより、各トランスＴ１，Ｔ２の出力電圧を半分にすることができる。

この交流電源装置を駆動するシーケンスにはさまざまな方法が考案され実用化されている。図１８は図１７に示す従来の交流電源装置の動作を示す各部のタイミングチャートであり、電流共振動作が可能なシーケンスを示している。

図１７では、制御回路１００によりハイサイドのスイッチＱ１，Ｑ３（Ｑ５，Ｑ７）のオンデューティを制御することにより出力電圧、出力電流、出力電力、入力電力等が制御される。ローサイドのスイッチＱ２，Ｑ４（Ｑ６，Ｑ８）は、共振動作のために回生電流の制御に用いられている。実際には制御する対象が出力電圧、出力電流、出力電力、入力電力等、用途や特性や仕様などに応じて様々に選択される。

ここでは、例えば、出力電流を制御するものとし、スイッチＱ１〜Ｑ８は例えばＮ型ＭＯＳＦＥＴとする。電流検出回路１７は、トランスＴ１の２次側電流を検出し、制御回路１００は電流検出回路１７で検出された電流に基づいてスイッチＱ１〜Ｑ８のオン／オフを制御する。なお、検出される電流としては、負荷７に流れる電流を検出するのが良い。しかし、負荷７は高圧であり、電流検出が困難である。そのため、負荷７に流れる電流の近似値としてトランスＴ２の２次電流を検出しても良い。あるいはこれらの平均値などでも良い。

誤差増幅器１０６は、電流検出回路１７で検出された電流に基づく電圧と基準電圧Ｅ２との誤差電圧を増幅し、誤差増幅出力をコンパレータ１０２とコンパレータ１０３の非反転入力端子に出力する。

三角波発生部１０４は、発生した三角波信号をコンパレータ１０２の反転入力端子に出力するとともに、反転レベルシフト回路１０５で三角波信号を反転しレベルシフトさせてコンパレータ１０３の反転入力端子に出力する。コンパレータ１０２は、三角波信号と誤差電圧増幅器１０６からの誤差電圧とを比較して第１パルス信号を生成する。コンパレータ１０３は、三角波信号を反転しレベルシフトされた三角波信号と誤差電圧増幅器１０６からの誤差電圧とを比較して第２パルス信号を生成する。

ＰＷＭ信号生成器１０１は、コンパレータ１０２からの第１パルス信号に基づきスイッチＱ１（Ｑ７）の駆動信号とスイッチＱ２（Ｑ８）の駆動信号とを生成する。ＰＷＭ信号生成器１０１は、コンパレータ１０３からの第２パルス信号に基づきスイッチＱ３（Ｑ５）の駆動信号とスイッチＱ４（Ｑ６）の駆動信号とを生成する。

図１７では、１つの制御回路１００がスイッチＱ１〜Ｑ８を制御するので、安価である。また、スイッチＱ１〜Ｑ８の駆動信号を生成するための誤差増幅器１０６が１つであるため、スイッチＱ１，Ｑ３（Ｑ５，Ｑ７）、スイッチＱ２，Ｑ４（Ｑ６，Ｑ８）の駆動信号は基本的にはそれぞれ同じオンデューティの信号になる。このため、スイッチＱ１とスイッチＱ３とのオンデューティをそれぞれ制御できない。即ち、インバータ１ｅのスイッチＱ１〜Ｑ４とインバータ１ｆのスイッチＱ５〜Ｑ８とには、１８０度位相が違うだけで同じオンデューティの制御信号が入力される。インバータ１ｅ，１ｆに用いられているトランスＴ１，Ｔ２、リアクトルＬ１，Ｌ２、コンデンサＣ１〜Ｃ４等の部品のばらつきや寄生容量Ｃａ，Ｃｂのばらつきがない場合、インバータ出力Ｖ１とインバータ出力Ｖ２とは等しくなるはずである。なお、従来の技術として例えば、特許文献１がある。
特開平８−１６２２８０号公報

しかしながら、実際には部品や寄生容量等にばらつきがあるので、インバータ１ｅのインバータ出力Ｖ１とインバータ１ｆのインバータ出力Ｖ２とは等しくならない。部品や寄生容量等のばらつきが大きいほどインバータ出力Ｖ１とインバータ出力Ｖ２との違いも大きくなってしまう。

インバータ出力Ｖ１とインバータ出力Ｖ２とが違えば、当然それぞれのインバータの電力損失にも差が生じるため、使用されている部品の温度に差が生じ、部品温度の設計により多くのマージンを設定しなければならなくなる。このため、部品コスト、部品の放熱対策で不利が生じる。

また、２つのインバータ１ｅ，１ｆの出力電流の差を抑えるために、部品定数の差が小さい部品を選別してインバータ基板に実装するなどの対策が必要であった。

本発明は、１つの制御回路を用い、負荷に所望の電力を供給しつつ、特別な部品定数を管理することなく、２つのインバータの出力電圧や出力電流を均等化させる交流電源装置を提供することにある。

前記課題を解決するために、請求項１の発明は、第１スイッチ手段を有し第１直流電源の直流電圧を前記第１スイッチ手段のオン／オフにより第１交流電圧を発生して負荷の一端に出力する第１交流電力発生回路と、第２スイッチ手段を有し前記第１直流電源の直流電圧又は第２直流電源の直流電圧を前記第２スイッチ手段のオン／オフにより前記第１交流電圧に対して略１８０度の位相差を有する第２交流電圧を発生して前記負荷の他端に出力する第２交流電力発生回路と、前記第１スイッチ手段のオンデューティを制御して第１交流電力を制御し、前記第１スイッチ手段のオン／オフに対して位相差を設けて前記第２スイッチ手段のオンデューティを制御して第２交流電力を制御する制御回路と、前記第１交流電力発生回路と前記第２交流電力発生回路とのそれぞれの出力電力の内の出力電圧と出力電流との少なくとも１つを均等化させるように前記位相差を制御する位相差制御手段とを有することを特徴とする。

請求項２の発明は、請求項１記載の交流電源装置において、前記位相差制御手段は、前記負荷の一端に出力される第１交流電圧を検出する第１電圧検出回路と、前記負荷の他端に出力される第２交流電圧を検出する第２電圧検出回路と、前記第１電圧検出回路からの前記第１交流電圧と前記第２電圧検出回路からの前記第２交流電圧との電圧差を検出する電圧差検出回路と、前記電圧差検出回路からの電圧差に基づいて位相差制御量を決定する位相差制御量決定回路とを有し、前記制御回路は、前記位相差制御量決定回路からの位相差制御量に応じて前記位相差を制御することを特徴とする。

請求項３の発明は、請求項１記載の交流電源装置において、前記位相差制御手段は、前記負荷の一端に出力される第１交流電圧を検出する第１電圧検出回路と、前記負荷の他端に出力される第２交流電圧を検出する第２電圧検出回路と、前記第１電圧検出回路からの前記第１交流電圧と前記第２電圧検出回路からの前記第２交流電圧との電圧差を検出する電圧差検出回路と、前記電圧差検出回路からの電圧差に基づいて位相差制御量を決定する位相差制御量決定回路と、前記位相差制御量決定回路からの位相差制御量に応じて前記制御回路からの第１駆動信号を遅延させて前記第１スイッチ手段に供給する第１遅延回路と、前記位相差制御量決定回路からの位相差制御量に応じて前記制御回路からの第２駆動信号を遅延させて前記第２スイッチ手段に供給する第２遅延回路とを有することを特徴とする。

請求項４の発明は、請求項１記載の交流電源装置において、前記位相差制御手段は、前記負荷の一端に出力される第１交流電流を検出する第１電流検出回路と、前記負荷の他端に出力される第２交流電流を検出する第２電流検出回路と、前記第１電流検出回路からの前記第１交流電流と前記第２電流検出回路からの前記第２交流電流との電流差を検出する電流差検出回路と、前記電流差検出回路からの電流差に基づいて位相差制御量を決定する位相差制御量決定回路とを有し、前記制御回路は、前記位相差制御量決定回路からの位相差制御量に応じて前記位相差を制御することを特徴とする。

請求項５の発明は、請求項１記載の交流電源装置において、前記位相差制御手段は、前記負荷の一端に出力される第１交流電流を検出する第１電流検出回路と、前記負荷の他端に出力される第２交流電流を検出する第２電流検出回路と、前記第１電流検出回路からの前記第１交流電流と前記第２電流検出回路からの前記第２交流電流との電流差を検出する電流差検出回路と、前記電流差検出回路からの電流差に基づいて位相差制御量を決定する位相差制御量決定回路と、前記位相差制御量決定回路からの位相差制御量に応じて前記制御回路からの第１駆動信号を遅延させて前記第１スイッチ手段に供給する第１遅延回路と、前記位相差制御量決定回路からの位相差制御量に応じて前記制御回路からの第２駆動信号を遅延させて前記第２スイッチ手段に供給する第２遅延回路とを有することを特徴とする。

本発明によれば、制御回路が第１スイッチ手段のオンデューティを制御して第１交流電力を制御し、第２スイッチ手段のオンデューティを制御して第２交流電力を制御し、位相差制御手段が第１交流電力発生回路と第２交流電力発生回路とのそれぞれの出力電力の内の出力電圧と出力電流との少なくとも１つを均等化させるように位相差を制御する。即ち、スイッチのオンデューティを制御することにより負荷への出力電力が制御でき、２つのインバータ出力電圧又は出力電流に差が生じた場合には、位相差を制御することにより電圧差又は電流差を小さくすることができる。従って、１つの制御回路を用い、特別な部品定数を管理することなく、２つのインバータの出力電圧や出力電流を均等化させる交流電源装置を提供できる。

以下、本発明の交流電源装置の実施の形態を図面を参照しながら詳細に説明する。

まず、本発明の交流電源装置の原理を説明する。図１７の様に、制御回路が１つである場合、図１８のシーケンスから明らかなように、２つのインバータのそれぞれの駆動信号のオンデューティをそれぞれ制御することはできない。このため、２つのインバータは同じオンデューティの駆動信号で駆動されるため、何らかの原因で２つのインバータに電圧差又は電流差が生じてもこれを小さくできない。以下では、位相を制御することで、２つのインバータの出力電圧差又は電流差を小さくできる方法を説明する。これ以降に電圧差を小さくする方法について述べるが、電流差を小さくすることも同様である。

２つのインバータの駆動信号の位相差は、一般的に１８０度に設定する。この位相差をわずかにずらすことにより、同じ部品定数、同じオンデューティの駆動信号であっても、図２に示すように、２つのインバータ出力電圧Ｖ１，Ｖ２の電圧を変化させることができる。以下、この原理を説明する。

図３（ａ）は位相差が１８０度のときの各インバータの波形である。即ち、インバータIN2の出力電圧Ｖ２がインバータIN1の出力電圧Ｖ１に対して位相がちょうど１８０度遅れている状態である。図３（ｂ）は位相差が１８０度より大きい状態の各インバータの波形である（点線の波形は位相差１８０度である）。即ち、インバータIN2の出力電圧Ｖ２がインバータIN1の出力電圧Ｖ１に対して位相が１８０度より多く遅れている状態である。

図３（ｂ）において、インバータIN1の出力電圧Ｖ１が最大になる時刻をＡとする。時刻Ａにおいて負荷電流は、図１中の矢印の方向に流れ、負荷両端にかかる電圧は（Ｖ１−Ｖ２）［Ｖ］である。負荷に流れる電流は（（Ｖ１−Ｖ２）／Ｒ）［Ａ］である。Ｒは負荷７の抵抗値である。トランスＴ１から見た負荷の両端電圧は図３（ｂ）の矢印１の長さで表される。また、位相差がちょうど１８０度の場合は、負荷両端にかかる電圧は矢印２の長さで表されるので、矢印２より矢印１の方が短いことがわかる。即ち、負荷両端にかかる電圧は下がるため、流れる電流は減ろうとする。即ち、時刻ＡにおいてインバータIN1は最大電圧（矢印１）を出力する時刻、即ち、最大オンデューティであるにもかかわらず、負荷７に流れる電流は下がろうとする。インバータIN1からの出力電流は下がろうとするため、リアクトルＬ１やコンデンサＣ１に流れる電流Ｉａも下がる。リアクトルＬ１やコンデンサＣ１の電圧降下が小さくなるので、１次巻線Ｐ１にかかる電圧は上昇し、その結果、インバータIN1の出力電圧が上昇する。

同時に、トランスＴ２から考えた場合を図３（ｃ）で考える。インバータIN1が最大電圧を出力する時刻Ａにおける負荷両端にかかる電圧は矢印３の長さで表される。当然、矢印３の長さは矢印１と同じである。また、位相差が１８０度であった場合の負荷両端にかかる電圧は矢印４の長さで表されるので、矢印４の方が短いことがわかる。即ち、位相差が１８０度より大きい場合、インバータIN2からの出力電流は、時刻Ａにおいては上がろうとする。このため、リアクトルＬ２やコンデンサＣ２に流れる電流Ｉｂも上がる。リアクトルＬ２やコンデンサＣ２の電圧降下が大きくなるので、１次巻線Ｐ２にかかる電圧は低下し、その結果、インバータIN2の出力電圧が低下する。

即ち、位相差が１８０度からずれた場合、図２で示すように、一方のインバータ出力電圧が上がり、他方のインバータ出力電圧が下がる現象が発生する。この現象を、図１の交流電源装置を用いて説明すると、インバータ１ａの出力電圧に対するインバータ１ｂの出力電圧の位相差が１８０度より大きい場合、インバータ１ａの出力電圧に対してインバータ１ｂの出力電圧が小さくなる。逆に、インバータ１ａの出力電圧に対するインバータ１ｂの出力電圧の位相差が１８０度より小さい場合、インバータ１ａの出力電圧に対してインバータ１ｂの出力電圧が大きくなる。

この現象は、図４に示すシミュレーションの結果によって確認できる。図４では、インバータ１ａに対するインバータ１ｂの位相を＋１８０度とし１８０度から±４度程度変化させて出力電圧の差を測定した。図４の縦軸は２つのインバータ１ａ，１ｂの出力電圧の差である。シミュレーション条件として、部品定数のばらつきはないものとし、負荷の消費電力も一定とした。図４において１８０度からの位相差がゼロのときインバータ出力電圧の差はゼロであるが、１８０度からの位相差の増大あるいは減少とともにインバータ出力電圧の差が大きくなることがわかる。即ち、位相差を１８０度固定ではなく１８０度から若干変化させる制御ができれば、オンデューティを変化させることなく、２つのインバータ１ａ，１ｂの出力電圧差を小さくすることができることがわかる。

図５は本発明の実施例１の交流電源装置の具体的な回路図である。以下の実施例では、本発明の交流電源装置を放電灯点灯装置に適用した場合について説明する。この放電灯点灯装置は、本発明の交流電源装置に負荷としての放電灯が接続されて構成される。なお、この例では、負荷を放電灯としたが、負荷は放電灯でなくても良く、本発明の交流電源装置は、その他の負荷に適用しても良い。

図５において、インバータ１ｃとインバータ１ｄとが配置されている。インバータ１ｃは、直流電源Ｖｉｎａの直流電圧をスイッチ素子Ｑ１，Ｑ２（第１スイッチ手段）をオン／オフさせることにより第１交流電圧を発生して放電灯７−１〜７−ｎの一端に出力する第１交流電力発生回路を有する。インバータ１ｄは、直流電源Ｖｉｎｂの直流電圧をスイッチ素子Ｑ３，Ｑ４（第２スイッチ手段）をオン／オフさせることにより第１交流電圧に対して略１８０度位相差を有する第２交流電圧を発生して放電灯７−１〜７−ｎの他端に出力する第２交流電力発生回路を有する。

第１交流電力発生回路において、直流電源Ｖｉｎａの両端にはＭＯＳＦＥＴ等からなるスイッチＱ１とＭＯＳＦＥＴ等からなるスイッチＱ２との直列回路が接続されている。スイッチＱ２のドレイン−ソース間にはコンデンサＣ１とリアクトルＬ１とトランスＴ１の１次巻線Ｐ１との直列回路が接続されている。トランスＴ１の２次巻線Ｓ１と電流検出回路１７との直列回路の両端にはコンデンサＣ３が並列に接続され、トランスＴ１の２次巻線Ｓ１とコンデンサＣ３との接続点（非グランド電位側）には一端が共通に接続されたバラストコンデンサＣａ１〜Ｃａｎが接続されている。バラストコンデンサＣａ１〜Ｃａｎの他端は、放電灯７−１〜７−ｎの一端に接続されている。リアクトルＬ１とコンデンサＣ３とのフィルタを介して交流電圧をコンデンサＣ３に出力する。

第２交流電力発生回路において、直流電源Ｖｉｎｂの両端にはＭＯＳＦＥＴ等からなるスイッチＱ３とＭＯＳＦＥＴ等からなるスイッチＱ４との直列回路が接続されている。スイッチＱ４のドレイン−ソース間にはコンデンサＣ２とリアクトルＬ２とトランスＴ２の１次巻線Ｐ２との直列回路が接続されている。トランスＴ２の２次巻線Ｓ２の両端にはコンデンサＣ４が並列に接続され、トランスＴ２の２次巻線Ｓ２とコンデンサＣ４との接続点（非グランド電位側）には一端が共通に接続されたバラストコンデンサＣｂ１〜Ｃｂｎが接続されている。バラストコンデンサＣｂ１〜Ｃｂｎの他端は、放電灯７−１〜７−ｎの他端に接続されている。リアクトルＬ２とコンデンサＣ４とのフィルタを介して交流電圧をコンデンサＣ４に出力する。

制御回路１０ａは、ゲート信号Ｑ１ｇ，Ｑ２ｇによりスイッチＱ１，Ｑ２（第１アーム）を相補的にオン／オフさせるとともに、ゲート信号Ｑ３ｇ，Ｑ４ｇによりスイッチＱ１，Ｑ２のオン／オフに対して略１８０度位相差を設けてスイッチＱ３，Ｑ４（第２アーム）を相補的にオン／オフさせ、図示しないが、図１４に示す誤差増幅器１０６、反転レベルシフト回路１０５、コンパレータ１０２、コンパレータ１０３、ＰＷＭ信号生成回路１０１、三角波発生器１０４を有している。

電流検出回路１７は、負荷に流れる電流の近似値としてトランスＴ１の２次側電流を検出し、制御回路１０ａは電流検出回路１７で検出された電流に基づいてスイッチＱ１〜Ｑ４のオンデューティを制御する。トランスＴ１の２次側電流は、放電灯に流れる電流にほぼ等しいため、結果としてスイッチＱ１〜Ｑ４のオンデューティによって放電灯への電力を制御する回路である。出力電圧検出回路１１ａは、２次巻線Ｓ１の一端に接続され、インバータ１ｃの出力電圧Ｖ１を検出する。出力電圧検出回路１１ｂは、２次巻線Ｓ２の一端に接続され、インバータ１ｄの出力電圧Ｖ２を検出する。

出力電圧差検出回路１３は、出力電圧検出回路１１ａからの出力電圧Ｖ１と、出力電圧検出回路１１ｂからの出力電圧Ｖ２の電圧差を検出する。位相差制御量決定回路１５は、出力電圧差検出回路１３からの電圧差に基づいて位相差制御量を決定する。制御回路１０ａは、位相差制御量決定回路１５からの位相差制御量に応じて２つのインバータ１ｃ，１ｄの駆動信号の位相差を変化させる。出力電流は、スイッチＱ１，Ｑ３のオンデューティで制御される。

次に、出力電圧の位相差を変化させる一例を説明する。図１７に示す従来の交流電源装置を用いた場合における図１８のフローチャートでは、発生させる三角波信号の立ち上がり期間と立ち下がり期間が等しい。この立ち上がり時間と立ち下がり時間を変えることにより駆動信号の位相差を発生できる。

図６は図５に示す本発明の実施例１の交流電源装置により位相差を制御する方法を示す各部のタイミングチャートである。図６では、コンパレータ１０２の入力信号として、三角波信号の立ち上がり時間を立ち下がり時間よりも長くした例である。図６において、スイッチＱ１の駆動信号の立ち上がり時刻ｔ１１からスイッチＱ３の駆動信号の立ち上がり時刻ｔ１３までの時間をｔ１とし、スイッチＱ３の駆動信号の立ち上がり時刻ｔ１３からスイッチＱ１の駆動信号の立ち上がり時刻ｔ１５までの時間をｔ２とすると、ｔ１＜ｔ２となっていることがわかる。位相差が１８０度であればｔ１＝ｔ２である。即ち、２つのインバータ１ｃ，１ｄの駆動信号の位相差は１８０度ではなく、インバータ１ｄの位相がインバータ１ｃの位相よりも進んでいることがわかる。これとは逆に三角波信号の立ち上がり時間を、立ち下がり時間より短くするとｔ１＞ｔ２となり、インバータ１ｄの位相をインバータ１ｃの位相よりも遅らせることができる（図示せず）。

図７は図５に示す本発明の実施例１の交流電源装置内の制御回路の三角波発生部と三角波信号を示す図である。次に、図７を用いて、三角波信号の波形の制御による駆動信号の位相差の制御を説明する。

通常、図７（ａ）に示すように、制御回路１０ａ内の三角波発生部１４ａは、電流源ＣＣ１と電流源ＣＣ２とスイッチＳ１とが直列に接続され、電流源ＣＣ１と電流源ＣＣ２との接続点とグランドとの間にコンデンサＣ５が接続されている。ここで、電流源ＣＣ２の電流は、電流源ＣＣ１の電流の２倍の値に設定しているものとする。そして、スイッチＳ１がオフ時に電流源ＣＣ１からの電流によりコンデンサＣ５を充電し、スイッチＳ１がオン時にコンデンサＣ５の電荷を電流源ＣＣ２とスイッチＳ１とを介して放電することにより、コンデンサＣ５の両端に発振した三角波信号が得られる。即ち、２つの電流源ＣＣ１，ＣＣ２を切り替えることにより、立ち上がり時間と立ち下り時間とが決定されるため、立ち上がり時間と立下り時間とが等しくなるように電流源が設計されている。

図７（ｂ）に示す三角波発生部１４ｂは、図７（ａ）の三角波発生部１４ａに対して、コンデンサＣ５と並列に抵抗Ｒ１を接続している。この場合、コンデンサＣ５への充電時間が長くなり、放電時間は短くなるため、三角波信号の立ち上がり時間が立ち下り時間よりも長くなる。

図７（ｃ）に示す三角波発生部１４ｃは、図７（ａ）の三角波発生部１４ａに対して、コンデンサＣ５の一端（グランドでない側）を抵抗Ｒ１を介して直流電源Ｅ１に接続している。この場合、コンデンサＣ５の放電時間が長くなり充電時間は短くなるため、三角波信号の立ち下がり時間が立ち上がり時間よりも長くなる。従って、２つのインバータ１ｃ，１ｄの出力電圧Ｖ１，Ｖ２の電圧差に応じて、図７（ａ）の三角波発生部１４ａ、図７（ｂ）の三角波発生部１４ｂ、図７（ｃ）の三角波発生部１４ｃを切り替えれば、駆動信号の位相差を制御できることがわかる。

このように三角波信号の波形を制御することにより、図７（ａ）の三角波発生部１４ａ、図７（ｂ）の三角波発生部１４ｂ、図７（ｃ）の三角波発生部１４ｃの切り替え動作を実現できる。

この三角波信号の波形の制御は、図８に示す具体的な回路により実現される。図８は図５に示す本発明の実施例１の交流電源装置の出力電圧検出回路と出力電圧差検出回路と位相差制御量決定回路と制御回路の具体的な回路図である。

図８に示す出力電圧検出回路１１ａにおいて、図５の２次巻線Ｓ１の一端ＩＮ１ＯＵＴとグランドとの間にはコンデンサＣ６とコンデンサＣ７との直列回路が接続され、その接続点にはダイオードＤ１のアノードとダイオードＤ２のカソードが接続されている。ダイオードＤ１のカソードは抵抗Ｒ２ａを介してコンパレータＣＯＭＰ１の反転入力端子に接続され、この反転入力端子には抵抗Ｒ３ａとコンデンサＣ８との並列回路が接続されている。

出力電圧検出回路１１ｂにおいて、図５の２次巻線Ｓ２の一端ＩＮ２ＯＵＴとグランドとの間にはコンデンサＣ９とコンデンサＣ１０との直列回路が接続され、その接続点にはダイオードＤ３のアノードとダイオードＤ４のカソードが接続されている。ダイオードＤ３のカソードは抵抗Ｒ２ｂを介してコンパレータＣＯＭＰ１の非反転入力端子に接続され、この非反転入力端子には抵抗Ｒ３ｂとコンデンサＣ１１との並列回路が接続されている。

出力電圧差検出回路１３及び位相差制御量決定回路１５において、電源ＶｃｃはコンパレータＣＯＭＰ１に電源を供給するとともに、電源Ｖｃｃの正極には抵抗Ｒ４の一端と抵抗Ｒ６の一端とコンデンサＣ１２の一端とトランジスタＱ１１のエミッタとが接続されている。コンパレータＣＯＭＰ１の出力端子には抵抗Ｒ４の他端と抵抗Ｒ５の一端と抵抗Ｒ７の一端が接続され、抵抗Ｒ５の他端は抵抗Ｒ６の他端とコンデンサＣ１２の他端とトランジスタＱ１１のベースとに接続されている。抵抗Ｒ７の他端はトランジスタＱ１２のベースに接続され、このベースには抵抗Ｒ８とコンデンサＣ１３との並列回路が接続され、エミッタはグランドに接続されている。

トランジスタＱ１１のコレクタは、抵抗Ｒ９を介してコンデンサＣ５の一端及び電流源ＣＣ１と電流源ＣＣ２との接続点に接続されている。トランジスタＱ１２のコレクタは、抵抗Ｒ１０を介してコンデンサＣ５の一端及び電流源ＣＣ１と電流源ＣＣ２との接続点に接続されている。制御回路１０ａ内の三角波発生部１０４は、電流源ＣＣ１と電流源ＣＣ２とスイッチＳ１とが直列に接続され、電流源ＣＣ１と電流源ＣＣ２との接続点とグランドとの間にコンデンサＣ５が接続されている。

次に図８に示す交流電源装置の各回路の動作を説明する。まず、出力電圧検出回路１１ａにおいて、インバータ１ｃの出力電圧Ｖ１（２次巻線Ｓ１の一端の電圧）は、コンデンサＣ６とコンデンサＣ７との分割により検出される。検出された電圧は、ダイオードＤ１により半波整流され、コンデンサＣ８により平滑されてコンパレータＣＯＭＰ１の反転入力端子に入力される。

同様に、出力電圧検出回路１１ｂにおいて、インバータ１ｄの出力電圧Ｖ２（２次巻線Ｓ２の一端の電圧）は、コンデンサＣ９とコンデンサＣ１０との分割により検出される。検出された電圧は、ダイオードＤ３により半波整流され、コンデンサＣ１１により平滑されてコンパレータＣＯＭＰ１の非反転入力端子に入力される。

次に、インバータ１ｃの出力電圧Ｖ１がインバータ１ｄの出力電圧Ｖ２よりも小さい場合には、コンパレータＣＯＭＰ１はＨレベルを出力するので、トランジスタＱ１２がオンし、トランジスタＱ１１がオフする。このため、コンデンサＣ５と抵抗Ｒ１０とが並列に接続される。即ち、図７（ｂ）の三角波発生部１４ｂの状態になり、三角波信号の立ち上がり時間が立ち下り時間よりも長くなる。

この作用により出力電圧Ｖ１と出力電圧Ｖ２との出力電圧差がゼロになると、コンパレータＣＯＭＰ１の２つの入力差もゼロとなる。

しかし、コンパレータＣＯＭＰ１のゲインは大きいので、コンパレータＣＯＭＰ１の出力は、一定のデューティで交互にＨレベル、Ｌレベルを繰り返す状態になり、従って、トランジスタＱ１１，Ｑ１２も一定のデューティでオン／オフを繰り返すことになる。その結果、制御回路１０ａに接続されたコンデンサＣ５に流入、又はコンデンサＣ５から流出する電流の平均値が一定になり、位相差も一定に制御されることになる。

以上の動作は、トランジスタＱ１１，Ｑ１２をスイッチとして動作（Ｄ級動作）させた場合の説明であるが、トランジスタＱ１１，Ｑ１２のベースに接続されているコンデンサＣ１２，Ｃ１３の容量を大きくすれば、トランジスタＱ１１，Ｑ１２はアナログ動作（Ａ級動作）も可能である。この場合、出力電圧差がゼロになると、トランジスタＱ１１，Ｑ１２のコレクタ−エミッタ電圧はそれぞれ一定の飽和電圧を持ったまま平衡状態になる。

その結果、制御回路１０ａに接続されたコンデンサＣ５に流入、又はコンデンサＣ５から流出する電流の平均値が一定になり、位相差も一定に制御されることになる。どちらの方法を使っても良い。

また、インバータ１ｃの出力電圧Ｖ１がインバータ１ｄの出力電圧Ｖ２よりも大きい場合には、コンパレータＣＯＭＰ１はＬレベルを出力するので、トランジスタＱ１１がオンし、トランジスタＱ１２がオフする。このため、コンデンサＣ５が抵抗Ｒ９を介して電源Ｖｃｃに接続される。即ち、図７（ｃ）の三角波発生部１４ｃの状態になり、三角波信号の立ち下がり時間が立ち上がり時間よりも長くなる。

このように、２つのインバータ１ｃ，１ｄの出力電圧Ｖ１，Ｖ２の電圧差に応じて、２つの駆動信号の１８０度からの位相差を制御することができる。

図９は本発明の実施例１の変形例のタイミングチャートである。回路図は同じく図５である。

図９に示す変形例では、コンパレータ１０２がスイッチＱ１，Ｑ４の駆動信号を生成し、コンパレータ１０３がスイッチＱ２，Ｑ３の駆動信号を生成する。スイッチＱ１〜Ｑ４のオンデューティは、等しく、このオンデューティで電力制御を行う。スイッチＱ１とスイッチＱ２との位相差、スイッチＱ３とスイッチＱ４の位相差がほぼ１８０度であるので、それぞれのインバータで容易に正弦波電圧を発生させることができる。

このように実施例１の交流電源装置によれば、制御回路１０ａがスイッチＱ１〜Ｑ４のオンデューティを制御して負荷への出力電力を制御し、かつ位相差制御量決定回路１５がインバータ１ｃとインバータ１ｄとのそれぞれの出力電圧を均等化させるように位相差を制御する。即ち、スイッチＱ１，Ｑ３のオンデューティを制御することにより負荷７−１〜７−ｎへの出力電力が制御でき、２つのインバータ出力電圧に電圧差が生じた場合には、２つの駆動信号の位相差を制御することにより電圧差を小さくすることができる。従って、１つの制御回路１０ａを用い、特別な部品定数を管理することなく、２つのインバータ１ｃ，１ｄの出力電圧や出力電流を均等化させる交流電源装置を提供できる。

図１０は本発明の実施例２の交流電源装置の具体的な回路図である。図１０に示す実施例２は、制御回路１０ｂとスイッチＱ１，Ｑ２との間に遅延回路２１ａ（第１遅延回路）を設け、制御回路１０ｂとスイッチＱ３，Ｑ４との間に遅延回路２１ｂ（第２遅延回路）を設けている。

遅延回路２１ａは、位相差制御量決定回路１５ａからの位相差制御量に応じて、制御回路１０ｂからの駆動信号Ｑ１ｇ，Ｑ２ｇを遅延させてスイッチＱ１，Ｑ２に供給する。遅延回路２１ｂは、位相差制御量決定回路１５ａからの位相差制御量に応じて、制御回路１０ｂからの駆動信号Ｑ３ｇ，Ｑ４ｇを遅延させてスイッチＱ３，Ｑ４に供給する。

なお、図１０に示す交流電源装置のその他の構成は、図５に示す実施例１の交流電源装置の構成と同一である。

実施例２では、制御回路１０ｂは、電流検出回路１７で検出した電流に基づいてスイッチＱ１〜Ｑ４のオンデューティを制御し、出力電力を制御することができる。

また、出力電圧差検出回路１３が２つのインバータ１ｃ，１ｄの出力電圧差を検出し、位相差制御量決定回路１５ａは、出力電圧差検出回路１３からの出力電圧差に応じて、インバータ１ｃとインバータ１ｄとのどちらのインバータの駆動信号をどの程度遅延させるかを示す位相差制御量を決定し、決定された位相差制御量に基づいて、遅延回路２１ａ又は遅延回路２１ｂのどちらかを動作させる。動作した遅延回路２１ａ又は遅延回路２１ｂは制御回路１０ｂからの駆動信号の遅延を行う。

このように、遅延回路２１ａ，２１ｂにより２つの駆動信号の位相を制御することにより、２つのインバータ１ｃ，１ｄの出力電圧差を小さくできる。

図１１は本発明の実施例２の交流電源装置の遅延回路の具体的な回路図である。図１１において、ＣＬＫ（ｉｎ）は制御回路１０ｂからのパルス信号、Ｖｃｏｎｔは位相差制御量決定回路１５ａからの信号電圧（位相差制御量に応じてリニアに変化する直流電圧）である。

ＣＬＫ端子には抵抗Ｒ１１の一端と抵抗Ｒ１２の一端とが接続され、抵抗Ｒ１１の他端はコンパレータＣＯＭＰ２の非反転入力端子とコンデンサＣ１４の一端に接続されている。抵抗Ｒ１２の他端は、トランジスタＱ１３のベースと抵抗Ｒ１３の一端に接続され、エミッタはグランドに接続されている。トランジスタＱ１３のコレクタは抵抗Ｒ１４を介してＰ型ＭＯＳＦＥＴＱ１４のゲートと抵抗Ｒ１５の一端に接続されている。抵抗Ｒ１５の他端はＭＯＳＦＥＴＱ１４のソースとＶｃｏｎｔ端子に接続され、ＭＯＳＦＥＴＱ１４のドレインはコンパレータＣＯＭＰ２の反転入力端子に接続されている。ＭＯＳＦＥＴＱ１４は、信号のオン／オフスイッチとして使用される。

Ｖｃｏｎｔ端子には抵抗Ｒ１６の一端が接続され、抵抗Ｒ１６の他端は、オペアンプＯＰＡＭＰの反転入力端子に接続され、オペアンプＯＰＡＭＰの非反転入力端子には電圧Ｖｄが接続され、オペアンプＯＰＡＭＰの出力端子は抵抗Ｒ１７の他端と抵抗Ｒ１８の一端とに接続されている。抵抗Ｒ１８の他端はコンパレータＣＯＭＰ２の反転入力端子に接続されている。コンパレータＣＯＭＰ２のＣＬＫ（ＯＵＴ）は遅延回路の出力端子である。

図１２は位相差制御量決定回路からの信号電圧Ｖｃｏｎｔと遅延回路内のオペアンプの出力Ｖｃとの関係を示す図である。図１３は遅延回路内のクロック信号と遅延信号とのタイミングチャートである。

図１１乃至図１３を参照しながら遅延回路の動作を説明する。まず、クロックパルスＣＬＫ（ｉｎ）は、抵抗Ｒ１１とコンデンサＣ１４とで積分され、積分された信号は、コンパレータＣＯＭＰ２の非反転入力端子に出力され、コンパレータＣＯＭＰ２により反転入力端子の電圧Ｖｂと比較され、遅延される。ここで、基準となる電圧Ｖｂを可変することで遅延時間が調整される。

クロックパルスＣＬＫ（ｉｎ）が入力されている期間では、トランジスタＱ１３とトランジスタＱ１４とがオンするので、電圧Ｖｂは、図１３に示すように、Ｖｃｏｎｔ電圧となる。一方、クロックパルスＣＬＫ（ｉｎ）が０Ｖとなると、トランジスタＱ１３とトランジスタＱ１４とがオフするので、電圧Ｖｂは、図１３に示すように、オペアンプＯＰＡＭＰの出力電圧であるＶｃ電圧となる。

Ｖｃ電圧は、Ｖｃｏｎｔ電圧と基準電圧Ｖｄとの差をオペアンプＯＰＡＭＰが増幅した電圧であり、図１２に示すように、Ｖｃｏｎｔ電圧に対して反比例する特性となる。

遅延回路２１ａの遅延信号Delay-1と遅延回路２１ｂの遅延信号Delay-2の遅延時間を生成する場合、クロックパルスＣＬＫ（ｉｎ）のパルス幅と合わせる必要がある。図１３に示すように、遅延信号のパルスの立ち上がり時の遅延時間は、Ｖｃｏｎｔ電圧により調整できる。しかし、遅延信号のパルスの立下り時を決定するのにＶｂ電圧がＶｃｏｎｔ電圧ではパルス幅が短くなる。

閾値Ｖｃｏｎｔ−１，Ｖｃ−１は、同一電圧であるが、閾値Ｖｃｏｎｔ−２は、閾値Ｖｃｏｎｔ−１，Ｖｃ−１よりも高い電圧に設定されている。クロックパルスＣＬＫ（ｉｎ）に対して、遅延信号Delay-1は同じパルス幅になるが、さらに遅延された遅延信号Delay-2の立下りを閾値Ｖｃｏｎｔ−２のタイミングで行なうと、クロックパルスＣＬＫ（ｉｎ）より短いパルス幅となる。このため、遅延信号Delay-2のパルス幅をクロックパルスＣＬＫ（ｉｎ）と合わせるにはＶｂ電圧、即ち、Ｖｃ電圧を下げる必要があり、図１２に示すＶｃｏｎｔ電圧に反比例するＶｃ特性としている。

図１４は本発明の実施例３の交流電源装置の具体的な回路図である。図５に示す実施例１の交流電源装置は、出力電圧を検出して、出力電圧の電圧差によって位相を制御したが、図１４に示す実施例３の交流電源装置は、出力電流を検出して、出力電流の電流差によって駆動信号の位相を制御することを特徴とする。

図１４に示す実施例３の交流電源装置は、図５に示す実施例１の交流電源装置の構成に対して、出力電圧検出回路１１ａ，１１ｂを削除するとともに、以下の点が異なる。

電流検出回路１７ａ（第１電流検出回路）は、トランスＴ１の２次巻線Ｓ１に直列に接続され、放電灯７−１〜７−ｎの一端に出力される第１交流電流を検出し、第１交流電流を制御回路１０ａと出力電流差検出回路１４とに出力する。電流検出回路１７ｂ（第２電流検出回路）は、トランスＴ２の２次巻線Ｓ２に直列に接続され、放電灯７−１〜７−ｎの他端に出力される第２交流電流を検出し、第２交流電流を出力電流差検出回路１４に出力する。

出力電流差検出回路１４は、電流検出回路１７ａからの第１交流電流と電流検出回路１７ｂからの第２交流電流との電流差を検出する。位相差制御量決定回路１５は、出力電流差検出回路１４からの電流差に基づいて位相差制御量を決定する。制御回路１０ａは、位相差制御量決定回路１５からの位相差制御量に応じて２つの駆動信号の位相差を制御する。

図１５は図１４に示す本発明の実施例３の交流電源装置の出力電流検出回路と出力電流差検出回路と位相差制御量決定回路と制御回路の具体的な回路図である。

図１５に示す実施例３の交流電源装置は、図８に示す実施例１の交流電源装置に対して、出力電流検出回路１７ａ，１７ｂの構成のみが異なるので、この部分の構成を説明する。

図１５に示す出力電流検出回路１７ａは、図８に示す出力電圧検出回路１１ａに対して、ＩＮ１端子とグランドとの間に抵抗Ｒ１９ａが接続され、抵抗Ｒ１９ａの一端にダイオードＤ１のアノードとダイオードＤ２のカソードとが接続されている点が異なる。

この出力電流検出回路１７ａによれば、ＩＮ１端子から出力電流（第１交流電流）が抵抗Ｒ１９ａを介してグランドに流れるとともに、ダイオードＤ１、抵抗Ｒ２ａ、抵抗Ｒ３ａを介してグランドに流れる。このため、出力電流に応じた電圧がコンパレータＣＯＭＰ１の反転入力端子に印加される。

また、ＩＮ２端子から出力電流（第２交流電流）が抵抗Ｒ１９ｂを介してグランドに流れるとともに、ダイオードＤ３、抵抗Ｒ２ｂ、抵抗Ｒ３ｂを介してグランドに流れる。このため、出力電流に応じた電圧がコンパレータＣＯＭＰ１の非反転入力端子に印加される。

図１５に示す出力電流差検出回路１４、位相差制御量決定回路１５及び制御回路１０ａの動作は、図８に示すそれらと同一構成であるので、同様な動作が行なわれる。このため、駆動信号の電流差の位相を制御するこにより電流差を小さくすることができる。従って、１つの制御回路を用い、特別な部品定数を管理することなく、２つのインバータの出力電流を均等化させる交流電源装置を提供できる。

図１６は本発明の実施例４の交流電源装置の具体的な回路図である。図１６に示す実施例４は、制御回路１０ｂとスイッチＱ１，Ｑ２との間に遅延回路２１ａ（第１遅延回路）を設け、制御回路１０ｂとスイッチＱ１，Ｑ２との間に遅延回路２１ｂ（第２遅延回路）を設けている。

遅延回路２１ａは、位相差制御量決定回路１５ａからの位相差制御量に応じて、制御回路１０ｂからの駆動信号Ｑ１ｇ，Ｑ２ｇを遅延させてスイッチＱ１，Ｑ２に供給する。遅延回路２１ｂは、位相差制御量決定回路１５ａからの位相差制御量に応じて、制御回路１０ｂからの駆動信号Ｑ３ｇ，Ｑ４ｇを遅延させてスイッチＱ３，Ｑ４に供給する。

なお、図１６に示す交流電源装置のその他の構成は、図１４に示す実施例３の交流電源装置の構成と同一である。

実施例４では、実施例２の交流電源装置と実施例３の交流電源装置とを組み合わせたので、実施例２の交流電源装置の効果と実施例３の交流電源装置の効果とが得られる。

本発明の実施例１の交流電源装置の構成を示す原理図である。 本発明の実施例１の交流電源装置の２つのインバータの出力電圧の位相差を変化させた場合の波形図である。 実施例１の交流電源装置の２つのインバータの出力電圧の位相差があるときの負荷の両端電圧の波形図である。 実施例１の交流電源装置の２つのインバータの出力電圧の１８０度からの位相差と出力電圧との関係を示す図である。 本発明の実施例１の交流電源装置の具体的な回路図である。 図５に示す本発明の実施例１の交流電源装置により位相差を制御する方法を示す各部のタイミングチャートである。 図５に示す本発明の実施例１の交流電源装置内の制御回路の三角波発生部と三角波信号を示す図である。 図５に示す本発明の実施例１の交流電源装置の出力電圧検出回路と出力電圧差検出回路と位相差制御量決定回路と制御回路の具体的な回路図である。 本発明の実施例１の変形例の交流電源装置により位相差を制御する方法を示す各部のタイミングチャートである。 本発明の実施例２の交流電源装置の具体的な回路図である。 本発明の実施例２の交流電源装置の遅延回路の具体的な回路図である。 位相差制御量決定回路からの信号電圧Ｖｃｏｎｔと遅延回路内のオペアンプの出力Ｖｃとの関係を示す図である。 遅延回路内のクロック信号と遅延信号とのタイミングチャートである。 本発明の実施例３の交流電源装置の具体的な回路図である。 図１４に示す本発明の実施例３の交流電源装置の出力電流検出回路と出力電流差検出回路と位相差制御量決定回路と制御回路の具体的な回路図である。 本発明の実施例４の交流電源装置の具体的な回路図である。 従来の交流電源装置の構成を示す一般的なインバータと制御回路の回路例である。 図１７に示す従来の交流電源装置の動作を示す各部のタイミングチャートである。

符号の説明

Ｔ１,Ｔ２ トランス
Ｐ１,Ｐ２ １次巻線
Ｓ１，Ｓ２ ２次巻線
Ｃ１〜Ｃ１４ コンデンサ
Ｃａ１〜Ｃａｎ，Ｃｂ１〜Ｃｂｎ バラストコンデンサ
Ｄ１〜Ｄ４ ダイオード
Ｑ１〜Ｑ８ スイッチ
Ｌ１，Ｌ２ リアクトル
Ｖｉｎａ，Ｖｉｎｂ 直流電源
Ｃａ，Ｃｂ 寄生容量
ＣＣ１，ＣＣ２ 電流源
Ｒ１，Ｒ２ａ，Ｒ２ｂ，Ｒ３ａ，Ｒ３ｂ，Ｒ４〜Ｒ１８，Ｒ１９ａ，Ｒ１９ｂ 抵抗
Ｓ１ スイッチ
ＣＯＭＰ１，ＣＯＭＰ２ コンパレータ
ＯＰＡＭＰ オペアンプ
Ｑ１１，Ｑ１２，Ｑ１３ トランジスタ
１ａ〜１ｆ インバータ
７−１〜７−ｎ 負荷
１０，１０ａ，１０ｂ 制御回路
１１ａ，１１ｂ 出力電圧検出回路
１３ 出力電圧差検出回路
１４ 出力電流差検出回路
１５，１５ａ 位相差制御量決定回路
１７，１７ａ，１７ｂ 電流検出回路
２１ａ，１２ｂ 遅延回路
Ｑ１４ Ｐ型ＭＯＳＦＥＴ

Claims (5)

1. 第１スイッチ手段を有し第１直流電源の直流電圧を前記第１スイッチ手段のオン／オフにより第１交流電圧を発生して負荷の一端に出力する第１交流電力発生回路と、
   第２スイッチ手段を有し前記第１直流電源の直流電圧又は第２直流電源の直流電圧を前記第２スイッチ手段のオン／オフにより前記第１交流電圧に対して略１８０度の位相差を有する第２交流電圧を発生して前記負荷の他端に出力する第２交流電力発生回路と、
   前記第１スイッチ手段のオンデューティを制御して第１交流電力を制御し、前記第１スイッチ手段のオン／オフに対して位相差を設けて前記第２スイッチ手段のオンデューティを制御して第２交流電力を制御する制御回路と、
   前記第１交流電力発生回路と前記第２交流電力発生回路とのそれぞれの出力電力の内の出力電圧と出力電流との少なくとも１つを均等化させるように前記位相差を制御する位相差制御手段と、
   を有することを特徴とする交流電源装置。
2. 前記位相差制御手段は、前記負荷の一端に出力される第１交流電圧を検出する第１電圧検出回路と、
   前記負荷の他端に出力される第２交流電圧を検出する第２電圧検出回路と、
   前記第１電圧検出回路からの前記第１交流電圧と前記第２電圧検出回路からの前記第２交流電圧との電圧差を検出する電圧差検出回路と、
   前記電圧差検出回路からの電圧差に基づいて位相差制御量を決定する位相差制御量決定回路とを有し、
   前記制御回路は、前記位相差制御量決定回路からの位相差制御量に応じて前記位相差を制御することを特徴とする請求項１記載の交流電源装置。
3. 前記位相差制御手段は、前記負荷の一端に出力される第１交流電圧を検出する第１電圧検出回路と、
   前記負荷の他端に出力される第２交流電圧を検出する第２電圧検出回路と、
   前記第１電圧検出回路からの前記第１交流電圧と前記第２電圧検出回路からの前記第２交流電圧との電圧差を検出する電圧差検出回路と、
   前記電圧差検出回路からの電圧差に基づいて位相差制御量を決定する位相差制御量決定回路と、
   前記位相差制御量決定回路からの位相差制御量に応じて前記制御回路からの第１駆動信号を遅延させて前記第１スイッチ手段に供給する第１遅延回路と、
   前記位相差制御量決定回路からの位相差制御量に応じて前記制御回路からの第２駆動信号を遅延させて前記第２スイッチ手段に供給する第２遅延回路と、
   を有することを特徴とする請求項１記載の交流電源装置。
4. 前記位相差制御手段は、前記負荷の一端に出力される第１交流電流を検出する第１電流検出回路と、
   前記負荷の他端に出力される第２交流電流を検出する第２電流検出回路と、
   前記第１電流検出回路からの前記第１交流電流と前記第２電流検出回路からの前記第２交流電流との電流差を検出する電流差検出回路と、
   前記電流差検出回路からの電流差に基づいて位相差制御量を決定する位相差制御量決定回路とを有し、
   前記制御回路は、前記位相差制御量決定回路からの位相差制御量に応じて前記位相差を制御することを特徴とする請求項１記載の交流電源装置。
5. 前記位相差制御手段は、前記負荷の一端に出力される第１交流電流を検出する第１電流検出回路と、
   前記負荷の他端に出力される第２交流電流を検出する第２電流検出回路と、
   前記第１電流検出回路からの前記第１交流電流と前記第２電流検出回路からの前記第２交流電流との電流差を検出する電流差検出回路と、
   前記電流差検出回路からの電流差に基づいて位相差制御量を決定する位相差制御量決定回路と、
   前記位相差制御量決定回路からの位相差制御量に応じて前記制御回路からの第１駆動信号を遅延させて前記第１スイッチ手段に供給する第１遅延回路と、
   前記位相差制御量決定回路からの位相差制御量に応じて前記制御回路からの第２駆動信号を遅延させて前記第２スイッチ手段に供給する第２遅延回路と、
   を有することを特徴とする請求項１記載の交流電源装置。

Images