JP2009204794A - 電気光学装置および電子機器。 - Google Patents

Abstract

【課題】入力データに対してＤ／Ａ変換器から出力される電流値の精度が低下することを抑制しつつ回路規模の増大を抑制する。
【解決手段】電気光学装置１０は複数の単位回路Ｕを備える。複数の単位回路Ｕの各々は、駆動電流に応じた輝度で発光する電気光学素子３０と、駆動能力が異なる複数の電流源トランジスタＴｇを含み、複数の電流源トランジスタＴｇの各々が生成する単位電流Ｉを複数ビットの入力データに応じて合成することで入力データに応じた駆動電流Ｉｄｓを生成する電流生成部４４と、を具備し、複数の電流源トランジスタＴｇのうち駆動能力が最大の電流源トランジスタＴｇは、電気光学素子３０に最も近接して配置される。
【選択図】 図４

Description

本発明は、電気光学素子を利用した電気光学装置、及びそのような電気光学装置を備えた電子機器に関する。

近年、有機ＥＬ（ElectroLuminescent）素子や発光ポリマー素子などと呼ばれる有機発光ダイオード（Organic Light Emitting Diode、以下「ＯＬＥＤ」という）素子などの電気光学素子を用いた電気光学装置が各種提案されている。そのような電気光学装置においては、電気光学素子に対する階調データに応じた駆動電流をＤ／Ａ変換器を用いて生成する技術が知られている。

図１２は、Ｄ／Ａ変換器の構成を示すブロック図である。図１２に示すように、Ｄ／Ａ変換器１００は駆動能力の異なる複数のトランジスタＴｒ１〜Ｔｒ３が並列に接続されて構成され、複数のトランジスタＴｒの各々が生成する単位電流を複数ビットの入力データＳＥＬ１〜ＳＥＬ３に応じて合成することで入力データＳＥＬに応じた駆動電流Ｉｏｕｔを生成する。

図１３は、電界効果型トランジスタにおけるソース・ドレイン電圧とドレイン電流との関係を示す図である。図１３に示すように、ソース・ドレイン電圧の絶対値の増大に伴って、一旦飽和傾向を示したドレイン電流の絶対値が再度増加傾向を示す。ここで、図１２に示すように、各トランジスタＴｒの間には寄生抵抗が存在する。この寄生抵抗の影響によって各トランジスタＴｒのソース・ドレイン電圧が変動することにより、各トランジスタにおけるドレイン電流値も変動してしまう。その結果、入力データＳＥＬに対してＤ／Ａ変換器１００から出力される駆動電流Ｉｏｕｔの精度が低下するという問題があった。この問題を解決するために、例えば特許文献１においては、複数のトランジスタＴｒの各々に更に１個ずつトランジスタＴｒを直列に接続するという構成を採用している。図１４に示すように、トランジスタＴｒ１１をトランジスタＴｒ１に直列に接続し、トランジスタＴｒ２２をトランジスタＴｒ２に直列に接続するという具合である。

特許文献１の構成によれば、各トランジスタＴｒに印加されるソース・ドレイン電圧が実質的に低減されるから、各トランジスタＴｒのソース・ドレイン電圧の変動によって起こるドレイン電流値の変動を抑制できる。従って、入力データＳＥＬに対してＤ／Ａ変換器１０から出力される駆動電流Ｉｏｕｔの精度が低下することを抑制できる。
特開２００４−３６３８１３号公報

しかしながら、特許文献１に開示された技術では、Ｄ／Ａ変換器１００に含まれるトランジスタＴｒの数が増大するため、結果として回路規模の増大を招くという問題があった。
本発明はこのような事情に鑑みてなされたものであり、入力データに対してＤ／Ａ変換器から出力される電流値の精度が低下することを抑制しつつ回路規模の増大を抑制するという課題の解決を目的としている。

以上の課題を解決するために、本発明に係る電気光学装置は、複数の単位回路を備えた電気光学装置であって、複数の単位回路の各々は、駆動電流に応じた輝度で発光する電気光学素子と、駆動能力が異なる複数の電流源トランジスタを含み、複数の電流源トランジスタの各々が生成する単位電流を複数ビットの入力データに応じて合成することで入力データに応じた駆動電流を生成する電流生成部と、を具備し、複数の電流源トランジスタのうち駆動能力が最大の前記電流源トランジスタは、電気光学素子に最も近接して配置される。この態様によれば、駆動能力が最大の電流源トランジスタを電気光学素子に最も近接して配置することにより、当該電流源トランジスタのオンオフに応じて各単位電流の経路上の寄生抵抗における電位降下量が変動する量を抑制できる。これにより、各電流源トランジスタにおけるソース・ドレイン電圧が変動する量を抑制できる。従って、入力データに対して電流生成部から出力される電流値の精度が低下することを抑制できる。また、この態様によれば、ドレイン電流の変動量を抑制するためのトランジスタを電流源トランジスタとは別に設ける必要が無いから、回路規模の増大を招くこともない。

ここで、電流源トランジスタの「駆動能力」とは、当該電流源トランジスタで生成される電流量を示すものである。例えば、複数の電流源トランジスタのうちチャネル幅が最大の電流源トランジスタやチャネル長が最小の電流源トランジスタは、駆動能力が最大であると言える。

本発明に係る電気光学装置の好適な態様において、複数の単位回路の各々について、複数の電流源トランジスタの各々は、駆動能力が大きいほど電気光学素子に近い位置に配置される。この態様によれば、駆動能力が最も小さい電流源トランジスタは電気光学素子から最も遠い位置に配置されるから、電気光学素子から最も遠い位置に配置された電流源トランジスタで生成された電流が各単位電流の経路上に存在する寄生抵抗を流れることによって生じる電圧降下量は、駆動能力が最大の電流源トランジスタが電気光学素子から最も遠い位置に配置される態様と比べて小さい。この態様においては、各電流源トランジスタにおけるソース・ドレイン電圧が変動する量を抑制するという所期の効果が最大となる。

本発明に係る電気光学装置の好適な態様において、第１方向に配列する単位回路を各々が含む第１の回路群および第２の回路群が第１方向とは異なる第２方向に並列に配置され、第１の回路群の各単位回路における電流生成部は、当該単位回路における電気光学素子を挟んで第２の回路群の各単位回路における電流生成部とは反対側に配置され、第２の回路群の各単位回路における電流生成部は、当該単位回路における電気光学素子を挟んで第１の回路群の各単位回路における電流生成部とは反対側に配置される。この態様によれば、第１の回路群に属する単位回路における電流生成部に含まれる複数の電流源トランジスタのうち駆動能力が最大の電流源トランジスタと、第２の回路群に属する単位回路における電流生成部に含まれる複数の電流源トランジスタのうち駆動能力が最大の電流源トランジスタとが電気光学素子を挟んで最も近接して配置されるから、駆動能力が最大の電流源トランジスタの特性を揃えることができる。従って、発光時に大きな斑が発生することを抑制できる

次に、本発明に係る電子機器は、上述した電気光学装置を備えることが好ましい。このような電子機器としては、画像形成装置（例えばプリンタ、複写機、ファクシミリ等）の露光装置、あるいは、画像を表示する表示装置、パーソナルコンピュータ、携帯電話機等が該当する。

＜Ａ：第１実施形態＞
図１は、本発明の第１実施形態に係る電気光学装置を露光装置（光ヘッド）として利用した画像形成装置の部分的な構成を示す斜視図である。同図に示すように、画像形成装置は電気光学装置１０と集光性レンズアレイ１２と感光体ドラム１４（像担持体）とを含む。電気光学装置１０は、基板１６の表面に直線状に配列された多数の電気光学素子（図１においては図示略）を含む。これらの電気光学素子は、用紙などの記録材に印刷されるべき画像の態様に応じて選択的に発光する。感光体ドラム１４は主走査方向（図１に示すＸ方向）に延在する回転軸に支持され、外周面を電気光学装置１０に対向させた状態で副走査方向（図１に示すＹ方向）に回転する。

集光性レンズアレイ１２は電気光学装置１０と感光体ドラム１４との間隙に配置される。この集光性レンズアレイ１２は、各々の光軸を電気光学装置１０に向けた姿勢でアレイ状に配列された多数の屈折率分布型レンズを含む。このような集光性レンズアレイ１２としては、例えば日本板硝子株式会社から入手可能なＳＬＡ（セルフォック・レンズ・アレイ）がある（セルフォック／ＳＥＬＦＯＣは日本板硝子株式会社の登録商標）。

電気光学装置１０の各電気光学素子からの出射光は集光性レンズアレイ１２の各屈折率分布型レンズを透過したうえで感光体ドラム１４の表面に到達する。この露光によって感光体ドラム１４の表面には所望の画像に応じた潜像（静電潜像）が形成される。

図２は、電気光学装置１０の構成を示すブロック図である。図２に示すように、電気光学装置１０は、ロジック回路２０と、複数の単位回路Ｕとが基板１６上に配置された構造となっている。ロジック回路２０は、各単位回路Ｕを制御する制御信号を各単位回路Ｕに供給する手段である。制御信号には、例えば各単位回路Ｕの階調を指定する階調データや補正データなどが含まれる。

図２に示すように、単位回路Ｕは、電気光学素子３０と、画素回路４０とを有する。複数の単位回路Ｕの各々における電気光学素子３０はＸ方向に沿って配列する。複数の単位回路Ｕの各々における画素回路４０は、当該単位回路Ｕにおける電気光学素子３０に対してＹ方向の正方向に位置する。電気光学素子３０は、駆動電流に応じた輝度で発光する素子である。本実施形態における電気光学素子３０は、有機ＥＬ材料で形成された発光層が陽極と陰極との間隙に介在するОＬＥＤ素子であり、発光層に供給される駆動電流の電流値に応じた輝度で発光する。

画素回路４０は、ロジック回路２０から各単位回路Ｕに供給される階調データおよび補正データに基づいて駆動電流を生成する手段である。図３は、一の単位回路Ｕにおける画素回路４０の詳細な構成を示す回路図である。図３に示すように、画素回路４０は、制御回路部４２と、電流生成部４４とを含む。制御回路部４２は、メモリＭ１〜Ｍ３を有する。複数のメモリＭ１〜Ｍ３の各々は、スイッチＳｗを介して対応するビット線ｂにそれぞれ接続される。メモリＭ１はスイッチＳｗ１を介してビット線ｂ１に接続され、メモリＭ２はスイッチＳｗ２を介してビット線ｂ２に接続され、メモリＭ３はスイッチＳｗ３を介してビット線ｂ３に接続されるという具合である。各スイッチＳｗ１〜Ｓｗ３は、ロジック回路２０内のシフトレジスタＳ／Ｒから出力される信号に応じて制御される。各ビット線ｂには、当該一の単位回路Ｕに対応する補正データＳＥＬがロジック回路２０から供給される。

図３に示すように、電流生成部４４は、駆動能力が異なる複数のＰチャネル型の電流源トランジスタＴｇ１〜Ｔｇ３を含む。本実施形態においては、複数の電流源トランジスタＴｇ１〜Ｔｇ３の各々のチャネル幅Ｗが異なる。具体的には、複数の電流源トランジスタＴｇ１〜Ｔｇ３の各々のチャネル幅Ｗは２のべき乗の相対比で表される（Ｔｇ１：Ｔｇ２：Ｔｇ３＝１：２：４）。図３に示すように、各電流源トランジスタＴｇは並列に接続され、各電流源トランジスタＴｇのゲートには基準電位Ｖｒｅｆが共通に供給される。また、図３に示すように、複数の電流源トランジスタＴｇの各々から合流点Ｂに至るまでの各電流経路上には、対応するスイッチＳがそれぞれ設けられる。電流源トランジスタＴｇ１から合流点Ｂに至るまでの電流経路上にはスイッチＳ１が設けられ、電流源トランジスタＴｇ２から合流点Ｂに至るまでの電流経路上にはスイッチＳ２が設けられ、電流源トランジスタＴｇ３から合流点Ｂに至るまでの電流経路上にはスイッチＳ３が設けられるという具合である。各スイッチＳ１〜Ｓ３は、制御回路部４２におけるメモリＭに保持されるデータに応じて制御される。

次に、画素回路４０の具体的な動作について説明する。制御回路部４２における各スイッチＳｗ１〜Ｓｗ３に対してハイレベルの信号がシフトレジスタＳ／Ｒから一定時間出力されて各スイッチＳｗ１〜Ｓｗ３がオン状態に遷移すると、当該一の単位回路Ｕに対応する３ビットの補正データＳＥＬがビット線ｂからスイッチＳｗを介してメモリＭに供給され、各メモリＭ１〜Ｍ３に１ビットずつ書き込まれる。なお、シフトレジスタＳ／Ｒから各スイッチＳｗ１〜Ｓｗ３に出力される信号は、一定時間経過後はローレベルに遷移する。これにより、各スイッチＳｗ１〜Ｓｗ３はオフ状態に遷移するが、補正データＳＥＬはメモリＭによって保持される。

電流生成部４４は、各電流源トランジスタＴｇが生成する単位電流Ｉを、メモリＭから供給される補正データＳＥＬに応じて合成することで補正データＳＥＬに応じた駆動電流Ｉｄｓを生成する。例えば、メモリＭ１に保持されたデータが「１」、メモリＭ２に保持されたデータが「０」、メモリＭ３に保持されたデータが「１」である場合、スイッチＳ１およびＳ３がオン状態になるとともにスイッチＳ２がオフ状態になる。従って、電流源トランジスタＴｇ１で生成される単位電流Ｉ１と電流源トランジスタＴｇ３で生成される単位電流Ｉ３とが合流点Ｂで合成されて駆動電流Ｉｄｓ＝Ｉ１＋Ｉ３が生成される。本実施形態では、各電流源トランジスタＴｇ１，Ｔｇ２，Ｔｇ３のチャネル幅Ｗの相対比は１：２：４であるため、各電流源トランジスタＴｇ１，Ｔｇ２，Ｔｇ３で生成される単位電流Ｉ１，Ｉ２，Ｉ３の相対比も１：２：４となる。従って、このときの駆動電流Ｉｄｓは５×Ｉ１と表される。このように、メモリＭ１〜Ｍ３に保持される補正データＳＥＬに応じて多段階の駆動電流Ｉｄｓが生成される（Ｉ１〜７×Ｉ１）。

図３に示すスイッチ４６は、ロジック回路２０から供給される階調データ信号Ｄに応じて電気光学素子２０に対する駆動電流Ｉｄｓの供給の可否を決定する手段である。本実施形態における階調データＤは、電気光学素子２０に対して点灯（高階調）および消灯（低階調）の何れかを指定するデータである。電気光学素子２０に対して点灯を指定する階調データＤがスイッチ４６に供給されるとスイッチ４６はオン状態となり、電流生成部４４で生成された駆動電流Ｉｄｓが電気光学素子２０に供給される。

ここで、補正データＳＥＬについて簡単に説明する。各単位回路Ｕにおける各種トランジスタ（例えば電流源トランジスタＴｇなど）には、製造上の誤差などに起因する特性のバラツキが存在するため、各単位回路Ｕで生成される駆動電流Ｉｄｓにもバラツキが発生する。補正データＳＥＬは、各単位回路Ｕにおける電気光学素子２０の発光強度が均一化されるように、複数の単位回路Ｕの各々について生成すべき駆動電流Ｉｄｓの値を指定するデータである。

図４は、上述のように構成された電気光学装置１０の１画素分の構造を概念的に示す平面図である。図４において、同じハッチングが付された複数の要素は、共通の膜体（単層および複数層の何れであるかは不問である）の選択的な除去によって同一の工程で形成される。複数の要素が共通の膜体の選択的な除去によって同一の工程で形成されることを以下では単に「同層から形成される」と表記する。

例えば、図４に示すように、電流源トランジスタＴｇの半導体層５０は、スイッチＳの半導体層６０およびスイッチ４６の半導体層７０と同層から形成される。また、電流源トランジスタＴｇのゲート層５２は、スイッチのゲート層６２および階調データＤが供給されるスイッチ４６のゲート層７２と同層から形成される。さらに、電流源トランジスタＴｇのソースメタル５４およびドレインメタル５４は、スイッチＳのソースメタル６４およびドレインメタル６４と、スイッチ４６のソースメタル７４およびドレインメタル７４と、電源電位ＶＥＬが供給される電源配線８０と、各電流源トランジスタＴｇからの単位電流Ｉが流れる配線９０と同層から形成される。なお、各層間には絶縁層等の層が介在しているが、図４においては図示を省略している。

図４に示すように、電源配線８０および配線９０はＹ方向に沿って延在する。電源配線８０と配線９０との間には、各電流源トランジスタＴｇと、各電流源トランジスタＴｇに対応するスイッチＳおよびメモリＭとが配置される。図４に示すように、一の電流源トランジスタＴｇに対応するスイッチＳは、当該電流源トランジスタＴｇのＸ方向の正側に配置される。また、当該一の電流源トランジスタＴｇに対応するメモリＭは、当該電流源トランジスタＴｇに対応するスイッチＳのＹ方向の正側に配置される。複数の電流源トランジスタＴｇはＹ方向に沿って配置される。

図４に示すように、配線９０の延在方向（Ｙ方向の負側）端部はスイッチ４６と接続される。配線９０は当該スイッチ４６を介して電気光学素子３０と接続される。スイッチ４６のゲート層７２はＸ方向に沿って延在する。図４に示すように、各電流源トランジスタＴｇは、ゲート層７２を挟んで電気光学素子３０とは反対側の領域に配置される。そして、複数の電流源トランジスタＴｇのうち駆動能力が最大の電流源トランジスタＴｇ３は、電気光学素子３０に最も近接して配置される。電流源トランジスタＴｇ３の次に駆動能力が大きい電流源トランジスタＴｇ２は、駆動能力が最も小さい電流源トランジスタＴｇ１よりも電気光学素子３０に近い位置に配置される。すなわち、本実施形態においては、複数の電流源トランジスタＴｇの各々は、駆動能力が大きいほど電気光学素子３０に近い位置に配置される。

図５（ａ）は、本実施形態とは逆に、複数の電流源トランジスタＴｇの各々は、駆動能力が大きいほど電気光学素子３０から遠い位置に配置される態様（以下「対比例」という）を模式的に示す図である。図５に示すように、合流点Ｂと電流源トランジスタＴｇ２のドレイン電極であるノードＡとの間に発生する寄生抵抗をＲ２、ノードＡと電流源トランジスタＴｇ３のドレイン電極との間に発生する寄生抵抗をＲ１と表記する。

いま、電流源トランジスタＴｇ２がオン状態、かつ、電気光学素子３０から最も遠い位置にある電流源トランジスタＴｇ３がオン状態の場合におけるノードＡの電位Ｖ（Ａ１）を求める。この場合における合流点Ｂの電位をＶ（Ｂ１）、寄生抵抗Ｒ２における電位降下量を△Ｖ２とすると、Ｖ（Ａ１）は以下に示す式（１）で表される。
Ｖ（Ａ１）＝Ｖ（Ｂ１）＋△Ｖ２ ・・・（１）

この場合、寄生抵抗Ｒ２には、電流源トランジスタＴｇ３で生成される単位電流Ｉ３と、電流源トランジスタＴｇ２で生成される単位電流Ｉ２とが流れるから、寄生抵抗Ｒ２における電位降下量は△Ｖ２＝（Ｉ３＋Ｉ２）×Ｒ２＝６Ｉ１×Ｒ２となる。これを上記式（１）に代入すると、Ｖ（Ａ１）＝Ｖ（Ｂ１）＋６Ｉ１×Ｒ２となる。

次に、電流源トランジスタＴｇ２がオン状態、かつ、電気光学素子３０から最も遠い位置にある電流源トランジスタＴｇ３がオフ状態の場合におけるノードＡの電位Ｖ（Ａ２）を求める。この場合における合流点Ｂの電位をＶ（Ｂ２）とすると、Ｖ（Ａ２）は以下に示す式（２）で表される。
Ｖ（Ａ２）＝Ｖ（Ｂ２）＋△Ｖ２ ・・・（２）

この場合、寄生抵抗Ｒ２には、電流源トランジスタＴｇ２で生成される単位電流Ｉ２のみが流れるから、寄生抵抗Ｒ２における電位降下量は△Ｖ２＝Ｉ２×Ｒ２＝２Ｉ１×Ｒ２となる。これを上記式（２）に代入すると、Ｖ（Ａ２）＝Ｖ（Ｂ２）＋２Ｉ１×Ｒ２となって、Ｖ（Ａ１）よりも小さい値となる。

図６は、電流源トランジスタＴｇ２のソース・ドレイン電圧とドレイン電流との関係を示す図である。電流源トランジスタＴｇ２におけるソース電極には定電位である電源電位ＶＥＬが供給される一方、ドレイン電極であるノードＡの電位は、電気光学素子３０から最も遠い位置にある電流源トランジスタＴｇのオンオフに応じて変動する。従って、電気光学素子３０から最も遠い位置にある電流源トランジスタＴｇがオン状態の場合におけるソース・ドレイン電圧Ｖｓｄ（Ａ１）と、当該電流源トランジスタＴｇがオフ状態の場合におけるソース・ドレイン電圧Ｖｓｄ（Ａ２）とは異なる値となる。図６（ａ）は、対比例における、Ｖｓｄ（Ａ１）とＶｓｄ（Ａ２）との差△Ｖｓｄ１と、△Ｖｓｄ１によって生じるドレイン電流の変動量△Ｉｄｓ１とを示す図である。上述したように、Ｖ（Ａ１）はＶ（Ａ２）よりも大きいから、図６（ａ）に示すように、Ｖｓｄ（Ａ１）はＶｓｄ（Ａ２）よりも小さい値となる。

図５（ｂ）は、本実施形態の構成を模式的に示す図である。上記と同様に、電気光学素子３０から最も遠い位置にある電流源トランジスタＴｇ１がオン状態の場合におけるノードＡの電位Ｖ（Ａ１）と、電流源トランジスタＴｇ１がオフ状態の場合におけるノードＡの電位Ｖ（Ａ２）とを求める。

電流源トランジスタＴｇ２がオン状態、かつ、電気光学素子３０から最も遠い位置にある電流源トランジスタＴｇ１がオン状態の場合、寄生抵抗Ｒ２には、電流源トランジスタＴｇ１で生成される単位電流Ｉ１と、電流源トランジスタＴｇ２で生成される単位電流Ｉ２とが流れるから、寄生抵抗Ｒ２における電位降下量は△Ｖ２＝（Ｉ１＋Ｉ２）×Ｒ２＝３Ｉ１×Ｒ２となる。これを上記式（１）に代入すると、Ｖ（Ａ１）＝Ｖ（Ｂ１）＋３Ｉ１×Ｒ２となる。

一方、電流源トランジスタＴｇ２がオン状態、かつ、電流源トランジスタＴｇ１がオフ状態の場合、寄生抵抗Ｒ２には、電流源トランジスタＴｇ２で生成される単位電流Ｉ２のみが流れるから、寄生抵抗Ｒ２における電位降下量は△Ｖ２＝Ｉ２×Ｒ２＝２Ｉ１×Ｒ２となる。これを上記式（２）に代入すると、Ｖ（Ａ２）＝Ｖ（Ｂ２）＋２Ｉ１×Ｒ２となって、上記と同様にＶ（Ａ１）よりも小さい値となる。

図６（ｂ）は、本実施形態における、Ｖｓｄ（Ａ１）とＶｓｄ（Ａ２）との差△Ｖｓｄ２と、△Ｖｓｄ２によって生じるドレイン電流の変動量△Ｉｄｓ２とを示す図である。本実施形態においては、駆動能力が最大の電流源トランジスタＴｇ３が電気光学素子３０に最も近接して配置されるから、電流源トランジスタＴｇ３で生成される単位電流Ｉ３が寄生抵抗Ｒ２を流れることはない。また、本実施形態においては、駆動能力が大きい電流源トランジスタＴｇほど電気光学素子３０に近い位置に配置されるから、駆動能力が最小の電流源トランジスタＴｇ１が電気光学素子３０から最も遠い位置に配置される。このため、本実施形態においては、電気光学素子３０から最も遠い位置にある電流源トランジスタＴｇのオンオフに応じて寄生抵抗Ｒ２における電位降下量△Ｖ２が変動する量が対比例に比べて小さい。従って、本実施形態においては、Ｖ（Ａ１）とＶ（Ａ２）との差が対比例に比べて小さいから、図６（ａ）および図６（ｂ）に示すように、△Ｖｓｄ２は△Ｖｓｄ１よりも小さく、ドレイン電流の変動量△Ｉｄｓ２も△Ｉｄｓ１に比べて小さい。すなわち、本実施形態の構成によれば、ドレイン電流値の精度が低下することを対比例に比べて抑制できる。また、本実施形態においては、ドレイン電流の変動量を抑制するためのトランジスタを電流源トランジスタＴｇとは別に設ける必要が無いから、回路規模の増大を招くこともない。

本実施形態においては、駆動能力が最大の電流源トランジスタＴｇ３が電気光学素子３０に最も近接して配置されるから、当該電流源トランジスタＴｇ３で生成される単位電流Ｉ３は、他の電流源トランジスタＴｇ間に存在する寄生抵抗Ｒを流れることはない。従って、駆動能力が最大の電流源トランジスタＴｇ３のオンオフに応じて寄生抵抗Ｒにおける電位降下量△Ｖが変動する量が対比例に比べて小さい。これにより、駆動能力が最大の電流源トランジスタＴｇ３のオンオフに応じて他の電流源トランジスタＴｇのソース・ドレイン電圧が変動することを抑制できる。

図７は、電界効果型トランジスタにおけるソース・ドレイン電圧とドレイン電流との関係を示す図である。図７から理解されるように、出力するドレイン電流の大きいトランジスタ、すなわち駆動能力の大きいトランジスタほどソース・ドレイン電圧の変動に応じてドレイン電流が変動する量が大きく、駆動能力が小さいトランジスタほどソース・ドレイン電圧の変動に応じてドレイン電流が変動する量が小さい。本実施形態においては、駆動能力が小さい電流源トランジスタＴｇほど電気光学素子３０から遠い位置に配置されるから、電気光学素子３０から遠い位置に配置された電流源トランジスタＴｇについては、寄生抵抗Ｒの影響によって当該電流源トランジスタＴｇのソース・ドレイン電圧が変動した場合であっても、そのドレイン電流が変動する量は対比例に比べて小さいという利点がある。

＜Ｂ：第２実施形態＞
図８は、本発明の第２実施形態に係る電気光学装置１０の構成を示すブロック図である。図８に示すように、Ｘ方向（主走査方向）に配列する単位回路Ｕを各々が含む第１の回路群Ｇ１および第２の回路群Ｇ２がＹ方向（副走査方向）に並列に配置される。図８に示す発光中心線は、第１の回路群Ｇ１に属する各単位回路Ｕにおける電気光学素子３０の中心を通る線と、第２の回路群Ｇ２に属する各単位回路Ｕにおける電気光学素子３０の中心を通る線とからの距離が等しい直線である。図８に示すように、発光中心線はＸ方向に沿って延びる。本実施形態においては、発光中心線から見てＹ方向における一方側に第１の回路群Ｇ１が配置され、Ｙ方向における他方側に第２の回路群Ｇ２が配置される。図８に示すように、本実施形態においては、各単位回路Ｕにおける電気光学素子３０が２列の千鳥状に配置される。

図８に示すように、第１の回路群Ｇ１の各単位回路Ｕにおける画素回路４０は、当該単位回路Ｕにおける電気光学素子３０を挟んで第２の回路群Ｇ２の各単位回路Ｕにおける画素回路４０とは反対側に配置され、第２の回路群Ｇ２の各単位回路Ｕにおける画素回路４０は、当該単位回路Ｕにおける電気光学素子３０を挟んで第１の回路群Ｇ１の各単位回路Ｕにおける画素回路４０とは反対側に配置される。すなわち、本実施形態においては、第１の回路群Ｇ１の各画素回路４０（電流生成部４４）と、第２の回路群Ｇ２の各画素回路４０（電流生成部４４）とが複数の電気光学素子３０の配列を挟んで配置されるから、駆動能力が最大の電流源トランジスタＴｇ３同士が最も近接して配置される。近接して配置されたトランジスタの特性は近いため、本実施形態の構成によれば、駆動能力が最大の電流源トランジスタＴｇ３の特性を揃えることができる。駆動能力が最大の電流源トランジスタＴｇ３は複数の電流源トランジスタＴｇの中で最も大きい単位電流Ｉを生成するから、当該電流源トランジスタＴｇ３の特性がばらつくと、発光時の斑が大きくなってしまう。本実施形態の構成によれば、駆動能力が最大の電流源トランジスタＴｇ３の特性を揃えることができるから、発光時に大きな斑が発生することを抑制できるという利点がある。

＜Ｃ：変形例＞
本発明は上述した各実施形態に限定されるものではなく、例えば、以下の変形が可能である。また、以下に示す変形例のうちの２以上の変形例を組み合わせることもできる。

（１）変形例１
図４に示すように、第１実施形態においては、各電流源トランジスタＴｇに対応するメモリＭは、当該電流源トランジスタＴｇに対応するスイッチＳのＹ方向（図４では正側）に配置される態様であるが、例えば図９に示すように、各電流源トランジスタＴｇに対応するメモリＭが、当該電流源トランジスタＴｇおよびスイッチＳのＸ方向（図９では正側）に配置される態様とすることもできる。図９に示す構成によれば、画素回路４０が配置されるＹ方向のスペースを第１実施形態の構成よりも小さくできるから、配線９０の長さを短くすることができる。これにより、配線９０自体の抵抗を小さくできるから、各電流源トランジスタＴｇのドレイン電流が変動することを一層抑制できるという利点がある。

（２）変形例２
上述の第２実施形態においては、図８に示すように、各単位回路Ｕにおける電気光学素子３０が２列の千鳥状に配置されているが、各電気光学素子３０の配列の態様は任意である。例えば図１０に示すように、各単位回路Ｕにおける電気光学素子３０を同一直線（発光中心線）上に配列する態様とすることもできる。

（３）変形例３
上述の各実施形態においては、電流生成部４４が補正データＳＥＬに応じた駆動電流Ｉｄｓを生成するという態様が例示されているが、これに限らず、例えばメモリＭには補正データＳＥＬの代わりに複数ビットの階調データＤが書き込まれ、電流生成部４４は、階調データＤに応じて各単位電流Ｉを合成することで階調データＤに応じた駆動電流Ｉｄｓを生成する態様とすることもできる。この態様においては、図３に示すスイッチ４６を設けない構成を採ることもできる。これにより、構成が簡素化されるという利点がある。

要するに、電流生成部４４は、駆動能力が異なる複数の電流源トランジスタＴｇを含み、複数の電流源トランジスタＴｇの各々が生成する単位電流Ｉを複数ビットの入力データ（例えば補正データＳＥＬや階調データＤ等）に応じて合成することで入力データに応じた駆動電流Ｉｄｓを生成する態様であればよい。

（４）変形例４
上述の各実施形態においては、電気光学素子３０に最も近接して配置される電流源トランジスタＴｇ３のチャネル幅は複数の電流源トランジスタＴｇのうちで最大である態様について例示されているが、例えば、電気光学素子３０に最も近接して配置される電流源トランジスタＴｇ３のチャネル長が複数の電流源トランジスタＴｇのうちで最小である態様とすることもできる。要するに、複数の電流源トランジスタＴｇのうち駆動能力が最大の電流源トランジスタＴｇが電気光学素子３０に最も近接して配置される態様であればよい。

（５）変形例５
電流源トランジスタＴｇの数は任意である。電流源トランジスタＴｇの数が多いほど生成される駆動電流Ｉｄｓを多段階に調整できるという利点がある。また、各電流源トランジスタＴｇをＮチャネル型の電界効果型トランジスタで構成することもできる。

（６）変形例６
上述の各実施形態においては、電気光学素子２０の一例として、ＯＬＥＤ素子を取り上げたが、無機発光ダイオードやＬＥＤ（Ｌｉｇｈｔ Ｅｍｉｔｔｉｎｇ Ｄｉｏｄｅ）であってもよい。要は、駆動電流に応じた発光輝度で発光するのであれば、どのような素子であってもよい。

＜Ｄ：電子機器＞
次に、図１１を参照して、本発明に係る電子機器のひとつの態様である画像形成装置について説明する。この画像形成装置は、ベルト中間転写体方式を利用したタンデム型のフルカラー画像形成装置である。

この画像形成装置では、各々が同様の構成である４個の電気光学装置１０Ｋ，１０Ｃ，１０Ｍ，１０Ｙが、各々の構成が同様である４個の感光体ドラム（像担持体）１１０Ｋ，１１０Ｃ，１１０Ｍ，１１０Ｙの像形成面１１０に対向する位置にそれぞれ配置されている。発光装置１０Ｋ，１０Ｃ，１０Ｍ，１０Ｙは、上記の各形態に係る電気光学装置１０と同様の構成である。

図１１に示すように、この画像形成装置には、駆動ローラ１２１と従動ローラ１２２とが設けられており、これらのローラ１２１，１２２には無端の中間転写ベルト１２０が巻回されて、矢印に示すようにローラ１２１，１２２の周囲を回転させられる。図示しないが、中間転写ベルト１２０に張力を与えるテンションローラなどの張力付与手段を設けてもよい。

この中間転写ベルト１２０の周囲には、外周面に感光層を有する４個の感光体ドラム１１０Ｋ，１１０Ｃ，１１０Ｍ，１１０Ｙが互いに所定の間隔をおいて配置される。添字「Ｋ」，「Ｃ」，「Ｍ」，「Ｙ」はそれぞれ黒、シアン、マゼンタ、イエローの顕像を形成するために使用されることを意味している。他の部材についても同様である。感光体ドラム１１０Ｋ，１１０Ｃ，１１０Ｍ，１１０Ｙは、中間転写ベルト１２０の駆動と同期して回転駆動される。

各感光体ドラム１１０（Ｋ，Ｃ，Ｍ，Ｙ）の周囲には、コロナ帯電器１１１（Ｋ，Ｃ，Ｍ，Ｙ）と、電気光学装置１０（Ｋ，Ｃ，Ｍ，Ｙ）と、現像器１１４（Ｋ，Ｃ，Ｍ，Ｙ）とが配置されている。コロナ帯電器１１１（Ｋ，Ｃ，Ｍ，Ｙ）は、これに対応する感光体ドラム１１０（Ｋ，Ｃ，Ｍ，Ｙ）の像形成面１１０Ａ（外周面）を一様に帯電させる。発光装置１０Ａ（Ｋ，Ｃ，Ｍ，Ｙ）は、各感光体ドラムの帯電した像形成面１１０Ａに静電潜像を書き込む。各電気光学装置１０Ａ（Ｋ，Ｃ，Ｍ，Ｙ）においては、感光体ドラム１１０（Ｋ，Ｃ，Ｍ，Ｙ）の母線（主走査方向）に沿って複数の電気光学素子２０が配列する。静電潜像の書き込みは、複数の電気光学素子２０によって感光体ドラム１１０（Ｋ，Ｃ，Ｍ，Ｙ）に光を照射することにより行う。現像器１１４（Ｋ，Ｃ，Ｍ，Ｙ）は、静電潜像に現像剤としてのトナーを付着させることにより感光体ドラム１１０（Ｋ，Ｃ，Ｍ，Ｙ）に顕像（すなわち可視像）を形成する。

このような４色の単色顕像形成ステーションにより形成された黒、シアン、マゼンタ、イエローの各顕像は、中間転写ベルト１２０上に順次に一次転写されることによって中間転写ベルト１２０上で重ね合わされ、この結果としてフルカラーの顕像が形成される。中間転写ベルト１２０の内側には、４つの一次転写コロトロン（転写器）１１２（Ｋ，Ｃ，Ｍ，Ｙ）が配置されている。一次転写コロトロン１１２（Ｋ，Ｃ，Ｍ，Ｙ）は、感光体ドラム１１０（Ｋ，Ｃ，Ｍ，Ｙ）の近傍にそれぞれ配置されており、感光体ドラム１１０（Ｋ，Ｃ，Ｍ，Ｙ）から顕像を静電的に吸引することにより、感光体ドラムと一次転写コロトロンの間を通過する中間転写ベルト１２０に顕像を転写する。

最終的に画像を形成する対象（記録材）としてのシート１０２は、ピックアップローラ１０３によって、給紙カセット１０１から１枚ずつ給送されて、駆動ローラ１２１に接した中間転写ベルト１２０と二次転写ローラ１２６の間のニップに送られる。中間転写ベルト１２０上のフルカラーの顕像は、二次転写ローラ１２６によってシート１０２の片面に一括して二次転写され、定着部である定着ローラ対１２７を通ることでシート１０２上に定着される。この後、シート１０２は、排紙ローラ対１２８によって、装置上部に形成された排紙カセット上へ排出される。

図１１に例示した画像形成装置は、ＯＬＥＤ素子を電気光学素子２０として採用した光源（露光手段）を利用しているので、レーザ走査光学系を用いた場合よりも装置が小型化される。なお、以上に例示した以外の電子写真方式の画像形成装置にも本発明の電気光学装置１０を採用することができる。例えば、中間転写ベルトを使用せずに感光体ドラムからシートに対して直接的に顕像を転写するタイプの画像形成装置や、モノクロの画像を形成する画像形成装置にも本発明に係る電気光学装置１０を応用することが可能である。

本発明に係る電気光学装置の用途は感光体の露光に限定されない。例えば、本発明の電気光学装置は、原稿などの読取対象に光を照射するライン型の光ヘッド（照明装置）としてスキャナなどの画像読取装置に採用される。この種の画像読取装置としては、スキャナ、複写機やファクシミリの読取部分、バーコードリーダ、あるいはＱＲコード（登録商標）のような二次元画像コードを読む二次元画像コードリーダがある。また、複数の電気光学素子を面状に配列した発光装置は、液晶パネルの背面側に配置されるバックライトユニットとしても採用される。また、複数の単位回路を行列状に配列した電気光学装置は各種の電子機器の表示装置として採用される。

第１実施形態に係る画像形成装置の部分的な構成を示す斜視図である。 同実施形態に係る電気光学装置の構成を示すブロック図である。 同実施形態に係る画素回路の詳細な構成を示す回路図である。 同実施形態に係る電気光学装置１０の１画素分の構造を示す平面図である。 電流生成部の構成を模式的に示す図である。 電流源トランジスタＴｇ２のソース・ドレイン電圧とドレイン電流との関係を示す図である。 電界効果型トランジスタのソース・ドレイン電圧とドレイン電流との関係を示す図である。 第２実施形態に係る電気光学装置の構成を示す図である。 本発明の変形例に係る電気光学装置の構成を示す平面図である。 本発明の変形例に係る電気光学装置の構成を示す図である。 本発明に係る電子機器の具体例（画像形成装置）を示す斜視図である。 従来のＤ／Ａ変換器の構成を示す図である。 電界効果型トランジスタのソース・ドレイン電圧とドレイン電流との関係を示す図である。 従来のＤ／Ａ変換器の構成を示す図である。

符号の説明

１０……電気光学装置、１６……基板、２０……ロジック回路、３０……電気光学素子、４０……画素回路、４２……制御回路部、４４……電流生成部、Ｇ１……第１の回路群、Ｇ２……第２の回路群、Ｉ……単位電流、Ｉｄｓ……駆動電流、Ｒ……寄生抵抗、Ｔｇ……電流源トランジスタ。

Claims (4)

1. 複数の単位回路を備えた電気光学装置であって、
   前記複数の単位回路の各々は、
   駆動電流に応じた輝度で発光する電気光学素子と、
   駆動能力が異なる複数の電流源トランジスタを含み、前記複数の電流源トランジスタの各々が生成する単位電流を複数ビットの入力データに応じて合成することで前記入力データに応じた前記駆動電流を生成する電流生成部と、を具備し、
   前記複数の電流源トランジスタのうち前記駆動能力が最大の前記電流源トランジスタは、前記電気光学素子に最も近接して配置される
   電気光学装置。
2. 前記複数の単位回路の各々について、
   前記複数の電流源トランジスタの各々は、前記駆動能力が大きいほど前記電気光学素子に近い位置に配置される
   請求項１に記載の電気光学装置。
3. 第１方向に配列する前記単位回路を各々が含む第１の回路群および第２の回路群が前記第１方向とは異なる第２方向に並列に配置され、
   前記第１の回路群の各単位回路における前記電流生成部は、当該単位回路における前記電気光学素子を挟んで前記第２の回路群の各単位回路における電流生成部とは反対側に配置され、
   前記第２の回路群の各単位回路における前記電流生成部は、当該単位回路における前記電気光学素子を挟んで前記第１の回路群の各単位回路における前記電流生成部とは反対側に配置される
   請求項１または請求項２に記載の電気光学装置。
4. 請求項１から請求項３の何れかに記載の電気光学装置を具備する電子機器。
   

Images