JP2009199297A - コンピュータシステム - Google Patents

Abstract

【課題】 コンピュータシステムを構成するＰＣＩｅカード増設用のＰＣＩｅスロットが接続されるＰＣＩｅ−ＰＣＩｅブリッジでの消費電力の削減を図る。
【解決手段】 複数のＰＣＩｅスロット６０，６１が接続されたＰＣＩｅ―ＰＣＩｅブリッジ５０と、ＰＣＩｅ−ＰＣＩｅブリッジ５０に電源を供給するＤＣ／ＤＣ＃４コンバータ４０と、ＰＣＩｅスロットにカードが未実装であることを検出するＰＣＩｅスロット未実装検出回路８０と、ＰＣＩｅスロット未実装検出回路の検出結果に基づいてＤＣ／ＤＣ＃４コンバータ４０を制御するＤＣ／ＤＣコンバータ制御部３０とを備える。ＤＣ／ＤＣコンバータ制御部３０は複数のＰＣＩｅスロット６０，６１の全てにカードが実装されないときにＰＣＩｅスロット未実装検出回路８０の検出結果に基づいてＰＣＩｅ−ＰＣＩｅブリッジ５０への電源供給を停止する。
【選択図】 図２

Description

本発明は、ＰＣＩ（Peripheral Component Interconnect ）バスを備えるコンピュータシステムに関し、特にＰＣＩe カード増設用のスロット以外のＰＣＩデバイスが接続されない構成のＰＣＩｅ−ＰＣＩｅブリッジを備えたコンピュータシステムの電力消費の低減化技術に関する。

ＰＣＩバスに接続する各種周辺デバイスの消費電力を低減する技術として、デバイス非動作時のバスクロック供給による不要な電力消費に着目した技術がある。例えば、特許文献１には、システム動作中のバスクロックのダイナミックな停止／周波数低減を行うことによりシステム全体の消費電力を低減可能とする技術が記載されている。また、特許文献２には、各ＰＣＩデバイスへのクロック出力を分離し、それぞれについて出力制御をプログラマブルとし、使用しないデバイスに対してはクロックを供給しないようにソフトウェア制御する技術が提案されている。しかしながら、このようなクロック供給による消費電力の低減技術では、動作していないＰＣＩｅ−ＰＣＩｅブリッジデバイスに対してクロックの停止/ 周波数低減を行っているもののＤＣ電源は継続して供給しているため、当該デバイスにおいて常に電力を消費し、消費電力の低減効果が少ない。

これに対し、特許文献３には、ポータブルコンピュータの機能を拡張するための拡張装置本体にポータブルコンピュータ実装部を備え、実装部にポータブルコンピュータがセットされたことを検出したときに拡張装置本体に電源を供給するようにした技術が提案されている。この技術では、実装部にポータブルコンピュータがセットされないときには拡張装置本体に電源が供給されないため、消費電力を低減する上で効果がある。
特開２００２−７３１６号公報 特開平９−６２６２２号公報 特開平７−２９５６７号公報

特許文献３の技術は、拡張装置本体とは別体に設けた拡張装置専用の電源ユニットを備え、ポータブルコンピュータの実装を検知スイッチにより機械的に検出した上で電源ユニットにより拡張装置本体に対する電源供給のオン・オフを行っているため、ポータブルコンピュータが実装されたときには拡張装置本体を構成している多数のデバイスに全て電源が供給されることになる。しかし、拡張装置本体に設けられるデバイスのうちには、所要の動作時にのみ電源が供給されれば十分なデバイスも存在してことが多いが、特許文献３の技術では全てのデバイスに電源が供給されるため、これらデバイスに対する非動作時での電源供給の停止を行うことができず、消費電力の低減効果には改善の余地がある。

本発明の目的は、コンピュータシステムを構成する多数のデバイスのうち、非動作時のデバイス、特にＰＣＩｅカード増設用のＰＣＩｅスロットが接続されるＰＣＩｅ−ＰＣＩｅブリッジでの消費電力の削減を図ったコンピュータシステムを提供するものである。

本発明のコンピュータシステムは、システムを構成する複数のデバイスの一つとして設けられ、ＰＣＩe カード増設用の複数のＰＣＩｅスロットが接続されたＰＣＩｅ―ＰＣＩｅブリッジと、このＰＣＩｅ−ＰＣＩｅブリッジに対して他のデバイスと独立して電源を供給する電源供給手段と、ＰＣＩｅスロットにカードが未実装であることを検出するＰＣＩｅスロット未実装検出手段と、ＰＣＩｅスロット未実装検出手段での検出結果に基づいて電源供給手段を制御する電源制御手段とを備えており、電源制御手段は複数のＰＣＩｅスロットの全てにカードが実装されないときにＰＣＩｅスロット未実装検出手段での検出結果に基づいて電源供給手段からＰＣＩｅ−ＰＣＩｅブリッジへの電源供給を停止することを特徴とする。

本発明によれば、ＰＣＩｅ−ＰＣＩｅブリッジに接続した複数のＰＣＩｅスロットの全てにカードが未実装であることをＰＣＩｅスロット未実装検出手段において検出したときに、電源制御手段はＰＣＩｅ−ＰＣＩｅブリッジの専用の電源供給手段を制御してＰＣＩｅ−ＰＣＩｅブリッジへの電源供給を停止することが可能となる。したがって、コンピュータシステムを構成している複数のデバイスの一部のみへの電源供給を停止するので、システム全体の動作を確保した上で消費電力を低減することができる。

本発明の好ましい実施の形態として、電源供給手段はシステムを構成している複数のデバイスのそれぞれに電源供給するための複数の電源供給手段の一つとして構成され、本発明にかかる電源制御手段は複数の電源供給手段をそれぞれ制御するための主電源制御手段とは独立して構成されている。これにより、システム全体を稼動しながらもＰＣＩｅ−ＰＣＩｅブリッジに対する電源供給のみを停止させることができる。

また、本発明の他の好ましい実施の形態として、ＰＣＩｅスロット未実装検出手段は全てのＰＣＩｅスロットにカードが未実装のときにスロット未実装信号を真とし、いずれかのＰＣＩｅスロットにカードが実装されたときにスロット未実装信号を偽としてそれぞれ出力し、一つの電源制御手段は電源イネーブル信号が入力され、かつスロット未実装信号が偽のときに電源供給手段に対するイネーブル信号を真にして当該電源供給手段によるＰＣＩｅ−ＰＣＩｅブリッジへの電源供給を行い、一方スロット未実装信号が真のときに電源供給手段に対するイネーブル信号を偽にして当該電源供給手段によるＰＣＩｅ−ＰＣＩｅブリッジへの電源供給を停止する。例えば、ＰＣＩｅスロット未実装検出手段は、各ＰＣＩｅスロットにカードが挿入されていないときにそれぞれハイレベル電圧が入力され、全てのＰＣＩｅスロットからハイレベル電圧が入力されたときにスロット未実装信号を真として出力する論理回路で構成される。このようにすることで本発明が実現できる。

さらに、本発明においては次のような実施の形態としてもよい。システム立ち上げの際システムの電源確定通知とシステムのリセット解除等の制御を行うリセット制御手段を備え、電源供給手段はＰＣＩｅ−ＰＣＩｅブリッジへの電源供給が可能な状態になったときにＧＯＯＤ信号を真にして出力し、電源制御手段はＧＯＯＤ信号が真で、かつスロット未実装信号が偽で入力されたときにリセット制御手段を動作させるようにする。この場合、電源供給手段はＰＣＩｅ−ＰＣＩｅブリッジへの電源供給を停止する状態になったときにＧＯＯＤ信号を偽にして出力し、電源制御手段はスロット未実装信号が真で、かつＧＯＯＤ信号が偽で入力されたときにリセット制御手段を動作させるようにしてもよい。なお、電源供給手段はＤＣ／ＤＣコンバートで構成され、電源制御手段からのイネーブル信号が真になった時点でコンバートを開始し、所定の電圧に達したときにＧＯＯＤ信号を真にして電源制御手段に出力するようにしてもよい。

次に、本発明の実施例１を図面を参照して説明する。図１には本発明の実施例１のコンピュータシステム１の構成が示されている。このコンピュータシステムのシステムボードにおいて、ＣＰＵ１０とホスト−ＰＣＩブリッジ２０がホストバス２で接続され、このホスト−ＰＣＩブリッジ２０はＰＣＩｅ−ＰＣＩｅブリッジ５０に内部ＰＣＩｅバス３により接続され、一方ＰＣＩｅ−ＰＣＩＸブリッジ１００に内部ＰＣＩｅバス４で接続され、他方、メモリ９が専用のメモリバス６で接続されている。前記ホスト−ＰＣＩｅブリッジ２０は前記ホストバス２と内部ＰＣＩe バス３と内部ＰＣＩｅバス４との間をつなぐブリッジＬＳＩであり、ＰＣＩe バス３とＰＣＩｅバス４のバスバスタの一つとして機能する。すなわち、ホストバス２と内部ＰＣＩｅバス３、または内部ＰＣＩｅバス４との間でデータおよびアドレスを含むバスサイクルを双方向で変換する機能、およびメモリバス６を介してメモリ９をアクセス制御する機能などを具備している。

前記ＰＣＩｅ―ＰＣＩe ブリッジ５０配下にはＰＣＩe カード増設用の複数個、ここでは２個のＰＣＩｅスロット６０，６１がバス５１，５２を介して接続されている。これらのＰＣＩｅスロット６０，６１には必要に応じてカードが実装される。また、このＰＣＩｅ−ＰＣＩｅブリッジ５０配下には前記ＰＣＩｅスロット６０，６１以外のＰＣＩデバイスは接続されない構成である。この内部ＰＣＩｅ−ＰＣＩｅブリッジ５０は内部ＰＣＩｅバス３とＰＣＩｅカードスロット６０，６１に接続されるＰＣＩｅバスとの間をつなぐブリッジＬＳＩであり、ＰＣＩデバイスの一つとして機能する。

前記ＰＣＩｅ−ＰＣＩＸブリッジ１００はＰＣＩＸバス５を介してＬＡＮコントロールＰＣＩデバイス１０１とディスプレイコントローラＰＣＩデバイス１０２が接続されている。このＰＣＩ−ＰＣＩＸブリッジ１００は内部ＰＣＩｅバス４とＰＣＩＸバス５との間をつなぐブリッジＬＳＩであり、ＰＣＩデバイスの一つとして機能する。

以上のＣＰＵ１０、ホスト−ＰＣＩブリッジ２０、メモリ９、ＰＣＩｅ−ＰＣＩＸブリッジ１００、ＰＣＩｅ−ＰＣＩｅブリッジ５０の各デバイスは供給電圧が共通でないため、それぞれ個別に後述するＤＣ／ＤＣコンバータを設けている。また、デバイス間でＤＣ供給シーケンスが存在するため、各ＤＣ／ＤＣコンバータはイネーブル制御を行い、ＤＣコンバートした電圧が基準値（デバイスが動作可能な電圧値）に達したことを示すＧＯＯＤ信号を具備している。すなわち、ＣＰＵ１０にはＤＣ／ＤＣ＃１コンバータ１３０でＤＣ供給が行われ、イネーブル制御信号はＤＣ／ＤＣ＃１イネーブル信号１２２であり、ＧＯＯＤ信号はＤＣ／ＤＣ＃１ＧＯＯＤ信号１３１である。メモリ９にはＤＣ／ＤＣ＃３コンバータ１５０でＤＣ供給が行われ、イネーブル制御信号はＤＣ／ＤＣ＃３イネーブル信号１２４であり、ＧＯＯＤ信号はＤＣ／ＤＣ＃３ＧＯＯＤ信号１５１である。ホスト−ＰＣＩe ブリッジ２０及びＰＣＩｅ−ＰＣＩＸブリッジ１００にはＤＣ／ＤＣ＃２コンバータ１４０にてＤＣ供給が行われ、イネーブル制御信号はＤＣ／ＤＣ＃２イネーブル信号１２３であり、ＧＯＯＤ信号はＤＣ／ＤＣ＃２ＧＯＯＤ信号１４１である。ＰＣＩｅ−ＰＣＩｅブリッジ５０については、独立したＤＣ／ＤＣ＃４コンバータ４０にてＤＣ供給が行われる。イネーブル制御信号はＤＣ／ＤＣ＃４イネーブル信号３２であり、ＧＯＯＤ信号はＤＣ／ＤＣ＃４ＧＯＯＤ信号３３である。なお、前記ＰＣＩｅ−ＰＣＩＸブリッジ１００に接続されているＬＡＮコントローラ１０１とディスプレイコントローラ１０２は電源ユニット１１０からのＤＣ出力が供給される。

前記各ＤＣ／ＤＣコンバータにおけるＤＣ供給シーケンス制御はＤＣ／ＤＣコンバータ制御部１２０により行われる。イネーブル制御を行っているＤＣ／ＤＣコンバータからのコンバータＧＯＯＤ信号が全て真となったときに、ＤＣ／ＤＣシステムパワーＧＯＯＤ信号１２１が真となる。このＧＯＯＤ信号１２１はパワーＧＯＯＤ／リセット制御部９０に入力される。また、ＰＣＩｅ−ＰＣＩｅブリッジＤＣ／ＤＣコンバータ制御部３０はＤＣ／ＤＣ＃２イネーブル信号１２３の状態に応じてＤＣ／ＤＣ＃４コンバータ４０のイネーブル信号３２の制御を行い、コンバータＧＯＯＯＤ信号３４はパワーＧＯＯＤ／リセット制御部９０に入力されている。このパワーＧＯＯＤ／リセット制御部９０はシステム立ち上げの際システムの電源確定通知とシステムのリセット解除等の制御を行う。前記全てのＤＣ／ＤＣコンバータからのＤＣ出力が基準値以上になったときシステムの電源が確定したと判断し、各デバイスに通知を行った後、システムのリセットの解除を行う

次に、図１のコンピュータシステムの要部であるＣＰＵ１０、ホスト−ＰＣＩブリッジ２０、ＰＣＩｅ−ＰＣＩｅブリッジ５０、ＤＣ／ＤＣ＃４コンバータ４０、ＰＣＩｅ−ＰＣＩｅブリッジＤＣ／ＤＣコンバータ制御部１２０、パワーＧＯＯＤ／リセット制御部９０の構成を図２を参照して説明する。図２において、２個のＰＣＩｅスロット６０，６１はバス５１，５２によりＰＣＩｅ−ＰＣＩｅブリッジ５０に接続されているがこれ以外のＰＣＩデバイスは接続されていない。ＰＣＩｅ―ＰＣＩe ブリッジ５０にＤＣを供給するＤＣ／ＤＣ＃４コンバータ４０は他のＤＣ／ＤＣコンバータとは独立し、かつＤＣ／ＤＣ＃４イネーブル信号３２にてイネーブル制御され、ＤＣのコンバートを開始し、定められた一定の電圧値に達したときに該ＧＯＯＤ信号３３を真にする。また、図２から明らかなように、前記２個のＰＣＩｅスロット６０，６１にカードが実装されたときにスロット未実装検出信号８１を偽にし、２個のＰＣＩe スロット６０，６１の両方、すなわちスロットの全てにカードが未実装である場合にスロット未実装信号８１を真とするＰＣＩe スロット未実装検出回路８０が設けられている。

また、前記ＰＣＩｅ−ＰＣＩｅブリッジＤＣ／ＤＣコンバータ制御部３０はＤＣ／ＤＣイネーブル信号１２３が真でかつ前記スロット未実装信号８１が偽であるときＰＣＩｅ−ＰＣＩｅブリッジＤＣ／ＤＣ＃４イネーブル信号３２を真にし、そのＧＯＯＤ信号３３が真となるとコンバータＧＯＯＯＤ信号３４を真とし、また、ＤＣ／ＤＣイネーブル信号１２３が真でかつ前記スロット未実装信号８１が真であるとき、そのブリッジＤＣ／ＤＣコンバータイネーブル信号３２を偽にし、コンバータＧＯＯＯＤ信号３４を真とする。

図２に示した要部の動作について説明する。図２において、２個のＰＣＩe スロット６０，６１いずれかのスロットにカードが実装された場合にスロット未実装検出回路８０にてスロット未実装信号８１が偽となる。システムの立ち上げ開始を示すＤＣ／ＤＣイネーブル信号１２３はＰＣＩｅ−ＰＣＩｅブリッジＤＣ／ＤＣコンバータ制御部３０に入力されており、このＰＣＩｅ−ＰＣＩｅブリッジＤＣ／ＤＣコンバータ制御部３０ではＤＣ／ＤＣイネーブル信号１２３が真でかつ前記スロット未実装信号８１が偽であるときＤＣ／ＤＣ＃４イネーブル信号３２を真にする。前記ＤＣ／ＤＣ＃４コンバータ４０はＤＣ／ＤＣ＃４イネーブル信号３２が真になった時点でＰＣＩe −ＰＣＩｅブリッジ５０にＤＣ供給するためＤＣのコンバートを開始し、定められた一定の電圧値に達したときにＤＣ／ＤＣ＃４ＧＯＯＤ信号３３を真にし、ＰＣＩｅ−ＰＣＩｅブリッジコンバータ制御部３０に通知する。ＰＣＩｅ−ＰＣＩｅブリッジＤＣ／ＤＣコンバータ制御部３０はＤＣ／ＤＣ＃４イネーブル信号３２が真であるときにＧＯＯＤ信号３３が真となるとコンバータＧＯＯＤ信号３４を真とする。コンバータＧＯＯＤ信号３４はシステムのパワーＧＯＯＤ／リセット制御部９０に入力され、パワーＧＯＯＤ／リセット制御部９０はシステム立ち上げの際システムの電源確定通知とシステムのリセット制御を行う。他のＤＣ／ＤＣコンバータからのＤＣ出力が全て真となったときシステムの電源が確定したと判断し、各デバイスに通知を行った後、システムのリセットの解除を行う。

一方、スロット未実装検出回路８０にて２個全てのＰＣＩe スロット６０，６１にカードが未実装である場合にはスロット未実装信号８１が真となる。ＰＣＩｅ−ＰＣＩｅブリッジＤＣ／ＤＣコンバータ制御部３０はシステムを立ち上げのときにＤＣ／ＤＣイネーブル信号１２３が真になったときに、前記スロット未実装信号８１が真であるときはＤＣ／ＤＣ＃４イネーブル信号３２を偽にする。ＤＣ／ＤＣ＃４コンバータ４０はこのＤＣ／ＤＣ＃４イネーブル信号３２が偽のときにＰＣＩe ―ＰＣＩｅブリッジ５０にＤＣのコンバートを開始しないようＧＯＯＤ信号３３は偽となる。ＰＣＩｅ−ＰＣＩｅブリッジコンバータ制御部３０はＤＣ／ＤＣイネーブル信号１２３が真になったとき、かつスロット未実装信号８１が真であるときにコンバータＧＯＯＤ信号３４を真とする。コンバータＧＯＯＤ信号３４はシステムのパワーＧＯＯＤ／リセット制御部９０に入力され、パワーＧＯＯＤ／リセット制御部９０は他のＤＣ／ＤＣコンバータからのＤＣ出力が全て真となったときシステムの電源が確定したと判断し、各デバイスに通知を行った後、システムのリセットの解除を行う。

このように、２個のＰＣＩe スロット６０，６１のうちいずれかのスロットにカードが実装された場合には、ＰＣＩe ―ＰＣＩｅブリッジ５０にＤＣ供給するためのＤＣのコンバートを開始する。一方、２個のＰＣＩe スロット６０，６１の全てのスロットにカードが実装されていない場合には、ＰＣＩe ―ＰＣＩｅブリッジ５０へのＤＣのコンバートを開始しない。これによりスロットカードが全く実装されていないときのＰＣＩe ―ＰＣＩｅブリッジ５０へのＤＣ供給を停止し、消費電力を削減する。

次に、本発明の実施例２について図３を用いて説明する。ここでは、ＰＣＩｅ−ＰＣＩｅブリッジ５０配下のＰＣＩe スロットの数が３スロット６０，６１，６２として構成され、それぞれバス５１，５２，５３によりＰＣＩｅ−ＰＣＩｅブリッジ５０に接続した例を示している。また、ここではＰＣＩｅスロット未実装検出回路８０、ＰＣＩｅ−ＰＣＩｅブリッジＤＣ／ＤＣコンバータ制御部３０、ＤＣ／ＤＣ＃４コンバータ４０の具体例を示している。図３において、ＰＣＩｅスロット６０，６１，６２にカードが実装されたことを示す信号は、ＳＬＯＴ１ＰＲＥＳＥＮＴ６３、ＳＬＯＴ２ＰＲＥＳＥＮＴ６４、ＳＬＯＴ２ＰＲＥＳＥＮＴ６５であり、これらの信号はＰＣＩe の仕様として定義され該当コネクタピンをＰＣＩe カード内でグランドに接続している。したがって、ＰＣＩｅスロット６０，６１，６２にカードを実装すると各ＳＬＯＴ・ＰＲＥＳＥＮＴ信号６３，６４，６５はロウレベルに遷移する。また、このＳＬＯＴ・ＰＲＥＳＥＮＴ信号は４．７ｋΩの抵抗を介して３．３Ｖスタンバイ電圧にプルアップされており、ＰＣＩｅスロットにカードを実装してないときはハイレベルとなる。これら各ＳＬＯＴ・ＰＲＥＳＥＮＴ信号６３，６４，６５は前記ＰＣＩｅ未実装検出回路８０に入力されている。

ＰＣＩｅスロット未実装検出回路８０では、３個のＰＣＩe スロット６０，６１，６２のうちいずれかのスロットにカードが実装された場合に該当ＰＣＩe スロットのＳＬＯＴ〔＊〕ＰＲＥＳＥＮＴ信号がロウレベルとなる。ＰＣＩｅスロット未実装検出回路８０はこれらＳＬＯＴ・ＰＲＥＳＥＮＴ信号６３，６４，６５のアンド回路８２として構成しており、いずれかのＳＬＯＴ・ＰＲＥＳＥＮＴ信号がロウレベルとなると、その出力であるスロット未実装信号８１が偽となりＰＣＩｅ−ＰＣＩｅブリッジコンバータ制御部３０に入力される。ＰＣＩｅ−ＰＣＩｅブリッジコンバータ制御部３０ではＤＣ／ＤＣイネーブル信号１２３が真でかつ前記スロット未実装信号８１が偽であるときアンド回路３５が真となり、ＤＣ／ＤＣ＃４イネーブル信号３２が真になり、ＤＣ／ＤＣ＃４コンバータ４０はこのようにＤＣ／ＤＣ＃４イネーブル信号３２が真になった時点でＰＣＩe ―ＰＣＩｅブリッジ５０にＤＣ供給するためのＤＣのコンバートを開始する。また、ＤＣ／ＤＣ＃４コンバータ４０内のコンパレータ４１では基準電圧値（ＰＣＩe ―ＰＣＩe ブリッジ５０が動作可能な電圧値）とコンバートした出力電圧の比較が行われ、基準電圧以上になったときＤＣ／ＤＣ＃４ＧＯＯＤ信号３３が真となる。ＰＣＩｅ−ＰＣＩｅブリッジコンバータ制御部３０はＤＣ／ＤＣ＃４イネーブル信号３２が真であるときにＧＯＯＤ信号３３が真となると、アンド回路３６が真となり、このときアンド回路３７の状態にかかわらずオア回路３８も真となる。オア回路３８の出力はコンバータＧＯＯＯＤ信号３４であり、このコンバータＧＯＯＤ信号３４は真となる。このコンバータＧＯＯＤ信号３４はシステムのパワーＧＯＯＤ／リセット制御部９０に入力され、パワーＧＯＯＤ／リセット制御部９０は他のＤＣ／ＤＣコンバータからのＤＣ出力が全て真となったときシステムの電源が確定したと判断し、各デバイスに通知を行った後、システムのリセットの解除を行う。

一方、３個のＰＣＩe スロット６０，６１，６２の全てのスロットにカードが実装されていない場合には各スロットのＳＬＯＴ・ＰＲＥＳＥＮＴ信号は４．７ｋΩの抵抗を介して３．３Ｖスタンバイ電圧にプルアップされているためハイレベルとなる。ＰＣＩｅスロット未実装検出回路８０では、アンド回路８２に入力される信号が全てハイレベルであるため、出力であるスロット未実装信号８１が真となりＰＣＩｅ−ＰＣＩｅブリッジコンバータ制御部３０に入力される。ＰＣＩｅ−ＰＣＩｅブリッジＤＣ／ＤＣコンバータ制御部３０ではＤＣ／ＤＣイネーブル信号１２３が真でかつスロット未実装信号８１が真であるときアンド回路３５は偽となりＤＣ／ＤＣ＃４イネーブル信号３２も偽になる。ＤＣ／ＤＣ〔＃４〕コンバータ４０はＤＣ／ＤＣ＃４イネーブル信号３２が偽であるため、ＰＣＩe ―ＰＣＩｅブリッジ５０へのＤＣのコンバートを開始しない。また、ＤＣコンバートを開始しないためコンパレータ４１の出力であるＤＣ／ＤＣ＃４ＧＯＯＤ信号３３は偽のままとなり、アンド回路３６も偽のままとなる。一方、ＰＣＩｅ−ＰＣＩｅブリッジＤＣ／ＤＣコンバータ制御部３０はスロット未実装信号８１が真でかつＤＣ／ＤＣイネーブル信号１２３が真となった場合、アンド回路３７が真となり、オア回路３８も真となる。オア回路３８の出力はコンバータＧＯＯＯＤ信号３４であり真となる。このコンバータＧＯＯＯＤ信号３４はシステムのパワーＧＯＯＤ／リセット制御部９０に入力され、このパワーＧＯＯＤ／リセット制御部９０は他のＤＣ／ＤＣコンバータからのＤＣ出力が全て真となったときシステムの電源が確定したと判断し、各デバイスに通知を行った後、システムのリセットの解除を行う。

このように、３個のＰＣＩe スロット６０，６１，６２のうちいずれかのスロットにカードが実装された場合には、ＰＣＩe ―ＰＣＩｅブリッジ５０にＤＣ供給するためのＤＣのコンバートを開始する。一方、３個のＰＣＩe スロット６０，６１，６２の全てのスロットにカードが実装されていない場合には、ＰＣＩe ―ＰＣＩｅブリッジ５０へのＤＣのコンバートを開始しない。これによりスロットカードが全く実装されていないときのＰＣＩe ―ＰＣＩｅブリッジ５０へのＤＣ供給を停止し、消費電力を削減する。

実施例１ではＰＣＩe スロットが２個の場合、実施例２ではＰＣＩｅスロットが３個の場合について説明したが、ＰＣＩｅのスロットの個数はこれらの数に限定されるものではなく、任意の個数のスロットを有するコンピュータシステムについても適用可能である。

本発明のコンピュータシステムの実施例１のブロック回路図である。 実施例１の要部のブロック回路図である。 実施例２の要部の回路図である。

符号の説明

１ コンピュータシステム
２，３，５，６ バス
９ メモリ
１０ ＣＰＵ
２０ ホスト−ＰＣＩブリッジ
３０ ＰＣＩｅ−ＰＣＩｅブリッジＤＣ／ＤＣコンバータ制御部
４０ ＤＣ／ＤＣ＃４コンバータ
５０ ＰＣＩｅ−ＰＣＩｅブリッジ
６０，６１，６２ ＰＣＩｅスロット
８０ ＰＣＩｅスロット未実装検出回路
９０ パワーＧＯＯＤ／リセット制御部
１００ ＰＣＩｅ−ＰＣＩＸブリッジ
１１０ 電源ユニット
１２０ ＤＣ／ＤＣコンバータ制御部
１３０ ＤＣ／ＤＣ＃１コンバータ
１４０ ＤＣ／ＤＣ＃２コンバータ
１５０ ＤＣ／ＤＣ＃３コンバータ

Claims (7)

1. コンピュータシステムを構成する複数のデバイスの一つとして設けられ、ＰＣＩe カード増設用の複数のＰＣＩｅスロットが接続されたＰＣＩｅ―ＰＣＩｅブリッジと、このＰＣＩｅ−ＰＣＩｅブリッジに対して他のデバイスと独立して電源を供給する電源供給手段と、前記ＰＣＩｅスロットにカードが未実装であることを検出するＰＣＩｅスロット未実装検出手段と、前記ＰＣＩｅスロット未実装検出手段での検出結果に基づいて前記電源供給手段を制御する電源制御手段とを備え、前記電源制御手段は前記複数のＰＣＩｅスロットの全てにカードが実装されないときに前記ＰＣＩｅスロット未実装検出手段での検出結果に基づいて前記電源供給手段から前記ＰＣＩｅ−ＰＣＩｅブリッジへの電源供給を停止することを特徴とするコンピュータシステム。
2. 前記電源供給手段は前記複数のデバイスのそれぞれに電源供給するための複数の電源供給手段の一つとして構成され、前記電源制御手段は前記複数の電源供給手段をそれぞれ制御するための主電源制御手段とは独立して構成されていることを特徴とする請求項１に記載のコンピュータシステム。
3. 前記ＰＣＩｅスロット未実装検出手段は全てのＰＣＩｅスロットにカードが未実装のときにスロット未実装信号を真とし、いずれかのＰＣＩｅスロットにカードが実装されたときにスロット未実装信号を偽としてそれぞれ出力し、前記一つの電源制御手段は電源イネーブル信号が入力され、かつ前記スロット未実装信号が偽のときに前記電源供給手段に対するイネーブル信号を真にして当該電源供給手段によるＰＣＩｅ−ＰＣＩｅブリッジへの電源供給を行い、一方前記スロット未実装信号が真のときに前記電源供給手段に対するイネーブル信号を偽にして当該電源供給手段によるＰＣＩｅ−ＰＣＩｅブリッジへの電源供給を停止することを特徴とする請求項１又は２に記載のコンピュータシステム。
4. 前記ＰＣＩｅスロット未実装検出手段は、各ＰＣＩｅスロットにカードが挿入されていないときにそれぞれハイレベル電圧が入力され、全てのＰＣＩｅスロットからハイレベル電圧が入力されたときに前記スロット未実装信号を真として出力する論理回路で構成されていることを特徴とする請求項３に記載のコンピュータシステム。
5. システム立ち上げの際システムの電源確定通知とシステムのリセット解除等の制御を行うリセット制御手段を備え、前記電源供給手段は前記ＰＣＩｅ−ＰＣＩｅブリッジへの電源供給が可能な状態になったときにＧＯＯＤ信号を真にして出力し、前記電源制御手段は前記スロット未実装信号が偽で、かつ前記ＧＯＯＤ信号が真で入力されたときに前記リセット制御手段を動作させることを特徴とする請求項３又は４に記載のコンピュータシステム。
6. 前記電源供給手段は前記ＰＣＩｅ−ＰＣＩｅブリッジへの電源供給を停止する状態になったときにＧＯＯＤ信号を偽にして出力し、前記電源制御手段は前記ＧＯＯＤ信号が偽で、かつ前記スロット未実装信号が真で入力されたときに前記リセット制御手段を動作させることを特徴とする請求項５に記載のコンピュータシステム。
7. 前記電源供給手段はＤＣ／ＤＣコンバートで構成され、前記電源制御手段からのイネーブル信号が真になった時点でコンバートを開始し、所定の電圧に達したときに前記ＧＯＯＤ信号を真にして前記電源制御手段に出力することを特徴とする請求項５又は６に記載のコンピュータシステム。
   
   

Images