[go: up one dir, main page]

JP2009145043A - 半導体装置および検査方法 - Google Patents

半導体装置および検査方法 Download PDF

Info

Publication number
JP2009145043A
JP2009145043A JP2006091181A JP2006091181A JP2009145043A JP 2009145043 A JP2009145043 A JP 2009145043A JP 2006091181 A JP2006091181 A JP 2006091181A JP 2006091181 A JP2006091181 A JP 2006091181A JP 2009145043 A JP2009145043 A JP 2009145043A
Authority
JP
Japan
Prior art keywords
semiconductor device
storage device
inspection
built
mode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2006091181A
Other languages
English (en)
Inventor
Masahiro Kuramochi
昌宏 倉持
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Corp
Original Assignee
Panasonic Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Panasonic Corp filed Critical Panasonic Corp
Priority to JP2006091181A priority Critical patent/JP2009145043A/ja
Priority to PCT/JP2007/056561 priority patent/WO2007116783A1/ja
Publication of JP2009145043A publication Critical patent/JP2009145043A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/317—Testing of digital circuits
    • G01R31/31712—Input or output aspects
    • G01R31/31715—Testing of input or output circuits; test of circuitry between the I/C pins and the functional core, e.g. testing of input or output driver, receiver, buffer
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/317—Testing of digital circuits
    • G01R31/31707—Test strategies
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/56—External testing equipment for static stores, e.g. automatic test equipment [ATE]; Interfaces therefor
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C29/08—Functional testing, e.g. testing during refresh, power-on self testing [POST] or distributed testing
    • G11C29/12—Built-in arrangements for testing, e.g. built-in self testing [BIST] or interconnection details
    • G11C29/18—Address generation devices; Devices for accessing memories, e.g. details of addressing circuits
    • G11C29/26—Accessing multiple arrays
    • G11C2029/2602—Concurrent test

Landscapes

  • Engineering & Computer Science (AREA)
  • General Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Tests Of Electronic Circuits (AREA)

Abstract

【課題】不揮発性記憶装置を内蔵した半導体装置において、内蔵記憶装置の命令コードを実行して実動作検査を行なう際、内蔵記憶装置に対して命令コードの書き込み及び検査後の初期化を行なう必要があるため、検査時間増加の課題が発生し、また内蔵記憶装置のインターフェースが特殊な場合、汎用記憶装置を外部接続して対応するが、実動作時に使用する内蔵記憶装置のインターフェース回路部を実動作検査できない課題が発生する。
【解決手段】不揮発性記憶装置を内蔵した半導体装置において、内蔵記憶装置とのインターフェース信号を端子に出すモード(Aモード)、及び内蔵記憶装置をアイソレーションさせるモード(Bモード)を設け、同種の半導体装置の一方をBモードに設定して記憶装置として使用し、検査対象の他方をAモードに設定して、それぞれ外部で接続して実動作検査を行なうことにより上記課題を解決する。
【選択図】 図2

Description

本発明は、不揮発性記憶装置と前記記憶装置に格納している情報を用いて動作する回路を共に内蔵している半導体装置及び検査方法にかかるものである。
特殊インターフェースを有する不揮発性記憶装置を内蔵した半導体装置を検査する手段として、図1に示す模式図を用いて検査を行なう。図1の100は半導体装置、101は100内部の特殊インターフェースで通信を行なう不揮発性記憶装置、102は半導体装置100内部の検査対象コア回路、103は記憶装置101とコア回路102を接続するための特殊インターフェース回路、106は汎用的なインターフェースを有する汎用不揮発性記憶装置、104はコア回路102と記憶装置106を接続するための汎用的なインターフェース回路、105は端子である。実動作検査を行なう場合、半導体装置100外部から検査コードを101に書き込むことで、回路103を介して記憶装置101とコア回路102間で通信を行なうことで実施し(例えば、特許文献1参照) 、検査終了後に記憶装置101を初期化している。
または、検査時間削減のため、記憶装置101を使用せず、記憶装置106にあらかじめ検査コードを格納し、回路104及び端子105を介してコア回路102と記憶装置106間で通信を行なうことで実施する。
特開2001-91586号公報
不揮発性記憶装置を内蔵した半導体装置の実動作検査工程において、検査コードを半導体装置外部から不揮発性記憶装置に書き込み、検査終了後に不揮発性記憶装置を初期化するため、検査時間が長くなり検査コストが増加する課題が発生する。
また半導体装置に内蔵している不揮発性記憶装置が特殊なインターフェースを有する場合で、検査時間を増加させない手段として、半導体装置外部にあらかじめ検査コードを格納した汎用的な不揮発性記憶装置を用いて、半導体装置と通信することで検査を行なう。この場合、半導体装置内に検査用のインターフェース回路を設けるため、面積増加及び、実動作時に使用する内蔵不揮発性記憶装置のインターフェース回路の実動作検査ができないという課題が発生する。
また半導体装置内部のコア回路と不揮発性記憶装置とのインターフェース部に問題が発生した際、インターフェース信号をモニタする回路を設けなければ、解析が困難であるという課題が発生する。
上記課題を解決するために、本発明にかかる半導体装置は、請求項1の半導体装置において、内蔵不揮発性記憶装置に対するインターフェース信号を半導体装置外に出すモード(モードA)及び内蔵不揮発性記憶装置をアイソレーションさせるモード(モードB)を設ける。同種の半導体装置において、一方の半導体装置に対し、検査コードをあらかじめ内蔵の記憶装置に格納してモードBに設定することで半導体装置を記憶装置として使用し、実動作検査を行なう他方の半導体装置をモードAに設定する。モードA半導体装置とモードB半導体装置をそれぞれ外部接続して検査を行なうことで、上記課題を解決できる。
本発明にかかる半導体装置は、請求項3の半導体装置において、内蔵不揮発性記憶装置に対するインターフェース信号が半導体装置外部に現れるため、モニタ回路を設けることなく、インターフェース部問題発生時の信号解析を容易に行なうことが可能である。
以上説明したように、本発明の半導体装置は、内蔵不揮発性記憶装置に対するインターフェース信号を端子の外に出すモード及び内蔵不揮発性記憶装置をアイソレーションさせるモードを有しており、同種の半導体装置同士に対し、一方を記憶装置として用いて、他方を検査対象の半導体装置として外部接続することにより検査することを特徴とする。
内蔵不揮発性記憶装置のインターフェースが特殊な場合、従来の検査手段では、一つの手段として、あらかじめ検査コードを書き込んでいる汎用的なインターフェースを有する汎用不揮発性記憶装置を半導体装置外部に用意し、上記記憶装置と通信可能な汎用的なインターフェース回路を設けて通信を行なうことで検査するために、検査用回路の面積増加及び、特殊インターフェース部の検査ができないという課題が発生し、また別の手段として、半導体装置外部から半導体装置内部の不揮発性記憶装置に検査コードを書き込むことで検査をするために検査コードを書き込む時間及び検査後に不揮発性記憶装置を初期化する時間が多大に必要であり、検査コストが大きくなる課題が発生する。また内蔵不揮発性記憶装置インターフェース部課題発生時の解析性を容易にするためのモニタ回路を設けなければならないという課題が発生する。
本発明を有した半導体装置では、いかなる特殊インターフェース有する不揮発性記憶装置を内蔵した半導体装置においても、汎用不揮発性記憶装置及び半導体装置内部に検査用の汎用的なインターフェース回路を新たに設けることなく、かつ検査時間を増加させること無く検査することが可能であり、インターフェース信号の解析容易性に優れている。
以上本発明を実施するための形態について図面に基づいて説明する。図2は本発明の実施形態を示す模式図である。図2に示す半導体装置200は、不揮発性記憶装置201、コア回路202、上記記憶装置201と上記回路202とのインターフェース回路203及び入出力端子204を備えている。また半導体装置200と同種類の半導体装置250は、上記201と同じ不揮発性記憶装置251、上記202と同じコア回路252、上記203と同じインターフェース回路253及び上記204と同じ入出力端子254を備えている。半導体装置200は被検査対象の半導体装置で上記モードAに設定されており、半導体装置250は記憶装置とみなして使用する半導体装置で上記モードBに設定されている。なお記憶装置251にはあらかじめ検査コードが格納されている。
半導体装置200に対して実動作検査を行なうにあたり、端子204と端子254を接続線270を用いて接続する。半導体装置250は半導体装置200内部の記憶装置201と同じインターフェース仕様になるため、記憶装置201に検査コードを格納して検査することと同様の検査が可能となるため、インターフェース回路203も含めた検査が可能となる。
またインターフェース回路203に課題が発生した場合、接続線270に対し、解析装置280でプローブすることにより直接信号解析が可能であるため、モニタ回路を備えることなく解析が極めて容易になる。
また本発明の半導体装置は内蔵記憶装置のいかなるインターフェース仕様に対しても実現できるため、特殊なインターフェース回路を有する半導体装置において特に有効である。
以上説明したように、本発明にかかる記憶装置を内蔵した半導体装置はいかなるインターフェースの記憶装置を有していても、別途汎用的なインターフェース回路を新たに設けることなく、かつ検査時間を増加させること無く検査することが可能となり、半導体装置の生産コスト削減に有用である。
従来の不揮発性記憶装置を内蔵する半導体装置の実動作検査模式図 本発明の実施形態にかかる半導体装置の実動作検査模式図
符号の説明
100 半導体装置
101 特殊不揮発性記憶装置
102 コア回路
103 特殊不揮発性記憶装置-コア回路間インターフェース回路
104 汎用不揮発性記憶装置-コア回路間インターフェース回路
105 端子
106 汎用不揮発性記憶装置
200 半導体装置モードA
201 特殊不揮発性記憶装置
202 コア回路
203 特殊不揮発性記憶装置-コア回路間インターフェース回路
204 端子
250 半導体装置モードB
251 特殊不揮発性記憶装置
252 コア回路
253 特殊不揮発性記憶装置-コア回路間インターフェース回路
254 端子
270 接続線
280 解析装置

Claims (4)

  1. 記憶装置と記憶装置に格納している情報を用いて動作する回路を共に内蔵している半導体装置において、一方は半導体装置内の記憶装置部に対するインターフェース信号を、端子を介して半導体装置外部と通信可能な状態のモードとし、他方は半導体装置内の記憶装置をアイソレーションさせたモードに設定とした半導体装置を記憶装置として使用することで、それぞれの半導体装置同士を外部で接続することを特徴とする半導体装置。
  2. 記憶装置と記憶装置に格納している情報を用いて動作する回路を共に内蔵している半導体装置において、一方は半導体装置内の記憶装置部に対するインターフェース信号を、端子を介して半導体装置外部と通信可能な状態のモードとし、他方は半導体装置内の記憶装置をアイソレーションさせたモードに設定とした半導体装置を記憶装置として使用することで、それぞれの半導体装置同士を外部で接続することを特徴とする検査方法。
  3. 請求項1記載の半導体装置において、それぞれの半導体装置を外部で接続した信号を半導体装置外部の別の回路装置に接続することを特徴とした半導体装置。
  4. 請求項1記載の半導体装置において、それぞれの半導体装置を外部で接続した信号を用いて半導体装置外部の別の回路装置を動作させることを特徴とする検査方法。
JP2006091181A 2006-03-29 2006-03-29 半導体装置および検査方法 Pending JP2009145043A (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2006091181A JP2009145043A (ja) 2006-03-29 2006-03-29 半導体装置および検査方法
PCT/JP2007/056561 WO2007116783A1 (ja) 2006-03-29 2007-03-28 半導体検査システム、および半導体装置の検査方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2006091181A JP2009145043A (ja) 2006-03-29 2006-03-29 半導体装置および検査方法

Publications (1)

Publication Number Publication Date
JP2009145043A true JP2009145043A (ja) 2009-07-02

Family

ID=38581079

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2006091181A Pending JP2009145043A (ja) 2006-03-29 2006-03-29 半導体装置および検査方法

Country Status (2)

Country Link
JP (1) JP2009145043A (ja)
WO (1) WO2007116783A1 (ja)

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004152027A (ja) * 2002-10-30 2004-05-27 Matsushita Electric Ind Co Ltd 不揮発性メモリ内蔵マイクロコンピュータチップ、及びその検査方法

Also Published As

Publication number Publication date
WO2007116783A1 (ja) 2007-10-18

Similar Documents

Publication Publication Date Title
KR20140037228A (ko) 고속 입력/출력 인터페이스를 사용하여 검사하는 집적회로
JP2009059434A (ja) 半導体集積回路
JP2007147352A (ja) 無線インターフェースモジュール及び電子機器
CN103345944B (zh) 存储器及通过测试机台对存储器进行测试的方法
JP5067266B2 (ja) Ｊｔａｇ機能付き集積回路ボード
JP2009145043A (ja) 半導体装置および検査方法
KR101634066B1 (ko) 입체 사이니지 플렉시블 IOT통신모듈을 갖는 인터렉션 플랫폼용 스마트 SoC 테스트장치
KR102038414B1 (ko) 테스트 장치 및 그의 동작 방법
CN108197063B (zh) Fpga的spi接口主动串行配置方法及装置
US8990624B2 (en) Emulator verification system, emulator verification method
CN101083141A (zh) 半导体器件
JP2006170663A (ja) Ｌｓｉ、スキャンパステスト用テストパターン生成方法、ｌｓｉ検査方法およびマルチチップモジュール
KR100834915B1 (ko) Ｐｃ를 이용하여 테스트하기 위한 임베디드 시스템 및 그방법
JP2006209338A (ja) 自動試験装置
JP2009053130A (ja) 半導体装置
JP2006003967A (ja) マイクロコンピュータ
JP2011090762A (ja) データ転送回路
JP3597825B2 (ja) プログラマブル論理デバイスの診断方法及びその装置、プログラマブル論理デバイス
KR100439218B1 (ko) 어드레스 표시장치 및 그 방법
US9791506B1 (en) Cross-platform device testing through low level drivers
US20080147903A1 (en) Method and Apparatus for Implementing Commands in Input/Output (IO) Hub
TWI263225B (en) Circuit and method for built-in self test (BIST) and computer readable recording medium for storing program thereof
CN104934073B (zh) 存储器测试系统及方法
CN117573457A (zh) 基于jtag验证数字电路的方法、fpga、设备及存储介质
JP2002148318A (ja) 半導体集積回路のテストモード回路装置