JP2009109853A - アクティブマトリクス型表示装置 - Google Patents

Abstract

【課題】開口率の向上を図ることができるとともに、配線抵抗による電圧降下を抑制し、表示品位の向上を図ることが可能なアクティブマトリクス型表示装置を提供する。
【解決手段】表示装置は、表示素子と、表示素子に駆動電流を供給する画素回路とを含み、基板上にマトリクス状に配設された複数の画素部と、画素部の列毎に接続され映像信号を供給する複数の映像信号線Ｘと、画素部の列毎に接続された電源線Ｖｄｄと、を備えている。画素回路は、表示素子と電源線との間に接続された駆動トランジスタと、駆動トランジスタの制御電位を保持する保持容量Ｃｓと、を含み、映像信号線は、保持容量の電極が形成された層よりも上層に形成され、電源線は、保持容量の電極３０、３２が形成された層と映像信号線が形成された層との間に位置した層で、映像信号線と重なった位置に形成されている。
【選択図】 図４

Description

本発明は、有機エレクトロ・ルミネッセンス（以下、ＥＬと称する）素子を含む表示画素をマトリクス状に配列して表示画面を構成したアクティブマトリクス型表示装置に関する。

パーソナルコンピュータ、情報携帯端末あるいはテレビジョン等の表示装置として、平面型のアクティブマトリクス型表示装置が広く利用されている。近年、このような平面型のアクティブマトリクス型表示装置として、有機ＥＬ素子のような自己発光素子を用いた有機ＥＬ表示装置が注目され、盛んに研究開発が行われている。この有機ＥＬ表示装置は、薄型軽量化の妨げとなるバックライトを必要とせず、高速な応答性から動画再生に適しているという特徴を備えている。

一般に、有機ＥＬ表示装置は、複数行、複数列に並んで設けられ表示画面を構成した複数の表示画素、表示画素の各行に沿って延びた複数の走査線、表示画素の各列に沿って延びた複数の信号線、各走査線を駆動する走査線駆動回路、各信号線を駆動する信号線駆動回路等を備えている。各表示画素は自己発光素子である有機ＥＬ素子、およびこの有機ＥＬ素子に駆動電流を供給する画素回路により構成されている（例えば、特許文献１）。

画素回路としては、駆動トランジスタの閾値電圧および移動度をキャンセルでき、表示ムラを抑えることができる電流駆動方式がよく使われている。電流駆動方式の１つであるカレントコピー方式の画素回路では、各画素回路は、走査線および信号線の交差位置近傍に配置された画素スイッチ、一対の電源線間で有機ＥＬ素子と直列に接続され薄膜トランジスタによって構成された駆動トランジスタ、および駆動トランジスタのゲート制御電圧を保持する保持容量を有している。画素スイッチは対応走査線から供給される走査信号に応答して導通し、駆動トランジスタを通して対応する信号線に電流を流し、書き込み動作を行う。次に、この電流に対応する駆動トランジスタのゲート・ソース間電位はゲート制御電圧として保持容量に書き込まれ所定期間保持される。そして、駆動トランジスタは保持容量に書き込まれたゲート制御電圧に応じた電流量を有機ＥＬ素子に供給し、発光動作を行う。

薄膜トランジスタは、低温ポリシリコンやアモルファスシリコンなどの半導体薄膜で形成されるが、個々のトランジスタの特性ばらつきが生じるため、特性ばらつきをキャンセルするために、さまざまな回路が開発されている。
特開２０００−２０８２５２号公報

しかしながら、このような画素回路を備えた有機ＥＬ表示装置では、トランジスタ数が増加するため、画素に占めるトランジスタの面積が増加し、開口率が低下することになる。開口率を上げるために、電源配線幅を細くして配線面積を縮小することは可能であるが、この場合、配線の抵抗値が増加して電圧降下を生じ、所望の電圧を印加できなくなる。そのため、表示品位が低下する。

本発明は以上の点に鑑みてなされたもので、その目的は、開口率の向上を図ることができるとともに、配線抵抗による電圧降下を抑制し、表示品位の向上を図ることが可能なアクティブマトリクス型表示装置を提供することにある

上記目的を達成するため、この発明の態様に係るアクティブマトリクス型表示装置は、表示素子と、前記表示素子に駆動電流を供給する画素回路とを含み、基板上にマトリクス状に配設された複数の画素部と、前記画素部の列毎に接続され映像信号を供給する複数の映像信号線と、前記画素部の列毎に接続された電源線と、を備え、
前記画素回路は、前記表示素子と電源線との間に接続された駆動トランジスタと、前記駆動トランジスタの制御電位を保持する保持容量と、を含み、前記信号線は、前記保持容量の電極が形成された層よりも上層に形成され、前記電源線は、前記保持容量の電極が形成された層と信号線が形成された層との間に位置した層で、前記信号線と重なった位置に形成されている。

この発明の態様によれば、開口率の向上を図ることができるとともに、配線抵抗による電圧降下を抑制し、表示品位の向上を図ることが可能なアクティブマトリクス型表示装置を提供することができる。

以下図面を参照しながら、この発明の実施形態に係る有機ＥＬ表示装置について詳細に説明する。
図１は、有機ＥＬ装置全体を概略的に示している。図１に示すように、有機ＥＬ表示装置は、例えば、１０型以上の大型アクティブマトリクス型表示装置として構成され、有機ＥＬパネル１０および有機ＥＬパネル１０を制御するコントローラ１２を備えている。

有機ＥＬパネル１０は、ガラス板等の絶縁基板８上にマトリクス状に配列され表示領域１１を構成したｍ×ｎ個の表示画素ＰＸ、表示画素の行毎に接続されているとともにそれぞれ独立してｍ本ずつ設けられた第１走査線Ｓｇａ（１〜ｍ）、および第２走査線Ｓｇｂ（１〜ｍ）、表示画素ＰＸの列毎にそれぞれ接続されたｎ本の映像信号線Ｘ（１〜ｎ）、第１、第２走査線Ｓｇａ（１〜ｍ）、Ｓｇｂ（１〜ｍ）を表示画素の行毎に順次駆動する走査線駆動回路１４、および複数の映像信号線Ｘ（１〜ｎ）を駆動する信号線駆動回路１５を備えている。走査線駆動回路１４および信号線駆動回路１５は、表示領域１１の外側で絶縁基板８上に一体的に形成されている。

画素部として機能する各表示画素ＰＸは、対向電極間に光活性層を備えた表示素子と、この表示素子に駆動電流を供給する画素回路１８とを含んでいる。表示素子は、例えば自己発光素子であり、本実施形態では、光活性層として少なくとも有機発光層を備えた有機ＥＬ素子１６を用いている。

図２に表示画素ＰＸの等価回路を示す。画素回路１８は電流信号からなる映像信号に応じて有機ＥＬ素子１６の発光を制御する電流駆動方式の画素回路であり、画素スイッチ２０、駆動トランジスタ２２、第１スイッチ２４、出力スイッチ２６、および保持容量Ｃｓを備えている。画素スイッチ２０、駆動トランジスタ２２、第１スイッチ２４、出力スイッチ（第２スイッチ）２６は、ここでは同一導電型、例えばＰチャネル型の薄膜トランジスタにより構成されている。本実施形態において、画素回路１８を構成する薄膜トランジスタは全て同一工程、同一層構造で形成され、半導体層にポリシリコンを用いたトップゲート構造の薄膜トランジスタである。

駆動トランジスタ２２、出力スイッチ２６、および有機ＥＬ素子１６は、第１電圧電源線Ｖｓｓと第２電圧電源線Ｖｄｄとの間でこの順で直列に接続されている。第１電圧電源線Ｖｓｓおよび第２電源線Ｖｄｄは、例えば、−９Ｖおよび＋６Ｖの電位にそれぞれ設定される。駆動トランジスタ２２は、その第１端子、ここではソースが第２電圧電源線Ｖｄｄに接続されている。有機ＥＬ素子１６は、一方の電極、ここではカソードが第１電圧電源線Ｖｓｓに接続されている。この発明におけるトランジスタとして機能する出力スイッチ２６は、そのソースが駆動トランジスタ２２の第２端子、ここではドレインに接続されている。出力スイッチ２６は、そのドレインが有機ＥＬ素子１６のアノードに接続され、更に、ゲートが第２走査線Ｓｇｂに接続されている。

駆動トランジスタ２２は、映像信号に応じた電流量の発光電流を有機ＥＬ素子１６に出力する。出力スイッチ２６は、第２走査線Ｓｇｂからの制御信号Ｓｂ（１〜ｍ）によりオン（導通状態）、オフ（非導通状態）が制御され、駆動トランジスタ２２と有機ＥＬ素子１６との接続、非接続を制御する。

保持容量Ｃｓは、駆動トランジスタ２２の第１端子、制御端子間、ここではソース、ゲート間に接続され、映像信号により決定される駆動トランジスタ２２のゲート制御電位を保持する。画素スイッチ２０は、対応する映像信号線Ｘ（１〜ｎ）と駆動トランジスタ２２のドレインとの間に接続され、そのゲートは第１走査線Ｓｇａに接続されている。画素スイッチ２０は、第１走査線Ｓｇａから供給される制御信号Ｓａ（１〜ｍ）に応答して対応の映像信号線Ｘ（１〜ｎ）から階調電流としての信号電流を取り込む。

第１スイッチ２４は、駆動トランジスタ２２のドレイン、ゲート間に接続され、そのゲートが第１走査線Ｓｇａに接続されている。第１スイッチ２４は、第１走査線Ｓｇａからの制御信号Ｓａ（１〜ｍ）に応じてオン、オフ制御され、駆動トランジスタ２２のゲート、ドレイン間の接続、非接続を制御するとともに、保持容量Ｃｓからの電流リークを規制する。

画素回路１８の動作は、映像信号書込み動作および発光動作に分けられる。図２に示すように、映像信号書込み動作において、画素スイッチ２０および第１スイッチ２４がオン（導通状態）、出力スイッチ２６がオフ（非導通状態）となるような制御信号Ｓａ、Ｓｂ、ここでは、制御信号Ｓａがローレベル、制御信号Ｓｂがハイレベルとして出力される。これにより、画素スイッチ２０および第１スイッチ２４がオン（導通状態）、出力スイッチ２６がオフ（非導通状態）に切換えられ、映像信号書込み動作が開始される。

映像信号書込み期間において、信号線駆動回路１５から対応する映像信号線Ｘ（１〜ｎ）に供給された映像信号電流Ｉｄａｔａは画素スイッチ２０を介して、選択された表示画素ＰＸに供給される。表示画素ＰＸにおいて、画素スイッチ２０および第１スイッチ２４はオン状態にあり、取り込まれた映像信号電流Ｉｄａｔａは駆動トランジスタ２２に供給され駆動トランジスタ２２を書き込み状態とする。これにより、第２電圧電源線Ｖｄｄから駆動トランジスタ２２を通して映像信号線Ｘ１に書き込み電流が流れ、映像信号電流Ｉｄａｔａの電流量に対応した駆動トランジスタ２２のゲート、ソース間電位が保持容量Ｃｓに書き込まれる。

次に、制御信号Ｓａ１がハイレベル（オフ電位）となり、画素スイッチ２０および第１スイッチ２４がオフとなる。これにより、映像信号書込み動作が終了する。続いて、制御信号Ｓｂ１がローレベルとなり、出力スイッチ２６がオンとなる。これにより、発光動作が開始する。発光期間において、駆動トランジスタ２２は、保持容量Ｃｓに書き込まれたゲート制御電圧により導通状態に維持され、第２電圧電源線Ｖｄｄから映像信号電流Ｉｄａｔａに対応した電流量の発光電流を出力スイッチ２６側へ供給する。この発光電流は、出力スイッチ２６を通った後、有機ＥＬ素子１６に供給される。これにより有機ＥＬ素子１６が発光し、発光動作が開始される。そして、有機ＥＬ素子１６は、１フレーム期間後に、再び制御信号Ｓｃ１がオフ電位となるまで発光状態を維持する。

図３は表示画素ＰＸの平面構成を示し、図４は図３の一部を破断して示す断面図である。図３および図４に示すように、透明な絶縁基板８上には、駆動トランジスタ２２、第１スイッチ２０、第１スイッチ２４、出力スイッチ２６の半導体層を構成するポリシリコン層、および保持容量Ｃｓの一方の電極３０を構成する導電層が形成されている。ポリシリコン層および導電層に重ねてゲート絶縁層３４が形成されている。

ゲート絶縁層３４上には、第１および第２走査線Ｓｇａ、Ｓｇｂ、駆動トランジスタ２２のゲート、および保持容量Ｃｓの他方の電極３２を形成するＡｌ、Ｔｉ、酸化チタン等の導電層が形成されている。この導電層に重ねて層間絶縁膜３６が形成されている。更に、層間絶縁膜３６上には、第２電圧電源線Ｖｄｄ、トランジスタのソース電極、ドレイン電極、複数の配線郡を形成する導電層が形成されている。この導電層に重ねて層間絶縁膜３８が形成されている。

層間絶縁膜３８上には、映像信号線Ｘ（１〜ｎ）を形成する導電層、および、有機ＥＬ素子１６のアノード１６ａを形成する導電層が形成されている。これらの導電層に重ねて保護層４０が形成されている。

各映像信号線Ｘ（１〜ｎ）は、表示画素の列毎に沿って延びている。同様に、各第２電圧電源線Ｖｄｄは、表示画素の列毎に沿って延び、映像信号線Ｘと重なって配置されている。映像信号線Ｘおよび第２電圧電源線Ｖｄｄは、行方向に隣り合う保持容量Ｃｓ間を延びている。

映像信号線Ｘ（１〜ｎ）は、保持容量Ｃｓの電極３０、３２が形成された層よりも上層に形成され、第２電圧電源線Ｖｄｄは、保持容量Ｃｓの電極が形成された層と映像信号線Ｘ（１〜ｎ）が形成された層との間に位置した層に形成され、更に、映像信号線と重なった位置に形成されている。第２電圧電源線の線幅Ｗ２は、映像信号線Ｘの線幅Ｗ１よりも大きく形成されている。映像信号線Ｘは、第２電圧電源線Ｖｄｄの線幅Ｗ２の範囲内に重なって設けられている。

以上のように構成された有機ＥＬ表示装置によれば、映像信号線Ｘ（１〜ｎ）と第２電圧電源線とを重ねて配置し２層構造とすることにより、画素平面内に占める配線面積を低減し、開口率を上げることが可能となる。この際、第２電圧電源線Ｖｄｄを細くする必要がなく、配線抵抗による電圧降下を防止することができる。

また、保持容量Ｃｓの電極と映像信号線Ｘとの間に位置した層に第２電圧電源線Ｖｄｄを設けることにより、この第２電圧電源線によって保持容量と映像信号線との間をシールドし、保持容量と映像信号線との間に寄生容量が形成されることを抑制することが可能となる。映像信号線と保持容量との間の寄生容量が大きくなると、映像信号線の電位変動により、保持容量の保持電位が変動し、有機ＥＬ素子に所望の電流を流すことができなくなり、表示不良を招くことになる。本実施形態によれば、この寄生容量の低減により、映像信号線Ｘの電位変動に起因する保持容量Ｃｓの電極の電位変動を低減でき、所望の電流を有機ＥＬ素子１６に供給することが可能となる。これにより、表示品位を向上させることができる。

また、本実施形態によれば、第２電圧電源線Ｖｄｄは、その配線幅が映像信号線Ｘの配線幅よりも広く形成されているため、第２電圧電源線によるシールド効果が増し、保持容量Ｃｓの電極３２と映像信号線Ｘとの間に形成される寄生容量を一層低減することできる。

次に、この発明の第２の実施形態に係る有機ＥＬ表示装置について説明する。図５は表示画素ＰＸの平面構成を示し、図６は図５の一部を破断して示す断面図である。図５および図６に示すように、各映像信号線Ｘ（１〜ｎ）は、表示画素の列毎に沿って延びている。同様に、各第２電圧電源線Ｖｄｄは、表示画素の列毎に沿って延び、映像信号線Ｘと重なって配置されている。映像信号線Ｘおよび第２電圧電源線Ｖｄｄは、行方向に隣り合う保持容量Ｃｓ間を延びている。

映像信号線Ｘ（１〜ｎ）は、保持容量Ｃｓの電極３０、３２が形成された層よりも上層に形成され、第２電圧電源線Ｖｄｄは、保持容量Ｃｓの電極が形成された層と映像信号線Ｘ（１〜ｎ）が形成された層との間に位置した層に形成され、更に、映像信号線と重なった位置に形成されている。第２電圧電源線の線幅Ｗ２は、映像信号線Ｘの線幅Ｗ１よりも大きく形成されている。映像信号線Ｘは、第２電圧電源線Ｖｄｄの線幅Ｗ２の範囲内に重なって設けられている。

また、各第２電圧電源線Ｖｄｄは、表示画素の列に沿って延びた垂直延出部Ｖｄｄ−ｖに加えて、映像信号線Ｘと交差する方向、ここでは、直行する方向に延出した水平延出部Ｖｄｄ−ｈを一体に有している。水平延出部Ｖｄｄ−ｈは、垂直延出部Ｖｄｄ−ｖから両方向に延びているとともに、隣り合う垂直延出部に跨って延びている。各水平延出部Ｖｄｄ−ｈは、垂直延出部Ｖｄｄ−ｖに比較して充分に太い幅に形成されている。本実施形態において、各水平延出部Ｖｄｄ−ｈは、保持容量Ｃｓと重なる位置に配置されている。

配線抵抗を低減する目的で、第２電圧電源線Ｖｄｄの垂直延出部Ｖｄｄ−ｖの配線幅を広く取りすぎると、配線の面積が大きくなり、その分開口率が低減する。一方、垂直延出部Ｖｄｄ−ｖが細いと配線の抵抗値が高くなり、電圧降下が生じる。そこで、第２の実施形態のように、第２電圧電源線Ｖｄｄを、映像信号線Ｘと重なりあう方向だけでなく、交差する方向にも配置してある。これにより、映像信号線Ｘと同じ方向に延びた垂直延出部Ｖｄｄ−ｖの線幅を細くしても、第２電圧電源線Ｖｄｄの電圧降下を増加させることがなく、所望の電位を供給することが可能となる。従って、表示品位の低下を防止することができる。

第２の実施形態において、有機ＥＬ表示装置の他の構成は前述した第１の実施形態と同一であり、同一の部分には同一の参照符号を付してその詳細な説明を省略する。そして、第２の実施形態においても、前述した第１の実施形態と同様の作用効果を得ることができる。

なお、この発明は、上記実施形態そのままに限定されるものではなく、実施段階ではその要旨を逸脱しない範囲で構成要素を変形して具体化できる。また、上記実施形態に開示されている複数の構成要素の適宜な組み合せにより種々の発明を形成できる。例えば、実施形態に示される全構成要素から幾つかの構成要素を削除してもよい。更に、異なる実施形態に亘る構成要素を適宜組み合せてもよい。

例えば、電圧電源線の線幅は、映像信号線の線幅よりも太い構成としたが、これに限らず、映像信号線とほぼ同一の線幅とした場合でも、電圧電源線によるシールド効果を得ることができる。また、前述した実施形態において、薄膜トランジスタの半導体層は、ポリシリコンに限らず、アモルファスシリコンで構成することも可能である。表示画素を構成する自己発光素子は、有機ＥＬ素子に限定されず自己発光可能な様々な表示素子を適用可能である。

図１は、本発明の実施形態に係る有機ＥＬ表示装置を概略的に示す平面図である。 図２は、前記有機ＥＬ表示装置における表示画素の等価回路を示す平面図である。 図３は、前記有機ＥＬ表示装置における表示画素ＰＸの平面構成を示す平面図。 図４は、図３の線Ａ−Ａに沿った断面図。 図５は、この発明の第２の実施形態に係る有機ＥＬ表示装置における表示画素ＰＸの平面構成を示す平面図。 図６は、図５の線Ｂ−Ｂに沿った断面図。

符号の説明

８…絶縁基板、 １０…有機ＥＬパネル、１２…コントローラ、
１４…走査線駆動回路、 １５…信号線駆動回路、 １６…有機ＥＬ素子、
１８…画素回路、 ２０…画素スイッチ、 ２２…駆動トランジスタ、
２４…第１スイッチ、 ２６…出力スイッチ、 Ｃｓ…保持容量、
３０、３２…電極、Ｖｄｄ…第２電圧電源線、Ｖｄｄ−ｖ…垂直延出部、
Ｖｄｄ−ｈ…水平延出部

Claims (6)

1. 表示素子と、前記表示素子に駆動電流を供給する画素回路とを含み、基板上にマトリクス状に配設された複数の画素部と、
   前記画素部の列毎に接続され映像信号を供給する複数の映像信号線と、
   前記画素部の列毎に接続された電源線と、を備え、
   前記画素回路は、前記表示素子と電源線との間に接続された駆動トランジスタと、前記駆動トランジスタの制御電位を保持する保持容量と、を含み、
   前記映像信号線は、前記保持容量の電極が形成された層よりも上層に形成され、
   前記電源線は、前記保持容量の電極が形成された層と映像信号線が形成された層との間に位置した層で、前記映像信号線と重なった位置に形成されているアクティブマトリクス型表示装置。
2. 前記電源線の幅は、前記映像信号線の幅よりも大きく、前記映像信号線は、前記電源線の幅の範囲内に重なって設けられている請求項１に記載のアクティブマトリクス型表示装置。
3. 前記電源線は、前記映像信号線と同方向および交差する方向の両方に延出している請求項１又は２に記載のアクティブマトリクス型表示装置。
4. 前記電源線の前記映像信号線と交差する方向に延出した部分は、前記保持容量の電極と重なる位置に設けられている請求項３に記載のアクティブマトリクス型表示装置。
5. 前記電源線の前記映像信号線と交差する方向に延出した部分は、前記映像信号線と同方向に延びた部分よりも広い幅に形成されている請求項３に記載のアクティブマトリクス型表示装置。
6. 前記表示素子は、対向した第１電極および第２電極と、第１および第２電極間に配設された有機発光層とを有している請求項１に記載のアクティブマトリクス型表示装置。

Images